JP2010272759A - テープキャリアパッケージ、テープキャリアパッケージ個別品、及びそれらの製造方法 - Google Patents

テープキャリアパッケージ、テープキャリアパッケージ個別品、及びそれらの製造方法 Download PDF

Info

Publication number
JP2010272759A
JP2010272759A JP2009124539A JP2009124539A JP2010272759A JP 2010272759 A JP2010272759 A JP 2010272759A JP 2009124539 A JP2009124539 A JP 2009124539A JP 2009124539 A JP2009124539 A JP 2009124539A JP 2010272759 A JP2010272759 A JP 2010272759A
Authority
JP
Japan
Prior art keywords
wiring
tape
carrier package
tape carrier
cutting line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009124539A
Other languages
English (en)
Other versions
JP2010272759A5 (ja
Inventor
Isao Yoshino
功 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009124539A priority Critical patent/JP2010272759A/ja
Priority to US12/801,061 priority patent/US20100295045A1/en
Priority to CN2010101853022A priority patent/CN101901796A/zh
Publication of JP2010272759A publication Critical patent/JP2010272759A/ja
Publication of JP2010272759A5 publication Critical patent/JP2010272759A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486Located on package parts, e.g. encapsulation, leads, package substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】切断ラインと交差する部分の配線が断線することを防止できる、テープキャリアパッケージ、テープキャリアパッケージ個別品、及びそれらの製造方法を提供する。
【解決手段】テープ状基材と、前記テープ状基材上に形成され、切断ラインと交差するように延びる配線5と、前記配線5に設けられたスリット7とを具備する。前記スリット7は、前記切断ラインと交差するように設けられ、前記切断ラインとの交差部分において前記配線5を複数の配線要素51に分割する。
【選択図】図3

Description

本発明は、テープキャリアパッケージ、テープキャリアパッケージ個別品、及びそれらの製造方法に関する。
TCP(テープキャリアパッケージ;Tape Carrier Package)が知られている。本明細書中において、TCPには、いわゆるCOF(Chip On Film)型のパッケージも含まれるものとする。
TCPは、絶縁性のテープ状基材上に半導体チップが実装された構造を有する。テープ状基材を用いているため、薄型化が可能であり、LCDドライバ用装置などの様々な用途に用いられている。
TCPでは、一枚のテープ基材上に、複数の半導体チップが実装される。その後、テープ基材が所定の切断ラインに沿って切断され、複数の個別製品が得られる。本明細書中では、切断前のものを単にTCPと称し、切断後の個別製品をTCP個別品と称すことにする。
テープ基材上には、複数の半導体チップそれぞれと接続される配線群が形成される。この配線群は、切断ラインと交差するように延びることがある。例えば、テープ基材上には、切断前に電気的特性を検査するために、テスト端子が設けられることがある。この場合、配線群は、テスト端子と半導体チップとを接続するように延びる。TCP個別品において、テスト端子は不要となる。従って、切断ラインは、テスト端子が設けられた領域と半導体チップが実装された領域とを分割するように、設定される。このような場合、切断ラインが配線群と交差することになる。
配線群と切断ラインとが交差する場合、切断時に不具合が生じることがある。例えば、切断時に、ある配線が変形して隣接する他の配線と短絡することがある。また、切断時に配線の破片が生じ、破片によって隣接する配線間が短絡することがある。
切断時の不具合を解消するための技術が、特許文献1(特開平8−254708)に記載されている。特許文献1には、ユーザエリアの導体パターンとテスト端子の導体パターンとの切断部の幅を、少なくとも接続リードとなる部分の導体パターンの幅よりも狭幅とし、狭幅部分に沿ってプレス抜きをすることが記載されている。特許文献1の記載によれば、導体パターンの幅が狭幅であることにより、切断時の変形が少なくなる。また、導体破片の飛散量が著しく少なくなる。これにより、切断時の不具合が解消される。
特開平8−254708号公報
しかしながら、狭幅部分を設けた場合には、狭幅部分がテストパッドを使用したパッケージ状態でのテスト工程よりも前に断線し、テストが正しく行えなくなる、という問題点があった。
本発明に係るテープキャリアパッケージは、テープ状基材と、前記テープ状基材上に形成され、切断ラインと交差するように延びる配線と、前記配線に設けられたスリットとを具備する。前記スリットは、前記切断ラインと交差するように設けられ、前記切断ラインとの交差部分において前記配線を複数の配線要素に分割する。
この発明によれば、スリットによって、配線が複数の配線要素に分割されている。各配線要素の幅は、配線全体の幅よりも狭くなっている。その結果、切断時に生じる破片の大きさを小さくすることができ、破片によるショートが防止される。また、複数の配線要素に分割されているため、万が一、一本の配線要素が断線したとしても、他の配線要素により電気的接続が維持される。これにより、テスト工程前に切断ラインとの交差部分が断線して、テストが行えなくなってしまう確率を大幅に低減することができる。
本発明に係るテープキャリアパッケージ個別品は、テープ状基材と、前記テープ状基材上に実装された半導体チップと、前記テープ状基材上に形成され、前記半導体チップから前記テープ状基材の端部にまで延びる配線とを具備する。前記配線は、前記テープ上基材の端部において、複数の配線要素に分岐している。
本発明にかかるテープキャリアパッケージの製造方法は、テープ状基材を用意する工程と、前記テープ状基材上に、切断ラインと交差するように延びる配線を形成するステップとを具備する。前記配線を形成するステップは、前記配線と前記切断ラインとの交差部分に設けられ、前記配線を複数の配線要素に分割するスリットを形成するステップを備えている。
本発明に係るテープキャリアパッケージ個別品の製造方法は、上述のテープキャリアパッケージの製造方法と、前記配線を形成するステップの後に、前記テープ状基材を、前記切断ラインに沿って切断する工程とを具備する。
本発明によれば、切断ラインと交差する部分の配線が断線し、テストが正しく行えなくなることを防止できる、テープキャリアパッケージ、テープキャリアパッケージ個別品、及びそれらの製造方法
が提供される。
第1の実施形態に係るテープキャリアパッケージを示す平面図である。 切断時の様子を示す側面図である。 配線と切断ラインとの交差部分を示す拡大図である。 配線と切断ラインとの交差部分を示す拡大図である。 第2の実施形態に係るテープキャリアパッケージの部分拡大図である。 第3の実施形態に係るテープキャリアパッケージの部分拡大図である。 第4の実施形態に係るテープキャリアパッケージの部分拡大図である。
(第1の実施形態)
以下に、図面を参照しつつ、本発明の第1の実施形態について説明する。図1は、本実施形態に係るテープキャリアパッケージを示す平面図である。
本実施形態に係るテープキャリアパッケージは、テープ状基材2と、半導体チップ1と、配線群と、テスト領域3とを備えている。半導体チップ1は、テープ状基材2上に複数実装されているが、図1では一つだけが描かれている。
テープ状基材2は、絶縁性の樹脂材料などにより形成される。テープ状基材の材質として、具体的には、ポリイミドが挙げられる。テープ状基材2上には、半導体チップ1が搭載されたチップ搭載領域6と、テスト領域3とが設けられている。
テープ状基材2上において、テスト領域3には、複数のテスト端子31が形成されている。複数のテスト端子31は、半導体チップ1の電気的特性を検査するために設けられている。
配線群は、テープ状基材2上に形成されている。配線群は、複数の配線5を備えている。複数の配線5は、半導体チップ1と複数のテスト端子31とを電気的に接続するように延びている。
このテープキャリアパッケージは、半導体チップ1の電気的特性が検査された後、切断ライン4に沿って切断される。これにより、一のテープキャリアパッケージから、複数のテープキャリアパッケージ個別品が得られる。テープキャリアパッケージ個別品において、テスト領域3は不要である。従って、切断ライン4は、テスト領域3とチップ搭載領域6とを分離するように、設定される。その結果、複数の配線5は、切断ライン4と交差するように延びることになる。
図2Aは、切断時の様子を示す側面図である。図2Aに示されるように、切断時には、下型81と上型82とを有する金型によって、テープ状基材2が打ち抜かれる。図2Aに示される例では、テープ状基材2が、下型81の上面に配置されている。下型81の上面には、切断ライン4に対応する形状を縁とする開口が形成されている。上型82は、切断ライン4に対応する形状である。上型82を用いてプレスすることにより、テープ状基材2が打ち抜かれる。ここで、下型81の開口の縁の形状が上型82の形状と完全に一致していると、打ち抜き時に上型82と下型81とが接触してしまう。上型82と下型81とが接触すると、打ち抜きがうまくいかない。また、型の変形などが起こり、金型の寿命が短くなってしまう。そのため、上型82と下型81とが接触しないように、上型82と下型81との間には、クリアランスCが設けられる。
図2Bは、配線5と切断ライン4との交差部分を示す拡大図である。上述のように、クリアランスCが設けられるため、切断ライン4は厳密には幅を持っていることになる。その結果、配線5におけるクリアランスCに相当する部分(破片発生領域9)が、破片を発生させる。この破片が、隣接する配線5間に付着すると、ショートによる不良が生じる。
そこで、本実施形態では、配線5に、スリット7が形成されている。図3は、本実施形態に係るテープキャリアパッケージにおける、配線5と切断ライン4との交差部分を示す拡大図である。図3に示されるように、スリット7は、矩形状の開口である。スリット7は、切断ライン4と交差するように延びている。このスリット7によって、切断ライン4との交差部分における配線5は、複数(2本)の配線要素51に分割されている。
複数の配線要素51の各々の幅aは、配線5全体の幅よりも狭くなる。従って、切断時に生じる破片の大きさを小さくすることができ、破片によるショートを防止できる。加えて、複数の配線要素51に分割されているため、切断前に一方の配線要素が断線したとしても、他の配線要素51により電気的接続が維持される。すなわち、スリット7を設けることにより、切断前の断線の可能性を抑制した上で、切断時の破片によるショートを防止することができる。
各配線要素51の幅aは、隣接する配線5間のスペースbよりも、小さいことが好ましい。幅aをスペースbよりも小さくすることにより、切断時に破片が発生したとしても、スペースb間がショートすることはない。切断時のショートをより確実に防止することができる。
続いて本実施形態に係るテープキャリアパッケージ及びテープキャリアパッケージ個別品の製造方法について説明する。
まず、テープ状基材2を用意する。続いて、テープ状基材2上に配線5形成用の導体層を形成する。この導体層を、リソグラフィ法などの方法によってパターニングし、配線5を形成する。このとき、スリット7が形成されるように、パターニングする。その後、半導体チップ1を実装する。これにより、テープキャリアパッケージが得られる。その後、切断ライン4に沿って、テープ状基材2を切断する。このとき、既述のように、テスト前に断線する可能性の低減、及び切断時におけるスペースb間のショートが防止される。切断後に、テープキャリアパッケージ個別品が得られる。テープキャリアパッケージ個別品では、配線5が端部において複数の配線要素51に分岐した形状となる。
また、半導体チップ1の実装時や、テープ状基材2の切断時には、位置あわせの為にテープ状基材2の位置がカメラなどにより認識される。スリット7は、そのような位置合わせ用のマークとしても用いることが可能である。
(第2の実施形態)
続いて、第2の実施形態について説明する。図4は、本実施形態に係るテープキャリアパッケージの部分拡大図である。本実施形態では、第1の実施形態に対して、スリット7の数が変更されている。その他の点については、第1の実施形態と同様とすることができるので、詳細な説明は省略する。
図4に示されるように、本実施形態では、一箇所の配線5と切断ライン4との交差部分につき、複数(2個)のスリット7が形成されている。
本実施形態によれば、第1の実施形態と同様の作用効果を奏することができる。加えて、複数のスリット7を設けることにより、配線要素51の数を増やすことができる。これにより、テスト前に断線する可能性を更に低くすることが可能となる。
(第3の実施形態)
続いて、第3の実施形態について説明する。図5は、本実施形態に係るテープキャリアパッケージの部分拡大図である。本実施形態では、既述の実施形態に対して、スリット7形状が変更されている。その他の点については、既述の実施形態と同様とすることができるので、詳細な説明は省略する。
図5には、切断ライン4として、切断ラインセンター41と、切断ライン一端42と、切断ライン他端43とが描かれている。切断ライン一端42は、切断ライン4におけるテスト領域側の端部であり、切断ライン他端43は半導体チップ側の端部である。
図5に示されるように、スリット7は、その幅が半導体チップ側ほど細くなるように、設けられている。これにより、各配線要素51の幅は、半導体チップ側ほど太くなっている。
スリット7によって各配線5を複数の配線要素51に分割した場合、各配線要素51の幅が狭くなる。これにより、切断時の破片によるショートを防止できる。しかし、配線幅が狭くなることにより、配線5自体の強度が少なくなる。また、テープ状基材2と配線5との接着面積が小さくなる。その結果、配線5が、配線要素51に分割された部分をきっかけとして、テープ状基材2から剥離し易くなる。配線5は、切断後には、外部部品との電気的接続に用いられることがある。配線5が剥離すると、外部部品とテープキャリアパッケージ個別品との電気的接続の信頼性が低下してしまう。
これに対して、本実施形態によれば、各配線要素51の幅が、半導体チップ側ほど太くなっている。従って、各配線要素51は、半導体チップ側で、配線5とテープ状基材2との接着力が確保されている。万が一、各配線要素51の端部で剥離が発生した場合にも、その進行が抑制される。これにより、配線5全体が剥離してしまうことを防止でき、外部部品とテープキャリアパッケージ個別品との電気的接続の信頼性を確保することが可能となる。
尚、本実施形態では、各配線要素51の幅aは、切断ライン他端43において、スペースbよりも小さく設定されている。このような幅にすることにより、切断時の破片によるショートが確実に防止される。
(第4の実施形態)
続いて、第4の実施形態について説明する。図6は、本実施形態に係るテープキャリアパッケージの部分拡大図である。本実施形態では、既述の実施形態に対して、スリット7形状が変更されている。その他の点については、既述の実施形態と同様とすることができるので、詳細な説明は省略する。
図6に示されるように、本実施形態では、スリット7として、配線5に切り込みが設けられている。すなわち、スリット7の幅は、実質的にゼロである。このようなスリット7は、カッター(刃)によって配線5を切断することにより、形成することができる。この際、配線5だけを切断してもよいし、下地のテープ状基材2ごと切断してもよい。
スリット7が切り込みであることにより、各配線要素51の幅aを最大限に広くすることができる。これにより、第3の実施形態と同様に、配線5の剥離の進行を抑えることができる。
尚、図6に示される例では、一つの配線5に対して、一つのスリット7が設けられている。スリット7の数が一つである場合には、各配線要素51の幅aが、スペースbよりも広くなることがある。このような場合には、スリット7の数を増やすことにより、各配線要素51の幅aを、スペースbよりも小さくすることが可能である。
以上、第1乃至第4の実施形態について説明した。但し、これらの実施形態は互いに独立するものではなく、矛盾の無い範囲内で組み合わせて使用することも可能である。
1 半導体チップ
2 テープ状基材
3 テスト領域
31 テスト端子
4 切断ライン
41 切断ラインセンター
42 切断ライン一端
43 切断ライン他端
5 配線
51 配線要素
6 半導体チップ搭載領域
7 スリット
81 下型
82 上型
9 破片発生領域

Claims (10)

  1. テープ状基材と、
    前記テープ状基材上に形成され、切断ラインと交差するように延びる配線と、
    前記配線に設けられたスリットと、
    を具備し、
    前記スリットは、前記切断ラインと交差するように設けられ、前記切断ラインとの交差部分において前記配線を複数の配線要素に分割する
    テープキャリアパッケージ。
  2. 請求項1に記載されたテープキャリアパッケージであって、
    更に、
    前記テープ状基材上に実装された半導体チップと、
    前記テープ状基材上に設けられ、前記半導体チップの電気特性を検査するためのテスト端子が形成されるテスト領域と、
    を具備し、
    前記配線は、前記半導体チップと前記テスト端子とを接続するように延びており、
    前記切断ラインは、前記半導体チップが実装された領域と前記テスト領域とを分離するように設定されている
    テープキャリアパッケージ。
  3. 請求項1又は2に記載されたテープキャリアパッケージであって、
    前記配線は、複数形成されており、
    前記スリットは、前記複数の配線要素それぞれの幅が、前記複数の配線間に形成されるスペースの幅よりも狭くなるように、設けられている
    テープキャリアパッケージ。
  4. 請求項1乃至3の何れかに記載されたテープキャリアパッケージであって、
    前記スリットは、一箇所の前記配線と前記切断ラインとの交差部分につき、複数設けられている
    テープキャリアパッケージ。
  5. 請求項1乃至4の何れかに記載されたテープキャリアパッケージであって、
    前記スリットは、矩形状の開口である
    テープキャリアパッケージ。
  6. 請求項1乃至4の何れかに記載されたテープキャリアパッケージであって、
    前記スリットの幅は、ゼロである
    テープキャリアパッケージ。
  7. 請求項1乃至4の何れかに記載されたテープキャリアパッケージであって、
    前記スリットは、前記複数の配線要素それぞれの幅が、前記切断ラインと交差する方向で徐々に変化するように、形成されている
    テープキャリアパッケージ。
  8. テープ状基材と、
    前記テープ状基材上に実装された半導体チップと、
    前記テープ状基材上に形成され、前記半導体チップから前記テープ状基材の端部にまで延びる配線と、
    を具備し、
    前記配線は、前記テープ上基材の端部において、複数の配線要素に分岐している
    テープキャリアパッケージ個別品。
  9. テープ状基材を用意する工程と、
    前記テープ状基材上に、切断ラインと交差するように延びる配線を形成するステップと、
    前記配線にスリットを形成するステップと、
    を具備し、
    前記スリットを形成するステップは、前記スリットを、前記切断ラインと交差し、前記切断ラインとの交差部分において前記配線を複数の配線要素に分割するように、形成するステップを備えている
    テープキャリアパッケージの製造方法。
  10. 請求項9に記載されたテープキャリアパッケージの製造方法と、
    前記配線を形成するステップの後に、前記テープ状基材を、前記切断ラインに沿って切断する工程と、
    を具備する
    テープキャリアパッケージ個別品の製造方法。
JP2009124539A 2009-05-22 2009-05-22 テープキャリアパッケージ、テープキャリアパッケージ個別品、及びそれらの製造方法 Pending JP2010272759A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009124539A JP2010272759A (ja) 2009-05-22 2009-05-22 テープキャリアパッケージ、テープキャリアパッケージ個別品、及びそれらの製造方法
US12/801,061 US20100295045A1 (en) 2009-05-22 2010-05-19 Tape carrier package, individual tape carrier package product, and method of manufacturing the same
CN2010101853022A CN101901796A (zh) 2009-05-22 2010-05-21 带载封装、单独的带载封装产品及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009124539A JP2010272759A (ja) 2009-05-22 2009-05-22 テープキャリアパッケージ、テープキャリアパッケージ個別品、及びそれらの製造方法

Publications (2)

Publication Number Publication Date
JP2010272759A true JP2010272759A (ja) 2010-12-02
JP2010272759A5 JP2010272759A5 (ja) 2012-04-05

Family

ID=43123995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009124539A Pending JP2010272759A (ja) 2009-05-22 2009-05-22 テープキャリアパッケージ、テープキャリアパッケージ個別品、及びそれらの製造方法

Country Status (3)

Country Link
US (1) US20100295045A1 (ja)
JP (1) JP2010272759A (ja)
CN (1) CN101901796A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190078746A (ko) * 2017-12-27 2019-07-05 엘지디스플레이 주식회사 표시장치 및 전계발광 표시장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101726262B1 (ko) 2015-01-02 2017-04-13 삼성전자주식회사 패키지 기판용 필름, 이를 사용한 반도체 패키지 및 반도체 패키지를 포함하는 표시 장치
KR102096765B1 (ko) * 2018-02-14 2020-05-27 스템코 주식회사 연성 회로 기판 및 이를 포함하는 전자 장치
CN111584456A (zh) * 2020-05-08 2020-08-25 武汉华星光电半导体显示技术有限公司 覆晶薄膜
CN113097094B (zh) * 2021-04-29 2022-11-25 云谷(固安)科技有限公司 待切割基板、显示面板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56135955A (en) * 1980-03-28 1981-10-23 Hitachi Ltd Film carrier
JPH08254708A (ja) * 1995-03-17 1996-10-01 Hitachi Ltd テープキャリアパッケージの製造方法
JPH1041359A (ja) * 1996-07-25 1998-02-13 Hitachi Cable Ltd 半導体装置用テープキャリア
JP2006147764A (ja) * 2004-11-18 2006-06-08 Seiko Epson Corp 電子部品及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0456334A (ja) * 1990-06-26 1992-02-24 Nec Corp Tabテープ
ITMI20011965A1 (it) * 2001-09-21 2003-03-21 St Microelectronics Srl Conduttori di un contenitore del tipo no-lead di un dispositivo semiconduttore
JP4641141B2 (ja) * 2003-05-28 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置、tcp型半導体装置、tcp用テープキャリア、プリント配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56135955A (en) * 1980-03-28 1981-10-23 Hitachi Ltd Film carrier
JPH08254708A (ja) * 1995-03-17 1996-10-01 Hitachi Ltd テープキャリアパッケージの製造方法
JPH1041359A (ja) * 1996-07-25 1998-02-13 Hitachi Cable Ltd 半導体装置用テープキャリア
JP2006147764A (ja) * 2004-11-18 2006-06-08 Seiko Epson Corp 電子部品及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190078746A (ko) * 2017-12-27 2019-07-05 엘지디스플레이 주식회사 표시장치 및 전계발광 표시장치
KR102565907B1 (ko) 2017-12-27 2023-08-09 엘지디스플레이 주식회사 표시장치 및 전계발광 표시장치

Also Published As

Publication number Publication date
CN101901796A (zh) 2010-12-01
US20100295045A1 (en) 2010-11-25

Similar Documents

Publication Publication Date Title
EP2622635B1 (en) Singulation of ic packages
KR101944795B1 (ko) 테이프 필름 패키지 및 그의 제조방법
US7714346B2 (en) Surface mounting LED substrate and LED
JP2010272759A (ja) テープキャリアパッケージ、テープキャリアパッケージ個別品、及びそれらの製造方法
US20200051902A1 (en) Package structure and manufacturing method thereof
US10020248B2 (en) Tape for electronic devices with reinforced lead crack
EP2927702A1 (en) Semiconductor device with removable wiring board portion for evaluation and corresponding method of manufacturing
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
US8294250B2 (en) Wiring substrate for a semiconductor chip, and semiconducotor package having the wiring substrate
JP5083300B2 (ja) 半導体装置用配線基板及びそれを用いた半導体装置
JP2004140157A (ja) 半導体ウエハ及び半導体チップ並びに半導体ウエハのダイシング方法
US8102046B2 (en) Semiconductor device and method of manufacturing the same
US7704793B2 (en) Electronic part and method for manufacturing the same
US20110049514A1 (en) Tcp type semiconductor device
US20080164469A1 (en) Semiconductor device with measurement pattern in scribe region
TWI260753B (en) Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus
JP2001060567A (ja) 半導体装置の製造方法
US20120021600A1 (en) Method of fabricating film circuit substrate and method of fabricating chip package including the same
US20120168752A1 (en) Testkey structure, chip packaging structure, and method for fabricating the same
JP2008085043A (ja) 半導体ウェハ、半導体チップおよび半導体チップの製造方法。
JP2005109377A (ja) 半導体装置およびその製造方法
JP2005032983A (ja) 半導体装置およびその製造方法
US8836134B2 (en) Semiconductor stacked package and method of fabricating the same
TWI835553B (zh) 電路基板及其製造方法
JP2009302200A (ja) Cof用フィルム、半導体装置およびcof用フィルムの製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130321