KR101896224B1 - 연성 회로 기판 - Google Patents

연성 회로 기판 Download PDF

Info

Publication number
KR101896224B1
KR101896224B1 KR1020160104709A KR20160104709A KR101896224B1 KR 101896224 B1 KR101896224 B1 KR 101896224B1 KR 1020160104709 A KR1020160104709 A KR 1020160104709A KR 20160104709 A KR20160104709 A KR 20160104709A KR 101896224 B1 KR101896224 B1 KR 101896224B1
Authority
KR
South Korea
Prior art keywords
test
connection pad
base substrate
pattern
test pattern
Prior art date
Application number
KR1020160104709A
Other languages
English (en)
Other versions
KR20180020430A (ko
Inventor
박성빈
손동은
홍성민
Original Assignee
스템코 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스템코 주식회사 filed Critical 스템코 주식회사
Priority to KR1020160104709A priority Critical patent/KR101896224B1/ko
Priority to PCT/KR2017/008991 priority patent/WO2018034525A1/ko
Priority to JP2019503656A priority patent/JP6918094B2/ja
Priority to CN201780050410.9A priority patent/CN109644550B/zh
Priority to TW106128046A priority patent/TWI659680B/zh
Publication of KR20180020430A publication Critical patent/KR20180020430A/ko
Application granted granted Critical
Publication of KR101896224B1 publication Critical patent/KR101896224B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2813—Checking the presence, location, orientation or value, e.g. resistance, of components or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

연성 회로 기판이 제공된다. 연성 회로 기판은, 일면 상에, 테스트 영역이 정의된 베이스 기판, 상기 베이스 기판의 상기 일면 상에 형성된 제1 배선 패턴과 각각 전기적으로 연결되는 적어도 하나 이상의 제1 접속 패드, 상기 베이스 기판의 상기 일면 상에 배치되고, 상기 베이스 기판의 상기 일면의 반대면인 타면에 형성된 제2 배선 패턴과 각각 전기적으로 연결되는 적어도 하나 이상의 제2 접속 패드, 및 상기 제2 접속 패드로부터 상기 테스트 영역 상으로 연장된 테스트 패턴을 포함한다.

Description

연성 회로 기판 {FLEXIBLE PRINTED CIRCUIT BOARDS}
본 발명은 연성 회로 기판에 관한 것이다.
최근 전자 기기에 소형화 추세에 따라 연성 회로 기판을 이용한 칩 온 필름(Chip On Film: COF) 패키지 기술이 사용되고 있다. 연성 회로 기판 및 이를 이용한 COF 패키지 기술은 예를 들어, 액정 표시 장치(Liquid Crystal Display; LCD), 유기 발광 다이오드(Organic Light Emitting Diode) 디스플레이 장치 등과 같은 평판 표시 장치(Flat Panel Display; FPD)에 이용된다.
연성 회로 기판 상에는 전기적 신호를 전달하기 위한 도전 배선 패턴이 형성될 수 있다. 이러한 도전 배선의 개방/단락 여부 등을 판별하기 위해 기판 위에 별도의 테스트 패드 또는 비아(via)를 둘러싸는 비아 랜드(via land)와 전기적으로 접촉하는 프로브를 이용할 수 있다.
그러나, 별도의 테스트 패드를 형성하는 경우 기판 상에 여분의 공간을 필요로 하게 되어 전자 장치의 소형화 요구에 부합하지 않는 측면이 있으며, 비아 랜드를 프로브로 직접 접촉하여 검사하는 경우 접촉에 의한 이물 및 단자 불량이 발생하는 문제가 있다.
본 발명이 해결하고자 하는 기술적 과제는 비아 랜드에 단자 불량을 발생시키지 않고 단락/개방 여부를 검사할 수 있는 연성 회로 기판을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 연성 회로 기판은, 일면 상에, 테스트 영역이 정의된 베이스 기판, 상기 베이스 기판의 상기 일면 상에 형성된 제1 배선 패턴과 각각 전기적으로 연결되는 적어도 하나 이상의 제1 접속 패드, 상기 베이스 기판의 상기 일면 상에 배치되고, 상기 베이스 기판의 상기 일면의 반대면인 타면에 형성된 제2 배선 패턴과 각각 전기적으로 연결되는 적어도 하나 이상의 제2 접속 패드, 및 상기 제2 접속 패드로부터 상기 테스트 영역 상으로 연장된 테스트 패턴을 포함한다.
본 발명의 몇몇 실시예에서, 상기 테스트 패턴은, 상기 제1 접속 패드로부터 상기 테스트 영역 상으로 연장된 제1 테스트 패턴 및 상기 제2 접속 패드로부터 상기 테스트 영역 상으로 연장된 제2 테스트 패턴을 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 제1 테스트 패턴 및 제2 테스트 패턴은 상기 테스트 영역 내에서 교차되어 배치될 수 있다.
본 발명의 몇몇 실시예에서, 상기 테스트 영역은 제1 테스트 패턴이 배치되는 제1 테스트 영역 및 상기 제2 테스트 패턴이 배치되는 제2 테스트 영역을 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 제1 테스트 영역 또는 제2 테스트 영역은 상기 제1 접속 패드와 상기 제2 접속 패드 사이에 배치될 수 있다.
본 발명의 몇몇 실시예에서, 상기 제1 테스트 영역 또는 제2 테스트 영역은 연성 회로 기판의 단부와 제1 접속 패드 또는 제2 접속패드 사이에 배치될 수 있다.
본 발명의 몇몇 실시예에서, 상기 테스트 패턴은 프로브 스캐닝 진행 방향에 대하여 45도 내지 135도를 이룰 수 있다.
본 발명의 몇몇 실시예에서, 상기 제2 접속 패드는, 상기 제2 배선 패턴과 전기적으로 연결되고, 상기 베이스 기판을 관통하는 비아와 수직적으로(vertically) 오버랩될 수 있다.
본 발명의 실시예들에 따른 연성 회로 기판에 따르면, 배선 패턴에 단락/개방 불량 여부를 테스트하기 위해 별도의 테스트 패드를 구비하지 않아 기판의 소형화에 유리한 효과를 가질 수 있다.
또한, 프로브를 이용한 접촉 검사 시, 프로브가 비아 랜드가 아닌 테스트 패턴과 접촉하면서, 접촉에 의한 비아 랜드의 이물 및 단자 불량의 발생을 감소시킬 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 연성 회로 기판의 도면이다.
도 2는 도 1의 A-A'를 따라 절단한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 연성 회로 기판의 테스트 영역을 확대한 도면이다.
도 4 내지 도 5는 본 발명의 다른 실시예에 따른 연성 회로 기판의 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 연성 회로 기판의 도면이고, 도 2는 도 1의 A-A'를 따라 절단한 단면도이다.
도 1 및 2를 참조하면, 본 발명의 일 실시예에 따른 연성 회로 기판(1)은 베이스 기판(10), 베이스 기판 상의 일면 상에 형성된 제1 배선 패턴(15), 제1 접속 패드(50), 제2 접속 패드(30), 제1 테스트 패턴(40), 제2 테스트 패턴(20) 및 베이스 기판의 타면 상에 형성된 제2 배선 패턴(16)을 포함한다.
베이스 기판(10)은 유연성이 있는 재질로 형성될 수 있으며, 연성 회로 기판(1)에 기재로서 포함되어 연성 회로 기판(1)이 벤딩되거나 접히도록 할 수 있다. 베이스 기판은(10)은 예를 들어, 폴리이미드 필름일 수 있다. 이와 달리, 베이스 기판(10)은 PET 필름, 폴리에틸렌 나프탈레이트 필름, 폴리카보네이트 필름 또는 절연금속 호일일 수도 있다. 본 발명의 일 실시예에 따른 전자 장치(1)에서, 베이스 기판(10)은 폴리이미드 필름인 것으로 설명한다.
제1 배선 패턴(15)은 베이스 기판(10)의 일면 상에 형성될 수 있다. 설명의 편의를 위해서, 제1 배선 패턴(15)과 제1 테스트 패턴(40) 등이 배치되는 베이스 기판(10) 상의 면을 일면이라 하고, 제2 배선 패턴(16)이 배치되는 베이스 기판(10)의 면을 타면이라 기술한다. 제1 배선 패턴(15)은 도 1에 도시된 것과 같이, 일정한 폭과 간격을 갖고 서로 이격되어 배치된 복수의 배선 패턴일 수 있다.
제1 배선 패턴(15)은 예를 들어, 구리와 같은 도전성 물질을 포함할 수 있으나 본 발명은 이에 제한되는 것은 아니다. 구체적으로, 제1 배선 패턴(15)은 금, 알루미늄 등의 전기 전도성을 가진 물질로 이루어질 수 있다.
제1 배선 패턴(15)은 적어도 하나 이상의 서브 패턴(15_1, 15_2)를 포함할 수 있다.
제1 배선 패턴(15)은 제1 접속 패드(50)와 각각 연결되어, 제1 접속 패드(50)로 전기적 신호를 전달할 수 있다. 구체적으로, 제1 서브 패턴(15_1)은 제1 서브 패드(50_1)과 연결되고, 제2 서브 패턴(15_2)은 제2 서브 패드(50_2)와 연결될 수 있다.
또한, 제1 배선 패턴(15)은 제1 접속 패드(50)를 통해서 제1 테스트 패턴(40)과 전기적으로 연결될 수 있다. 구체적으로, 제1 서브 패턴(15_1)은 제1 서브 패드(50_1)를 통해서 제1 서브 테스트 패턴(40_1)과 전기적으로 연결될 수 있고, 제2 서브 패턴(15_2)은 제2 서브 패드(50_2)를 통해서 제2 서브 테스트 패턴(40_2)과 전기적으로 연결될 수 있다. 제1 배선 패턴(15)의 일단은 제1 접속 패드(50)와 연결되고, 도시되지 않은 타단은 또 다른 패드 또는 접속 단자와 연결될 수 있다.
여기서 제1 접속 패드(50)는 예를 들어, 연성 회로 기판(1)과 접속되는 외부 장치와 연결하기 위한 아우터 리드일 수 있고, 제1 배선 패턴(15)의 타단과 접속되는 또 다른 패드는 구동 소자가 실장되는 이너 리드일 수 있다.
본 발명의 일 실시예에 따른 연성 회로 기판(1)에서, 프로브 스캐닝을 이용한 단락/개방 테스트는 테스트 영역(25, 35) 상의 테스트 패턴(20, 40) 상에서 이루어지므로, 제1 배선 패턴(15)은 노출되지 않고 보호층으로 덮여있을 수 있다. 제1 배선 패턴(15)은 예를 들어, 적어도 일부분이 솔더 레지스트로 덮여있을 수 있다.
도 1에서 도시된 것과 같이, 제1 배선 패턴(15)을 구성하는 제1 서브 패턴(15_1)과 제2 서브 패턴(15_2)은 제3 방향(d3)으로 연장되도록 배치되고, 제1 방향(d1)으로 서로 이격되도록 배치될 수 있으나 본 발명이 이에 제한되는 것은 아니다. 즉, 이러한 배치는 하나의 실시예에 불과하며, 제1 서브 패턴(15_1)과 제2 서브 패턴(15_2)는 각각 제1 방향(d1)으로 연장되고 제3 방향(d3)으로 서로 이격되도록 배치될 수도 있다.
제1 접속 패드(50)는 베이스 기판(10)의 일면 상에 형성될 수 있다. 제1 접속 패드(50)는 제1 배선 패턴(15)과 연결되고, 제1 배선 패턴(15)의 폭이 확장된 형상일 수 있다.
제1 접속 패드(50)는 적어도 하나 이상의 서브 패드를 포함할 수 있다. 도 1에 도시된 것과 같이, 제1 서브 패드(50_1)과 제2 서브 패드(50_2)를 포함할 수 있다. 제1 서브 패드(50_1)는 제1 서브 패턴(15_1)과 제1 서브 테스트 패턴(40_1)을 전기적으로 접속시킬 수 있고, 제2 서브 패드(50_2)는 제2 서브 패턴(15_2)와 제2 서브 테스트 패턴(40_2)을 전기적으로 접속시킬 수 있다.
복수의 제1 접속 패드(50)들은 서로 일정한 간격을 두고 이격되어 배치되어, 제1 접속 패드 그룹(51)을 형성할 수 있다. 복수의 제1 접속 패드(50)들은 예를 들어, 도 1에 도시된 것과 같이 제2 방향(d2)으로 나란히 배치될 수 있다. 한편, 제2 방향(d2)으로 나란히 배열된 제1 접속 패드(50)들은 제1 방향(d1)으로는 중첩되지 않고, 제3 방향(d3)으로는 적어도 일부가 중첩되도록 배치될 수 있다.
이러한 배치는 제1 배선 패턴(15)과 제1 테스트 패턴(40)이 각각 제3 방향(d3)으로 연장되도록 배치된 경우에, 제1 접속 패드(50)의 배치에 필요한 면적을 최소화시키기 위한 제1 접속 패드(50)의 배치의 예시일 수 있으나 본 발명이 이에 제한되는 것은 아니다.
즉, 제1 배선 패턴(15)과 제1 테스트 패턴(40)이 제1 방향(d1)으로 연장되도록 배치된 경우, 제1 접속 패드(50)들은 제1 방향(d1)으로는 적어도 일부가 중첩되고 제3 방향(d3)으로는 중첩되지 않도록 배치될 수도 있다.
제1 접속 패드(50)는 제1 배선 패턴(15)과 마찬가지로, 구리, 금 또는 이들의 합금과 같은 전기 전도성을 가진 물질을 포함할 수 있다.
제2 배선 패턴(16)은 베이스 기판(10)의 타면 상에 형성될 수 있다. 즉, 제2 배선 패턴(16)은 제1 배선 패턴(15)과 베이스 기판(10) 상의 반대면에 형성될 수 있다. 제2 배선 패턴(16)은 제1 배선 패턴(15)과 유사하게, 베이스 기판(10)의 타면 상에서 일정한 폭과 간격을 갖고 서로 이격되어 배치된 복수의 배선 패턴일 수 있다.
제2 배선 패턴(16)은 제2 접속 패드(30)와 전기적으로 연결될 수 있다. 즉, 도 2에 도시된 것과 같이 제2 배선 패턴(16)은 베이스 기판(10)의 타면 상에서 연장되고, 제2 접속 패드(30)와 연결될 수 있다. 제2 배선 패턴(16)은 제2 접속 패드(30)를 통해, 제2 테스트 패턴(20)과 전기적으로 연결될 수 있다. 제2 배선 패턴(16)은 제1 배선 패턴(15)과 마찬가지로, 구리, 금, 알루미늄 등 전기 전도성을 가진 물질로 이루어질 수 있다.
제2 접속 패드(30)는 상부 패드(36)와 하부 패드(37)를 포함할 수 있다. 상부 패드(36)는 베이스 기판(10)의 일면 상에 형성되는 제2 테스트 패턴(20)과 연결되고, 하부 패드(37)는 베이스 기판(10)의 타면 상에 형성되는 제2 배선 패턴(16)과 연결될 수 있다.
상부 패드(36)의 적어도 일부는 하부 패드(37)와 수직적으로 중첩(overlap)될 수 있다. 한편, 상부 패드(36)와 하부 패드(37)는 비아(41)를 통해 연결될 수 있다. 제2 접속 패드(30)는 비아(41)와 수직적으로 중첩되도록 배치될 수 있다. 제2 방향(d2)으로 서로 이격되어 배치되는 복수의 제2 접속 패드(30)마다, 각각 베이스 기판(10)을 관통하는 비아(41)가 복수의 제2 접속 패드(30)들과 각각 중첩되도록 배치될 수 있다.
비아(41)는 베이스 기판(10)을 관통하는 비아홀(45)을 채우며 상부 패드(36)와 하부 패드(37)를 전기적으로 연결시킬 수 있다. 비록 도 2에서 비아홀(45)을 채우는 비아(41)는 단일층으로 구성된 것으로 도시되었으나, 비아(41)는 비아홀(45)의 내측벽 상에 금속박층이 형성된 이층 이상의 다층 구조로 형성될 수도 있다.
복수의 제2 접속 패드(30)들은 베이스 기판(10)의 일면 상에 서로 일정한 간격을 두고 이격되어 배치되어, 제2 접속 패드 그룹(31)을 형성할 수 있다. 복수의 제2 접속 패드(30)들은 예를 들어, 제2 방향(d2)으로 나란히 배치될 수 있다. 복수의 제2 접속 패드(30)들은 제1 방향(d1)으로는 중첩되지 않고 제3 방향(d3)으로는 적어도 일부가 중첩되도록 배치될 수 있다.
이러한 배치는 제2 테스트 패턴(20)이 제3 방향(d3)으로 연장되도록 배치된 경우에, 제2 접속 패드(20)의 배치에 필요한 면적을 최소화시키기 위한 제2 접속 패드(20)의 배치의 예시일 수 있으나 본 발명이 제한되는 것은 아니다.
상술한 것과 마찬가지로, 제2 테스트 패턴(20)이 제1 방향(d1)으로 연장되도록 배치된 경우에, 제2 접속 패드(30)들은 배치 면적을 최적화하기 위해 제1 방향(d1)으로는 적어도 일부가 중첩되고 제3 방향(d3)으로는 중첩되지 않도록 배치될 수 있다.
제2 접속 패드(30)는 제1 접속 패드(50)와 마찬가지로, 구리, 금 또는 이들의 합금과 같은 전기 전도성을 가진 물질을 포함할 수 있다.
제2 접속 패드(30)는, 베이스 기판(10)의 타면 상의 제2 배선 패턴(16)을 일면 상의 제2 테스트 패턴(20)과 접속하여, 베이스 기판(10)의 타면의 제2 배선 패턴(16)과 접속된 회로 소자를 제2 테스트 패턴(20)과 전기적으로 연결시킬 수 있다. 따라서 제2 테스트 패턴(20)을 이용하여 베이스 기판(10)의 타면에 배치된 회로 소자 또는 제2 배선 패턴(16)의 개방/단락 테스트를 수행할 수 있다.
제1 테스트 패턴(40)은 베이스 기판(10)의 일면 상의 제1 테스트 영역(35) 상으로 연장될 수 있다. 제1 테스트 패턴(40)은 제1 접속 패드(50)와 제2 접속 패드(30) 사이로 연장될 수 있다.
도 3은 본 발명의 일 실시예에 따른 연성 회로 기판의 테스트 영역 내 테스트 패턴의 배치를 나타낸 도면이다.
제1 테스트 영역(35) 내에서, 제1 테스트 패턴(40)은 제1 테스트 영역(35)의 연장 방향(d1)와 소정의 각도를 이루며 연장될 수 있다.
예를 들어, 제1 테스트 패턴(40)은 제1 테스트 영역(35)의 연장 방향(d1)에 대하여 45도 내지 135도의 각도를 이룰 수 있다. 도 3에서 제1 테스트 영역(35)은 제1 테스트 영역(35)의 연장 방향(d1)과 45도를 이루는 부분(40_1a)과, 90도를 이루는 부분(40_1b)으로 구분될 수 있다.
즉, 본 발명의 실시예에 따른 연성 회로 기판(1)에서, 제1 테스트 영역(35) 또는 제2 테스트 영역(25)은 회로 소자 또는 배선 패턴의 개방/단락 테스트를 수행하기 위해 프로브 스캐닝이 실시되는 영역이고, 제1 테스트 영역(35) 또는 제2 테스트 영역(25)의 연장 방향(d1)은 개방/단락 테스트에서 프로브가 진행하는 방향일 수 있다. 따라서 제1 또는 제2 테스트 패턴(40, 20)이 제1 또는 제2 테스트 영역(35, 25)의 연장 방향(d1)과 소정의 각도를 이루는 경우, 제1 또는 제2 테스트 패턴(40, 20)에 대하여 상기 각도를 이루며 프로브 스캐닝이 실시될 수 있다.
이 때, 제1 또는 제2 테스트 영역(35, 25)의 연장 방향(d1)과 제1 또는 제2 테스트 패턴(40, 20)이 이루는 각도가 45도 보다 작은 경우, 프로브와 제1 또는 제2 테스트 패턴(40, 20)이 교차하는 각도가 45도 보다 작기 때문에 개방/단락 테스트가 정확하게 수행되지 않을 수 있다.
한편, 본 발명의 몇몇 실시예에서, 제1 또는 제2 테스트 영역(35, 25)의 폭(w)은 100㎛ 이상일 수 있다. 즉, 테스트 영역의 연장 방향(도 3의 d1)의 폭(w)은 100㎛ 이상일 수 있으며, 이는 제1 또는 제2 테스트 패턴(40, 20)에 대한 개방/단락 테스트에서 프로브 스캐닝이 100㎛ 이상의 넓이 마진을 갖고 진행되는 것임을 의미한다.
본 발명의 일 실시예에 따른 연성 회로 기판(1)에서, 제1 테스트 영역(35)은 제1 접속 패드(50)와 제2 접속 패드(30) 사이에 배치될 수 있고, 제2 테스트 영역(25)은 베이스 기판(10)의 단부와 제2 접속 패드(30) 사이에 배치될 수 있다.
본 발명의 다른 실시예로서, 베이스 기판(10)의 단부에는 롤투롤 공정에서 베이스 기판(10)을 권취하기 위해 형성된 스프라켓 홀이 형성되고, 제2 테스트 영역(25)은 스프라켓 홀(미도시)와 제2 접속 패드(30) 사이에 배치될 수 있다.
본 발명의 일 실시예에 따른 연성 회로 기판(1)은, 베이스 기판(10) 상에 형성된 배선 패턴(15, 16)들의 단락/개방 여부를 확인하기 위한 테스트 패드를 포함하지 않는다.
따라서 별도의 테스트 패드 대신에 프로브 스캐닝 테스트가 수행되는 베이스 기판(10)의 테스트 영역(25, 35) 상으로 연장된 테스트 패턴(20, 40)이 구비되므로, 베이스 기판(10)의 면적을 감소시켜 연성 회로 기판(1)에 유리할 수 있다.
또한 베이스 기판(10)의 양면 상의 배선 패턴(15, 16)들을 전기적으로 연결하는 테스트 패턴(20, 40)에 의하여, 베이스 기판(10)의 양면 상의 배선 패턴들(15, 16)에 대한 프로브 스캐닝 테스트가 동시에 수행될 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 연성 회로 기판의 도면이다. 이하 앞서의 실시예와 중복되는 구성은 생략하고 차이점을 위주로 설명한다.
도 4를 참조하면, 본 발명의 또 다른 실시예에 따른 연성 회로 기판(2)에서는, 제1 테스트 영역(35)과 제2 테스트 영역(25)이 인접하여 배치될 수 있다.
앞서 도 1을 이용하여 설명한 연성 회로 기판(1)은 제2 테스트 패턴(20)이 베이스 기판(10)의 단부를 향한 방향, 즉 베이스 기판(10)의 외측 방향으로 연장되었다면, 본 실시예에 따른 연성 회로 기판(2)은 베이스 기판(10)의 내측 방향으로 연장된 제2 테스트 패턴(20)을 포함할 수 있다.
제1 테스트 패턴(40)과 제2 테스트 패턴은 제1 접속 패드(50)와 제2 접속 패드(30) 사이로 연장될 수 있다. 따라서 제1 및 제2 테스트 영역(35, 25) 또한 제1 접속 패드(50)와 제2 접속 패드(30) 사이에, 소정의 간격을 두고 서로 이격되어 배치될 수 있다.
본 발명의 또 다른 실시예로서, 상기 제1 및 제2 테스트 영역(35, 25)을 하나의 테스트 영역으로 통합하고, 상기 통합 테스트 영역 내에서 상기 제1 및 제2 테스트 패턴(40, 20)이 프로브 스캐닝 방향에 대하여 교차되어 배치됨으로써 테스트 영역의 면적이 감소될 수도 있다.
도 5는 본 발명의 또 다른 실시예에 따른 연성 회로 기판의 상면도이다.
도 5를 참조하면, 본 발명의 또 다른 실시예에 따른 연성 회로 기판(3)은 서로 인접하여 배치된 제1 접속 패드(50)와 제2 접속 패드(30)를 포함할 수 있다. 즉, 복수의 제1 접속 패드가 제2 방향(d2)으로 배치되어 구성된 제1 접속 패드 그룹(51)과, 복수의 제2 접속 패드(30)가 제2 방향(d2)으로 배치되어 구성된 제2 접속 패드 그룹(31)이 서로 인접하여 배치될 수 있다.
도 5에 도시된 것과 같이, 복수의 제1 접속 패드(50)를 포함하는 제1 접속 패드 그룹(51)과 복수의 제2 접속 패드(30)를 포함하는 제2 접속 패드 그룹(31)은 제2 방향(d2)로 나란히 배치될 수 있으나 본 발명이 이에 제한되는 것은 아니다. 즉, 제1 테스트 영역(35)과 제2 테스트 영역(25) 사이에 제1 접속 패드 그룹(51)과 제2 접속 패드 그룹(31)이 배치되고, 제1 및 제2 접속 패드 그룹은(51, 31) 제1 방향(d1)으로 나란히 배치되도록 하는 실시예도 얼마든지 가능할 수 있다.
본 발명의 또 다른 실시예로서, 제1 접속 패드(50)는 제1 테스트 패턴(40)을 구비하지 않을 수 있다. 이 경우, 제1 테스트 패턴(40)에 연결된 제1 배선 패턴(15)에서 일부 영역을 선택하여 제1 테스트 영역(35)으로 설정하고 프로브 스캐닝 테스트를 실시할 수 있다. 이렇게 되면 제1 테스트 패턴(40) 영역을 줄일 수 있어서, 제품 사이즈를 줄이는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1, 2, 3: 연성 회로 기판 10: 베이스 기판
20, 40: 테스트 패턴 30, 50: 접속 패드
25, 35: 테스트 영역 45: 비아
150: 레지스트층 160: 보호 필름

Claims (9)

  1. 일면 상에, 테스트 영역이 정의된 베이스 기판;
    상기 베이스 기판의 상기 일면 상에 형성된 제1 배선 패턴과 각각 전기적으로 연결되는 적어도 하나 이상의 제1 접속 패드;
    상기 베이스 기판의 상기 일면 상에 배치되고, 상기 베이스 기판의 상기 일면의 반대면인 타면에 형성된 제2 배선 패턴과 각각 전기적으로 연결되는 적어도 하나 이상의 제2 접속 패드; 및
    상기 제2 접속 패드로부터 상기 테스트 영역 상으로 연장된 테스트 패턴을 포함하고,
    상기 테스트 패턴은, 상기 제1 접속 패드로부터 상기 테스트 영역 상으로 연장된 제1 테스트 패턴과, 상기 제2 접속 패드로부터 상기 테스트 영역 상으로 연장된 제2 테스트 패턴을 포함하고,
    상기 테스트 영역은, 상기 제1 테스트 패턴이 배치되는 제1 테스트 영역과, 상기 제2 테스트 패턴이 배치되는 제2 테스트 영역을 포함하되,
    상기 제1 테스트 영역 또는 제2 테스트 영역은, 연성 회로 기판의 단부와 제1 접속 패드 또는 제2 접속패드 사이에 배치되는 연성 회로 기판.
  2. 삭제
  3. 일면 상에, 테스트 영역이 정의된 베이스 기판;
    상기 베이스 기판의 상기 일면 상에 형성된 제1 배선 패턴과 각각 전기적으로 연결되는 적어도 하나 이상의 제1 접속 패드;
    상기 베이스 기판의 상기 일면 상에 배치되고, 상기 베이스 기판의 상기 일면의 반대면인 타면에 형성된 제2 배선 패턴과 각각 전기적으로 연결되는 적어도 하나 이상의 제2 접속 패드; 및
    상기 제2 접속 패드로부터 상기 테스트 영역 상으로 연장된 테스트 패턴을 포함하고,
    상기 테스트 패턴은, 상기 제1 접속 패드로부터 상기 테스트 영역 상으로 연장된 제1 테스트 패턴과, 상기 제2 접속 패드로부터 상기 테스트 영역 상으로 연장된 제2 테스트 패턴을 포함하고,
    상기 제1 테스트 패턴 및 제2 테스트 패턴은 상기 테스트 영역 내에서 교차되어 배치되는 연성 회로 기판.
  4. 삭제
  5. 일면 상에, 테스트 영역이 정의된 베이스 기판;
    상기 베이스 기판의 상기 일면 상에 형성된 제1 배선 패턴과 각각 전기적으로 연결되는 적어도 하나 이상의 제1 접속 패드;
    상기 베이스 기판의 상기 일면 상에 배치되고, 상기 베이스 기판의 상기 일면의 반대면인 타면에 형성된 제2 배선 패턴과 각각 전기적으로 연결되는 적어도 하나 이상의 제2 접속 패드; 및
    상기 제2 접속 패드로부터 상기 테스트 영역 상으로 연장된 테스트 패턴을 포함하고,
    상기 테스트 패턴은, 상기 제1 접속 패드로부터 상기 테스트 영역 상으로 연장된 제1 테스트 패턴과, 상기 제2 접속 패드로부터 상기 테스트 영역 상으로 연장된 제2 테스트 패턴을 포함하고,
    상기 테스트 영역은, 상기 제1 테스트 패턴이 배치되는 제1 테스트 영역과, 상기 제2 테스트 패턴이 배치되는 제2 테스트 영역을 포함하되,
    상기 제1 테스트 영역 또는 제2 테스트 영역은 상기 제1 접속 패드와 상기 제2 접속 패드 사이에 배치되는 연성 회로 기판.
  6. 삭제
  7. 일면 상에, 테스트 영역이 정의된 베이스 기판;
    상기 베이스 기판의 상기 일면 상에 형성된 제1 배선 패턴과 각각 전기적으로 연결되는 적어도 하나 이상의 제1 접속 패드;
    상기 베이스 기판의 상기 일면 상에 배치되고, 상기 베이스 기판의 상기 일면의 반대면인 타면에 형성된 제2 배선 패턴과 각각 전기적으로 연결되는 적어도 하나 이상의 제2 접속 패드; 및
    상기 제2 접속 패드로부터 상기 테스트 영역 상으로 연장된 테스트 패턴을 포함하고,
    상기 테스트 영역은 상기 제1 접속 패드와 상기 제2 접속 패드 사이에 형성되는 연성 회로 기판.
  8. 제1항, 제3항, 제5항 및 제7항 중 어느 한 항에 있어서,
    상기 테스트 패턴은 프로브 스캐닝 진행 방향에 대하여 45도 내지 135도를 이루는 연성 회로 기판.
  9. 제1항, 제3항, 제5항 및 제7항 중 어느 한 항에 있어서,
    상기 제2 접속 패드는, 상기 제2 배선 패턴과 전기적으로 연결되고, 상기 베이스 기판을 관통하는 비아와 수직적으로(vertically) 오버랩되는 연성 회로 기판.
KR1020160104709A 2016-08-18 2016-08-18 연성 회로 기판 KR101896224B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160104709A KR101896224B1 (ko) 2016-08-18 2016-08-18 연성 회로 기판
PCT/KR2017/008991 WO2018034525A1 (ko) 2016-08-18 2017-08-17 연성 회로 기판
JP2019503656A JP6918094B2 (ja) 2016-08-18 2017-08-17 フレキシブル回路基板
CN201780050410.9A CN109644550B (zh) 2016-08-18 2017-08-17 柔性印制电路板
TW106128046A TWI659680B (zh) 2016-08-18 2017-08-18 軟性印刷電路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160104709A KR101896224B1 (ko) 2016-08-18 2016-08-18 연성 회로 기판

Publications (2)

Publication Number Publication Date
KR20180020430A KR20180020430A (ko) 2018-02-28
KR101896224B1 true KR101896224B1 (ko) 2018-09-11

Family

ID=61196861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160104709A KR101896224B1 (ko) 2016-08-18 2016-08-18 연성 회로 기판

Country Status (5)

Country Link
JP (1) JP6918094B2 (ko)
KR (1) KR101896224B1 (ko)
CN (1) CN109644550B (ko)
TW (1) TWI659680B (ko)
WO (1) WO2018034525A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744805B (zh) * 2020-02-24 2021-11-01 頎邦科技股份有限公司 電路板
KR20220076177A (ko) 2020-11-30 2022-06-08 삼성전자주식회사 패키지 기판용 필름 및 이를 포함하는 반도체 패키지
CN112954888B (zh) * 2021-02-19 2022-10-28 合肥京东方卓印科技有限公司 一种覆晶薄膜、覆晶薄膜组及显示装置
TWI776631B (zh) * 2021-08-09 2022-09-01 頎邦科技股份有限公司 雙面銅之軟性電路板
CN116525547A (zh) * 2022-01-20 2023-08-01 瑞昱半导体股份有限公司 晶粒封装结构及其制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09230005A (ja) * 1996-02-22 1997-09-05 Hioki Ee Corp 回路基板検査装置
JPH1167845A (ja) * 1997-08-11 1999-03-09 Oki Electric Ind Co Ltd テープキャリア
JP3645172B2 (ja) * 2000-10-27 2005-05-11 シャープ株式会社 半導体集積回路装置搭載用基板
JP2006228761A (ja) * 2005-02-15 2006-08-31 Matsushita Electric Ind Co Ltd Ｔａｂテープおよびｔａｂテープの製造方法
JP2006300665A (ja) * 2005-04-19 2006-11-02 Oht Inc 検査装置および導電パターン検査方法
JP2008187074A (ja) * 2007-01-31 2008-08-14 Nitto Denko Corp 配線回路基板およびその製造方法
KR101445117B1 (ko) * 2008-06-25 2014-10-01 삼성전자주식회사 테스트 패드 구조물, 반도체 칩 검사용 패드 구조물 및이를 포함하는 테이프 패키지용 배선기판
JP2013217841A (ja) * 2012-04-11 2013-10-24 Union Arrow Technologies Inc 導電パターン検査装置
KR101405328B1 (ko) * 2012-11-27 2014-06-10 스템코 주식회사 연성 회로 기판
KR101726262B1 (ko) * 2015-01-02 2017-04-13 삼성전자주식회사 패키지 기판용 필름, 이를 사용한 반도체 패키지 및 반도체 패키지를 포함하는 표시 장치
CN204578898U (zh) * 2015-05-06 2015-08-19 深圳市奔强电路有限公司 印刷电路板

Also Published As

Publication number Publication date
JP2019522378A (ja) 2019-08-08
CN109644550B (zh) 2022-03-15
WO2018034525A1 (ko) 2018-02-22
KR20180020430A (ko) 2018-02-28
JP6918094B2 (ja) 2021-08-11
TWI659680B (zh) 2019-05-11
CN109644550A (zh) 2019-04-16
TW201808068A (zh) 2018-03-01

Similar Documents

Publication Publication Date Title
KR101896224B1 (ko) 연성 회로 기판
KR101951956B1 (ko) 반도체 패키지용 연성회로기판
KR101112175B1 (ko) 연성 회로 기판 및 그 제조 방법, 상기 연성 회로 기판을 포함하는 반도체 패키지 및 그 제조 방법
US11497116B2 (en) Flexible circuit board and electronic device comprising same
CN111052880B (zh) 电路板及其制造方法
KR102123813B1 (ko) 연성 회로 기판 및 그 제조 방법
KR101751390B1 (ko) 연성 회로 기판 및 그 제조 방법
KR101923637B1 (ko) 비아 패드를 갖는 연성 회로 기판
KR101753685B1 (ko) 연성 회로 기판
KR102059477B1 (ko) 연성 회로 기판
KR102378493B1 (ko) 패키지 기판용 필름, 반도체 패키지, 디스플레이 장치 및 이들의 제조 방법
KR101915946B1 (ko) 연성 회로 기판
US20240096909A1 (en) Chip on film package and display apparatus including the same
KR102017643B1 (ko) 연성 회로 기판 및 그 제조 방법
KR100658648B1 (ko) 칩 패키지
JP2005340294A (ja) 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器
JP4438940B2 (ja) 配線基板、半導体装置、電子デバイス並びに電子機器
KR101753688B1 (ko) 연성 회로 기판
JP2005340292A (ja) 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器
KR20180027685A (ko) 칩-온-필름 타입의 구동 회로, 회로 필름 및 이를 포함하는 표시장치
JPH09116271A (ja) プリント配線板およびこれを備えたプリント回路基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant