KR20180027685A - 칩-온-필름 타입의 구동 회로, 회로 필름 및 이를 포함하는 표시장치 - Google Patents

칩-온-필름 타입의 구동 회로, 회로 필름 및 이를 포함하는 표시장치 Download PDF

Info

Publication number
KR20180027685A
KR20180027685A KR1020160114139A KR20160114139A KR20180027685A KR 20180027685 A KR20180027685 A KR 20180027685A KR 1020160114139 A KR1020160114139 A KR 1020160114139A KR 20160114139 A KR20160114139 A KR 20160114139A KR 20180027685 A KR20180027685 A KR 20180027685A
Authority
KR
South Korea
Prior art keywords
film
disposed
wirings
chip
dummy pattern
Prior art date
Application number
KR1020160114139A
Other languages
English (en)
Other versions
KR102680402B1 (ko
Inventor
강태욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160114139A priority Critical patent/KR102680402B1/ko
Priority claimed from KR1020160114139A external-priority patent/KR102680402B1/ko
Publication of KR20180027685A publication Critical patent/KR20180027685A/ko
Application granted granted Critical
Publication of KR102680402B1 publication Critical patent/KR102680402B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H05K1/0281—Reinforcement details thereof
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 실시예들은 칩-온-필름 회로, 회로필름 및 이를 포함하는 표시장치를 개시한다. 개시된 칩-온-필름 회로, 회로필름 및 이를 포함하는 표시장치는 드라이버 집적회로 칩과 대응되는 영역에서 개구부를 갖는 금속층을 포함하고, 필름 상에 배치되며, 금속층의 개구부에 배치되는 적어도 1 개의 더미 패턴을 포함한다. 이를 통해, 필름에 구비되는 복수의 배선의 크랙(crack)을 방지할 수 있는 칩-온-필름 회로 및 이를 포함하는 표시장치를 제공할 수 있다.

Description

칩-온-필름 타입의 구동 회로, 회로 필름 및 이를 포함하는 표시장치{Chip-On-Film Typed Driving Circuit, Circuit Film and Display Device having the same}
본 실시예들은 칩-온-필름 타입의 구동 회로, 회로 필름 및 이를 포함하는 표시장치에 관한 것이다.
최근, 디스플레이 산업은 고해상도 및 대면적화의 방향으로 품질이 향상된 디스플레이 장치를 추구하는 추세이다. 이에 따라, 디스플레이 장치는 최근 FHD(Full High Definition Television)와 대략 FHD 면적의 4배 면적에 해당하는 UHD(Ultra High Definition Television)가 개발되었으며, 크기가 크면서도 고화질의 얇은 디스플레이 장치로 계속해서 발전하고 있다.
일반적으로 디스플레이 장치는 영상을 표시하기 위한 디스플레이 패널, 디스플레이 패널을 구동시키는 구동 전원 및 제어 신호와 같은 구동 신호를 공급하는 패널 구동 유닛 및 디스플레이 패널과 패널 구동 유닛을 지지하는 지지 커버를 포함하여 구성된다. 이러한 패널 구동 유닛은 구동 신호를 공급하는 제어 기판, 디스플레이 패널에 연결된 인쇄 회로 기판 등을 포함하여 구성된다.
한편, 디스플레이 패널과 인쇄 회로 기판 사이에는 디스플레이 패널과 인쇄 회로 기판을 연결하는 회로필름이 더 포함될 수 있다. 회로필름에는 복수의 배선 및 드라이버 칩 등이 실장될 수 있다.
한편, 회로 필름 상에 배치되는 복수의 배선을 형성하기 위해서는 필름 상에 배치되는 금속층을 에칭하는 공정이 필요하다. 그러나, 금속층을 에칭하는 공정에서, 에칭 용액의 유동으로 인해 복수의 배선이 오버에칭(over-etching)되어 복수의 배선에 크랙(crack)이 발생함으로써. 제품의 신뢰성을 떨어지는 문제가 있다.
본 실시예들은 상기와 같은 문제점을 해결하기 위한 것으로, 칩-온-필름 타입의 구동 회로를 이루는 필름 상에 더미 패턴을 더 구비 함으로써, 필름 상에 배치된 복수의 배선에 크랙(crack)이 발생하는 것을 방지할 수 있는 칩-온-필름 회로, 회로 필름 및 이를 포함하는 표시장치를 제공하고자 한다.
일 실시예에 따른 칩-온-필름 회로, 회로필름 및 이를 포함하는 표시장치는 필름을 포함한다. 또한, 일 실시예에 따른 칩-온-필름 회로, 회로필름 및 이를 포함하는 표시장치는 필름 상에 배치되는 드라이버 집적회로 칩을 포함한다. 또한, 일 실시예에 따른 칩-온-필름 회로, 회로필름 및 이를 포함하는 표시장치는 필름의 상면과 드라이버 집적회로 칩의 배면 사이에 배치되고, 드라이버 집적회로 칩과 대응되는 영역에서 개구부를 갖는 금속층을 포함한다. 또한, 일 실시예에 따른 칩-온-필름 회로, 회로필름 및 이를 포함하는 표시장치는 복수의 신호선 및 복수의 배선을 포함한다. 또한, 일 실시예에 따른 칩-온-필름 회로, 회로필름 및 이를 포함하는 표시장치는 복수의 신호선 및 복수의 배선과 동일층에 배치되고, 상기 드라이버 집적회로 칩과 대응되는 영역에서 상기 금속층의 개구부에 배치되는 적어도 1 개의 더미 패턴 금속층과 동일층에서 금속 미 배치 영역에 배치되는 적어도 1 개의 더미 패턴을 포함한다.
또한, 다른 실시예에 따른 칩-온-필름 회로, 회로필름 및 이를 포함하는 표시장치는 표시패널을 포함한다. 또한, 다른 실시예에 따른 칩-온-필름 회로, 회로필름 및 이를 포함하는 표시장치는 표시패널과 전기적으로 연결되는 적어도 1 개의 칩-온-필름 타입의 구동 회로 칩-온-필름을를 포함한다. 여기서, 칩-온-필름 타입의 구동 회로는칩-온-필름은 필름 상에 배치되는 드라이버 집적회로 칩을 포함한다. 또한, 칩-온-필름 타입의 구동 회로는 칩-온-필름은 필름과 드라이버 집적회로 칩 사이에 배치되고, 상기 드라이버 집적회로 칩과 대응되는 영역에서 미 배치 영역을 갖는 금속층을 포함한다. 또한, 칩-온-필름 타입의 구동 회로는 칩-온-필름은 금속층과 동일층에 배치되고, 상기 드라이버 집적회로 칩의 일부와 중첩하는 복수의 신호선 및 복수의 배선을 포함한다. 또한, 칩-온-필름 타입의 구동 회로는 칩-온-필름은 상기 복수의 신호선 및 복수의 배선과 동일층에 배치되고, 상기 드라이버 집적회로 칩과 대응되는 영역에서 금속 미 배치 영역에 배치되는 적어도 1 개의 더미 패턴 금속층과 동일층에서 금속 미 배치 영역에 배치되는 적어도 1 개의 더미 패턴을 포함한다.
본 실시예들에 따른 칩-온-필름 회로, 회로필름 및 이를 포함하는 표시장치는 드라이버 집적회로 칩과 대응되는 영역에서 금속 미 배치 영역을 구비하고, 금속 미 배치 영역에서 적어도 1 개의 더미 패턴을 구비함으로써, 복수의 배선에 크랙(crack)이 발생하는 것을 방지할 수 있는 효과가 있다.
도 1은 본 실시예들에 따른 표시장치의 개략적인 시스템 구성도이다.
도 2는 도 1의 A 영역을 확대한 도면이다.
도 3은 도 2의 B 영역을 확대한 도면이다.
도 4는 도 3을 C-D를 따라 절단한 단면도이다.
도 5는 도 3을 E-F를 따라 절단한 단면도이다.
도 6은 제 2 실시예에 따른 소스 드라이버의 일부를 도시한 평면도이다.
도 7은 제 3 실시예에 따른 소스 드라이버의 일부를 도시한 평면도이다.
도 8은 제 4 실시예에 따른 소스 드라이버의 일부를 도시한 평면도이다.
이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형상으로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형상으로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장될 수 있다.
소자(element) 또는 층이 다른 소자 또는 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않는 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below, beneath)", "하부 (lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해 되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함 할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 따라서 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다 (comprise)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/ 또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세히 설명한다.
도 1은 본 실시예들에 따른 표시장치의 개략적인 시스템 구성도이다.
도 1을 참조하면, 실시예들에 따른 표시장치(100)는 복수의 데이터 라인 및 복수의 게이트 라인이 배치된 표시패널(110)과 복수의 데이터 라인으로 데이터 전압을 출력하는 복수의 소스 드라이버(Source Driver, 120)와 복수의 게이트 라인으로 스캔 신호를 출력하는 복수의 게이트 드라이버(Gate Driver, 130)와 복수의 소스 드라이버(120) 및 복수의 게이트 드라이버(130)를 제어하는 타이밍 컨트롤러(140) 등을 포함한다.
복수의 게이트 드라이버(130)는 표시패널(110)에 배치된 복수의 게이트 라인을 구동하는 드라이버로서 도 1과 같이, 표시패널(110)의 한 측에 연결될 수도 있고, 경우에 따라서는 표시패널(110)의 양측에 연결될 수도 있다.
또한, 복수의 소스 드라이버(120) 각각은 표시패널(110)에 배치된 복수의 데이터 라인을 구동하는 드라이버로서, 일 예로, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 즉, 복수의 소스 드라이버(120) 각각은 베이스 필름(121)과 이 베이스 필름(121)상에 실장된 소스 드라이버 집적회로(S-DIC: Source Driver IC) 칩(122)으로 구성될 수 있다.
복수의 소스 드라이버(120) 각각은 일 측이 표시패널(110)과 연결되고, 타측이 소스 인쇄회로기판(S-PCB: Source Printed Circuit Board, 150)에 연결된다. 여기서, 소스 인쇄회로기판(S-PCB, 150)은 소스 보드(Source Board)라고도 한다.
한편, 도 1 에서는 소스 인쇄회로기판이 표시장치(100) 일 측에 1 개가 배치되는 구성을 개시하고 있으나, 본 실시예는 이에 국한되지 않으며, 표시장치(100) 일 측에 적어도 하나 이상이 배치될 수 있다. 이와 같이, 복수의 소스 드라이버(120) 각각의 베이스 필름(121)은 일 측이 표시패널(110)과 연결되고, 타 측이 소스 인쇄회로기판(150)과 연결될 수 있다.
또한, 타이밍 컨트롤러(140)는 컨트롤 인쇄회로기판(C-PCB: Control Printed Circuit Board, 160)에 배치된다. 여기서, 컨트롤 인쇄회로기판(C-PCB, 160)은 컨트롤 보드(Control Board)라고도 한다.
이러한 타이밍 컨트롤러(140)는 복수의 소스 드라이버(120)로 데이터를 출력하는 것 이외에, 복수의 소스 드라이버(120) 및 복수의 게이트 드라이버(130)의 동작 타이밍을 제어하기 위하여, 데이터 제어 신호(DCS: Data Control Signal), 게이트 제어 신호(GCS: Gate Control Signal) 등의 각종 제어 신호를 출력할 수 있다. 이러한 컨트롤 인쇄회로기판(C-PCB, 160)에는 전원 관리 집적회로(PMIC: Power Management IC) 등이 더 배치될 수도 있다.
또한, 소스 인쇄회로기판(150)과 컨트롤 인쇄회로기판(160)은 연성 플랫 케이블(FFC: Flexibl Flat Cable) 또는 연성 인쇄회로(FPC: Flexible Printed Circuit) 등의 필름(170)을 통해 연결된다. 한편, 도 1에서는 필름(170)의 구성이 표시장치(100) 내에 1 개가 배치되는 구성을 도시하고 있으나, 본 실시예는 이에 국한되지 않으며, 필름(170)은 표시장치(100) 내 적어도 하나 이상이 있을 수 있다.
이에 따라, 컨트롤 인쇄회로기판(160) 상에 배치된 타이밍 컨트롤러(140), 전원 관리 집적회로(180) 등은, 복수의 소스 드라이버(120), 복수의 게이트 드라이버(130) 및 표시패널(110) 간의 신호 전달이 가능해질 수 있다. 여기서, 선호 전달은 각종 전원(전압, 전류), 제어 신호, 센싱 신호, 데이터 등을 포함하는 모든 전기적인 신호의 전달을 의미한다.
한편, 소스 드라이버(120)는 데이터 구동을 위한 데이터, 전원, 신호 등 이외에도, 게이트 드라이버(130)로 공급될 각종 제어 신호의 전달 경로로 이용될 수 있다. 또한, 소스 드라이버(120)는 패널 센싱 및 보상 등의 다양한 기능과 관련된 신호를 타이밍 컨트롤러(140)와 주고 받을 수 있다.
표시패널(110)에는 복수의 데이터 라인 및 복수의 게이트 라인이 배치되어, 복수의 서브픽셀(SP: Sub Pixel)이 정의되어, 각 서브픽셀 영역마다 트랜지스터 등의 회로 소자가 배치된다. 이러한 각 서브픽셀은 하나의 데이터 라인으로부터 데이터 전압을 공급받고, 하나 이상의 게이트 라인으로부터 하나 이상의 스캔 신호를 공급받는다.
이러한 각 서브픽셀은 하나 이상의 트랜지스터 및 하나 이상의 캐패시터 등의 각종 회로 소자들로 구성될 수 있다. 각 서브픽셀 내 회로 소자의 개수 및 종류 등은 표시장치(100)의 종류, 픽셀 설계, 서브픽셀 설계 방식에 따라 달라질 수 있다. 이러한 각 서브픽셀은 내부의 회로 소자에 따라 데이터 전압 및 스캔 신호 이외에, 다양한 종류의 전원이 공급된다.
또한, 표시패널(110)은 복수의 데이터 라인 및 복수의 게이트 라인과 각 서브픽셀(SP) 영역마다 트랜지스터 등의 회로 소자들이 배치되는 기판(111)과 이 기판(111) 상의 다른 구성들(112)을 포함한다. 여기서, 다른 구성들(112)은 표시장치(100)의 종류(유기발광표시장치, 액정표시장치, 플라즈마 표시장치 등)에 따라 달라질 수 있는데, 표시장치(100)가 액정표시장치인 경우, 기판(111)과 대향하는 컬러 필터 기판 등을 포함할 수 있고, 표시장치(100)가 유기발광표시장치인 경우, 봉지층(Encapsulation Layer) 등을 포함할 수 있다.
한편, 표시패널(100)과 복수의 소스 드라이버(120), 복수의 소스 드라이버(120)와 소스 인쇄회로기판(150), 소스 인쇄회로기판(150)과 필름(170) 및 필름(170)과 컨트롤 인쇄회로기판(160)은 각 구성요소의 패드부에 배치된 커넥터(미도시)를 통해 서로 연결될 수 있다.
예를 들면, 컨트롤 인쇄회로기판(160)의 일 측에는 컨트롤 인쇄회로기판(160)의 패드부에 구비되는 복수의 커넥터(이하, 제 1 커넥터)가 배치되고, 필름(170)의 일 측에는 필름(170)의 패드부에 구비되는 복수의 커넥터(이하, 제 2 커넥터)가 배치된다. 이 때, 제 1 커넥터(미도시)의 접촉부와 제 2 커넥터(미도시)의 접촉부는 서로 연결될 수 있다. 이를 통해, 인쇄회로기판과 필름, 필름과 표시패널 등이 서로 전기적으로 연결될 수 있다.
구체적으로는, 컨트롤 인쇄회로기판(160)과 필름(170) 간의 원활한 신호 공급을 위해 컨트롤 인쇄회로기판(160)의 패드부와 필름(170)의 패드부를 서로 대응되도록 접합(bonding) 시켜야 한다. 패드부 접합 공정을 통해, 복수의 제 1 커넥터(미도시)와 복수의 제 2 커넥터(미도시)가 본딩될 수 있다. 각 구성들의 패드부는 이방성 도전 필름(Anisotropic Conductive Film, 이하 "ACF")을 통해 접합(bonding)될 수 있다.
한편, 상술한 바와 같이, 소스 드라이버(120)는 베이스 필름(121)과 베이스 필름(121)에 실장되는 소스 드라이버 집적회로 칩(122)을 포함한다. 도면에는 도시하지 않았으나, 베이스 필름(121)의 일면에는 금속층이 배치될 수 있다. 이 때, 금속층이 배치된 베이스 필름(121) 상에 소스 드라이버 집적회로 칩(122)이 실장될 수 있다. 한편, 소스 드라이버 집척회로 칩(122)이 실장되는 베이스 필름(121)은, 필름 또는 회로 필름 등으로 명명될 수 있다.
본 실시예들에 따른 소스 드라이버(120)와 소스 드라이버(120)에 연결되는 표시패널(110) 및 소스 인쇄회로기판(150)의 구성을 자세히 검토하면 다음과 같다. 도 2는 도 1의 A 영역을 확대한 도면이다.
도 2를 참조하면, 본 실시예들에 따른 소스 드라이버(120)의 일 측은 표시패널(110)의 일 측과 연결된다. 그리고, 소스 드라이버(120)의 다른 일 측은 소스 인쇄회로기판(150)과 연결된다. 여기서, 소스 드라이버(120)와 표시패널(110)은 이방성 도전 필름을 통해 서로 접합도리 수 있다. 또한, 소스 드라이버(120)와 소스 인쇄회로기판(150) 역시 이방성 도전 필름을 통해 서로 접합될 수 있다.
한편, 소스 드라이버(120)은 베이스 필름(121)을 포함하고, 베이스 필름(121)의 중심 부분에 소스 드라이버 집적회로 칩(122)이 실장된다. 도면에는 도시하지 않았으나, 베이스 필름(21)의 일 면에는 두께가 얇은 금속층이 배치될 수 있다. 이러한 금속층은 포토리소그래피(photolithography) 공정으로 패터닝하여 형성될 수 있다.
이 때, 금속층은 구리(Cu)를 비롯하여 전기전도성을 갖는 니켈(Ni), 금(Au), 솔더(solder) 또는 이들 재료의 합금(alloy) 등이 사용될 수 있다. 다만, 본 실시예들에 따른 금속층의 물질은 이에 국한되지 않으며, 전기전도성을 갖는 물질이면 충분하다.
베이스 필름(121)의 일면에 배치되는 금속층은 소스 인쇄회로기판(150)으로부터 전달되는 신호를 표시패널(110)로 원활하게 전달하기 위해, 소스 드라이버 집적회로 칩(122)과 중첩하는 영역에서 패터닝되어 있을 수 있다. 즉, 베이스 필름(121)의 일면에는 소스 드라이버 집적회로 칩(122)과 중첩하는 영역에서 금속층이 패터닝된 복수의 신호선 및 복수의 배선이 배치될 수 있다. 여기서, 베이스 필름(121) 상에 구비된 복수의 배선은 고전위 픽셀 전원 전압(EVDD)을 표시패널(110)에 전달할 수 있다.
한편, 고전위 픽셀 전원 전압(EVDD)을 표시패널(110)에 전달하는 복수의 배선은 복수의 신호선에 비해 소스 드라이버 집적회로 칩(122) 내측으로 더욱 연장되어 배치될 수 있다.
이러한 복수의 신호선과 복수의 배선들을 형성하기 위해서는 베이스 필름(121) 상에 배치되는 금속층을 에칭하는 공정이 필요하다. 그러나, 금속층을 에칭하는 공정에서, 고전위 픽셀 전원 전압(EVDD)을 표시패널(110)에 전달하는 복수의 배선에 크랙(crack)이 발생하여 신뢰성이 떨어지는 문제가 있다.
본 실시예들은 고전위 픽셀 전원 전압(EVDD)을 표시패널(110)에 전달하는 복수의 배선을 형성하는 공정에서 복수의 배선에 크랙 발생을 방지하기 위한 것으로, 금속층이 배치되지 않은 영역에 더미 패턴(dummy pattern)을 포함할 수 있다.
이러한 구성을 도 3을 참조하여 자세히 검토하면 다음과 같다. 도 3은 도 2의 B 영역을 확대한 도면이다.
도 3을 참조하면, 본 실시예에 따른 소스 드라이버(120)는 베이스 필름(121)과 베이스 필름(121) 일면에 배치되는 금속층(126) 및 소스 드라이버 집적회로 칩(122)을 포함한다.
여기서, 금속층(126)은 소스 드라이버 집적회로 칩(122)이 배치되는 일부 영역에서 패터닝됨으로써, 복수의 신호선(123) 및 고전위 픽셀 전원 전압(EVDD)을 표시패널에 전달하는 복수의 배선(124)(이하, 복수의 배선 또는 배선으로 명명함) 형태로 베이스 필름(121) 상에 배치될 수 있다.
이 때, 복수의 신호선(123) 및 복수의 배선(124)은 소스 드라이버 집적회로 칩(122)의 네 측면에 중첩하도록 배치될 수 있다. 구체적으로는, 복수의 신호선(123) 및 복수의 배선(124)은 사각 형상의 소스 드라이버 집척회로 칩(122)의 네 측면에 배치될 수 있다.
또한, 베이스 필름(121)의 일 면에는 복수의 신호선(123)과 복수의 신호선(123) 사이에 적어도 1 개의 배선(124)이 배치될 수 있다. 여기서, 베이스 필름(121)의 일 면에 배치되는 배선(124)은 복수의 신호선(123)과 비교하였을 때, 소스 드라이버 집적회로 칩(122)이 배치되는 영역의 내측으로 더욱 연장되어 배치될 수 있다.
한편, 고전위 픽셀 전원 전압(EVDD)을 표시패널(110)에 전달하기 위한 복수의 배선 및 복수의 신호선을 형성하는 과정에서, 베이스 필름(121) 상에 배치되는 금속층(126)을 패터닝하는 공정이 필요하다. 베이스 필름(121) 상에 배치되는 금속층(126)을 패터닝하는 공정은 에칭(etching) 용액을 이용한 에칭 공정을 사용한다.
베이스 필름(121)의 일 면에서 소스 드라이버 집적회로 칩(122)이 배치되는 영역과 대응되는 영역에서는 금속 미 배치 영역(125)을 포함할 수 있다. 즉, 금속층(126)은 소스 드라이버 집척회로 칩(122)이 배치되는 영역과 대응되는 영역에서 적어도 1 개의 개구부를 구비할 수 있다. 그러나, 금속층(126)을 패터닝하는 과정에서 사용되는 에칭 용액은 금속 미 배치 영역(125)에서 유동하는 현상이 나타난다.
복수의 신호선(123) 및 복수의 배선(124)을 형성하는 공정에서 금속 미 배치 영역(125)에서 에칭 용액이 유동할 경우, 복수의 배선(125)에 에칭 용액이 침투할 수 있다. 이로 인해, 최종적으로 형성된 복수의 배선(125)에는 크랙(crack)이 발생할 수 있다.
구체적으로는, 도 3에 도시된 바와 같이 배선(124)과 인접하여 배치되는 다른 배선(124) 사이에 금속 미 배치 영역(125)이 구비될 수 있다. 금속 미 배치 영역(125)에서는 에칭 용액의 유동이 발생하고, 금속 미 배치 영역(125)을 사이에 두고 배치되는 배선(124)은 오버에칭(over-etvhing)되거나, 오버에칭으로 인해 배선(124)에 크랙이 발생할 수 있다. 즉, 에칭 용액의 유동으로 인해 베이스 필름(121)의 일면에 배치되는 배선(124)의 신뢰성이 떨어질 수 있다.
더욱 구체적으로는, 신호선(123)과 신호선(123) 사이, 신호선(123)과 배선(124) 사이 또는 배선(124)과 배선(124) 사이의 간격이 넓을수록 신호선(123)과 배선(124) 형성 시, 에칭 용액의 유동이 발생할 확률이 높아진다. 여기서, 도 3에 도시된 바와 같이 배선(124)과 배선(124) 사이의 간격이 신호선(123)과 신호선(123) 사이, 신호선(123)과 배선(124) 사이의 간격보다 넓음으로써, 배선(124)과 배선(124) 사이에서 에칭 용액의 유동이 발생할 수 있다. 따라서, 베이스 필름(121) 상에 배치되는 복수의 배선(124)은 배선(124) 형성 공정 시 오버에칭이 발생할 수 있다.
이러한 문제를 해결하기 위해, 본 실시예에서는 금속 미 배치 영역(125)에서 적어도 1 개의 더미 패턴(300)을 구비한다. 이 때, 더미 패턴(300)은 도 3에 도시된 바와 같이 사각형 형상일 수 있다. 다만, 본 실시예에 따른 더미 패턴(300)의 형상은 이에 국한되지 않으며, 다각형 형상으로 이루어지는 구성이면 충분하다.
한편, 금속 미 배치 영역(125)에 배치되는 더미 패턴(300)은 복수의 신호선(123) 및 복수의 배선(124)을 형성하는 공정에서, 에칭 용액이 유동을 일으키는 것을 방지할 수 있다.
구체적으로는, 에칭 용액은 베이스 필름(121) 상에서 금속 미 배치 영역(125)이 넓을수록 유동하는 성질이 강하다. 그러나, 본 실시예에 따른 소스 드라이버(120)는 금속 미 배치 영역(125) 영역에 더미 패턴(300)을 배치함으로써, 금속 미 배치 영역(125)을 줄일 수 있다. 즉, 금속 미 배치 영역(125)이 줄어듦으로써, 에칭 용액의 유동을 방지할 수 있으므로, 복수의 배선(124)의 오버에칭을 방지할 수 있다.
이와 같이, 본 실시예에 따른 더미 패턴(300)은 소스 드라이버 집적회로 칩(122)이 배치되는 영역과 대응되는 영역에서 금속 미 배치 영역(125)에 배치될 수 있다. 구체적으로는, 더미 패턴(300)은 배선(124)과 배선(124) 사이에 배치될 수 있다. 그리고, 배선(124)이 배치되지 않은 더미 패턴(300)의 일 측에는 복수의 신호선(123)이 배치될 수 있다. 또한, 더미 패턴(300)은 드라이버 집적회로 칩(122)과 대응되는 영역의 테두리와 금속 개구부의 내측 경계 사이에 될 수 있다.
더미 패턴(300)은 공정을 간단하게 하기 위해 금속층(126)과 동일한 물질로 이루어질 수 있다. 예를 들면, 더미 패턴(300)은 구리(Cu), 니켈(Ni), 금(Au), 솔더(solder) 또는 이들 재료의 합금(alloy) 등이 사용될 수 있으나, 본 실시예에 따른 더미 패턴(300)의 물질이 이에 국한되는 것은 아니다.
한편, 더미 패턴(300)은 복수의 신호선(123) 및 복수의 배선(124)과 이격하여 배치될 수 있다. 상술한 바와 같이, 더미 패턴(300)은 전기전도성을 갖는 물질로 이루어질 수 있으므로, 더미 패턴(300)이 복수의 신호선(123) 및 복수의 배선(124)과 이격하여 배치됨으로써, 신호선(123)과 배선(124) 등에 쇼트(short)가 발생하는 현상을 방지할 수 있다. 즉, 더미 패턴(300)은 복수의 신호선(123) 및 복수의 배선(124)과 절연될 수 있다.
또한, 복수의 신호선(123)과 복수의 배선(124)은 선폭이 각각 상이 할 수 있으나, 본 실시예가 이에 국한되는 것은 아니다. 복수의 신호선(123)과 복수의 배선(124)의 선폭에 따라 금속 미 배치 영역(125)의 면적 역시 달라질 수 있으므로, 하나의 베이스 필름(121) 상에 배치되는 더미 패턴(300)의 크기는 상이할 수 있다. 즉, 복수의 신호선(123)과 복수의 배선(124)의 선폭에 따라 더미 패턴(300)의 크기가 결정될 수 있다.
이어서, 도 4 및 도 5를 참조하여, 본 실시예에 따른 소스 드라이버의 단면 구조를 검토하면 다음과 같다. 도 4는 도 3을 C-D를 따라 절단한 단면도이다. 도 5는 도 3을 E-F를 따라 절단한 단면도이다.
먼저 도 4를 참조하면, 본 실시예에 따른 소스 드라이버는 베이스 필름(121), 신호선(123), 금속층(126) 및 더미 패턴(300), 솔더 레지스트(solder resist)(180) 및 소스 드라이버 집적회로 칩(122)을 포함한다.
구체적으로는, 베이스 필름(121) 상에 신호선(123), 더미 패턴(300) 및 금속층(126)이 서로 이격하여 배치된다. 이 때, 신호선(123), 더미 패턴(300) 및 금속층(126)은 동일층에 배치되고, 동일 물질로 이루어질 수 있다. 또한, 신호선(123), 더미 패턴(300) 및 금속층(126)이 서로 이격하여 배치됨으로써, 쇼트가 발생하는 것을 방지할 수 있다.
그리고, 신호선(123), 더미 패턴(300) 및 금속층(126)을 포함하는 베이스 필름(121) 상에 솔더 레지스트(180)가 배치된다, 즉, 솔더 레지스트(180)는 베이스 필름(121) 상에 배치되는 신호선(123), 더미 패턴(300) 및 금속층(126)을 덮도록 배치될 수 있다. 그리고, 솔더 레지스트(180) 상에는 소스 드라이버 집적회로 칩(122)이 배치된다.
또한, 더미 패턴(300)의 하부에는 베이스 필름(121)이 필름이 배치되고, 더미 패턴(300)의 상부에는 소스 드라이버 집적회로 칩(122)이 배치될 수 있다. 즉, 더미 패턴(300)은 베이스 필름(121) 상면과 소스 드라이버 집적회로 칩(122) 배면 사이에 배치될 수 있다.
한편, 더미 패턴(300)이 금속층(126)과 신호선(123)이 미 배치된 영역에 배치됨으로써, 베이스 필름(121) 상에 배치되는 신호선(123) 및 배선(미도시)을 형성하는 공정에서 에칭 용액이 유동하는 것을 방지할 수 있다. 다시 설명하면, 더미 패턴(300)이 장애물 역할을 하여 에칭 용액이 금속층(126)과 신호선(123) 사이에서 유동하는 것을 방지할 수 있다.
이어서 도 5를 참조하면, 본 실시예에 따른 소스 드라이버는 베이스 필름(121), 복수의 배선(124), 더미 패턴(300), 솔더 레지스트(180) 및 소스 드라이버 집적회로 칩(122)을 포함한다.
구체적으로는, 베이스 필름(121) 상에 복수의 배선(124)이 배치되고, 복수의 배선(124)은 서로 이격하여 배치된다. 그리고, 서로 인접하여 배치되는 배선(124) 사이에 더미 패턴(300)이 배치된다. 여기서, 복수의 배선(124) 및 더미 패턴(300)은 동일층에 배치되고, 동일 물질로 이루어질 수 있다. 한편, 다시 설명하면, 복수의 배선(124)과 더미 패턴(300)은 각각 이격하여 배치될 수 있다. 이를 통해, 복수의 배선(124)과 더미 패턴(300) 사이에 쇼트가 발생하는 것을 방지할 수 있다.
더미 패턴(300)이 복수의 배선(124)이 미 배치된 영역에 배치됨으로써, 베이스 필름(121) 상에 배치되는 복수의 배선(124)을 형성하는 공정에서 에칭 용액이 유동하는 것을 방지할 수 있다. 다시 설명하면, 더미 패턴(300)이 장애물 역할을 하여 에칭 용액이 배선(124)과 배선(124) 사이에서 유동하는 것을 방지할 수 있다.
이어서 도 6을 참조하여 제 2 실시예에 따른 소스 드라이버를 검토하면 다음과 같다. 도 6은 제 2 실시예에 따른 소스 드라이버의 일부를 도시한 평면도이다. 제 2 실시예에 따른 소스 드라이버는 앞서 설명한 실시예와 동일한 구성요소를 포함할 수 있다. 앞서 설명한 실시예와 중복되는 설명은 생략할 수 있다. 또한, 동일한 구성은 동일한 도면부호를 갖는다.
도 6을 참조하면, 제 2 실시예에 따른 소스 드라이버는 배선(124)과 인접하여 배치되는 다른 배선(124) 사이에 배치되는 복수의 더미 패턴(400)을 포함한다. 이 때, 복수의 더미 패턴(400)은 서로 이격하여 배치될 수 있다.
제 2 실시예에 따른 소스 드라이버는 배선(124)과 배선(124) 사이에 적어도 2 개 이상의 더미 패턴(400)이 배치되는 것에 차이가 있다. 이와 같이, 배선(124) 배선(124) 사이에 빈 공간을 더미 패턴(400)이 채워줌으로써, 배선(124) 형성 공정 시, 에칭 용액에 유동이 발생하여 배선(124)에 크랙이 생기는 것을 방지할 수 있다.
한편, 도 6에서는 복수의 더미 패턴(400)이 사각형인 구성을 도시하고 있으나, 본 실시예에 따른 더미 패턴(400)의 형상은 이에 국한되지 않으며, 복수의 더미 패턴(400) 다각형인 구성이면 충분하다.
이어서, 도 7 및 도 8을 참조하여 제 3 및 제 4 실시예에 따른 소스 드라이버를 검토하면 다음과 같다. 도 7은 제 3 실시예에 따른 소스 드라이버의 일부를 도시한 평면도이다. 도 8은 제 4 실시예에 따른 소스 드라이버의 일부를 도시한 평면도이다. 제 3 및 제 4 실시예에 따른 소스 드라이버는 앞서 설명한 실시예와 동일한 구성요소를 포함할 수 있다. 앞서 설명한 실시예와 중복되는 설명은 생략할 수 있다. 또한, 동일한 구성은 동일한 도면부호를 갖는다.
먼저 도 7을 참조하면, 제 3 실시예에 따른 소스 드라이버는 배선(124)과 인접하여 배치되는 다른 배선(124) 사이에 배치되는 타원형의 더미 패턴(500)을 포함한다.
또한, 도 8에 도시된 바와 같이, 제 4 실시예에 따른 소스 드라이버는 배선(124)과 인접하여 배치되는 다른 배선(124) 사이에 배치되는 원형의 더미 패턴(600)을 포함한다.
이와 같이, 배선(124) 배선(124) 사이에 빈 공간을 더미 패턴(500, 600)이 채워줌으로써, 배선(124) 형성 공정 시, 에칭 용액에 유동이 발생하여 배선(124)에 크랙이 생기는 것을 방지할 수 있다.
또한, 상술한 바와 같이, 더미 패턴(300, 400, 500, 600)의 형상이 다양하게 이루어질 수 있다.
또한, 상술한 설명에서는 더미 패턴(300, 400, 500, 600)이 소스 드라이버의 일부 영역에 배치되는 구성을 개시하고 있으나, 본 실시예들은 이에 국한되지 않으며, 표시장치에 적용되는 다른 필름 패키지에 적용될 수도 있다.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
120: 소스 드라이버
121: 베이스 필름
122: 소스 드라이버 집적회로 칩
123: 신호선
124: 배선
126: 금속층

Claims (14)

  1. 필름;
    상기 필름 상에 배치되는 드라이버 집적회로 칩;
    상기 필름의 상면과 드라이버 집적회로 칩의 배면 사이에 배치되고, 상기 드라이버 집적회로 칩과 대응되는 영역에서 개구부를 갖는 금속층;
    상기 드라이버 집적회로 칩의 일부와 중첩하는 복수의 신호선 및 복수의 배선; 및
    상기 복수의 신호선 및 복수의 배선과 동일층에 배치되고, 상기 드라이버 집적회로 칩과 대응되는 영역에서 상기 금속층의 개구부에 배치되는 적어도 1 개의 더미 패턴;을 포함하는 표시장치용 칩-온-필름(Chip On Film) 타입의 구동 회로.
  2. 제 1 항에 있어서,
    2개의 배선 사이에는 복수의 신호선이 위치하고,
    상기 2개의 배선 사이마다 1개의 더미 패턴이 배치되는 표시장치용 칩-온-필름 타입의 구동 회로.
  3. 제 2 항에 있어서,
    상기 2개의 배선 사이마다 2개 이상의 더미 패턴이 배치되는 표시장치용 칩-온-필름 타입의 구동 회로.
  4. 제 1 항에 있어서,
    2개의 배선 사이에는 복수의 신호선이 위치하고,
    상기 2개의 배선 사이에 위치한 복수의 신호선과 상기 금속층 사이에 1개의 더미 패턴이 배치되는 표시장치용 칩-온-필름 타입의 구동 회로.
  5. 제 4 항에 있어서,
    2개의 배선 사이에는 복수의 신호선이 위치하고,
    상기 2개의 배선 사이에 위치한 복수의 신호선과 상기 금속층 사이에 복수의 더미 패턴이 배치되는 표시장치용 칩-온-필름 타입의 구동 회로.
  6. 제 1 항에 있어서,
    상기 더미 패턴은 상기 필름의 상면와 상기 드라이버 집적회로 칩의 배면 사이에 배치되는 표시장치용 칩-온-필름 타입의 구동 회로.
  7. 제 1 항에 있어서,
    상기 금속층, 상기 복수의 신호선, 상기 복수의 배선 및 상기 적어도 1 개의 더미 패턴은 동일 물질로 이루어지는 표시장치용 칩-온-필름 타입의 구동 회로.
  8. 제 1 항에 있어서,
    상기 복수의 신호선, 상기 복수의 배선 및 상기 적어도 1 개의 더미 패턴은 각각 서로 절연되는 표시장치용 칩-온-필름 타입의 구동 회로.
  9. 제 1 항에 있어서,
    상기 복수의 신호선, 상기 복수의 배선 및 상기 적어도 1 개의 더미 패턴은 각각 서로 이격하여 배치되는 표시장치용 칩-온-필름 타입의 구동 회로.
  10. 제 1 항에 있어서,
    상기 더미 패턴은 다각형, 타원 또는 원형의 형상인 표시장치용 칩-온-필름 타입의 구동 회로.
  11. 표시패널; 및
    상기 표시패널과 전기적으로 연결되는 적어도 1 개의 칩-온-필름 타입의 구동 회로;을 포함하고,
    상기 칩-온-필름 타입의 구동 회로는,
    필름;
    상기 필름 상에 배치되는 드라이버 집적회로 칩;
    상기 필름의 상면과 드라이버 집적회로 칩의 배면 사이에 배치되고, 상기 드라이버 집적회로 칩과 대응되는 영역에서 개구부를 갖는 금속층;
    상기 드라이버 집적회로 칩의 일부와 중첩하는 복수의 신호선 및 복수의 배선; 및
    상기 복수의 신호선 및 복수의 배선과 동일층에 배치되고, 상기 드라이버 집적회로 칩과 대응되는 영역에서 상기 금속층의 개구부에 배치되는 적어도 1 개의 더미 패턴;을 포함하는 표시장치.
  12. 제 11 항에 있어서,
    상기 2개의 배선 사이마다 적어도 하나의 더미 패턴이 배치되는 표시장치.
  13. 제 12 항에 있어서,
    상기 2개의 배선 각각과 상기 적어도 하나의 더미 패턴은 서로 이격되는 표시장치.
  14. 드라이버 집적회로 칩이 실장되는 회로 필름에 있어서,
    상기 드라이버 집적회로 칩의 배면에 배치되고, 상기 드라이버 집적회로 칩과 대응되는 영역에서 개구부를 갖는 금속층;
    상기 드라이버 집적회로 칩의 일부와 중첩하는 복수의 신호선 및 복수의 배선; 및
    상기 복수의 신호선 및 복수의 배선과 동일층에 배치되고, 상기 드라이버 집적회로 칩과 대응되는 영역에서 상기 금속층의 개구부에 배치되는 적어도 1 개의 더미 패턴;을 포함하는 회로 필름.
KR1020160114139A 2016-09-05 칩-온-필름 타입의 구동 회로, 회로 필름 및 이를 포함하는 표시장치 KR102680402B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160114139A KR102680402B1 (ko) 2016-09-05 칩-온-필름 타입의 구동 회로, 회로 필름 및 이를 포함하는 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160114139A KR102680402B1 (ko) 2016-09-05 칩-온-필름 타입의 구동 회로, 회로 필름 및 이를 포함하는 표시장치

Publications (2)

Publication Number Publication Date
KR20180027685A true KR20180027685A (ko) 2018-03-15
KR102680402B1 KR102680402B1 (ko) 2024-07-03

Family

ID=

Similar Documents

Publication Publication Date Title
US10283064B2 (en) Liquid crystal display, device and connection structure of display panel and system circuit
KR102245304B1 (ko) 커버형 전원 공급이 적용된 표시장치
KR101951956B1 (ko) 반도체 패키지용 연성회로기판
KR100773651B1 (ko) 전기 광학 장치 및 전자기기
US20060038298A1 (en) Tape circuit substrate, semiconductor chip package including the same, and liquid crystal display device including the semiconductor chip package
JP2008052248A (ja) ディスプレイ装置及び軟性部材
JP2007328346A (ja) 薄膜トランジスタ基板及びこれを含む液晶表示板
KR20150095988A (ko) 표시 장치 및 이의 제조 방법
WO2013051236A1 (ja) 表示装置
JP6427360B2 (ja) 表示装置
KR20170069350A (ko) 인쇄회로기판 및 이를 포함하는 표시 장치
JP5719993B2 (ja) 表示装置
JP4228948B2 (ja) 表示装置
KR102471194B1 (ko) 표시 장치
KR102396021B1 (ko) 구동칩이 구비된 인쇄 회로부 및 이를 포함하는 표시 장치
CN101388372A (zh) 扇形电路结构及其应用的显示面板与显示装置
WO2017138443A1 (ja) 半導体装置及び表示装置
KR101061915B1 (ko) 배선 단자를 구비한 전자 장치
KR102680402B1 (ko) 칩-온-필름 타입의 구동 회로, 회로 필름 및 이를 포함하는 표시장치
KR20180027685A (ko) 칩-온-필름 타입의 구동 회로, 회로 필름 및 이를 포함하는 표시장치
KR102513388B1 (ko) 협 베젤 구조를 갖는 평판 표시 장치
JP2005301161A (ja) 表示装置
US20180107082A1 (en) Flexible board for component mounting, and display device
TWI381502B (zh) 平面顯示器與晶片接合墊
JP5257154B2 (ja) 電子装置、電気光学装置および基板の接続構造

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)