KR101061915B1

KR101061915B1 - 배선 단자를 구비한 전자 장치

Info

Publication number: KR101061915B1
Application number: KR1020067001715A
Authority: KR
Inventors: 노리요시 마추라
Original assignee: 티피오 홍콩 홀딩 리미티드
Priority date: 2003-07-29
Filing date: 2004-07-26
Publication date: 2011-09-02
Also published as: CN1829933A; TW200517705A; US7408611B2; US20070035688A1; JP2007500372A; TWI375056B; EP1651997A1; KR20060052885A; WO2005010599A1

Abstract

본 발명의 목적은 연결 저항을 감소시키고 부식을 방지할 수 있는 단자 구조를 제공하고, 상기 단자 구조에 기초한 전자 장치를 제공하는 것이다. 전자 장치는 기판(8)에 의해 지지되는 투명 전도층(10)과 투명 전도층(10)보다 더 낮은 고유 저항을 갖는 한 재질의 금속층(20)을 포함하고, 금속층(20)은 투명 전도층(10) 상에 연장되고, 투명 전도층(10)은 금속층(20)보다 더 높은 산화 저항을 갖고 주변 회로(50)에 연결하기 위해 단자(10T)를 형성한다. 금속층(20)은 투명 전도층(10)의 단자(10T) 외부로 투명 전도층(10)의 연장부(10L) 상에, 및/또는 투명 전도층(10)의 단자(10T) 영역 내에서 외부로 노출되는 투명 전도층(10)을 만들기 위해 연결 영역(11)의 둘레에 또는 근처에서 연장한다. 투명 전도층(10)의 단자(10T)의 적어도 일부와 금속층(20) 전체를 덮고 투명 전도층(10)의 단자(10T) 영역 내에서 연결 영역이 아닌 영역 상에 연장되는 전기 절연층(30)이 전자 장치에 제공된다.

Description

배선 단자를 구비한 전자 장치{ELECTRONIC APPARATUS WITH A WIRING TERMINAL}

본 발명은 배선 단자(wiring terminal)를 구비한 전자 장치에 관한 것이다. 더 상세하게, 본 발명은 주변 회로(peripheral circuitry)의 단자에 연결하기 위한 배선 단자를 포함하는 전자 장치에 관한 것이다. 본 발명은 특히, 상기 배선 단자를 포함하는 액정 디스플레이 디바이스(liquid crystal display device)와 같은 전자 장치에 관한 것이다.

액정 디스플레이 디바이스와 같은 전자 장치에 있어, TAB{테이프 자동화 접착(Tape Automated Bonding)} 및 부등방성 전도 필름(anisotropic conductive film)(이하 ACF라 부름)(예를 들어, 비특허 문헌 1 참조)을 사용하는 전도체 패턴의 연결 기술이 확립되어져 왔다.

이 기술에서, 예를 들어, ACF는 액정 패널(panel)의 전극 단자와, 패널을 위한 드라이버 IC 칩(driver IC chip)이 설치된 테이프 단편(tape fragment)에서 칩 연결 단자(chip connection terminal)에 부착되고, 그 후 패널 전극 단자와 칩 연결 단자는 부착된 ACF를 통해 열압착(thermocompression bonding)을 거쳐, 이 두 단자 사이의 연결이 이루어진다. 비특허 문헌 1에 따르면, 패널 전극 단자는 알루 미늄 또는 ITO{인듐 주석 산화물(Indium Tin Oxide)}로 만들어지는 반면, 칩 연결 단자는 구리로 만들어진다.

그러나, 패널 전극 단자를 알루미늄으로 만드는 것이 단자의 전기 고유 저항(electric resistivity)을 감소시키는 장점을 갖는다는 사실은 그렇다 하고, 이러한 알루미늄 단자는 단자가 녹(rust)과 같은 부식을 쉽게 겪을 수 있다는 결점을 갖는다. 또한, 패널 전극 단자가 ITO로 만들어지는 것은 단자의 화학적 안정성, 즉 녹과 같은 부식에 대한 저항성을 향상시킨다는 장점을 갖지만, 이러한 ITO 단자는 그 고유 저항이, 적합한 전도체로 사용되어 온 일반적인 금속보다 더 높다는 결점을 갖는다.

패널 전극 단자와 칩 연결 단자는 ACF에 의해 전기 연결을 형성하는데, 이 때 ACF 자체는 기본 물질로서의 절연 물질과, 이 물질에 분산되고 혼합된 다수의 전도성 입자를 가지며, 전도 경로는, 모든 전도성 입자 사이에, 단자와 물리적으로 접촉하면서, 단자 사이에 삽입된 일부 입자에 의해서만 단자 사이에서 형성된다. 그러나, 절연 물질에서 전도성 입자의 분산성(dispersiveness)이 완전히 균일하지 않고 다양하기 때문에, 단자와 접촉하는 전도성 입자의 위치 또한 일정하지 않다. 다시 말하면, 짧은 전도 경로는 어떤 단자의 쌍들(twos of the terminals) 사이에 형성되는 반면, 긴 전도 경로는 다른 단자의 쌍들 사이에 형성될 가능성이 있다. 이를 통해, 단자 연결 일부의 전기 저항은 변할 수 있고, 칩 면으로부터 전달되는 동일한 수준을 갖는 신호에도 불구하고, 패널 면은 서로 다른 수준을 갖는 신호를 수신할 수 있고, 서로 다른 구동 상태(driving state)로 유도될 수 있다.

[비특허 문헌 1]

Yasoji Suzuki, 'Introduction to Liquid Crystal Display Engineering', NIKKAN KOGYO SHINBUN, LTD, 1998, 11, 20, 1판, 42-46 페이지.

본 발명의 목적은 접촉 저항을 감소시키고 부식을 방지할 수 있는 단자 구조를 제공하고, 상기 단자 구조에 기초한 전자 장치를 제공하는 것이다.

본 발명의 다른 목적은 전자 장치의 배선 단자와 주변 회로의 단자 사이에 이 둘을 연결하기 위해 부등방성 전도 필름이 삽입되는 경우에, 부등방성 전도 필름의 전도성 입자에 의해 형성되는 전도 경로의 변화를 감소시킬 수 있고 가능한 균일한 연결 저항을 제공할 수 있는 단자 구조를 제공하고, 상기 단자 구조에 기초한 전자 장치를 제공하는 것이다.

본 발명의 추가적인 목적은 연결 저항의 감소와 부식 방지를 제공하고 연결 저항의 변화를 억제할 수 있는 단자 구조를 제공하고, 상기 단자 구조에 기초한 전자 장치를 제공하는 것이다.

또한, 본 발명의 추가적인 목적은 낮은 연결 저항, 단자의 부식 방지 및 연결 저항 변화의 억제를 실현시키는 것이고, 작은 영역에서 많은 단자가 형성되어야 하는 액정 디스플레이 디바이스와 같은 전자 장치에 적합한 단자 구조를 제공하고, 상기 단자 구조에 기초한 전자 장치를 제공하는 것이다.

(구성)

1) 본 목적을 성취하기 위해, 본 발명의 양상에 따른 전자 장치는 기판에 의해 지지되는 전도층(conductive layer)과 상기 전도층보다 더 낮은 고유 저항을 갖는 물질의 금속층을 포함하는 전자 장치이고, 금속층은 전도층 상에 연장되고, 전도층은 금속층보다 더 높은 산화 저항(oxidation resistivity)을 갖고 주변 회로에 연결하기 위한 단자를 형성하고,

금속층은 전도층의 단자 외측에 있는 전도층의 연장부 상에서 및/또는 전도층의 단자의 영역 내에서 전도층이 외부에 노출되도록 하기 위한 연결 영역 둘레 또는 근처에서 연장되고,

전도층의 단자의 적어도 일부와 금속층 전체를 덮고 전도층의 단자 영역 내에서 연결 영역 이외의 영역에서 연장되는 전기 절연층이 제공된다.

2) 본 발명의 또 다른 양상에 따른 전자 장치는 기판에 의해 지지되는 전도층과 전도층보다 더 낮은 고유 저항을 갖는 물질의 금속층을 포함하는 전자 장치이고, 상기 금속층은 전도층 상에서 연장되고, 전도층은 금속층보다 더 높은 산화 저항을 갖고 주변 회로에 연결하기 위한 단자를 형성하고, 이 때 금속층은 단자의 정렬(lineup) 방향에 실질적으로 평행하게 연장되는 연결 영역의 에지 및/또는 정렬 방향에 대해 실질적으로 직각으로 연장되는 연결 영역의 에지 근처 또는 에지만을 따라 연장되고, 연결 영역은 전도층의 단자 영역에서 전도층이 외부로 노출되도록 하기 위한 것이고, 전도층의 단자의 적어도 일부와 금속층의 적어도 주요 일부를 덮고 전도층의 단자 영역에서 연결 영역 이외의 영역에서 연장되는 전기 절연층이 제공된다.

3) 이러한 양상에서, 전도층은 연결 영역에서 부등방성 전도 필름을 통해 주변 회로의 단자에 연결될 수 있다.

이렇게 하여, 낮은 고유 저항을 갖는 금속층은 높은 고유 저항을 갖는 전도층의 연결 저항을 감소시키고, 부식되기 쉬운 금속층의 적어도 주요 일부는 절연층에 의해 보호된다. 또한, 외부로 노출된 연결 영역은 부식에 대해 저항성을 갖는 전도층으로 만들어진다. 따라서, 연결 저항을 감소시키면서, 심지어 주변 회로의 단자와 전도층의 배선 단자를 연결하기 전에 얼마의 시간이 경과했을 때에도 배선 단자가 부식되는 것을 방지하는 것이 가능하다. 또한, 양상 1) 및 2)로부터 도출되는 바와 같이, 금속층이 연결 영역의 적어도 둘레에서 또는 근처에서 연장되는 형태를 취하여, 실제로 단자를 연결하기 위한 부등방성 전도 필름의 전도성 입자가 연결 영역에서 전도층과 접촉하는 전도층의 위치로부터 금속층의 가장 가까운 일부에 도달하는 전도 경로의 거리를 조절하고, 전도 경로의 변화를 억제하여 연결 저항의 균일화(uniformalization)에 기여하는 것이 가능하다.

위에 설명된 양상 1)에서, 금속층에 의해 저항을 감소시키고, 절연층에 의해 금속층을 보호하고, 전도층에 의해 노출된 연결 영역을 형성하기 위한 본 발명의 기초적인 특징 이외에, 전체 금속층이 절연층으로 덮이므로, 금속층의 임의의 표면이 대기에 노출되지 않고, 이를 통해, 금속층이 부식되는 것을 완전히 방지하는 것이 가능하다.

위에 설명된 양상 2)에서, 기초적인 특징 이외에, 금속층은 전체 연결 영역을 둘러싸지 않고, 단자의 정렬 방향에 실질적으로 평행하게 연장된 연결 영역의 에지 및/또는 정렬 방향에 대해 실질적으로 직각으로 연장되는 연결 영역의 에지 근처 또는 에지를 따라서만 연장되고, 이를 통해, 단자에 필요한 영역을 축소시키고 단자 사이에 피치(pitch)를 감소시키는 것이 가능하다.

4) 또한, 앞에서 언급된 양상에서, 금속층이 전도층의 단자 영역에서 연결 영역을 둘러싸도록 형성되는 것이 바람직하다. 이를 통해, 위에서 설명된 전도성 입자에 의해 제공된 전도 경로의 거리는 더 강하게 통제되며, 연결 저항은 더 일정해진다.

5) 또한, 연결 영역은 평면도 상에 적어도 하나의 선형 에지(linear edge)를 포함하는 형태로 형성되고, 금속층은 전도층의 단자 영역에서 선형 에지를 따라 형성된다. 이를 통해, 세로 방향으로 연장하는 전도층의 단자 영역을 효과적으로 이용하는데 유리할 수 있다.

6) 앞에서 언급된 양상에서, 절연층은 금속층과 함께 패턴화(patterning)되고 금속층에 적층(stacking)된 제 1 절연층과, 패턴화된 제 1 절연층의 적어도 일부와 금속층의 면을 덮는 제 2 절연층을 포함할 수 있다. 이런 식으로, 제 2 절연층은 금속층과, 금속층에 적층된 절연층이 동시에 패턴화될 때 일어날 수 있는 금속층의 면의 노출을 덮을 수 있고, 따라서 단자 구조를 형성한 후, 금속층이 노출되는 것을 완전히 방지하는 것이 가능하다.

7) 또한, 앞에서 언급된 양상에서, 전도층, 금속층 및/또한 절연층은, 전자 장치에 형성된 디스플레이 요소 또는 구동 요소(driving element)를 위해 각각 사용된 전도성 필름, 금속 필름 및/또는 절연 필름에서와 동일한 층에 존재하는 것이 바람직하다. 이러한 구현의 형태에 따르면, 전도층, 금속층 및/또는 절연층을 위한 임의의 추가 공정을 증가시키지 않고, 전자 장치의 주요 구조 일부에서와 동일한 공정에서 전도층, 금속층 및/또는 절연층을 형성하는 것이 가능하고, 이를 통해 제조 공정을 단순화하고 제조 및 생산 비용의 삭감에 기여하는 것이 가능하다.

도 1은 본 발명의 일 실시예에 따른 전자 장치의 단자 구조를 나타낸 개략적인 평면도.

도 2는 Ⅱ-Ⅱ 선을 따라 도 1에 도시된 구조를 취하여 얻어진 단자의 개략적인 단면도.

제 3은 도 1 및 도 2에 도시된 단자 구조에 제공된 전도 경로 형태를 나타낸 개략적인 도면.

도 4는 도 3의 형태와 비교하여 설명하기 위한 비교예를 나타낸 개략적인 도면.

도 5는 본 발명의 실시예가 적용된 액정 디스플레이 장치에서의 TAB를 위한 액정 패널과 필름 기판의 결합을 나타낸 투시도.

도 6은 본 발명이 액정 디스플레이 장치에 적용된 경우에 픽셀 유닛(pixel unit)과 단자 구조 사이의 관계를 나타낸 개략적인 단면도.

도 7은 본 발명이 액정 디스플레이 장치에 적용된 경우에 픽셀 유닛과 단자 구조 사이의 다른 관계를 나타낸 개략적인 단면도.

도 8은 본 발명의 다른 실시예에 따른 전자 장치의 단자 구조를 나타낸 개략적인 단면도.

도 9는 Ⅸ-Ⅸ 선을 따라 도 8에 도시된 구조를 취하여 얻어진 단자의 개략적인 단면도.

도 10은 도 8 및 9에 도시된 단자 구조에 제공된 전도 경로의 형태를 나타낸 개략적인 도면.

도 11은 변형에 따른 단자 구조와 상기 구조에 의해 나타난 전도 경로의 형태를 나타낸 개략적인 도면.

도 12는 추가적인 변형에 따른 단자 구조와 상기 구조에 의해 나타난 전도 경로의 형태를 나타낸 개략적인 도면.

현재 본 발명의 구현의 형태는 첨부 도면을 참조하여, 실시예에 대해 더 상세히 설명될 것이다.

도 1은 본 발명의 일 실시예에 따른 전자 장치의 단자의 평면 구조를 나타내고, 도 2는 도 1에 도시된 구조에서 Ⅱ-Ⅱ 선을 따라 취해진 단자의 단면을 나타낸다.

이 전자 장치는, 기판(8)에 의해 지지된 투명 전도층(10)과, 투명 전도층(10) 상에 연장되고 투명 전도층(10)보다 더 낮은 전기 고유 저항을 갖는 물질로 만들어진 금속층(20)을 포함한다. 투명 전도층(10)은 이 실시예의 단부 부분에서 주변 회로에 연결되는 단자 (영역)를 형성한다. 기판(8)은, 예를 들어, 전자 장치가 나중에 설명되는 액정 디스플레이 디바이스일 때, 디스플레이 표면에 마주하게 위치한 후방 기판으로 사용되는 유리 기판이다. 투명 전도층(10)은 전자 장치의 주요 구조 부분(도 1에 생략)으로부터 주요 부분의 단자(10T)까지 세로로 연장되고, 단자 부분(10T)은 세로 연장부(10L)의 너비보다 더 크게 형성된다. 투명 전도층(10)은 ITO와 같이 화학적으로 안정하고 녹과 같은 부식에 높은 저항성을 갖는 물질로 만들어진다. 더 상세하게는, 금속층(20)보다 더 높은 산화 저항성을 갖는 물질이 투명 전도층(10)의 물질로 사용될 수 있고, 더 바람직하게는, 노출된 단자가 투명 전도층에 의해 형성되는 시점부터 ACF가 단자에 부착되어 밀폐하는 시점까지 안정적으로 유지되고 산화되지 않는 물질이 사용될 수 있다. 액정 디스플레이 디바이스의 제조에 있어, 단자의 형성부터 ACF의 부착까지의 지속 시간은 실제로 수개월이 걸리거나, 늦은 경우 12개월 이상 걸릴 수 있다. 따라서, 심지어 이렇게 긴 지속 시간의 경과 후, ACF를 거쳐 층(10)과 외부 단자가 연결될 때에도 적절한 전기 연결이 이들 사이에 얻어지도록 산화 저항 특성을 갖는 것이 바람직하다. 금속층(20)은 이 실시예에서 ITO보다 더 낮은 고유 저항을 갖는 MoCr으로 만들어지지만, Al으로 만들어질 수 있다.

전자 장치에서, 금속층(20)은, 전자 장치의 주요 부분으로부터 단자(10T)까지 투명 전도층(10)과 유사한 방식으로 연장되고, 동시에 투명 전도층(10)이 투명 전도층(10)의 단자(10T) 영역에서 외부에 노출되는 연결 영역(11) 둘레 또는 근처에서 연장되고, 이 실시예에서는 영역(11)을 한 바퀴 돌아 둘러싸도록 연장된다.

단자 구조는 또한 이 실시예의 특징 중 하나인 전기 절연층(30)을 구비한다. 절연층(30)은 투명 전도층(10)의 단자(10T)의 적어도 일부와 전체 금속층(20), 특히 심지어 상부뿐만 아니라 면(21)도 덮고, 연결 영역(11)을 제외한 투명 전도층(10)의 단자(10T)의 영역에서 연장된다. 연결 영역(11)은 절연층(30)의 면(31)에 의해 범위가 정해진다. 절연층(30)의 물질로, 실리콘 질소화물(SiNx)이 이 실시예에서 사용되지만, 전기 절연 특성을 갖는 합성 수지와 같은 다른 물질이 사용될 수 있다.

한편, 단자(10T)에 연결되는 단자(40)를 갖는 제 2 기판(50)은 배선 단자 구조를 구비한 기판(8)에 마주하게 배치된다. 기판(50)은 필름 기판이고, 예를 들어 폴리이미드에 기초한 필름과 같은 일반적으로 TAB 기술에 사용하기 위한 테이프 형태의 필름으로부터 분리된다. 단자(40)는 이 실시예에서 기판(50)에 설치된 주변 회로로서 IC 칩의 단자(미도시)로부터 생성된 전도체 패턴 (트랙)의 전면의 단부 부분(front end portion)이고, 구리와 같은 물질로 만들어진다. 또한, 칩으로부터 생성된 단자(40)는 마주하는 기판(8)의 면에 각각 해당 단자(10T)에 면하도록, 더 상세하게는, 연결 영역(11)에 정면으로 면하도록 배치된다.

투명 전도층(10)은 단자(10T)의 관련 연결 영역(11)에서 부등방성 전도 필름(ACF)(60)을 거쳐 위에서 언급된 주변 회로의 단자(40)에 연결된다. 도 1의 점선에 의해 도시된 외곽선과 같이, 부등방성 전도 필름(60)은 투명 전도층(10)이 연장되는 방향과 직각인 가로 방향으로 연장되고, 두 단자 모두의 전체 영역을 덮기 위해 단자(10T 및 40) 사이에 존재한다.

ACF(60)를 사용하여 단자 사이를 연결하는 상황은 아래에 설명될 것이다.

도 2에 도시된 바와 같이, ACF(60)에 분산되고 혼합된 전도성 입자(6p)는 ACF(60)가 필름 기판(50)과 기판(8) 사이에 삽입될 때 여유 공간 없이 두 개의 단 자 모두에 접촉하면서 필름 기판(50)의 단자(40)와 기판(8)의 단자(10T)의 연결 영역(11) 사이에 삽입된다. 다시 말하면, 입자는 단자(40) 영역이 단자(10T)의 연결 영역(11)과 중첩되는 영역에서 두 개의 단자 모두에 접촉하고, 따라서 전기 연결은 접촉 위치 사이에서 이루어진다. 또 한편으로는, 중첩 영역을 제외한 영역에서, 이러한 전기 연결은 이루어지지 않고, 절연은 중첩 영역에 유지될 것이다.

도 3은 더 상세하게는 본 실시예에 따른 전도성 입자에 기초한 연결을 나타내고, 한 쌍의 상부 및 하부 단자(40 및 10T) 사이에 제공된 전도 경로를 개략적으로 나타낸다.

ACF(60)가 앞에서 언급된 단자 구조 하에서 필름 기판(50)과 기판(8) 사이에 삽입될 때, 필름 기판(50)측의 단자(40)와 접촉하고 있는 전도성 입자(6p)는 기판(8)측의 연결 영역(11) 내에서 투명 전도층(10)과 접촉하게 된다. 도 3에 도시된 바와 같이, 전도성 입자(6p)와 단자(40) 및 투명 전도층(10)의 접촉 지점이 십자로 표시될 때, 단자(10T)측의 전도성 입자(6p)에 의해 형성된 전도 경로는 도 3의 점선 화살표에 의해 도시된 투명 전도층(10)에서의 전도 경로와 도 3의 굵은 화살표에 의해 도시된 금속층(20)의 다음 전도 경로로 구성된다. 금속층(20)이 실질적으로 투명 전도층(10)보다 더 낮은 고유 저항을 갖기 때문에, 여기서 형성된 전도 경로는 전도성 입자(6p)의 접촉 지점이 접촉 지점에 가장 가까운 금속층(30) 일부에 연결되는 방향으로 형성되는 것이 일반적으로 고려될 수 있다.

투명 전도층(10)에서의 가장 긴 전도 경로는 일반적으로 전도성 입자(6p)가 연결 영역(11)의 중심에서 투명 전도층(10)과 접촉하는 상태에서 얻어진다. 따라 서, 충분히 낮은 고유 저항을 갖는 금속층(30)에 의해 발생되는 전도 경로를 무시한다면, 이 구조에서 단자에서 전도성 입자(6p)에 의해 제공될 수 있는 가장 긴 전도 경로는 일반적으로 연결 영역(11)의 중심으로부터 금속층(30)의 가장 가까운 에지까지의 거리(Dg)를 갖는 것으로 측정된다. 또한, 단자에서 전도성 입자(6p)에 의해 발생될 수 있는 가장 짧은 전도 경로는 일반적으로 연결 영역(11)의 에지와 접촉하여 존재하는 전도성 입자(6p)의 접촉 지점으로부터 금속층(30)의 가장 가까운 에지까지의 거리(Ds)를 갖는 것으로 측정된다. 따라서, 전도 입자(6p)가 제공할 수 있는 전도 경로의 변화는 이 거리 사이 즉, Vo=Dg-Ds 값 차이의 범위 내에 존재할 수 있다. 변화의 범위는 연결 영역(11)이 더 좁아짐에 따라, 더 감소될 수 있다.

지금까지와는 반대로, 도 4에 도시된 구조와의 비교예에 있어, 이러한 변화의 범위는 크다. 다시 말하면, 도 4의 비교예는 금속층(20)을 갖는 것이 아니라, 마주한 단자(40)를 투명 전도층(10)과만 전기 연결하도록 의도되고, 전도성 입자(6p)의 접촉 지점으로부터의 전도 경로의 변화는 연결 영역(11)이 도 4에 도시된 도 3의 연결 영역과 동일하게 형성된다 하더라도 넓은 범위 내에 있다. 예를 들어, 투명 전도층의 세로 연장부(10L)의 연결 영역(11)의 에지(11a)가 참조로 고려된다고 가정하면, 거리(ds)와 거리(dg) 사이의 차이는 위에 설명된 Vo 값보다 더 큰데, 여기서 거리(ds)는 가장 짧은 전도 경로를 제공한다고 가정되는, 에지(11a)와 접촉하여 존재하는 전도성 입자(6p)의 접촉 지점으로부터 에지(11a)까지의 거리이고, 거리(dg)는 가장 긴 전도 경로를 제공한다고 가정되는, 에지(11a)에 마주한 면에서 에지(11b)와 접촉하여 존재하는 전도성 입자(6p)의 접촉 지점으로부터 에지(11a)까지의 거리이다.

실시예에 따른 비교예와 비교하여 알 수 있는 바와 같이, 비교적 낮은 고유 저항을 갖는 금속층(20)은 연결 영역(11) 주위에서 투명 전도층(10)에 적층되고, 이를 통해, 가능한 전도 경로의 길이는 짧게 제한되고, 전도 경로에서 변화가 억제되도록 성취된다. 또한, 이 실시예에서, 금속층이 연결 영역을 둘러싸도록 놓여지기 때문에, 전도 경로의 변화를 더 효과적으로 억제하는 것이 가능하다.

또한, 실시예는 ACF의 전도성 입자(6p)가 일부러 낮은 고유 저항의 금속층(20)과 접촉하게 되도록 의도되지는 않지만, 이 입자들을 높은 고유 저항을 갖지만 높은 화학적 안정성을 갖는 투명 전도층(10)의 노출된 표면인 연결 영역(11)과 접촉하도록 의도되고, 이를 통해, 또한 연결 영역이, 예를 들어 ACF로 밀폐되기 전에, 심지어 긴 시간의 경과 후에도, 단자의 부식을 차단하도록 실현된다.

또한, 투명 전도층에 적층된 금속층은 단자에서 전도 경로의 길이 및 변화를 감소시킬 뿐 아니라, 금속층이 단자 영역의 내부에 존재하든 외부에 존재하든 상관없이, 단자와 전체 전도체 배선의 전기 저항을 감소시킨다.

도 5는 앞에서 언급된 단자 연결 구조가 액정 디스플레이 디바이스에 적용된 예를 나타낸다.

도 5에서는, 주로 액정 디스플레이 디바이스에서 이미지 디스플레이 영역을 형성하는 액정 패널(100)로부터 생성된 전극 단자와, 전극 단자에 연결되는 TAB를 위한 필름 기판(50)의 단자의 연결 상황을 도시하였다. 액정 패널(100)은, 예를 들어, 디스플레이 영역에서 매트릭스(matrix) 형태로 배치되고, 디스플레이되는 픽셀 정보에 따라 개별적으로 광 변조(optical modulation)를 수행하는 복수의 픽셀 (디스플레이) 요소를 구비한다. 이 예는 액정 패널(100)을 위한 능동 매트릭스 타입 패널을 도시하고, 각 픽셀 유닛은 픽셀 정보에 따른 전기 전위차(electric potential)를 픽셀 전극에 제공하기 위한 능동 요소 또는 구동 요소로서 픽셀 요소 및 TFT(박막 트랜지스터)(102)를 구성하는 개별 픽셀 전극(101)을 구비한다.

TFT(102)의 게이트 전극(gate electrode)은 보통 세로 전기 전도체에 의해 행 선(row line) 또는 게이트 연결선으로 각 행에 대해 연결되고, 게이트 연결선은 디스플레이 스크린에 수평 방향으로 연장되고 패널(100)의 외부 에지면상의 영역에서, 이 예에서는, 스크린의 왼쪽 면 영역에서 위에 설명된 단자(10T)를 형성한다. 유사하게, TFT(102)의 소스 전극(source electrode)은 또한 보통 세로 전기 전도체에 의해 열 선(column line) 또는 소스 연결선으로 각 열에 대해 연결되고, 소스 연결선은 디스플레이 스크린에 수직 방향으로 연장되고 패널(100)의 외부 에지면의 영역에서, 이 예에서는 또한 스크린의 왼쪽 면 영역에서, 위에 설명된 단자(10T)를 형성한다.

TAB를 위해 IC에 고정된 필름 기판(50)은 액정 패널(100)에 고정된다. 필름 기판(50)은 적합한 픽셀 정보 신호를 소스 연결선에 공급하기 위해 열 구동 회로로서 소위 소스 드라이버 IC 칩(51)을 구비하고, 액정 디스플레이 디바이스의 주변 회로와 같이, 적합한 게이트 제어 신호(gate control signal)를 게이트 연결선에 공급하기 위해 행 구동 회로로서 소위 게이트 드라이버 IC 칩(52)을 구비한다. 필름 기판(50)에, IC 칩(51 및 52)의 단자에 각각 연결되는 전도체 패턴이 형성되고, 전도체 패턴은 필름 기판의 외부 에지면에, 이 예에서는, 액정 패널(100)의 단자(10T)와 전기 연결되도록 필름 기판의 오른쪽 면 영역에서, 위에 설명된 주변 회로 단자(40)를 형성한다.

액정 패널(100)측의 단자(10T)와 필름 기판(50)측의 단자(40)는 단자(10T) 또는 단자(40)에 ACF(60)를 부착한 후, 도 2 및 5에 도시된 바와 같이 서로 정렬되고, 위에 설명된 ACF에서 전도성 입자에 기초한 전기 연결이 이루어지도록 열압착을 거치게 된다.

도 6은 픽셀 전극(101)과 TFT(102)의 위에서 언급된 구조 요소 및 단자 구조 사이의 관계를 나타낸다.

도 6에서, TFT(102)는 기판(8)에서 형성된 소스 및 드레인 전극(71 및 72)과, 전극(71 및 72)을 서로 접촉시켜 형성된 반도체 층(73)을 포함한다. 소스 전극(71)은 투명 전도 필름(7t) 및 필름(7t)에 적층된 금속 필름(7m)으로 구성된다. 반도체 층(73)은 게이트 절연 필름(74)으로 덮이고, 게이트 전극(75)은 층(74)에 적층된다. 전기 절연층(76)은 구조 요소(71 내지 75) 전체를 덮는 보호층으로 형성된다. 드레인 전극(72)은 또한 외부로 연장되어 픽셀 전극(101)을 형성한다. 투명 전도 필름(7t)과 드레인 전극(72){픽셀 전극(101)}은 동시에 형성되고, 동일한 물질을 사용하여 패턴화되어 형성된다.

소스 전극(71)을 구성하는 투명 전도 필름(7t)과 금속 필름(7m)이 앞에서 설명된 단자 구조에서 각각 투명 전도층(10) 및 금속층(20)과 동시에 패턴화되고, 게이트 절연 필름(74)은 또한 절연층(30)과 동시에 패턴화된다는 것이 주목된다. 이런 방식으로, 투명 전도층(10), 절연층(30) 및/또는 금속층(20)을 위한 공정을 추가적으로 증가시키지 않고 전자 장치의 주요 구조 부분인 TFT(102)와 동일한 공정으로 투명 전도층, 절연층 및/또는 금속층을 형성하는 것이 가능하고, 이를 통해, 제조 공정을 단순화하고 제조 및 생산 비용의 감소에 기여할 수 있다.

도 6은 금속층(20)과 절연층(30)이 서로 다른 패턴 형성 공정에서 형성되지만, 이 층들이 동시에 패턴 형성될 수 있는 경우의 예를 나타낸다. 이 경우, 도 7에 도시된 바와 같이, 금속층(20)의 면(21)이 노출될 것이고, 이는 부식을 완전히 방지하는 관점에서는 바람직하지 않다. 따라서, 도 7에 도시된 바와 같이, 예를 들어 TFT(102)의 게이트 절연 필름(74)이 단자를 위한 제 1 절연층(3a)으로 사용되고, 게이트 보호층(76)은 단자를 위한 제 2 절연층(3b)으로 사용되며, 제 1 및 제 2 절연층(3a 및 3b)은 금속층(20) 전체를 덮기 위한 절연층(30)으로 사용된다. 또한 이 예에서는, 두 절연층 모두가 TFT(102)에서 사용된 절연 필름과 동일한 층에서 형성되기 때문에, 공정의 유사한 단순화가 얻어진다.

본 발명의 또 다른 실시예는 아래에 설명될 것이다.

도 8은 본 발명의 실시예에 따른 전자 장치의 단자의 평면 구조를 나타내고, 도 9는 도 8에 도시된 구조에서 Ⅸ-Ⅸ 선을 따라 취하여 얻어진 단면을 나타낸다.

이 실시예에서, 앞에서 설명된 실시예와는 달리, 금속층(20)이 연결 영역(11)을 둘러싸도록 연장되는 패턴을 갖지 않지만, 단자(10T)의 정렬 방향(도 8의 측면 방향)에 실질적으로 평행하게 연장되는 하나의 에지(11a)의 근처에서 및 도 1에서 명확해진 바와 같이, 정렬 방향에 실질적으로 직각으로(이 실시예에서, 이러한 에지를 따라) 연장되는 에지(11c) 근처에서 연장된다.

이를 통해, 금속층(20)은 단자 영역의 한쪽 면에서만 연장되고 점유 영역을 감소시키므로 연결 영역(11)의 영역 크기를 변화시키지 않으면서 단자 영역을 감소시키는 것이 가능하다. 따라서, 단자 사이의 거리는 짧아질 수 있으므로 좁은 영역에서 복수의 단자가 형성되고 배치되어야 하는 전자 장치에 장점을 제공한다.

도 10은 도 3과 동일한 기호로 나타낸 이 실시예에 따른 전도 경로의 형태를 나타낸다. 도 10이 의미하는 바와 같이, 심지어 연결 영역(11)을 둘러싸는 금속층(20)의 일부가 절반으로 감소될 때도, 전도 경로의 변화는 그에 맞게 억제된다.

도 8 및 9에 도시된 금속층(20)이 두 에지 모두, 즉 단자 영역에서 연결 영역의 수평 에지(11a) 및 수직 에지(11c)를 따라 도시되었지만, 이 에지 중 하나만을 따라 연장되는 층(20)의 형태는 본 발명에 특유의 장점을 얻을 수 있다. 도 11은 금속층(20)이 도 10과 유사한 방식으로, 수직 에지(11c)를 따라서만 형성되는 경우를 나타낸다. 직관에 의해 도 11에서 알 수 있는 바와 같이, 이 예는 단자 사이의 피치가 더 감소하도록 할 수 있고, 전도 경로의 변화 또한 더 감소된다.

도 12는 금속층(20)이 또한 도 10과 유사한 방식으로 수평 에지(11a)를 따라서만 형성되는 예를 나타낸다. 이 예에서, 금속층(20)은 투명 전도층(10)의 단자(10T) 영역의 전면 바로 가까이까지 연장된다. 이러한 형태는 도 7을 참조하여 설명된 제 2 절연층에 기초한 금속층(20)의 확실한 보호가 수행되도록 하고, 단자 밀도를 증가시키기 위한 효과적인 수단이다.

또한, 도 11의 예에서 명확한 바와 같이, 연결 영역(11)은 실질적으로 투명 전도층(10)의 단자(10T) 영역 중심에 항상 위치할 필요는 없고, 평면도에서 보이는 직사각형이 아닌 임의의 형태를 취할 수 있다. 또한, 세로로 연장하는 투명 전도층(10)의 단자 영역을 효과적으로 사용할 때의 장점은, 연결 영역(11)이 평면도에서 적어도 하나의 선형 에지(11a,11b 또는 11c)를 포함하는 형태로 형성되고, 금속층(20)은 투명 전도층(10)의 단자(10T) 영역에서 선형 에지를 따라 형성되는 구조에서 생성된다.

위에 설명된 예는 금속층(20)이 단자 영역에 들어가도록 연장되지만, 금속층(20)이 부식되는 것을 완전히 차단하기 위해 금속층(20)이 절연층(30, 3a 또는 3b)으로 완전히 덮이는 관점에서 단자 영역에 항상 들어갈 필요가 없는 형태를 취한다. 위에 언급된 실시예에서, 투명 전도층(10)은 금속층(20) 아래에 배치되는 층이지만, 층이, 적용된 전자 장치에 적합하고 금속층(20)보다 더 높은 산화 저항을 갖는다면 이러한 층(10)은 항상 투명할 필요가 없고, 임의의 다른 특성을 갖는 층일 수 있다.

본 발명에 따른 대표적인 실시예는 위에 설명되었지만, 필요하다면, 청구항에 설명된 본 발명의 범위로부터 벗어나지 않으면서 여러 가지 방법으로 실시예를 변형시키는 것이 당업자에게 가능할 것이다.

본 발명은, 주변 회로에 연결하기 위한 배선 단자를 구비한 전자 장치에 적용될 수 있다.

Claims

전자 장치로서,

기판(substrate)에 의해 지지되는 전도층(conductive layer); 및

상기 전도층보다 더 낮은 고유 저항(resistivity)을 갖는 재질의 금속층

을 포함하고,

상기 금속층은 상기 전도층 상에 연장되고, 상기 전도층은 상기 금속층보다 더 높은 산화 저항(oxidation resistivity)을 갖고 주변 회로(peripheral circuitry)에 연결하기 위한 단자를 형성하며,

상기 금속층은 상기 전도층의 단자 외측에 있는 상기 전도층의 연장부 상에서, 그리고 상기 전도층의 상기 단자 영역 내에서 외부로 노출되는 상기 전도층을 만들기 위한 연결 영역(coupling area) 둘레 또는 근처에서 연장되고,

상기 전도층의 상기 단자의 적어도 일부와 상기 금속층 전체를 덮고, 상기 전도층의 상기 단자 영역 내에서 연결 영역이 아닌 영역 상에 연장되는 전기 절연층이 마련되는 것인 전자 장치.
전자 장치로서,

기판에 의해 지지되는 전도층; 및

상기 전도층보다 더 낮은 고유 저항을 갖는 재질의 금속층

을 포함하고,

상기 금속층은 상기 전도층 상에 연장되고, 상기 전도층은 상기 금속층보다 더 높은 산화 저항을 갖고 주변 회로에 연결하기 위한 단자를 형성하며,

상기 금속층은 상기 단자의 정렬(lineup) 방향에 실질적으로 평행하게 연장되는 연결 영역의 에지와 상기 정렬 방향에 실질적으로 직각으로 연장되는 상기 연결 영역의 에지 중 하나의 에지 근처 또는 양자 모두의 에지 근처에서, 또는 상기 단자의 정렬(lineup) 방향에 실질적으로 평행하게 연장되는 연결 영역의 에지와 상기 정렬 방향에 실질적으로 직각으로 연장되는 상기 연결 영역의 에지 중 하나의 에지만 또는 양자 모두의 에지만을 따라 연장되고, 상기 연결 영역은 상기 전도층의 상기 단자 영역에서 외부로 노출되는 상기 전도층을 만들기 위한 것이고,

상기 전도층의 상기 단자의 적어도 일부와 상기 금속층의 적어도 주요 부분을 덮고, 상기 전도층의 상기 단자 영역에서 상기 연결 영역이 아닌 영역 상에 연장되는 전기 절연층이 마련되는 것인 전자 장치.
제 1항 또는 제 2항에 있어서, 상기 전도층은 상기 연결 영역에서 부등방성 전도 필름(anisotropic conductive film)을 거쳐 주변 회로의 단자에 연결되는 것인 전자 장치.
제 1항에 있어서, 상기 금속층은 상기 전도층의 상기 단자 영역에서 상기 연결 영역을 둘러싸도록 형성되는 것인 전자 장치.
제 1항 또는 제 2항에 있어서, 상기 연결 영역은 평면도에서 적어도 하나의 선형 에지를 포함하는 형태로 형성되고, 상기 금속층은 상기 전도층의 상기 단자 영역에서 상기 선형 에지를 따라 형성되는 것인 전자 장치.
제 1항 또는 제 2항에 있어서, 상기 절연층은 제 1 절연층과 제 2 절연층을 포함하고, 상기 제 1 절연층은 상기 금속층과 함께 패턴화(patterning)되어 상기 금속층 상에 적층(stacking)되며, 상기 제 2 절연층은 패턴화된 제 1 절연층의 적어도 일부와 상기 금속층의 한 측면을 덮는 것인 전자 장치.
제 1항 또는 제 2항에 있어서, 상기 전도층, 상기 금속층 및 상기 절연층 중 하나 이상은 상기 전자 장치에 형성된 디스플레이 요소 또는 구동 디바이스(driving device)에 사용되는 전도성 필름, 금속 필름 및 절연 필름 중 각각의 대응하는 필름의 층과 동일한 층으로 존재하는 것인 전자 장치.