JP2007011368A

JP2007011368A - 表示パネル、それを具備する表示装置、及びその製造方法

Info

Publication number: JP2007011368A
Application number: JP2006179449A
Authority: JP
Inventors: Dong-Gyo Kim; 金　東　奎
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2005-06-30
Filing date: 2006-06-29
Publication date: 2007-01-18
Also published as: US20070002243A1; KR20070002278A; CN1892322A; TW200705669A

Abstract

【課題】隣接するファンアウト部間での配線の傾きの非対称性に起因する配線間の抵抗差を低減させることにより高画質化を実現する表示パネルを提供する。
【解決手段】表示パネルの周辺領域の中央付近では第１ファンアウト部と第２ファンアウト部とが隣接している。各ファンアウト部は、ソースパッド部とソース配線との間を接続する扇状の配線群を含む。第１ファンアウト部と第２ファンアウト部とでは各配線の傾きが非対称である。一方、いずれかのファンアウト部では各配線が等抵抗部を含む。等抵抗部では、配線がジグザグパターンを描くことにより配線の実際の長さが長手方向の直線距離より大きく、または配線の幅が他の部分の幅とは異なる。等抵抗部と他の配線部分との間での抵抗差が上記の非対称性に起因する配線間の抵抗差を相殺するので、第１ファンアウト部と第２ファンアウト部とでは各配線の抵抗が実質的に同一である。
【選択図】図３

Description

本発明は表示装置に関し、特にその表示パネルの構造に関する。

一般に、液晶表示装置は液晶表示パネルとその駆動装置とを含む。駆動装置は液晶表示パネルと電気的に連結され、外部からの映像信号に基づき、液晶表示パネルに対して駆動信号を印加する。液晶表示パネルはその駆動信号に従って各画素の輝度を変化させる。その結果、液晶表示パネルには映像信号に対応する画像が表示される。

液晶表示パネルは表示領域とその周辺領域とに分けられる。表示領域には、互いに直交する複数のゲート配線及び複数のソース配線が形成されている。表示領域は更に、ゲート配線とソース配線とによって複数の画素に分割されている。周辺領域には、ゲートパッド部、ゲートファンアウト部、ソースパッド部、及びソースファンアウト部が形成されている。ゲートパッド部は所定数ごとに、ゲート駆動チップが実装された可撓性印刷回路基板（以下、ゲートＴＣＰという）の出力端に接続されている。ゲートファンアウト部は、各ゲートパッド部をゲート配線の一つに接続する配線群である。ソースパッド部は所定数ごとに、ソース駆動チップが実装された可撓性印刷回路基板（以下、ソースＴＣＰという）の出力端に接続されている。ソースファンアウト部は各ソースパッド部をソース配線の一つに接続する配線群である。ここで、ゲート配線やソース配線のピッチに比べ、ゲートパッド部やソースパッド部のピッチは狭い。従って、ゲートファンアウト部とソースファンアウト部との各配線群は特に、扇状に拡がる部分を含む。

ゲートＴＣＰ及びソースＴＣＰの各入力端は別の印刷回路基板に接続されている。ゲート駆動チップとソース駆動チップとがそれらの印刷回路基板上の電子回路と共に、上記の駆動回路を構成している。従来の液晶表示装置では特に、ソースＴＣＰに接続される印刷回路基板（以下、ソースＰＣＢという）が二片に分けられている。それにより、ソースＰＣＢとソースＴＣＰとの間を熱圧着ボンディングで接続する時に生じる位置決め誤差が抑えられている。
特開2004−306764号公報

近年、液晶表示装置に対し、特に大型テレビの用途では、更なる高解像度化の要求が強い。更なる高解像度化には、更なる多チャンネル化に伴い、特にソース配線のピッチの更なる低減が必要である。一枚のソースＴＣＰに接続可能なソース配線数には上限があるので、ソース配線のピッチの低減に伴って一枚のソースＴＣＰに接続されるソース配線群全体の幅が低減する。一方、従来の液晶表示装置では上記の通り、ソースＰＣＢが二片に分けられている。二片のソースＰＣＢ間には最小限の間隔が必要であり、各ソースＰＣＢではエッジと実装されている電子回路との間にマージンが必要である。従って、二片のソースＰＣＢ間の境界を挟んで隣接する二枚のソースＴＣＰの間隔には下限がある。その下限により、その二枚のソースＴＣＰのそれぞれに対しては、それぞれに接続されるべきソース配線群を対称的には配置できない（すなわち、そのソース配線群の中心線からソースＴＣＰの中心がずれる）。それ故、その二枚のソースＴＣＰのそれぞれに接続されたソースファンアウト部とその隣のソースファンアウト部とでは各配線の傾きが非対称である。この非対称性により配線間の抵抗差を更に低減させることが困難であるので、その抵抗差に起因するソース配線間での画素電圧のバラツキを更に低減させることが困難である。こうして、液晶表示パネルの更なる高画質化が阻まれている。
本発明の目的は、隣接するファンアウト部間での配線の傾きの非対称性に起因する配線間の抵抗差を更に低減させることにより更なる高画質化を実現する表示パネル、の提供にある。

本発明による表示パネルは、複数の画素が形成された表示領域と、外部の駆動回路に接続されるパッド部が形成された、その表示領域を囲む周辺領域と、で構成されている。その表示パネルは特に第１ファンアウト部と第２ファンアウト部とを含む。第１ファンアウト部は周辺領域に形成され、画素とパッド部との間を接続している扇状の配線群で構成されている。第２ファンアウト部は第１ファンアウト部と同様に周辺領域に形成され、画素とパッド部との間を接続している扇状の配線群で構成され、特に第１ファンアウト部に隣接している。第１ファンアウト部と第２ファンアウト部とでは各配線の傾きが非対称である。さらに、対称的な位置にある第１ファンアウト部の配線と第２ファンアウト部の配線との対では、一方が、他方の対応部分とは異なる抵抗を示す等抵抗部、を含み、等抵抗部と対応部分との間の抵抗差が上記の傾きの非対称性に起因する配線間の抵抗差を相殺する。その結果、第１ファンアウト部と第２ファンアウト部とでは、各配線抵抗が実質的に同一である。

本発明による表示パネルでは好ましくは、表示パネルの一辺に隣接する周辺領域に、上記の駆動回路をそれぞれ実装する二片の印刷回路基板が並んで接続され、第１ファンアウト部が、それら二片の印刷回路基板の間の境界に面した周辺領域の部分に隣接し、その部分に面した側とは反対側で第２ファンアウト部に隣接している。好ましくは、第１ファンアウト部と第２ファンアウト部との対が、二片の印刷回路基板の間の境界に面した周辺領域の部分を挟んで二つ形成されている。以下、一方の対の第１ファンアウト部と第２ファンアウト部とをそれぞれ、第３ファンアウト部と第４ファンアウト部と言い換える。二片の印刷回路基板間には最小限の間隔が必要であり、各印刷回路基板ではエッジと実装されている駆動回路との間にマージンが必要である。従って、二片の印刷回路基板間の境界を挟んで隣接する第１ファンアウト部と第３ファンアウト部とのそれぞれに接続されるパッド部の集団の間隔には下限がある。その下限により、第１ファンアウト部（または第３ファンアウト部）に接続されるパッド部の集団の中心が、第１ファンアウト部（または第３ファンアウト部）に接続される表示領域内の信号線群（好ましくはソース配線群）の中心線から第２ファンアウト部（または第４ファンアウト部）の方にずれる。その結果、第１ファンアウト部と第２ファンアウト部と（または、第３ファンアウト部と第４ファンアウト部と）では各配線の傾きが非対称である。しかし、第１ファンアウト部と第２ファンアウト部とのいずれか（または、第３ファンアウト部と第４ファンアウト部とのいずれか）には上記の等抵抗部が形成されている。等抵抗部と対応部分との間の抵抗差が上記の傾きの非対称性に起因する配線間の抵抗差を相殺するので、第１ファンアウト部と第２ファンアウト部と（または、第３ファンアウト部と第４ファンアウト部と）では、各配線抵抗が実質的に同一である。

本発明による表示装置は、駆動回路をそれぞれ実装する複数の印刷回路基板、及び、複数の画素が形成された表示領域と、駆動回路から駆動信号を受けるパッド部が形成された、表示領域を囲む周辺領域と、を含む表示パネル、を有する。その表示装置では特に、表示パネルの周辺領域に第１ファンアウト部と第２ファンアウト部とが隣接している。第１ファンアウト部と第２ファンアウト部とはそれぞれ、パッド部から画素に駆動信号を出力する扇状の配線群で構成されている。第１ファンアウト部と第２ファンアウト部とでは、各配線の傾きが非対称である。一方、対称的な位置にある第１ファンアウト部の配線と第２ファンアウト部の配線との対では、一方が、他方の対応部分とは異なる抵抗を示す等抵抗部、を含み、等抵抗部と対応部分との間の抵抗差が上記の傾きの非対称性に起因する配線間の抵抗差を相殺する。その結果、第１ファンアウト部と第２ファンアウト部とでは各配線抵抗が実質的に同一である。

本発明による表示パネルの製造方法が対象とする表示パネルは、
複数の画素が形成された表示領域、
外部の駆動回路に接続されるパッド部が形成された、表示領域を囲む周辺領域、
その周辺領域に形成され、画素とパッド部との間を接続している扇状の配線群で構成された第１ファンアウト部、及び、
周辺領域で第１ファンアウト部に隣接し、画素とパッド部との間を接続している扇状の配線群で構成された第２ファンアウト部、を有する。本発明による製造方法は特に、第１ファンアウト部と第２ファンアウト部とで各配線の傾きを非対称に形成し、対称的な位置にある第１ファンアウト部の配線と第２ファンアウト部の配線との対の一方に、他方の対応部分とは異なる抵抗を示す等抵抗部、を形成し、等抵抗部と対応部分との間の抵抗差で上記の傾きの非対称性に起因する配線間の抵抗差を相殺する。それにより、第１ファンアウト部と第２ファンアウト部とでは各配線抵抗が同一になる。

本発明による上記の表示パネルでは、配線の傾きが非対称な二つのファンアウト部について、対称的な位置にある配線の対の一方が等抵抗部を含み、その対の一方の等抵抗部と他方の対応部分との間の抵抗差が上記の傾きの非対称性に起因する配線間の抵抗差を相殺する。その結果、それら二つのファンアウト部では各配線抵抗が実質的に同一である。特にそれらのファンアウト部が表示領域内のソース配線に接続されている場合、同じ階調の輝度を示すデータ電圧がいずれの配線を通しても均一に維持されて各画素に伝達される。その結果、画面の各ブロックで各階調の明るさが均一化されるので、画質がさらに向上する。

以下、添付した図面を参照しながら、本発明の実施形態を詳細に説明する。
図１に示されているように、本発明の実施形態による表示装置は、表示パネル300、400、及び駆動部110、111、113、115、120、121、123、125、210、211、213、220、221、223を含む。表示パネル300、400は駆動部と電気的に連結されている。

表示パネルは、アレイ基板300と、アレイ基板300に対向する対向基板400と、それら二枚の基板300、400の間に挟まれている液晶層（図示せず）とを含む（図１参照）。アレイ基板300は、複数の画素がマトリックス状に形成されている表示領域DAと、その表示領域DAの三辺を囲む三つの周辺領域PA1、PA2、PA3とで構成されている。各画素は表示領域DAを横方向に走るゲート配線（図示せず）と縦方向に走るソース配線（図示せず）とを通して駆動部に接続され、駆動部により内部の電極の電圧を制御される。対向基板400はアレイ基板300の表示領域DAを覆い、その全面に共通電極を含む。共通電極とアレイ基板300の各画素の電極との間に電界が形成されるとき、両電極間に挟まれた液晶層の部分では液晶分子の方向が変化する。その結果、表示パネルの透過率又は反射率が画素ごとに変化する。対向基板400はカラーフィルタを更に含んでいてもよい。

駆動部はソース駆動部110、111、113、115、120、121、123、125、及びゲート駆動部210、211、213、220、221、223を含む（図１参照）。
ゲート駆動部は、一対のゲート印刷回路基板（以下、ゲートＰＣＢという）210、220と、複数のゲートＴＣＰ211、213、221、223とを含む。ゲートＰＣＢ210、220は、表示パネルのアレイ基板300の二つの縦辺（図１では左右の二辺）の近傍に一つずつ設置されている。図１では、左側の第１ゲートＰＣＢ210が二枚のゲートＴＣＰ211、213でアレイ基板300の左側の第２周辺領域PA2に接続され、右側の第２ゲートＰＣＢ220が二枚のゲートＴＣＰ221、223でアレイ基板300の右側の第３周辺領域PA3に接続されている。それぞれのゲートＴＣＰ211、213、221、223にはゲート駆動チップ212が一つずつ実装されている。

ソース駆動部は、一対のソース印刷回路基板（以下、ソースＰＣＢという）110、120と、複数のソースＴＣＰ111、113、115、121、123、125とを含む（図１参照）。ソースＰＣＢ110、120は、アレイ基板300の一方の横辺（図１では上辺）の近傍に並置されている。図１では、左側の第１ソースＰＣＢ110が三つのソースＴＣＰ111、113、115でアレイ基板300の上側の第１周辺領域PA1の左半分に接続され、右側の第２ソースＰＣＢ120が三つのゲートＴＣＰ121、123、125で第１周辺領域PA1の右半分に接続されている。左右のソースＰＣＢ110、120では特に、各ソースＴＣＰが対称的に配置されている。それぞれのソースＴＣＰ111、113、115、121、123、125にはソース駆動チップ111aが一つずつ実装されている。

各ソースＴＣＰ111、113、115、121、123、125に接続可能なソース配線数には上限があるので、ソース配線のピッチが低減するとき、一枚のソースＴＣＰに接続されるソース配線群全体の幅が低減する。一方、第１ソースＰＣＢ110と第２ソースＰＣＢ120とは所定の間隔d11だけ離されている（図１参照）。更に、各ソースＰＣＢ110、120にはエッジマージン（ＰＣＢのエッジとそのＰＣＢに実装されている電子回路との間に必要な間隔）d12が設けられている。従って、第１ソースＰＣＢ110に接続されているソースＴＣＰの中で第２ソースＰＣＢ120に最も近い第１ソースＴＣＰ111と、第２ソースＰＣＢ120に接続されているソースＴＣＰの中で第１ソースＰＣＢ110に最も近い第４ソースＴＣＰ121との間隔（以下、第１間隔という）d1は、第１ソースＰＣＢ110と第２ソースＰＣＢ120との間隔d11の他に、第１ソースＰＣＢ110のエッジマージンd12及び第２ソースＰＣＢ120のエッジマージンd12を含む。その結果、第１間隔d1に生じる下限により、第１ソースＰＣＢ110では、第１ソースＴＣＰ111に接続されるべきソース配線群が第１ソースＴＣＰ111に対して非対称的に配置されている（すなわち、そのソース配線群の（長手方向に沿った）中心線から第１ソースＴＣＰ111の中心が、図１では左側にずれている）。更にそのずれにより、隣接する第１ソースＴＣＰ111と第２ソースＴＣＰ113との間隔（第３間隔）d3が、隣接する第２ソースＴＣＰ113と第３ソースＴＣＰ115との間隔（以下、第２間隔という）d2より小さい。同様に、第２ソースＰＣＢ120では、第４ソースＴＣＰ121に接続されるべきソース配線群が第４ソースＴＣＰ121に対して非対称的に配置されている（すなわち、そのソース配線群の中心線から第４ソースＴＣＰ121の中心が、図１では右側にずれている）。更に、隣接する第４ソースＴＣＰ121と第５ソースＴＣＰ123との第３間隔d3が、隣接する第５ソースＴＣＰ123と第６ソースＴＣＰ125との第２間隔d2より小さい。

アレイ基板300の第２周辺領域PA2及び第３周辺領域PA3には、複数のゲートパッド部（図示せず）と複数のゲートファンアウト部350、360が形成されている（図１参照）。各ゲートパッド部は、第１ゲートＰＣＢ210に接続されたゲートＴＣＰ211、213の出力端子の一つに接続され、または第２ゲートＰＣＢ220に接続されたゲートＴＣＰ221、223の出力端子の一つに接続されている。各ゲートファンアウト部350、360は複数の配線の束であり、各ゲートパッド部をゲート配線の一つに接続している。それにより、各ゲートＴＣＰ211、213、221、223で生成された駆動信号がゲートパッド部とゲートファンアウト部350、360とを通じて各ゲート配線に対して印加される。

アレイ基板300の第１周辺領域PA1には複数のソースパッド部（図示せず）と複数のソースファンアウト部112、114、116、122、124、126とが形成されている（図１参照）。各ソースパッド部は、第１ソースＰＣＢ110に接続されたソースＴＣＰ111、113、115の出力端子の一つに接続され、または、第２ソースＰＣＢ120に接続されたソースＴＣＰ121、123、125の出力端子の一つに接続されている。各ソースファンアウト部112、114、116、122、124、126は複数の配線の束であり、各ソースパッド部をソース配線の一つに接続している。それにより、第１ソースＰＣＢ110に接続された、第１ソースＴＣＰ111、第２ソースＴＣＰ113、及び第３ソースＴＣＰ115のそれぞれで生成された駆動信号が、第１ソースファンアウト部112、第２ソースファンアウト部114、及び第３ソースファンアウト部116を通してソース配線に対して印加される。同様に、第２ソースＰＣＢ120に接続された、第４ソースＴＣＰ121、第５ソースＴＣＰ123、及び第６ソースＴＣＰ125のそれぞれで生成された駆動信号が、第４ソースファンアウト部122、第５ソースファンアウト部124、及び第６ソースファンアウト部126を通してソース配線に対して印加される。

図２は、図１に示されている第１ソースファンアウト部112及び第２ソースファンアウト部114の拡大平面図である。図２では、第１ソースファンアウト部には符号320が付与され、第２ソースファンアウト部には符号340が付与されている。図２には更に、アレイ基板300の第１周辺領域PA1に設けられている、第１ソースパッド部310及び第２ソースパッド部330が示されている。第１ソースパッド部310は第１ソースファンアウト部320を通してアレイ基板300の表示領域DAのソース配線DLに接続され、第２ソースパッド部330は第２ソースファンアウト部340を通してソース配線DLに接続されている。ここで、第１ソースファンアウト部320に接続されたソース配線群B1が表示領域DAの一つのブロック（第１ブロック画面）内の画素に接続され、第２ソースファンアウト部340に接続されたソース配線群B2が表示領域DAの別のブロック（第２ブロック画面）内の画素に接続されている。

ソース配線DLのピッチに比べ、ソースパッド部310、330のピッチは狭いので、各ソースファンアウト部320、340の配線群は扇状に拡がっている。好ましくは図２に示されているように、第１ソースファンアウト部320の各配線が第１直線部SL1と第１斜線部TL1とを有し、第２ソースファンアウト部340の各配線が第２直線部SL2と第２斜線部TL2とを有する。ここで、各ソースファンアウト部320、340では配線の幅が等しい。各直線部SL1、SL2はソースパッド部310、330の一つからソース配線DLと平行に（すなわち、アレイ基板300の縦方向に）延びている。ソースファンアウト部320、340の外側に位置する直線部SL1、SL2ほど、アレイ基板300の縦方向に延びる距離が短い。各斜線部TL1、TL2は、各直線部SL1、SL2の端部からその直線部に対して斜めに傾いて延び、ソース配線DLの一つに接続されている。ソースファンアウト部320、340の外側に位置する斜線部TL1、TL2ほど傾きが大きい。

図１に示されているように、第１ソースＴＣＰ111の中心がソース配線群B1の中心線から第２ソースＴＣＰ113に向かって（すなわち、左側に）ずれている。その結果、図２に示されているように、第２斜線部TL2の傾きが第１斜線部TL1の傾きとは非対称であり、特に第２斜線部TL2の傾きが第１斜線部TL1の傾きよりも大きい。従って、第２斜線部TL2は第１斜線部TL1より長いので配線抵抗が高い。一方、第１ソースファンアウト部320では各第１直線部SL1が等抵抗部ERPを含む。等抵抗部ERPは好ましくは配線のジグザグパターンであり、その全長が、その第１直線部SL1に接続された第１斜線部TL1の長さに応じて決められている。それにより、第１直線部SL1（等抵抗部ERPのジグザグパターンを含む）の長さと第１斜線部TL1の長さとの和が、第２直線部SL2の長さと第２斜線部TL2の長さとの和と等しく揃えられている。

こうして、第１ソースファンアウト部320と第２ソースファンアウト部340とでは各配線の幅のみならず、その全長が同一に揃えられているので、第１斜線部TL1と第２斜線部TL2との間での長さの差に関わらず、各配線の抵抗が等しい。従って、画素に対して同じ階調の輝度が指示されるとき、第１ソースファンアウト部320を通じてソース配線DLに対して実際に印加されるデータ電圧が、第２ソースファンアウト部340を通じてソース配線DLに対して実際に印加されるデータ電圧と等しい。その結果、第１ソースパッド部310に対して印加されたデータ電圧に従って光る第１ブロック画面B1と、第２ソースパッド部330に対して印加されたデータ電圧に従って光る第２ブロック画面B2とでは、各階調の明るさが均一化される。

アレイ基板300の積層構造は好ましくは以下の順で形成される（図３、４参照）。アレイ基板300はベース301を含む。
表示領域DAでは、ベース301の上にまず、複数のゲート配線GLが形成される。ゲート配線GLはアレイ基板300の横方向に延びている。各ゲート配線GLには複数のゲート電極361が各画素Pに一つずつ形成される。ゲート電極361はゲート配線GLからアレイ基板300の縦方向に突き出している。次に、ゲート配線GLとベース301とをゲート絶縁層302で覆う。続いて、各ゲート電極361を覆うゲート絶縁層302の部分の上にチャンネル部362が形成される。ゲート絶縁層302の上には更に、複数のソース配線DLが形成される。ソース配線DLはアレイ基板300の縦方向に延び、ゲート配線GLと交差している。ゲート配線GLとソース配線DLとによって区切られている表示領域DAの各部分が、画素Pとして構成される。

各画素Pには、スイッチング素子TFT、及びそれと電気的に連結された画素電極365が順番に形成される（図３、４参照）。スイッチング素子TFTは、ゲート電極361、チャンネル部362、ソース電極363、及びドレイン電極364を含む。ソース電極363はソース配線DLからアレイ基板300の横方向に突き出した部分であり、ゲート配線GLとソース配線DLとの各交差点の近傍に一つずつ設けられている。ドレイン電極364は、ソース配線DLと同じ金属層の一部であってソース配線DLから分離されている。ドレイン電極364は各画素に一つずつ設けられ、特にゲート電極361の上方でソース電極363と所定距離を隔てて対向している。ソース配線DL、ソース電極363、及びドレイン電極364のパターニングでは特にソース電極363とドレイン電極364との間からチャンネル部362を露出させる。その後、チャンネル部362、ソース電極363、及びドレイン電極364を含むベース301の全体をパッシベーション層303で覆う。パッシベーション層303の上には複数の画素電極365を形成する。各画素電極365は画素Pを一つずつ覆っている。ドレイン電極364を覆うパッシベーション層303の領域から一部を除去してドレイン電極364を露出させ、その露出部分を画素電極365で覆って電気的に連結させる。それにより、ゲート配線GLを通して伝達される駆動信号に従ってスイッチング素子TFTがターンオンするとき、ソース配線DLを通して伝達されるデータ電圧が、ソース電極363、チャンネル部362、及びドレイン電極364を通して画素電極365に対して印加される。

第１周辺領域PA1では、ベース301の上にまずゲート絶縁層302を形成し、その上に第１ソースファンアウト部320と第２ソースファンアウト部340とを形成する（図４には各直線部SL21、ZP1が示されている）。第１ソースファンアウト部320及び第２ソースファンアウト部340は好ましくは、ソース配線DLと同じ金属層に形成される。第１ソースファンアウト部320及び第２ソースファンアウト部340を更に、パッシベーション層303で覆う。

第１ソースファンアウト部320と第２ソースファンアウト部340とでは特に、配線321、322、341、342の形状を以下のように、両者の境界に位置する仮想的な基準線RELに対して非対称に形成する（図３参照）。第１ソースファンアウト部320の配線321、322はそれぞれ、ソースパッド部（図３には示されていない）とソース配線DLとの間を接続している。各配線321、322は幅が等しく、更に、第１直線部SL11、SL12と第１斜線部TL11、TL12とをそれぞれ含む。第２ソースファンアウト部320の配線341、342はそれぞれ、ソースパッド部とソース配線DLとの間を接続している。各配線341、342は第２直線部SL21、SL22と第２斜線部TL21、TL22とをそれぞれ含む。各斜線部TL11、TL12、TL21、TL22は各直線部SL11、SL12、SL21、SL22の端部からその直線部に対して斜めに傾いて延び、ソース配線DLの一つに接続されている。第２斜線部TL21、TL22の各傾きが基準線RELに対して第１斜線部TL11、TL12の傾きとは非対称であり、特に第２斜線部TL21、TL22の各傾きが第１斜線部TL11、TL12の傾きよりも大きい。従って、第２斜線部TL21、TL22は第１斜線部TL11、TL12より長い。

第１直線部SL11、SL12には第２直線部SL21、SL22とは異なり、等抵抗部ERPを形成する（図３参照）。等抵抗部EPRは上記の通り、配線のジグザグパターンZP1、ZP2である。ソースパッド部から第１斜線部TL11、TL12までの各配線321、322の長さ、すなわち各ジグザグパターンZP1、ZP2の長さは、ソースパッド部から第１斜線部TL11、TL12までの直線距離（第２直線部SL21、SL22の長さに等しい）より長い。ジグザグパターンZP1により第１ソースファンアウト部320の配線321の長さは第２ソースファンアウト部340の配線341の長さと等しく、ジグザグパターンZP2により第１ソースファンアウト部320の配線322の長さは第２ソースファンアウト部340の配線341の長さと等しい。すなわち、配線321のジグザグパターンZP1と配線341の第２直線部SL21との間の長さの差が配線321の第１斜線部TL11と配線341の第２斜線部TL21との間の長さの差を相殺し、配線322のジグザグパターンZP2と配線342の第２直線部SL22との間の長さの差が配線322の第１斜線部TL12と配線342の第２斜線部TL22との間の長さの差を相殺する。

図１に示されている第４ファンアウト部122及び第５ファンアウト部124も、上記の第１ファンアウト部320及び第２ファンアウト部340と同様に構成されている。特に、第４ファンアウト部122の各配線が等抵抗部ERPを含むので、第４ファンアウト部122及び第５ファンアウト部124では各配線の抵抗が同一である。

第１ファンアウト部及び第２ファンアウト部は図３に示されている構造に代え、図５に示されている構造を有していても良い。図５では、図３に示されている構成要素と同様な構成要素に対し、図３に示されている符号と同一の符号を付している。
第１周辺領域PA1に形成されている、第１ソースファンアウト部320'と第２ソースファンアウト部340'とでは、各配線321'、322'、341'、342'の形状、特に各斜線部TL11、TL12、TL21、TL22の傾きが、両者の境界に位置する仮想的な基準線RELに対して非対称であるので、各斜線部の長さが異なる。特に、第２斜線部TL21、TL22は第１斜線部TL11、TL12より長いので配線抵抗が高い。

図５では図３とは異なり、第１直線部SL11、SL12の含む等抵抗部ERPでは、配線の幅が相対的に小さい。特に等抵抗部ERPにより、第１直線部SL11、SL12の幅W1が第２直線部SL21、SL22の幅W2より狭い。一方、第１直線部SL11、SL12の長さはそれぞれ、（基準線RELに対してほぼ対称的な位置にある）第２直線部SL21、SL22の長さと等しい。一般に、配線の長さが一定である場合、配線の幅が狭いほど配線の抵抗は増大するので、第１直線部SL11、SL12は第２直線部SL21、SL22より配線抵抗が高い。この直線部間での配線抵抗の差が、上記の斜線部間での配線抵抗の差を相殺するので、第１斜線部TL11、TL12と第２斜線部TL21、TL22との間での長さの差に関わらず、第１ソースファンアウト部320'と第２ソースファンアウト部340'とは配線抵抗が等しい。

第１直線部SL11、SL12に幅の狭い等抵抗部ERPを設ける代わりに、第２ソースファンアウト部340’の配線の一部（例えば、第２直線部SL21、SL22）に幅の広い部分を形成して配線抵抗を下げることにより、第１ソースファンアウト部340'と第２ソースファンアウト部340'とで配線抵抗を同一にしても良い。更に、図１に示されている第４ファンアウト部122及び第５ファンアウト部124も、上記の第１ファンアウト部320'及び第２ファンアウト部340'と同様に構成されていても良い。

第１ファンアウト部及び第２ファンアウト部は更に、図５に示されている構造に代え、図６、７に示されている構造を有していても良い。図６、７では、図３、４に示されている構成要素と同様な構成要素に対し、図３、４に示されている符号と同一の符号を付している。
第１周辺領域PA1に形成されている、第１ソースファンアウト部320”と第２ソースファンアウト部340”とでは、各配線321”、322”、341”、342”の形状、特に各斜線部TL11、TL12、TL21、TL22の傾きが、両者の境界に位置する仮想的な基準線RELに対して非対称であるので、各斜線部の長さが異なる。特に、第２斜線部TL21、TL22は第１斜線部TL11、TL12より長いので配線抵抗が高い。

図６、７では図３、４とは異なり、第１直線部SL11、SL12が直線形状に維持される一方、第２直線部SL21、SL22が等抵抗部ERPを含む。各等抵抗部ERPは多層金属パターンを含み、すなわち、複数の金属パターンが以下のように積層されている。第１ソースファンアウト部320”は、ソース配線DLと同じ金属層に含まれる単一金属層から成る（図７に示されている直線部SL11参照）のに対し、第２ソースファンアウト部340”の第２直線部SL21、SL22はそれぞれ、ゲート金属パターンSL21a、SL22aとソース金属パターンSL21b、SL22bとの二層を含む。ゲート金属パターンSL21a、SL22aはゲート配線GLと同一の金属層から形成され、ソース金属パターンSL21b、SL22bはソース配線DLと同一の金属層から形成される。ゲート金属パターンSL21a、SL22aとソース金属パターンSL21b、SL22bとの間には更に、ゲート絶縁層302が挟まれている。ゲート金属パターンSL21a、SL22aとソース金属パターンSL21b、SL22bとの間には、レーザー照射で電気的にショートされた部分（LP）が形成されている。従って、ゲート金属パターンSL21a、SL22aとソース金属パターンSL21b、SL22bとは並列に接続されている。尚、ゲート金属パターンSL21a、SL22aとソース金属パターンSL21b、SL22bとは、図６、７に示されている構造の他にも多様な構造で形成され得る。また、等抵抗部ERPが三層以上の金属パターンを含んでいても良い。

一般に、並列に連結されている複数の配線の全抵抗は単独の配線の抵抗より低いので、第２ソースファンアウト部340”の等抵抗部ERPは第１ソースファンアウト部320”の第１直線部SL11、SL12より配線抵抗が低い。直線部間でのその配線抵抗の差が斜線部間での上記の配線抵抗の差を相殺するので、第１ソースファンアウト部320”と第２ソースファンアウト部340”とでは各配線抵抗が実質的に同一である。
尚、図１に示されている第４ファンアウト部122及び第５ファンアウト部124も、上記の第１ファンアウト部320”及び第２ファンアウト部340”と同様に構成されても良い。

以上、本発明の実施形態について詳細に説明した。しかし、本発明の実施形態は上記のものには限定されない。実際、当業者であれば、本発明の思想と精神とを離脱することなく、本発明の上記の実施形態を修正し、または変更できる。従って、それらの修正や変更も当然に、本発明の技術的範囲に属すると解されるべきである。

本発明の実施形態による表示装置の概略的な平面図図１に示されているアレイ基板の第１周辺領域の拡大平面図図２に示されているアレイ基板の一部を更に拡大した平面図図３に示されている折線IV−IV'に沿った断面の展開図本発明の他の実施形態によるアレイ基板の拡大平面図本発明の更に別の実施形態によるアレイ基板の拡大平面図図６に示されている折線VII−VII'に沿った断面の展開図

符号の説明

110 第１ソースＰＣＢ
120 第２ソースＰＣＢ
210 第１ゲートＰＣＢ
220 第２ゲートＰＣＢ
111、113、115、121、123、125 ソースＴＣＰ
211、213、221、223 ゲートＴＣＰ
300 アレイ基板
310 第１ソースパッド部
330 第２ソースパッド部
320 第１ソースファンアウト部
340 第２ソースファンアウト部

Claims

複数の画素が形成された表示領域、
外部の駆動回路に接続されるパッド部が形成された、前記表示領域を囲む周辺領域、
前記周辺領域に形成され、前記画素と前記パッド部との間を接続している扇状の配線群で構成された第１ファンアウト部、及び、
前記周辺領域で前記第１ファンアウト部に隣接し、前記画素と前記パッド部との間を接続している扇状の配線群で構成された第２ファンアウト部、
を有する表示パネルであり、
前記第１ファンアウト部と前記第２ファンアウト部とでは各配線の傾きが非対称であること、及び、
対称的な位置にある前記第１ファンアウト部の配線と前記第２ファンアウト部の配線との対では、一方が、他方の対応部分とは異なる抵抗を示す等抵抗部、を含み、前記等抵抗部と前記対応部分との間の抵抗差が前記傾きの非対称性に起因する配線間の抵抗差を相殺すること、
を特徴とする表示パネル。
前記第１ファンアウト部と前記第２ファンアウト部との各配線が、前記パッド部から前記表示領域の縦方向または横方向に延びる直線部と、前記直線部の端から前記直線部に対して斜めに傾いて延びる斜線部と、を含み、
前記第１ファンアウト部と前記第２ファンアウト部とでは前記斜線部の傾きが非対称である、
請求項１に記載の表示パネル。
前記等抵抗部がジグザグパターンを含む、請求項１に記載の表示パネル。
前記第１ファンアウト部と前記第２ファンアウト部とでは各配線の全長が実質的に同一である、請求項１に記載の表示パネル。
前記等抵抗部の配線の幅が前記対応部分の配線の幅より広い、請求項１に記載の表示パネル。
前記等抵抗部の配線の幅が前記対応部分の配線の幅より狭い、請求項１に記載の表示パネル。
前記表示パネルが前記表示領域に、前記画素を区切る複数のソース配線と複数のゲート配線とをさらに有し、
前記第１ファンアウト部及び第２ファンアウト部の各配線群が前記ソース配線に接続されている、請求項１に記載の表示パネル。
前記等抵抗部が多層金属パターンを含む、請求項１に記載の表示パネル。
前記等抵抗部が、前記ソース配線と同じ金属層から成るパターンと、前記ゲート配線と同じ金属層から成るパターンとを含み、それらのパターンが平行に延びている、請求項７に記載の表示パネル。
前記駆動回路をそれぞれ実装する二片の印刷回路基板が、前記表示パネルの一辺に隣接する前記周辺領域に並んで接続され、
前記第１ファンアウト部が、前記二片の印刷回路基板の間の境界に面した前記周辺領域の部分に隣接し、その部分に面した側とは反対側で前記第２ファンアウト部に隣接している、
請求項１に記載の表示パネル。
駆動回路をそれぞれ実装する複数の印刷回路基板、及び、
複数の画素が形成された表示領域と、前記駆動回路から駆動信号を受けるパッド部が形成された、前記表示領域を囲む周辺領域と、を含む表示パネル、
を有する表示装置であり、
前記周辺領域では、前記パッド部から前記画素に前記駆動信号を出力する扇状の配線群でそれぞれ構成された第１ファンアウト部と第２ファンアウト部とが隣接していること、
前記第１ファンアウト部と前記第２ファンアウト部とでは各配線の傾きが非対称であること、及び、
対称的な位置にある前記第１ファンアウト部の配線と前記第２ファンアウト部の配線との対では、一方が、他方の対応部分とは異なる抵抗を示す等抵抗部、を含み、前記等抵抗部と前記対応部分との間の抵抗差が前記傾きの非対称性に起因する配線間の抵抗差を相殺すること、
を特徴とする表示装置。
前記第１ファンアウト部と前記第２ファンアウト部との各配線が、前記パッド部から前記表示領域の縦方向または横方向に延びる直線部と、前記直線部の端から前記直線部に対して斜めに傾いて延びる斜線部と、を含み、
前記第１ファンアウト部と前記第２ファンアウト部とでは前記斜線部の傾きが非対称である、
請求項１１に記載の表示装置。
前記等抵抗部がジグザグパターンを含む、請求項１１に記載の表示装置。
前記第１ファンアウト部と前記第２ファンアウト部とでは各配線の全長が実質的に同一である、請求項１１に記載の表示装置。
前記等抵抗部の配線の幅が前記対応部分の配線の幅と異なる、請求項１１に記載の表示装置。
前記等抵抗部が多層金属パターンを含む、請求項１１に記載の表示装置。
前記印刷回路基板のうち、二片が、前記表示パネルの一辺に隣接する前記周辺領域に並んで接続され、
前記第１ファンアウト部が、前記二片の印刷回路基板の間の境界に面した前記周辺領域の部分に隣接し、その部分に面した側とは反対側で前記第２ファンアウト部に隣接している、
請求項１１に記載の表示装置。
複数の画素が形成された表示領域、
外部の駆動回路に接続されるパッド部が形成された、前記表示領域を囲む周辺領域、
前記周辺領域に形成され、前記画素と前記パッド部との間を接続している扇状の配線群で構成された第１ファンアウト部、及び、
前記周辺領域で前記第１ファンアウト部に隣接し、前記画素と前記パッド部との間を接続している扇状の配線群で構成された第２ファンアウト部、
を有する表示パネルを製造する方法であり、
前記第１ファンアウト部と前記第２ファンアウト部とで各配線の傾きを非対称に形成し、
対称的な位置にある前記第１ファンアウト部の配線と前記第２ファンアウト部の配線との対の一方に、他方の対応部分とは異なる抵抗を示す等抵抗部、を形成し、前記等抵抗部と前記対応部分との間の抵抗差で前記傾きの非対称性に起因する配線間の抵抗差を相殺する、
表示パネルの製造方法。
前記等抵抗部を形成する段階では前記配線の対の一方にジグザグパターンを形成する、請求項１８に記載の表示パネルの製造方法。
前記等抵抗部を形成する段階では、前記配線の対の一方の幅を他方の対応部分の幅より減少させる、請求項１８に記載の表示パネルの製造方法。
前記等抵抗部を形成する段階では、前記配線の対の一方の幅を他方の対応部分の幅より増加させる、請求項１８に記載の表示パネルの製造方法。
前記等抵抗部を形成する段階では前記配線の対の一方に多層金属パターンを形成する、請求項１８に記載の表示パネルの製造方法。