KR100778168B1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR100778168B1
KR100778168B1 KR1020050129464A KR20050129464A KR100778168B1 KR 100778168 B1 KR100778168 B1 KR 100778168B1 KR 1020050129464 A KR1020050129464 A KR 1020050129464A KR 20050129464 A KR20050129464 A KR 20050129464A KR 100778168 B1 KR100778168 B1 KR 100778168B1
Authority
KR
South Korea
Prior art keywords
wiring
connection
connection wiring
input
display device
Prior art date
Application number
KR1020050129464A
Other languages
English (en)
Other versions
KR20060074854A (ko
Inventor
요헤이 기무라
Original Assignee
도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 filed Critical 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드
Publication of KR20060074854A publication Critical patent/KR20060074854A/ko
Application granted granted Critical
Publication of KR100778168B1 publication Critical patent/KR100778168B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13456Cell terminals located on one side of the display only

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 디스플레이 장치는 다수의 화소 및 상기 다수의 화소에 구동 신호를 공급하는 다수의 신호 공급 배선으로 구성된 활성 구역과, 상기 활성 구역 외부에 배치되면서 상기 신호 공급 배선으로 공급될 구동 신호를 입력하는 다수의 입력부와, 상기 신호 공급 배선과 상기 입력부를 접속시키는 다수의 접속 배선을 포함한다. 상기 다수의 접속 배선 중 서로 인접하는 제1 접속 배선(51)과 제2 접속 배선(52)은 절연층 통해서 상이한 층에 배치된다.
디스플레이 장치, 화상-프레임 유사 부분 및 배선 밀도 증가

Description

디스플레이 장치{DISPLAY DEVICE}
도 1은 본 발명의 일 실시예에 따른 액정 디스플레이 장치의 액정 디스플레이 패널의 구조의 개략도,
도 2는 도 1에 도시된 액정 디스플레이 패널의 제1 접속부의 구조의 일 실례의 개략도,
도 3은 서로 인접하는 제1 접속 배선과 제2 접속 배선의 구성의 실례를 설명하는 도면,
도 4는 실시예 1에서의 스캔 라인, 접속 배선 및 입력부의 레이아웃의 개략도,
도 5는 도 4의 라인 A-A을 따라 취해졌으며 스캔 라인과 접속 배선을 접속하는 점퍼부(jumper section)의 단면 구조를 개략적으로 도시한 단면도,
도 6은 도 4의 라인 B-B를 따라 취해졌으며 구동 IC 칩이 입력부로 접속된 상태에서 접속 배선과 입력부의 단면 구조를 개략적으로 도시한 단면도,
도 7은 실시예 2에서의 스캔 라인, 접속 배선 및 입력부의 레이아웃을 설명하는 개략도,
도 8은 도 7의 라인 C-C를 따라 취해졌으며 구동 IC 칩이 입력부로 접속된 상태에서 접속 배선과 입력부의 단면 구조를 개략적으로 도시한 단면도,
도 9a는 실시예 3에서의 스캔 라인, 접속 배선 및 입력부의 레이아웃을 설명하는 개략도,
도 9b는 더미 점퍼부를 갖는 실시예 3에서의 스캔 라인, 접속 배선 및 입력부의 레이아웃을 설명하는 개략도,
도 10은 도 9a의 라인 D-D을 따라 취해졌으며 스캔 라인과 접속 배선을 접속하는 점퍼부의 단면 구조를 개략적으로 도시한 단면도,
도 11은 도 9a의 라인 E-E를 따라 취해졌으며 구동 IC 칩이 입력부로 접속된 상태에서 접속 배선과 입력부의 단면 구조를 개략적으로 도시한 단면도,
도 12는 인접하는 접속 배선들 간의 시트 저항에 대한 라인 폭의 비율의 관계를 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
Y : 스캔 라인
J : 점퍼부(jumper section)
6 : 활성 구역
10 : 외부 주변부
51 : 제1 접속 배선
52 : 제2 접속 배선
71 : 제1 입력 단자
72 : 제2 입력 단자
[문헌 1] 일본 특허 출원 공개 번호 제2002-268675호
[문헌 2] 일본 특허 출원 공개 번호 제2002-258310호
본 발명은 전반적으로 디스플레이 장치에 관한 것이며, 특히 활성 구역의 외부 주변부 상에서 고밀도로 구성된 배선을 포함하는 디스플레이 장치에 관한 것이다.
액정 디스플레이 장치와 같은 디스플레이 장치는 행렬로 구성된 화소로 구성된 활성 구역을 포함한다. 이 활성 구역은 화소 행을 따라서 연장된 다수의 스캔 라인과 화소 열을 따라서 연장된 다수의 신호 라인과, 스캔 라인과 신호 라인 간의 교차 지점 근방에 위치한 스위칭 소자, 및 이 스위칭 소자에 접속된 화소 전극을 포함한다. 스캔 라인 및 신호 라인은 활성 구역의 외부 주변부로 연장된다.
최근에, 고해상도 요구로 인해서 화소 개수를 증가시키고 화상-프레임 유사 부분(a picture-frame-like part)의 크기를 감소시키고자 하는 요구를 만족시키기 위해서, 스캔 라인과 신호 라인과 같은 배선이 활성 구역 및 활성 구역의 외부 주변부에서 작은 라인 폭을 갖고 작은 라인간 갭을 갖도록 구성할 필요가 있다. 그러나, 패터닝의 정확도 및 수율을 고려하면 라인 폭 및 라인간 갭을 줄이는데에는 한계가 있다. 따라서, 배선 간의 단락 및 배선의 단절과 같은 배선 결함이 발생하는 것을 억제하면서 한정된 구역에서 배선을 매우 높은 밀도로 형성하는 것은 매우 어렵다.
일본 특허 출원 공개 번호 2002-268675 및 2002-258310은 화상-프레임 유사 부분의 크기를 감소시키고 배선 밀도를 증가시키는 기술을 개시하고 있다.
본 발명은 상술한 문제점을 고려하면서 구성되었으며 본 발명의 목적은 신뢰성 테스트에서 결함이 발생하지 않고 수율이 감소하지 않으면서 화상-프레임 유사 부분의 크기가 감소되며 배선 밀도가 증가될 수 있는 디스플레이 장치를 제공하는 것이다.
본 발명의 일 양태에 따라서, 다수의 화소, 이 화소에 구동 신호를 공급하는 다수의 신호 공급 배선, 활성 구역 외부에 위치하면서 신호 공급 배선으로 제공될 구동 신호를 입력하는 기능을 하는 다수의 입력부 및 신호 공급 배선과 입력부를 접속시키는 다수의 접속 배선을 포함하며, 다수의 접속 배선 중 서로 인접하는 제1 접속 배선과 제2 접속 배선이 절연층을 통해서 서로 다른 층 내에 배치되는 디스플레이 장치가 제공된다.
본 발명은 신뢰성 테스트에서 결함이 발생하지 않고 수율이 감소하지 않으면서 화상-프레임 유사 부분의 크기가 감소되며 배선 밀도가 증가될 수 있는 디스플레이 장치를 제공할 수 있다.
본 발명의 다른 목적 및 장점들은 다음의 발명의 구성 부분에서 제안될 것이며 이 발명의 구성 부분을 통해서 부분적으로 분명해질 수 있거나 본 발명의 구현에 의해 이해될 수 있다. 이러한 본 발명의 목적 및 장점들은 이후부터 구체적으로 제시되는 실시예들 및 이들의 조합에 의해서 실현 및 획득될 수 있다.
이제, 본 발명의 실시예들에 따른 디스플레이 장치가 설명될 것이다.
도 1에 도시된 바와 같이, 디스플레이 장치의 일례인 액정 디스플레이 장치는 실질적으로 직사각형의 평면 액정 디스플레이 패널(1)을 포함한다. 액정 디스플레이 패널(1)은 한 쌍의 기판, 즉 어레이 기판(3)과 대향 기판(4) 및 이 한 쌍의 기판 간에서 광학 변조 층으로서 개재된 액정 층(5)을 포함한다. 액정 디스플레이 패널(1)은 이미지를 디스플레이하는 실질적으로 직사각형인 활성 구역(6)을 포함한다. 이 활성 구역(6)은 가령, 행렬로 구성된 다수의 화소 PX 및 이 화소 PX에 구동 신호를 공급하는 다수의 신호 공급 배선을 포함한다.
어레이 기판(3)은 활성 구역(6) 내에 구성된 신호 공급 배선으로서는 화소 PX의 행 방향으로 연장된 다수의 스캔 라인 Y(1,2,3,...,m) 및 화소 PX의 열 방향으로 연장된 다수의 신호 라인 X(1,2,3,...,n)을 포함한다. 스캔 라인 Y 및 신호 라인 X는 절연층을 통해서 서로 다른 층에 배치되어 있다. 스캔 라인 Y 및 신호 라인 X 이외에, 어레이 기판(3)은 활성 구역(6) 내에서 각각의 화소 PX 내에서 스캔 라인 Y 및 신호 라인 X 간의 교차점 근방에 배치된 스위칭 소자(7) 및 이 스위칭 소자(7)에 접속된 화소 전극(8)을 포함한다.
이 스위칭 소자(7)는 가령 박막 트랜지스터(TFT)로 형성된다. 이 스위칭 소자(7)는 해당 스캔 라인 Y에 전기적으로 접속되는 (또는 스캔 라인과 통합되어 형성될 수 있는) 게이트 전극 (7G)을 갖는다. 이 스위칭 소자(7)는 해당 신호 라인 X에 전기적으로 접속되는 (또는 신호 라인과 통합되어 형성될 수 있는) 소스 전극 (7S)을 갖는다. 이 스위칭 소자(7)는 해당 화소 PX의 화소 전극(8)에 전기적으로 접속되는 (또는 화소 전극과 통합되어 형성될 수 있는) 드레인 전극 (7D)을 갖는다.
이미지를 디스플레이하기 위해서 백라이트를 선택적으로 투과하는 투과형 액정 디스플레이 장치의 경우에, 화소 전극(8)은 인듐 주석 산화물(ITO)과 같은 광 투과성 금속 물질로 형성된다. 이미지를 디스플레이하기 위해서 대향 기판(4) 측으로부터의 주변 광을 선택적으로 반사하는 반사형 액정 디스플레이 장치의 경우에, 화소 전극(8)은 알루미늄(Al)과 같은 광 반사성 금속 물질로 형성된다.
대향 기판(4)은 활성 구역(6) 내의 모든 화소 PX에 대하여 공통적인 대향 전극(9)을 포함한다. 이 대향 전극(9)은 ITO와 같은 광 투과성 금속 물질로 형성된다. 어레이 기판(3)과 대향 기판(4)은 모든 화소 PX의 화소 전극(8)이 대향 전극(9)에 대향하고 있어서 갭(gap)이 이들 간에 존재하도록 배치된다. 액정 층(5)은 어레이 기판(3)과 대향 기판(4) 간의 갭 내에서 봉합되는 액정 조성물로 형성된다.
컬러 디스플레이 타입 액정 디스플레이 장치에서, 액정 디스플레이 패널(1)은 가령 적색(R)을 디스플레이하는 적색 화소, 녹색(G)을 디스플레이하는 녹색 화소 및 청색(B)을 디스플레이하는 청색 화소와 같은 다수의 타입의 화소를 포함한다. 구체적으로, 적색 화소는 주요한 적색 파장을 갖는 광을 통과시키는 적색 컬러 필터를 포함한다. 녹색 화소는 주요한 녹색 파장을 갖는 광을 통과시키는 녹색 컬러 필터를 포함한다. 청색 화소는 주요한 청색 파장을 갖는 광을 통과시키는 청색 컬러 필터를 포함한다. 이들 컬러 필터는 어레이 기판(3) 또는 대향 기판(4)의 주 표면상에 배치된다.
액정 디스플레이 패널(1)은 접속 배선 그룹(20), 제1 접속부(31) 및 제2 접속부(32)를 활성 구역(6) 외부에 위치하는 외부 주변부(10) 상에서 포함한다. 제1 접속부(31)는 구동 신호를 신호 공급 배선으로 제공하는 신호 공급 소스로 기능하는 구동 IC 칩(11)으로 접속가능하다. 제2 접속부(32)는 신호 구동 소스로 기능하는 유연성이 있는 인쇄 회로(FPC)에 접속된다. 도 1에 도시된 실례에서는, 제1 접속부(31) 및 제2 접속부(32)가 대향 기판(4)의 단부(4A)로부터 외부로 연장되는 어레이 기판(3)의 연장부(10A) 상에 배치된다. 구동 IC 칩(11) 및 제1 접속부(31)는 가령 전기 도전성 이방성 막을 통해서 전기적 및 기계적으로 접속된다.
액정 디스플레이 패널(1)의 제1 접속부(31) 상에 실장된 구동 IC 칩(11)은 구동 신호(비디오 신호)를 활성 구역(6) 내의 신호 라인 X로 제공하는 신호 라인 구동부의 적어도 일부(11X) 및 구동 신호(스캔 신호)를 활성 구역(6) 내의 스캔 라인 Y으로 제공하는 신호 라인 구동부의 적어도 일부(11Y)를 포함한다.
제1 접속부(31) 및 제2 접속부(32)는 신호 공급 배선에 제공될 구동 신호를 입력하는 다수의 입력부를 포함한다. 특히, 도 2에 도시된 바와 같이 제1 접속부(31)는 다수의 입력부(40)를 포함하되, 이 입력부의 개수는 신호 공급 배선의 개수와 같거나 크다. 구체적으로, 제1 접속부(31)는 구동 IC 칩(11)의 스캔 라인 구동부(11Y)와 관련되어 접속된 Y 접속부(31Y) 및 구동 IC 칩(11)의 신호 라인 구동부(11X)와 관련되어 접속된 X 접속부(31X)를 포함한다. Y 접속부(31Y)는 다수의 입력부(40Y)를 포함하되, 이 입력부의 개수는 스캔 라인 Y의 개수와 같거나 크다. X 접속부(31X)는 다수의 입력부(40X)를 포함하되, 이 입력부의 개수는 신호 라인 X의 개수와 같거나 크다.
접속 배선 그룹(20)은 신호 공급 라인 및 입력부(40)를 접속시키는 다수의 접속 배선을 포함한다. 구체적으로, 접속 배선 그룹(20)은 다수의 접속 배선 W을 포함하되, 이 라인의 개수는 신호 공급 배선의 개수와 같거나 크다. 접속 배선 그룹(20)은 Y 접속부(31Y)의 입력부(40Y)를 스캔 라인 Y로 접속시키는 접속 배선 WY 및 X 접속부(31X)의 입력부(40X)를 신호 라인 X로 접속시키는 접속 배선 WX를 포함한다. 도 1에 도시된 실례에서, 접속 배선 WY는 외부 주변부(10)의 일 단부 측(10B) 상에 배치되어 있다.
이러한 구조로 인해서, 스캔 라인 구동부(11Y)는 접속 배선 WY를 통해서 스캔 라인 Y(1,2,3,...)에 전기적으로 접속된다. 구체적으로, 스캔 라인 구동부(11Y)로부터 출력된 구동 신호는 제1 접속부(31)의 Y 접속부(31Y)의 입력부(40Y)에 전달되고 접속 배선 WY를 통해서 해당 스캔 라인 Y(1,2,3,...)으로 제공된다. 각 화소 행의 화소 PX에 포함된 스위칭 소자(7)는 해당 스캔 라인 Y으로부터 공급된 스캔 신호에 의해서 온/오프 제어된다.
한편, 신호 라인 구동부(11X)는 접속 배선 WX를 통해서 신호 라인 X(1,2,3,...)에 전기적으로 접속된다. 구체적으로, 신호 라인 구동부(11X)로부터 출력된 구동 신호는 제1 접속부(31)의 X 접속부(31X)의 입력부(40X)에 전달되고 접속 배선 WX를 통해서 해당 신호 라인 X(1,2,3,...)으로 제공된다. 각 화소 열의 화소 PX에 포함된 스위칭 소자(7)는 해당 신호 라인 X로부터 공급된 비디오 신호를 스위칭 소자(7)가 온 상태로 되는 시간에 화소 전극(8)에 기록한다.
최근에, 상술한 구조를 갖는 디스플레이 장치에 있어서, 고해상도 인해서 화소의 개수를 증가시키면서 화상-프레임 유사 부분의 크기를 줄이기 위해서, 배선들 간의 단락 또는 배선의 단절의 발생을 억제하면서 제한된 화상-프레임 형상 공간(외부 주변부(10))에서 고밀도를 갖는 배선을 구성하고자 하는 노력이 요구되었다.
이를 위해서, 본 실시예에 따른 디스플레이 장치에서, 서로 인접하는 접속 배선들이 절연층을 통해서 서로 다른 층에 배치된다. 구체적으로, 도 3에 도시된 바와 같이, 접속 배선 그룹에 포함되어 있는 서로 인접하는 제1 접속 배선(51) 및 제2 접속 배선(52)이 절연층(53)을 통해서 서로 다른 금속 층에 배치되어 있다. 이러한 구조로 인해서, 화상-프레임 유사 부분의 크기를 감소시키고 화소의 개수를 증가시킬 수 있다.
이제, 제1 접속 배선(51)의 라인 폭이 a1이고 제2 접속 배선(52)의 라인 폭이 a2이며 이들 접속 배선(51,52) 간의 갭이 b라고 가정해보자. 이 경우에, 동일한 층 내에 배치된 접속 배선의 피치(pitch), 가령 제1 접속 배선(51)의 피치는 크기 (a1 + b)와 크기 (a1 + a2 + 2*b) 사이의 범위로 설정될 수 있다. 모든 접속 배선이 갭 b을 가지면서 동일한 층 내에 배치된 경우와 비교하여, 화상-프레임 유사 부분의 크기를 보다 작게 할 수 있으며 화소의 개수를 보다 증가시킬 수 있다.
화상-프레임 형상 공간을 줄이고 화상-프레임 유사 부분 상에 배치된 접속 배선의 밀도를 증가시키면서, 인접하는 접속 배선들 간의 단락의 발생을 방지하기에 충분한 공간 및 각 접속 배선의 단절의 발생을 방지하기에 충분한 라인 폭을 확보할 수 있다. 따라서, 신뢰성 테스트에서 결함이 발생하지 않으면서 높은 수율을 성취할 수 있는 디스플레이 장치를 제공할 수 있다.
특히, 도 1에 도시된 바와 같이 스캔 신호가 활성 구역(6)의 한 측면으로부터 제공되는 레이아웃에서, 스캔 라인 Y에 접속된 접속 배선 WY의 밀도는 증가될 수 있으며, 외부 주변부(10)의 일 단부 측(10B) 상의 화상-프레임 유사 부분의 크기는 감소될 수 있다. 스캔 신호가 활성 구역(6)의 양 측면으로부터 제공되는 레이아웃에서는, 외부 주변부(10)의 양 단부 측 상의 화상-프레임 유사 부분의 크기가 감소될 수 있다.
2 개의 상이한 층에 각기 배치된 제1 접속 배선(51) 및 제2 접속 배선(52)은 다양한 라인의 금속 물질 및 활성 구역(6) 내의 전극들을 패터닝하는 단계에서 동시에 형성될 수 있다. 가령, 제1 접속 배선(51)은 스캔 라인 Y과 동일한 제조 단계에서 형성될 수 있으며, 제2 접속 배선(52)은 신호 라인 X와 동일한 제조 단계에서 형성될 수 있다. 따라서, 다중 층 구조물의 접속 배선 그룹을 형성하기 위해서 추가적인 제조 단계가 필요하지 않으며 제조 수율도 저하되지 않는다.
간략하게 말하자면, 이웃하는 제1 접속 배선(51)과 제2 접속 배선(52)은 이러한 배선을 패터닝하는 단계에서의 해상도의 한계보다 작은 갭을 갖도록 형성될 수 있다. 제1 접속 배선(51)과 제2 접속 배선(52)의 평면도에서(즉, 어레이 기판의 면 전체를 볼 때에), 이들 배선(51,52)은 중첩하지 않고서 형성될 수 있다. 그러나, 이들 배선들이 보다 작아진 화상-프레임 유사 구역에서 배치되기 때문에 평면도 상에서는 중첩되게 보일지라도, 이들 배선들 간에 놓인 절연층(33)에 의해서 이들 라인 간의 단락은 전혀 발생하지 않는다.
다음으로, 본 발명의 특정 실시예들이 설명된다. 이 실시예들에서, 신호 공급 라인은 스캔 라인 Y이며, 신호 공급 소스는 외부 주변부(10) 상에 실장된 구동 IC 칩(11)의 스캔 라인 구동부(11Y)이며, Y 접속부(31Y)의 각 입력부(40Y)와 각 해당 스캔 라인 Y은 배선 WY에 의해서 접속된다고 가정된다.
실시예 1
도 4에 도시된 바와 같이, 스캔 라인 Y(1,2,3,...)은 활성 구역(6)에 배치된다. 입력부(40Y)(1,2,3,...) 및 스캔 라인 Y와 해당 입력부(40Y)를 접속시키는 접속 배선 WY(1,2,3,...)은 외부 주변부(10)에 배치된다. 도 4에 도시된 실시예에서, 짝수 참조 번호 접속 배선 WY(2,4,6,...)은 스캔 라인 Y와 동일한 층에 배치된다. 홀수 참조 번호 접속 배선 WY(1,3,5,...)은 스캔 라인 Y의 층과 다른 층, 가령 신호 라인 X(미도시)과 동일한 층에 배치된다. 말할 필요도 없이, 활성 구역(6) 내의 모든 스캔 라인 Y은 동일한 층에 배치된다.
짝수 참조 번호 접속 배선 WY(2,4,6,...)은 홀수 참조 번호 접속 배선 WY(1,3,5,...)보다 낮은 층에 배치되고 이들 짝수 참조 번호 접속 배선과 홀수 참조 번호 접속 배선 간에는 절연층이 존재한다. 구체적으로, 짝수 참조 번호 접속 배선 WY(2,4,6,...)은 도 3에 도시된 제1 접속 배선(51)에 대응하고, 홀수 참조 번호 접속 배선 WY(1,3,5,...)은 도 3에 도시된 제2 접속 배선(52)에 대응한다. 간략하게 말하자면, 짝수 참조 번호 접속 배선 WY(2,4,6,...) 및 이 짝수 참조 번호 접속 배선 WY(2,4,6,...)과 인접하는 홀수 참조 번호 접속 배선 WY(1,3,5,...)은 서로 다른 층에 배치된다.
제1 접속 배선(51)은 동일한 층에 배치된 해당 스캔 라인 Y와 통합적으로 형성된다. 이로써, 제1 접속 배선(51)은 해당 스캔 라인 Y와 전기적으로 접속된다. 한편, 제2 접속 배선(52)은 제1 점퍼부(J1)를 통해서 서로 다른 층에 배치된 해당 스캔 라인 Y과 전기적으로 접속된다. 이 점퍼부는 비연속 배선을 위한 접속부에 대응한다. 동일한 구성이 이하에 기술될 점퍼부에도 적용된다.
도 5에 도시된 바와 같이, 제2 접속 배선(52)은 스캔 라인(Y)을 피복하는 제1 절연층(61) 상에 배치된다. 제1 점퍼부(J1)는 제2 접속 배선(52)을 피복하는 제2 절연층(62) 상에 배치된다. 제1 점퍼부(J1)는 제2 접속 배선(52)까지 제2 절연층(62)을 아래로 관통하여 있는 제1 컨택트 홀(H1)을 통해서 제2 접속 배선(52)에 전기적으로 접속되고, 스캔 라인 Y까지 제1 절연층(61) 및 제2 절연층(62)을 아래로 관통하여 있는 제2 컨택트 홀(H2)을 통해서 스캔 라인 Y에 전기적으로 접속된다. 제1 점퍼부(J1)는 활성 구역(6) 내에서의 금속 패턴 형성 단계와 동일한 시간에 형성될 수 있다. 가령, 제1 점퍼부(J1)는 화소 전극(8)과 동일한 물질로 형성될 수 있다. 따라서, 제1 점퍼부(J1)를 형성하기 위해서 추가적인 제조 단계가 필요 없다.
제1 접속 배선(51)에 대응하는 입력부 40Y(2,4,6,...)는 제1 접속 배선(51)과 동일한 층에 배치되고 제1 접속 배선(51)에 접속된 제1 입력 단자(71)를 포함한다. 제2 접속 배선(52)에 대응하는 입력부 40Y(1,3,5,...)는 제2 접속 배선(52)과 동일한 층에 배치되고 제2 접속 배선(52)에 접속된 제2 입력 단자(72)를 포함한다. 제1 접속 배선(51)과 제1 입력 단자(71)는 동일한 물질을 사용하여 동일한 단계로 형성될 수 있다. 본 실시예에서, 제1 접속 배선(51)과 제1 입력 단자(71)는 통합적으로 형성된다. 이와 마찬가지로, 제2 접속 배선(52)과 제2 입력 단자(72)는 동일한 물질을 사용하여 동일한 단계로 형성될 수 있다. 본 실시예에서, 제2 접속 배선(52)과 제2 입력 단자(72)는 통합적으로 형성된다.
입력부 40Y(1,2,3,4,...)는 구동 IC 칩(11)의 출력 단자에 접속된 다수의 입력 패드를 포함한다. 구체적으로, 도 6에 도시된 바와 같이, 제1 접속 배선(51)에 대응하는 입력부 40Y(2,4,6,...)는 입력 패드(71P)를 포함한다. 이 입력 패드(71P)는 제1 입력 단자(71)까지 제1 절연층(61) 및 제2 절연층(62)을 아래로 관통하여 있는 제2 컨택트 홀(H2)을 통해서 제1 입력 단자(71)에 전기적으로 접속된다. 제2 접속 배선(52)에 대응하는 입력부 40Y(1,3,5,...)는 입력 패드(72P)를 포함한다. 이 입력 패드(72P)는 제2 입력 단자(72)까지 제2 절연층(62)을 아래로 관통하여 있는 제1 컨택트 홀(H1)을 통해서 제2 입력 단자(72)에 전기적으로 접속된다. 입력 패드(71P,72P)는 활성 구역(6)에서의 금속 패턴 형성 단계와 동일한 시간에 형성될 수 있다. 가령, 입력 패드(71P,72P)는 화소 전극(8)과 동일한 물질로 형성될 수 있다.
이로써, 구동 IC 칩(11)의 출력 단자(11A)로부터 출력된 구동 신호는 입력 패드(71P) 및 제1 입력 단자(71)를 포함하는 입력부 40Y를 통해서 제1 접속 배선(51)에 공급되고 입력 패드(72P) 및 제2 입력 단자(72)를 포함하는 입력부 40Y를 통해서 제2 접속 배선(52)에 공급된다.
상술된 실시예 1에 따라서, 인접하는 접속 배선들 간의 단락의 발생을 방지하기에 충분한 공간 및 각 접속 배선의 단절의 발생을 방지하기에 충분한 라인 폭을 확보할 수 있다. 또한, 화상-프레임 형상 공간을 줄이고 화상-프레임 유사 부분 상에 배치된 접속 배선의 밀도를 증가시킬 수 있다. 이로써, 화상-프레임 유사 부분의 크기를 줄이고 배선 밀도를 증가시키면서, 신뢰성 테스트에서 결함이 발생하지 않으면서 높은 수율을 성취할 수 있는 디스플레이 장치를 제공할 수 있다.
상술된 실시예 1에서, 어떠한 점퍼부도 해당 스캔 라인과 입력부 간의 제1 접속 배선(51)을 통해서 연장된 배선 상에 존재하지 않으며 단일 점퍼부(제1 점퍼부)가 제2 접속 배선(52)을 통해서 연장되는 배선 상에 존재한다. 따라서, 점퍼부의 물질로서 상대적으로 낮은 시트 저항을 갖는 물질을 선택하는 것이 바람직하다. 가령, 점퍼부는 상대적으로 낮은 시트 저항을 갖는 금속 물질이면서 반사형 액정 디스플레이 장치에서 화소 전극(8)을 구성하는 알루미늄으로 형성될 수 있다. 또한, 점퍼부는 활성 구역(6)에서의 금속 패턴 형성 단계와 상이한 제조 단계에서 낮은 저항의 금속 물질로 형성될 수도 있다.
실시예 2
실시예 2에서, 실시예 1과 공통적인 구조적 부분은 동일한 참조 부호로 표시되고 이에 대한 상세한 설명은 생략된다.
도 7에 도시된 바와 같이, 스캔 라인 Y(1,2,3,...)는 활성 구역(6)에 배치된다. 입력부 (40Y)(1,2,3,...) 및 스캔 라인 Y와 해당 입력부(40Y)을 접속하는 접속 배선 WY(1,2,3,...)은 외부 주변부(10)에 위치한다. 도 7에 도시된 실시예에서, 짝수 참조 번호 접속 배선 WY(2,4,6,...)은 스캔 라인 Y와 동일한 층에 배치되며 도 3에 도시된 제1 접속 배선(51)에 대응한다. 홀수 참조 번호 접속 배선 WY(1,3,5,...)은 스캔 라인 Y의 층과 다른 층에 배치되며 도 3에 도시된 제2 접속 배선(52)에 대응한다. 간략하게 말하자면, 짝수 참조 번호 접속 배선 WY(2,4,6,...) 및 이 짝수 참조 번호 접속 배선 WY(2,4,6,...)과 인접하는 홀수 참조 번호 접속 배선 WY(1,3,5,...)은 서로 다른 층에 배치된다.
제1 접속 배선(51)은 동일한 층에 배치된 해당 스캔 라인 Y와 통합적으로 형성된다. 이로써, 제1 접속 배선(51)은 해당 스캔 라인 Y와 전기적으로 접속된다. 한편, 제2 접속 배선(52)은 제1 점퍼부(J1)를 통해서 다른 층에 배치된 해당 스캔 라인 Y과 전기적으로 접속된다. 제1 점퍼부(J1)를 통한 제2 접속 배선(52)과 해당 스캔 라인 Y 간의 접속 구조는 도 5에 도시된 바와 동일하다.
제1 접속 배선(51)에 대응하는 입력부 40Y(2,4,6,...)는 제1 접속 배선(51)과 다른 층에 배치되고 제2 점퍼부(J2)를 통해서 제1 접속 배선(51)에 접속된 제1 입력 단자(71)를 포함한다. 실시예 1과 마찬가지로, 제2 접속 배선(52)에 대응하는 입력부 40Y(1,3,5,...)는 제2 접속 배선(52)과 동일한 층에 배치되고 제2 접속 배선(52)에 접속된 제2 입력 단자(72)를 포함한다. 입력부 40Y을 구성하는 제1 입력 단자(71) 및 제2 입력 단자(72)는 동일한 물질을 사용하여 동일한 단계로 형성될 수 있다. 본 실시예에서, 제1 입력 단자(71) 및 제2 입력 단자(72)는 제2 접속 배선(52)과 동일한 시간에 형성된다. 이 경우에, 제2 입력 단자(72)와 제2 접속 배선(52)이 통합적으로 형성된다. 따라서, 제1 입력 단자(71)와 제2 입력 단자(72)는 동일한 층에 형성된다.
입력부 40Y(1,2,3,....)는 구동 IC 칩(11)의 출력 단자(11A)에 접속된 다수의 입력 패드를 포함한다. 구체적으로, 도 8에 도시된 바와 같이, 제1 접속 배선(51)에 대응하는 입력부 40Y(2,4,6,...)는 입력 패드(71P)를 포함한다. 이 입력 패드(71P)는 제1 접속 배선(51)까지 제1 절연층(61) 및 제2 절연층(62)을 아래로 관통하여 있는 제2 컨택트 홀(H2)을 통해서 제1 접속 배선(51)에 전기적으로 접속되고 제1 입력 단자(71)까지 제2 절연층(62)을 아래로 관통하여 있는 제1 컨택트 홀(H1)을 통해서 제1 입력 단자(71)에 전기적으로 접속된다. 이 경우에, 입력 패드(71P)는 제2 점퍼부(J2) 구실을 한다. 한편, 제2 접속 배선(52)에 대응하는 입력부 40Y(1,3,5,...)는 입력 패드(72P)를 포함한다. 이 입력 패드(72)의 구조는 실시예 1에 도시된 바와 동일하다. 입력 패드(71P) 및 입력 패드(72P)는 활성 구역(6)에서의 금속 패턴의 형성 단계와 동일한 시간에 형성될 수 있다. 가령, 입력 패드(71P) 및 입력 패드(72P)는 화소 전극(8)과 동일한 물질로 형성될 수 있다.
이로써, 구동 IC 칩(11)의 출력 단자(11A)로부터 출력된 구동 신호는 입력 패드(71P) 및 제1 입력 단자(71)를 포함하는 입력부 40Y를 통해서 제1 접속 배선(51)에 공급되고 입력 패드(72P) 및 제2 입력 단자(72)를 포함하는 입력부 40Y를 통해서 제2 접속 배선(52)에 공급된다.
상술된 실시예 2에 따라서, 실시예 1과 동일한 장점이 획득된다. 게다가, 실시예 2를 따르면, 인접하는 접속 배선들을 상이한 층에 배치하고 인접하는 제1 입력 단자와 제2 입력 단자를 동일한 층에 배치할 수 있다. 이로써, 이웃하는 입력 단자 간의 계단형 부분이 형성되지 않으며 구동 IC 칩(11)으로의 접속을 위한 입력 패드의 형상이 균일하게 될 수 있다. 이로써, 구동 IC 칩(11)의 접속 시에 결함이 발생하지 않는다.
또한, 인접하는 제1 접속 배선과 제2 접속 배선이 다른 층에 배치되고 동일한 개수의 점퍼부가 입력부와 스캔 라인 간에 제공된다. 구체적으로, 제1 접속 배선(51)은 입력부 40Y와 스캔 라인 Y 간의 제2 점퍼부(J2)를 포함한다. 제2 접속 배선(52)은 입력부 40Y와 스캔 라인 Y 간의 제1 점퍼부(J1)를 포함한다. 따라서, 점퍼부가 상대적으로 높은 저항을 갖는 물질로 형성된다고 하여도, 점퍼부의 존재로 인한 배선 저항은 이웃하는 접선 배선 간에서는 실질적으로 균일하게 된다. 이로써, 각각의 접속 배선으로부터의 구동 신호로 인해서 디스플레이 품질이 영향을 받는 것이 억제될 수 있다.
제1 점퍼부 및 제2 점퍼부는 동일한 물질로 동일한 단계에서 형성될 수 있다. 이로써, 점퍼부를 형성하기 위한 어떠한 추가적인 제조 단계도 필요하지 않게 된다.
실시예 3
실시예 3에서, 실시예 1 및 실시예 2와 공통적인 구조적 부분은 동일한 참조 부호로 표시되고 이에 대한 상세한 설명은 생략된다.
도 9a에 도시된 바와 같이, 스캔 라인 Y(1,2,3,...)는 활성 구역(6)에 배치된다. 입력부 (40Y)(1,2,3,...) 및 스캔 라인 Y와 해당 입력부(40Y)를 접속하는 접속 배선 WY(1,2,3,...)은 외부 주변부(10)에 위치한다. 도 9a에 도시된 실시예에서, 짝수 참조 번호 접속 배선 WY(2,4,6,...)은 스캔 라인 Y와 동일한 층에 배치되며 도 3에 도시된 제1 접속 배선(51)에 대응한다. 홀수 참조 번호 접속 배선 WY(1,3,5,...)은 스캔 라인 Y의 층과 다른 층에 배치되며 도 3에 도시된 제2 접속 배선(52)에 대응한다. 간략하게 말하자면, 짝수 참조 번호 접속 배선 WY(2,4,6,...) 및 이 짝수 참조 번호 접속 배선 WY(2,4,6,...)과 인접하는 홀수 참조 번호 접속 배선 WY(1,3,5,...)은 서로 다른 층에 배치된다.
제1 접속 배선(51)은 동일한 층에 있는 해당 스캔 라인 Y와 제3 점퍼부(J3)를 통해서 전기적으로 접속된다. 한편, 제2 접속 배선(52)은 제1 점퍼부(J1)를 통해서 다른 층에 배치된 해당 스캔 라인 Y과 전기적으로 접속된다. 제1 점퍼부(J1)를 통한 제2 접속 배선(52)과 해당 스캔 라인 Y 간의 접속 구조는 도 5에 도시된 바와 동일하다.
도 10에 도시된 바와 같이, 제3 점퍼부(J3)는 제2 절연층(62) 상에 배치된다. 이 제3 점퍼부(J3)는 제1 접속 배선(51)까지 제1 절연층(61) 및 제2 절연층(62)을 아래로 관통하여 있는 제2 컨택트 홀(H2)을 통해서 제1 접속 배선(51)에 전기적으로 접속되고 스캔 라인 Y까지 제1 절연층(61) 및 제2 절연층(62)을 아래로 관통하여 있는 제2 컨택트 홀(H2)을 통해서 스캔 라인 Y에 전기적으로 접속된다. 제3 점퍼부(J3)는 활성 구역(6)에서의 금속 패턴 형성 단계와 동일한 시간에 형성될 수 있다. 가령, 제3 점퍼부(J3)는 화소 전극(8)과 동일한 물질로 형성될 수 있다. 따라서, 이 제3 점퍼부(J3)를 형성하기 위한 어떠한 추가적인 제조 단계도 필요하지 않게 된다.
제1 접속 배선(51)에 대응하는 입력부 40Y(2,4,6,...)는 제1 접속 배선(51)과 다른 층에 배치되고 제2 점퍼부(J2)를 통해서 제1 접속 배선(51)에 접속된 제1 입력 단자(71)를 포함한다. 제2 접속 배선(52)에 대응하는 입력부 40Y(1,3,5,...)는 제2 접속 배선(52)과 동일한 층에 배치되고 제4 점퍼부(J4)를 통해서 제2 접속 배선(52)에 접속된 제2 입력 단자(72)를 포함한다. 입력부 40Y을 구성하는 제1 입력 단자(71) 및 제2 입력 단자(72)는 동일한 물질을 사용하여 동일한 단계로 형성될 수 있다. 본 실시예에서, 제1 입력 단자(71) 및 제2 입력 단자(72)는 제2 접속 배선(52)과 동일한 시간에 형성된다. 따라서, 제1 입력 단자(71)와 제2 입력 단자(72)는 동일한 층에 형성된다.
입력부 40Y(1,2,3,....)는 구동 IC 칩(11)의 출력 단자(11A)에 접속된 다수의 입력 패드를 포함한다. 구체적으로, 도 11에 도시된 바와 같이, 제1 접속 배선(51)에 대응하는 입력부 40Y(2,4,6,...)는 입력 패드(71P)를 포함한다. 이 입력 패드(71P)는 제1 접속 배선(51)까지 제1 절연층(61) 및 제2 절연층(62)을 아래로 관통하여 있는 제2 컨택트 홀(H2)을 통해서 제1 접속 배선(51)에 전기적으로 접속되고 제1 입력 단자(71)까지 제2 절연층(62)을 아래로 관통하여 있는 제1 컨택트 홀(H1)을 통해서 제1 입력 단자(71)에 전기적으로 접속된다. 이 경우에, 입력 패드(71P)는 제2 점퍼부(J2) 구실을 한다.
한편, 제2 접속 배선(52)에 대응하는 입력부 40Y(1,3,5,...)는 입력 패드(72P)를 포함한다. 이 입력 패드(72P)는 제2 접속 배선(52)까지 제2 절연층(62)을 아래로 관통하여 있는 제1 컨택트 홀(H1)을 통해서 제2 접속 배선(52)에 전기적으로 접속되고 제2 입력 단자(72)까지 제2 절연층(62)을 아래로 관통하여 있는 제1 컨택트 홀(H1)을 통해서 제2 입력 단자(72)에 전기적으로 접속된다. 이 경우에, 입력 패드(72P)는 제4 점퍼부(J4) 역할을 한다.
입력 패드(71P,72P)는 활성 구역(6)에서의 금속 패턴 형성 단계와 동일한 시간에 형성될 수 있다. 가령, 입력 패드(71P,72P)는 화소 전극(8)과 동일한 물질로 형성될 수 있다.
이로써, 구동 IC 칩(11)의 출력 단자(11A)로부터 출력된 구동 신호는 입력 패드(71P) 및 제1 입력 단자(71)를 포함하는 입력부 40Y를 통해서 제1 접속 배선(51)에 공급되고 입력 패드(72P) 및 제2 입력 단자(72)를 포함하는 입력부 40Y를 통해서 제2 접속 배선(52)에 공급된다.
상술된 실시예 3에 따르면, 실시예 2의 효과와 동일한 유리한 효과가 획득될 수 있다.
또한, 인접하는 제1 및 제2 접속 배선들이 상이한 층에 배치될 수 있으면서 이 인접하는 제1 접속 배선과 제2 접속 배선이 입력부와 스캔 라인 간에 제공된 동일한 개수의 점퍼부를 갖게 된다. 구체적으로, 제1 접속 배선(51)은 입력부 40Y와 스캔 라인 Y 간의 제2 점퍼부(J2) 및 점퍼부(J3)를 포함한다. 제2 접속 배선(52)은 입력부 40Y와 스캔 라인 Y 간의 제1 점퍼부(J1) 및 제4 점퍼부(J4)를 포함한다. 따라서, 점퍼부가 상대적으로 높은 저항을 갖는 물질로 형성된다고 하여도, 점퍼부의 존재로 인한 배선 저항은 이웃하는 접선 배선 간에서는 실질적으로 균일하게 된다. 이로써, 각각의 접속 배선으로부터의 구동 신호로 인해서 디스플레이 품질이 영향을 받는 것이 억제될 수 있다.
제1 점퍼부 내지 제4 점퍼부는 동일한 물질로 동일한 단계에서 형성될 수 있다. 이로써, 이들 점퍼부를 형성하기 위한 어떠한 추가적인 제조 단계도 필요하지 않게 된다.
상술된 실시예 3에서, 제3 점퍼부(J3) 및 제4 점퍼부(J4)는 동일한 층에 배치된 배선들을 접속시키거나 동일한 층에 배치된 배선과 입력 단자를 접속시켜서 더미 점퍼부(dummy jumper sections) 역할을 한다. 접속 배선들이 해당 입력부와 스캔 라인 간에서 상이한 길이를 갖는 경우가 있다. 이 경우에, 더미 점퍼부의 저항값을 조절함으로써, 접속 배선들 간의 저항 차이가 상쇄되거나 제로가 될 수 있다. 또한, 이러한 더미 점퍼부를 제공함으로써, 입력 단자와 스캔 라인이 배치되는 층들을 균일화시킬 수 있다. 달리 말하면, 더미 점퍼부가 층의 역할을 대신할 수 있게 된다. 이로써, 도 9b에 도시된 바와 같이, 모든 입력 단자와 모든 스캔 라인을 동일한 층에 배치할 수 있다.
상기 실시예 1 내지 3에서, 서로 인접하는 제1 접속 배선(51)과 제2 접속 배선(52)을 언제나 동일한 물질로 형성할 수 있는 것은 아니다. 제1 접속 배선(51)이 스캔 라인 Y와 동일한 단계에서 형성되고 제1 접속 배선(51)과 스캔 라인 Y의 물질이 시트 저항 R1를 갖는다고 가정하자. 한편, 제2 접속 배선(52)이 신호 라인 X와 동일한 단계에서 형성되고 제2 접속 배선(52)과 신호 라인 X의 물질이 시트 저항 R2를 갖는다고 가정하자. 만일에 제1 접속 배선(51)과 제2 접속 배선(52)이 동일한 라인 폭을 갖는다고 하면, 배선들 간에 저항 차가 발생할 것이다.
이러한 문제를 해결하기 위해서, 도 12에 도시된 바와 같이, 제1 접속 배선(51)의 시트 저항 R1에 대한 라인 폭 a1의 비율(a1/R1)이 제2 접속 배선(52)의 시트 저항 R2에 대한 라인 폭 a2의 비율(a2/R2)과 실질적으로 동일하게 설정된다. 각 물질의 시트 저항은 특성 값이기 때문에, 각 접속 배선의 라인 폭은 시트 저항에 따라서 조절될 수 있다. 이로써, 배선들 간의 저항 차이가 상쇄 또는 제로가 될 수 있다.
상술한 바와 같이, 본 발명의 실시예에 따라서, 활성 구역의 외부 주변부 상에 배치된 다수의 접속 배선들 중 서로 인접하는 접속 배선들은 다른 층에 배치될 수 있다. 이로써, 외부 주변부 크기가 감소되고(화상-프레임 형상 영역의 크기가 감소되고), 외부 주변부에 배치된 접속 배선의 밀도가 증가된다(배선 밀도가 증가된다). 이러한 화상-프레임 형상 영역의 크기가 감소되고 배선 밀도가 증가되는 경우에도, 각 배선의 적합한 배선 폭 및 배선들 간의 충분한 갭을 형성할 수 있어서 신뢰성 테스트에 있어서 결함 발생이 방지되고 수율도 개선된다.
본 발명은 상기 실시예들로만 한정되는 것이 아니다. 실제로, 구조적 요소들이 본 발명의 범위 내에서 수정될 수도 있다. 본 실시예들에서 개시된 여러 구조적 요소들을 적절하게 조합시킴으로써 다양한 수정 및 변경이 가능하다. 가령, 본 실시예들에서 개시된 모든 구조적 요소들 중 몇몇 구조적 요소들은 생략될 수 있다. 또한, 상이한 실시예들에서 구조적 요소들이 적합하게 결합될 수도 있다.
가령, 본 발명의 디스플레이 장치는 상술한 액정 디스플레이 장치로만 한정되는 것이 아니며 디스플레이 요소로서 자기 발광형 요소를 포함하는 유기 발광 디스플레이 장치에 적용될 수도 있다.
상술한 실시예에서, 신호 공급 배선은 스캔 라인으로서 기술되었다. 그러나, 신호 공급 배선은 신호 라인이 될 수 있으며 어레이 기판의 외부 주변부 상에 배치된 다른 배선을 포함할 수 있다. 신호 공급 소스는 어레이 기판 상에 배치된 구동 IC 칩으로서 기술되었다. 그러나, 구동 IC 칩(11)이 액정 디스플레이 패널(1) 상에 직접적으로 실장되지 않은 경우에, 가령 신호 공급 소스가 제1 접속부(32)에 접속된 유연성 인쇄 회로(FPC) 상에 제공된 경우에, 제2 접속부 내의 입력부가 본 실시예들을 참조하여 기술된 구조들을 가질 수 있다.
상술된 실시예 2 및 3에서, 짝수 참조 번호 배선 WY(2,4,6,...)이 스캔 라인 Y와 동일한 층에 배치된 제1 접속 배선(51)에 대응하고, 홀수 참조 번호 배선 WY(1,3,5,...)은 스캔 라인 Y과 다른 층에 배치된 제2 접속 배선(52)에 대응하였다. 이와 달리, 짝수 참조 번호 배선 WY(2,4,6,...)이 스캔 라인 Y와 상이한 층에 배치된 제2 접속 배선(52)에 대응하고, 홀수 참조 번호 배선 WY(1,3,5,...)은 스캔 라인 Y과 동일한 층에 배치된 제1 접속 배선(51)에 대응할 수 있다.
또한, 상술된 실시예 2 및 3에서, 제1 접속 배선(51)에 대응하는 입력부 40Y(2,4,6,...)는 제1 접속 배선(51)과 상이한 층에 배치된 제1 입력 단자(71)를 포함하고 제2 접속 배선(52)에 대응하는 입력부 40Y(1,3,5,...)는 제2 접속 배선(52)과 동일한 층에 배치된 제2 입력 단자(72)를 포함하였다. 그러나, 접속 배선과 입력부가 배치된 층들 간의 관계는 본 실시예로만 한정되는 것이 아니다. 입력부 40Y(2,4,6,...)는 제1 접속 배선(51)과 동일한 층에 배치된 제1 입력 단자(71)를 포함하고 입력부 40Y(1,3,5,...)는 제2 접속 배선(52)과 상이한 층에 배치된 제2 입력 단자(72)를 포함할 수 있다. 또한, 이들 입력부는 제1 접속 배선(51)과 제2 접속 배선(52)의 층과 다른 층에 배치될 수도 있다.
본 발명을 통해서 인접하는 접속 배선들 간의 단락의 발생을 방지하기에 충분한 공간 및 각 접속 배선의 단절의 발생을 방지하기에 충분한 라인 폭을 확보할 수 있다. 또한, 화상-프레임 형상 공간을 줄이고 화상-프레임 유사 부분 상에 배치된 접속 배선의 밀도를 증가시킬 수 있다. 이로써, 화상-프레임 유사 부분의 크기를 줄이고 배선 밀도를 증가시키면서, 신뢰성 테스트에서 결함이 발생하지 않으면서 높은 수율을 성취할 수 있는 디스플레이 장치를 제공할 수 있다.

Claims (13)

  1. 디스플레이 장치로서,
    다수의 화소 및 상기 화소들에 구동 신호들을 공급하는 다수의 신호 공급 배선으로 구성된 활성 구역과,
    상기 활성 구역 외부에 배치되고 상기 신호 공급 배선들로 공급될 상기 구동 신호들을 입력하도록 작동하는 다수의 입력부와,
    상기 신호 공급 배선들과 상기 입력부들을 접속시키는 다수의 접속 배선
    을 포함하며,
    상기 접속 배선들 중에서 서로 인접하는 제1 접속 배선과 제2 접속 배선은 절연층을 통해서 상이한 층들에 배치되고,
    상기 제1 접속 배선은 상기 신호 공급 배선과 동일한 층에 배치되고, 또한 비연속 배선 또는 단자를 전기적으로 접속하는 접속부인 점퍼부를 통해서 상기 신호 공급 배선에 접속되고,
    상기 제2 접속 배선은 상기 신호 공급 배선과 상이한 층에 배치되고, 또한 비연속 배선 또는 단자를 전기적으로 접속하는 접속부인 점퍼부를 통해서 상기 신호 공급 배선에 접속되는
    디스플레이 장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 입력부들은,
    상기 제1 접속 배선과 동일한 층에 배치되고 상기 제1 접속 배선에 접속된 제1 입력 단자와,
    상기 제2 접속 배선과 동일한 층에 배치되고 상기 제2 접속 배선에 접속된 제2 입력 단자를 포함하는
    디스플레이 장치.
  5. 제1항에 있어서,
    상기 입력부들은,
    상기 제1 접속 배선과 상이한 층에 배치되고, 또한 비연속 배선 또는 단자를 전기적으로 접속하는 접속부인 점퍼부를 통해서 상기 제1 접속 배선에 접속된 제1 입력 단자와,
    상기 제2 접속 배선과 동일한 층에 배치되고 상기 제2 접속 배선에 접속된 제2 입력 단자를 포함하는
    디스플레이 장치.
  6. 제1항에 있어서,
    상기 입력부들은,
    상기 제1 접속 배선과 상이한 층에 배치되고, 또한 비연속 배선 또는 단자를 전기적으로 접속하는 접속부인 점퍼부를 통해서 상기 제1 접속 배선에 접속된 제1 입력 단자와,
    상기 제2 접속 배선과 동일한 층에 배치되고, 또한 비연속 배선 또는 단자를 전기적으로 접속하는 접속부인 점퍼부를 통해서 상기 제2 접속 배선에 접속된 제2 입력 단자를 포함하는
    디스플레이 장치.
  7. 제1항에 있어서,
    상기 제1 접속 배선과 상기 제2 접속 배선은 동일한 수의, 비연속 배선 또는 단자를 전기적으로 접속하는 접속부인 점퍼부를 통해서 상기 입력부들과 상기 신호 공급 배선들 간에 접속된
    디스플레이 장치.
  8. 제7항에 있어서,
    상기 점퍼부들은 동일한 물질로 형성된
    디스플레이 장치.
  9. 제7항에 있어서,
    상기 활성 구역은 각각의 화소 내에 배치된 화소 전극들을 포함하며,
    상기 점퍼부들은 상기 화소 전극들과 동일한 물질로 형성된
    디스플레이 장치.
  10. 제1항에 있어서,
    상기 제1 접속 배선의 시트 저항에 대한 라인 폭의 비율은 상기 제2 접속 배선의 시트 저항에 대한 라인 폭의 비율과 동일한
    디스플레이 장치.
  11. 제1항에 있어서,
    상기 입력부들은 상기 구동 신호들을 상기 신호 공급 배선들로 공급하는 신호 공급 소스의 출력 단자들에 접속된 입력 패드들을 포함하는
    디스플레이 장치.
  12. 제1항에 있어서,
    상기 신호 공급 배선들은, 상기 화소들의 행들을 따라 연장된 다수의 스캔 라인 및 상기 스캔 라인들과 상이한 층에서 상기 화소들의 열들을 따라 연장된 다수의 신호 라인을 포함하고,
    상기 제1 접속 배선은 상기 신호 라인과 동일한 층에 배치되고,
    상기 제2 접속 배선은 상기 스캔 라인과 동일한 층에 배치되는
    디스플레이 장치.
  13. 제1항에 있어서,
    상기 제1 접속 배선과 상기 제2 접속 배선과의 접속 배선 간의 갭을 갖고, 상기 제1 접속 배선과 상기 제2 접속 배선이 중첩되지 않는 디스플레이 장치.
KR1020050129464A 2004-12-27 2005-12-26 디스플레이 장치 KR100778168B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004378261 2004-12-27
JPJP-P-2004-00378261 2004-12-27

Publications (2)

Publication Number Publication Date
KR20060074854A KR20060074854A (ko) 2006-07-03
KR100778168B1 true KR100778168B1 (ko) 2007-11-22

Family

ID=36611026

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050129464A KR100778168B1 (ko) 2004-12-27 2005-12-26 디스플레이 장치

Country Status (4)

Country Link
US (1) US20060139551A1 (ko)
KR (1) KR100778168B1 (ko)
CN (1) CN100416353C (ko)
TW (1) TW200638094A (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100766895B1 (ko) * 2005-08-24 2007-10-15 삼성에스디아이 주식회사 표시 장치
KR101232160B1 (ko) * 2006-06-16 2013-02-12 엘지디스플레이 주식회사 표시장치와 그 제조방법
KR101448005B1 (ko) * 2007-05-17 2014-10-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101433109B1 (ko) * 2007-10-16 2014-08-26 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP5394655B2 (ja) 2008-04-28 2014-01-22 株式会社ジャパンディスプレイ 液晶表示装置
US9107328B2 (en) 2012-06-13 2015-08-11 Shenzhen China Star Optoelectronics Technology Co., Ltd. PCB for LCD device and LCD device
CN102724811B (zh) * 2012-06-13 2015-05-06 深圳市华星光电技术有限公司 一种液晶显示装置用pcb板及液晶显示装置
TWI486928B (zh) * 2012-11-16 2015-06-01 Au Optronics Corp 顯示面板及其檢測方法
CN104076567A (zh) * 2014-07-22 2014-10-01 深圳市华星光电技术有限公司 阵列基板及其制造方法、显示装置
KR102432645B1 (ko) * 2015-06-18 2022-08-17 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
KR102494779B1 (ko) * 2015-12-22 2023-02-02 엘지디스플레이 주식회사 터치 겸용 액정 표시 장치
CN107305757A (zh) * 2016-04-21 2017-10-31 瀚宇彩晶股份有限公司 显示装置
WO2018003795A1 (ja) 2016-06-27 2018-01-04 シャープ株式会社 表示装置
KR102665178B1 (ko) 2016-09-21 2024-05-14 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
CN113809137A (zh) * 2016-09-21 2021-12-17 索尼半导体解决方案公司 显示装置和电子设备
CN106169486A (zh) * 2016-09-30 2016-11-30 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
US10663822B2 (en) 2016-10-14 2020-05-26 Hannstar Display Corporation Display panel and manufacturing method thereof
CN107957645A (zh) * 2016-10-14 2018-04-24 瀚宇彩晶股份有限公司 显示面板与其制作方法
KR102593485B1 (ko) 2016-12-02 2023-10-24 삼성디스플레이 주식회사 표시 장치
KR102385629B1 (ko) * 2017-08-25 2022-04-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판
WO2019187161A1 (ja) 2018-03-30 2019-10-03 シャープ株式会社 表示デバイス
CN108732833A (zh) * 2018-05-24 2018-11-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR20210013449A (ko) 2019-07-25 2021-02-04 삼성디스플레이 주식회사 표시 장치
CN112068366B (zh) * 2020-09-04 2021-08-24 深圳市华星光电半导体显示技术有限公司 显示面板及显示面板制作方法
CN115799245A (zh) * 2020-11-30 2023-03-14 厦门天马微电子有限公司 一种显示面板及显示装置
CN115542622A (zh) * 2022-09-21 2022-12-30 武汉华星光电技术有限公司 显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09311341A (ja) * 1996-05-23 1997-12-02 Advanced Display:Kk 液晶表示装置
KR20020075951A (ko) * 2001-03-26 2002-10-09 엘지.필립스 엘시디 주식회사 액정 표시 장치의 실장 방법 및 그 구조
JP2004053702A (ja) * 2002-07-17 2004-02-19 Hitachi Displays Ltd 液晶表示装置
KR20040016222A (ko) * 2002-08-16 2004-02-21 엘지.필립스 엘시디 주식회사 액정표시패널
KR20040021987A (ko) * 2002-09-06 2004-03-11 엘지.필립스 엘시디 주식회사 액정표시장치의 입력배선 및 그 형성방법
KR20040024666A (ko) * 2002-09-16 2004-03-22 삼성전자주식회사 액정 표시 장치 및 이의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294897A (ja) * 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板ならびにそれを用いた表示装置および電子機器
JP2001077501A (ja) * 1999-09-03 2001-03-23 Seiko Epson Corp フレキシブル配線基板、電気光学装置および電子機器
JP4584387B2 (ja) * 1999-11-19 2010-11-17 シャープ株式会社 表示装置及びその欠陥修復方法
KR100390456B1 (ko) * 2000-12-13 2003-07-07 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그 제조방법
TW543917U (en) * 2002-01-23 2003-07-21 Chunghwa Picture Tubes Ltd Flat display panel and its apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09311341A (ja) * 1996-05-23 1997-12-02 Advanced Display:Kk 液晶表示装置
KR20020075951A (ko) * 2001-03-26 2002-10-09 엘지.필립스 엘시디 주식회사 액정 표시 장치의 실장 방법 및 그 구조
JP2004053702A (ja) * 2002-07-17 2004-02-19 Hitachi Displays Ltd 液晶表示装置
KR20040016222A (ko) * 2002-08-16 2004-02-21 엘지.필립스 엘시디 주식회사 액정표시패널
KR20040021987A (ko) * 2002-09-06 2004-03-11 엘지.필립스 엘시디 주식회사 액정표시장치의 입력배선 및 그 형성방법
KR20040024666A (ko) * 2002-09-16 2004-03-22 삼성전자주식회사 액정 표시 장치 및 이의 제조방법

Also Published As

Publication number Publication date
CN100416353C (zh) 2008-09-03
TW200638094A (en) 2006-11-01
CN1800925A (zh) 2006-07-12
US20060139551A1 (en) 2006-06-29
KR20060074854A (ko) 2006-07-03

Similar Documents

Publication Publication Date Title
KR100778168B1 (ko) 디스플레이 장치
US8395744B2 (en) Display device including dummy pixel region
JP2006209089A (ja) 表示装置
KR100679521B1 (ko) 액정표시장치 제조방법
US7038484B2 (en) Display device
KR101313918B1 (ko) 디바이스 기판
US20070182909A1 (en) Horizontal stripe liquid crystal display device
JP4886278B2 (ja) 表示装置
KR20040060619A (ko) 액정 표시 장치
JP2007011368A (ja) 表示パネル、それを具備する表示装置、及びその製造方法
JP2007192968A (ja) 液晶表示装置
KR100531388B1 (ko) 표시 장치
US10353254B2 (en) Electro-optical device and electronic apparatus
JP5431993B2 (ja) 表示装置
JP2009093023A (ja) 表示装置
US20080007667A1 (en) Display device
KR101427135B1 (ko) 씨오지 타입 액정표시장치용 어레이 기판
KR20160141368A (ko) 네로우 베젤 디스플레이 장치
KR101021747B1 (ko) 액정표시장치
JP2008241801A (ja) 電気光学装置用基板、この基板を用いた電気光学装置及びこの電気光学装置を搭載した電子機器。
KR101048710B1 (ko) 액정 표시 장치
JP2009092695A (ja) 液晶表示装置
KR20050110393A (ko) 액정표시장치
KR20050068162A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131104

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141112

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151106

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161104

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171103

Year of fee payment: 11