JP2004053702A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2004053702A JP2004053702A JP2002207691A JP2002207691A JP2004053702A JP 2004053702 A JP2004053702 A JP 2004053702A JP 2002207691 A JP2002207691 A JP 2002207691A JP 2002207691 A JP2002207691 A JP 2002207691A JP 2004053702 A JP2004053702 A JP 2004053702A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- line
- liquid crystal
- drain
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13456—Cell terminals located on one side of the display only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】周辺領域を狭くした液晶表示装置を提供する。特に、周辺領域に配置した接続線の断線、または短絡を抑制した液晶表示装置を提供する。
【解決手段】液晶表示装置は画素電極を有する画素領域と画素領域を囲む周辺領域とを有し、画素領域にはゲート線とドレイン線が配線され、周辺領域にはゲートドライバとドレインドライバが配置されている。ゲートドライバと複数のゲート線とを接続する複数のゲート接続線は周辺領域で積層されている。
【選択図】 図１
【解決手段】液晶表示装置は画素電極を有する画素領域と画素領域を囲む周辺領域とを有し、画素領域にはゲート線とドレイン線が配線され、周辺領域にはゲートドライバとドレインドライバが配置されている。ゲートドライバと複数のゲート線とを接続する複数のゲート接続線は周辺領域で積層されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に係り、特に画像表示領域を拡大した液晶表示装置に関する。
【０００２】
液晶表示装置は、テレビ、パソコン、携帯用端末のディスプレイ等に使用されている。
【０００３】
特に、アクティブ・マトリックス方式の液晶表示装置は、液晶を介在して互いに対向配置される透明基板を備えている。
【０００４】
【従来の技術】
図２０は従来の液晶表示装置の製造途中の透明基板及びその周辺の配線図である。
【０００５】
透明基板のうち一方の透明基板の液晶側の面は、ｘ方向（横方向）に延在しｙ方向（縦方向）に並設されるゲート線群ＧＷと、このゲート線群と絶縁されてｙ方向に延在しｘ方向に並設されるドレイン（またはソース）線群ＤＷとを備えている。
【０００６】
互いに交差するゲート線群とドレイン線群とで囲まれる各領域に、該ゲート線からの走査信号によってオンするスイッチング素子と、該ドレイン線からの映像信号が前記スイッチング素子を介して供給される画素電極とが形成されて、いわゆる画素が構成されている。これらゲート線群とドレイン線群とで囲まれた領域が画素領域ＡＲである。
【０００７】
【発明が解決しようとする課題】
携帯機器において、携帯機器本体は小型化され、一方、情報の認識性を良好にするために画像表示領域は拡大している。そのため、液晶表示装置は、透明基板における画素領域の割合が増加し、画素領域を取り囲む周辺領域の割合が減少している。液晶表示装置における周辺領域は液晶駆動用の回路チップ（以下ドライバという）や接続用の配線が配置されている。
【０００８】
ゲート線ＧＷおよびドレイン線ＤＷは周辺領域に配置されたゲート接続線ＧＣおよびドレイン接続線ＤＣを介してゲートドライバおよびドレインドライバと夫々電気的に接続している。画像表示領域を大きくした液晶表示装置は、周辺領域が狭いためゲート接続線ＧＣまたはドレイン接続線ＤＣの間隔が狭くなり、接続線間で電気的に短絡するという問題がある。また、接続線を細くすると断線が問題となる。
【０００９】
さらに周辺領域の狭小化にともない、ドライバの設置領域も小さくなっている。
【００１０】
ゲートドライバＧＤｒは画素領域側の長辺にゲート信号の出力端子を持っている。ゲート接続線ＧＣはゲートドライバＧＤｒの下を通ってゲート共通線ＧＣＯＭにつながっている。そのため、ゲートドライバＧＤｒのパネル短辺側には信号発信用または受信用の端子を設置できなかった。
【００１１】
【課題を解決するための手段】
液晶表示装置は、液晶を介在して互いに対向配置される透明基板を備えている。一方の透明基板は、ｘ方向（横方向）に延在しｙ方向（縦方向）に並設される複数のゲート線と、この複数のゲート線と絶縁されてｘ方向に延在しｙ方向に並設される複数のドレイン（またはソース）線とを備えている。またこの透明基板はこれら複数のゲート線と複数のドレイン線とで形成された画素領域を取り囲んで周辺領域を備えている。
【００１２】
複数のゲート線は周辺領域に形成された複数のゲート接続線と繋がっている。この複数のゲート接続線は周辺領域で積層している。
【００１３】
また、ゲート接続線はドライバを設置した辺と異なる辺からゲート共通線に向けて延在する。
【００１４】
さらに、ゲートドライバの下にドレイン接続線が配置してある。
【００１５】
このように構成することで周辺領域を小さくした液晶表示装置を提供できる。
【００１６】
【発明の実施の形態】
以下、本発明の第１の実施例を図面を参照して説明する。
【００１７】
各実施例において、同じ機能の部位には同じ参照番号を付けた。
【００１８】
図１は、本発明による液晶表示装置の基板の平面図である。また、図１は、有効画面の対角方向の寸法が約５．０８ｃｍの携帯端末用の液晶表示装置の平面図であり、画素電極を形成した透明基板の平面図である。図１の液晶表示装置はアクティブ・マトリクス方式を採用している。
【００１９】
アクティブ・マトリックス方式の液晶表示装置は、互いに対向配置される多角形の基板を備えており、第１の基板と第２の基板との間に液晶層を有する。
【００２０】
第２の基板には共通電極が形成されている。また共通電極と画素電極とでコンデンサが形成され、電圧を保持している。
【００２１】
また第１の基板ＰＮＬ１の液晶側の面は、ｘ方向（横方向）に延在しｙ方向（縦方向）に並設されるゲート線群ＧＷと、ゲート線群ＧＷと絶縁されてｘ方向に延在しｙ方向に並設されるドレイン線群（またはソース線群という）ＤＷとを備えている。
【００２２】
互いに交差するゲート線とドレイン線とで囲まれる各領域に、該ゲート線からの走査信号によってオンするスイッチング素子と、該ドレイン線からの映像信号が前記スイッチング素子を介して供給される画素電極とが形成されて、いわゆる画素が構成されている。スイッチング素子としては薄膜トランジスタがある。
【００２３】
ゲートドライバＧＤｒとドレインドライバＤＤｒの各１つのドライバはパネルＰＮＬの短辺の片側にフリップチップ方式で実装してある。ゲートドライバＧＤｒはゲート線ＧＷに接続し、ドレインドライバはドレイン線ＤＷに接続している。
【００２４】
図１には複数あるゲート線ＧＷの内の一部を記載した。ドライバから最も遠い画素を制御するゲート線ＧＷ１、ゲート線ＧＷ１に隣り合うゲート線ＧＷ２、画面中央の画素を制御するゲート線ＧＷ４、ゲート線ＧＷ４と隣り合いドライバから遠い側に位置するゲート線ＧＷ３、ゲート線ＧＷ４と隣り合いドライバ側に位置する画素を制御するゲート線ＧＷ５、ゲート線ＧＷ５と隣り合うゲート線ＧＷ６、最もドライバに近い画素を制御するゲート線ＧＷｍ、ゲート線ＧＷｍに隣り合うゲート線ＧＷｍ−１を記載してある。各ゲート線ＧＷ１，ＧＷ２，ＧＷ３，ＧＷ４，ＧＷ５，ＧＷ６，ＧＷｍ−１，ＧＷｍはゲート接続線ＧＣ１，ＧＣ２，ＧＣ３，ＧＣ４，ＧＣ５，ＧＣ６，ＧＣｍ−１，ＧＣｍと夫々電気的に接続している。また各ゲート接続線ＧＣ１，ＧＣ２，ＧＣ３，ＧＣ４，ＧＣ５，ＧＣ６，ＧＣｍ−１，ＧＣｍはゲートドライバＧＤｒと接続している。
【００２５】
図１には複数あるドレイン線ＤＷの一部を記載し、画素領域の両端に配置したドレイン線ＤＲ１、ＤＲｎを記載した。ゲート線ＧＷ１、ＧＷｍとドレイン線ＤＲ１、ＤＲｎで囲まれた領域が画素領域ＡＲである。画素領域ＡＲを囲んで周辺領域ＡＰがある。周辺領域には画素が形成されていない。
【００２６】
図１の基板は短辺と長辺を持つ矩形の基板である。
【００２７】
周辺領域ＡＰのうち、一方の長辺側の領域ＧＡ１（以下、第１長辺領域ＧＡ１という）にはゲート接続線群ＧＣおよび共通線ＶＣＬが配置してある。周辺領域のうち、他方の長辺側の領域ＧＡ２（以下、第２長辺側領域ＧＡ２という）には保持容量配線群ＳＷおよび共通線ＶＣＬが配置してある。共通線ＶＣＬは共通線接続端子ＶＣＰを介して対向配置された共通電極に電気的に接続されている。
【００２８】
周辺領域のうち、一方の短辺側の領域ＤＡ１（以下、第１短辺側領域ＤＡ１という）には液晶表示装置を駆動させるためのＩＣチップが固着してある。
【００２９】
第１短辺側領域ＤＡ１の中央部を含む領域に、ドレイン線群ＤＷと電気的に接続される駆動回路チップ（以下ドレインドライバという）ＤＤｒが配置してある。ドレイン線群ＤＷとドレインドライバＤＤｒはドレイン接続線ＤＣにより接続されている。
【００３０】
図２はドレインドライバを配置した周辺領域におけるドレイン接続線の配置図である。
【００３１】
最も左側に位置する第１ドレイン接続線ＤＣ１と第１ドレイン接続線に隣り合う第２ドレイン接続線ＤＣ２とは間隔ＤＰだけ離れている。
【００３２】
第１ドレイン接続線ＤＣ１と第２ドレイン接続線ＤＣ２を平行に配置することで間隔ＤＰを一定にすることができ、またドレイン接続線の幅も一定にすることができる。よって、ドレイン接続線の全域で、接続線の電気的短絡や断線を抑制することができる。
【００３３】
また、ドライバから最も遠い接続線と近い接続線とは配線抵抗を揃えてある。配線抵抗が揃っているので、ドライバから画素への信号波形のなまりは均等になっている。配線抵抗を揃えることにより、表示特性のばらつきは低減できる。
【００３４】
接続線の抵抗は接続線の長さの差が少なく、間隔ＤＰが大きいほど揃えやすい。間隔ＤＰはＤＰ＝ｓｉｎθ１×Ｐによって算出することができる。ここで、Ｐは画素ピッチである。画素ピッチＰは製品によって決定される値なので角度θ１を大きくすることで、間隔ＤＰを大きくすることができる。
【００３５】
ドレインドライバを中央に配置することで間隔ＤＰを最も最大とすることができる。
【００３６】
ドレインドライバＤＤｒの左側に間隔をあけてゲート線群ＧＷと電気的に接続される駆動回路チップ（以下ゲートドライバという）ＧＤｒが配置してある。このように構成することで、ドライバを実装する個所は基板の１辺側のみとなり、ドライバを配置していない他の辺は周辺領域を小さくすることができる。
【００３７】
ゲートドライバＧＤｒは基板ＰＮＬの短辺と平行に長辺をもち、基板ＰＮＬの長辺と平行に短辺をもつ矩形状である。ゲート接続線ＧＣはゲートドライバＧＤｒの表示領域側の長辺および短辺に設けられた端子と接続している。
【００３８】
ゲートドライバＧＤｒの短辺に端子を設けることで、ゲートドライバの長辺を短くすることができ、周辺領域の増大を抑制できる。またゲートドライバの長辺を短くすることで、ドレイン接続線のＹ軸に対する入射角を大きくでき、製造上の歩留を改善できる。
【００３９】
画素領域ＡＲの上側（ドライバから遠い側）半分のゲート線に接続するゲート接続線ＧＣ１，ＧＣ２，ＧＣ３，ＧＣ４と下側（ドライバ側）半分のゲート線に接続するゲート接続線ＧＣ５，ＧＣ６，ＧＣｍ−１，ＧＣｍとは重なり合って配置されている。第１長辺側領域ＧＡ１では、ゲート接続線ＧＣ１とゲート接続線ＧＣ５が重なり、ゲート接続線ＧＣ２とゲート接続線ＧＣ６が重なり、ゲート接続線ＧＣ３とゲート接続線ＧＣｍ−１が重なり、ゲート接続線ＧＣ４とゲート接続線ＧＣｍが重なっている。
【００４０】
第１短辺側領域ＤＡ１では、ゲート接続線ＧＣ５は上側半分のゲート線に接続する接続線ＧＣ１，ＧＣ２，ＧＣ３，ＧＣ４と絶縁されて交差している。
【００４１】
図３は図１の線Ｉ−Ｉの断面図である。
【００４２】
画素領域の上側（ドライバから遠い側）半分のゲート線に接続するゲート接続線は、下側（ドライバ側）半分のゲート線に接続するゲート接続線の上層に配置されている。
【００４３】
図３において、パネルＰＮＬ上に下層のゲート接続線ＧＣ５，ＧＣ６，ＧＣｍ−１，ＧＣｍが形成され、この下層のゲート接続線ＧＣ５，ＧＣ６，ＧＣｍ−１，ＧＣｍの上に上層ゲート接続線ＧＣ１，ＧＣ２，ＧＣ３，ＧＣ４が夫々形成されている。ゲート接続線ＧＣ３，ＧＣ４は下層のゲート接続線ＧＣｍ−１，ＧＣｍを乗越えて延びる上層のゲート線である。
【００４４】
上層のゲート接続線と下層のゲート接続線は異なる制御を受けている。
【００４５】
下層のゲート接続線は表面が酸化した酸化膜１を有している。酸化膜１の上に下層ゲート接続線と上層ゲート接続線の絶縁を目的とした第１保護膜２が形成されている。第１保護膜の上にアモルファスシリコン層３が形成されている。上層のゲート接続線の上には第２保護膜４が形成されている。第２保護膜４によりゲート接続線の保護および他の配線からの絶縁をすることができる。
【００４６】
基板上の画素領域に第１ゲート線と第２ゲート線を有し、周辺領域に第１ゲート線と液晶駆動回路とを電気的に接続する第１ゲート接続線と、第２ゲート線と前記液晶駆動回路とを電気的に接続する第２ゲート接続線とを配置し、第１ゲート接続線と第２ゲート接続線とを基板の厚さ方向に積層することで、周辺領域を狭くすることができると共に、画素領域を大きくできる。
【００４７】
また、ゲート接続線の幅を太くすることも可能であり、ゲート接続線の断線を抑制できる。さらに、ゲート線の間隔を長くすることも可能であり、ゲート線間の短絡を抑制できる。
【００４８】
図４は図１の線ＩＩ−ＩＩの断面図である。
【００４９】
ゲート接続線は第１保護膜２の上に形成されたアモルファスシリコン層３の上に形成されている。またゲート接続線はゲート線と一部で重なり、電気的に接続している。
【００５０】
ゲート線は表面に酸化膜１を有するが、ゲート接続線との接続部は酸化膜を有さない。この構成により、ゲート線とゲート接続線とが電気的に接続している。
【００５１】
図５はゲート接続線の他の構成例を示す断面図であり、図１の線Ｉ−Ｉの断面の他の構成例を示す断面図である。図５において、上層のゲート接続線と下層のゲート接続線とはずれて配置してある。
【００５２】
図５のように上層のゲート接続線を下層のゲート接続線の間に形成することで、上層のゲート接続線と下層のゲート接続線との間にかかる付加容量を低減することができる。結果とて、波形のなまりやノイズによる画質への影響を低減することができる。
【００５３】
図６は本発明の他の構造による液晶表示装置の基板の平面図である。
【００５４】
図６のゲート接続線は隣り合うゲート線に接続するゲート接続線を夫々上下に配置した。この構造により、ゲートドライバ周辺のゲート接続線の交差を減らすことができる。
【００５５】
図７は図６のＩＩＩ−ＩＩＩ線に沿った断面図である。
【００５６】
ゲート接続線ＧＣ２の上層に隣合うゲート接続線ＧＣ１が配置されている。
【００５７】
下層のゲート接続線ＧＣ２は表面に酸化膜１を有し、その上を第１の保護膜２で覆われている。第１保護膜２の上にアモルファスシリコン層３が形成されている。第１保護膜２とアモルファスシリコン層３によって下層ゲート接続線と上層ゲート接続線を確実に絶縁している。
【００５８】
図８は２つの分離した液晶表示装置を１つのドレインドライバで駆動する液晶表示装置ユニットの基板の平面図である。
【００５９】
１つのゲートドライバおよび１つのドレインドライバは第１の液晶表示装置と第２の液晶表示装置の２つの液晶表示装置を駆動する構成となっている。第１の液晶表示装置と第２の液晶表示装置は第１の画素領域ＡＲ１と第２の画素領域ＡＲ２を夫々もっている。
【００６０】
第１の液晶表示装置は第１の基板ＰＮＬ１と第２の基板ＰＮＬ２との間に液晶層を有し、第２の液晶表示装置は第３の基板ＰＮＬ３と第４の基板ＰＮＬ４との間に液晶層を有する。これらの基板のうち、第１の基板ＰＮＬ１と第３の基板ＰＮＬ３にはゲート線、ドレイン線、ゲート接続線、ドレイン接続線、スイッチング素子、画素電極等が形成されている。
【００６１】
第１の基板ＰＮＬ１は第１短辺側領域ＤＡ１にゲートドライバＧＤｒおよびドレインドライバＤＤｒの配置してある。また、周辺領域のうち、他方の短辺側の領域ＤＡ２（以下、第２短辺側領域ＤＡ２という）には、フレキシブル基板に接続するためのフレキシブル基板接続用パッドＦＰＡＤが形成されている。
【００６２】
フレキシブル基板の一端は第１の基板ＰＮＬ１のフレキシブル基板接続用パッドＦＰＡＤに接続され、フレキシブル基板の他の一端は、第３の基板ＰＮＬ３のフレキシブル基板接続用パッドＦＰＡＤに接続される。
【００６３】
また第１の基板ＰＮＬ１のフレキシブル基板接続用パッドＦＰＡＤにはゲート接続線ＧＭＣおよびドレイン接続線ＤＣが接続されている。ゲート接続線およびドレイン接続線はフレキシブル基板を介して、第３の基板ＰＮＬ３のゲート線およびドレイン線に夫々接続する。
【００６４】
第２液晶用のゲート接続線ＧＭＣは任意の数（ｋ本）だけゲートドライバに接続している。また第２液晶用のゲート接続線ＧＭＣは、ドライバから最も遠いゲート線ＧＷ１に接続するゲート接続線ＧＣ１から順に第２液晶用のゲート接続線ＧＭＣの数に合わせて配置した。このように構成することで、第２液晶用のゲート接続線ＧＭＣとゲート線ＧＷとの交差は少なくなり、ゲート接続線の断線を防止できる。
【００６５】
第２液晶用のゲート接続線ＧＭＣ１，ＧＭＣｋはフレキシブル基板を介して第３の基板のゲート線ＧＭＷ１，ＧＭＷｋに夫々接続している。
【００６６】
図９は第１の基板の断面図であり、図８のＩＶ−ＩＶ線に沿った断面図である。
【００６７】
第１の基板に形成されたゲート線ＧＷ１に接続するゲート接続線ＧＣ１の上層に第３の基板に形成されたゲート線ＧＭＷに接続するゲート接続線ＧＭＣ１が配置されている。
【００６８】
また、第１の基板に形成されたゲート線ＧＷｋに接続するゲート接続線ＧＣｋの上層に第３の基板に形成されたゲート線ＧＭＷｋに接続するゲート接続線ＧＭＣｋが配置されている。
【００６９】
下層のゲート接続線ＧＣは表面に酸化膜を有し、その上を第１の保護膜で覆われている。第１保護膜２の上にアモルファスシリコン層３が形成されている。第１保護膜２とアモルファスシリコン層３によって下層ゲート接続線ＧＣと上層ゲート接続線ＧＭＣを確実に絶縁している。
【００７０】
次に本発明の第２の実施例を説明する。
【００７１】
図１０は本発明の第２の実施例による液晶表示装置の基板を含む硝子板ＧＬの平面図である。
【００７２】
基板ＰＮＬは薄膜トランジスタおよび周辺の配線が形成された硝子板から切り離される。
【００７３】
ゲート線ＧＷは基板ＰＮＬの外に配置されているゲート共通線ＧＣＯＭに接続している。ゲート共通線ＧＣＯＭから電圧を供給してゲート線ＧＷの表層に酸化膜を形成している（陽極酸化）。
【００７４】
ドレイン線ＤＷは、製造工程中の静電気を逃がすため、ドレインドライバＤＤｒを配置した第１短辺側領域ＤＡ１と対向する第２短辺側領域ＤＡ２に延び、パネルＰＮＬの短辺を越えてドレイン共通線ＤＣＯＭと電気的に接続している。
【００７５】
保持容量配線ＳＷは基板ＰＮＬの外に配置されているゲート共通線ＧＣＯＭに電気的に接続している。また、保持容量配線ＳＷはゲート線ＧＷを同じ辺側からゲート共通線ＧＣＯＭに向かって延びている。ゲート線ＧＷはゲート共通線ＧＣＯＭから電圧を供給してゲート線ＧＷの表層を酸化させている。
【００７６】
ゲート線ＧＷと保持容量配線ＳＷは平行に配置され、共通線ＶＣＬはゲート線ＧＷおよび保持容量破線ＳＷと直交するように配置してある。
【００７７】
図１１は図１０の線Ｖ−Ｖに沿った断面図である。基板ＰＮＬ上にゲート線ＧＷ４，ＧＷ５と、保持容量量配線ＳＷ４，ＳＷ５が形成されている。これらゲート線ＧＷ４，ＧＷ５及び保持容量量配線ＳＷ４，ＳＷ５はアルミで形成されている。アルミの表面層は酸化している。またゲート線ＧＷ４，ＧＷ５及び保持容量量配線ＳＷ４，ＳＷ５を覆って保護膜４が形成されている。保護膜４は配線の保護と配線間を絶縁するために形成されている。
【００７８】
図１２は図１０の線ＶＩ−ＶＩに沿った断面図である。基板ＰＮＬ上にゲート線ＧＷ（ＧＷ４，ＧＷ５）と、保持容量配線ＳＷ（ＳＷ４，ＳＷ５）が形成されている。これらゲート線ＧＷ（ＧＷ４，ＧＷ５）及び保持容量配線ＳＷ（ＳＷ４，ＳＷ５）はアルミで形成されている。
【００７９】
ゲート線ＧＷ（ＧＷ４，ＧＷ５）はその表面層が酸化している。表面層が酸化したゲート線ＧＷ（ＧＷ４，ＧＷ５）の上層に第１保護膜２が積層されている。第１の保護膜の上層にアモルファスシリコン層３が積層されている。
【００８０】
一方、保持容量配線ＳＷ（ＳＷ４，ＳＷ５）はゲート線ＧＷ（ＧＷ４，ＧＷ５）と同じ層に形成されているが、共通線ＶＣＬと接続個所は酸化層が無い。陽極を酸化する際に、保持容量配線ＳＷ（ＳＷ４，ＳＷ５）の共通線ＶＣＬとの接続個所をレジストで覆い当該接続個所の酸化を防止している。
【００８１】
また保持容量配線ＳＷ（ＳＷ４，ＳＷ５）の上層に形成した第１保護膜２及びアモルファスシリコン層３は孔が開いている。
【００８２】
そして、アモルファスシリコン層３の上層に共通線ＶＣＬが積層される。ゲート線ＧＷ（ＧＷ４，ＧＷ５）上には第１保護膜２とアモルファスシリコン層３があるため、ゲート線ＧＷと共通線ＶＣＬとは絶縁されている。保持容量配線ＳＷ（ＳＷ４，ＳＷ５）の上層に形成した第１保護膜２及びアモルファスシリコン層３は孔が開いているため、共通線ＶＣＬと保持容量配線ＳＷ（ＳＷ４，ＳＷ５）とを電気的に接続している。
【００８３】
共通線ＶＣＬの上層に、共通線ＶＣＬを保護し且つ他の配線との絶縁を保つための第２保護膜４が形成されている。
【００８４】
図１２の構造とすれば、ゲート線ＧＷと保持容量配線ＳＷが陽極酸化用のゲート共通線ＧＣＯＭと電気的に接続しているので、ゲート線ＧＷと保持容量配線ＳＷとに酸化層を形成でき、保持容量配線ＳＷは共通線ＶＣＬとの接続ができる。
【００８５】
ガラス板ＧＬをパネルＰＮＬの外形に沿って切断することでゲート線ＧＷは１本づつに分断される。
【００８６】
陽極酸化するためにゲート共通線に接続する線を共通線ＶＣＬ側に配置したので、従来ゲートドライバＧＤｒの下に配置していたゲート共通線に接続する線が不要になる。
【００８７】
図１３は液晶表示装置の基板ＰＮＬ及びその周辺に設けた配線の平面図である。
【００８８】
図１３中、円で囲んだ領域Ｔの断面構造を図１２のように構成した。
【００８９】
共通線ＶＣＬはゲート線と平行に延在している。
【００９０】
また、図１３の液晶表示装置において、ゲート線ＧＷ及び保持容量配線ＳＷとゲート共通線とはゲートドライバＧＤｒを設置した第２短辺側領域ＤＡ２と対向する第１短辺側領域ＤＡ１で接続している。
【００９１】
さらに、図１３の液晶表示装置は、ドレイン共通線ＤＣＯＭへの接続線とゲート共通線ＧＣＯＭへの接続線を１つの短辺側のみに配置したため、静電気による不具合を低減できる。具体的には、静電気の帯電によるＴＦＴのしきい値が変動し表示がばらつくなどの不具合を低減することができる。また、電蝕による断線を低減することができる。
【００９２】
ゲート共通線に接続する線はゲートドライバＧＤｒを実装した辺以外の辺でゲート共通線に向かって延在している。
【００９３】
本実施例によれば、ゲート共通線に接続する線はゲートドライバＧＤｒを実装した辺以外の辺に配置したので、従来ゲートドライバＧＤｒの下に配置していたゲート共通線への接続線が不要になる。よって、ゲートドライバＧＤｒは端子を全周に配置することができ、ゲートドライバＧＤｒを小さくすることができる。
【００９４】
また、表示領域内において保持容量配線は酸化膜を有している。なぜなら、表示領域内ではゲート線ＧＷとドレイン線ＤＷが直交しているのと同様に、保持容量配線ＳＷとドレイン線ＤＷも直交しているので、ゲート線と同じ構造としておく必要がある。絶縁層である酸化膜を形成することで保持容量配線ＳＷの短絡を抑制できる。
【００９５】
共通線ＶＣＬは対向電極にコモン電圧を送る役目と保持容量配線に一定電圧をかける役割がある。画面の上部と下部の保持容量配線に対してＶＣＬの抵抗が大きく異なると電圧降下が生じ表示で輝度むらとなる。画面の上部と下部の保持容量配線までの抵抗差を低減するためＶＣＬを太くしている。
【００９６】
図１４は液晶表示装置の基板ＰＮＬ及びその周辺に設けた配線の平面図である。
【００９７】
図１４中、円で囲んだ領域Ｔと領域Ｕの断面構造を図１２のように構成した。
【００９８】
ゲート共通線に接続する線はゲートドライバＧＤｒを実装した第１短辺側領域ＤＡ１と第２短辺側領域ＤＡ２とでゲート共通線に向かって延在している。図１４の液晶表示装置では、ゲートドライバＧＤｒに近い側半分のゲート線及び保持容量配線はゲートドライバＧＤｒを実装した短辺側でゲート共通線に向かって延在している。一方ゲートドライバＧＤｒから遠い側半分のゲート線ＧＷ及び保持容量配線ＳＷは他の短辺側でゲート共通線に向かって延在している。
【００９９】
図１４のような構造とすることで、第２長辺側領域ＧＡ２を狭くすることができる。
【０１００】
図１５はゲートドライバとドレインドライバを１つのチップで形成したときの各線の配置を示した平面図である。また、図１５はパネル内の配線と、製造途中のパネル外側の配線を示した。
【０１０１】
ゲート接続線はドライバＤｒの左右側に接続する。
【０１０２】
ドライバＤｒから遠い側半分のゲート線ＧＷはゲート線を平行に延長することでゲート共通線ＧＣＯＭに接続している。すなわち、第１長辺側領域を通過してゲート共通線ＧＣＯＭに接続している。
【０１０３】
一方、ドライバＤｒに近い側半分のゲート線に接続するゲート接続線はドライバの下に延在してゲート共通線ＧＣＯＭと接続している。
【０１０４】
図１５に示した構造とすることで、ドライバＤｒの下を通過する配線を少なくできる。
【０１０５】
次に本発明の第３の実施例を説明する。
【０１０６】
図１６はドライバＤｒを配置したパネルの配線の模式拡大図である。
【０１０７】
ゲートドライバＧＤｒとドレインドライバＤＤｒはパネルＰＮＬにフリップチップ方式で実装されている。
【０１０８】
ドレイン接続線ＤＣ１ａ，ＤＣ２ａはドレインドライバＤＤｒのゲートドライバＧＤｒ側短辺に配置した端子に接続している。ドレイン接続線ＤＣ１ａは最もパネルＰＮＬ短部側に配置した端子に接続し、ドレイン接続線ＤＣ２ａは最も画素領域側に配置した端子に接続している。これらのドレイン接続線ＤＣ１ａ，ＤＣ２ａはゲートドライバを避けて配置されている。
【０１０９】
ドレイン接続線ＤＣ１ａは画素領域ＡＲの近傍で画素領域ＡＲに対し角度θ２を持っている。すなわちドレイン接続線ＤＣ１ａは画素領域近傍でゲート線ＧＷと平行な線に対し角度θ２を持っている。また、このドレイン接続線ＤＣ１ａはドレインドライバＤＤｒ近傍でゲート線ＧＷと平行な線に対し角度θ３を持っている。
【０１１０】
ドレイン接続線ＤＣ３ａはドレインドライバＤＤｒの長辺に設けた端子のうち最もゲートドライバＧＤｒに位置する端子に接続する。ドレイン接続線ＤＣ３ａはゲート線ＧＷと平行な線に対し角度θ４を持っている。
【０１１１】
このとき、角度θ２と角度θ３の関係は、θ２＜θ３である。
【０１１２】
このような構成とすることで、周辺領域を狭くすることができる。
【０１１３】
図１７はドライバＤｒを配置したパネルの配線の模式拡大図である。
【０１１４】
ドレインドライバＤＤｒのゲートドライバＧＤｒ側短辺に配置した端子に電気的に接続しているドレイン接続線ＤＣはゲートドライバＧＤｒの下を通ってドレイン線ＤＷに電気的に接続している。
【０１１５】
ドレイン接続線ＤＣ１ｂ，ＤＣ２ｂはドレインドライバＤＤｒのゲートドライバＧＤｒ側短辺に配置した端子に接続している。ドレイン接続線ＤＣ１ｂは最もパネルＰＮＬ短部側に配置した端子に接続し、ドレイン接続線ＤＣ２ｂは最も画素領域側に配置した端子に接続している。
【０１１６】
図１７において、ドレイン接続線ＤＣ１ｂは画素領域近傍でゲート線ＧＷと平行な線に対し角度θ５を持っている。またドレインドライバＤＤｒのゲートドライバＧＤｒ側の短辺に接続しているドレイン接続線ＤＣ１ｂ及びドレイン接続線ＤＣ２ｂは、その一部をゲート線と略平行に配置してある。
【０１１７】
また、これらのドレイン接続線ＤＣ１ｂ，ＤＣ２ｂはゲートドライバＧＤｒの下を通っている。
【０１１８】
ドレイン接続線ＤＣ３ｂはドレインドライバＤＤｒの長辺に設けた端子のうち最もゲートドライバＧＤｒに位置する端子に接続する。ドレイン接続線ＤＣ３ｂはゲート線ＧＷと平行な線に対し角度θ６を持っている。
【０１１９】
ドレイン接続線ＤＣ１ｂ，ＤＣ２ｂはゲートドライバの下を通過する。そのため、ドレイン接続線ＤＣ１ｂ，ＤＣ２ｂは画素領域との角度θ５を大きくすることができる。よって、隣り合うドレイン接続線ＤＣの間隔を大きくすることができ、ドレイン接続線間の短絡を抑制できる。
【０１２０】
図１７の角度θ５は図１６の角度θ４よりも大きくすることができる。
【０１２１】
このような構成とすることで、周辺領域を狭くすることができると共に、ドレイン接続線間の短絡を抑制できる。また、ドレイン接続線の断線を抑制することができる。
【０１２２】
本実施例は、他の各実施例のうちゲートドライバＧＤｒとドレインドライバＤＤｒの２つのドライバを夫々パネルＰＮＬに実装した液晶表示装置に適用してもよい。
【０１２３】
図１８は図１７のゲートドライバＧＤｒを上面からの透視した図であり、端子部の配置を示した図である。
【０１２４】
ゲートドライバは矩形であり、各辺部には端子８が設けられている。ゲートドライバＧＤｒの一方の短辺側には第１出力用端子群ＧＯＵＴ１が配置され、他の一方の短辺側にはドレイン接続線ＤＣが通過できる第２領域６とゲート信号系の端子群Ｇ２とが配置されている。第２領域６とゲート信号系の端子群Ｇ２が配置されている短辺はドレインドライバＤＤｒ側の短辺である。
【０１２５】
ゲートドライバＧＤｒの一方の長辺、特に画素領域側の長辺側には第２出力用端子群ＧＯＵＴ２とドレイン接続線ＤＣが通過できる第１領域５が配置されている。ゲートドライバＧＤｒの他の一方の長辺にはゲート線ＧＷを陽極酸化させるための配線を通過させる第３領域ＡＲＥＡ７とゲートドライバＧＤｒへの入出力用端子端子群Ｇ１が配置されている。
【０１２６】
第１領域５と第２領域６に設けられた端子８はダミー端子であり、第１領域５と第２領域６の下にドレイン接続線を配置しても、ゲートドライバＧＤｒの内部回路とドレイン線の電気的干渉を防止できる。
【０１２７】
上述の構成により、表示領域を取り囲む周辺領域の面積を小さくすることができる。
【０１２８】
図１９は第３の実施例の他の構成を示す図で、ドレイン接続線ＤＣの配置を示す平面図である。
【０１２９】
ドレインドライバＤＤｒのゲートドライバＧＤｒ側短辺に配置した端子に電気的に接続している一部のドレイン接続線ＤＣはゲートドライバＧＤｒの下を通ってドレイン線ＤＷに電気的に接続している。
【０１３０】
図１９のドレイン接続線は最も外側に位置するドレイン接続線ＤＣ１ｃとドレイン接続線ＤＣ１ｃに隣接するＤＣ２ｃの２本がゲートドライバＧＤｒのダミー端子間を通ってドレイン線に接続している。
【０１３１】
【発明の効果】
上述の構成することで、表示領域を取り囲むパネル周辺領域を小さくすることができる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の基板の平面図である。
【図２】本発明によるドレイン接続線の配置図である。
【図３】図１のＩ−Ｉ線の断面図である。
【図４】図１のＩＩ−ＩＩ線に沿った断面図である。
【図５】本発明のゲート接続線の他の構成例を示す断面図である。
【図６】本発明の他の構造による液晶表示装置の基板の平面図である。
【図７】図６のＩＩＩ−ＩＩＩ線に沿った断面図である。
【図８】本発明の２つの液晶表示装置を１つのドライバで駆動する液晶表示装置ユニットの平面図である。
【図９】本発明の液晶表示装置の基板の断面図であり、図８のＩＶ−ＩＶ線に沿った断面図である。
【図１０】本発明の第２の実施例による液晶表示装置の基板の平面図である。
【図１１】図１０の線Ｖ−Ｖに沿った断面図である。
【図１２】図１０の線ＶＩ−ＶＩに沿った断面図である。
【図１３】本発明の液晶表示装置の基板及びその周辺に設けた配線の平面図である。
【図１４】本発明の液晶表示装置の基板及びその周辺に設けた配線の平面図である。
【図１５】本発明の他の構成による液晶表示装置の基板の平面図である。
【図１６】ドライバを配置した本発明の液晶表示装置の模式拡大図である。
【図１７】ドライバを配置した本発明の液晶表示装置の模式拡大図である。
【図１８】図１７のゲートドライバの上面からの透視図である。
【図１９】ドレイン接続線ＤＣの配置を示す平面図である。
【図２０】従来の液晶表示装置の透明基板の配線の平面図である。
【符号の説明】
１・・・・酸化膜、２・・・・第１保護膜、３・・・・アモルファスシリコン層、４・・・・第２保護膜、ＧＷ・・・・ゲート線群、ＤＷ・・・・ドレイン線群、ＳＷ・・・・保持容量配線群、ＧＣ・・・・ゲート接続線群、ＤＣ・・・・ドレイン接続線群、ＧＤｒ・・・・ゲートドライバ、ＤＤｒ・・・・ドレインドライバ、ＧＣＯＭ・・・・ゲート共通線、ＤＣＯＭ・・・・ドレイン共通線、ＰＮＬ・・・・パネル（基板）、ＡＲ・・・・画素領域、ＡＰ・・・・周辺領域。
【発明の属する技術分野】
本発明は、液晶表示装置に係り、特に画像表示領域を拡大した液晶表示装置に関する。
【０００２】
液晶表示装置は、テレビ、パソコン、携帯用端末のディスプレイ等に使用されている。
【０００３】
特に、アクティブ・マトリックス方式の液晶表示装置は、液晶を介在して互いに対向配置される透明基板を備えている。
【０００４】
【従来の技術】
図２０は従来の液晶表示装置の製造途中の透明基板及びその周辺の配線図である。
【０００５】
透明基板のうち一方の透明基板の液晶側の面は、ｘ方向（横方向）に延在しｙ方向（縦方向）に並設されるゲート線群ＧＷと、このゲート線群と絶縁されてｙ方向に延在しｘ方向に並設されるドレイン（またはソース）線群ＤＷとを備えている。
【０００６】
互いに交差するゲート線群とドレイン線群とで囲まれる各領域に、該ゲート線からの走査信号によってオンするスイッチング素子と、該ドレイン線からの映像信号が前記スイッチング素子を介して供給される画素電極とが形成されて、いわゆる画素が構成されている。これらゲート線群とドレイン線群とで囲まれた領域が画素領域ＡＲである。
【０００７】
【発明が解決しようとする課題】
携帯機器において、携帯機器本体は小型化され、一方、情報の認識性を良好にするために画像表示領域は拡大している。そのため、液晶表示装置は、透明基板における画素領域の割合が増加し、画素領域を取り囲む周辺領域の割合が減少している。液晶表示装置における周辺領域は液晶駆動用の回路チップ（以下ドライバという）や接続用の配線が配置されている。
【０００８】
ゲート線ＧＷおよびドレイン線ＤＷは周辺領域に配置されたゲート接続線ＧＣおよびドレイン接続線ＤＣを介してゲートドライバおよびドレインドライバと夫々電気的に接続している。画像表示領域を大きくした液晶表示装置は、周辺領域が狭いためゲート接続線ＧＣまたはドレイン接続線ＤＣの間隔が狭くなり、接続線間で電気的に短絡するという問題がある。また、接続線を細くすると断線が問題となる。
【０００９】
さらに周辺領域の狭小化にともない、ドライバの設置領域も小さくなっている。
【００１０】
ゲートドライバＧＤｒは画素領域側の長辺にゲート信号の出力端子を持っている。ゲート接続線ＧＣはゲートドライバＧＤｒの下を通ってゲート共通線ＧＣＯＭにつながっている。そのため、ゲートドライバＧＤｒのパネル短辺側には信号発信用または受信用の端子を設置できなかった。
【００１１】
【課題を解決するための手段】
液晶表示装置は、液晶を介在して互いに対向配置される透明基板を備えている。一方の透明基板は、ｘ方向（横方向）に延在しｙ方向（縦方向）に並設される複数のゲート線と、この複数のゲート線と絶縁されてｘ方向に延在しｙ方向に並設される複数のドレイン（またはソース）線とを備えている。またこの透明基板はこれら複数のゲート線と複数のドレイン線とで形成された画素領域を取り囲んで周辺領域を備えている。
【００１２】
複数のゲート線は周辺領域に形成された複数のゲート接続線と繋がっている。この複数のゲート接続線は周辺領域で積層している。
【００１３】
また、ゲート接続線はドライバを設置した辺と異なる辺からゲート共通線に向けて延在する。
【００１４】
さらに、ゲートドライバの下にドレイン接続線が配置してある。
【００１５】
このように構成することで周辺領域を小さくした液晶表示装置を提供できる。
【００１６】
【発明の実施の形態】
以下、本発明の第１の実施例を図面を参照して説明する。
【００１７】
各実施例において、同じ機能の部位には同じ参照番号を付けた。
【００１８】
図１は、本発明による液晶表示装置の基板の平面図である。また、図１は、有効画面の対角方向の寸法が約５．０８ｃｍの携帯端末用の液晶表示装置の平面図であり、画素電極を形成した透明基板の平面図である。図１の液晶表示装置はアクティブ・マトリクス方式を採用している。
【００１９】
アクティブ・マトリックス方式の液晶表示装置は、互いに対向配置される多角形の基板を備えており、第１の基板と第２の基板との間に液晶層を有する。
【００２０】
第２の基板には共通電極が形成されている。また共通電極と画素電極とでコンデンサが形成され、電圧を保持している。
【００２１】
また第１の基板ＰＮＬ１の液晶側の面は、ｘ方向（横方向）に延在しｙ方向（縦方向）に並設されるゲート線群ＧＷと、ゲート線群ＧＷと絶縁されてｘ方向に延在しｙ方向に並設されるドレイン線群（またはソース線群という）ＤＷとを備えている。
【００２２】
互いに交差するゲート線とドレイン線とで囲まれる各領域に、該ゲート線からの走査信号によってオンするスイッチング素子と、該ドレイン線からの映像信号が前記スイッチング素子を介して供給される画素電極とが形成されて、いわゆる画素が構成されている。スイッチング素子としては薄膜トランジスタがある。
【００２３】
ゲートドライバＧＤｒとドレインドライバＤＤｒの各１つのドライバはパネルＰＮＬの短辺の片側にフリップチップ方式で実装してある。ゲートドライバＧＤｒはゲート線ＧＷに接続し、ドレインドライバはドレイン線ＤＷに接続している。
【００２４】
図１には複数あるゲート線ＧＷの内の一部を記載した。ドライバから最も遠い画素を制御するゲート線ＧＷ１、ゲート線ＧＷ１に隣り合うゲート線ＧＷ２、画面中央の画素を制御するゲート線ＧＷ４、ゲート線ＧＷ４と隣り合いドライバから遠い側に位置するゲート線ＧＷ３、ゲート線ＧＷ４と隣り合いドライバ側に位置する画素を制御するゲート線ＧＷ５、ゲート線ＧＷ５と隣り合うゲート線ＧＷ６、最もドライバに近い画素を制御するゲート線ＧＷｍ、ゲート線ＧＷｍに隣り合うゲート線ＧＷｍ−１を記載してある。各ゲート線ＧＷ１，ＧＷ２，ＧＷ３，ＧＷ４，ＧＷ５，ＧＷ６，ＧＷｍ−１，ＧＷｍはゲート接続線ＧＣ１，ＧＣ２，ＧＣ３，ＧＣ４，ＧＣ５，ＧＣ６，ＧＣｍ−１，ＧＣｍと夫々電気的に接続している。また各ゲート接続線ＧＣ１，ＧＣ２，ＧＣ３，ＧＣ４，ＧＣ５，ＧＣ６，ＧＣｍ−１，ＧＣｍはゲートドライバＧＤｒと接続している。
【００２５】
図１には複数あるドレイン線ＤＷの一部を記載し、画素領域の両端に配置したドレイン線ＤＲ１、ＤＲｎを記載した。ゲート線ＧＷ１、ＧＷｍとドレイン線ＤＲ１、ＤＲｎで囲まれた領域が画素領域ＡＲである。画素領域ＡＲを囲んで周辺領域ＡＰがある。周辺領域には画素が形成されていない。
【００２６】
図１の基板は短辺と長辺を持つ矩形の基板である。
【００２７】
周辺領域ＡＰのうち、一方の長辺側の領域ＧＡ１（以下、第１長辺領域ＧＡ１という）にはゲート接続線群ＧＣおよび共通線ＶＣＬが配置してある。周辺領域のうち、他方の長辺側の領域ＧＡ２（以下、第２長辺側領域ＧＡ２という）には保持容量配線群ＳＷおよび共通線ＶＣＬが配置してある。共通線ＶＣＬは共通線接続端子ＶＣＰを介して対向配置された共通電極に電気的に接続されている。
【００２８】
周辺領域のうち、一方の短辺側の領域ＤＡ１（以下、第１短辺側領域ＤＡ１という）には液晶表示装置を駆動させるためのＩＣチップが固着してある。
【００２９】
第１短辺側領域ＤＡ１の中央部を含む領域に、ドレイン線群ＤＷと電気的に接続される駆動回路チップ（以下ドレインドライバという）ＤＤｒが配置してある。ドレイン線群ＤＷとドレインドライバＤＤｒはドレイン接続線ＤＣにより接続されている。
【００３０】
図２はドレインドライバを配置した周辺領域におけるドレイン接続線の配置図である。
【００３１】
最も左側に位置する第１ドレイン接続線ＤＣ１と第１ドレイン接続線に隣り合う第２ドレイン接続線ＤＣ２とは間隔ＤＰだけ離れている。
【００３２】
第１ドレイン接続線ＤＣ１と第２ドレイン接続線ＤＣ２を平行に配置することで間隔ＤＰを一定にすることができ、またドレイン接続線の幅も一定にすることができる。よって、ドレイン接続線の全域で、接続線の電気的短絡や断線を抑制することができる。
【００３３】
また、ドライバから最も遠い接続線と近い接続線とは配線抵抗を揃えてある。配線抵抗が揃っているので、ドライバから画素への信号波形のなまりは均等になっている。配線抵抗を揃えることにより、表示特性のばらつきは低減できる。
【００３４】
接続線の抵抗は接続線の長さの差が少なく、間隔ＤＰが大きいほど揃えやすい。間隔ＤＰはＤＰ＝ｓｉｎθ１×Ｐによって算出することができる。ここで、Ｐは画素ピッチである。画素ピッチＰは製品によって決定される値なので角度θ１を大きくすることで、間隔ＤＰを大きくすることができる。
【００３５】
ドレインドライバを中央に配置することで間隔ＤＰを最も最大とすることができる。
【００３６】
ドレインドライバＤＤｒの左側に間隔をあけてゲート線群ＧＷと電気的に接続される駆動回路チップ（以下ゲートドライバという）ＧＤｒが配置してある。このように構成することで、ドライバを実装する個所は基板の１辺側のみとなり、ドライバを配置していない他の辺は周辺領域を小さくすることができる。
【００３７】
ゲートドライバＧＤｒは基板ＰＮＬの短辺と平行に長辺をもち、基板ＰＮＬの長辺と平行に短辺をもつ矩形状である。ゲート接続線ＧＣはゲートドライバＧＤｒの表示領域側の長辺および短辺に設けられた端子と接続している。
【００３８】
ゲートドライバＧＤｒの短辺に端子を設けることで、ゲートドライバの長辺を短くすることができ、周辺領域の増大を抑制できる。またゲートドライバの長辺を短くすることで、ドレイン接続線のＹ軸に対する入射角を大きくでき、製造上の歩留を改善できる。
【００３９】
画素領域ＡＲの上側（ドライバから遠い側）半分のゲート線に接続するゲート接続線ＧＣ１，ＧＣ２，ＧＣ３，ＧＣ４と下側（ドライバ側）半分のゲート線に接続するゲート接続線ＧＣ５，ＧＣ６，ＧＣｍ−１，ＧＣｍとは重なり合って配置されている。第１長辺側領域ＧＡ１では、ゲート接続線ＧＣ１とゲート接続線ＧＣ５が重なり、ゲート接続線ＧＣ２とゲート接続線ＧＣ６が重なり、ゲート接続線ＧＣ３とゲート接続線ＧＣｍ−１が重なり、ゲート接続線ＧＣ４とゲート接続線ＧＣｍが重なっている。
【００４０】
第１短辺側領域ＤＡ１では、ゲート接続線ＧＣ５は上側半分のゲート線に接続する接続線ＧＣ１，ＧＣ２，ＧＣ３，ＧＣ４と絶縁されて交差している。
【００４１】
図３は図１の線Ｉ−Ｉの断面図である。
【００４２】
画素領域の上側（ドライバから遠い側）半分のゲート線に接続するゲート接続線は、下側（ドライバ側）半分のゲート線に接続するゲート接続線の上層に配置されている。
【００４３】
図３において、パネルＰＮＬ上に下層のゲート接続線ＧＣ５，ＧＣ６，ＧＣｍ−１，ＧＣｍが形成され、この下層のゲート接続線ＧＣ５，ＧＣ６，ＧＣｍ−１，ＧＣｍの上に上層ゲート接続線ＧＣ１，ＧＣ２，ＧＣ３，ＧＣ４が夫々形成されている。ゲート接続線ＧＣ３，ＧＣ４は下層のゲート接続線ＧＣｍ−１，ＧＣｍを乗越えて延びる上層のゲート線である。
【００４４】
上層のゲート接続線と下層のゲート接続線は異なる制御を受けている。
【００４５】
下層のゲート接続線は表面が酸化した酸化膜１を有している。酸化膜１の上に下層ゲート接続線と上層ゲート接続線の絶縁を目的とした第１保護膜２が形成されている。第１保護膜の上にアモルファスシリコン層３が形成されている。上層のゲート接続線の上には第２保護膜４が形成されている。第２保護膜４によりゲート接続線の保護および他の配線からの絶縁をすることができる。
【００４６】
基板上の画素領域に第１ゲート線と第２ゲート線を有し、周辺領域に第１ゲート線と液晶駆動回路とを電気的に接続する第１ゲート接続線と、第２ゲート線と前記液晶駆動回路とを電気的に接続する第２ゲート接続線とを配置し、第１ゲート接続線と第２ゲート接続線とを基板の厚さ方向に積層することで、周辺領域を狭くすることができると共に、画素領域を大きくできる。
【００４７】
また、ゲート接続線の幅を太くすることも可能であり、ゲート接続線の断線を抑制できる。さらに、ゲート線の間隔を長くすることも可能であり、ゲート線間の短絡を抑制できる。
【００４８】
図４は図１の線ＩＩ−ＩＩの断面図である。
【００４９】
ゲート接続線は第１保護膜２の上に形成されたアモルファスシリコン層３の上に形成されている。またゲート接続線はゲート線と一部で重なり、電気的に接続している。
【００５０】
ゲート線は表面に酸化膜１を有するが、ゲート接続線との接続部は酸化膜を有さない。この構成により、ゲート線とゲート接続線とが電気的に接続している。
【００５１】
図５はゲート接続線の他の構成例を示す断面図であり、図１の線Ｉ−Ｉの断面の他の構成例を示す断面図である。図５において、上層のゲート接続線と下層のゲート接続線とはずれて配置してある。
【００５２】
図５のように上層のゲート接続線を下層のゲート接続線の間に形成することで、上層のゲート接続線と下層のゲート接続線との間にかかる付加容量を低減することができる。結果とて、波形のなまりやノイズによる画質への影響を低減することができる。
【００５３】
図６は本発明の他の構造による液晶表示装置の基板の平面図である。
【００５４】
図６のゲート接続線は隣り合うゲート線に接続するゲート接続線を夫々上下に配置した。この構造により、ゲートドライバ周辺のゲート接続線の交差を減らすことができる。
【００５５】
図７は図６のＩＩＩ−ＩＩＩ線に沿った断面図である。
【００５６】
ゲート接続線ＧＣ２の上層に隣合うゲート接続線ＧＣ１が配置されている。
【００５７】
下層のゲート接続線ＧＣ２は表面に酸化膜１を有し、その上を第１の保護膜２で覆われている。第１保護膜２の上にアモルファスシリコン層３が形成されている。第１保護膜２とアモルファスシリコン層３によって下層ゲート接続線と上層ゲート接続線を確実に絶縁している。
【００５８】
図８は２つの分離した液晶表示装置を１つのドレインドライバで駆動する液晶表示装置ユニットの基板の平面図である。
【００５９】
１つのゲートドライバおよび１つのドレインドライバは第１の液晶表示装置と第２の液晶表示装置の２つの液晶表示装置を駆動する構成となっている。第１の液晶表示装置と第２の液晶表示装置は第１の画素領域ＡＲ１と第２の画素領域ＡＲ２を夫々もっている。
【００６０】
第１の液晶表示装置は第１の基板ＰＮＬ１と第２の基板ＰＮＬ２との間に液晶層を有し、第２の液晶表示装置は第３の基板ＰＮＬ３と第４の基板ＰＮＬ４との間に液晶層を有する。これらの基板のうち、第１の基板ＰＮＬ１と第３の基板ＰＮＬ３にはゲート線、ドレイン線、ゲート接続線、ドレイン接続線、スイッチング素子、画素電極等が形成されている。
【００６１】
第１の基板ＰＮＬ１は第１短辺側領域ＤＡ１にゲートドライバＧＤｒおよびドレインドライバＤＤｒの配置してある。また、周辺領域のうち、他方の短辺側の領域ＤＡ２（以下、第２短辺側領域ＤＡ２という）には、フレキシブル基板に接続するためのフレキシブル基板接続用パッドＦＰＡＤが形成されている。
【００６２】
フレキシブル基板の一端は第１の基板ＰＮＬ１のフレキシブル基板接続用パッドＦＰＡＤに接続され、フレキシブル基板の他の一端は、第３の基板ＰＮＬ３のフレキシブル基板接続用パッドＦＰＡＤに接続される。
【００６３】
また第１の基板ＰＮＬ１のフレキシブル基板接続用パッドＦＰＡＤにはゲート接続線ＧＭＣおよびドレイン接続線ＤＣが接続されている。ゲート接続線およびドレイン接続線はフレキシブル基板を介して、第３の基板ＰＮＬ３のゲート線およびドレイン線に夫々接続する。
【００６４】
第２液晶用のゲート接続線ＧＭＣは任意の数（ｋ本）だけゲートドライバに接続している。また第２液晶用のゲート接続線ＧＭＣは、ドライバから最も遠いゲート線ＧＷ１に接続するゲート接続線ＧＣ１から順に第２液晶用のゲート接続線ＧＭＣの数に合わせて配置した。このように構成することで、第２液晶用のゲート接続線ＧＭＣとゲート線ＧＷとの交差は少なくなり、ゲート接続線の断線を防止できる。
【００６５】
第２液晶用のゲート接続線ＧＭＣ１，ＧＭＣｋはフレキシブル基板を介して第３の基板のゲート線ＧＭＷ１，ＧＭＷｋに夫々接続している。
【００６６】
図９は第１の基板の断面図であり、図８のＩＶ−ＩＶ線に沿った断面図である。
【００６７】
第１の基板に形成されたゲート線ＧＷ１に接続するゲート接続線ＧＣ１の上層に第３の基板に形成されたゲート線ＧＭＷに接続するゲート接続線ＧＭＣ１が配置されている。
【００６８】
また、第１の基板に形成されたゲート線ＧＷｋに接続するゲート接続線ＧＣｋの上層に第３の基板に形成されたゲート線ＧＭＷｋに接続するゲート接続線ＧＭＣｋが配置されている。
【００６９】
下層のゲート接続線ＧＣは表面に酸化膜を有し、その上を第１の保護膜で覆われている。第１保護膜２の上にアモルファスシリコン層３が形成されている。第１保護膜２とアモルファスシリコン層３によって下層ゲート接続線ＧＣと上層ゲート接続線ＧＭＣを確実に絶縁している。
【００７０】
次に本発明の第２の実施例を説明する。
【００７１】
図１０は本発明の第２の実施例による液晶表示装置の基板を含む硝子板ＧＬの平面図である。
【００７２】
基板ＰＮＬは薄膜トランジスタおよび周辺の配線が形成された硝子板から切り離される。
【００７３】
ゲート線ＧＷは基板ＰＮＬの外に配置されているゲート共通線ＧＣＯＭに接続している。ゲート共通線ＧＣＯＭから電圧を供給してゲート線ＧＷの表層に酸化膜を形成している（陽極酸化）。
【００７４】
ドレイン線ＤＷは、製造工程中の静電気を逃がすため、ドレインドライバＤＤｒを配置した第１短辺側領域ＤＡ１と対向する第２短辺側領域ＤＡ２に延び、パネルＰＮＬの短辺を越えてドレイン共通線ＤＣＯＭと電気的に接続している。
【００７５】
保持容量配線ＳＷは基板ＰＮＬの外に配置されているゲート共通線ＧＣＯＭに電気的に接続している。また、保持容量配線ＳＷはゲート線ＧＷを同じ辺側からゲート共通線ＧＣＯＭに向かって延びている。ゲート線ＧＷはゲート共通線ＧＣＯＭから電圧を供給してゲート線ＧＷの表層を酸化させている。
【００７６】
ゲート線ＧＷと保持容量配線ＳＷは平行に配置され、共通線ＶＣＬはゲート線ＧＷおよび保持容量破線ＳＷと直交するように配置してある。
【００７７】
図１１は図１０の線Ｖ−Ｖに沿った断面図である。基板ＰＮＬ上にゲート線ＧＷ４，ＧＷ５と、保持容量量配線ＳＷ４，ＳＷ５が形成されている。これらゲート線ＧＷ４，ＧＷ５及び保持容量量配線ＳＷ４，ＳＷ５はアルミで形成されている。アルミの表面層は酸化している。またゲート線ＧＷ４，ＧＷ５及び保持容量量配線ＳＷ４，ＳＷ５を覆って保護膜４が形成されている。保護膜４は配線の保護と配線間を絶縁するために形成されている。
【００７８】
図１２は図１０の線ＶＩ−ＶＩに沿った断面図である。基板ＰＮＬ上にゲート線ＧＷ（ＧＷ４，ＧＷ５）と、保持容量配線ＳＷ（ＳＷ４，ＳＷ５）が形成されている。これらゲート線ＧＷ（ＧＷ４，ＧＷ５）及び保持容量配線ＳＷ（ＳＷ４，ＳＷ５）はアルミで形成されている。
【００７９】
ゲート線ＧＷ（ＧＷ４，ＧＷ５）はその表面層が酸化している。表面層が酸化したゲート線ＧＷ（ＧＷ４，ＧＷ５）の上層に第１保護膜２が積層されている。第１の保護膜の上層にアモルファスシリコン層３が積層されている。
【００８０】
一方、保持容量配線ＳＷ（ＳＷ４，ＳＷ５）はゲート線ＧＷ（ＧＷ４，ＧＷ５）と同じ層に形成されているが、共通線ＶＣＬと接続個所は酸化層が無い。陽極を酸化する際に、保持容量配線ＳＷ（ＳＷ４，ＳＷ５）の共通線ＶＣＬとの接続個所をレジストで覆い当該接続個所の酸化を防止している。
【００８１】
また保持容量配線ＳＷ（ＳＷ４，ＳＷ５）の上層に形成した第１保護膜２及びアモルファスシリコン層３は孔が開いている。
【００８２】
そして、アモルファスシリコン層３の上層に共通線ＶＣＬが積層される。ゲート線ＧＷ（ＧＷ４，ＧＷ５）上には第１保護膜２とアモルファスシリコン層３があるため、ゲート線ＧＷと共通線ＶＣＬとは絶縁されている。保持容量配線ＳＷ（ＳＷ４，ＳＷ５）の上層に形成した第１保護膜２及びアモルファスシリコン層３は孔が開いているため、共通線ＶＣＬと保持容量配線ＳＷ（ＳＷ４，ＳＷ５）とを電気的に接続している。
【００８３】
共通線ＶＣＬの上層に、共通線ＶＣＬを保護し且つ他の配線との絶縁を保つための第２保護膜４が形成されている。
【００８４】
図１２の構造とすれば、ゲート線ＧＷと保持容量配線ＳＷが陽極酸化用のゲート共通線ＧＣＯＭと電気的に接続しているので、ゲート線ＧＷと保持容量配線ＳＷとに酸化層を形成でき、保持容量配線ＳＷは共通線ＶＣＬとの接続ができる。
【００８５】
ガラス板ＧＬをパネルＰＮＬの外形に沿って切断することでゲート線ＧＷは１本づつに分断される。
【００８６】
陽極酸化するためにゲート共通線に接続する線を共通線ＶＣＬ側に配置したので、従来ゲートドライバＧＤｒの下に配置していたゲート共通線に接続する線が不要になる。
【００８７】
図１３は液晶表示装置の基板ＰＮＬ及びその周辺に設けた配線の平面図である。
【００８８】
図１３中、円で囲んだ領域Ｔの断面構造を図１２のように構成した。
【００８９】
共通線ＶＣＬはゲート線と平行に延在している。
【００９０】
また、図１３の液晶表示装置において、ゲート線ＧＷ及び保持容量配線ＳＷとゲート共通線とはゲートドライバＧＤｒを設置した第２短辺側領域ＤＡ２と対向する第１短辺側領域ＤＡ１で接続している。
【００９１】
さらに、図１３の液晶表示装置は、ドレイン共通線ＤＣＯＭへの接続線とゲート共通線ＧＣＯＭへの接続線を１つの短辺側のみに配置したため、静電気による不具合を低減できる。具体的には、静電気の帯電によるＴＦＴのしきい値が変動し表示がばらつくなどの不具合を低減することができる。また、電蝕による断線を低減することができる。
【００９２】
ゲート共通線に接続する線はゲートドライバＧＤｒを実装した辺以外の辺でゲート共通線に向かって延在している。
【００９３】
本実施例によれば、ゲート共通線に接続する線はゲートドライバＧＤｒを実装した辺以外の辺に配置したので、従来ゲートドライバＧＤｒの下に配置していたゲート共通線への接続線が不要になる。よって、ゲートドライバＧＤｒは端子を全周に配置することができ、ゲートドライバＧＤｒを小さくすることができる。
【００９４】
また、表示領域内において保持容量配線は酸化膜を有している。なぜなら、表示領域内ではゲート線ＧＷとドレイン線ＤＷが直交しているのと同様に、保持容量配線ＳＷとドレイン線ＤＷも直交しているので、ゲート線と同じ構造としておく必要がある。絶縁層である酸化膜を形成することで保持容量配線ＳＷの短絡を抑制できる。
【００９５】
共通線ＶＣＬは対向電極にコモン電圧を送る役目と保持容量配線に一定電圧をかける役割がある。画面の上部と下部の保持容量配線に対してＶＣＬの抵抗が大きく異なると電圧降下が生じ表示で輝度むらとなる。画面の上部と下部の保持容量配線までの抵抗差を低減するためＶＣＬを太くしている。
【００９６】
図１４は液晶表示装置の基板ＰＮＬ及びその周辺に設けた配線の平面図である。
【００９７】
図１４中、円で囲んだ領域Ｔと領域Ｕの断面構造を図１２のように構成した。
【００９８】
ゲート共通線に接続する線はゲートドライバＧＤｒを実装した第１短辺側領域ＤＡ１と第２短辺側領域ＤＡ２とでゲート共通線に向かって延在している。図１４の液晶表示装置では、ゲートドライバＧＤｒに近い側半分のゲート線及び保持容量配線はゲートドライバＧＤｒを実装した短辺側でゲート共通線に向かって延在している。一方ゲートドライバＧＤｒから遠い側半分のゲート線ＧＷ及び保持容量配線ＳＷは他の短辺側でゲート共通線に向かって延在している。
【００９９】
図１４のような構造とすることで、第２長辺側領域ＧＡ２を狭くすることができる。
【０１００】
図１５はゲートドライバとドレインドライバを１つのチップで形成したときの各線の配置を示した平面図である。また、図１５はパネル内の配線と、製造途中のパネル外側の配線を示した。
【０１０１】
ゲート接続線はドライバＤｒの左右側に接続する。
【０１０２】
ドライバＤｒから遠い側半分のゲート線ＧＷはゲート線を平行に延長することでゲート共通線ＧＣＯＭに接続している。すなわち、第１長辺側領域を通過してゲート共通線ＧＣＯＭに接続している。
【０１０３】
一方、ドライバＤｒに近い側半分のゲート線に接続するゲート接続線はドライバの下に延在してゲート共通線ＧＣＯＭと接続している。
【０１０４】
図１５に示した構造とすることで、ドライバＤｒの下を通過する配線を少なくできる。
【０１０５】
次に本発明の第３の実施例を説明する。
【０１０６】
図１６はドライバＤｒを配置したパネルの配線の模式拡大図である。
【０１０７】
ゲートドライバＧＤｒとドレインドライバＤＤｒはパネルＰＮＬにフリップチップ方式で実装されている。
【０１０８】
ドレイン接続線ＤＣ１ａ，ＤＣ２ａはドレインドライバＤＤｒのゲートドライバＧＤｒ側短辺に配置した端子に接続している。ドレイン接続線ＤＣ１ａは最もパネルＰＮＬ短部側に配置した端子に接続し、ドレイン接続線ＤＣ２ａは最も画素領域側に配置した端子に接続している。これらのドレイン接続線ＤＣ１ａ，ＤＣ２ａはゲートドライバを避けて配置されている。
【０１０９】
ドレイン接続線ＤＣ１ａは画素領域ＡＲの近傍で画素領域ＡＲに対し角度θ２を持っている。すなわちドレイン接続線ＤＣ１ａは画素領域近傍でゲート線ＧＷと平行な線に対し角度θ２を持っている。また、このドレイン接続線ＤＣ１ａはドレインドライバＤＤｒ近傍でゲート線ＧＷと平行な線に対し角度θ３を持っている。
【０１１０】
ドレイン接続線ＤＣ３ａはドレインドライバＤＤｒの長辺に設けた端子のうち最もゲートドライバＧＤｒに位置する端子に接続する。ドレイン接続線ＤＣ３ａはゲート線ＧＷと平行な線に対し角度θ４を持っている。
【０１１１】
このとき、角度θ２と角度θ３の関係は、θ２＜θ３である。
【０１１２】
このような構成とすることで、周辺領域を狭くすることができる。
【０１１３】
図１７はドライバＤｒを配置したパネルの配線の模式拡大図である。
【０１１４】
ドレインドライバＤＤｒのゲートドライバＧＤｒ側短辺に配置した端子に電気的に接続しているドレイン接続線ＤＣはゲートドライバＧＤｒの下を通ってドレイン線ＤＷに電気的に接続している。
【０１１５】
ドレイン接続線ＤＣ１ｂ，ＤＣ２ｂはドレインドライバＤＤｒのゲートドライバＧＤｒ側短辺に配置した端子に接続している。ドレイン接続線ＤＣ１ｂは最もパネルＰＮＬ短部側に配置した端子に接続し、ドレイン接続線ＤＣ２ｂは最も画素領域側に配置した端子に接続している。
【０１１６】
図１７において、ドレイン接続線ＤＣ１ｂは画素領域近傍でゲート線ＧＷと平行な線に対し角度θ５を持っている。またドレインドライバＤＤｒのゲートドライバＧＤｒ側の短辺に接続しているドレイン接続線ＤＣ１ｂ及びドレイン接続線ＤＣ２ｂは、その一部をゲート線と略平行に配置してある。
【０１１７】
また、これらのドレイン接続線ＤＣ１ｂ，ＤＣ２ｂはゲートドライバＧＤｒの下を通っている。
【０１１８】
ドレイン接続線ＤＣ３ｂはドレインドライバＤＤｒの長辺に設けた端子のうち最もゲートドライバＧＤｒに位置する端子に接続する。ドレイン接続線ＤＣ３ｂはゲート線ＧＷと平行な線に対し角度θ６を持っている。
【０１１９】
ドレイン接続線ＤＣ１ｂ，ＤＣ２ｂはゲートドライバの下を通過する。そのため、ドレイン接続線ＤＣ１ｂ，ＤＣ２ｂは画素領域との角度θ５を大きくすることができる。よって、隣り合うドレイン接続線ＤＣの間隔を大きくすることができ、ドレイン接続線間の短絡を抑制できる。
【０１２０】
図１７の角度θ５は図１６の角度θ４よりも大きくすることができる。
【０１２１】
このような構成とすることで、周辺領域を狭くすることができると共に、ドレイン接続線間の短絡を抑制できる。また、ドレイン接続線の断線を抑制することができる。
【０１２２】
本実施例は、他の各実施例のうちゲートドライバＧＤｒとドレインドライバＤＤｒの２つのドライバを夫々パネルＰＮＬに実装した液晶表示装置に適用してもよい。
【０１２３】
図１８は図１７のゲートドライバＧＤｒを上面からの透視した図であり、端子部の配置を示した図である。
【０１２４】
ゲートドライバは矩形であり、各辺部には端子８が設けられている。ゲートドライバＧＤｒの一方の短辺側には第１出力用端子群ＧＯＵＴ１が配置され、他の一方の短辺側にはドレイン接続線ＤＣが通過できる第２領域６とゲート信号系の端子群Ｇ２とが配置されている。第２領域６とゲート信号系の端子群Ｇ２が配置されている短辺はドレインドライバＤＤｒ側の短辺である。
【０１２５】
ゲートドライバＧＤｒの一方の長辺、特に画素領域側の長辺側には第２出力用端子群ＧＯＵＴ２とドレイン接続線ＤＣが通過できる第１領域５が配置されている。ゲートドライバＧＤｒの他の一方の長辺にはゲート線ＧＷを陽極酸化させるための配線を通過させる第３領域ＡＲＥＡ７とゲートドライバＧＤｒへの入出力用端子端子群Ｇ１が配置されている。
【０１２６】
第１領域５と第２領域６に設けられた端子８はダミー端子であり、第１領域５と第２領域６の下にドレイン接続線を配置しても、ゲートドライバＧＤｒの内部回路とドレイン線の電気的干渉を防止できる。
【０１２７】
上述の構成により、表示領域を取り囲む周辺領域の面積を小さくすることができる。
【０１２８】
図１９は第３の実施例の他の構成を示す図で、ドレイン接続線ＤＣの配置を示す平面図である。
【０１２９】
ドレインドライバＤＤｒのゲートドライバＧＤｒ側短辺に配置した端子に電気的に接続している一部のドレイン接続線ＤＣはゲートドライバＧＤｒの下を通ってドレイン線ＤＷに電気的に接続している。
【０１３０】
図１９のドレイン接続線は最も外側に位置するドレイン接続線ＤＣ１ｃとドレイン接続線ＤＣ１ｃに隣接するＤＣ２ｃの２本がゲートドライバＧＤｒのダミー端子間を通ってドレイン線に接続している。
【０１３１】
【発明の効果】
上述の構成することで、表示領域を取り囲むパネル周辺領域を小さくすることができる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の基板の平面図である。
【図２】本発明によるドレイン接続線の配置図である。
【図３】図１のＩ−Ｉ線の断面図である。
【図４】図１のＩＩ−ＩＩ線に沿った断面図である。
【図５】本発明のゲート接続線の他の構成例を示す断面図である。
【図６】本発明の他の構造による液晶表示装置の基板の平面図である。
【図７】図６のＩＩＩ−ＩＩＩ線に沿った断面図である。
【図８】本発明の２つの液晶表示装置を１つのドライバで駆動する液晶表示装置ユニットの平面図である。
【図９】本発明の液晶表示装置の基板の断面図であり、図８のＩＶ−ＩＶ線に沿った断面図である。
【図１０】本発明の第２の実施例による液晶表示装置の基板の平面図である。
【図１１】図１０の線Ｖ−Ｖに沿った断面図である。
【図１２】図１０の線ＶＩ−ＶＩに沿った断面図である。
【図１３】本発明の液晶表示装置の基板及びその周辺に設けた配線の平面図である。
【図１４】本発明の液晶表示装置の基板及びその周辺に設けた配線の平面図である。
【図１５】本発明の他の構成による液晶表示装置の基板の平面図である。
【図１６】ドライバを配置した本発明の液晶表示装置の模式拡大図である。
【図１７】ドライバを配置した本発明の液晶表示装置の模式拡大図である。
【図１８】図１７のゲートドライバの上面からの透視図である。
【図１９】ドレイン接続線ＤＣの配置を示す平面図である。
【図２０】従来の液晶表示装置の透明基板の配線の平面図である。
【符号の説明】
１・・・・酸化膜、２・・・・第１保護膜、３・・・・アモルファスシリコン層、４・・・・第２保護膜、ＧＷ・・・・ゲート線群、ＤＷ・・・・ドレイン線群、ＳＷ・・・・保持容量配線群、ＧＣ・・・・ゲート接続線群、ＤＣ・・・・ドレイン接続線群、ＧＤｒ・・・・ゲートドライバ、ＤＤｒ・・・・ドレインドライバ、ＧＣＯＭ・・・・ゲート共通線、ＤＣＯＭ・・・・ドレイン共通線、ＰＮＬ・・・・パネル（基板）、ＡＲ・・・・画素領域、ＡＰ・・・・周辺領域。
Claims (7)
- 第１の基板と第２の基板との間に液晶層を有する液晶表示装置であって、
前記第１の基板は画素電極を有する画素領域と前記画素領域を囲む周辺領域とを有し、
前記画素領域はゲート線とドレイン線を有し、前記ゲート線は第１ゲート線と第２ゲート線を有し、
前記周辺領域には前記第１ゲート線と液晶駆動回路とを電気的に接続する第１ゲート接続線と、前記第２ゲート線と前記液晶駆動回路とを電気的に接続する第２ゲート接続線とが配置され、
前記第１ゲート接続線と前記第２ゲート接続線とは前記基板の厚さ方向に積層されていることを特徴とする液晶表示装置。 - 請求項１において、前記第１ゲート線は前記第２ゲート線よりも前記液晶駆動回路から離れており、前記第１ゲート接続線は前記第２ゲート線よりも上層に位置することを特徴とする液晶表示装置。
- 請求項１において、前記画素領域は２つに分離されていることを特徴とする液晶表示装置。
- 互いに対向配置される第１の基板と第２の基板とを有し、前記第１の基板と前記第２の基板との間に液晶層を有する液晶表示装置であって、
前記第１の基板は横方向に延びるゲート線と縦方向に延びるドレイン線と、画素電極と、前記ゲート線と平行に延びる保持容量配線とを有し、
前記画素電極は対向して配置された共通電極との間で電圧を保持するためのコンデンサを形成し、
前記共通電極は共通線を介して前記保持容量配線と電気的に接続され、
前記ゲート線は前記共通線の下に絶縁状態で配置されていることを特徴とする液晶表示装置。 - 請求項４において、前記共通線はドレイン線と平行に延在することを特徴とする液晶表示装置。
- 第１の基板と第２の基板との間に液晶層を有する液晶表示装置であって、
前記第１の基板は画素領域にゲート線とドレイン線とを有し、前記が素領域を囲む周辺領域にゲートドライバとドレインドライバとを備え、前記ゲート線はゲート接続線により前記ゲートドライバと電気的に接続され、前記ドレイン線はドレイン接続線により前記ドレインドライバと電気的に接続され、
前記ドレイン接続線は前記ゲートドライバの下を通過して前記ドレイン線と前記ドレインドライバとを電気的に接続していることを特徴とする液晶表示装置。 - 請求項６において、前記ドレインドライバは短辺と長辺を有する矩形状であり、前記ドレイン接続線は前記ドレインドライバの短辺側で電気的に接続していることを特徴とする液晶表示装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002207691A JP4006284B2 (ja) | 2002-07-17 | 2002-07-17 | 液晶表示装置 |
| TW092115981A TWI274948B (en) | 2002-07-17 | 2003-06-12 | Liquid crystal display device |
| CNB031457800A CN1329772C (zh) | 2002-07-17 | 2003-07-04 | 液晶显示装置 |
| CN2007101089421A CN101101419B (zh) | 2002-07-17 | 2003-07-04 | 液晶显示装置 |
| US10/618,748 US7304710B2 (en) | 2002-07-17 | 2003-07-15 | Liquid crystal display device |
| KR1020030048536A KR100592457B1 (ko) | 2002-07-17 | 2003-07-16 | 액정 표시 장치 |
| US11/797,944 US20070216822A1 (en) | 2002-07-17 | 2007-05-09 | Liquid crystal display device |
| US12/604,103 US7944538B2 (en) | 2002-07-17 | 2009-10-22 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002207691A JP4006284B2 (ja) | 2002-07-17 | 2002-07-17 | 液晶表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007061198A Division JP4657233B2 (ja) | 2007-03-12 | 2007-03-12 | 表示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004053702A true JP2004053702A (ja) | 2004-02-19 |
| JP2004053702A5 JP2004053702A5 (ja) | 2005-09-02 |
| JP4006284B2 JP4006284B2 (ja) | 2007-11-14 |
Family
ID=30437508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002207691A Expired - Fee Related JP4006284B2 (ja) | 2002-07-17 | 2002-07-17 | 液晶表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US7304710B2 (ja) |
| JP (1) | JP4006284B2 (ja) |
| KR (1) | KR100592457B1 (ja) |
| CN (2) | CN101101419B (ja) |
| TW (1) | TWI274948B (ja) |
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005331835A (ja) * | 2004-05-21 | 2005-12-02 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JP2006209089A (ja) * | 2004-12-27 | 2006-08-10 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
| JP2007058174A (ja) * | 2005-08-24 | 2007-03-08 | Samsung Electronics Co Ltd | アレイ基板及びそれを有する表示装置 |
| JP2007086474A (ja) * | 2005-09-22 | 2007-04-05 | Kyocera Corp | 画像表示装置及び配線基板 |
| JP2007192968A (ja) * | 2006-01-18 | 2007-08-02 | Epson Imaging Devices Corp | 液晶表示装置 |
| JP2007219046A (ja) * | 2006-02-15 | 2007-08-30 | Epson Imaging Devices Corp | 液晶表示パネル |
| KR100778168B1 (ko) * | 2004-12-27 | 2007-11-22 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | 디스플레이 장치 |
| WO2007135893A1 (ja) * | 2006-05-19 | 2007-11-29 | Sharp Kabushiki Kaisha | 表示装置 |
| JP2008003118A (ja) * | 2006-06-20 | 2008-01-10 | Epson Imaging Devices Corp | 電気光学装置、電子機器、および電気光学装置の製造方法 |
| US7352426B2 (en) | 2003-09-19 | 2008-04-01 | Sharp Kabushiki Kaisha | Electrode-wiring substrate and display device |
| WO2009139290A1 (ja) | 2008-05-16 | 2009-11-19 | シャープ株式会社 | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 |
| WO2010010750A1 (ja) * | 2008-07-23 | 2010-01-28 | シャープ株式会社 | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 |
| JP2010060590A (ja) * | 2008-09-01 | 2010-03-18 | Epson Imaging Devices Corp | 液晶表示装置 |
| JP2010108172A (ja) * | 2008-10-29 | 2010-05-13 | Kyocera Corp | タッチパネルおよびタッチパネル型表示装置 |
| US7924390B2 (en) | 2007-12-18 | 2011-04-12 | Hitachi Displays, Ltd. | Display device |
| KR101274037B1 (ko) * | 2006-09-25 | 2013-06-12 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN101350179B (zh) * | 2007-07-17 | 2013-07-24 | Nlt科技股份有限公司 | 半导体电路和使用该半导体电路的显示装置以及其驱动方法 |
| JP2013164573A (ja) * | 2012-02-10 | 2013-08-22 | Samsung Display Co Ltd | 有機発光表示装置 |
| KR101326594B1 (ko) * | 2006-12-15 | 2013-11-07 | 삼성디스플레이 주식회사 | 표시 장치 |
| US8629965B2 (en) | 2009-06-17 | 2014-01-14 | Hitachi Displays, Ltd. | Display device |
| WO2016080290A1 (ja) * | 2014-11-21 | 2016-05-26 | シャープ株式会社 | 表示装置 |
| WO2016080291A1 (ja) * | 2014-11-21 | 2016-05-26 | シャープ株式会社 | 表示装置 |
| JP2016200659A (ja) * | 2015-04-08 | 2016-12-01 | 株式会社ジャパンディスプレイ | トランジスタ基板および表示装置 |
| JP2017506369A (ja) * | 2014-12-26 | 2017-03-02 | シャオミ・インコーポレイテッド | 狭額縁、及び狭額縁が配置されているディスプレイ（ｓｌｉｍ ｂｅｚｅｌ ａｎｄ ｄｉｓｐｌａｙ ｐｒｏｖｉｄｅｄ ｗｉｔｈ ｔｈｅ ｓａｍｅ） |
| US10177210B2 (en) | 2016-10-14 | 2019-01-08 | Japan Display Inc. | Display device having redundant wirings |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4006284B2 (ja) * | 2002-07-17 | 2007-11-14 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| KR100923056B1 (ko) * | 2002-09-16 | 2009-10-22 | 삼성전자주식회사 | 표시 장치 및 이의 제조방법 |
| TWI220045B (en) * | 2003-08-06 | 2004-08-01 | Au Optronics Corp | LCD display of slim frame design |
| KR101022278B1 (ko) * | 2003-12-15 | 2011-03-21 | 삼성전자주식회사 | 구동 칩 및 이를 갖는 표시장치 |
| US8334960B2 (en) * | 2006-01-18 | 2012-12-18 | Samsung Display Co., Ltd. | Liquid crystal display having gate driver with multiple regions |
| KR20080001975A (ko) * | 2006-06-30 | 2008-01-04 | 삼성전자주식회사 | 표시 기판 및 이를 구비한 표시 장치 |
| KR101297387B1 (ko) * | 2006-11-09 | 2013-08-19 | 삼성디스플레이 주식회사 | 터치 패널 일체형 액정 표시 장치 |
| KR100851197B1 (ko) * | 2007-03-08 | 2008-08-08 | 삼성에스디아이 주식회사 | 평판 표시장치 |
| KR101435527B1 (ko) | 2007-07-25 | 2014-08-29 | 삼성디스플레이 주식회사 | 표시 장치 |
| TWI374510B (en) * | 2008-04-18 | 2012-10-11 | Au Optronics Corp | Gate driver on array of a display and method of making device of a display |
| TWI373107B (en) * | 2008-04-24 | 2012-09-21 | Hannstar Display Corp | Chip having a driving integrated circuit and liquid crystal display having the same |
| WO2010146884A1 (ja) * | 2009-06-16 | 2010-12-23 | シャープ株式会社 | 半導体チップおよびその実装構造 |
| TWI429985B (zh) * | 2011-04-13 | 2014-03-11 | Au Optronics Corp | 引線結構以及具有此引線結構的顯示面板 |
| SG11201404670QA (en) * | 2012-03-21 | 2014-11-27 | Sharp Kk | Active matrix substrate and display panel including the same |
| KR101917853B1 (ko) * | 2012-07-02 | 2019-01-30 | 삼성디스플레이 주식회사 | 정전기 방지 표시 패널과 그 제조 방법, 및 정전기 방지 표시 패널을 포함하는 표시 장치 |
| CN102929053B (zh) * | 2012-11-05 | 2016-03-16 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| KR102009388B1 (ko) * | 2012-12-13 | 2019-08-12 | 엘지디스플레이 주식회사 | 액정 디스플레이 장치 |
| US9472507B2 (en) | 2013-06-17 | 2016-10-18 | Samsung Display Co., Ltd. | Array substrate and organic light-emitting display including the same |
| US9704888B2 (en) | 2014-01-08 | 2017-07-11 | Apple Inc. | Display circuitry with reduced metal routing resistance |
| KR102255866B1 (ko) * | 2014-02-27 | 2021-05-26 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
| CN103901690A (zh) * | 2014-03-20 | 2014-07-02 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| KR102279058B1 (ko) * | 2014-07-25 | 2021-07-20 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN104280954B (zh) * | 2014-08-06 | 2017-02-08 | 深圳市华星光电技术有限公司 | 一种液晶显示器及其液晶显示器下基板组件 |
| CN104698711B (zh) * | 2015-04-01 | 2018-06-01 | 上海天马微电子有限公司 | 一种阵列基板、显示面板及电子设备 |
| US10490122B2 (en) | 2016-02-29 | 2019-11-26 | Samsung Display Co., Ltd. | Display device |
| KR102666831B1 (ko) | 2016-04-15 | 2024-05-21 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102605283B1 (ko) | 2016-06-30 | 2023-11-27 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN106023866B (zh) * | 2016-07-28 | 2019-04-12 | 深圳市华星光电技术有限公司 | 一种检测电路 |
| KR102613863B1 (ko) | 2016-09-22 | 2023-12-18 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102611958B1 (ko) * | 2016-09-23 | 2023-12-12 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20180061568A (ko) | 2016-11-29 | 2018-06-08 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102559096B1 (ko) * | 2016-11-29 | 2023-07-26 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20180096875A (ko) | 2017-02-21 | 2018-08-30 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102417989B1 (ko) | 2017-05-23 | 2022-07-07 | 삼성디스플레이 주식회사 | 표시 장치 |
| US10566354B2 (en) * | 2018-02-26 | 2020-02-18 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Array substrate, touch display screen and manufacturing method of array substrate |
| TWI674662B (zh) * | 2018-06-19 | 2019-10-11 | 友達光電股份有限公司 | 陣列基板的製造方法 |
| KR20200053720A (ko) * | 2018-11-08 | 2020-05-19 | 삼성디스플레이 주식회사 | 표시장치 |
| JP7159031B2 (ja) * | 2018-12-18 | 2022-10-24 | 株式会社ジャパンディスプレイ | 表示装置 |
| KR102082278B1 (ko) * | 2019-02-01 | 2020-04-24 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920702779A (ko) * | 1990-04-24 | 1992-10-06 | 아이지와 스스무 | 회로 셀·어레이를 갖춘 반도체 장치 및 데이타 입출력 장치 |
| TW293093B (ja) * | 1994-09-08 | 1996-12-11 | Hitachi Ltd | |
| JP3465429B2 (ja) | 1995-07-14 | 2003-11-10 | Ｊｓｒ株式会社 | 共重合体ラテックスの製造方法 |
| WO1997006465A1 (fr) * | 1995-08-07 | 1997-02-20 | Hitachi, Ltd. | Dispositif d'affichage a cristaux liquides et de type matrice active resistant a l'electricite statique |
| JP2001051303A (ja) * | 1999-08-05 | 2001-02-23 | Fujitsu Ltd | 液晶表示装置及びその製造方法 |
| JP3914672B2 (ja) * | 1999-12-27 | 2007-05-16 | シチズン時計株式会社 | 多数個取基板およびそれを用いた液晶装置の製造方法 |
| JP2001274551A (ja) | 2000-03-28 | 2001-10-05 | Seiko Epson Corp | 多層配線基板とこれを用いた電気光学装置ならびに電子機器と液晶装置 |
| JP2002040461A (ja) * | 2000-07-26 | 2002-02-06 | Casio Comput Co Ltd | 液晶表示装置 |
| US6747724B2 (en) * | 2000-07-26 | 2004-06-08 | Casio Computer Co., Ltd. | Liquid crystal display device having non-display area with reduced width |
| JP2002131767A (ja) * | 2000-10-27 | 2002-05-09 | Hitachi Ltd | 液晶表示装置 |
| GB2369234A (en) * | 2000-11-21 | 2002-05-22 | Errol Oscar Garner | Profile on disc - Multimedia enhanced dedicated curriculum vitae (CV) product |
| JP4006284B2 (ja) * | 2002-07-17 | 2007-11-14 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
-
2002
- 2002-07-17 JP JP2002207691A patent/JP4006284B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-12 TW TW092115981A patent/TWI274948B/zh not_active IP Right Cessation
- 2003-07-04 CN CN2007101089421A patent/CN101101419B/zh not_active Expired - Lifetime
- 2003-07-04 CN CNB031457800A patent/CN1329772C/zh not_active Expired - Lifetime
- 2003-07-15 US US10/618,748 patent/US7304710B2/en not_active Expired - Lifetime
- 2003-07-16 KR KR1020030048536A patent/KR100592457B1/ko active IP Right Grant
-
2007
- 2007-05-09 US US11/797,944 patent/US20070216822A1/en not_active Abandoned
-
2009
- 2009-10-22 US US12/604,103 patent/US7944538B2/en not_active Expired - Fee Related
Cited By (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7352426B2 (en) | 2003-09-19 | 2008-04-01 | Sharp Kabushiki Kaisha | Electrode-wiring substrate and display device |
| JP2005331835A (ja) * | 2004-05-21 | 2005-12-02 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JP4525174B2 (ja) * | 2004-05-21 | 2010-08-18 | セイコーエプソン株式会社 | 液晶表示装置 |
| JP2006209089A (ja) * | 2004-12-27 | 2006-08-10 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
| KR100778168B1 (ko) * | 2004-12-27 | 2007-11-22 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | 디스플레이 장치 |
| JP2007058174A (ja) * | 2005-08-24 | 2007-03-08 | Samsung Electronics Co Ltd | アレイ基板及びそれを有する表示装置 |
| JP2007086474A (ja) * | 2005-09-22 | 2007-04-05 | Kyocera Corp | 画像表示装置及び配線基板 |
| JP2007192968A (ja) * | 2006-01-18 | 2007-08-02 | Epson Imaging Devices Corp | 液晶表示装置 |
| JP2007219046A (ja) * | 2006-02-15 | 2007-08-30 | Epson Imaging Devices Corp | 液晶表示パネル |
| WO2007135893A1 (ja) * | 2006-05-19 | 2007-11-29 | Sharp Kabushiki Kaisha | 表示装置 |
| JPWO2007135893A1 (ja) * | 2006-05-19 | 2009-10-01 | シャープ株式会社 | 表示装置 |
| JP4724749B2 (ja) * | 2006-05-19 | 2011-07-13 | シャープ株式会社 | 表示装置 |
| JP2011070223A (ja) * | 2006-05-19 | 2011-04-07 | Sharp Corp | 表示装置 |
| JP2011059720A (ja) * | 2006-05-19 | 2011-03-24 | Sharp Corp | 表示装置 |
| JP2008003118A (ja) * | 2006-06-20 | 2008-01-10 | Epson Imaging Devices Corp | 電気光学装置、電子機器、および電気光学装置の製造方法 |
| US10068545B2 (en) | 2006-09-25 | 2018-09-04 | Samsung Display Co., Ltd. | Display apparatus |
| US9746727B2 (en) | 2006-09-25 | 2017-08-29 | Samsung Display Co., Ltd. | Display apparatus |
| US10210837B2 (en) | 2006-09-25 | 2019-02-19 | Samsung Display Co., Ltd. | Display apparatus |
| KR101274037B1 (ko) * | 2006-09-25 | 2013-06-12 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR101326594B1 (ko) * | 2006-12-15 | 2013-11-07 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN101350179B (zh) * | 2007-07-17 | 2013-07-24 | Nlt科技股份有限公司 | 半导体电路和使用该半导体电路的显示装置以及其驱动方法 |
| US7924390B2 (en) | 2007-12-18 | 2011-04-12 | Hitachi Displays, Ltd. | Display device |
| JP5036865B2 (ja) * | 2008-05-16 | 2012-09-26 | シャープ株式会社 | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 |
| WO2009139290A1 (ja) | 2008-05-16 | 2009-11-19 | シャープ株式会社 | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 |
| US8582068B2 (en) | 2008-05-16 | 2013-11-12 | Sharp Kabushiki Kaisha | Active matrix substrate with connections of switching elements and inspecting wirings, display device, method for inspecting active matrix substrate, and method for inspecting display device |
| JP2012212168A (ja) * | 2008-05-16 | 2012-11-01 | Sharp Corp | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の製造方法または検査方法、および表示装置の製造方法または検査方法 |
| JP4982609B2 (ja) * | 2008-07-23 | 2012-07-25 | シャープ株式会社 | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 |
| JPWO2010010750A1 (ja) * | 2008-07-23 | 2012-01-05 | シャープ株式会社 | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 |
| WO2010010750A1 (ja) * | 2008-07-23 | 2010-01-28 | シャープ株式会社 | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 |
| EP2797069A1 (en) | 2008-07-23 | 2014-10-29 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, method for inspecting the active matrix substrate, and method for inspecting the display device |
| JP2010060590A (ja) * | 2008-09-01 | 2010-03-18 | Epson Imaging Devices Corp | 液晶表示装置 |
| JP2010108172A (ja) * | 2008-10-29 | 2010-05-13 | Kyocera Corp | タッチパネルおよびタッチパネル型表示装置 |
| US8629965B2 (en) | 2009-06-17 | 2014-01-14 | Hitachi Displays, Ltd. | Display device |
| US9097920B2 (en) | 2009-06-17 | 2015-08-04 | Japan Display Inc. | Display device |
| US9735219B2 (en) | 2012-02-10 | 2017-08-15 | Samsung Display Co., Ltd. | Organic light emitting diode display |
| JP2013164573A (ja) * | 2012-02-10 | 2013-08-22 | Samsung Display Co Ltd | 有機発光表示装置 |
| WO2016080291A1 (ja) * | 2014-11-21 | 2016-05-26 | シャープ株式会社 | 表示装置 |
| JPWO2016080291A1 (ja) * | 2014-11-21 | 2017-07-27 | シャープ株式会社 | 表示装置 |
| JPWO2016080290A1 (ja) * | 2014-11-21 | 2017-08-31 | シャープ株式会社 | 表示装置 |
| WO2016080290A1 (ja) * | 2014-11-21 | 2016-05-26 | シャープ株式会社 | 表示装置 |
| US9646959B2 (en) | 2014-12-26 | 2017-05-09 | Xiaomi Inc. | Slim bezel and display having the same |
| JP2017506369A (ja) * | 2014-12-26 | 2017-03-02 | シャオミ・インコーポレイテッド | 狭額縁、及び狭額縁が配置されているディスプレイ（ｓｌｉｍ ｂｅｚｅｌ ａｎｄ ｄｉｓｐｌａｙ ｐｒｏｖｉｄｅｄ ｗｉｔｈ ｔｈｅ ｓａｍｅ） |
| US9536910B2 (en) | 2015-04-08 | 2017-01-03 | Japan Display Inc. | Transistor substrate and display device |
| US9935134B2 (en) | 2015-04-08 | 2018-04-03 | Japan Display Inc. | Transistor substrate and display device |
| JP2016200659A (ja) * | 2015-04-08 | 2016-12-01 | 株式会社ジャパンディスプレイ | トランジスタ基板および表示装置 |
| US10177210B2 (en) | 2016-10-14 | 2019-01-08 | Japan Display Inc. | Display device having redundant wirings |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4006284B2 (ja) | 2007-11-14 |
| TWI274948B (en) | 2007-03-01 |
| KR20040008089A (ko) | 2004-01-28 |
| TW200417800A (en) | 2004-09-16 |
| CN101101419B (zh) | 2012-02-29 |
| US20040012744A1 (en) | 2004-01-22 |
| US20100039600A1 (en) | 2010-02-18 |
| US7304710B2 (en) | 2007-12-04 |
| CN1329772C (zh) | 2007-08-01 |
| KR100592457B1 (ko) | 2006-06-22 |
| US7944538B2 (en) | 2011-05-17 |
| CN101101419A (zh) | 2008-01-09 |
| US20070216822A1 (en) | 2007-09-20 |
| CN1485666A (zh) | 2004-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4006284B2 (ja) | 液晶表示装置 | |
| EP2249199B1 (en) | Display device | |
| CN106647067B (zh) | 显示装置 | |
| US6710839B2 (en) | Display device | |
| JP2006308803A (ja) | 液晶表示装置 | |
| KR100531388B1 (ko) | 표시 장치 | |
| JP2008064961A (ja) | 配線構造、及び表示装置 | |
| KR20030028109A (ko) | 액정 표시 장치 | |
| JP2005301308A (ja) | 表示装置および液晶表示装置 | |
| JP2000056724A (ja) | 表示装置 | |
| JP4657233B2 (ja) | 表示装置 | |
| US20150116618A1 (en) | Display device | |
| KR20060125450A (ko) | 구동회로필름 및 이를 갖는 액정표시장치 | |
| KR100983753B1 (ko) | 액정표시장치 | |
| JP2009069725A (ja) | 液晶パネル | |
| KR20050091290A (ko) | 액정표시장치 | |
| JP2005181706A (ja) | 電気光学装置用基板、電気光学装置、電子機器および半導体装置 | |
| KR100447229B1 (ko) | 액정표시장치 및 제조 방법 | |
| KR100909423B1 (ko) | 액정 표시패널 및 그 제조방법, 이를 구비한 액정 표시장치 | |
| KR20040098869A (ko) | 액정표시장치의 패드구조 | |
| KR20060021557A (ko) | 표시 장치용 배선 구조 및 이를 이용한 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050209 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050209 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060331 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060510 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060510 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070312 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070827 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4006284 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |