JPWO2016080291A1 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JPWO2016080291A1 JPWO2016080291A1 JP2016560179A JP2016560179A JPWO2016080291A1 JP WO2016080291 A1 JPWO2016080291 A1 JP WO2016080291A1 JP 2016560179 A JP2016560179 A JP 2016560179A JP 2016560179 A JP2016560179 A JP 2016560179A JP WO2016080291 A1 JPWO2016080291 A1 JP WO2016080291A1
- Authority
- JP
- Japan
- Prior art keywords
- source bus
- line
- video signal
- lines
- hierarchical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
- G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
Abstract
本発明は、簡易な検査回路を用いてリークをもれなく検出することのできる、階層化された配線構造を有する表示装置を実現することを目的とする。階層化領域において、垂直方向に隣接する２本のソースバスライン（ＳＬ）が奇数列目のソースバスライン（ＳＬ）と偶数列目のソースバスライン（ＳＬ）との組み合わせとなり、かつ、水平方向に隣接する２本のソースバスライン（ＳＬ）が奇数列目のソースバスライン（ＳＬ）と偶数列目のソースバスライン（ＳＬ）との組み合わせとなるように、ソースバスライン（ＳＬ）が配線される。奇数列目のソースバスライン（ＳＬ）と偶数列目のソースバスライン（ＳＬ）とには、テストラインを介して異なる大きさの電位が与えられる。
Description
本発明は、表示装置に関し、詳しくは、パネル基板上の外部接続端子とアクティブエリア（表示領域）との間の領域に階層化された配線構造を有する表示装置に関する。
液晶表示装置等の表示装置においては、アクティブエリアと呼ばれる表示領域内に多数の信号配線が設けられている。それらの信号配線は、パネル基板上に設けられた外部接続端子（例えば、パネル基板上に実装されたソースドライバＩＣから出力される映像信号を受け取るための端子）に接続されている。ところで、アクティブエリアと外部接続端子との間の配線に関し、図２２に示すように、パネル基板平面上で扇状の配線構造が採用されることが多い。
近年、表示装置の小型化への要求が高まっているが、図２２に示すような配線構造を採用した場合、額縁サイズが大きくなる傾向にある。特に、高解像度化によってアクティブエリア内に設けられる信号配線の数が増加すると、額縁サイズの増大が顕著になる。このように額縁サイズが大きくなると、表示装置の小型化が困難となる。
そこで、外部接続端子とアクティブエリアとの間の配線に関し、２層以上の階層構造を採用することが提案されている。なお、以下においては、アクティブエリアに設けられている信号配線のうち、映像信号を伝達するためのソースバスライン（映像信号線）に着目して説明する。図２３は、従来の階層化された配線構造の一例を示す平面図である。図２４は、図２３に示す配線構造について詳しく説明するための図である。図２３には、外部接続端子からアクティブエリア内に延びるように配設されている複数本（例えば、９６０本）のソースバスラインのうちの１列目〜１２列目のソースバスラインＳＬ１〜ＳＬ１２を示している。なお、以下においては、複数本のソースバスラインを互いに区別する必要がない場合には、ソースバスラインには符号ＳＬを付す。
図２３および図２４に示す配線構造は、第１階層（ここでは下層）に形成される配線（第１階層配線）Ｋ１と第２階層（ここでは上層）に形成される配線（第２階層配線）Ｋ２とによって構成されている。隣接する２本のソースバスラインのうちの一方（図２４では、ソースバスラインＳＬ２）は、第１階層配線Ｋ１のみによって構成されている。隣接する２本のソースバスラインのうちの他方（図２４では、ソースバスラインＳＬ１）は、第１階層配線Ｋ１と第２階層配線Ｋ２とによって構成されている。第１階層配線Ｋ１と第２階層配線Ｋ２とは、コンタクトＣＴによって接続されている。図２４で符号９２で示す領域において、第１階層配線Ｋ１と第２階層配線Ｋ２とが垂直方向（上下方向）に重なり合うように配置されている。なお、第１階層配線Ｋ１と第２階層配線Ｋ２との間には絶縁層（不図示）が設けられている。
以上のように複数のソースバスラインＳＬを垂直方向に重ねて配置することにより、図２２に示したような配線構造を採用したときと比べて額縁サイズを小さくすることができる。このように階層化された配線構造を有する表示装置については、例えば、日本の特開平５−１９２８２号公報に開示されている。
ところが、図２３に示すような配線構造が採用されている場合、従来の簡易な検査回路では、例えば膜残りに起因する配線リークが生じたときに当該リークを検出できないことがある。これについて、以下に説明する。なお、以下においては、階層化された配線構造を有する領域のことを「階層化領域」という。また、配線が階層化されていない領域（階層化領域以外の領域）のことを「非階層化領域」という。階層化された配線構造を有する表示装置に関しては、２本のソースバスラインＳＬ間のリーク（短絡）には次の３つのタイプがある。
第１のタイプ：非階層化領域において隣接する２本のソースバスラインＳＬ間に生じるリーク
第２のタイプ：階層化領域において垂直方向に隣接する２本のソースバスラインＳＬ間に生じるリーク
第３のタイプ：階層化領域において水平方向に隣接する２本のソースバスラインＳＬ間に生じるリーク
図２５で符号７６で示す部分は第１のタイプのリークを模式的に表し、図２５で符号７７で示す部分は第２のタイプのリークを模式的に表し、図２５で符号７８で示す部分は第３のタイプのリークを模式的に表している。
第１のタイプ：非階層化領域において隣接する２本のソースバスラインＳＬ間に生じるリーク
第２のタイプ：階層化領域において垂直方向に隣接する２本のソースバスラインＳＬ間に生じるリーク
第３のタイプ：階層化領域において水平方向に隣接する２本のソースバスラインＳＬ間に生じるリーク
図２５で符号７６で示す部分は第１のタイプのリークを模式的に表し、図２５で符号７７で示す部分は第２のタイプのリークを模式的に表し、図２５で符号７８で示す部分は第３のタイプのリークを模式的に表している。
ここで、図２３に示した従来の階層化された配線構造を有する表示装置に２本のテストラインを含む従来の簡易な検査回路を設けることについて考える。なお、図２３のＢ−Ｂ線断面図（概略模式図）は、図２６に示すとおりである。
まず、検査回路の構成として図２７に示すような構成を採用することが考えられる。この検査回路には、２本のテストライン（第１のテストラインＴＬ１および第２のテストラインＴＬ２）と、１本の制御ラインＣＬと、各ソースバスラインＳＬに対応して設けられた検査スイッチＴ＿ＳＷとが含まれている。第１のテストラインＴＬ１には、第１の電位ＴＶ１が与えられている。第２のテストラインＴＬ２には、第２の電位ＴＶ２が与えられている。なお、第１の電位ＴＶ１と第２の電位ＴＶ２とは異なる大きさである。検査スイッチＴ＿ＳＷは、ＴＦＴで構成されている。その検査スイッチＴ＿ＳＷに関し、ゲート電極は制御ラインＣＬに接続され、ドレイン電極は第１のテストラインＴＬ１または第２のテストラインＴＬ２のいずれかに接続され、ソース電極はソースバスラインＳＬに接続されている。制御ラインＣＬには、検査の際に検査スイッチＴ＿ＳＷをオン状態にするための制御信号が与えられる。この構成においては、奇数列目のソースバスラインＳＬには検査電位として第１の電位ＴＶ１が与えられ、偶数列目のソースバスラインＳＬには検査電位として第２の電位ＴＶ２が与えられる。この構成によれば、第１のタイプのリークおよび第２のタイプのリークについては検出することができる。しかしながら、第３のタイプのリークについては検出することができない。例えば、第２階層において３列目のソースバスラインＳＬ３と５列目のソースバスラインＳＬ５とは隣接しているが（図２６参照）、図２７から把握されるように、３列目のソースバスラインＳＬ３と５列目のソースバスラインＳＬ５とには同じ大きさの検査電位が与えられる。従って、３列目のソースバスラインＳＬ３と５列目のソースバスラインＳＬ５との間のリーク（図２７で符号９６で示す太点線を参照）のような第３のタイプのリークについては検出することができない。
また、検査回路の構成として図２８に示すような構成を採用することが考えられる。この構成においては、ｎを自然数とすると、（４ｎ−３）列目のソースバスラインＳＬおよび（４ｎ−２）列目のソースバスラインＳＬには検査電位として第１の電位ＴＶ１が与えられ、（４ｎ−１）列目のソースバスラインＳＬおよび４ｎ列目のソースバスラインＳＬには検査電位として第２の電位ＴＶ２が与えられる。この構成によれば、第３のタイプのリークについては検出することができる。しかしながら、第１のタイプのリークについては必ずしも検出できるとは限らず、第２のタイプのリークについては検出することができない。例えば、５列目のソースバスラインＳＬ５と６列目のソースバスラインＳＬ６とは階層化領域５０において垂直方向に隣接しているが（図２６参照）、図２８から把握されるように、５列目のソースバスラインＳＬ５と６列目のソースバスラインＳＬ６とには同じ大きさの検査電位が与えられる。従って、５列目のソースバスラインＳＬ５と６列目のソースバスラインＳＬ６との間のリーク（図２８で符号９７で示す太点線を参照）のような第２のタイプのリークについては検出することができない。
さらに、検査回路の構成として図２９に示すような構成を採用することが考えられる。この構成においては、ｎを自然数とすると、（４ｎ−３）列目のソースバスラインＳＬおよび４ｎ列目のソースバスラインＳＬには検査電位として第１の電位ＴＶ１が与えられ、（４ｎ−２）列目のソースバスラインＳＬおよび（４ｎ−１）列目のソースバスラインＳＬには検査電位として第２の電位ＴＶ２が与えられる。この構成によれば、第２のタイプのリークおよび第３のタイプのリークについては検出することができる。しかしながら、第１のタイプのリークについては必ずしも検出できるとは限らない。例えば、４列目のソースバスラインＳＬ４と５列目のソースバスラインＳＬ５とは非階層化領域において隣接しているが（図２３参照）、図２９から把握されるように、４列目のソースバスラインＳＬ４と５列目のソースバスラインＳＬ５とには同じ大きさの検査電位が与えられる。従って、４列目のソースバスラインＳＬ４と５列目のソースバスラインＳＬ５との間のリーク（図２９で符号９８で示す太点線を参照）のような第１のタイプのリークについては必ずしも検出できるとは限らない。
以上のように、従来の階層化された配線構造を有する表示装置においては、テストラインを２本だけ含む簡易な検査回路で上述した全てのパターン（第１〜第３パターン）のリークをもれなく検出することはできない。
そこで本発明は、簡易な検査回路を用いてリークをもれなく検出することのできる、階層化された配線構造を有する表示装置を実現することを目的とする。
本発明の第１の局面は、複数の階層に階層化された配線構造を有する階層化領域と表示領域とを含むパネル基板と、前記パネル基板上に配設された複数の映像信号線と、各映像信号線に所定の電位を与えることが可能なように構成された電位供給線と、前記複数の映像信号線に印加すべき映像信号の供給を受けるために前記パネル基板上に設けられた複数の外部接続端子とを備えた表示装置であって、
前記複数の映像信号線は、前記複数の外部接続端子から前記階層化領域を介して前記表示領域内へと延びるように配設され、
前記階層化領域において、垂直方向に隣接する２本の映像信号線が奇数列目の映像信号線と偶数列目の映像信号線との組み合わせであり、かつ、水平方向に隣接する２本の映像信号線が奇数列目の映像信号線と偶数列目の映像信号線との組み合わせであることを特徴とする。
前記複数の映像信号線は、前記複数の外部接続端子から前記階層化領域を介して前記表示領域内へと延びるように配設され、
前記階層化領域において、垂直方向に隣接する２本の映像信号線が奇数列目の映像信号線と偶数列目の映像信号線との組み合わせであり、かつ、水平方向に隣接する２本の映像信号線が奇数列目の映像信号線と偶数列目の映像信号線との組み合わせであることを特徴とする。
本発明の第２の局面は、本発明の第１の局面において、
前記電位供給線は、奇数列目の映像信号線に接続された第１タイプの電位供給線と偶数列目の映像信号線に接続された第２タイプの電位供給線とからなることを特徴とする。
前記電位供給線は、奇数列目の映像信号線に接続された第１タイプの電位供給線と偶数列目の映像信号線に接続された第２タイプの電位供給線とからなることを特徴とする。
本発明の第３の局面は、本発明の第２の局面において、
前記電位供給線は、１本の前記第１タイプの電位供給線と１本の前記第２タイプの電位供給線とからなることを特徴とする。
前記電位供給線は、１本の前記第１タイプの電位供給線と１本の前記第２タイプの電位供給線とからなることを特徴とする。
本発明の第４の局面は、本発明の第２または第３の局面において、
前記第１タイプの電位供給線と前記第２タイプの電位供給線とには異なる大きさの電位が与えられることを特徴とする。
前記第１タイプの電位供給線と前記第２タイプの電位供給線とには異なる大きさの電位が与えられることを特徴とする。
本発明の第５の局面は、本発明の第１の局面において、
前記電位供給線を介して前記複数の映像信号線に所定の基準電位が与えられることを特徴とする。
前記電位供給線を介して前記複数の映像信号線に所定の基準電位が与えられることを特徴とする。
本発明の第６の局面は、本発明の第１の局面において、
前記パネル基板は、前記複数の外部接続端子と前記表示領域との間に、前記階層化領域として第１の階層化領域と第２の階層化領域とを有し、
前記複数の映像信号線の各々は、前記第１の階層化領域と前記第２の階層化領域とで互いに異なる層に配線されていることを特徴とする。
前記パネル基板は、前記複数の外部接続端子と前記表示領域との間に、前記階層化領域として第１の階層化領域と第２の階層化領域とを有し、
前記複数の映像信号線の各々は、前記第１の階層化領域と前記第２の階層化領域とで互いに異なる層に配線されていることを特徴とする。
本発明の第１の局面によれば、階層化された配線構造を有する表示装置において、例えば、隣接しあう２本の映像信号線に対して電位供給線を用いて互いに異なる電位を与えることによって、当該２本の映像信号線間のリーク不良を検出することが可能となる。また、例えば、装置の電源オフ時や異常終了時に電位供給線を用いて全ての映像信号線に対して基準電位（グラウンド電位）を与えることによって、映像信号線上の残留電荷を除去することが可能となる。
本発明の第２の局面によれば、奇数列目の映像信号線と偶数列目の映像信号線とに容易に異なる大きさの電位を与えることが可能となる。
本発明の第３の局面によれば、電位供給線は２本だけ設けられるので、額縁サイズを小さくすることができる。これにより、表示装置の小型化が可能となる。
本発明の第４の局面によれば、電位供給線を用いて奇数列目の映像信号線と偶数列目の映像信号線とに異なる大きさの電位を与えることによって、非階層化領域において隣接する任意の２本の映像信号線に互いに異なる大きさの電位が与えられ、かつ、階層化領域において垂直方向に隣接する任意の２本の映像信号線に互いに異なる大きさの電位が与えられ、かつ、階層化領域において水平方向に隣接する任意の２本の映像信号線に互いに異なる大きさの電位が与えられる。ここで、奇数列目の映像信号線と偶数列目の映像信号線とに異なる大きさの電位を与えるためには、検査線として機能する電位供給線が２本あれば足りる。以上より、簡易な回路（検査回路）を用いてリークをもれなく検出することのできる、階層化された配線構造を有する表示装置が実現される。
本発明の第５の局面によれば、例えば装置の電源オフ時や異常終了時に映像信号線上の電荷を除去することができるので、残留電荷の存在に起因する表示品位の低下が抑制される。
本発明の第６の局面によれば、２つの階層化領域を有する表示装置において、本発明の第１の局面と同様の効果が得られる。
以下、添付図面を参照しつつ、本発明の実施形態について説明する。
＜１．第１の実施形態＞
＜１．１ 全体構成および動作概要＞
図２は、本発明の第１の実施形態に係るアクティブマトリクス型の液晶表示装置の全体構成を示すブロック図である。図２に示すように、この液晶表示装置は、ソースドライバ２０とゲートドライバ３０と検査回路６０とアクティブエリア（表示領域）４０とを備えている。アクティブエリア４０，ゲートドライバ３０，および検査回路６０は、パネル基板１０上に形成されている。なお、本実施形態におけるパネル基板１０はガラス基板である。ソースドライバ２０は、例えばＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）の形態でパネル基板１０上に実装されている。すなわち、本実施形態におけるソースドライバ２０はＩＣチップである。パネル基板１０上には、ＩＣチップであるソースドライバ２０から出力される映像信号を受け取るための外部接続端子が設けられている。なお、図２で符号５０で示す領域は、階層化領域（階層化された配線構造を有する領域）である。この階層化領域５０は、図３に示すように、外部接続端子１５と検査回路６０との間に設けられている。階層化領域５０における詳しい配線構造については後述する。検査回路６０は、隣接するソースバスラインＳＬ間でリークが生じているか否かを検査する。検査回路６０についての詳しい説明は後述する。
＜１．１ 全体構成および動作概要＞
図２は、本発明の第１の実施形態に係るアクティブマトリクス型の液晶表示装置の全体構成を示すブロック図である。図２に示すように、この液晶表示装置は、ソースドライバ２０とゲートドライバ３０と検査回路６０とアクティブエリア（表示領域）４０とを備えている。アクティブエリア４０，ゲートドライバ３０，および検査回路６０は、パネル基板１０上に形成されている。なお、本実施形態におけるパネル基板１０はガラス基板である。ソースドライバ２０は、例えばＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）の形態でパネル基板１０上に実装されている。すなわち、本実施形態におけるソースドライバ２０はＩＣチップである。パネル基板１０上には、ＩＣチップであるソースドライバ２０から出力される映像信号を受け取るための外部接続端子が設けられている。なお、図２で符号５０で示す領域は、階層化領域（階層化された配線構造を有する領域）である。この階層化領域５０は、図３に示すように、外部接続端子１５と検査回路６０との間に設けられている。階層化領域５０における詳しい配線構造については後述する。検査回路６０は、隣接するソースバスラインＳＬ間でリークが生じているか否かを検査する。検査回路６０についての詳しい説明は後述する。
アクティブエリア４０には、複数本のソースバスラインＳＬと複数本のゲートバスラインＧＬとが配設されている。それら複数本のソースバスラインＳＬと複数本のゲートバスラインＧＬとの交差点にそれぞれ対応して、画素を形成する画素形成部（図２では不図示）が設けられている。すなわち、アクティブエリア４０には、複数個の画素形成部が設けられている。
図４は、画素形成部４の構成を示す図である。図４に示すように、画素形成部４には、対応する交差点を通過するゲートバスラインＧＬにゲート端子が接続されると共に当該交差点を通過するソースバスラインＳＬにソース端子が接続されたスイッチング素子であるＴＦＴ（薄膜トランジスタ）４９と、そのＴＦＴ４９のドレイン端子に接続された画素電極４１と、上記複数個の画素形成部４に共通的に設けられた共通電極４４および補助容量電極４５と、画素電極４１と共通電極４４とによって形成される液晶容量４２と、画素電極４１と補助容量電極４５とによって形成される補助容量４３とが含まれている。液晶容量４２と補助容量４３とによって画素容量４６が構成されている。
ところで、画素形成部４内のＴＦＴ４９には、例えば、酸化物ＴＦＴ（酸化物半導体をチャネル層に用いた薄膜トランジスタ）を採用することができる。酸化物ＴＦＴとしては、例えば、ＩｎＧａＺｎＯ（酸化インジウムガリウム亜鉛）を含むＴＦＴが挙げられる。酸化物ＴＦＴは、移動度が高くリーク電流が小さいという特徴を有している。従って、酸化物ＴＦＴを採用することにより、小型化や低消費電力化の効果が得られる。但し、本発明は、これに限定されない。例えば、アモルファスシリコンをチャネル層に用いたＴＦＴを採用することもできる。
なお、ここでは、ソースドライバ２０およびゲートドライバ３０の動作を制御する表示コントローラがパネル基板１０の外部（例えば、パネル基板１０に接続されたフレキシブル基板上）に設けられているものと仮定する。ソースドライバ２０にはその表示コントローラからデジタル映像信号およびソース制御信号が送られ、ゲートドライバ３０にはその表示コントローラからゲート制御信号が送られる。ソース制御信号には、例えば、ソーススタートパルス信号，ソースクロック信号，およびラッチストローブ信号が含まれている。ゲート制御信号には、例えば、ゲートスタートパルス信号およびゲートクロック信号が含まれている。
ソースドライバ２０は、表示コントローラから送られるデジタル映像信号およびソース制御信号を受け取り、各ソースバスラインＳＬに駆動用の映像信号を印加する。このとき、ソースドライバ２０では、ソースクロック信号のパルスが発生するタイミングで、各ソースバスラインＳＬに印加すべき電圧を示すデジタル映像信号が順次に保持される。そして、ラッチストローブ信号のパルスが発生するタイミングで、上記保持されたデジタル映像信号がアナログ電圧に変換される。その変換されたアナログ電圧は、駆動用の映像信号として全てのソースバスラインＳＬに一斉に印加される。ゲートドライバ３０は、表示コントローラから送られるゲート制御信号に基づいて、アクティブな走査信号の各ゲートバスラインＧＬへの印加を１垂直走査期間を周期として繰り返す。
以上のようにして、各ソースバスラインＳＬに駆動用の映像信号が印加され、各ゲートバスラインＧＬに走査信号が印加されることにより、表示領域としてのアクティブエリア４０上に所望の画像が表示される。
＜１．２ 外部接続端子−アクティブエリア間の配線構造＞
図１を参照しつつ、パネル基板１０上に設けられている外部接続端子（ＩＣチップであるソースドライバ２０から出力される映像信号を受け取るための端子）１５とアクティブエリア４０との間（ここでは、検査回路６０を省略する）の配線構造について説明する。図１は、本実施形態における階層化領域５０の配線構造を示す平面図である。この配線構造は、第１階層（ここでは下層）に形成される第１階層配線Ｋ１と第２階層（ここでは上層）に形成される第２階層配線Ｋ２とによって構成されている。第１階層配線Ｋ１と第２階層配線Ｋ２とは、コンタクトＣＴによって接続されている。
図１を参照しつつ、パネル基板１０上に設けられている外部接続端子（ＩＣチップであるソースドライバ２０から出力される映像信号を受け取るための端子）１５とアクティブエリア４０との間（ここでは、検査回路６０を省略する）の配線構造について説明する。図１は、本実施形態における階層化領域５０の配線構造を示す平面図である。この配線構造は、第１階層（ここでは下層）に形成される第１階層配線Ｋ１と第２階層（ここでは上層）に形成される第２階層配線Ｋ２とによって構成されている。第１階層配線Ｋ１と第２階層配線Ｋ２とは、コンタクトＣＴによって接続されている。
ここで、図１において、１〜４列目のソースバスラインＳＬ１〜ＳＬ４に着目する。１列目のソースバスラインＳＬ１および４列目のソースバスラインＳＬ４は第１階層配線Ｋ１のみによって構成され、２列目のソースバスラインＳＬ２および３列目のソースバスラインＳＬ３は第１階層配線Ｋ１と第２階層配線Ｋ２とによって構成されている。５列目以降のソースバスラインＳＬについても、このような構成が４列ずつ繰り返されている。すなわち、ｎを自然数とすると、（４ｎ−３）列目のソースバスラインＳＬおよび４ｎ列目のソースバスラインＳＬは第１階層配線Ｋ１のみによって構成され、（４ｎ−２）列目のソースバスラインＳＬおよび（４ｎ−１）列目のソースバスラインＳＬは第１階層配線Ｋ１と第２階層配線Ｋ２とによって構成されている。
図５は、図１のＡ−Ａ線断面図（概略模式図）である。図５から把握されるように、図１のＡ−Ａ線上では、（４ｎ−３）列目のソースバスラインＳＬおよび４ｎ列目のソースバスラインＳＬは第１階層に設けられており、（４ｎ−２）列目のソースバスラインＳＬおよび（４ｎ−１）列目のソースバスラインＳＬは第２階層に設けられている。
＜１．３ 検査回路の構成＞
図６は、本実施形態における検査回路６０の詳細な構成を示す回路図である。この検査回路６０には、２本のテストライン（第１のテストラインＴＬ１および第２のテストラインＴＬ２）と、１本の制御ラインＣＬと、各ソースバスラインＳＬに対応して設けられた検査スイッチＴ＿ＳＷとが含まれている。第１のテストラインＴＬ１には、第１の電位ＴＶ１が与えられている。第２のテストラインＴＬ２には、第２の電位ＴＶ２が与えられている。なお、第１の電位ＴＶ１と第２の電位ＴＶ２とは異なる大きさである。検査スイッチＴ＿ＳＷは、ＴＦＴで構成されている。その検査スイッチＴ＿ＳＷに関し、ゲート電極は制御ラインＣＬに接続され、ドレイン電極は第１のテストラインＴＬ１または第２のテストラインＴＬ２のいずれかに接続され、ソース電極はソースバスラインＳＬに接続されている。制御ラインＣＬには、検査の際に検査スイッチＴ＿ＳＷをオン状態にするための制御信号が与えられる。なお、本実施形態においては、第１のテストラインＴＬ１によって第１タイプの電位供給線が実現され、第２のテストラインＴＬ２によって第２タイプの電位供給線が実現されている。
図６は、本実施形態における検査回路６０の詳細な構成を示す回路図である。この検査回路６０には、２本のテストライン（第１のテストラインＴＬ１および第２のテストラインＴＬ２）と、１本の制御ラインＣＬと、各ソースバスラインＳＬに対応して設けられた検査スイッチＴ＿ＳＷとが含まれている。第１のテストラインＴＬ１には、第１の電位ＴＶ１が与えられている。第２のテストラインＴＬ２には、第２の電位ＴＶ２が与えられている。なお、第１の電位ＴＶ１と第２の電位ＴＶ２とは異なる大きさである。検査スイッチＴ＿ＳＷは、ＴＦＴで構成されている。その検査スイッチＴ＿ＳＷに関し、ゲート電極は制御ラインＣＬに接続され、ドレイン電極は第１のテストラインＴＬ１または第２のテストラインＴＬ２のいずれかに接続され、ソース電極はソースバスラインＳＬに接続されている。制御ラインＣＬには、検査の際に検査スイッチＴ＿ＳＷをオン状態にするための制御信号が与えられる。なお、本実施形態においては、第１のテストラインＴＬ１によって第１タイプの電位供給線が実現され、第２のテストラインＴＬ２によって第２タイプの電位供給線が実現されている。
図６に示すように、本実施形態においては、奇数列目のソースバスラインＳＬに対応して設けられている検査スイッチＴ＿ＳＷのドレイン電極は、いずれも第１のテストラインＴＬ１に接続されている。また、偶数列目のソースバスラインＳＬに対応して設けられている検査スイッチＴ＿ＳＷのドレイン電極は、いずれも第２のテストラインＴＬ２に接続されている。
＜１．４ 検査回路を用いた検査＞
上述したように、階層化された配線構造を有する液晶表示装置に関しては、２本のソースバスラインＳＬ間のリーク（短絡）には次の３つのタイプがある。
第１のタイプ：非階層化領域において隣接する２本のソースバスラインＳＬ間に生じるリーク
第２のタイプ：階層化領域５０において垂直方向に隣接する２本のソースバスラインＳＬ間に生じるリーク
第３のタイプ：階層化領域５０において水平方向に隣接する２本のソースバスラインＳＬ間に生じるリーク
図７で符号７６で示す部分は第１のタイプのリークを模式的に表し、図７で符号７７で示す部分は第２のタイプのリークを模式的に表し、図７で符号７８で示す部分は第３のタイプのリークを模式的に表している。
上述したように、階層化された配線構造を有する液晶表示装置に関しては、２本のソースバスラインＳＬ間のリーク（短絡）には次の３つのタイプがある。
第１のタイプ：非階層化領域において隣接する２本のソースバスラインＳＬ間に生じるリーク
第２のタイプ：階層化領域５０において垂直方向に隣接する２本のソースバスラインＳＬ間に生じるリーク
第３のタイプ：階層化領域５０において水平方向に隣接する２本のソースバスラインＳＬ間に生じるリーク
図７で符号７６で示す部分は第１のタイプのリークを模式的に表し、図７で符号７７で示す部分は第２のタイプのリークを模式的に表し、図７で符号７８で示す部分は第３のタイプのリークを模式的に表している。
ここで、例えば６列目のソースバスラインＳＬ６に着目する。６列目のソースバスラインＳＬ６とそれ以外のソースバスラインＳＬとの間に生じるリーク（上述の第１〜第３のタイプのリーク）としては、以下に記すリークが挙げられる。
第１のタイプ：６列目のソースバスラインＳＬ６と５列目のソースバスラインＳＬ５との間のリーク、６列目のソースバスラインＳＬ６と７列目のソースバスラインＳＬ７との間のリーク（図１参照）
第２のタイプ：６列目のソースバスラインＳＬ６と５列目のソースバスラインＳＬ５との間のリーク（図５参照）
第３のタイプ：６列目のソースバスラインＳＬ６と３列目のソースバスラインＳＬ３との間のリーク、６列目のソースバスラインＳＬ６と７列目のソースバスラインＳＬ７との間のリーク（図５参照）
第１のタイプ：６列目のソースバスラインＳＬ６と５列目のソースバスラインＳＬ５との間のリーク、６列目のソースバスラインＳＬ６と７列目のソースバスラインＳＬ７との間のリーク（図１参照）
第２のタイプ：６列目のソースバスラインＳＬ６と５列目のソースバスラインＳＬ５との間のリーク（図５参照）
第３のタイプ：６列目のソースバスラインＳＬ６と３列目のソースバスラインＳＬ３との間のリーク、６列目のソースバスラインＳＬ６と７列目のソースバスラインＳＬ７との間のリーク（図５参照）
ところで、２本のソースバスラインＳＬ間にリークが生じているか否かを調べるためには、それら２本のソースバスラインＳＬに互いに異なる大きさの検査電位が与えられる必要がある。上述の例では、６列目のソースバスラインＳＬ６には、３列目，５列目，および７列目のソースバスラインＳＬ３，ＳＬ５，およびＳＬ７とは異なる大きさの検査電位が与えられる必要がある。この点に関し、図６から把握されるように、６列目のソースバスラインＳＬ６には検査電位として第２の電位ＴＶ２が与えられ、３列目，５列目，および７列目のソースバスラインＳＬ３，ＳＬ５，およびＳＬ７には検査電位として第１の電位ＴＶ１が与えられている。従って、６列目のソースバスラインＳＬ６と３列目のソースバスラインＳＬ３との間のリーク（図６で符号７１で示す太点線を参照），６列目のソースバスラインＳＬ６と５列目のソースバスラインＳＬ５との間のリーク（図６で符号７２で示す太点線を参照），および６列目のソースバスラインＳＬ６と７列目のソースバスラインＳＬ７との間のリーク（図６で符号７３で示す太点線を参照）を検出することができる。すなわち、第１のタイプ，第２のタイプ，および第３のタイプの全てのリークを検出することができる。
＜１．５ 効果＞
本実施形態によれば、図５から把握されるように、階層化領域５０において垂直方向に隣接する２本のソースバスラインＳＬは奇数列目のソースバスラインＳＬと偶数列目のソースバスラインＳＬとの組み合わせであり、かつ、階層化領域５０において水平方向に隣接する２本のソースバスラインＳＬは奇数列目のソースバスラインＳＬと偶数列目のソースバスラインＳＬとの組み合わせである。このような配線構造が採用されているため、図６に示すように２本のテストラインを用いて奇数列目のソースバスラインＳＬと偶数列目のソースバスラインＳＬとに異なる大きさの検査電位を与えることによって、非階層化領域において隣接する任意の２本のソースバスラインＳＬに互いに異なる大きさの検査電位が与えられ、かつ、階層化領域５０において垂直方向に隣接する任意の２本のソースバスラインＳＬに互いに異なる大きさの検査電位が与えられ、かつ、階層化領域５０において水平方向に隣接する任意の２本のソースバスラインＳＬに互いに異なる大きさの検査電位が与えられる。以上のようにして、テストラインを２本だけ含む検査回路６０によって、上述した全てのパターン（第１〜第３パターン）のリークをもれなく検出することが可能となる。このように、本実施形態によれば、簡易な検査回路を用いてリークをもれなく検出することのできる、階層化された配線構造を有する表示装置が実現される。
本実施形態によれば、図５から把握されるように、階層化領域５０において垂直方向に隣接する２本のソースバスラインＳＬは奇数列目のソースバスラインＳＬと偶数列目のソースバスラインＳＬとの組み合わせであり、かつ、階層化領域５０において水平方向に隣接する２本のソースバスラインＳＬは奇数列目のソースバスラインＳＬと偶数列目のソースバスラインＳＬとの組み合わせである。このような配線構造が採用されているため、図６に示すように２本のテストラインを用いて奇数列目のソースバスラインＳＬと偶数列目のソースバスラインＳＬとに異なる大きさの検査電位を与えることによって、非階層化領域において隣接する任意の２本のソースバスラインＳＬに互いに異なる大きさの検査電位が与えられ、かつ、階層化領域５０において垂直方向に隣接する任意の２本のソースバスラインＳＬに互いに異なる大きさの検査電位が与えられ、かつ、階層化領域５０において水平方向に隣接する任意の２本のソースバスラインＳＬに互いに異なる大きさの検査電位が与えられる。以上のようにして、テストラインを２本だけ含む検査回路６０によって、上述した全てのパターン（第１〜第３パターン）のリークをもれなく検出することが可能となる。このように、本実施形態によれば、簡易な検査回路を用いてリークをもれなく検出することのできる、階層化された配線構造を有する表示装置が実現される。
また、本実施形態によれば、テストラインは２本だけ設けられれば良いので、額縁サイズを小さくすることができる。これにより、表示装置の小型化を図ることが可能となる。
＜１．６ 変形例＞
以下、上記第１の実施形態の様々な変形例について説明する。
以下、上記第１の実施形態の様々な変形例について説明する。
＜１．６．１ 配線の階層＞
上記第１の実施形態においては配線の階層が２階層であったが、本発明はこれに限定されない。配線の階層が３階層以上である場合にも、本発明を適用することができる。そこで、以下、配線の階層が３階層である例を第１の変形例として説明し、配線の階層が４階層である例を第２の変形例として説明する。
上記第１の実施形態においては配線の階層が２階層であったが、本発明はこれに限定されない。配線の階層が３階層以上である場合にも、本発明を適用することができる。そこで、以下、配線の階層が３階層である例を第１の変形例として説明し、配線の階層が４階層である例を第２の変形例として説明する。
＜１．６．１ 第１の変形例＞
図８は、本変形例における配線構造の一例を示す概略断面図である。図８から把握されるように、階層化領域において、垂直方向に隣接する２本のソースバスラインＳＬが奇数列目のソースバスラインＳＬと偶数列目のソースバスラインＳＬとの組み合わせであり、かつ、水平方向に隣接する２本のソースバスラインＳＬが奇数列目のソースバスラインＳＬと偶数列目のソースバスラインＳＬとの組み合わせとなっている。ここで、図８に示した配線構造を有する液晶表示装置に図６に示した構成の検査回路６０を設けることについて考える。
図８は、本変形例における配線構造の一例を示す概略断面図である。図８から把握されるように、階層化領域において、垂直方向に隣接する２本のソースバスラインＳＬが奇数列目のソースバスラインＳＬと偶数列目のソースバスラインＳＬとの組み合わせであり、かつ、水平方向に隣接する２本のソースバスラインＳＬが奇数列目のソースバスラインＳＬと偶数列目のソースバスラインＳＬとの組み合わせとなっている。ここで、図８に示した配線構造を有する液晶表示装置に図６に示した構成の検査回路６０を設けることについて考える。
図６に示した構成の検査回路６０によれば、奇数列目のソースバスラインＳＬと偶数列目のソースバスラインＳＬとには異なる大きさの検査電位が与えられる。そうすると、図８から把握されるように、階層化領域５０において垂直方向に隣接する任意の２本のソースバスラインＳＬには互いに異なる大きさの検査電位が与えられ、階層化領域５０において水平方向に隣接する任意の２本のソースバスラインＳＬにも互いに異なる大きさの検査電位が与えられる。また、非階層化領域において隣接する任意の２本のソースバスラインＳＬにも互いに異なる大きさの検査電位が与えられる。
以上より、配線の階層が３階層である場合にも、テストラインを２本だけ含む検査回路６０によって、上述した全てのパターン（第１〜第３パターン）のリークをもれなく検出することができる。すなわち、本変形例においても、上記第１の実施形態と同様、簡易な検査回路を用いてリークをもれなく検出することのできる、階層化された配線構造を有する表示装置が実現される。
図９は、本変形例における配線構造の別の例を示す概略断面図である。図８に示した例と同様、階層化領域において、垂直方向に隣接する２本のソースバスラインＳＬが奇数列目のソースバスラインＳＬと偶数列目のソースバスラインＳＬとの組み合わせであり、かつ、水平方向に隣接する２本のソースバスラインＳＬが奇数列目のソースバスラインＳＬと偶数列目のソースバスラインＳＬとの組み合わせとなっている。このため、階層化領域５０において垂直方向に隣接する任意の２本のソースバスラインＳＬには互いに異なる大きさの検査電位が与えられ、階層化領域５０において水平方向に隣接する任意の２本のソースバスラインＳＬにも互いに異なる大きさの検査電位が与えられる。また、非階層化領域において隣接する任意の２本のソースバスラインＳＬにも互いに異なる大きさの検査電位が与えられる。従って、本変形例においても、テストラインを２本だけ含む検査回路６０によって、上述した全てのパターンのリークをもれなく検出することができる。すなわち、本変形例においても、簡易な検査回路を用いてリークをもれなく検出することのできる、階層化された配線構造を有する表示装置が実現される。
＜１．６．２ 第２の変形例＞
図１０は、本変形例における配線構造の一例を示す概略断面図である。図１１は、本変形例における配線構造の別の例を示す概略断面図である。図１２は、本変形例における配線構造の更に別の例を示す概略断面図である。図１０〜図１２に示す構成のいずれについても、階層化領域において、垂直方向に隣接する２本のソースバスラインＳＬが奇数列目のソースバスラインＳＬと偶数列目のソースバスラインＳＬとの組み合わせであり、かつ、水平方向に隣接する２本のソースバスラインＳＬが奇数列目のソースバスラインＳＬと偶数列目のソースバスラインＳＬとの組み合わせとなっている。従って、上記第１の変形例と同様に、本変形例においても、簡易な検査回路を用いてリークをもれなく検出することのできる、階層化された配線構造を有する表示装置が実現される。
図１０は、本変形例における配線構造の一例を示す概略断面図である。図１１は、本変形例における配線構造の別の例を示す概略断面図である。図１２は、本変形例における配線構造の更に別の例を示す概略断面図である。図１０〜図１２に示す構成のいずれについても、階層化領域において、垂直方向に隣接する２本のソースバスラインＳＬが奇数列目のソースバスラインＳＬと偶数列目のソースバスラインＳＬとの組み合わせであり、かつ、水平方向に隣接する２本のソースバスラインＳＬが奇数列目のソースバスラインＳＬと偶数列目のソースバスラインＳＬとの組み合わせとなっている。従って、上記第１の変形例と同様に、本変形例においても、簡易な検査回路を用いてリークをもれなく検出することのできる、階層化された配線構造を有する表示装置が実現される。
＜１．６．３ 第３の変形例＞
上記第１の実施形態においては、パネル基板１０上に階層化領域５０は１つだけ設けられていたが、本発明はこれに限定されない。そこで、以下、パネル基板１０上に２つの階層化領域５０が設けられている例を第３の変形例として説明する。
上記第１の実施形態においては、パネル基板１０上に階層化領域５０は１つだけ設けられていたが、本発明はこれに限定されない。そこで、以下、パネル基板１０上に２つの階層化領域５０が設けられている例を第３の変形例として説明する。
図１３は、本変形例における階層化領域５０の配線構造（外部接続端子１５−アクティブエリア４０間の配線構造）を示す平面図である。図１３に示すように、本変形例に係る液晶表示装置には、２つの階層化領域（第１の階層化領域５０ａおよび第２の階層化領域５０ｂ）が設けられている。第１の階層化領域５０ａにおける断面図（図１３のＡ１−Ａ１線断面図）は、図５に示すようなものとなる。第２の階層化領域５０ｂにおける断面図（図１３のＡ２−Ａ２線断面図）は、図１４に示すようなものとなる。図１３，図５，および図１４から把握されるように、第１の階層化領域５０ａで第１階層に形成されているソースバスラインＳＬは、第２の階層化領域５０ｂでは第２階層に形成され、第１の階層化領域５０ａで第２階層に形成されているソースバスラインＳＬは、第２の階層化領域５０ｂでは第１階層に形成されている。
上記第１の実施形態においては、全体の２分の１の本数のソースバスラインＳＬは第１階層配線Ｋ１のみによって構成され、残りの２分の１の本数のソースバスラインＳＬは第１階層配線Ｋ１と第２階層配線Ｋ２とによって構成されていた。これに対して、本変形例においては、全てのソースバスラインＳＬは、第１階層配線Ｋ１と第２階層配線Ｋ２とによって構成されている。なお、全てのソースバスラインＳＬに関し、第１の階層化領域５０ａと第２の階層化領域５０ｂとの境界部分で、第１階層配線Ｋ１と第２階層配線Ｋ２とがコンタクトＣＴによって接続されている。
図５および図１４から把握されるように、第１の階層化領域５０ａにおいても第２の階層化領域５０ｂにおいても、垂直方向に隣接する２本のソースバスラインＳＬが奇数列目のソースバスラインＳＬと偶数列目のソースバスラインＳＬとの組み合わせであり、かつ、水平方向に隣接する２本のソースバスラインＳＬが奇数列目のソースバスラインＳＬと偶数列目のソースバスラインＳＬとの組み合わせとなっている。従って、パネル基板１０上に２つの階層化領域５０が設けられている場合にも、簡易な検査回路を用いてリークをもれなく検出することが可能となる。
＜１．６．４ 第４の変形例＞
上記第１の実施形態においては、検査回路６０内にはテストラインが２本だけ含まれていたが、本発明はこれに限定されない。検査回路６０内に３本以上のテストラインが含まれていても良い。そこで、以下、検査回路６０内に４本のテストラインが含まれている例を第４の変形例として説明する。
上記第１の実施形態においては、検査回路６０内にはテストラインが２本だけ含まれていたが、本発明はこれに限定されない。検査回路６０内に３本以上のテストラインが含まれていても良い。そこで、以下、検査回路６０内に４本のテストラインが含まれている例を第４の変形例として説明する。
図１５は、本変形例における検査回路６０の詳細な構成を示す回路図である。図１５に示すように、検査回路６０には、４本のテストライン（第１〜第４のテストラインＴＬ１〜ＴＬ４）が含まれている。図１５に示す構成においては、ｎを自然数とすると、（４ｎ−３）列目のソースバスラインＳＬには第１のテストラインＴＬ１から検査電位が与えられ、（４ｎ−２）列目のソースバスラインＳＬには第２のテストラインＴＬ２から検査電位が与えられ、（４ｎ−１）列目のソースバスラインＳＬには第３のテストラインＴＬ３から検査電位が与えられ、４ｎ列目のソースバスラインＳＬには第４のテストラインＴＬ４から検査電位が与えられる。このような構成において、第１のテストラインＴＬ１および第３のテストラインＴＬ３には検査電位として第１の電位ＴＶ１が与えられ、第２のテストラインＴＬ２および第４のテストラインＴＬ４とには検査電位として第２の電位ＴＶ２が与えられる。従って、上記第１の実施形態と同様、奇数列目のソースバスラインＳＬと偶数列目のソースバスラインＳＬとには異なる大きさの検査電位が与えられる。以上のように、検査回路６０内に含まれるテストラインの本数は３本以上であっても良い。
なお、本変形例においては、第１のテストラインＴＬ１および第３のテストラインＴＬ３によって第１タイプの電位供給線が実現され、第２のテストラインＴＬ２および第４のテストラインＴＬ４によって第２タイプの電位供給線が実現されている。
＜１．６．５ 第５の変形例＞
上記第１の実施形態においては、検査回路６０は階層化領域５０とアクティブエリア４０との間の領域に設けられていた（図１６参照）。しかしながら、検査回路６０が設けられる位置については特に限定されない。例えば、図１７に示すように、アクティブエリア４０を基準として階層化領域５０とは反対側の領域に検査回路６０を設ける構成を採用することもできる。また、例えば、図１８に示すように、ソースドライバ２０（ＩＣチップ）の下側に検査回路６０を設ける構成を採用することもできる。
上記第１の実施形態においては、検査回路６０は階層化領域５０とアクティブエリア４０との間の領域に設けられていた（図１６参照）。しかしながら、検査回路６０が設けられる位置については特に限定されない。例えば、図１７に示すように、アクティブエリア４０を基準として階層化領域５０とは反対側の領域に検査回路６０を設ける構成を採用することもできる。また、例えば、図１８に示すように、ソースドライバ２０（ＩＣチップ）の下側に検査回路６０を設ける構成を採用することもできる。
＜２．第２の実施形態＞
次に、本発明の第２の実施形態について説明する。
次に、本発明の第２の実施形態について説明する。
＜２．１ 構成＞
図１９は、本発明の第２の実施形態に係るアクティブマトリクス型の液晶表示装置の全体構成を示すブロック図である。本実施形態に係る液晶表示装置には、上記第１の実施形態における検査回路６０に代えて電荷除去回路７０が設けられている。電荷除去回路７０は、アクティブエリア４０と階層化領域５０との間の領域に設けられている。電荷除去回路７０は、装置の電源オフ時や異常終了時にソースバスラインＳＬや画素形成部４から電荷を除去する。電荷除去回路７０以外の構成要素については、上記第１の実施形態と同様であるので、説明を省略する。なお、階層化領域５０の配線構造は上記第１の実施形態と同様である（図１および図５を参照）と仮定する。
図１９は、本発明の第２の実施形態に係るアクティブマトリクス型の液晶表示装置の全体構成を示すブロック図である。本実施形態に係る液晶表示装置には、上記第１の実施形態における検査回路６０に代えて電荷除去回路７０が設けられている。電荷除去回路７０は、アクティブエリア４０と階層化領域５０との間の領域に設けられている。電荷除去回路７０は、装置の電源オフ時や異常終了時にソースバスラインＳＬや画素形成部４から電荷を除去する。電荷除去回路７０以外の構成要素については、上記第１の実施形態と同様であるので、説明を省略する。なお、階層化領域５０の配線構造は上記第１の実施形態と同様である（図１および図５を参照）と仮定する。
＜２．２ 電荷除去回路＞
図２０は、本実施形態における電荷除去回路７０の詳細な構成を示す回路図である。この電荷除去回路７０には、１本の基準電位ラインＢＬと、１本の制御ラインＣＬと、各ソースバスラインＳＬに対応して設けられた制御スイッチＣ＿ＳＷとが含まれている。基準電位ラインＢＬには、グラウンド電位ＧＮＤが与えられている。制御スイッチＣ＿ＳＷは、ＴＦＴで構成されている。その制御スイッチＣ＿ＳＷに関し、ゲート電極は制御ラインＣＬに接続され、ドレイン電極は基準電位ラインＢＬに接続され、ソース電極はソースバスラインＳＬに接続されている。
図２０は、本実施形態における電荷除去回路７０の詳細な構成を示す回路図である。この電荷除去回路７０には、１本の基準電位ラインＢＬと、１本の制御ラインＣＬと、各ソースバスラインＳＬに対応して設けられた制御スイッチＣ＿ＳＷとが含まれている。基準電位ラインＢＬには、グラウンド電位ＧＮＤが与えられている。制御スイッチＣ＿ＳＷは、ＴＦＴで構成されている。その制御スイッチＣ＿ＳＷに関し、ゲート電極は制御ラインＣＬに接続され、ドレイン電極は基準電位ラインＢＬに接続され、ソース電極はソースバスラインＳＬに接続されている。
以上のような構成において、装置の電源オフ時や異常終了時に、制御スイッチＣ＿ＳＷをオン状態にするための制御信号が制御ラインＣＬに与えられる。これにより、全ての制御スイッチＣ＿ＳＷがオン状態となり、全てのソースバスラインＳＬにグラウンド電位ＧＮＤが与えられる。その結果、ソースバスラインＳＬや画素形成部４から速やかに電荷が除去され、残留電荷の存在に起因する表示品位の低下が抑制される。
＜２．３ 効果＞
本実施形態によれば、例えば装置の電源オフ時や異常終了時に、全てのソースバスラインＳＬにグラウンド電位ＧＮＤを与えることができる。このため、適宜、ソースバスラインＳＬ上の電荷を除去することが可能となる。これにより、階層化された配線構造を有する表示装置において、残留電荷の存在に起因する表示品位の低下を抑制することが可能となる。
本実施形態によれば、例えば装置の電源オフ時や異常終了時に、全てのソースバスラインＳＬにグラウンド電位ＧＮＤを与えることができる。このため、適宜、ソースバスラインＳＬ上の電荷を除去することが可能となる。これにより、階層化された配線構造を有する表示装置において、残留電荷の存在に起因する表示品位の低下を抑制することが可能となる。
＜２．４ 変形例＞
上記第２の実施形態においては電荷除去回路７０には基準電位ラインが１本だけ設けられていたが、本発明はこれに限定されず、電荷除去回路７０に複数本の基準電位ラインが設けられていても良い。例えば、図２１に示すように電荷除去回路７０に２本の基準電位ライン（第１の基準電位ラインＢＬ１および第２の基準電位ラインＢＬ２）を設ける構成とし、それら２本の基準電位ラインにグラウンド電位ＧＮＤを与えるようにしても良い。
上記第２の実施形態においては電荷除去回路７０には基準電位ラインが１本だけ設けられていたが、本発明はこれに限定されず、電荷除去回路７０に複数本の基準電位ラインが設けられていても良い。例えば、図２１に示すように電荷除去回路７０に２本の基準電位ライン（第１の基準電位ラインＢＬ１および第２の基準電位ラインＢＬ２）を設ける構成とし、それら２本の基準電位ラインにグラウンド電位ＧＮＤを与えるようにしても良い。
＜３．その他＞
本発明は上記各実施形態に限定されるものではなく、本発明の範囲を逸脱しない限りにおいて種々の変形を施すことができる。例えば、上記各実施形態においては液晶表示装置を例に挙げて説明したが、本発明はこれに限定されない。有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置など、液晶表示装置以外の表示装置にも本発明を適用することができる。
本発明は上記各実施形態に限定されるものではなく、本発明の範囲を逸脱しない限りにおいて種々の変形を施すことができる。例えば、上記各実施形態においては液晶表示装置を例に挙げて説明したが、本発明はこれに限定されない。有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置など、液晶表示装置以外の表示装置にも本発明を適用することができる。
４…画素形成部
１０…パネル基板
１５…外部接続端子
２０…ソースドライバ
３０…ゲートドライバ
４０…アクティブエリア（表示領域）
５０…階層化領域
５０ａ…第１の階層化領域
５０ｂ…第２の階層化領域
６０…検査回路
７０…電荷除去回路
ＣＴ…コンタクト
Ｋ１…第１階層配線
Ｋ２…第２階層配線
ＳＬ…ソースバスライン
ＴＬ１〜ＴＬ４…第１〜第４のテストライン
ＢＬ…基準電位ライン
１０…パネル基板
１５…外部接続端子
２０…ソースドライバ
３０…ゲートドライバ
４０…アクティブエリア（表示領域）
５０…階層化領域
５０ａ…第１の階層化領域
５０ｂ…第２の階層化領域
６０…検査回路
７０…電荷除去回路
ＣＴ…コンタクト
Ｋ１…第１階層配線
Ｋ２…第２階層配線
ＳＬ…ソースバスライン
ＴＬ１〜ＴＬ４…第１〜第４のテストライン
ＢＬ…基準電位ライン
Claims (6)
- 複数の階層に階層化された配線構造を有する階層化領域と表示領域とを含むパネル基板と、前記パネル基板上に配設された複数の映像信号線と、各映像信号線に所定の電位を与えることが可能なように構成された電位供給線と、前記複数の映像信号線に印加すべき映像信号の供給を受けるために前記パネル基板上に設けられた複数の外部接続端子とを備えた表示装置であって、
前記複数の映像信号線は、前記複数の外部接続端子から前記階層化領域を介して前記表示領域内へと延びるように配設され、
前記階層化領域において、垂直方向に隣接する２本の映像信号線が奇数列目の映像信号線と偶数列目の映像信号線との組み合わせであり、かつ、水平方向に隣接する２本の映像信号線が奇数列目の映像信号線と偶数列目の映像信号線との組み合わせであることを特徴とする、表示装置。 - 前記電位供給線は、奇数列目の映像信号線に接続された第１タイプの電位供給線と偶数列目の映像信号線に接続された第２タイプの電位供給線とからなることを特徴とする、請求項１に記載の表示装置。
- 前記電位供給線は、１本の前記第１タイプの電位供給線と１本の前記第２タイプの電位供給線とからなることを特徴とする、請求項２に記載の表示装置。
- 前記第１タイプの電位供給線と前記第２タイプの電位供給線とには異なる大きさの電位が与えられることを特徴とする、請求項２または３に記載の表示装置。
- 前記電位供給線を介して前記複数の映像信号線に所定の基準電位が与えられることを特徴とする、請求項１に記載の表示装置。
- 前記パネル基板は、前記複数の外部接続端子と前記表示領域との間に、前記階層化領域として第１の階層化領域と第２の階層化領域とを有し、
前記複数の映像信号線の各々は、前記第１の階層化領域と前記第２の階層化領域とで互いに異なる層に配線されていることを特徴とする、請求項１に記載の表示装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014236425 | 2014-11-21 | ||
| JP2014236425 | 2014-11-21 | ||
| PCT/JP2015/081925 WO2016080291A1 (ja) | 2014-11-21 | 2015-11-13 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2016080291A1 true JPWO2016080291A1 (ja) | 2017-07-27 |
| JP6403796B2 JP6403796B2 (ja) | 2018-10-10 |
Family
ID=56013832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016560179A Active JP6403796B2 (ja) | 2014-11-21 | 2015-11-13 | 表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10241369B2 (ja) |
| JP (1) | JP6403796B2 (ja) |
| CN (1) | CN107004386B (ja) |
| WO (1) | WO2016080291A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10608017B2 (en) * | 2017-01-31 | 2020-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device, display module, and electronic device |
| US11289515B2 (en) * | 2017-06-02 | 2022-03-29 | Sharp Kabushiki Kaisha | Display device having external connection terminal |
| JP7246534B2 (ja) * | 2017-11-22 | 2023-03-27 | 株式会社ジャパンディスプレイ | アレイ基板 |
| JP7028616B2 (ja) * | 2017-11-22 | 2022-03-02 | 株式会社ジャパンディスプレイ | 表示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11338376A (ja) * | 1998-03-27 | 1999-12-10 | Sharp Corp | アクティブマトリクス型液晶表示パネル及びその検査方法 |
| JP2004053702A (ja) * | 2002-07-17 | 2004-02-19 | Hitachi Displays Ltd | 液晶表示装置 |
| WO2009139290A1 (ja) * | 2008-05-16 | 2009-11-19 | シャープ株式会社 | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 |
| WO2014073483A1 (ja) * | 2012-11-08 | 2014-05-15 | シャープ株式会社 | アクティブマトリクス基板、及びこれを用いた表示装置 |
| JP2014203000A (ja) * | 2013-04-08 | 2014-10-27 | パナソニック液晶ディスプレイ株式会社 | 表示装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3010800B2 (ja) | 1991-07-16 | 2000-02-21 | 日本電気株式会社 | 液晶表示装置及び液晶表示パネル |
| JP4938685B2 (ja) * | 2005-11-30 | 2012-05-23 | シャープ株式会社 | 表示装置および表示部材の駆動方法 |
| KR20080001975A (ko) * | 2006-06-30 | 2008-01-04 | 삼성전자주식회사 | 표시 기판 및 이를 구비한 표시 장치 |
| KR101274037B1 (ko) * | 2006-09-25 | 2013-06-12 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR101252004B1 (ko) * | 2007-01-25 | 2013-04-08 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101353493B1 (ko) * | 2007-02-28 | 2014-01-24 | 삼성디스플레이 주식회사 | 어레이 기판, 이의 제조 방법 및 이를 갖는 표시장치 |
| KR101433109B1 (ko) * | 2007-10-16 | 2014-08-26 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| BR112012000960A2 (pt) * | 2009-07-15 | 2016-03-15 | Sharp Kk | circuito acionador da linha do sinal de digitalização e dispositivo de exibição tendo o mesmo |
| KR101375845B1 (ko) * | 2009-09-15 | 2014-03-19 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| WO2013118652A1 (ja) * | 2012-02-10 | 2013-08-15 | シャープ株式会社 | 表示装置およびその駆動方法 |
| KR102020353B1 (ko) * | 2013-03-20 | 2019-11-05 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| CN103926766B (zh) * | 2013-08-07 | 2016-10-12 | 上海中航光电子有限公司 | 像素阵列及液晶显示装置 |
| CN103513454B (zh) * | 2013-08-29 | 2015-06-10 | 京东方科技集团股份有限公司 | 阵列基板及其检测方法和制备方法 |
| US10228595B2 (en) * | 2014-11-21 | 2019-03-12 | Sharp Kabushiki Kaisha | Display device with layered wiring structure for external connection |
-
2015
- 2015-11-13 US US15/520,271 patent/US10241369B2/en active Active
- 2015-11-13 WO PCT/JP2015/081925 patent/WO2016080291A1/ja active Application Filing
- 2015-11-13 JP JP2016560179A patent/JP6403796B2/ja active Active
- 2015-11-13 CN CN201580062616.4A patent/CN107004386B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11338376A (ja) * | 1998-03-27 | 1999-12-10 | Sharp Corp | アクティブマトリクス型液晶表示パネル及びその検査方法 |
| JP2004053702A (ja) * | 2002-07-17 | 2004-02-19 | Hitachi Displays Ltd | 液晶表示装置 |
| WO2009139290A1 (ja) * | 2008-05-16 | 2009-11-19 | シャープ株式会社 | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 |
| WO2014073483A1 (ja) * | 2012-11-08 | 2014-05-15 | シャープ株式会社 | アクティブマトリクス基板、及びこれを用いた表示装置 |
| JP2014203000A (ja) * | 2013-04-08 | 2014-10-27 | パナソニック液晶ディスプレイ株式会社 | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016080291A1 (ja) | 2016-05-26 |
| US10241369B2 (en) | 2019-03-26 |
| US20170336667A1 (en) | 2017-11-23 |
| JP6403796B2 (ja) | 2018-10-10 |
| CN107004386A (zh) | 2017-08-01 |
| CN107004386B (zh) | 2019-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6300952B2 (ja) | 表示装置 | |
| CN108122536B (zh) | 显示装置 | |
| US20150346844A1 (en) | Display device | |
| US8368626B2 (en) | Liquid crystal display device | |
| TWI437537B (zh) | A display device and a driving method thereof | |
| JP6403796B2 (ja) | 表示装置 | |
| US10199004B2 (en) | Display device | |
| KR101635670B1 (ko) | 표시 장치 | |
| KR20170019531A (ko) | 액정 표시 장치 | |
| TWI413841B (zh) | 製造液晶顯示器之方法、液晶顯示器及老化系統 | |
| JP2005189614A (ja) | 液晶表示装置 | |
| US11823636B2 (en) | Array substrate, display device and driving method thereof | |
| JP2009049080A (ja) | 表示装置 | |
| US10714031B2 (en) | Display device | |
| JP2010113247A (ja) | 液晶表示装置 | |
| JP2011154097A (ja) | 半導体装置及びその駆動方法、電気光学装置並びに電子機器 | |
| JP2020086016A (ja) | 電気光学装置および電子機器 | |
| KR102134119B1 (ko) | 액정표시장치 | |
| JP2012098359A (ja) | 画素回路、電気光学装置及び電子機器 | |
| JP2007233391A (ja) | 画像表示装置 | |
| JP2007310281A (ja) | 液晶表示装置 | |
| JP2009042378A (ja) | 液晶表示装置 | |
| JP2010117454A (ja) | 表示装置 | |
| JP2009139649A (ja) | 液晶表示装置および液晶表示装置の駆動方法 | |
| JP2017203862A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180123 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180320 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180911 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6403796 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |