KR102020353B1 - 표시 장치 및 이의 제조 방법 - Google Patents
표시 장치 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR102020353B1 KR102020353B1 KR1020130029585A KR20130029585A KR102020353B1 KR 102020353 B1 KR102020353 B1 KR 102020353B1 KR 1020130029585 A KR1020130029585 A KR 1020130029585A KR 20130029585 A KR20130029585 A KR 20130029585A KR 102020353 B1 KR102020353 B1 KR 102020353B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- electrode pattern
- disposed
- pixel
- organic layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 11
- 230000002093 peripheral effect Effects 0.000 claims abstract description 104
- 239000012044 organic layer Substances 0.000 claims abstract description 91
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 239000010410 layer Substances 0.000 claims description 92
- 230000001681 protective effect Effects 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 20
- 238000000059 patterning Methods 0.000 claims description 16
- 230000003628 erosive effect Effects 0.000 abstract description 19
- 230000007547 defect Effects 0.000 abstract description 12
- 229910052751 metal Inorganic materials 0.000 description 23
- 239000002184 metal Substances 0.000 description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 229910052814 silicon oxide Inorganic materials 0.000 description 20
- 239000000853 adhesive Substances 0.000 description 17
- 230000001070 adhesive effect Effects 0.000 description 17
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 5
- 229910052733 gallium Inorganic materials 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 230000008595 infiltration Effects 0.000 description 3
- 238000001764 infiltration Methods 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229910007717 ZnSnO Inorganic materials 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
표시 장치는 베이스 기판의 표시 영역에 배치되고, 신호 라인에 연결된 스위칭 소자, 상기 스위칭 소자에 연결된 화소 전극, 및 화소 전극과 중첩하는 화소 공통 전극을 포함하는 화소부, 상기 베이스 기판의 주변 영역에 배치되고, 상기 표시 영역의 신호 라인과 연결된 팬아웃 라인들을 포함하는 팬아웃부, 상기 주변 영역에 배치되고, 상기 팬아웃 라인들의 단부에 연결된 패드들을 포함하는 패드부, 상기 표시 영역의 상기 스위칭 소자를 덮고, 상기 표시 영역으로부터 상기 팬아웃부의 일부영역까지 연장된 유기막, 및 상기 유기막의 경계부에 위치한 상기 팬아웃 라인들과 중첩하는 전극 패턴을 포함한다. 이에 따라서, 상기 유기막 경계부에 위치한 팬아웃 라인을 커버하는 전극 패턴을 형성함으로써 상기 유기막 경계부에서 취약한 수분 침식에 의한 상기 팬아웃 라인의 불량을 막을 수 있다.
Description
본 발명은 표시 장치 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 신뢰성 향상을 위한 표시 장치 및 이의 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치는 두께가 얇고 무게가 가벼우며 전력소모가 낮은 장점이 있어, 모니터, 노트북, 휴대폰 등에 주로 사용된다. 이러한 액정 표시장치는 액정의 광투과율을 이용하여 영상을 표시하는 액정 표시 패널 및 상기 액정 표시 패널의 하부에 배치되어 상기 액정 표시 패널로 광을 제공하는 백라이트 어셈블리를 포함한다.
상기 액정 표시 패널은 상기 액정층에 전압을 인가하여 광의 투과율을 제어하는 방식으로 화상을 표시한다. 상기 액정 표시 장치는 전압이 인가되지 않은 초기 상태에 표시하는 영상에 따라 노멀리 블랙 모드(normally black mode)와 노멀리 화이트 모드(normally white mode)로 구분할 수 있다.
한편, 상기 표시 장치는 전계 상태에서의 액정 분자들의 방향에 따라서 수직 배향 모드(Vertical alignment mode, VA mode)를 포함하는 수직 전계 모드와, 트위스트 네마틱 모드(twisted nematic mode, TN mode)의 광학 특성 문제를 해결한 수평 전극 스위칭 모드(in plane switching mode, IPS mode)를 포함하는 수평 전계 모드로 구분할 수 있다.
특히, 측면 시야각을 향상시키기 위해 상기 수평 전극 스위칭 모드(IPS mode)가 적용되고 있다. 상기 액정 표시 장치의 고온 고습 신뢰성 평가에서, 수분 침투에 의해 주변 영역에 배치된 신호 라인의 불량이 빈번히 발생하고 있다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 신호 라인의 신뢰성을 향상시키기 위한 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 베이스 기판의 표시 영역에 배치되고, 신호 라인에 연결된 스위칭 소자, 상기 스위칭 소자에 연결된 화소 전극, 및 화소 전극과 중첩하는 화소 공통 전극을 포함하는 화소부, 상기 베이스 기판의 주변 영역에 배치되고, 상기 표시 영역의 신호 라인과 연결된 팬아웃 라인들을 포함하는 팬아웃부, 상기 주변 영역에 배치되고, 상기 팬아웃 라인들의 단부에 연결된 패드들을 포함하는 패드부, 상기 표시 영역의 상기 스위칭 소자를 덮고, 상기 표시 영역으로부터 상기 팬아웃부의 일부영역까지 연장된 유기막, 및 상기 유기막의 경계부에 위치한 상기 팬아웃 라인들과 중첩하는 전극 패턴을 포함한다.
일 실시예에서, 상기 표시 장치는 상기 팬아웃부의 일부분을 덮는 주변 전극 패턴을 더 포함할 수 있다.
일 실시예에서, 상기 전극 패턴은 상기 주변 전극 패턴으로부터 연장될 수 있다.
일 실시예에서, 상기 전극 패턴은 상기 주변 전극 패턴과 이격되고, 상기 팬아웃 라인들과 교차하는 방향으로 연장된 섬 형상일 수 있다.
일 실시예에서, 상기 전극 패턴은 복수의 라인 전극 패턴들을 포함하고, 상기 라인 전극 패턴들은 상기 팬아웃 라인들과 각각 중첩될 수 있다.
일 실시예에서, 상기 표시 장치는 상기 유기막 위에 배치된 보호 절연층을 더 포함할 수 있고, 상기 전극 패턴은 상기 유기막과 상기 보호 절연층 사이에 배치될 수 있다.
일 실시예에서, 상기 표시 장치는 상기 유기막 위에 배치된 보호 절연층을 더 포함할 수 있고, 상기 전극 패턴은 상기 보호 절연층 위에 배치될 수 있다.
일 실시예에서, 상기 전극 패턴 및 상기 화소 전극은 동일층으로부터 형성될 수 있다.
일 실시예에서, 상기 전극 패턴 및 상기 화소 공통 전극은 동일층으로부터 형성될 수 있다.
일 실시예에서, 상기 전극 패턴에 전기적 신호가 인가될 수 있다.
일 실시예에서, 상기 화소 전극 및 상기 화소 공통 전극은 상기 유기막 위에 배치될 수 있다.
상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 표시 장치는 베이스 기판의 표시 영역에 배치되고, 신호 라인에 연결된 스위칭 소자, 상기 스위칭 소자에 연결된 화소 전극, 및 화소 전극과 중첩하는 화소 공통 전극을 포함하는 화소부, 상기 베이스 기판의 주변 영역에 배치되고, 상기 표시 영역의 신호 라인과 연결된 팬아웃 라인들을 포함하는 팬아웃부, 상기 주변 영역에 배치되고, 상기 팬아웃 라인들의 단부에 연결된 패드들을 포함하는 패드부, 상기 패드부에 배치되어, 상기 패드들과 구동 칩의 단자들을 접착하는 접착 부재, 및 상기 표시 영역의 상기 스위칭 소자를 덮고, 상기 표시 영역으로부터 상기 패드부까지 연장되어 상기 접착 부재와 접촉하는 유기막을 포함할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 베이스 기판의 표시 영역에 신호 라인들, 상기 신호 라인들에 연결된 스위칭 소자 및 상기 베이스 기판의 주변 영역에 상기 신호 라인들과 연결된 팬아웃 라인들을 형성하는 단계, 상기 표시 영역의 상기 스위칭 소자를 덮고, 상기 표시 영역으로부터 상기 팬아웃 라인들이 형성된 영역의 일부까지 연장된 유기막을 형성하는 단계, 및 상기 스위칭 소자와 연결된 화소 전극, 상기 화소 전극과 중첩하는 화소 공통 전극 및 상기 유기막의 경계부에 위치한 상기 팬아웃 라인들과 중첩하는 전극 패턴을 형성하는 단계를 포함한다.
일 실시예에서, 상기 전극 패턴을 형성하는 단계는 상기 팬아웃 라인들의 일부분과 중첩된 주변 전극 패턴을 형성하는 단계를 포함할 수 있다.
일 실시예에서, 상기 전극 패턴은 상기 주변 전극 패턴으로부터 연장될 수 있다.
일 실시예에서, 상기 전극 패턴은 상기 주변 전극 패턴과 이격되고, 상기 팬아웃 라인들과 교차하는 방향으로 연장된 섬 형상일 수 있다.
일 실시예에서, 상기 전극 패턴은 복수의 라인 전극 패턴들을 포함하고, 상기 라인 전극 패턴들은 상기 팬아웃 라인들과 각각 중첩될 수 있다.
일 실시예에서, 상기 전극 패턴을 형성하는 단계는 상기 유기막이 형성된 베이스 기판 상에 제1 투명 도전층을 패터닝하여 상기 화소 공통 전극을 형성하는 단계, 및 상기 화소 공통 전극이 형성된 베이스 기판 상에 제2 투명 도전층을 패터닝하여 상기 화소 전극을 형성하는 단계를 포함할 수 있다.
일 실시예에서, 상기 전극 패턴은 상기 제1 투명 도전층을 패터닝하여 형성될 수 있다.
일 실시예에서, 상기 전극 패턴은 상기 표시 영역의 상기 화소 공통 전극과 전기적으로 연결될 수 있다.
일 실시예에서, 상기 전극 패턴은 상기 제2 투명 도전층을 패터닝하여 형성될 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 다른 실시예에 따른 표시 장치의 제조 방법은 베이스 기판의 표시 영역에 신호 라인들, 상기 신호 라인들에 연결된 스위칭 소자 및 상기 베이스 기판의 주변 영역에 상기 신호 라인들과 연결된 팬아웃 라인들을 형성하는 단계, 상기 표시 영역의 상기 스위칭 소자를 덮고, 상기 표시 영역의 상기 스위칭 소자를 덮고, 상기 표시 영역으로부터 상기 팬아웃 라인들의 단부와 인접한 영역까지 연장된 유기막을 형성하는 단계, 상기 스위칭 소자와 연결된 화소 전극, 상기 화소 전극과 중첩하는 화소 공통 전극 및 상기 팬아웃 라인들의 단부와 연결된 패드들을 형성하는 단계, 및 상기 패드들 위에 배치되어 구동 칩의 단자들을 접착하고 상기 유기막의 경계부와 중첩하는 접착 부재를 형성하는 단계를 포함한다.
본 발명의 실시예들에 따르면, 주변 영역의 유기막 경계부에 위치한 팬아웃 라인을 커버하는 전극 패턴을 형성함으로써 수분 침투에 의한 상기 팬아웃 라인의 불량을 막을 수 있다. 또한, 상기 유기막을 패드부에 배치되는 접착 부재와 접촉되도록 상기 패드부가 배치된 영역까지 연장시킴으로써 수분 침투에 의한 상기 팬아웃 라인의 불량을 막을 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 I-I'선을 따라 절단한 표시 기판의 단면도이다.
도 3a 내지 도 3d는 도 2에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 4는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 평면도이다.
도 6은 도 5의 I-I'선을 따라 절단한 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치의 평면도이다.
도 9는 본 발명의 다른 실시예에 따른 표시 장치의 평면도이다.
도 10은 도 9의 I-I'선을 따라 절단한 단면도이다.
도 2는 도 1의 I-I'선을 따라 절단한 표시 기판의 단면도이다.
도 3a 내지 도 3d는 도 2에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 4는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 평면도이다.
도 6은 도 5의 I-I'선을 따라 절단한 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치의 평면도이다.
도 9는 본 발명의 다른 실시예에 따른 표시 장치의 평면도이다.
도 10은 도 9의 I-I'선을 따라 절단한 단면도이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 2는 도 1의 I-I'선을 따라 절단한 표시 기판의 단면도이다.
도 1 및 도 2를 참조하면, 상기 표시 장치는 표시 기판(100) 및 대향 기판(200)을 포함한다.
상기 표시 기판(100)은 표시 영역(DA) 및 주변 영역(PA)을 포함한다.
상기 표시 영역(DA)에는 복수의 신호 라인들(DL, GL, CL) 및 상기 신호 라인들(DL, GL, CL)과 연결된 복수의 화소부들(PP)이 배치된다. 상기 신호 라인들은 복수의 데이터 라인들(DL), 복수의 게이트 라인들(GL) 및 복수의 공통 라인들(CL)을 포함한다.
상기 데이터 라인들(DL)은 제1 방향(D1)으로 연장되고 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 배열된다. 상기 게이트 라인들(GL)은 상기 제2 방향(D2)으로 연장되고 상기 제1 방향(D1)으로 배열된다. 상기 공통 라인들(CL)은 상기 게이트 라인들(GL)과 각각 평행하게 배열될 수 있다. 각각의 상기 화소부들(PP)은 데이터 라인(DL)과 게이트 라인(GL)에 연결된 스위칭 소자(SW), 상기 공통 라인(CL)과 연결된 화소 공통 전극(CE) 및 상기 스위칭 소자(SW)에 연결된 화소 전극(PE)을 포함한다.
상기 스위칭 소자(SW)는 상기 게이트 라인(GL)과 연결된 게이트 전극(GE), 상기 데이터 라인(DL)과 연결된 소스 전극(SE), 상기 화소 전극(PE)과 연결된 드레인 전극(DE) 및 상기 게이트 전극(GE) 상에 배치된 액티브 패턴(AC)을 포함한다.
상기 액티브 패턴(AC)은 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 액티브 패턴(ACT)은 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 보다 구체적으로는, 인듐(In), 아연(Zn) 및 갈륨(Ga)을 포함하는 비정질 산화물, 또는 인듐(In), 아연(Zn) 및 하프늄(Hf)을 포함하는 비정질 산화물로 이루어질 수 있다. 상기 산화물 반도체에 산화인듐아연(InZnO), 산화인듐갈륨(InGaO), 산화인듐주석(InSnO), 산화아연주석(ZnSnO), 산화갈륨주석(GaSnO) 및 산화갈륨아연(GaZnO) 등의 산화물이 포함될 수 있다. 예를 들면, 상기 액티브 패턴(ACT)은 인듐 갈륨 아연 산화물(indium gallium zinc oxide: IGZO)을 포함할 수 있다.
상기 액티브 패턴(AC)이 상기 산화물 반도체를 포함하는 경우, 상기 소스 전극(SE)과 상기 드레인 전극(DE)의 이격 영역에 배치된 상기 액티브 패턴(AC) 상부에는 에치 스톱퍼를 더 배치할 수 있다.
상기 화소 공통 전극(CE) 및 상기 화소 전극(PE)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 투명 도전 물질은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다.
또한, 상기 표시 기판(100)은 절연층(110), 제1 보호 절연층(120), 유기막(130), 제2 보호 절연층(140)을 더 포함한다. 상기 절연층(110)은 상기 게이트 전극(GE)을 포함하는 제1 금속 패턴과 상기 액티브 패턴(AC) 사이에 배치되고, 상기 절연층(110)은 실리콘 산화물(SiOx) 및 실리콘 질화물(SiNx)을 포함할 수 있다. 상기 액티브 패턴(AC)이 산화물 반도체를 포함하는 경우, 상기 절연층(110)은 상기 실리콘 산화물(SiOx)이 상기 액티브 패턴(AC)과 인접한 구조, 즉, 실리콘 질화물(SiNx)/실리콘 산화물(SiOx)의 이중막 구조를 가질 수 있다.
상기 제1 보호 절연층(120)은 제2 금속 패턴 위에 배치된다. 상기 제2 금속 패턴은 상기 소스 전극(SE), 상기 드레인 전극(DE), 상기 데이터 라인(DL) 및 상기 팬아웃 라인(OL)을 포함한다. 상기 제1 보호 절연층(120)은 실리콘 산화물(SiOx) 및 실리콘 질화물(SiNx)을 포함할 수 있다. 상기 액티브 패턴(AC)이 산화물 반도체를 포함하는 경우, 상기 제1 보호 절연층(120)은 상기 실리콘 산화물(SiOx)이 상기 액티브 패턴(AC)과 인접한 구조, 즉, 실리콘 산화물(SiOx)/실리콘 질화물(SiNx)의 이중막 구조를 가질 수 있다.
상기 유기막(130)은 상기 제1 보호 절연층(120) 상에 배치된다. 상기 유기막(130)은 상기 데이터 라인들(DL)과 상기 화소 공통 전극(CE) 간의 기생 커패시턴스를 줄이기 위해 설정된 두꺼운 두께로 형성된다. 상기 유기막(130)은 상기 표시 영역(DA) 및 상기 표시 영역(DA)으로부터 상기 주변 영역(PA)의 일부까지 연장된다. 도시된 바와 같이, 상기 유기막(130)은 상기 팬아웃부(FOP)가 형성된 영역의 일부분까지 연장될 수 있다.
상기 제2 보호 절연층(140)은 상기 화소 공통 전극(CE)과 상기 화소 전극(PE) 사이에 배치된다. 상기 제2 보호 절연층(140)은 실리콘 산화물(SiOx) 및 실리콘 질화물(SiNx)을 포함할 수 있다. 상기 화소부(PP)는 상기 화소 전극(PE)과 상기 화소 공통 전극(CE) 간의 수평 전계에 의해 액정 분자를 배열하는 방식으로 투과율을 제어한다.
상기 주변 영역(PA)에는 팬아웃부(FOP), 패드부(PDP), 주변 전극 패턴(PEP) 및 전극 패턴(EP)이 배치된다. 본 실시예에 따르면, 상기 주변 전극 패턴(PEP)과 상기 전극 패턴(EP)은 서로 연결된다.
상기 팬아웃부(FOP)는 복수의 데이터 라인들(DL)로부터 연장된 복수의 팬아웃 라인들(OL)을 포함한다. 상기 팬아웃 라인들(OL)은 상기 데이터 라인(DL)을 포함하는 상기 제2 금속 패턴으로 형성될 수 있다. 상기 팬아웃 라인들(OL)은 상기 표시 영역(DA)으로부터 연장된 상기 유기막(130)과 부분적으로 중첩된다.
상기 주변 전극 패턴(PEP)은 상기 표시 영역(DA)으로부터 상기 주변 영역(PA)의 일부까지 연장된다. 상기 주변 전극 패턴(PEP)은 상기 화소 공통 전극(CE)과 전기적으로 연결되어, 상기 화소 공통 전극(CE)에 인가된 공통 전압이 인가될 수 있다. 또는 상기 주변 전극 패턴(PEP)은 전기적으로 플로팅 될 수 있다.
상기 전극 패턴(EP)은 상기 주변 전극 패턴(PEP)과 연결되어 상기 유기막(130)의 경계부를 덮도록 연장된다. 상기 전극 패턴(EP)은 수분 침식에 의한 신호 라인의 침식 등의 불량이 취약한 상기 유기막(130)의 경계부를 상기 수분으로부터 차단시킬 수 있다. 이에 따라서, 수분 침식에 의한 상기 팬아웃 라인(OL)의 손상을 막을 수 있다.
상기 패드부(PDP)는 상기 팬아웃 라인들(OL)의 단부에 연결된 복수의 패드들(PD)을 포함한다. 상기 패드들(PD)은 구동 칩(DC)의 단자와 접착 부재(150)를 통해 접촉된다. 상기 접착 부재(150)는 실리콘을 포함할 수 있다.
상기 대향 기판(200)은 상기 표시 기판(100)과 마주하고 밀봉 부재(160)에 의해 상기 표시 기판(100)과 결합된다.
상기 대향 기판(200)은 상기 표시 기판(100)에 대응하여 상기 표시 영역(DA)과 상기 주변 영역(PA)을 포함한다. 상기 대향 기판(200)의 상기 표시 영역(DA)에는 컬러 필터(CF) 및 차광 패턴(BP)이 배치된다. 상기 컬러 필터(CF)는 상기 화소 전극(PE)에 대응하여 배치될 수 있고, 상기 차광 패턴(BP)은 상기 데이터 라인(DL), 상기 게이트 라인(GL) 및 상기 스위칭 소자(SW) 등과 같은 금속 패턴이 배치된 영역에 대응하여 배치될 수 있다. 상기 대향 기판(200)의 상기 주변 영역(PA)에는 상기 차광 패턴(BP)이 배치된다.
도 3a 내지 도 3d는 도 2에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 1, 도 2 및 도 3a를 참조하면, 상기 표시 기판의 베이스 기판(101)을 포함한다. 상기 베이스 기판(101) 위에 제1 금속층을 형성한다. 상기 제1 금속층은 예를 들면, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금 등을 포함할 수 있고, 단층 또는 다층 구조로 형성될 수 있다.
상기 제1 금속층을 패터닝하여 제1 금속 패턴을 형성한다. 상기 제1 금속 패턴은 게이트 전극(GE), 게이트 라인(GL) 및 공통 라인(CL)을 포함할 수 있다.
상기 제1 금속 패턴에 형성된 베이스 기판(101) 위에 상기 제1 금속 패턴을 덮도록 절연층(110)을 형성한다. 상기 절연층(110)은 실리콘 산화물(SiOx) 및 실리콘 질화물(SiNx)을 포함할 수 있다.
도 1, 도 2 및 도 3b를 참조하면, 상기 절연층(110)이 형성된 베이스 기판(101) 위에 액티브층을 형성한다. 상기 액티브층을 패터닝하여 상기 게이트 전극(GE) 위에 액티브 패턴(AC)을 형성한다. 상기 액티브 패턴(AC)은 비정질 실리콘(a-Si:H)을 포함하거나, 산화물 반도체를 포함할 수 있다.
상기 액티브 패턴(AC)이 형성된 베이스 기판(101) 위에 제2 금속층을 형성한다. 상기 제2 금속층은 예를 들면, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금 등을 포함할 수 있고, 단층 또는 다층 구조로 형성될 수 있다.
상기 제2 금속층을 패터닝하여 제2 금속 패턴을 형성한다. 상기 제2 금속 패턴은 소스 전극(SE), 드레인 전극(DE), 데이터 라인(DL) 및 팬아웃 라인(OL)을 포함할 수 있다.
상기 제2 금속 패턴이 형성된 베이스 기판(101) 위에 상기 제2 금속 패턴을 덮도록 제1 보호 절연층(120)을 형성한다. 상기 제1 보호 절연층(120)은 상기 표시 영역(DA)에서는 상기 스위칭 소자(SW)를 덮고, 상기 주변 영역(PA)에서는 상기 팬아웃 라인(OL)을 덮는다. 상기 제1 보호 절연층(120)은 실리콘 산화물(SiOx) 및 실리콘 질화물(SiNx)을 포함할 수 있다.
상기 제1 보호 절연층(120)이 형성된 베이스 기판(101) 위에 유기막(130)을 형성한다. 상기 유기막(130)은 상기 제2 금속 패턴과 상기 유기막(130) 위에 배치되는 공통 화소 전극(CE) 간의 기생 커패시턴스를 줄이기 위한 것으로 설정된 두께로 두껍게 형성된다.
상기 유기막(130)을 패터닝하여 상기 드레인 전극(DE) 위에 홀(H)을 형성하고, 또한, 상기 주변 영역(PA)의 유기막(130)을 일부 제거하여 상기 팬아웃부(FOP)의 일부분과 상기 패드부(PDP)를 노출한다.
도 1, 도 2 및 도 3c를 참조하면, 상기 홀(H)이 형성된 상기 유기막(130) 위에 제1 투명 도전층을 형성한다. 상기 제1 투명 도전층을 패터닝하여 상기 표시 영역(DA)에 공통 화소 전극(CE)을 형성하고, 상기 주변 영역(PA)에 상기 주변 전극 패턴(PEP) 및 상기 주변 전극 패턴(PEP)과 연결된 상기 전극 패턴(EP)을 형성한다.
상기 주변 전극 패턴(PEP)은 상기 표시 영역(DA)으로부터 상기 주변 영역(PA)의 일부까지 연장되어 형성될 수 있다. 상기 주변 전극 패턴(PEP)은 상기 화소 공통 전극(CE)과 전기적으로 연결되어, 상기 화소 공통 전극(CE)에 인가된 공통 전압이 인가될 수 있다. 또는 상기 주변 전극 패턴(PEP)은 상기 표시 영역(DA)의 상기 화소 공통 전극(CE)과 이격되어 전기적으로 플로팅(floating) 될 수 있다.
상기 전극 패턴(EP)은 상기 유기막(130)의 경계부를 덮도록 상기 주변 전극 패턴(PEP)으로부터 연장된다. 상기 전극 패턴(EP)은 수분 침식에 의한 불량이 취약한 상기 유기막(130)의 경계부를 덮음으로써 상기 수분 침식으로부터 상기 팬아웃 라인(OL)의 손상을 막을 수 있다.
상기 화소 공통 전극(CE) 및 상기 주변 전극 패턴(PEP)이 형성된 베이스 기판(101) 위에 제2 보호 절연층(140)을 형성한다. 상기 제2 보호 절연층(140)은 실리콘 산화물(SiOx) 및 실리콘 질화물(SiNx)을 포함할 수 있다.
상기 제1 및 제2 보호 절연층(120, 140)을 식각하여 상기 홀(H)에 대응하는 제1 콘택홀(CT1)과 상기 팬아웃 라인(OL)의 단부를 노출하는 제2 콘택홀(CT2)을 형성한다.
도 1, 도 2 및 도 3d를 참조하면, 상기 제1 및 제2 콘택홀들(CT1, CT2)이 형성된 베이스 기판(101) 위에 제2 투명 도전층을 형성한다. 상기 제2 투명 도전층을 패터닝하여 상기 표시 영역(DA)에는 화소 전극(PE)을 형성하고, 상기 주변 영역(PA)에는 패드(PD)를 형성한다. 상기 제1 및 제2 투명 도전층은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다.
본 실시예에 따르면, 상기 제1 투명 도전층을 패터닝하는 마스크를 변형함으로써 상기 전극 패턴(EP)을 상기 유기막(130)의 경계부에 형성한다. 따라서, 별도의 추가 마스크 공정 없이 수분 침식에 의한 불량이 발생하기 쉬운 상기 유기막(130)의 경계부를 상기 전극 패턴(EP)으로 커버함으로써 상기 유기막(130)의 경계부에 위치한 신호 라인들의 손상을 막을 수 있다.
도 4는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다. 이하에서는 이전 실시예와 동일한 구성 요소는 동일한 도면 부호를 부여하고, 반복되는 설명은 간략하게 한다.
도 1 및 도 4를 참조하면, 본 실시예에 따른 표시 장치는 주변 전극 패턴(PEP) 및 상기 주변 전극 패턴(PEP)으로부터 연장된 전극 패턴(EP)을 포함한다. 상기 주변 전극 패턴(PEP) 및 상기 전극 패턴(EP)은 상기 화소 전극(PE)과 동일한 제2 투명 도전층으로부터 형성된다. 상기 주변 전극 패턴(PEP) 및 상기 전극 패턴(EP)은 상기 제2 보호 절연층(140) 위에 배치된다.
상기 주변 전극 패턴(PEP)은 상기 팬아웃부(FOP)의 일부 영역을 덮도록 배치된다. 상기 전극 패턴(EP)은 상기 주변 전극 패턴(PEP)으로부터 연장되어 상기 유기막(130)의 경계부를 덮도록 배치된다. 상기 유기막(130)의 경계부는 상기 전극 패턴(EP)에 의해 수분 침식을 차단할 수 있고, 이에 따라서, 상기 유기막(130)의 경계부에 위치한 상기 팬아웃 라인들(OL)의 손상을 막을 수 있다.
도 3a 내지 도 3d를 참조하여 설명된 이전 실시예와 비교하면, 본 실시예에 따른 표시 기판(100)의 제조 방법은 상기 제1 및 제2 투명 도전층을 패터닝하는 공정을 제외하고는 실질적으로 동일하다.
도 3c 및 도 4를 참조하면, 상기 제1 투명 도전층으로 상기 표시 영역(DA)의 상기 화소 공통 전극(CE)을 형성한다.
도 3d 및 도 4를 참조하면, 상기 제2 투명 도전층으로 상기 표시 영역(DA)의 상기 화소 전극(PE), 상기 주변 영역(PA)의 상기 주변 전극 패턴(PEP), 상기 전극 패턴(EP) 및 상기 패드들(PE)을 형성한다.
상기 주변 전극 패턴(PEP)은 상기 팬아웃부(FOP)가 형성된 영역의 일부분을 덮고, 상기 전극 패턴(EP)은 상기 주변 전극 패턴(PEP)과 연결되어 상기 유기막(130)의 경계부를 덮도록 배치된다.
이와 같이, 본 실시예에 따르면, 상기 제2 투명 도전층을 패터닝하는 마스크를 변형함으로써 상기 유기막(130)의 경계부를 덮는 상기 전극 패턴(EP)을 형성할 수 있다. 따라서, 별도의 추가 마스크 공정 없이 수분 침식에 취약한 상기 유기막(130)의 경계부를 상기 전극 패턴(EP)으로 커버함으로써 상기 유기막(130)의 경계부에 위치한 신호 라인들의 손상을 막을 수 있다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 평면도이다. 도 6은 도 5의 I-I'선을 따라 절단한 단면도이다. 이하에서는 이전 실시예와 동일한 구성 요소는 동일한 도면 부호를 부여하고, 반복되는 설명은 간략하게 한다.
도 5 및 도 6을 참조하면, 본 실시예에 따른 표시 장치는 상기 주변 영역(PA)까지 연장된 유기막(130)의 경계부를 덮는 전극 패턴(EP1)을 포함한다. 본 실시예 따른 전극 패턴(EP1)은 복수의 팬아웃 라인들(OL)과 교차하는 방향으로 연장되고 상기 유기막(130)의 경계부에 대응하는 영역을 덮는 섬(Island) 형상을 가진다. 이에 따라서, 상기 전극 패턴(EP1)은 상기 유기막(130)의 경계부에 위치한 상기 팬아웃 라인들(OL)의 일부분을 덮는다.
구체적으로, 본 실시예에 따른 표시 기판(100)은 표시 영역(DA) 및 주변 영역(PA)을 포함한다.
상기 표시 영역(DA)에는 데이터 라인(DL), 게이트 라인(GL), 공통 라인(CL), 화소 전극(PE) 및 공통 화소 전극(CE)이 배치된다. 상기 주변 영역(PA)에는 팬아웃부(FOP), 패드부(PDP), 주변 전극 패턴(PEP) 및 전극 패턴(EP1)이 배치된다.
상기 표시 영역(130)에는 상기 데이터 라인들(DL)과 상기 화소 공통 전극(CE) 간의 기생 커패시턴스를 줄이기 위해 두꺼운 두께의 유기막이 배치된다. 상기 유기막(130)은 상기 표시 영역(DA) 및 상기 표시 영역(DA)으로부터 상기 주변 영역(PA)의 상기 팬아웃부(FOP)의 일부분까지 배치된다.
상기 주변 전극 패턴(PEP)은 상기 표시 영역(DA)으로부터 연장되어 상기 주변 영역(PA)의 상기 팬아웃부(FOP)의 일부분까지 배치된다. 상기 주변 전극 패턴(PEP)은 상기 공통 화소 전극(CE)과 전기적으로 연결될 수 있다. 또는 상기 주변 전극 패턴(PEP)은 섬 형상으로 배치되어, 상기 공통 화소 전극(CE)과 전기적으로 플로팅될 수 있다.
상기 전극 패턴(EP1)은 섬 형상으로 상기 주변 영역(PA)까지 연장된 상기 유기막(130)의 경계부를 덮도록 배치된다. 상기 전극 패턴(EP1)은 수분 침식에 의한 불량에 취약한 상기 유기막(130)의 경계부를 상기 수분으로부터 차단시킬 수 있다. 이에 따라서, 수분 침식에 의한 상기 팬아웃부(FOP)의 팬아웃 라인(OL)의 손상을 막을 수 있다. 본 실시예에 따르면, 상기 전극 패턴(EP1)은 상기 표시 영역(DA)의 상기 화소 공통 전극(CE) 및 상기 주변 영역(PA)의 주변 전극 패턴(PEP)과 동일한 투명 도전층으로부터 형성된다.
도 3a 내지 도 3d를 참조하여 설명된 이전 실시예와 비교하면, 본 실시예에 따른 표시 기판(100)의 제조 방법은 상기 제1 투명 도전층을 패터닝하는 공정을 제외하고는 실질적으로 동일하다.
예를 들면, 도 3c 및 도 5를 참조하면, 상기 유기막(130) 위에 상기 제1 투명 도전층을 형성한다. 상기 제1 투명 도전층을 패터닝하여, 상기 표시 영역(DA)에 상기 화소 공통 전극(CE)을 형성하고, 상기 주변 영역(PA)에 상기 주변 전극 패턴(PEP) 및 상기 전극 패턴(EP1)을 형성한다.
본 실시예에 따르면, 상기 제1 투명 도전층을 패터닝하는 마스크를 변형함으로써 상기 전극 패턴(EP1)을 상기 유기막(130)의 경계부에 배치된 상기 팬아웃 라인(OL) 상에 형성할 수 있다. 따라서, 별도의 추가 마스크 공정 없이 수분 침식에 취약한 상기 유기막(130)의 경계부를 상기 전극 패턴(EP1)으로 커버함으로써 상기 유기막(130)의 경계부에 위치한 신호 라인들의 손상을 막을 수 있다.
도 7은 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다. 이하에서는 이전 실시예와 동일한 구성 요소는 동일한 도면 부호를 부여하고, 반복되는 설명은 간략하게 한다.
도 5 및 도 7을 참조하면, 본 실시예에 따른 표시 장치는 상기 주변 영역(PA)에 배치된 유기막(130)의 경계부를 덮기 위한 전극 패턴(EP1)을 더 포함한다. 본 실시예 따른 상기 전극 패턴(EP1)은 상기 표시 영역(DA)의 화소 전극(PE) 및 상기 주변 영역(PA)의 패드(PD)와 동일한 제2 투명 도전층으로부터 형성된다.
도 3a 내지 도 3d를 참조하여 설명된 이전 실시예와 비교하면, 본 실시예에 따른 표시 기판(100)은 도 3c에 도시된 바와 같이, 상기 베이스 기판(101) 위에 유기막(130)을 형성한다.
상기 유기막(130)이 형성된 상기 베이스 기판(101) 위에 상기 제1 투명 도전층을 형성하고, 상기 제1 투명 도전층으로 도 4에 도시된 바와 같이, 상기 표시 영역(DA)에 상기 화소 공통 전극(CE)을 형성하고, 상기 주변 영역(PA)에 상기 팬아웃부(FOP)의 일부분까지 연장된 상기 주변 전극 패턴(PEP)을 형성한다.
이후, 도 3d에 도시된 바와 같이, 상기 제2 보호 절연층(140)을 형성하고, 상기 보호 절연층(140) 위에 상기 제2 투명 도전층을 형성한다.
상기 제2 투명 도전층으로 상기 표시 영역(DA)에 상기 화소 공통 전극(CE)과 중첩하는 상기 화소 전극(PE)을 형성하고, 상기 주변 영역(PA)에 상기 패드(PD)를 형성한다. 또한, 본 실시예에 따르면, 상기 제2 투명 도전층으로 상기 주변 영역(PA)에 섬 형상으로 상기 유기막(130)의 경계부를 덮는 상기 전극 패턴(EP1)을 형성한다.
본 실시예에 따르면, 상기 제2 투명 도전층을 패터닝하는 마스크를 변형함으로써 상기 전극 패턴(EP1)을 상기 유기막(130)의 경계부에 배치된 상기 팬아웃 라인(OL) 상에 형성할 수 있다. 따라서, 별도의 추가 마스크 공정 없이 수분 침식에 취약한 상기 유기막(130)의 경계부를 상기 전극 패턴(EP1)으로 커버함으로써 상기 유기막(130)의 경계부에 위치한 신호 라인들의 손상을 막을 수 있다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치의 평면도이다. 이하에서는 이전 실시예와 동일한 구성 요소는 동일한 도면 부호를 부여하고, 반복되는 설명은 간략하게 한다.
도 8을 참조하면, 본 실시예에 따른 표시 장치는 상기 주변 영역(PA)까지 연장된 유기막(130)의 경계부를 덮기 위한 전극 패턴(EP2)을 포함한다. 본 실시예 따른 전극 패턴(EP2)은 복수의 팬아웃 라인들(OL)과 각각 중첩된 복수의 라인 전극 패턴들(LP)을 포함하고, 각 라인 전극 패턴(LP)은 상기 팬아웃 라인(OL)의 폭 보다 넓은 폭과 섬 형상을 가진다.
구체적으로, 본 실시예에 따른 표시 기판(100)은 표시 영역(DA) 및 주변 영역(PA)을 포함한다.
상기 표시 영역(DA)에는 데이터 라인(DL), 게이트 라인(GL), 공통 라인(CL), 화소 전극(PE) 및 공통 화소 전극(CE)이 배치된다. 상기 주변 영역(PA)에는 팬아웃부(FOP), 패드부(PDP), 주변 전극 패턴(PEP) 및 전극 패턴(EP1)이 배치된다.
상기 표시 영역(130)에는 상기 데이터 라인들(DL)과 상기 화소 공통 전극(CE) 간의 기생 커패시턴스를 줄이기 위해 두꺼운 두께의 유기막이 배치된다. 상기 유기막(130)은 상기 표시 영역(DA) 및 상기 표시 영역(DA)으로부터 상기 주변 영역(PA)의 상기 팬아웃부(FOP)의 일부분까지 배치된다.
상기 주변 전극 패턴(PEP)은 상기 표시 영역(DA)으로부터 연장되어 상기 주변 영역(PA)의 상기 팬아웃부(FOP)의 일부분까지 배치된다. 상기 주변 전극 패턴(PEP)은 상기 공통 화소 전극(CE)과 전기적으로 연결될 수 있다. 또는 상기 주변 전극 패턴(PEP)은 섬 형상으로 배치되어 상기 공통 화소 전극(CE)과 전기적으로 플로팅될 수 있다.
상기 전극 패턴(EP2)은 복수의 라인 전극 패턴들(LP)을 포함하고, 각 라인 전극 패턴(LP)은 상기 주변 영역(PA)까지 연장된 상기 유기막(130)의 경계부에 배치된 상기 팬아웃 라인(OL)과 중첩된다. 상기 라인 전극 패턴(LP)은 상기 팬아웃 라인(OL)의 폭 보다 넓은 폭을 가지고, 섬 형상을 가진다.
본 실시예에 따른 상기 전극 패턴(EP2)은 수분 침식에 의한 불량이 취약한 상기 유기막(130)의 경계부를 상기 수분으로부터 차단시킬 수 있다. 이에 따라서, 수분 침식에 의한 상기 팬아웃 라인(OL)의 손상을 막을 수 있다.
상기 전극 패턴(EP2)은 도 6에 도시된 바와 같이, 상기 표시 영역(DA)의 상기 화소 공통 전극(CE) 및 상기 주변 영역(PA)의 주변 전극 패턴(PEP)과 동일한 제1 투명 도전층으로부터 형성될 수 있다.
또는, 상기 전극 패턴(EP2)은 도 7에 도시된 바와 같이, 상기 표시 영역(DA)의 상기 화소 전극(PE) 및 상기 주변 영역(PA)의 패드(PD)와 동일한 제2 투명 도전층으로부터 형성될 수 있다.
따라서, 본 실시예들에 따르면, 상기 제1 또는 제2 투명 도전층을 패터닝하는 마스크를 변형함으로써 상기 유기막(130)의 경계부에 상기 전극 패턴(EP2)을 배치할 수 있다. 이와 같이, 별도의 추가 마스크 공정 없이 수분 침식에 의한 불량이 발생하기 쉬운 상기 유기막(130)의 경계부를 복수의 라인 전극 패턴들(LP)을 포함하는 상기 전극 패턴(EP2)으로 커버함으로써 상기 유기막(130)의 경계부에 위치한 신호 라인들의 손상을 막을 수 있다.
도 9는 본 발명의 다른 실시예에 따른 표시 장치의 평면도이다. 도 10은 도 9의 I-I'선을 따라 절단한 단면도이다. 이하에서는 이전 실시예와 동일한 구성 요소는 동일한 도면 부호를 부여하고, 반복되는 설명은 간략하게 한다.
도 9 및 도 10을 참조하면, 상기 표시 장치는 상기 주변 영역(PA)의 상기 패드부(PDP)를 제외한 상기 표시 기판(100)의 전반적인 영역에 형성된 유기막(130)을 포함한다. 상기 패드부(PDP)는 구동 칩(DC)이 실장되는 영역과 상기 구동 칩(DC)과 상기 패드(PD)를 접착하는 접착 부재(150)가 배치되는 영역을 포함한다.
본 실시예에 따른 유기막(130)은 상기 표시 영역(DA) 및 상기 패드부(PDP)를 제외한 상기 주변 영역(PA)에 배치된다. 상기 유기막(130)은 상기 팬아웃부(FOP)의 상기 팬아웃 라인들(OL)이 배치된 영역을 전체적으로 덮고, 상기 패드들(PD)과 인접한 상기 팬아웃 라인들(OL)이 배치된 일부 영역은 상기 접착 부재(150)가 덮는다. 상기 접착 부재(150)는 상기 패드들(PD) 위에 배치되어 구동 칩(DC)의 단자과 상기 패드들(PD)을 접착하고 상기 유기막(130)의 경계부와 중첩한다.
상기 주변 영역(PA)은 상기 유기막(130) 및 상기 접착 부재(150)에 의해 수분침식을 막을 수 있다.
따라서, 상기 주변 영역(PA)에 배치된 신호 라인들은 상기 유기막(130) 및 상기 접착 부재(150)에 의해 수분 침식에 의한 불량을 막을 수 있다.
도 3a 내지 도 3d를 참조하여 설명된 이전 실시예와 비교하면, 본 실시예에 따른 표시 기판(100)의 제조 방법은 상기 유기막(130)을 패터닝하는 공정을 제외하고는 실질적으로 동일하다.
예를 들면, 도 3b 및 도 10을 참조하면, 상기 제1 보호 절연층(120)이 형성된 베이스 기판(101) 위에 유기막(130)을 형성한다.
상기 유기막(130)을 패터닝하여 상기 드레인 전극(DE) 위에 홀(H)을 형성하고, 또한, 상기 주변 영역(PA)의 상기 유기막(130) 중 상기 패드부(PDP)에 대응하는 부분만을 제거하여 상기 패드부(PDP)를 노출한다. 즉, 본 실시예에 따르면, 상기 주변 영역(PA)의 상기 팬아웃부(FOP) 상에는 상기 유기막(130)이 남겨진다. 이에 따라서, 상기 유기막(130)은 상기 팬아웃 라인들(OL)을 수분 침식로부터 보호할 수 있다.
이후, 상기 패드부(PDP) 상에 상기 접착 부재(150)를 배치한다. 상기 접착 부재(150)는 상기 패드부(PDP)와 인접한 영역까지 연장된 상기 유기막(130)의 경계부을 덮도록 배치된다. 이에 따라서 상기 주변 영역(PA)에 형성된 팬아웃 라인들(OL)은 상기 유기막(130) 및 상기 접착 부재(150)에 의해 수분으로부터 차단될 수 있다.
따라서, 본 실시예에 따르면, 상기 유기막(130)을 상기 패드부(PDP)의 상기 접착 부재(150)가 형성되는 영역까지 형성함으로써 상기 주변 영역에 형성된 팬아웃 라인들(OL)이 수분에 노출되는 것을 차단할 수 있다. 이에 따라서, 별도의 추가 마스크 공정 없이 상기 주변 영역(PA)에 형성된 신호 라인들이 수분 침식에 의해 손상되는 것을 막을 수 있다.
이상의 본 발명의 실시예들에 따르면, 주변 영역의 유기막 경계부에 위치한 팬아웃 라인을 커버하는 전극 패턴을 형성함으로써 수분 침투에 의한 상기 팬아웃 라인의 불량을 막을 수 있다. 또한, 상기 유기막을 패드부에 배치되는 접착 부재와 접촉되도록 상기 패드부가 배치된 영역까지 연장시킴으로써 수분 침투에 의한 상기 팬아웃 라인의 불량을 막을 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 표시 기판 200 : 대향 기판
110 : 절연층 120 : 제2 보호 절연층
130 : 유기막 140 : 제2 보호 절연층
CE : 화소 공통 전극 PE : 화소 전극
PEP : 주변 전극 패턴 EP, EP1, EP2 : 전극 패턴
FOP : 팬아웃부 PDP : 패드부
150 : 접착 부재 DC : 구동 칩
DA : 표시 영역 PA : 주변 영역
110 : 절연층 120 : 제2 보호 절연층
130 : 유기막 140 : 제2 보호 절연층
CE : 화소 공통 전극 PE : 화소 전극
PEP : 주변 전극 패턴 EP, EP1, EP2 : 전극 패턴
FOP : 팬아웃부 PDP : 패드부
150 : 접착 부재 DC : 구동 칩
DA : 표시 영역 PA : 주변 영역
Claims (20)
- 베이스 기판의 표시 영역에 배치되고, 신호 라인에 연결된 스위칭 소자, 상기 스위칭 소자에 연결된 화소 전극, 및 상기 화소 전극과 중첩하는 화소 공통 전극을 포함하는 화소부;
상기 베이스 기판의 주변 영역에 배치되고, 상기 표시 영역의 신호 라인과 연결된 팬아웃 라인들을 포함하는 팬아웃부;
상기 주변 영역에 배치되고, 상기 팬아웃 라인들의 단부에 연결된 패드들을 포함하는 패드부;
상기 스위칭 소자, 상기 신호 라인 및 상기 팬아웃 라인들 상에 배치된 제1 보호 절연층;
상기 제1 보호 절연층 상에 배치되고, 상기 표시 영역의 상기 스위칭 소자를 설정된 두꺼운 두께로 덮고, 상기 표시 영역으로부터 상기 팬아웃부의 일부영역까지 연장된 유기막; 및
상기 유기막의 경계부에 위치한 상기 팬아웃 라인들과 중첩하는 전극 패턴을 포함하고,
상기 화소 공통 전극은 상기 화소 전극과 상기 유기막 사이에 배치되고,
상기 전극 패턴과 상기 화소 공통 전극은 동일층 내에 배치되고,
상기 제1 보호 절연층은 상기 팬아웃 라인들로부터 상기 전극 패턴을 분리하고, 상기 전극 패턴은 상기 패드들과 접촉하지 않는 것을 특징으로 하는 표시 장치. - 제1항에 있어서, 상기 팬아웃부의 일부분을 덮는 주변 전극 패턴을 더 포함하는 표시 장치.
- 제2항에 있어서, 상기 전극 패턴은 상기 주변 전극 패턴으로부터 연장된 것을 특징으로 하는 표시 장치.
- 제2항에 있어서, 상기 전극 패턴은 상기 주변 전극 패턴과 이격되고, 상기 팬아웃 라인들과 교차하는 방향으로 연장된 섬 형상인 것을 특징으로 하는 표시 장치.
- 제4항에 있어서, 상기 전극 패턴은 복수의 라인 전극 패턴들을 포함하고, 상기 라인 전극 패턴들은 상기 팬아웃 라인들과 각각 중첩되는 것을 특징으로 하는 표시 장치.
- 제1항에 있어서, 상기 유기막 위에 배치된 제2 보호 절연층을 더 포함하고,
상기 전극 패턴은 상기 유기막과 상기 제2 보호 절연층 사이에 배치된 것을 특징으로 하는 표시 장치. - 제1항에 있어서, 상기 유기막 위에 배치된 보호 절연층을 더 포함하고,
상기 전극 패턴은 상기 보호 절연층 위에 배치된 것을 특징으로 하는 표시 장치. - 제1항에 있어서, 상기 전극 패턴에 전기적 신호가 인가되는 것을 특징으로 하는 표시 장치.
- 제1항에 있어서, 상기 화소 전극 및 상기 화소 공통 전극은 상기 유기막 위에 배치되는 것을 특징으로 하는 표시 장치.
- 삭제
- 베이스 기판의 표시 영역에 신호 라인들, 상기 신호 라인들에 연결된 스위칭 소자 및 상기 베이스 기판의 주변 영역에 상기 신호 라인들과 연결된 팬아웃 라인들을 형성하는 단계;
상기 스위칭 소자, 상기 신호 라인 및 상기 팬아웃 라인들 상에 배치된 제1 보호 절연층을 형성하는 단계;
상기 제1 보호 절연층 상에 배치되고, 상기 표시 영역의 상기 스위칭 소자를 설정된 두꺼운 두께로 덮고, 상기 표시 영역으로부터 상기 팬아웃 라인들이 형성된 영역의 일부까지 연장된 유기막을 형성하는 단계; 및
상기 스위칭 소자와 연결된 화소 전극, 상기 화소 전극과 중첩하는 화소 공통 전극 및 상기 유기막의 경계부에 위치한 상기 팬아웃 라인들과 중첩하는 전극 패턴을 형성하는 단계를 포함하고,
상기 화소 공통 전극은 상기 화소 전극과 상기 유기막 사이에 배치되고,
상기 전극 패턴과 상기 화소 공통 전극은 동일층 내에 배치되고,
상기 제1 보호 절연층은 상기 팬아웃 라인들로부터 상기 전극 패턴을 분리하고, 상기 전극 패턴은 패드들과 접촉하지 않는 것을 특징으로 하는 표시 장치의 제조 방법. - 제11항에 있어서, 상기 전극 패턴을 형성하는 단계는 상기 팬아웃 라인들의 일부분과 중첩된 주변 전극 패턴을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
- 제12항에 있어서, 상기 전극 패턴은 상기 주변 전극 패턴으로부터 연장된 것을 특징으로 하는 표시 장치의 제조 방법.
- 제12항에 있어서, 상기 전극 패턴은 상기 주변 전극 패턴과 이격되고, 상기 팬아웃 라인들과 교차하는 방향으로 연장된 섬 형상인 것을 특징으로 하는 표시 장치의 제조 방법.
- 제14항에 있어서, 상기 전극 패턴은 복수의 라인 전극 패턴들을 포함하고, 상기 라인 전극 패턴들은 상기 팬아웃 라인들과 각각 중첩되는 것을 특징으로 하는 표시 장치의 제조 방법.
- 제11항에 있어서, 상기 전극 패턴을 형성하는 단계는
상기 유기막이 형성된 베이스 기판 상에 제1 투명 도전층을 패터닝하여 상기 화소 공통 전극을 형성하는 단계; 및
상기 화소 공통 전극이 형성된 베이스 기판 상에 제2 투명 도전층을 패터닝하여 상기 화소 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법. - 제16항에 있어서, 상기 전극 패턴은 상기 제1 투명 도전층을 패터닝하여 형성된 것을 특징으로 하는 표시 장치의 제조 방법.
- 제17항에 있어서, 상기 전극 패턴은 상기 표시 영역의 상기 화소 공통 전극과 전기적으로 연결된 것을 특징으로 하는 표시 장치의 제조 방법.
- 제16항에 있어서, 상기 전극 패턴은 상기 제2 투명 도전층을 패터닝하여 형성된 것을 특징으로 하는 표시 장치의 제조 방법.
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130029585A KR102020353B1 (ko) | 2013-03-20 | 2013-03-20 | 표시 장치 및 이의 제조 방법 |
| US14/213,599 US9647243B2 (en) | 2013-03-20 | 2014-03-14 | Display apparatus and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130029585A KR102020353B1 (ko) | 2013-03-20 | 2013-03-20 | 표시 장치 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140115037A KR20140115037A (ko) | 2014-09-30 |
| KR102020353B1 true KR102020353B1 (ko) | 2019-11-05 |
Family
ID=51568469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130029585A KR102020353B1 (ko) | 2013-03-20 | 2013-03-20 | 표시 장치 및 이의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9647243B2 (ko) |
| KR (1) | KR102020353B1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107004386B (zh) * | 2014-11-21 | 2019-10-15 | 夏普株式会社 | 显示装置 |
| KR102275190B1 (ko) | 2015-04-20 | 2021-07-12 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102420115B1 (ko) * | 2015-05-22 | 2022-07-13 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR102539031B1 (ko) * | 2016-04-28 | 2023-06-02 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN105974691B (zh) * | 2016-07-25 | 2019-05-07 | 深圳市华星光电技术有限公司 | 一种ffs模式的阵列基板及其制备方法 |
| KR102370450B1 (ko) | 2017-07-07 | 2022-03-04 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102341124B1 (ko) * | 2017-09-26 | 2021-12-22 | 삼성디스플레이 주식회사 | 전자패널, 표시장치, 및 그 제조 방법 |
| JP7139179B2 (ja) * | 2018-07-23 | 2022-09-20 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| KR20200100892A (ko) * | 2019-02-18 | 2020-08-27 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN115132763B (zh) * | 2021-08-20 | 2023-06-16 | 荣耀终端有限公司 | Tft基板、显示模组及电子设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100583313B1 (ko) * | 2003-10-14 | 2006-05-25 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조 방법 |
| US20080043196A1 (en) * | 2006-08-21 | 2008-02-21 | Epson Imaging Devices Corporation | Liquid crystal device and electronic apparatus |
| US20110096258A1 (en) * | 2009-10-27 | 2011-04-28 | Shim Seok Ho | Array substrate for liquid crystal display device, liquid crystal display device and method of fabricating the same |
| US20120120616A1 (en) * | 2009-07-28 | 2012-05-17 | Sharp Kabushiki Kaisha | Wiring board, method for manufacturing same, display panel, and display device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3670580B2 (ja) | 2000-12-20 | 2005-07-13 | シャープ株式会社 | 液晶表示装置およびその製造方法 |
| US20050035351A1 (en) | 2003-08-15 | 2005-02-17 | Hung-Jen Chu | Device and method for protecting gate terminal and lead |
| KR100603836B1 (ko) | 2004-11-30 | 2006-07-24 | 엘지.필립스 엘시디 주식회사 | 유기전계발광 소자 및 그의 제조방법 |
| JP4431070B2 (ja) | 2005-02-28 | 2010-03-10 | シャープ株式会社 | 面照明装置及びそれを備えた液晶表示装置 |
| JP4579074B2 (ja) | 2005-07-15 | 2010-11-10 | 三菱電機株式会社 | フレキシブル回路基板及びこれを用いた表示装置 |
| KR101254029B1 (ko) | 2006-05-19 | 2013-04-12 | 삼성디스플레이 주식회사 | 표시 기판, 이의 제조 방법 및 이를 갖는 액정표시장치 |
| KR101279509B1 (ko) | 2006-07-31 | 2013-06-28 | 삼성디스플레이 주식회사 | 액정 표시 패널 및 그 제조 방법 |
-
2013
- 2013-03-20 KR KR1020130029585A patent/KR102020353B1/ko active IP Right Grant
-
2014
- 2014-03-14 US US14/213,599 patent/US9647243B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100583313B1 (ko) * | 2003-10-14 | 2006-05-25 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조 방법 |
| US20080043196A1 (en) * | 2006-08-21 | 2008-02-21 | Epson Imaging Devices Corporation | Liquid crystal device and electronic apparatus |
| US20120120616A1 (en) * | 2009-07-28 | 2012-05-17 | Sharp Kabushiki Kaisha | Wiring board, method for manufacturing same, display panel, and display device |
| US20110096258A1 (en) * | 2009-10-27 | 2011-04-28 | Shim Seok Ho | Array substrate for liquid crystal display device, liquid crystal display device and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US9647243B2 (en) | 2017-05-09 |
| KR20140115037A (ko) | 2014-09-30 |
| US20140284574A1 (en) | 2014-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102020353B1 (ko) | 표시 장치 및 이의 제조 방법 | |
| TWI515483B (zh) | 液晶顯示裝置及其製造方法 | |
| US10649602B2 (en) | Touch device | |
| KR101749757B1 (ko) | 고 투과 수평 전계형 액정표시장치 및 그 제조 방법 | |
| US9401375B2 (en) | Display panel and display device | |
| KR102320514B1 (ko) | 터치 방식 액정표시장치 | |
| JP6627447B2 (ja) | 液晶表示装置 | |
| US9595544B2 (en) | Thin film transistor substrate and display device | |
| KR101514594B1 (ko) | 표시 장치 | |
| KR101957972B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| CN106886107B (zh) | 显示面板 | |
| US9470916B2 (en) | Array substrate, method of manufacturing array substrate, and liquid crystal display | |
| TWI595393B (zh) | 內嵌式觸控裝置 | |
| KR102659970B1 (ko) | 표시 기판 및 이의 제조 방법 | |
| KR20120115837A (ko) | 프린지 필드 스위칭 방식의 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101800883B1 (ko) | 고 개구율을 갖는 수평 전계 액정표시장치 및 그 제조 방법 | |
| US20150279865A1 (en) | Semiconductor device and display device | |
| JP6482256B2 (ja) | 薄膜トランジスタ基板および液晶表示装置 | |
| KR102596074B1 (ko) | 표시 기판 및 이의 제조 방법 | |
| KR101266396B1 (ko) | 컬러필터 기판, 이를 갖는 표시패널, 및 이의 제조방법 | |
| KR102271231B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20130129619A (ko) | 프린지 수평 전계형 액정 표시장치 및 그 제조 방법 | |
| JP7446076B2 (ja) | 半導体装置 | |
| KR20120015555A (ko) | 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR102212167B1 (ko) | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |