KR20200100892A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20200100892A
KR20200100892A KR1020190018526A KR20190018526A KR20200100892A KR 20200100892 A KR20200100892 A KR 20200100892A KR 1020190018526 A KR1020190018526 A KR 1020190018526A KR 20190018526 A KR20190018526 A KR 20190018526A KR 20200100892 A KR20200100892 A KR 20200100892A
Authority
KR
South Korea
Prior art keywords
pattern
active
active pattern
conductive layer
layer
Prior art date
Application number
KR1020190018526A
Other languages
English (en)
Inventor
박준현
조강문
김동우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190018526A priority Critical patent/KR20200100892A/ko
Priority to US16/782,899 priority patent/US11183556B2/en
Priority to CN202010092236.8A priority patent/CN111584547A/zh
Publication of KR20200100892A publication Critical patent/KR20200100892A/ko
Priority to US17/532,732 priority patent/US11871627B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Abstract

본 개시는 표시 장치에 관한 것으로, 본 발명의 한 실시예에 따른 표시 장치는 기판, 상기 기판 위의 하부 패턴을 포함하는 제1 도전층, 상기 제1 도전층 위에 위치하는 제1 액티브 패턴을 포함하는 액티브층, 상기 액티브층 위에 위치하는 제1 게이트 전극을 포함하는 제2 도전층, 상기 제1 게이트 전극은 상기 제1 액티브 패턴이 포함하는 제1 채널 영역과 중첩하고, 상기 하부 패턴은 상기 제1 액티브 패턴과 중첩하고, 상기 제1 액티브 패턴은 상기 하부 패턴의 가장자리와 교차하지 않는다.

Description

표시 장치{DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것이다.
표시 장치는 이미지를 표시하는 장치로서, 최근 자발광 표시 장치로서 발광 표시 장치(light emitting diode display)가 주목 받고 있다.
발광 표시 장치는 자체 발광 특성을 가지며, 액정 표시 장치(liquid crystal display device)와 달리 별도의 광원을 필요로 하지 않으므로 두께와 무게를 줄일 수 있다. 또한, 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 나타낸다.
일반적으로 발광 표시 장치는 복수의 트랜지스터 및 발광 소자를 포함한다. 복수의 트랜지스터는 신호선에 연결되어 있으며 발광 소자에 구동 전류를 전달할 수 있다. 트랜지스터는 채널 영역 및 도전 영역을 포함하는 액티브 패턴을 포함할 수 있다.
본 기재는 표시 장치의 액티브 패턴의 불량을 방지하기 위한 것이다.
본 발명의 한 실시예에 따른 표시 장치는 기판, 상기 기판 위의 하부 패턴을 포함하는 제1 도전층, 상기 제1 도전층 위에 위치하는 제1 액티브 패턴을 포함하는 액티브층, 상기 액티브층 위에 위치하는 제1 게이트 전극을 포함하는 제2 도전층, 상기 제1 게이트 전극은 상기 제1 액티브 패턴이 포함하는 제1 채널 영역과 중첩하고, 상기 하부 패턴은 상기 제1 액티브 패턴과 중첩하고, 상기 제1 액티브 패턴은 상기 하부 패턴의 가장자리와 교차하지 않는다.
본 발명의 한 실시예에 따른 표시 장치는 도전 패턴을 포함하는 제1 도전층, 제1 액티브 패턴 및 제2 액티브 패턴을 포함하는 액티브층, 제1 게이트 전극을 포함하는 제2 도전층, 그리고 커패시터 전극을 포함하는 제3 도전층을 포함하고, 상기 제1 액티브 패턴은, 상기 제1 게이트 전극과 중첩하는 제1 채널 영역, 그리고 제1 소스 영역 및 제1 드레인 영역을 포함하고, 상기 제2 액티브 패턴은 제2 채널 영역, 그리고 제2 소스 영역 및 제2 드레인 영역을 포함하고, 상기 도전 패턴의 가장자리는 상기 제1 액티브 패턴의 가장자리를 둘러싸고, 상기 도전 패턴은 상기 제1 액티브 패턴과 중첩하나 상기 제2 액티브 패턴과 중첩하지 않고, 상기 커패시터 전극은 상기 제1 드레인 영역 및 상기 제2 소스 영역과 전기적으로 연결되어 있다.
본 발명의 한 실시예에 따른 표시 장치는 도전 패턴을 포함하는 제1 도전층, 그리고 서로 이격되어 있는 제1 액티브 패턴 및 제2 액티브 패턴을 포함하는 액티브층을 포함하고, 상기 도전 패턴은 상기 제1 액티브 패턴과 중첩하나 상기 제2 액티브 패턴과 중첩하지 않고, 상기 도전 패턴의 가장자리는 상기 제1 액티브 패턴과 상기 제2 액티브 패턴 사이에 위치한다.
본 기재에 따른 실시예들에 따르면, 표시 장치의 액티브 패턴의 불량을 방지할 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 한 화소에 대한 회로도이고,
도 2는 본 발명의 한 실시예에 따른 표시 장치의 복수의 화소에 대한 평면 배치도이고,
도 3은 도 2에 도시한 표시 장치를 IIIa-IIIb 선을 따라 잘라 도시한 단면도이고,
도 4는 도 2에 도시한 표시 장치를 IVa-IVb 선을 따라 잘라 도시한 단면도이고,
도 5는 도 2에 도시한 표시 장치를 Va-Vb 선을 따라 잘라 도시한 단면도이고,
도 6은 도 2에 도시한 표시 장치를 Va-Vb 선을 따라 잘라 도시한 단면도의 다른 예이고,
도 7 및 도 8은 각각 도 2에 도시한 표시 장치를 IIIa-IIIb 선을 따라 잘라 도시한 단면도의 다른 예이고,
도 9는 본 발명의 한 실시예에 따른 표시 장치의 복수의 화소에 대한 평면 배치도이고,
도 10은 본 발명의 한 실시예에 따른 표시 장치의 한 화소의 일부에 대한 평면 배치도이고,
도 11은 도 10에 도시한 표시 장치를 XIa-XIb 선을 따라 잘라 도시한 단면도이고,
도 12는 본 발명의 한 실시예에 따른 표시 장치의 복수의 화소에 대한 평면 배치도이고,
도 13은 본 발명의 한 실시예에 따른 표시 장치의 화소 전극층에 대한 평면 배치도이고,
도 14는 도 12에 도시한 표시 장치를 XIVa-XIVb 선을 따라 잘라 도시한 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
명세서 전체에서, 평면 뷰(in a plan view)는 서로 교차하는 두 방향(예를 들어, 제1방향(DR1) 및 제2방향(DR2))에 평행한 면을 관찰하는 뷰를 의미하고(평면상이라고도 표현함), 단면 뷰(in a cross-sectional view)는 제1방향(DR1) 및 제2방향(DR2)에 평행한 면에 수직인 방향(예를 들어, 제3방향(DR3))으로 자른 면을 관찰하는 뷰를 의미한다. 또한, 두 구성 요소가 중첩한다고 할 때는 다른 언급이 없는 한 두 구성 요소가 제3방향(DR3)으로(예를 들어, 기판의 윗면에 수직인 방향으로) 중첩하는 것을 의미한다.
먼저 도 1을 참조하여 본 발명의 한 실시예에 따른 표시 장치의 구조에 대해 설명한다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 한 화소에 대한 회로도이다.
본 발명의 한 실시예에 따른 표시 장치는 복수의 화소(PX)를 포함하고, 한 화소(PX)는 복수의 트랜지스터(T1, T2, T3), 커패시터(Cst), 그리고 적어도 하나의 발광 다이오드(light emitting diode)(ED)를 포함할 수 있다. 본 실시예에서는 하나의 화소(PX)가 하나의 발광 다이오드(ED)를 포함하는 예를 주로 하여 설명한다.
복수의 트랜지스터(T1, T2, T3)는 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)를 포함한다. 아래에서 설명할 소스 전극과 드레인 전극은 각 트랜지스터(T1, T2, T3)의 채널의 양쪽에 위치하는 두 전극을 구분하기 위한 것으로 두 용어가 서로 바뀔 수도 있다.
제1 트랜지스터(T1)의 게이트 전극(G1)은 커패시터(Cst)의 일단과 연결되어 있고, 제1 트랜지스터(T1)의 소스 전극(S1)은 구동 전압(ELVDD)을 전달하는 구동 전압선과 연결되어 있고, 제1 트랜지스터(T1)의 드레인 전극(D1)은 발광 다이오드(ED)의 애노드 및 커패시터(Cst)의 타단과 연결되어 있다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)의 스위칭 동작에 따라 데이터 전압(DAT)을 전달받아 커패시터(Cst)에 저장된 전압에 따라 발광 다이오드(ED)에 구동 전류를 공급할 수 있다.
뒤에서 자세히 설명하겠으나, 제1 트랜지스터(T1)는 하부 패턴(111)과 중첩하고, 하부 패턴(111)은 제1 트랜지스터(T1)의 드레인 전극(D1)과 연결되어 있을 수 있다.
제2 트랜지스터(T2)의 게이트 전극(G2)은 제1 스캔 신호(SC)를 전달하는 제1 스캔선과 연결되어 있고, 제2 트랜지스터(T2)의 소스 전극(S2)은 데이터 전압(DAT) 또는 기준 전압을 전달할 수 있는 데이터선과 연결되어 있고, 제2 트랜지스터(T2)의 드레인 전극(D2)은 커패시터(Cst)의 일단 및 제1 트랜지스터(T1)의 게이트 전극(G1)과 연결되어 있다. 제2 트랜지스터(T2)는 제1 스캔 신호(SC)에 따라 턴온되어 기준 전압 또는 데이터 전압(DAT)을 제1 트랜지스터(T1)의 게이트 전극(G1) 및 커패시터(Cst)의 일단으로 전달할 수 있다.
제3 트랜지스터(T3)의 게이트 전극(G3)은 제2 스캔 신호(SS)를 전달하는 제2 스캔선과 연결되어 있고, 제3 트랜지스터(T3)의 소스 전극(S3)은 커패시터(Cst)의 타단, 제1 트랜지스터(T1)의 드레인 전극(D1) 및 발광 다이오드(ED)의 애노드와 연결되어 있고, 제3 트랜지스터(T3)의 드레인 전극(D3)은 초기화 전압(INIT)을 전달하는 초기화 전압선과 연결되어 있다. 제3 트랜지스터(T3)는 제2 스캔 신호(SS)에 따라 턴온되어 초기화 전압(INIT)을 발광 다이오드(ED)의 애노드 및 커패시터(Cst)의 타단에 전달하여 발광 다이오드(ED)의 애노드의 전압을 초기화시킬 수 있다.
커패시터(Cst)의 일단은 제1 트랜지스터(T1)의 게이트 전극(G1)과 연결되어 있고, 타단은 제3 트랜지스터(T3)의 소스 전극(S3) 및 발광 다이오드(ED)의 애노드와 연결되어 있다. 발광 다이오드(ED)의 캐소드는 공통 전압(ELVSS)을 전달하는 공통 전압선과 연결되어 있다.
발광 다이오드(ED)는 제1 트랜지스터(T1)에 의해 생성된 구동 전류에 따른 휘도의 빛을 발광할 수 있다.
도 1에 도시한 회로의 동작의 한 예, 특히 한 프레임 동안의 동작의 한 예에 대하여 설명한다. 여기서는 트랜지스터들(T1, T2, T3)이 N형 채널 트랜지스터인 경우를 예로 들어 설명하나, 이에 한정되는 것은 아니다.
한 프레임이 시작되면, 초기화 구간에서 하이 레벨의 제1 스캔 신호(SC) 및 하이 레벨의 제2 스캔 신호(SS)가 공급되어 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴온된다. 턴온된 제2 트랜지스터(T2)를 통해 데이터선으로부터의 기준 전압이 제1 트랜지스터(T1)의 게이트 전극(G1) 및 커패시터(Cst)의 일단에 공급되고, 턴온된 제3 트랜지스터(T3)를 통해 초기화 전압(INIT)이 제1 트랜지스터(T1)의 드레인 전극(D1) 및 발광 다이오드(ED)의 애노드에 공급된다. 이에 따라, 초기화 구간 동안 제1 트랜지스터(T1)의 드레인 전극(D1) 및 발광 다이오드(ED)의 애노드는 초기화 전압(INIT)으로 초기화된다. 이때, 커패시터(Cst)에는 기준 전압과 초기화 전압(INIT)의 차전압이 저장된다.
다음, 센싱 구간에서 하이 레벨의 제1 스캔 신호(SC)가 유지된 상태에서 제2 스캔 신호(SS)가 로우 레벨이 되면, 제2 트랜지스터(T2)는 턴온 상태를 유지하고 제3 트랜지스터(T3)는 턴오프된다. 턴온된 제2 트랜지스터(T2)를 통해 제1 트랜지스터(T1)의 게이트 전극(G1) 및 커패시터(Cst)의 일단은 기준 전압을 유지하고, 턴오프된 제3 트랜지스터(T3)를 통해 제1 트랜지스터(T1)의 드레인 전극(D1) 및 발광 다이오드(ED)의 애노드는 초기화 전압(INIT)으로부터 끊어진다. 이에 따라, 제1 트랜지스터(T1)는 소스 전극(S1)으로부터 드레인 전극(D1)으로 전류가 흐르다가 드레인 전극(D1)의 전압이 "기준 전압-Vth"이 되면 턴오프된다. Vth는 제1 트랜지스터(T1)의 문턱 전압을 나타낸다. 이때, 제1 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)의 전압 차는 커패시터(Cst)에 저장되며, 제1 트랜지스터(T1)의 문턱 전압(Vth)의 센싱이 완료된다. 센싱 구간 동안 센싱한 특성 정보를 반영하여 보상된 데이터 신호를 생성함으로써, 화소마다 다를 수 있는 제1 트랜지스터(T1)의 특성 편차를 외부적으로 보상할 수 있다.
다음, 데이터 입력 구간에서 하이 레벨의 제1 스캔 신호(SC)가 공급되고 로우 레벨의 제2 스캔 신호(SS)가 공급되면, 제2 트랜지스터(T2)는 턴온되고 제3 트랜지스터(T3)는 턴오프된다. 턴온된 제2 트랜지스터(T2)를 통해 데이터선으로부터의 데이터 전압(DAT)이 제1 트랜지스터(T1)의 게이트 전극(G1) 및 커패시터(Cst)의 일단에 공급된다. 이 때, 제1 트랜지스터(T1)의 드레인 전극(D1) 및 발광 다이오드(ED)의 애노드는 턴오프 상태인 제1 트랜지스터(T1)에 의해 센싱 구간에서의 전위를 거의 그대로 유지할 수 있다.
다음, 발광 구간에서 게이트 전극(G1)에 전달된 데이터 전압(DAT)에 의해 턴온된 제1 트랜지스터(T1)는 데이터 전압(DAT)에 따른 구동 전류를 발생시키고, 그 구동 전류에 의해 발광 다이오드(ED)가 발광할 수 있다.
도 1과 함께 도 2 내지 도 5를 참조하여 본 발명의 한 실시예에 따른 표시 장치의 구체적인 구조에 대해 설명한다.
도 2는 본 발명의 한 실시예에 따른 표시 장치의 복수의 화소에 대한 평면 배치도이고, 도 3은 도 2에 도시한 표시 장치를 IIIa-IIIb 선을 따라 잘라 도시한 단면도이고, 도 4는 도 2에 도시한 표시 장치를 IVa-IVb 선을 따라 잘라 도시한 단면도이고, 도 5는 도 2에 도시한 표시 장치를 Va-Vb 선을 따라 잘라 도시한 단면도이다. 도 2는 서로 이웃한 제 화소(PX1, PX2, PX3)의 평면 구조를 도시하고, 각 화소(PX1, PX2, PX3)는 서로 대응되는 구성 요소를 포함하므로 어느 한 화소(PX1, PX2, PX3)에 표시한 도면 부호는 다른 화소(PX1, PX2, PX3)의 대응하는 구성 요소에도 동일하게 적용될 수 있다.
한 실시예에 따른 표시 장치는 기판(110)을 포함할 수 있다. 기판(110)은 유리, 플라스틱 등의 절연 물질을 포함할 수 있고, 유연성(flexibility)을 가질 수 있다.
기판(110) 위에는 복수의 하부 패턴(111)을 포함하는 제1 도전층인 하부층이 위치할 수 있다. 하부 패턴은 도전 패턴이라고도 한다. 하부층은 다양한 도전성 금속 또는 이에 준하는 도전 특성을 가지는 반도체 물질을 포함할 수 있다.
하부 패턴(111)의 제3방향(DR3)의 두께(TK1)는 수백 옹스트롬 내지 수천 옹스트롬일 수 있다. 예를 들어, 하부 패턴(111)의 제3방향(DR3)의 두께(TK1)의 범위는 대략 500 옹스트롬 이상 4000 옹스트롬 이하일 수 있다.
하부층 위에는 절연층인 버퍼층(120)이 위치한다.
버퍼층(120) 위에는 복수의 액티브 패턴(130a, 130b, 130c)을 포함하는 액티브층이 위치한다. 즉, 하부층은 기판(110)과 액티브층 사이에 위치할 수 있다. 각 화소(PX1, PX2, PX3)에 위치하는 액티브 패턴(130a, 130b, 130c)은 앞에서 설명한 복수의 트랜지스터(T1, T2, T3) 각각의 채널을 형성하는 채널 영역(134a, 134b, 134c) 및 이에 연결된 도전 영역을 포함할 수 있다. 각 액티브 패턴(130a, 130b, 130c)의 도전 영역은 각 트랜지스터(T1, T2, T3)의 소스 영역(133a, 133b, 133c) 및 드레인 영역(135a, 135b, 135c)을 포함할 수 있다.
각 화소(PX1, PX2, PX3)에서 액티브 패턴(130a)과 액티브 패턴(130c)은 서로 연결되어 있을 수도 서로 이격되어 있을 수도 있다. 도 2는 액티브 패턴(130a)과 액티브 패턴(130c)이 서로 연결된 예를 도시한다. 이 경우, 액티브 패턴(130a)의 드레인 영역(135a)은 곧 액티브 패턴(130c)의 소스 영역(133c)일 수 있다.
액티브층은 비정질 규소, 다결정 규소, 또는 산화물 반도체 등의 반도체 물질을 포함할 수 있다.
액티브층의 제3방향(DR3)의 두께는 하부 패턴(111)의 두께(TK1)보다 작을 수 있으며 예를 들어 수백 옹스트롬일 수 있다. 예를 들어, 액티브층의 제3방향(DR3)의 두께의 범위는 대략 300 옹스트롬 이상 500 옹스트롬 미만일 수 있으나 이에 한정되는 것은 아니다.
액티브층 위에는 제1 절연층인 절연 패턴(144)이 위치할 수 있다. 절연 패턴(144)은 액티브 패턴(130a, 130b, 130c)의 채널 영역(134a, 134b, 134c)과 중첩하며 채널 영역(134a, 134b, 134c) 위에 위치할 수 있다. 절연 패턴(144)은 액티브 패턴(130a, 130b, 130c)의 도전 영역과는 실질적으로 중첩하지 않을 수 있다.
절연 패턴(144) 위에는 제2 도전층이 위치할 수 있다. 제2 도전층은, 앞에서 설명한 제1 스캔 신호(SC)를 전달할 수 있는 제1 스캔선(151), 제2 스캔 신호(SS)를 전달할 수 있는 제2 스캔선(152), 초기화 전압(INIT)을 전달할 수 있는 가로 초기화 전압선(153), 구동 전압(ELVDD)을 전달할 수 있는 가로 구동 전압선(172b), 구동 게이트 전극(155), 제2 게이트 전극(154b), 그리고 제3 게이트 전극(154c) 등을 포함할 수 있다. 앞에서 설명한 회로도에서의 게이트 전극(G1), 게이트 전극(G2) 및 게이트 전극(G3)은 여기서 각각 구동 게이트 전극(155)이 포함하는 제1 게이트 전극(154a), 제2 게이트 전극(154b) 및 제3 게이트 전극(154c)에 대응될 수 있다.
제1 및 제2 스캔선(151, 152), 가로 초기화 전압선(153), 그리고 가로 구동 전압선(172b)은 각각 제1방향(DR1)으로 연장되어 있을 수 있다.
평면 뷰에서 구동 게이트 전극(155)은 제1 스캔선(151)과 제2 스캔선(152) 사이에 위치할 수 있다.
제2 게이트 전극(154b)은 제1 스캔선(151)과 이격되어 있으며 대체로 제2방향(DR2)으로 연장되어 있을 수 있다. 이와 달리, 제2 게이트 전극(154b)은 제1 스캔선(151)과 직접 연결되어 있을 수도 있다.
제3 게이트 전극(154c)은 제2 스캔선(152)과 이격되어 있으며 대체로 제2방향(DR2)으로 연장되어 있을 수 있다. 이와 달리, 제3 게이트 전극(154c)은 제2 스캔선(152)과 직접 연결되어 있을 수도 있다.
각 화소(PX1, PX2, PX3)에 위치하는 구동 게이트 전극(155)은, 위로 돌출된 돌출부(155a) 및 아래로 돌출되어 대체로 제2방향(DR2)으로 연장된 제1 게이트 전극(154a)을 포함할 수 있다.
제1 게이트 전극(154a)은 액티브 패턴(130a)과 교차하며 액티브 패턴(130a)의 채널 영역(134a)과 중첩한다. 제2 게이트 전극(154b)은 액티브 패턴(130b)과 교차하며 액티브 패턴(130b)의 채널 영역(134b)과 중첩한다. 제3 게이트 전극(154c)은 액티브 패턴(130c)과 교차하며 액티브 패턴(130c)의 채널 영역(134c)과 중첩한다.
제2 도전층 위에는 제2 절연층(160)이 위치할 수 있다. 버퍼층(120) 및/또는 제2 절연층(160)은 복수의 접촉 구멍(24, 26, 60, 61, 62, 63, 64, 65, 66, 67, 68, 69)을 포함할 수 있다.
제2 절연층(160) 위에는 제3 도전층이 위치할 수 있다. 제3 도전층은, 복수의 데이터선(171a, 171b, 171c), 복수의 구동 전압선(172a, 172c, 172d), 공통 전압선(170), 초기화 전압선(173), 커패시터 전극(175), 그리고 복수의 연결 부재(174, 176, 177, 178)를 포함할 수 있다.
평면 뷰에서 데이터선(171a, 171b, 171c), 구동 전압선(172a, 172c, 172d), 공통 전압선(170), 그리고 초기화 전압선(173) 각각은 대략 제2방향(DR2)으로 길게 연장되어 제1 스캔선(151) 및 제2 스캔선(152)과 교차할 수 있다.
도 2에 도시한 한 그룹의 복수의 화소(PX1, PX2, PX3)는 제1방향(DR1)으로 배열되어 서로 이웃할 수 있으며, 제1방향(DR1) 및 제2방향(DR2)으로 반복되어 배치될 수 있다. 한 그룹의 복수의 화소(PX1, PX2, PX3)의 좌측 및 우측 양쪽에 각각 공통 전압선(170)이 위치할 수 있다. 반복되는 한 그룹의 복수의 화소(PX1, PX2, PX3)가 세 화소(PX1, PX2, PX3)를 포함하는 경우 이웃한 두 공통 전압선(170) 사이에는 세 개의 데이터선(171a, 171b, 171c), 세 개의 구동 전압선(172a, 172c, 172d), 그리고 적어도 하나의 초기화 전압선(173)이 위치할 수 있다.
각 데이터선(171a, 171b, 171c)은 제2 절연층(160)의 접촉 구멍(64)(도 2에는 각 화소(PX1, PX2, PX3)에 두 개의 접촉 구멍(64)이 도시됨)을 통해 액티브 패턴(130b)의 소스 영역(133b)과 전기적으로 연결되어 있다.
각 구동 전압선(172a, 172c, 172d)은 각 화소(PX1, PX2, PX3)에 대응하여 위치할 수 있다.
구동 전압선(172a, 172c, 172d)은 제2 절연층(160)의 접촉 구멍(61)(도 2에는 화소(PX1, PX2)에 각각 두 개의 접촉 구멍(61)이 도시되고 화소(PX3)에는 하나의 접촉 구멍(61)이 도시됨)을 통해 액티브 패턴(130a)의 소스 영역(133a)과 전기적으로 연결되어 있다. 또한, 구동 전압선(172a, 172c, 172d)은 제2 절연층(160)의 접촉 구멍(60)을 통해 가로 구동 전압선(172b)과 전기적으로 연결되어 있다. 따라서 가로 구동 전압선(172b)은 구동 전압선(172a, 172c, 172d)과 함께 구동 전압을 전달할 수 있고, 표시 장치 전체에서 구동 전압이 제1방향(DR1) 및 제2방향(DR2) 모든 방향에 메시(mesh) 형태로 전달될 수 있다.
초기화 전압선(173)은 제2 절연층(160)의 접촉 구멍(69)을 통해 가로 초기화 전압선(153)과 전기적으로 연결되어 있다. 따라서 가로 초기화 전압선(153)은 초기화 전압선(173)과 함께 초기화 전압을 전달할 수 있고, 초기화 전압선(173)이 세 화소(PX1, PX2, PX3)마다 하나씩 형성되어 있어도 가로 초기화 전압선(153)을 통해 세 화소(PX1, PX2, PX3) 모두에 초기화 전압을 전달할 수 있다.
커패시터 전극(175)은 각 화소(PX1, PX2, PX3)에 하나씩 위치할 수 있다. 커패시터 전극(175)은 제2 절연층(160)을 사이에 두고 대응하는 구동 게이트 전극(155)과 중첩하여 커패시터(Cst)를 형성할 수 있다.
커패시터 전극(175)은 아래쪽으로 길게 연장된 돌출부(175a)를 포함할 수 있다. 돌출부(175a)는 제2 절연층(160)의 접촉 구멍(62)(도 2에는 각 화소(PX1, PX2, PX3)에 두 개의 접촉 구멍(62)이 도시됨)을 통해 액티브 패턴(130a)의 드레인 영역(135a)(또는 액티브 패턴(130c)의 소스 영역(133c))과 전기적으로 연결되어 있다. 또한, 커패시터 전극(175)은 제2 절연층(160) 및 버퍼층(120)의 접촉 구멍(68)을 통해 하부 패턴(111)과 전기적으로 연결되어 있다.
연결 부재(174)는 제2 절연층(160)의 접촉 구멍(24)을 통해 제2 스캔선(152) 및 제3 게이트 전극(154c)과 전기적으로 연결되어, 제2 스캔선(152)과 제3 게이트 전극(154c)을 서로 전기적으로 연결시킬 수 있다.
연결 부재(176)는 제2 절연층(160)의 접촉 구멍(26)을 통해 제1 스캔선(151) 및 제2 게이트 전극(154b)과 전기적으로 연결되어, 제1 스캔선(151)과 제2 게이트 전극(154b)을 서로 전기적으로 연결시킬 수 있다.
연결 부재(177)는 각 화소(PX1, PX2, PX3)에서 제2 절연층(160)의 접촉 구멍(63)(도 2에는 각 화소(PX1, PX2, PX3)에 두 개의 접촉 구멍(63)이 도시됨)을 통해 액티브 패턴(130c)의 드레인 영역(135c)과 전기적으로 연결되고 제2 절연층(160)의 접촉 구멍(67)을 통해 가로 초기화 전압선(153)과 전기적으로 연결되어, 액티브 패턴(130c)의 드레인 영역(135c)은 가로 초기화 전압선(153)과 전기적으로 연결될 수 있다.
가로 초기화 전압선(153)은 세 화소(PX1, PX2, PX3)에 걸쳐 제1방향(DR1)으로 연장되어 있으나 인접한 두 공통 전압선(170) 사이에 위치하며 두 공통 전압선(170)과 교차하지 않을 수 있다. 가로 초기화 전압선(153)은 이웃한 세 데이터선들(171a, 171b, 171c)과 교차하며 초기화 전압선(173)까지만 연장되어 있을 수 있다.
연결 부재(178)는 각 화소(PX1, PX2, PX3)에서 제2 절연층(160)의 접촉 구멍(65)(도 2에는 각 화소(PX1, PX2, PX3)에 두 개의 접촉 구멍(65)이 도시됨)을 통해 액티브 패턴(130b)의 드레인 영역(135b)과 전기적으로 연결되고 제2 절연층(160)의 접촉 구멍(66)을 통해 구동 게이트 전극(155)의 돌출부(155a)와 전기적으로 연결되어, 액티브 패턴(130b)의 드레인 영역(135b)과 구동 게이트 전극(155)의 돌출부(155a)가 서로 전기적으로 연결될 수 있다.
제1 도전층, 제2 도전층 및 제3 도전층 중 적어도 하나는 구리(Cu), 알루미늄(Al), 마그네슘(Mg), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta), 이들의 합금 등 금속 중 적어도 하나를 포함할 수 있다. 제1 도전층, 제2 도전층 및 제3 도전층 각각은 단일층 또는 다중층을 포함할 수 있다. 예를 들어, 제3 도전층은 티타늄을 포함하는 하부층과 구리를 포함하는 상부층을 포함하는 다중층 구조를 가질 수 있다.
제1 트랜지스터(T1)는 채널 영역(134a), 소스 영역(133a) 및 드레인 영역(135a), 그리고 제1 게이트 전극(154a)을 포함한다. 제1 트랜지스터(T1)의 소스 영역(133a)은 구동 전압선(172a, 172c, 172d)과 전기적으로 연결되어 있으므로 구동 전압을 인가받을 수 있다.
제1 트랜지스터(T1)에 대응하는 하부 패턴(111)은 제1 트랜지스터(T1)의 채널 영역(134a)과 기판(110) 사이에서 채널 영역(134a)과 중첩하여 외부광이 채널 영역(134a)에 도달하지 않도록 하여 누설 전류 및 특성 저하를 줄일 수 있다. 하부 패턴(111)은 커패시터 전극(175)을 통해 제1 트랜지스터(T1)의 드레인 영역(135a)과 전기적으로 연결되어 있다.
제2 트랜지스터(T2)는 채널 영역(134b), 소스 영역(133b), 드레인 영역(135b), 그리고 제2 게이트 전극(154b)을 포함한다. 제2 트랜지스터(T2)의 소스 영역(133b)은 데이터선(171a, 171b, 171c)과 전기적으로 연결되어 데이터 전압 또는 기준 전압을 인가받을 수 있다. 제2 트랜지스터(T2)의 드레인 영역(135b)은 구동 게이트 전극(155)을 통해 제1 게이트 전극(154a)과 전기적으로 연결될 수 있다.
제3 트랜지스터(T3)는 채널 영역(134c), 소스 영역(133c) 및 드레인 영역(135c), 그리고 제3 게이트 전극(154c)을 포함한다. 제3 트랜지스터(T3)의 드레인 영역(135c)은 가로 초기화 전압선(153)으로부터 초기화 전압을 인가받을 수 있다.
제2 절연층(160)과 제3 도전층 위에는 제3 절연층(181)이 위치할 수 있다. 제3 절연층(181)은 커패시터 전극(175) 위에 위치하는 접촉 구멍(83a), 그리고 공통 전압선(170) 위에 위치하는 접촉 구멍(81)을 포함할 수 있다.
제3 절연층(181) 위에는 복수의 접촉 부재(190a, 190b, 190c, 190d)를 포함하는 제4 도전층이 위치할 수 있다.
각 접촉 부재(190a, 190b, 190c)는 각 화소(PX1, PX2, PX3)에 위치하며 접촉 구멍(83a)을 통해 커패시터 전극(175)과 접촉하며 전기적으로 연결되어 있을 수 있다.
접촉 부재(190d)는 접촉 구멍(81)을 통해 공통 전압선(170)과 접촉하며 전기적으로 연결되어 있을 수 있다.
접촉 부재(190a, 190b, 190c, 190d)는 각각이 접촉하는 제3 도전층의 커패시터 전극(175) 및 공통 전압선(170)과 다른 도전층과의 접착력을 향상시키며 제3 도전층의 산화를 막을 수 있다. 특히, 제3 도전층의 상부층이 구리를 포함하는 경우 구리의 산화를 막을 수 있다. 이를 위해, 제4 도전층은 제3 도전층의 상부층의 부식을 방지할 수 있는 도전성 재료, 예를 들면 제3 도전층의 상부층이 구리를 포함하는 경우 제3 도전층의 상부층을 캐핑하여 구리의 부식을 방지할 수 있는 도전성 재료를 포함할 수 있다. 예를 들어 제4 도전층은, ITO, IZO 등의 금속 산화물 등의 도전성 물질을 포함할 수 있다.
제3 절연층(181)과 제4 도전층 위에는 제4 절연층(182)이 위치할 수 있다. 도 4를 참조하면, 제4 절연층(182)은 각 접촉 부재(190a, 190b, 190c) 위에 위치하며 접촉 구멍(83a)과 중첩하는 접촉 구멍(83b)을 포함할 수 있다.
버퍼층(120), 제1 절연층, 제2 절연층(160), 제3 절연층(181) 및 제4 절연층(182) 중 적어도 하나는 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiON) 등의 무기 절연 물질 및/또는 유기 절연 물질을 포함할 수 있다. 특히, 제4 절연층(182)은 무기 절연 물질 및/또는 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있고, 실질적으로 평탄한 윗면을 가질 수 있다.
제4 절연층(182) 위에는 제5 도전층으로서 복수의 화소 전극(191a, 191b, 191c)을 포함하는 화소 전극층이 위치할 수 있다. 각 화소 전극(191a, 191b, 191c)은 도 2에 도시한 바와 같이 각 화소(PX1, PX2, PX3)에 대응하여 위치할 수 있다. 세 화소(PX1, PX2, PX3)에 위치하는 화소 전극(191a, 191b, 191c)의 평면상 사이즈와 모양은 서로 다를 수 있으나 이에 한정되는 것은 아니다. 화소(PX2)가 녹색을 나타내고 화소(PX1)는 적색을 나타내고 화소(PX3)는 청색을 나타낼 수 있으나 이에 한정되지 않는다.
각 화소 전극(191a, 191b, 191c)은 제4 절연층(182)의 접촉 구멍(83b)을 통해 대응하는 접촉 부재(190a, 190b, 190c)와 접촉하고, 접촉 부재(190a, 190b, 190c)를 통해 커패시터 전극(175)과 전기적으로 연결될 수 있다. 따라서 각 화소 전극(191a, 191b, 191c)은 제1 트랜지스터(T1)의 드레인 영역(135a)과 전기적으로 연결되어 제1 트랜지스터(T1)로부터 전압을 전달받을 수 있다.
화소 전극층은 반투과성 도전 물질 또는 반사성 도전 물질을 포함할 수 있다.
제4 절연층(182) 위에는 제5 절연층(350)이 위치할 수 있다. 제5 절연층(350)은 화소 전극(191a, 191b, 191c) 위에 위치하는 개구부(355)를 가진다. 제5 절연층(350)은 폴리아크릴계 수지, 폴리이미드계 수지 등의 유기 절연 물질을 포함할 수 있다.
제5 절연층(350)과 화소 전극층 위에는 발광층(370)이 위치한다. 발광층(370)은 제5 절연층(350)의 개구부(355) 안에 위치하는 부분을 포함할 수 있다. 발광층(370)은 유기 발광 물질 또는 무기 발광 물질을 포함할 수 있다. 도시한 바와 달리 제5 절연층(350)의 적어도 일부의 위는 발광층(370)으로 덮이지 않을 수도 있다.
제5 절연층(350)과 발광층(370)은 접촉 부재(190d) 위에 위치하는 접촉 구멍(82)을 포함할 수 있다.
발광층(370) 위에는 공통 전극(270)이 위치한다. 공통 전극(270)은 복수의 화소(PX1, PX2, PX3)에 걸쳐 연속적으로 형성되어 있을 수 있다. 공통 전극(270)은 접촉 구멍(82)을 통해 접촉 부재(190d)와 접촉하여 공통 전압선(170)과 전기적으로 연결되어 공통 전압을 전달받을 수 있다.
공통 전극(270)은 도전성 투명 물질을 포함할 수 있다.
각 화소(PX1, PX2, PX3)의 화소 전극(191a, 191b, 191c), 발광층(370) 및 공통 전극(270)은 함께 발광 다이오드(ED)를 이루고, 화소 전극(191a, 191b, 191c) 및 공통 전극(270) 중 하나가 캐소드가 되고 나머지 하나가 애노드가 된다. 앞에서는 화소 전극(191a, 191b, 191c) 애노드가 되는 예를 설명하였다.
도 2를 참조하면, 하부 패턴(111)은 평면 뷰에서 액티브 패턴(130a) 전체와 중첩하여 제1 트랜지스터(T1)의 소스 영역(133a), 채널 영역(134a), 그리고 드레인 영역(135a) 모두와 중첩할 수 있다. 하부 패턴(111)의 가장자리는 액티브 패턴(130a)의 가장자리의 바깥에 위치하며 액티브 패턴(130a)을 둘러싸는 형태를 가질 수 있다. 다르게 표현하면, 하부 패턴(111)은 액티브 패턴(130a)의 가장자리 모두와 중첩할 수 있고, 액티브 패턴(130a)은 하부 패턴(111)의 가장자리와 교차하지 않을 수 있다.
이에 따르면, 평면 뷰에서 액티브 패턴(130a)이 하부 패턴(111)의 가장자리와 교차하지 않으므로 액티브 패턴(130a)에 비해 두께가 커서 상대적으로 큰 단차를 이루는 하부 패턴(111)의 가장자리 부근에서 액티브 패턴(130a)의 끊어짐과 같은 불량이 방지될 수 있고, 하부 패턴(111)과 액티브 패턴(130a) 근처의 레이아웃 배치 효율성을 높일 수 있다.
하부 패턴(111)은 커패시터 전극(175)을 통해 화소 전극(191a, 191b, 191c)과 전기적으로 연결되어 있고 제1 트랜지스터(T1)의 채널 영역(134a)과 중첩함으로써 제1 트랜지스터(T1)의 전압-전류 특성 그래프 중 포화 영역에서 전류 변화율이 작아져 제1 트랜지스터(T1)의 출력 전류가 일정한 영역의 범위가 넓어질 수 있다. 따라서 제1 트랜지스터(T1)의 소스-드레인 간 전압(Vds)에 변화가 생겨도 제1 트랜지스터(T1)의 출력 전류가 일정하여 출력 포화(output saturation) 특성을 향상시킬 수 있다. 이에 따라, 제1 트랜지스터(T1)의 출력 전류에 따른 화소 간 휘도 편차가 작아져 영상의 품질을 높일 수 있다.
다음, 앞에서 설명한 도면들과 함께 도 6을 참조하여 본 발명의 한 실시예에 따른 표시 장치에 대하여 설명한다.
도 6은 도 2에 도시한 표시 장치를 Va-Vb 선을 따라 잘라 도시한 단면도의 다른 예이다.
도 6을 참조하면, 본 실시예는 앞에서 설명한 실시예와 대부분 동일하나 제4 절연층(182)이 접촉 부재(190d) 위에 위치하는 접촉 구멍(81a)을 더 포함하고, 화소 전극층은 접촉 구멍(81a)을 통해 접촉 부재(190d)와 접촉하는 접촉 부재(191d)를 더 포함할 수 있다. 제5 절연층(350)과 발광층(370)은 접촉 부재(191d) 위에 위치하는 접촉 구멍(82a)을 포함할 수 있다. 공통 전극(270)은 접촉 구멍(82a)을 통해 접촉 부재(191d)와 접촉하여 공통 전압선(170)과 전기적으로 연결되어 공통 전압을 전달받을 수 있다.
다음, 앞에서 설명한 도면들과 함께 도 7 및 도 8을 각각 참조하여 본 발명의 한 실시예에 따른 표시 장치에 대하여 설명한다.
도 7 및 도 8은 각각 도 2에 도시한 표시 장치를 IIIa-IIIb 선을 따라 잘라 도시한 단면도의 다른 예이다.
도 7을 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 실시예와 대부분 동일할 수 있으나 제2 도전층 위에 위치하는 제6 절연층(122), 그리고 제6 절연층(122)과 제2 절연층(160) 사이에 위치하는 제6 도전층을 더 포함할 수 있다.
제6 절연층(122)은 액티브 패턴(130a, 130b, 130c)의 도전 영역의 윗면과 접촉할 수 있다. 제6 절연층(122)은 제2 절연층(160)의 접촉 구멍(61)에 대응하며 중첩하는 접촉 구멍(61a), 그리고 접촉 구멍들(62a, 68a)을 포함할 수 있다.
본 실시예에서는 앞에서 설명한 커패시터 전극(175) 대신 제6 도전층에 위치하는 커패시터 전극(157)을 포함할 수 있다. 커패시터 전극(157)은 접촉 구멍(68a)을 통해 하부 패턴(111)과 전기적으로 연결될 수 있고 접촉 구멍(62a)을 통해 액티브 패턴(130a)의 드레인 영역(135a)과 전기적으로 연결되어 있을 수 있다.
커패시터 전극(157)은 앞에서 설명한 커패시터 전극(175)과 유사한 평면 형태를 가질 수 있다. 커패시터 전극(157)은 제6 절연층(122)을 사이에 두고 대응하는 구동 게이트 전극(155)과 중첩하여 커패시터(Cst)를 형성할 수 있다.
제6 도전층은 연결 패턴(163)을 더 포함할 수 있다. 예를 들어, 제6 도전층은 접촉 구멍(61a)을 통해 액티브 패턴(130a)의 소스 영역(133a)과 접촉하는 연결 패턴(163)을 포함하고, 구동 전압선(172a)은 제2 절연층(160)의 접촉 구멍(61)을 통해 연결 패턴(163)과 접촉하여 전기적으로 연결됨으로써 구동 전압선(172a)은 결국 액티브 패턴(130a)의 소스 영역(133a)과 전기적으로 연결될 수 있다.
다음 도 8을 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 실시예와 대부분 동일할 수 있으나, 제3 도전층과 제3 절연층(181)의 사이에 위치하는 제7 절연층(180), 그리고 제7 절연층(180)과 제3 절연층(181) 사이에 위치하는 제7 도전층을 더 포함할 수 있다.
평면 뷰에서, 제7 도전층은 그 아래에 위치하는 제3 도전층에 위치하는 데이터선(171a, 171b, 171c), 구동 전압선(172a, 172c, 172d), 공통 전압선(170), 초기화 전압선(173) 등의 패턴에 대체로 나란하게 연장되어 있으며 전기적으로 연결되어 있는 도전 패턴들을 포함할 수 있다. 예를 들어 도 8을 참조하면, 제7 도전층은 제7 절연층(180)의 접촉 구멍(80)을 통해 구동 전압선(172a)과 전기적으로 연결되어 있는 도전 패턴(183)을 더 포함할 수 있다. 평면 뷰에서, 도전 패턴(183)은 도전 패턴(183)이 연결되어 있는 제3 도전층과 대체로 비슷한 평면 형태를 가질 수 있다. 도전 패턴(183)은 연결되어 있는 제3 도전층과 동일한 전압을 전달하여 저항을 낮출 수 있다.
이와 달리, 제3 도전층에 위치하는 데이터선(171a, 171b, 171c), 구동 전압선(172a, 172c, 172d), 공통 전압선(170), 초기화 전압선(173), 커패시터 전극(175), 그리고 연결 부재들(174, 176, 177, 178) 중 일부는 제3 도전층에 위치하고 나머지 일부는 제7 도전층에 위치할 수도 있다.
다음, 앞에서 설명한 도면들과 함께 도 9를 참조하여 본 발명의 한 실시예에 따른 표시 장치에 대하여 설명한다.
도 9는 본 발명의 한 실시예에 따른 표시 장치의 복수의 화소에 대한 평면 배치도이다.
도 9에 도시한 실시예에 따른 표시 장치는 앞에서 설명한 도 2 내지 도 5에 도시한 실시예와 대부분 동일할 수 있으나 각 화소(PX1, PX2, PX3)에서 액티브 패턴(130a)과 액티브 패턴(130c)은 서로 이격되어 있을 수 있다.
본 실시예에서, 하부 패턴(111)은 평면 뷰에서 액티브 패턴(130a) 전체와 중첩하여 제1 트랜지스터(T1)의 소스 영역(133a), 채널 영역(134a), 그리고 드레인 영역(135a) 모두와 중첩할 수 있다. 하부 패턴(111)의 가장자리는 액티브 패턴(130a)의 가장자리의 바깥에 위치하며 하나의 액티브 패턴(130a)을 둘러싸는 형태를 가질 수 있다. 다르게 표현하면, 하부 패턴(111)은 액티브 패턴(130a)의 가장자리 모두와 중첩할 수 있고, 액티브 패턴(130a)은 하부 패턴(111)의 가장자리와 교차하지 않을 수 있다. 특히, 어떠한 액티브 패턴(130a, 130b, 130c)도 하부 패턴(111)의 가장자리와 교차하지 않을 수 있다. 즉, 하부 패턴(111)의 가장자리는 액티브층의 액티브 패턴(130a, 130b, 130c)과 평면상 중첩하지 않고 어떠한 액티브 패턴(130a, 130b, 130c)의 가장자리와도 교차하지 않을 수 있다.
이에 따르면, 평면 뷰에서 어떠한 액티브 패턴(130a, 130b, 130c)도 하부 패턴(111)의 가장자리와 교차하지 않으므로 액티브 패턴(130a, 130b, 130c)에 비해 두께가 커서 상대적으로 큰 단차를 이루는 하부 패턴(111)의 가장자리 부근에서 액티브 패턴(130a, 130b, 130c)의 끊어짐과 같은 불량이 방지될 수 있다.
액티브 패턴(130b, 130c)은 하부 패턴(111)과 중첩하지 않을 수 있다.
하부 패턴(111)의 가장자리는 서로 이격된 액티브 패턴(130a)과 액티브 패턴(130b) 사이의 공간을 지날 수 있다. 즉, 하부 패턴(111)의 가장자리는 서로 이격된 액티브 패턴(130a)과 액티브 패턴(130b) 사이에 위치할 수 있다.
서로 이격된 액티브 패턴(130a)의 드레인 영역(135a)과 액티브 패턴(130c)의 소스 영역(133c)은 제1 도전층 및 제2 도전층 외의 도전층을 통해 서로 전기적으로 연결될 수 있다. 예를 들어, 본 실시예와 같이 서로 이격된 액티브 패턴(130a)의 드레인 영역(135a)과 액티브 패턴(130c)의 소스 영역(133c)은 제3 도전층에 위치하는 커패시터 전극(175)의 돌출부(175a)를 통해, 그리고 접촉 구멍(62, 62c)을 통해, 서로 전기적으로 연결될 수 있다.
본 실시예에서, 제3 게이트 전극(154c)은 제2 스캔선(152)의 위쪽으로 돌출되어 제2방향(DR2)으로 연장되어 있을 수 있다. 즉, 제3 게이트 전극(154c)은 제2 스캔선(152)과 직접 연결되어 있을 수 있다.
다음, 앞에서 설명한 도면들과 함께 도 10 및 도 11을 참조하여 본 발명의 한 실시예에 따른 표시 장치에 대하여 설명한다.
도 10은 본 발명의 한 실시예에 따른 표시 장치의 한 화소의 일부에 대한 평면 배치도이고, 도 11은 도 10에 도시한 표시 장치를 XIa-XIb 선을 따라 잘라 도시한 단면도이다.
도 10 및 도 11에서는 설명의 편의상 앞에서 설명한 실시예들과 대응하는 구성 요소에 대해서 동일한 도면 부호를 사용한다. 이 경우에도 대응하는 구성 요소의 기능은 동일할 수 있으나 평면상 또는 단면상 구조는 다를 수 있다. 이는 이후 다른 도면에 대해서도 동일하게 적용한다.
도 10 및 도 11에 도시한 실시예에 따른 표시 장치는 특히 앞에서 설명한 도 7에 도시한 실시예와 유사하게, 기판(110)으로부터 적층된 순서대로 제1 도전층, 버퍼층(120), 액티브층, 제1 절연층(121), 제2 도전층, 제6 절연층(122), 제6 도전층, 그리고 제2 절연층(160)을 포함할 수 있다. 앞에서 설명한 실시예와 동일한 구성 요소에 대한 동일한 설명은 생략한다.
제1 도전층은 하부 패턴(111)을 포함할 수 있다.
액티브층은 한 화소에 위치하는 복수의 액티브 패턴(130d, 130e, 130f)을 포함할 수 있다. 복수의 액티브 패턴(130d, 130e, 130f)은 트랜지스터들(T1, T2, T3) 각각의 채널을 형성하는 채널 영역(134a, 134b, 134c), 소스 영역(133a, 133b, 133c) 및 드레인 영역(135a, 135b, 135c)을 포함할 수 있다. 액티브 패턴들(130d, 130e, 130f)은 서로 이격되어 있을 수 있다.
제2 도전층은 제1 및 제2 스캔선(151, 152), 구동 전압을 전달할 수 있는 가로 구동 전압선(156), 그리고 구동 게이트 전극(155)을 포함할 수 있다. 제1 스캔선(151)은 액티브 패턴(130e)과 교차하며 액티브 패턴(130e)의 채널 영역(134b)과 중첩하는 제2 게이트 전극(154b)을 포함하고, 제2 스캔선(152)은 액티브 패턴(130f)과 교차하며 액티브 패턴(130f)의 채널 영역(134c)과 중첩하는 제3 게이트 전극(154c)을 포함하고, 구동 게이트 전극(155)은 액티브 패턴(130d)과 교차하며 액티브 패턴(130d)의 채널 영역(134a)과 중첩하는 제1 게이트 전극(154a)을 포함할 수 있다. 구동 게이트 전극(155)은 평면 뷰에서 제1 스캔선(151)과 제2 스캔선(152) 사이에 위치할 수 있다.
액티브 패턴(130d)의 소스 영역(133a), 채널 영역(134a) 및 드레인 영역(135a), 그리고 제1 게이트 전극(154a)은 함께 제1 트랜지스터(T1)를 형성하고, 액티브 패턴(130e)의 소스 영역(133b), 채널 영역(134b) 및 드레인 영역(135b), 그리고 제2 게이트 전극(154b)은 함께 제2 트랜지스터(T2)를 형성하고, 액티브 패턴(130f)의 소스 영역(133c), 채널 영역(134c) 및 드레인 영역(135c), 그리고 제3 게이트 전극(154c)은 함께 제3 트랜지스터(T3)를 형성할 수 있다.
제6 도전층은 가로 초기화 전압선(153a), 복수의 연결 부재(153b, 155b, 156a), 그리고 커패시터 전극(157a)을 포함할 수 있다. 커패시터 전극(157a)은 액티브 패턴(130f)을 향해 돌출된 돌출부(152a)를 포함할 수 있다.
가로 초기화 전압선(153a)은 접촉 구멍(53)을 통해 액티브 패턴(130f)의 드레인 영역(135c)과 전기적으로 연결될 수 있다.
연결 부재(153b)는 접촉 구멍(55)을 통해 액티브 패턴(130e)의 소스 영역(135b)과 전기적으로 연결되어 데이터 전압을 전달할 수 있다.
연결 부재(155b)는 접촉 구멍(54a)을 통해 구동 게이트 전극(155)과 전기적으로 연결되고 접촉 구멍(54b)을 통해 액티브 패턴(130e)의 드레인 영역(135b)과 전기적으로 연결될 수 있다. 따라서, 구동 게이트 전극(155)은 액티브 패턴(130e)의 드레인 영역(135b)과 전기적으로 연결될 수 있다.
연결 부재(156a)는 접촉 구멍(51a)을 통해 가로 구동 전압선(156)과 전기적으로 연결되고 접촉 구멍(51b)을 통해 액티브 패턴(130d)의 소스 영역(133a)과 전기적으로 연결될 수 있다. 따라서, 액티브 패턴(130d)의 소스 영역(133a)은 가로 구동 전압선(156)과 전기적으로 연결되어 구동 전압을 전달할 수 있다.
커패시터 전극(157a)은 접촉 구멍(52a)을 통해 액티브 패턴(130f)의 소스 영역(133c)과 전기적으로 연결되고 접촉 구멍(52b)을 통해 액티브 패턴(130d)의 드레인 영역(135a)과 전기적으로 연결될 수 있다. 따라서 액티브 패턴(130f)의 소스 영역(133c)과 액티브 패턴(130d)의 드레인 영역(135a)은 서로 전기적으로 연결될 수 있다. 커패시터 전극(157a)은 접촉 구멍(53b)을 통해 하부 패턴(111)과 전기적으로 연결될 수 있다.
커패시터 전극(157a)은 구동 게이트 전극(155)과 중첩하여 커패시터(Cst)를 형성할 수 있다.
본 실시예에서, 하부 패턴(111)의 가장자리는 액티브 패턴(130d)의 가장자리의 바깥에 위치하며 액티브 패턴(130d)을 둘러싸는 형태를 가질 수 있다. 다르게 표현하면, 하부 패턴(111)은 액티브 패턴(130d)의 가장자리 모두와 중첩할 수 있고, 액티브 패턴(130d)은 하부 패턴(111)의 가장자리와 교차하지 않을 수 있다. 특히, 어떠한 액티브 패턴(130d, 130e, 130f)도 하부 패턴(111)의 가장자리와 교차하지 않을 수 있다. 즉, 하부 패턴(111)의 가장자리는 액티브층의 액티브 패턴(130d, 130e, 130f)과 평면상 중첩하지 않고 어떠한 액티브 패턴(130d, 130e, 130f)의 가장자리와도 교차하지 않을 수 있다.
이에 따르면, 평면 뷰에서 어떠한 액티브 패턴(130d, 130e, 130f)도 하부 패턴(111)의 가장자리와 교차하지 않으므로 액티브 패턴(130d, 130e, 130f)에 비해 두께가 커서 상대적으로 큰 단차를 이루는 하부 패턴(111)의 가장자리 부근에서 액티브 패턴(130d, 130e, 130f)의 끊어짐과 같은 불량이 방지될 수 있다.
서로 이격된 액티브 패턴(130d)의 드레인 영역(135a)과 액티브 패턴(130f)의 소스 영역(133c)은 제1 도전층 및 제2 도전층 외의 도전층을 통해 서로 전기적으로 연결될 수 있다. 예를 들어, 본 실시예와 같이 서로 이격된 액티브 패턴(130d)의 드레인 영역(135a)과 액티브 패턴(130f)의 소스 영역(133c)은 제6 도전층에 위치하는 커패시터 전극(157a)을 통해, 그리고 접촉 구멍(52a, 52b)을 통해, 서로 전기적으로 연결될 수 있다.
다음 앞에서 설명한 도면들과 함께 도 12 내지 도 14를 참조하여 본 발명의 한 실시예에 따른 표시 장치에 대하여 설명한다.
도 12는 본 발명의 한 실시예에 따른 표시 장치의 복수의 화소에 대한 평면 배치도이고, 도 13은 도 12에 도시한 표시 장치에서 화소 전극층만 따로 빼어 도시한 평면 배치도이고, 도 14는 화소 전극층을 포함하여 도 12에 도시한 표시 장치를 XIVa-XIVb 선을 따라 잘라 도시한 단면도이다.
본 실시예에 따른 표시 장치는 앞에서 설명한 실시예들에 따른 표시 장치와 구성 요소들의 연결 관계 및 적층 구조가 대부분 동일하나, 각 구성 요소들의 구체적인 형태 및 연결 방법이 다를 수 있다. 앞에서의 실시예들과의 차이점을 중심으로 설명하도록 한다.
도 12를 참조하면 반복되는 한 그룹의 복수의 화소(PX4, PX5, PX6)들은 제2방향(DR2)으로 배열되어 있을 수 있으나, 도 13을 참조하면 화소(PX4, PX5, PX6)에 각각 대응하는 화소 전극(191a, 191b, 191c)은 제1방향(DR1)으로 배열되어 있을 수 있다. 그러나, 화소(PX4, PX5, PX6) 및 이에 대응하는 화소 전극(191a, 191b, 191c)의 구조가 이에 한정되는 것은 아니다.
도 12를 참조하면, 이웃한 두 공통 전압선(170) 사이에 복수의 데이터선(171a, 171b, 171c), 구동 전압선(172) 및 초기화 전압선(173)이 위치할 수 있다.
한 그룹의 복수의 화소(PX4, PX5, PX6)의 위쪽 및 아래쪽에는 제1 스캔선(151) 및 제2 스캔선(152)이 각각 위치할 수 있다.
앞에서 설명한 제1 도전층은 복수의 하부 패턴(111a)을 포함하고, 각 화소(PX4, PX5, PX6)에 각각의 하부 패턴(111a)이 위치할 수 있다. 제1 도전층은 대략 제1방향(DR1)으로 연장된 가로 공통 전압선(170a)을 더 포함할 수 있다.
액티브층에 위치하는 복수의 액티브 패턴(130g, 130h, 130j)은 트랜지스터들(T1, T2, T3) 각각의 채널을 형성하는 채널 영역(134a, 134b, 134c), 소스 영역(133a, 133b, 133c) 및 드레인 영역(135a, 135b, 135c)을 포함할 수 있다. 본 실시예에서는 각 화소(PX4, PX5, PX6)에서 액티브 패턴들(130g, 130h, 130j)은 서로 이격되어 있을 수 있다.
제2 도전층은 제1 스캔선(151), 제2 스캔선(152), 구동 게이트 전극(155), 제2 게이트 전극(154b), 그리고 제3 게이트 전극(154c) 등을 포함할 수 있다. 제1 및 제2 스캔선(151, 152) 각각은 제1방향(DR1)으로 연장되어 있을 수 있다.
각 구동 게이트 전극(155)은 각 화소(PX4, PX5, PX6)에 대응하여 위치할 수 있다.
복수의 화소(PX4, PX5, PX6)에 대응하는 복수의 제2 게이트 전극(154b)은 서로 연결되어 전체적으로 제2방향(DR2)으로 길게 연장된 형태를 이루어 제2 스캔선(152)을 향하여 뻗을 수 있다.
복수의 화소(PX4, PX5, PX6)에 대응하는 복수의 제3 게이트 전극(154c)은 서로 연결되어 전체적으로 제2방향(DR2)으로 길게 연장된 형태를 이루어 제1 스캔선(151)을 향하여 뻗을 수 있다.
각 화소(PX4, PX5, PX6)에 위치하는 구동 게이트 전극(155)은 위 또는 아래로 돌출된 형태의 제1 게이트 전극(154a)을 포함할 수 있다. 제1 게이트 전극(154a)은 액티브 패턴(130g)과 교차하며 액티브 패턴(130g)의 채널 영역(134a)과 중첩한다. 제2 게이트 전극(154b)은 액티브 패턴(130h)과 교차하며 액티브 패턴(130h)의 채널 영역(134b)과 중첩한다. 제3 게이트 전극(154c)은 액티브 패턴(130j)과 교차하며 액티브 패턴(130j)의 채널 영역(134c)과 중첩한다.
제3 도전층은, 복수의 데이터선들(171a, 171b, 171c), 구동 전압선(172), 공통 전압선(170), 초기화 전압선(173), 커패시터 전극(175), 그리고 복수의 연결 부재(178)를 포함할 수 있다.
데이터선(171a, 171b, 171c), 구동 전압선(172), 공통 전압선(170), 그리고 초기화 전압선(173) 각각은 대략 제2방향(DR2)으로 길게 연장되어 제1 및 제2 스캔선(151, 152)과 교차할 수 있다.
각 데이터선(171a, 171b, 171c)은 접촉 구멍(64)을 통해 액티브 패턴(130h)의 소스 영역(133b)과 전기적으로 연결되어 있다. 구동 전압선(172)은 접촉 구멍(61)을 통해 액티브 패턴(130g)의 소스 영역(133a)과 전기적으로 연결되어 있다. 초기화 전압선(173)은 접촉 구멍(63a)을 통해 액티브 패턴(130j)의 드레인 영역(135c)과 전기적으로 연결되어 있다. 접촉 구멍들(61, 63a, 64)은 제2 절연층(160)에 형성되어 있을 수 있다.
커패시터 전극(175)은 각 화소(PX4, PX5, PX6)에 하나씩 위치할 수 있으며, 평면 뷰에서 구동 전압선(172)과 데이터선(171c) 사이에 위치할 수 있다. 커패시터 전극(175)은 제2 절연층(160)을 사이에 두고 대응하는 구동 게이트 전극(155)과 중첩하여 커패시터(Cst)를 형성할 수 있다.
커패시터 전극(175)은 제2 절연층(160)의 접촉 구멍(62)을 통해 액티브 패턴(130g)의 드레인 영역(135a)과 전기적으로 연결되고 제2 절연층(160) 및 제1 절연층(121)의 접촉 구멍(63b)을 통해 액티브 패턴(130j)의 소스 영역(133c)과 전기적으로 연결되어 있다. 또한, 커패시터 전극(175)은 제2 절연층(160), 제1 절연층(121) 및 버퍼층(120)의 접촉 구멍(68)을 통해 하부 패턴(111a)과 전기적으로 연결되어 있다. 구동 게이트 전극(155)은 커패시터 전극(175)과 액티브 패턴(130g)의 드레인 영역(135a) 사이의 접촉을 위해 접촉 구멍(62)과 중첩하는 개구부(55a)를 포함하여 구동 게이트 전극(155)이 접촉 구멍(62) 주위를 둘러싸는 형태를 가질 수 있다.
연결 부재(178)는 각 화소(PX4, PX5, PX6)에서 접촉 구멍(65)을 통해 액티브 패턴(130h)의 드레인 영역(135b)과 전기적으로 연결되고 접촉 구멍(66)을 통해 구동 게이트 전극(155)의 돌출부(155a)와 전기적으로 연결되어 결국, 액티브 패턴(130h)의 드레인 영역(135b)과 구동 게이트 전극(155)의 돌출부(155a)가 서로 전기적으로 연결될 수 있다.
본 실시예에 따른 표시 장치는 앞에서 설명한 도 8에 도시한 실시예와 같이, 제3 도전층과 제3 절연층(181) 사이에 위치하는 제7 절연층(180) 및 제7 도전층을 포함할 수 있다.
도 12 및 도 14를 참조하면, 제7 도전층은 그 아래에 위치하는 제3 도전층에 위치하는 데이터선(171a, 171b, 171c), 구동 전압선(172), 공통 전압선(170), 초기화 전압선(173), 커패시터 전극(175) 등의 제3 도전층의 도전 패턴과 대체로 비슷한 평면 형태를 가지며 대응하는 제3 도전층의 도전 패턴과 전기적으로 연결되어 있는 도전 패턴들을 포함할 수 있다.
예를 들어, 데이터선(171a, 171b, 171c)은 각각 접촉 구멍(74a, 75a, 76a)을 통해 제7 도전층에 위치하는 대응하는 도전 패턴과 전기적으로 연결되어 있고, 구동 전압선(172)은 접촉 구멍(71a)을 통해 제7 도전층에 위치하는 대응하는 도전 패턴(183a)과 전기적으로 연결되어 있고, 공통 전압선(170)은 접촉 구멍(72a)을 통해 제7 도전층에 위치하는 대응하는 도전 패턴과 전기적으로 연결되어 있고, 초기화 전압선(173)은 접촉 구멍(73a)을 통해 제7 도전층에 위치하는 대응하는 도전 패턴과 전기적으로 연결되어 있고, 커패시터 전극(175)은 접촉 구멍(77a)을 통해 제7 도전층에 위치하는 대응하는 도전 패턴(183b)과 전기적으로 연결되어 있을 수 있다.
제7 도전층의 도전 패턴들은 연결되어 있는 제3 도전층과 동일한 전압을 전달하여 저항을 낮출 수 있다.
제3 절연층(181)은 커패시터 전극(175)과 연결되어 있는 제7 도전층의 도전 패턴(183b) 위에 위치하는 접촉 구멍(83d), 그리고 공통 전압선(170)과 연결되어 있는 제7 도전층의 도전 패턴 위에 위치하는 접촉 구멍(81d)을 포함할 수 있다.
본 실시예에 따른 표시 장치는 앞에서 설명한 바와 같은 제4 도전층을 더 포함할 수도 있다.
제5 도전층인 화소 전극층에 위치하며 각 화소(PX4, PX5, PX6)에 대응하는 복수의 화소 전극(191a, 191b, 191c)은 제4 절연층(182)이 포함하는 접촉 구멍(83d)을 통해 커패시터 전극(175)과 연결되어 있는 제7 도전층의 도전 패턴(183b)과 전기적으로 연결될 수 있다. 각 화소 전극(191a, 191b, 191c)은 커패시터 전극(175)을 경유하여 제1 트랜지스터(T1)의 드레인 영역(135a)과 전기적으로 연결되어 제1 트랜지스터(T1)로부터 전압을 전달받을 수 있다.
화소 전극층은 앞에서 설명한 실시예와 같이 공통 전압선(170)과 연결되어 있는 접촉 부재(191d)를 더 포함할 수 있다. 공통 전극(270)은 제5 절연층(350)과 발광층(370)이 포함하는 접촉 구멍(82d)을 통해 접촉 부재(191d)와 전기적으로 연결되어 결국 공통 전압선(170)으로부터 공통 전압을 전달받을 수 있다.
공통 전압선(170)은 접촉 구멍(70)을 통해 가로 공통 전압선(170a)과 전기적으로 연결될 수 있다.
제2 도전층은 공통 전압선(170)과 중첩하는 도전 패턴(150a), 그리고 구동 전압선(172)과 중첩하는 도전 패턴(150b, 150c)을 더 포함할 수 있다. 이 경우, 도전 패턴(150a)은 제2 절연층(160)의 복수의 접촉 구멍(60a)을 통해 공통 전압선(170)과 전기적으로 연결되어 저항을 낮출 수 있다. 도전 패턴(150b, 150c)은 제2 절연층(160)의 복수의 접촉 구멍(60b, 60c)을 통해 구동 전압선(172)과 전기적으로 연결되어 저항을 낮게 할 수 있다. 도전 패턴(150a, 150b, 150c)은 생략될 수도 있다.
본 실시예에서, 하부 패턴(111a)의 가장자리는 액티브 패턴(130g)의 가장자리의 바깥에 위치하며 액티브 패턴(130g)을 둘러싸는 형태를 가질 수 있다. 특히, 어떠한 액티브 패턴(130g, 130h, 130j)도 하부 패턴(111a)의 가장자리와 교차하지 않을 수 있다. 즉, 하부 패턴(111a)의 가장자리는 액티브층의 액티브 패턴(130g, 130h, 130j)과 평면상 중첩하지 않고 어떠한 액티브 패턴(130g, 130h, 130j)의 가장자리와도 교차하지 않을 수 있다.
이에 따르면, 평면 뷰에서 어떠한 액티브 패턴(130g, 130h, 130j)도 하부 패턴(111a)의 가장자리와 교차하지 않으므로 액티브 패턴(130g, 130h, 130j)에 비해 두께가 커서 상대적으로 큰 단차를 이루는 하부 패턴(111a)의 가장자리 부근에서 액티브 패턴(130g, 130h, 130j)의 끊어짐과 같은 불량이 방지될 수 있다.
서로 이격된 액티브 패턴(130g)의 드레인 영역(135a)과 액티브 패턴(130j)의 소스 영역(133c)은 제1 도전층 및 제2 도전층 외의 도전층을 통해 서로 전기적으로 연결될 수 있다. 예를 들어, 본 실시예와 같이 서로 이격된 액티브 패턴(130g)의 드레인 영역(135a)과 액티브 패턴(130j)의 소스 영역(133c)은 제3 도전층에 위치하는 커패시터 전극(175)을 통해, 그리고 접촉 구멍(62, 63b)을 통해, 서로 전기적으로 연결될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (20)

  1. 기판,
    상기 기판 위의 하부 패턴을 포함하는 제1 도전층,
    상기 제1 도전층 위에 위치하는 제1 액티브 패턴을 포함하는 액티브층,
    상기 액티브층 위에 위치하는 제1 게이트 전극을 포함하는 제2 도전층,
    상기 제1 게이트 전극은 상기 제1 액티브 패턴이 포함하는 제1 채널 영역과 중첩하고,
    상기 하부 패턴은 상기 제1 액티브 패턴과 중첩하고, 상기 제1 액티브 패턴은 상기 하부 패턴의 가장자리와 교차하지 않는
    표시 장치.
  2. 제1항에서,
    상기 액티브층은 상기 제1 액티브 패턴과 이격되어 있는 제2 액티브 패턴을 더 포함하고,
    상기 제2 액티브 패턴은 상기 하부 패턴과 중첩하지 않는
    표시 장치.
  3. 제2항에서,
    상기 제1 도전층 및 상기 제2 도전층과 다른 층에 위치하는 제3 도전층을 더 포함하고,
    상기 제1 액티브 패턴은 제1 소스 영역 및 제1 드레인 영역을 더 포함하고,
    상기 제2 액티브 패턴은 제2 채널 영역, 제2 소스 영역 및 제2 드레인 영역을 포함하고,
    상기 제1 드레인 영역과 상기 제2 소스 영역은 상기 제3 도전층을 통해 서로 전기적으로 연결되어 있는
    표시 장치.
  4. 제3항에서,
    상기 제2 도전층 위에 위치하는 제2 절연층을 더 포함하고,
    상기 제3 도전층은 상기 제2 절연층 위에 위치하는 커패시터 전극을 포함하고,
    상기 커패시터 전극이 상기 제1 드레인 영역 및 상기 제2 소스 영역과 전기적으로 연결되어 있는
    표시 장치.
  5. 제4항에서,
    상기 커패시터 전극은 상기 제1 게이트 전극과 중첩하여 커패시터를 형성하는 표시 장치.
  6. 제5항에서,
    상기 커패시터 전극은 상기 하부 패턴과 전기적으로 연결되어 있는 표시 장치.
  7. 제6항에서,
    상기 제3 도전층 위에 위치하는 제3 절연층,
    상기 제3 절연층 위에 위치하는 화소 전극을 포함하는 화소 전극층, 그리고
    상기 화소 전극 위에 위치하는 발광층
    을 더 포함하고,
    상기 화소 전극은 상기 커패시터 전극과 전기적으로 연결되어 있는
    표시 장치.
  8. 제7항에서,
    상기 액티브층은 상기 제1 및 제2 액티브 패턴과 이격되어 있는 제3 액티브 패턴을 더 포함하고,
    상기 제3 도전층은 구동 전압선 및 데이터선을 더 포함하고,
    상기 제1 액티브 패턴의 상기 제1 소스 영역은 상기 구동 전압선과 전기적으로 연결되어 있고,
    상기 제3 액티브 패턴이 포함하는 제3 소스 영역은 상기 데이터선과 전기적으로 연결되어 있는
    표시 장치.
  9. 제7항에서,
    상기 제3 절연층과 상기 화소 전극층 사이의 층에 위치하는 제4 도전층을 더 포함하고,
    상기 제4 도전층은 구동 전압선 및 데이터선을 더 포함하는
    표시 장치.
  10. 제7항에서,
    상기 제3 도전층은 구동 전압선 및 데이터선을 더 포함하는 표시 장치.
  11. 제1항에서,
    상기 액티브층은 상기 제1 액티브 패턴과 연결되어 있는 제2 액티브 패턴을 더 포함하는 표시 장치.
  12. 도전 패턴을 포함하는 제1 도전층,
    제1 액티브 패턴 및 제2 액티브 패턴을 포함하는 액티브층,
    제1 게이트 전극을 포함하는 제2 도전층, 그리고
    커패시터 전극을 포함하는 제3 도전층
    을 포함하고,
    상기 제1 액티브 패턴은, 상기 제1 게이트 전극과 중첩하는 제1 채널 영역, 그리고 제1 소스 영역 및 제1 드레인 영역을 포함하고,
    상기 제2 액티브 패턴은 제2 채널 영역, 그리고 제2 소스 영역 및 제2 드레인 영역을 포함하고,
    상기 도전 패턴의 가장자리는 상기 제1 액티브 패턴의 가장자리를 둘러싸고,
    상기 도전 패턴은 상기 제1 액티브 패턴과 중첩하나 상기 제2 액티브 패턴과 중첩하지 않고,
    상기 커패시터 전극은 상기 제1 드레인 영역 및 상기 제2 소스 영역과 전기적으로 연결되어 있는
    표시 장치.
  13. 제12항에서,
    상기 커패시터 전극은 상기 도전 패턴과 전기적으로 연결되어 있는 표시 장치.
  14. 제13항에서,
    상기 커패시터 전극은 상기 제1 게이트 전극과 중첩하여 커패시터를 형성하는 표시 장치.
  15. 제14항에서,
    상기 커패시터 전극과 전기적으로 연결되어 있는 화소 전극,
    공통 전압을 전달하는 공통 전극, 그리고
    상기 화소 전극과 상기 공통 전극 사이에 위치하는 발광층
    을 더 포함하는 표시 장치.
  16. 제15항에서,
    구동 전압선 및 데이터선, 그리고 제1 스캔선 및 제2 스캔선을 더 포함하고,
    상기 액티브층은 상기 제1 및 제2 액티브 패턴과 이격되어 있는 제3 액티브 패턴을 더 포함하고,
    상기 제1 액티브 패턴의 상기 제1 소스 영역은 상기 구동 전압선과 전기적으로 연결되어 있고,
    상기 제3 액티브 패턴이 포함하는 제3 소스 영역은 상기 데이터선과 전기적으로 연결되어 있고,
    상기 제1 스캔선은 상기 제2 액티브 패턴의 상기 제2 채널 영역과 중첩하는 제2 게이트 전극을 포함하고,
    상기 제2 스캔선은 상기 제3 액티브 패턴의 상기 제3 채널 영역과 중첩하는 제3 게이트 전극을 포함하는
    표시 장치.
  17. 제16항에서,
    상기 제3 도전층은 상기 제1 도전층 및 상기 제2 도전층과 다른 층에 위치하는 표시 장치.
  18. 도전 패턴을 포함하는 제1 도전층, 그리고
    서로 이격되어 있는 제1 액티브 패턴 및 제2 액티브 패턴을 포함하는 액티브층
    을 포함하고,
    상기 도전 패턴은 상기 제1 액티브 패턴과 중첩하나 상기 제2 액티브 패턴과 중첩하지 않고,
    상기 도전 패턴의 가장자리는 상기 제1 액티브 패턴과 상기 제2 액티브 패턴 사이에 위치하는
    표시 장치.
  19. 제18항에서,
    제1 게이트 전극을 포함하는 제2 도전층, 그리고
    커패시터 전극을 포함하는 제3 도전층
    을 더 포함하고,
    상기 커패시터 전극은 상기 제1 액티브 패턴 및 상기 제2 액티브 패턴과 전기적으로 연결되어 있는
    표시 장치.
  20. 제19항에서,
    상기 커패시터 전극은 상기 도전 패턴과 전기적으로 연결되어 있는 표시 장치.
KR1020190018526A 2019-02-18 2019-02-18 표시 장치 KR20200100892A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190018526A KR20200100892A (ko) 2019-02-18 2019-02-18 표시 장치
US16/782,899 US11183556B2 (en) 2019-02-18 2020-02-05 Display device
CN202010092236.8A CN111584547A (zh) 2019-02-18 2020-02-14 显示装置
US17/532,732 US11871627B2 (en) 2019-02-18 2021-11-22 Display device having a lower pattern overlapping an active pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190018526A KR20200100892A (ko) 2019-02-18 2019-02-18 표시 장치

Publications (1)

Publication Number Publication Date
KR20200100892A true KR20200100892A (ko) 2020-08-27

Family

ID=72040734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190018526A KR20200100892A (ko) 2019-02-18 2019-02-18 표시 장치

Country Status (3)

Country Link
US (2) US11183556B2 (ko)
KR (1) KR20200100892A (ko)
CN (1) CN111584547A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200105565A (ko) * 2019-02-28 2020-09-08 삼성디스플레이 주식회사 표시 장치
KR20210116762A (ko) * 2020-03-13 2021-09-28 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003054622A1 (en) * 2001-12-12 2003-07-03 Iljin Diamond Co., Ltd Thin film transistor substrate for liquid crystal display (lcd) and method of manufacturing the same
CN101673508B (zh) 2002-01-18 2013-01-09 株式会社半导体能源研究所 发光器件
KR101264722B1 (ko) * 2007-09-20 2013-05-15 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR101893376B1 (ko) * 2011-06-28 2018-08-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102020353B1 (ko) * 2013-03-20 2019-11-05 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102210672B1 (ko) * 2013-11-15 2021-02-04 삼성디스플레이 주식회사 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
JP2016077304A (ja) 2014-10-09 2016-05-16 正治 清水 介護用移動式補助具
KR102425426B1 (ko) * 2015-07-23 2022-07-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102394650B1 (ko) 2015-08-31 2022-05-06 엘지디스플레이 주식회사 유기발광 표시장치
JP6673731B2 (ja) 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102568632B1 (ko) 2016-04-07 2023-08-21 삼성디스플레이 주식회사 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
KR102543577B1 (ko) 2016-04-07 2023-06-14 삼성디스플레이 주식회사 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
KR102554862B1 (ko) 2016-11-21 2023-07-14 삼성디스플레이 주식회사 표시 장치
KR20180070334A (ko) 2016-12-16 2018-06-26 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 장치
KR102621662B1 (ko) * 2017-01-09 2024-01-09 삼성디스플레이 주식회사 발광 소자 및 이의 제조 방법

Also Published As

Publication number Publication date
US11871627B2 (en) 2024-01-09
US20220085137A1 (en) 2022-03-17
US20200266260A1 (en) 2020-08-20
US11183556B2 (en) 2021-11-23
CN111584547A (zh) 2020-08-25

Similar Documents

Publication Publication Date Title
US10847583B2 (en) Organic light emitting device, method of manufacturing the same, and shadow mask therefor
KR102584303B1 (ko) 표시 장치
KR20200040952A (ko) 표시 장치
KR100823199B1 (ko) 유기 발광 표시 장치
KR20200071188A (ko) 표시 장치
US8330353B2 (en) Organic light emitting device and manufacturing method thereof
KR20060026787A (ko) 다수개의 구동 트랜지스터와 다수개의 애노드 또는캐소드전극을 갖는 유기 전계 발광 표시장치
US7772764B2 (en) Display device and method of manufacturing the same
KR20200060588A (ko) 표시 장치
US11871627B2 (en) Display device having a lower pattern overlapping an active pattern
US11521541B2 (en) Display device
KR20200090313A (ko) 표시 장치
KR102394650B1 (ko) 유기발광 표시장치
KR20210041673A (ko) 표시 장치
US20220148514A1 (en) Display device
KR20200105565A (ko) 표시 장치
KR20210118284A (ko) 표시 장치
KR20070051459A (ko) 유기 발광 표시 장치
US11309361B2 (en) Display device having reduced mixture of colors between neighboring pixels
KR20040021845A (ko) 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
KR20090042405A (ko) 유기전계발광표시장치
KR20220083910A (ko) 표시 장치
KR20230111631A (ko) 표시 장치
KR20220096869A (ko) 폴더블 표시 장치
KR20220089995A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal