KR20220096869A - 폴더블 표시 장치 - Google Patents

폴더블 표시 장치 Download PDF

Info

Publication number
KR20220096869A
KR20220096869A KR1020200189701A KR20200189701A KR20220096869A KR 20220096869 A KR20220096869 A KR 20220096869A KR 1020200189701 A KR1020200189701 A KR 1020200189701A KR 20200189701 A KR20200189701 A KR 20200189701A KR 20220096869 A KR20220096869 A KR 20220096869A
Authority
KR
South Korea
Prior art keywords
disposed
layer
transistor
insulating layer
scan
Prior art date
Application number
KR1020200189701A
Other languages
English (en)
Inventor
한예슬
이민직
김홍식
조정옥
최광현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200189701A priority Critical patent/KR20220096869A/ko
Priority to CN202111217055.4A priority patent/CN114695440A/zh
Priority to US17/507,566 priority patent/US20220208931A1/en
Publication of KR20220096869A publication Critical patent/KR20220096869A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3279—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/3262—
    • H01L51/0097—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H01L2251/5338—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Abstract

본 발명은 폴더블 표시 장치에 관한 것으로서, 구체적으로 본 발명의 일 실시예에 따른 폴더블 표시 장치는 폴딩 영역 및 폴딩 영역의 양측의 비폴딩 영역을 포함하는 플렉서블 기판 및 플렉서블 기판 상에 배치되고, 제1 방향으로 연장된 복수의 스캔 배선을 포함하고, 폴딩 영역에 배치된 스캔 배선은 서로 상이한 층 상에 배치되고 서로 상이한 물질로 이루어진 제1 부분 및 제2 부분을 포함한다.

Description

폴더블 표시 장치 {FOLDABLE DISPLAY DEVICE}
본 발명은 폴더블 표시 장치에 관한 것으로서, 보다 상세하게는 내구성 및 폴딩 특성을 향상된 폴더블 표시 장치에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 표시 장치(display) 분야가 급속도로 발전해 왔다. 컴퓨터의 모니터나 TV, 핸드폰 등에 사용되는 표시 장치에는 스스로 광을 발광하는 유기 발광 표시 장치(Organic Light Emitting Display; OLED) 등과 별도의 광원을 필요로 하는 액정 표시 장치(Liquid Crystal Display; LCD)등이 있다.
표시 장치는 컴퓨터의 모니터 및 TV 뿐만 아니라 개인 휴대 기기까지 그 적용 범위가 다양해지고 있으며, 넓은 표시 면적을 가지면서도 감소된 부피 및 무게를 갖는 표시 장치에 대한 연구가 진행되고 있다.
특히, 최근에는 종이처럼 휘어지거나 접어져도 화상 표시가 가능하게 제조되는 플렉서블 표시 장치(flexible)가 차세대 표시 장치로 주목받고 있다. 플렉서블 표시 장치는 유리가 아닌 플라스틱 박막 트랜지스터 기판을 활용하여 내구성이 높은 언브레이커블(unbreakable), 깨지지 않으면서도 구부릴 수 있는 밴더블(bendable), 둘둘 말 수 있는 롤러블(rollable), 접을 수 있는 폴더블(foldable) 등으로 구분될 수 있는데, 이러한 플렉서블 표시 장치는 공간활용성, 인테리어 및 디자인의 장점을 가지며, 다양한 응용분야를 가질 수 있다.
한편, 폴더블 표시 장치와 같은 플렉서블 표시 장치는 폴딩축을 기준으로 특정한 곡률 반경에 따라 폴딩되는 폴딩 영역을 포함한다. 그러나, 폴더블 표시 장치의 폴딩 영역을 반복적으로 폴딩하는 경우, 폴딩 영역에 배치되는 배선에 크랙(crack)이 발생한다. 특히, 몰리브덴(Mo)과 같이 파단 변형도(fracture strain)가 무기막 보다 낮은 물질로 이루어진 배선의 경우 보다 쉽게 크랙 또는 단선이 발생하여 표시 패널(PNL)의 품질을 저하시킬 수 있다.
본 발명의 해결하고자 하는 과제는 폴딩 영역에 배치되는 스캔 배선 또는 발광 제어 신호 배선의 내구성 및 폴딩 특성이 향상된 폴더블 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 배선에 가해지는 로드(load)를 감소시키고 보다 신호를 빠르게 전달할 수 있는 신호 배선을 통해, 표시 품질이 향상된 폴더블 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예는 폴더블 표시 장치에 관한 것으로서, 구체적으로 본 발명의 일 실시예에 따른 폴더블 표시 장치는 폴딩 영역 및 폴딩 영역의 양측의 비폴딩 영역을 포함하는 플렉서블 기판 및 플렉서블 기판 상에 배치되고, 제1 방향으로 연장된 복수의 스캔 배선을 포함하고, 폴딩 영역에 배치된 스캔 배선은 서로 상이한 층 상에 배치되고 서로 상이한 물질로 이루어진 제1 부분 및 제2 부분을 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 폴딩 영역에 배치되는 스캔 배선 및/또는 발광 제어 신호 배선이 서로 다른 층 상에 배치되는 제1 부분 및 제2 부분으로 구성함으로써, 배선의 내구성 및 폴딩 성능을 향상시킬 수 있다.
본 발명은 폴딩 영역의 신호 배선의 크랙 또는 단선을 방지하고 표시 패널(PNL)의 내구성 및 표시 품질을 향상시킬 수 있다.
본 발명은 부분적으로 비저항이 작은 물질을 이용하여 신호 배선을 구성하여, 표시 성능이 향상된 폴더블 표시 장치를 제공할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 폴더블 표시 장치의 개략적인 평면도이다.
도 2는 본 발명의 일 실시예에 따른 폴더블 표시 장치의 화소 회로의 회로도이다.
도 3은 본 발명의 일 실시예에 따른 폴더블 표시 장치의 제1 서브 화소의 개략적인 평면도이다.
도 4는 본 발명의 일 실시예 따른 폴더블 표시 장치의 제1 서브 화소의 개략적인 단면도이다.
도 5는 도 3의 V-V'에 따른 단면도이다.
도 6은 본 발명의 일 실시예에 따른 폴더블 표시 장치의 제2 서브 화소의 개략적인 평면도이다.
도 7은 본 발명의 일 실시예 따른 폴더블 표시 장치의 개략적인 단면도이다.
도 8의 도 6의 VIII-VIII'에 따른 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형상으로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 면적 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 도면을 참조하여 본 발명에 대해 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 폴더블 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 폴더블 표시 장치(100)는 표시 패널(PNL)을 포함한다. 이하에서는 설명의 편의를 위해 본 발명의 일 실시예에 따른 폴더블 표시 장치가 유기 발광 표시 장치인 것으로 가정하여 설명하나 이에 제한되지 않는다.
도 1을 참조하면, 폴더블 표시 장치(100)에 포함되는 표시 패널(PNL)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함한다. 또한, 표시 패널(PNL)은 폴딩 영역(FA) 및 비폴딩 영역(NFA1, NFA2)을 포함한다. 표시 패널(PNL)은 영상의 표시 여부에 따라 표시 영역(DA) 및 비표시 영역(NDA)으로 구분될 수 있고, 폴딩 여부에 따라 폴딩 영역(FA) 및 폴딩 영역 양측의 비폴딩 영역(NFA1, NFA2)으로 구분될 수 있다.
표시 영역(DA)은 복수의 화소가 배치되어 실질적으로 영상이 표시되는 영역이다. 표시 영역(DA)에는 영상을 표시하기 위한 발광 영역을 포함하는 복수의 화소 및 화소를 구동하기 위한 박막 트랜지스터, 커패시터 등이 배치될 수 있다. 하나의 화소는 복수의 서브 화소(SP)를 포함할 수 있다. 서브 화소(SP)는 표시 영역(DA)을 구성하는 최소 단위로 각각의 서브 화소(SP)는 특정한 파장 대역의 광을 발광하도록 구성될 수 있다. 예를 들어, 각각의 서브 화소(SP)는 적색, 녹색, 청색 또는 백색 광을 발광하도록 구성될 수 있다. 여기서, 복수의 서브 화소(SP)는 비폴딩 영역(NFA1, NFA2)에 배치된 제1 서브 화소(SP1) 및 폴딩 영역(FA)에 배치된 제2 서브 화소(SP2)를 포함한다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 위치한다. 비표시 영역(NDA)은 실질적으로 영상이 표시되지 않는 영역으로, 표시 영역(DA)에 배치되는 화소 및 구동회로를 구동하기 위한 다양한 배선, 구동 IC, 인쇄 회로 기판 등이 배치된다. 예를 들어, 비표시 영역(NDA)에는 게이트 드라이버 IC, 데이터 드라이버 IC와 같은 다양한 IC, VSS 배선 등이 배치될 수 있다.
상술한 바와 같이, 표시 패널(PNL)은 폴딩 여부에 따라 폴딩 영역(FA) 및 비폴딩 영역(NFA1, NFA2)으로 정의될 수도 있다. 본 발명의 일 실시예에 따른 표시 패널(PNL)은 폴딩 영역(FA)의 폴딩 축(folding axis, F)의 수직 방향, 즉, Y축 방향을 따라 순차적으로 위치하는 제1 비폴딩 영역(NFA1), 폴딩 영역(FA) 및 제2 비폴딩 영역(NFA2)을 포함한다.
폴딩 영역(FA)은 폴더블 표시 장치(100)를 폴딩할 때 접히는 영역으로 표시 영역(DA)의 일부 및 비표시 영역(NDA)의 일부를 포함할 수 있다. 폴딩 영역(FA)은 폴딩 영역(FA)의 폴딩 축(F)의 수직 방향, 즉, 도 1의 Y축 방향을 기준으로 특정한 곡률 반경에 따라 폴딩될 수 있다. 폴딩 영역(FA)이 폴딩 축(F)에 수직한 방향을 기준으로 폴딩되는 경우, 폴딩 영역(FA)은 원 또는 타원의 일부를 형성할 수 있다. 이때, 폴딩 영역(FA)의 곡률 반경은 폴딩 영역(FA)이 형성하는 원 또는 타원의 일부에 대응하는 반지름을 의미한다.
제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)은 폴더블 표시 장치(100)를 폴딩할 때, 접히지 않는 영역이다. 즉, 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)은 각각 폴더블 표시 장치(100)를 폴딩할 때 평면 상태를 유지하는 영역이다. 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)은 각각 표시 영역(DA)의 일부 및 비표시 영역(NDA)의 일부를 포함할 수 있다. 폴딩 영역(FA)이 폴딩 방향을 기준으로 폴딩될 때, 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)은 서로 중첩될 수 있다.
표시 패널(PNL)은 영상이 구현되는 패널로, 영상을 구현하기 위한 표시 소자와 표시 소자를 구동하기 위한 회로부 등이 배치될 수 있다. 예를 들어, 폴더블 표시 장치(100)가 유기 발광 표시 장치인 경우, 표시 소자는 유기 발광 소자를 포함할 수 있다.
회로부는 유기 발광 소자를 구동하기 위한 다양한 박막 트랜지스터, 커패시터, 배선 및 구동 IC 등을 포함할 수 있다. 예를 들어, 회로부는 구동 박막 트랜지스터, 스위칭 박막 트랜지스터, 스토리지 커패시터, 게이트 배선, 데이터 배선, 게이트 드라이버 IC 및 데이터 드라이버 IC 등과 다양한 구성을 포함할 수 있으나, 이에 제한되는 것은 아니다.
표시 패널(PNL)은 플렉서블 기판 상에 구동 박막 트랜지스터 및 발광 소자가 형성된 플렉서블 기판이 봉지부에 의해 봉지된(encapsulated) 것으로, 플렉서블을 구현하기 위하여 두께가 매우 얇은 플렉서블 기판과, 플렉서블 기판 상에 배치된 표시 소자를 포함한다.
표시 패널(PNL)의 복수의 서브 화소(SP)의 화소 회로에 대한 보다 상세한 설명을 위해 도 2를 함께 참조한다.
도 2는 본 발명의 일 실시예에 따른 폴더블 표시 장치의 화소 회로의 회로도이다.
도 2를 참조하면, 복수의 서브 화소(SP) 각각에는 발광 소자(OLED)와 발광 소자(OLED)를 구동하기 위한 화소 회로가 배치된다.
화소 회로는 복수의 트랜지스터와 스토리지 커패시터(Cst)를 포함할 수 있다. 예를 들어, 화소 회로는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 구동 트랜지스터(DT) 및 하나의 스토리지 커패시터(Cst)를 포함하는 7T1C 구조로 이루어질 수 있다. 다만, 화소 회로에 포함된 트랜지스터 및 커패시터의 개수는 다양하게 구성될 수 있으며, 이에 제한되지 않는다.
한편, 복수의 트랜지스터는 N타입 트랜지스터 또는 P타입 트랜지스터일 수 있다. N타입 트랜지스터는 캐리어가 전자이므로 소스 전극에서 드레인 전극으로 전자가 흐를 수 있고, 전류는 드레인 전극에서 소스 전극으로 흐를 수 있다. P타입 트랜지스터는 캐리어가 정공이므로 소스 전극에서 드레인 전극으로 정공이 흐를 수 있고, 전류는 소스 전극에서 드레인 전극으로 흐를 수 있다. 예를 들어, 복수의 트랜지스터 중 하나의 트랜지스터는 N타입 트랜지스터일 수 있고, 복수의 트랜지스터 중 다른 하나의 트랜지스터는 P타입 트랜지스터일 수 있다. 이하에서는 복수의 트랜지스터가 P타입 트랜지스터인 것으로 가정하여 설명하기로 하나, 이에 제한되지 않는다.
구동 트랜지스터(DT)는 발광 소자(OLED)에 인가되는 구동 전류를 제어하는 트랜지스터이다. 구동 트랜지스터(DT)는 제1 전극이 제1 노드(N1)에 연결되고, 게이트 전극(GE)이 제2 노드(N2)에 연결되며, 제2 전극이 제3 노드(N3)에 연결된다. 제1 노드(N1)는 고전위 전원 전압(VDD) 또는 데이터 전압(Vdata)이 전달되는 노드로, 구동 트랜지스터(DT)는 제1 노드(N1)를 통해 고전위 전원 배선 또는 데이터 배선(DL)과 전기적으로 연결될 수 있다. 제2 노드(N2)는 스토리지 커패시터(Cst)와 초기화 배선 사이의 노드로, 구동 트랜지스터(DT)는 제2 노드(N2)에 전달되는 전압에 기초하여 턴 온(turn-on) 또는 턴 오프(turn-off) 될 수 있다. 제3 노드(N3)는 구동 트랜지스터(DT)와 발광 소자(OLED) 사이의 노드로 구동 전류는 제3 노드(N3)를 지나 발광 소자(OLED)의 애노드로 전달될 수 있다.
제1 트랜지스터(T1)는 게이트 전극(GE)에 인가된 전압에 따라, 데이터 배선(DL)과 제1 노드(N1)를 선택적으로 연결한다. 제1 트랜지스터(T1)는 게이트 전극(GE)이 N번째 스캔 배선(SL)에 연결되어, N번째 스캔 신호(SCAN(N))에 의해 턴 온 또는 턴 오프 될 수 있다. 제1 트랜지스터(T1)는 턴 온된 경우, 제1 노드(N1)와 데이터 배선(DL)을 전기적으로 연결할 수 있다.
제2 트랜지스터(T2)는 게이트 전극(GE)에 인가된 전압에 따라, 고전위 전원 배선과 제1 노드(N1)를 선택적으로 연결한다. 제2 트랜지스터(T2)는 게이트 전극(GE)이 발광 제어 배선에 연결되어, 발광 제어 배선에 인가된 발광 제어 신호(EM)에 의해 턴 온 또는 턴 오프 될 수 있다. 제2 트랜지스터(T2)는 턴 온 된 경우, 제1 노드(N1)와 고전위 전원 배선을 전기적으로 연결할 수 있다.
제2 노드(N2)와 제3 노드(N3) 사이에 제3 트랜지스터(T3)가 연결된다. 제3 트랜지스터(T3)는 구동 트랜지스터(DT)의 게이트 전극(GE)과 제2 전극 사이에 연결될 수 있다. 제3 트랜지스터(T3)는 게이트 전극(GE)이 N번째 스캔 배선(SL)과 연결되고, N번째 스캔 신호(SCAN(N))에 의해 턴 온 또는 턴 오프 될 수 있다. 턴 온 된 제3 트랜지스터(T3)는 구동 트랜지스터(DT)의 게이트 전극(GE)과 제2 전극을 단락시켜 구동 트랜지스터(DT)를 다이오드 커넥션(diode connection)시킬 수 있다.
만약, 제3 트랜지스터(T3)에 의해 구동 트랜지스터(DT)가 다이오드 커넥션 된 경우, 구동 트랜지스터(DT)의 제1 전극에서 제2 전극으로 전류가 흐를 수 있고, 제2 노드(N2)의 전압은 계속 상승할 수 있다. 이 경우, 구동 트랜지스터(DT)의 게이트 전극(GE)과 연결된 제2 노드(N2)의 전압은 데이터 전압(Vdata)에서 구동 트랜지스터(DT)의 문턱 전압을 뺀 값까지 상승하여 구동 트랜지스터(DT)의 문턱 전압을 샘플링할 수 있다. 따라서, 제3 트랜지스터(T3)는 데이터 전압(Vdata)에 구동 트랜지스터(DT)의 문턱 전압이 보상된 전압이 구동 트랜지스터(DT)로 인가되도록 할 수 있다.
초기화 배선과 제2 노드(N2) 사이에 제4 트랜지스터(T4)가 배치된다. 제4 트랜지스터(T4)는 N-1번째 스캔 배선(SL)에 인가된 N-1번째 스캔 신호(SCAN(N-1))에 의해 턴 온 되어 초기화 배선과 제2 노드(N2)를 전기적으로 연결할 수 있다. 제4 트랜지스터(T4)는 구동 트랜지스터(DT)의 게이트 전극(GE)이자 제2 노드(N2)로 초기화 전압(Vini)을 전달하여, 구동 트랜지스터(DT)의 게이트 전극(GE)의 전압을 초기화 전압(Vini)으로 초기화할 수 있다.
구동 트랜지스터(DT)와 발광 소자(OLED) 사이에 제5 트랜지스터(T5)가 배치된다. 제5 트랜지스터(T5)는 발광 제어 배선의 발광 제어 신호(EM)에 의해 턴 온 되어 구동 전류를 발광 소자(OLED)로 전달할 수 있다. 제5 트랜지스터(T5)의 턴 온 타이밍을 조절하여, 발광 소자(OLED)의 발광 타이밍을 제어할 수 있다.
발광 소자(OLED)의 애노드와 초기화 배선 사이에 제6 트랜지스터(T6)가 배치된다. 제6 트랜지스터(T6)는 N-1번째 스캔 배선(SL)에 인가된 N-1번째 스캔 신호(SCAN(N-1))에 의해 턴 온 되어, 발광 소자(OLED)의 애노드의 전압을 초기화 전압(Vini)으로 초기화할 수 있다. 이때, 애노드의 전압을 초기화 전압(Vini)으로 초기화하는 제6 트랜지스터(T6)는 초기화 트랜지스터로 지칭될 수 있다.
고전위 전원 배선과 제2 노드(N2) 사이에 스토리지 커패시터(Cst)가 배치된다. 스토리지 커패시터(Cst)는 일정 전압을 저장하여 발광 기간 동안 구동 트랜지스터(DT)의 게이트 전극(GE)의 전압을 일정하게 유지시킬 수 있다.
발광 소자(OLED)는 애노드가 제5 트랜지스터(T5)와 연결되고, 캐소드가 저전위 전원 배선에 연결된다. 발광 소자(OLED)는 구동 트랜지스터(DT)에 의해 제어된 구동 전류를 공급받아 광을 발광할 수 있다.
한편, 화소 회로는 하나의 프레임 동안 초기화 기간(initial), 샘플링 및 데이터 기입 기간(Sampling & Writing) 및 발광 기간(Emission)으로 나누어 구동될 수 있다.
초기화 기간 동안 구동 트랜지스터(DT)의 게이트 전극(GE)의 전압을 초기화할 수 있다.
먼저, 초기화 기간 동안 N-1번째 스캔 배선(SL)에 로우 레벨의 N-1번째 스캔 신호(SCAN(N-1))가 인가될 수 있다. 로우 레벨의 N-1번째 스캔 신호(SCAN(N-1))가 인가된 경우, 제4 트랜지스터(T4) 및 제6 트랜지스터(T6)가 턴 온 될 수 있다.
제4 트랜지스터(T4)가 턴 온 되어, 구동 트랜지스터(DT)의 게이트 전극(GE)의 전압을 초기화 전압(Vini)으로 초기화할 수 있다. 그리고 제6 트랜지스터(T6)가 턴 온 되어, 초기화 전압(Vini)이 발광 소자(OLED)의 애노드로 전달되어, 애노드의 전압이 초기화 전압(Vini)으로 초기화될 수 있다.
다음으로, 샘플링 및 데이터 기입 기간에 N번째 스캔 배선(SL)에 로우 레벨의 N번째 스캔 신호(SCAN(N))가 인가될 수 있다. 이 경우, N번째 스캔 배선(SL)에 게이트 전극(GE)이 연결된 제1 트랜지스터(T1) 및 제3 트랜지스터(T3)가 턴 온 될 수 있다.
제1 트랜지스터(T1)가 턴 온 되어, 제1 노드(N1)이자 구동 트랜지스터(DT)의 제1 전극으로 데이터 전압(Vdata)이 공급될 수 있다. 이때, 상술한 바와 같이 제3 트랜지스터(T3)가 턴 온 되어 제2 노드(N2)의 전압은 데이터 전압(Vdata)에서 구동 트랜지스터(DT)의 문턱 전압을 뺀 값까지 상승할 수 있고, 구동 트랜지스터(DT)의 게이트 전극(GE)에 데이터 전압(Vdata)에 구동 트랜지스터(DT)의 문턱 전압이 보상된 전압이 인가될 수 있다.
마지막으로, 발광 기간 동안 로우 레벨의 발광 제어 신호(EM)가 인가되어 제2 트랜지스터(T2) 및 제5 트랜지스터(T5)가 턴 온 된다. 제2 트랜지스터(T2)가 턴 온 되어 구동 트랜지스터(DT)로 고전위 전원 전압(VDD)을 공급할 수 있고, 제5 트랜지스터(T5)는 턴 온 되어 구동 트랜지스터(DT)로부터 구동 전류를 발광 소자(OLED)로 전달할 수 있다. 따라서, 발광 기간 동안 발광 소자(OLED)는 구동 전류를 공급받아 발광할 수 있다.
이하에서는, 복수의 서브 화소(SP) 중 비폴딩 영역(NFA1, NFA2)에 배치된 제1 서브 화소(SP1)에 대한 보다 상세한 설명을 위해 도 3 내지 도 5를 함께 참조한다.
도 3은 본 발명의 일 실시예에 따른 폴더블 표시 장치의 제1 서브 화소의 개략적인 평면도이다. 도 4는 본 발명의 일 실시예 따른 폴더블 표시 장치의 제1 서브 화소의 개략적인 단면도이다. 도 5는 도 3의 V-V'에 따른 단면도이다. 도 4에서는 설명의 편의를 위해 제1 서브 화소의 제5 트랜지스터(T5) 및 발광 소자 위주로 단면을 개략적으로 도시하였다.
먼저, 도 3을 참조하면, 제1 서브 화소(SP1)에는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 구동 트랜지스터(DT) 및 하나의 스토리지 커패시터(Cst)가 배치된다. 또한, 제1 서브 화소(SP1)에는 고전위 전원 전압을 전달하는 고전위 전원 배선(VDDL), 데이터 전압을 전달하는 데이터 배선(DL), 제n 스캔 신호를 전달하는 제n 스캔 배선(SL(n)), 제n-1 스캔 신호를 전달하는 제n-1 스캔 배선(SL(n-1)), 발광 제어 신호를 전달하는 발광 제어 신호 배선(ECL), 초기화 전압을 전달하는 초기화 전압 배선(VIL)이 지나가도록 배치될 수 있다. 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 구동 트랜지스터(DT) 및 하나의 스토리지 커패시터(Cst)는 도 2를 참조하여 상세히 설명하였으므로, 중복 설명은 생략한다. 다만, 평면 상에서 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 구동 트랜지스터(DT) 및 하나의 스토리지 커패시터(Cst)의 배치는 도 3에 도시된 실시예에 제한되지 않으며 다양하게 변경될 수 있다.
도 4를 참조하면, 표시 장치(100)는 기판(110), 제1 버퍼층(111), 제2 버퍼층(112), 게이트 절연층(113), 제1 층간 절연층(114), 제2 층간 절연층(115), 제1 평탄화층(116), 제2 평탄화층(117), 뱅크(118), 발광 소자(OLED), 제5 트랜지스터(T5), 차광층(BSM), 제1 도전층(M1), 제2 도전층(M2) 및 제3 도전층(M3)을 포함한다.
도 3b를 참조하면, 기판(110)은 폴더블 표시 장치(100)의 다른 구성 요소를 지지하기 위한 지지 부재로, 절연 물질로 이루어질 수 있다. 예를 들어, 기판(110)은 유리 또는 수지 등으로 이루어질 수 있다. 또한, 기판(110)은 고분자 또는 폴리이미드(Polyimide, PI) 등과 같은 플라스틱을 포함하여 이루어질 수도 있고, 플렉서빌리티(flexibility)를 갖는 물질로 이루어질 수도 있다.
기판(110) 상에 제1 버퍼층(111)이 배치된다. 제1 버퍼층(111)은 기판(110)을 통한 수분 또는 불순물의 침투를 저감할 수 있다. 제1 버퍼층(111)은 예를 들어, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다. 다만, 제1 버퍼층(111)은 기판(110)의 종류나 트랜지스터의 종류에 따라 생략될 수도 있으며, 이에 제한되지 않는다.
제1 버퍼층(111) 상에 차광층(BSM)이 배치된다. 차광층(BSM)은 제5 트랜지스터(T5)의 액티브층(ACT)으로 입사하는 외광을 차광하기 위한 층이다. 차광층(BSM)은 금속으로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
차광층(BSM)에는 전압이 인가될 수 있다. 예를 들어, 차광층(BSM)에는 정전압이 인가될 수 있고 차광층(BSM)이 전기적으로 플로팅된 상태를 방지하여, 차광층(BSM)과 다른 구성요소들 사이에 기생 커패시턴스가 발생하는 것을 방지할 수 있으나, 이에 제한되는 것은 아니다. 또는, 차광층(BSM)에는 게이트 전극(GE)과 동일한 전압이 인가될 수 있다. 이에, 제5 트랜지스터(T5)가 2개의 게이트 전극(GE)을 갖는 듀얼 게이트 구조로 구현될 수도 있으나, 이에 제한되는 것은 아니다.
제1 버퍼층(111) 및 차광층(BSM) 상에 제2 버퍼층(112)이 배치된다. 제2 버퍼층(112)은 기판(110)을 통한 수분 또는 불순물의 침투를 저감함과 동시에 차광층(BSM)과 제5 트랜지스터(T5)의 액티브층(ACT)을 절연시킬 수 있다. 제2 버퍼층(112)은 예를 들어, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
제2 버퍼층(112) 상에 제5 트랜지스터(T5)가 배치된다. 제5 트랜지스터(T5)는 액티브층(ACT), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)을 포함한다.
액티브층(ACT)은 산화물 반도체, 비정질 실리콘 또는 폴리 실리콘 등과 같은 반도체 물질로 이루어질 수 있으나, 이에 제한되지 않는다. 예를 들어, 액티브층(ACT)이 산화물 반도체로 형성된 경우, 액티브층(ACT)은 채널 영역, 소스 영역 및 드레인 영역으로 이루어지고, 소스 영역 및 드레인 영역은 도체화된 영역일 수 있으나, 이에 제한되지 않는다.
액티브층(ACT) 상에 게이트 절연층(113)이 배치된다. 게이트 절연층(113)은 액티브층(ACT)과 게이트 전극(GE)을 절연시키기 위한 절연층으로, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
게이트 절연층(113) 상에 게이트 전극(GE)이 배치된다. 게이트 전극(GE)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다. 다만, 후술할 제a 스캔 배선 및 제b 스캔 배선의 구성에 따라, 몰리브덴(Mo)으로 이루어질 수도 있다.
또한, 게이트 절연층(113) 상에 제1 도전층(M1)이 배치될 수 있다. 제1 도전층(M1)은 차광층(BSM)에 전압을 인가하기 위한 도전층이다. 제1 도전층(M1)은 전극 형태일 수도 있고, 배선 형태일 수도 있다. 제1 도전층(M1)은 게이트 전극(GE)과 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
게이트 전극(GE) 및 제1 도전층(M1) 상에 제1 층간 절연층(114)이 배치된다. 제1 층간 절연층(114)에는 소스 전극(SE) 및 드레인 전극(DE) 각각이 액티브층(ACT)에 접속하기 위한 컨택홀이 형성된다. 제1 층간 절연층(114)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
제1 층간 절연층(114) 상에 제2 도전층(M2)이 배치된다. 제2 도전층(M2)은 화소 회로에서 중간층으로 사용될 수 있다. 여기서 중간층은 서로 다른 2개의 배선, 또는 서로 다른 2개의 전극, 또는 하나의 배선과 하나의 전극 등과 같이 2개의 도전층을 전기적으로 연결시키기 위한 도전층이다. 또한, 제2 도전층(M2)은 스토리지 커패시터의 하나의 전극으로 사용될 수도 있다. 다만, 이에 제한되지 않고 제2 도전층(M2)은 화소 회로에서 다양한 용도로 사용될 수 있다.
제1 층간 절연층(114) 및 제2 도전층(M2) 상에 제2 층간 절연층(115)이 배치된다. 제2 층간 절연층(115)에는 소스 전극(SE) 및 드레인 전극(DE) 각각이 액티브층(ACT)에 접속하기 위한 컨택홀이 형성된다. 제2 층간 절연층(115)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
제2 층간 절연층(115) 상에 소스 전극(SE) 및 드레인 전극(DE)이 배치된다. 서로 이격되어 배치된 소스 전극(SE) 및 드레인 전극(DE)은 액티브층(ACT)과 전기적으로 연결될 수 있다. 소스 전극(SE) 및 드레인 전극(DE)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다. 다만, 후술할 제b 스캔 배선의 구성에 따라, 소스 전극(SE) 및 드레인 전극(DE)은 알루미늄(Al)으로 이루어질 수도 있다.
제2 층간 절연층(115) 상에 제1 평탄화층(116)이 배치된다. 제1 평탄화층(116)은 기판(110)의 상부를 평탄화하는 절연층이다. 제1 평탄화층(116)은 유기 물질로 이루어질 수 있고, 예를 들어, 폴리이미드(Polyimide) 또는 포토아크릴(Photo Acryl)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
제1 평탄화층(116) 상에 제3 도전층(M3)이 배치된다. 제3 도전층(M3)은 제5 트랜지스터(T5)의 드레인 전극(DE)과 발광 소자(OLED)의 애노드(ANO)를 연결하기 위한 중간층이다. 제3 도전층(M3)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다. 다만, 제3 도전층(M3)은 고전위 전원 배선(VDDL) 및 데이터 배선(DL)과 동일한 물질로 이루어질 수 있다.
제3 도전층(M3) 상에 제2 평탄화층(117)이 배치된다. 제2 평탄화층(117)은 기판(110)의 상부를 평탄화하는 절연층이다. 제2 평탄화층(117)은 유기 물질로 이루어질 수 있고, 예를 들어, 폴리이미드(Polyimide) 또는 포토아크릴(Photo Acryl)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
제2 평탄화층(117) 상에 발광 소자(OLED)가 배치된다. 발광 소자(OLED)는 애노드(ANO), 유기층(EL) 및 캐소드(CAT)를 포함한다.
제2 평탄화층(117) 상에 애노드(ANO)가 배치된다. 애노드(ANO)는 화소 회로의 트랜지스터, 예를 들어, 제5 트랜지스터(T5)와 전기적으로 연결되어, 구동 전류를 공급받을 수 있다. 애노드(ANO)는 유기층(EL)에 정공을 공급하므로, 일함수가 높은 도전성 물질로 이루어질 수 있다. 애노드(ANO)는 예를 들어, 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zin Oxide, IZO) 등과 같은 투명 도전성 물질로 형성될 수 있으나, 이에 제한되지 않는다.
한편, 폴더블 표시 장치(100)는 탑 에미션(Top Emission) 또는 바텀 에미션(Bottom Emission) 방식으로 구현될 수 있다. 탑 에미션 방식인 경우, 유기층(EL)으로부터 발광된 광이 애노드(ANO)에 반사되어 상부 방향, 즉, 캐소드(CAT) 측을 향하도록, 애노드(ANO)의 하부에 반사 효율이 우수한 금속 물질, 예를 들어, 알루미늄(Al) 또는 은(Ag)과 같은 물질로 이루어진 반사층이 추가될 수 있다. 반대로, 폴더블 표시 장치(100)가 바텀 에미션 방식인 경우, 애노드(ANO)는 투명 도전성 물질로만 이루어질 수 있다. 이하에서는 본 발명의 일 실시예에 따른 폴더블 표시 장치(100)가 탑 에미션 방식인 것으로 가정하여 설명하기로 한다.
애노드(ANO) 및 제2 평탄화층(117) 상에 뱅크(118)가 배치된다. 뱅크(118)는 복수의 서브 화소(SP)를 구분하기 위해, 복수의 서브 화소(SP) 사이에 배치된 절연층이다. 뱅크(118)는 애노드(ANO)의 일부를 노출시키는 개구부를 포함한다. 뱅크(118)는 애노드(ANO)의 엣지 또는 가장자리 부분을 덮도록 배치된 유기 절연 물질일 수 있다. 뱅크(118)는 예를 들어, 폴리이미드(polyimide), 아크릴(acryl) 또는 벤조사이클로부텐(benzocyclobutene, BCB)계 수지로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
애노드(ANO) 및 뱅크(118) 상에 유기층(EL)이 배치된다. 유기층(EL)은 발광층 및 공통층을 포함할 수 있다. 발광층은 특정 색상의 광을 발광하기 위한 유기층(EL)으로, 복수의 서브 화소가 발광하는 광의 색에 따라 서브 화소 별로 서로 다른 발광층이 배치될 수도 있다. 다만, 이에 제한되지 않고, 복수의 서브 화소(SP) 전체에 공통적으로 발광층이 배치되고, 발광층으로부터의 광은 별도의 광변환층, 컬러 필터 등을 통해 다양한 색상의 광으로 변환될 수도 있다.
공통층은 발광층의 발광 효율을 개선하기 위해 배치되는 유기층(EL)이다. 공통층은 복수의 서브 화소(SP)에 걸쳐 하나의 층으로 형성될 수 있다. 즉, 복수의 서브 화소(SP) 각각의 공통층은 서로 연결되어 일체로 이루어질 수 있다. 공통층은 상술한 전하 생성층이나 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층 등을 포함할 수 있으나, 이에 제한되는 것은 아니다.
유기층(EL) 상에 캐소드(CAT)가 배치된다. 캐소드(CAT)는 유기층(EL)에 전자를 공급하므로, 일함수가 낮은 도전성 물질로 이루어질 수 있다. 캐소드(CAT)는 복수의 서브 화소(SP)에 걸쳐 하나의 층으로 형성될 수 있다. 즉, 복수의 서브 화소(SP) 각각의 캐소드(CAT)는 서로 연결되어 일체로 이루어질 수 있다. 캐소드(CAT)는 예를 들어, 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zin Oxide, IZO) 등과 같은 투명 도전성 물질 또는 MgAg와 같은 금속 합금이나 이테르븀(Yb) 합금 등으로 형성될 수 있고, 금속 도핑층이 더 포함될 수도 있으며, 이에 제한되지 않는다. 한편, 도면에 도시되지는 않았으나, 캐소드(CAT)는 저전위 전원 배선과 전기적으로 연결되어 저전위 전원 전압 (VSS)를 공급받을 수 있다.
도 5를 참조하면, 도 5에서는 도 3에 도시된 화소 회로의 평면도에서 가로 방향으로 연장하는 제n 스캔 배선(SL(n))이 배치된 영역의 단면을 도시하였다. 도 3에서는 일반적인 설명을 위해 제n 스캔 배선(SL(n))과 제n-1 스캔 배선(SL(n-1))을 도시하였으나, 도 5에서는 특정한 제1 서브 화소(SP1)에 대한 설명, 즉, a번째 라인에 위치한 제1 서브 화소(SP1)에 대한 설명을 위해 제n 스캔 배선(SL(n))을 제a 스캔 배선으로 표시하였다.
도 5를 참조하면, 기판(110) 상에 제1 버퍼층(111)이 배치되고, 제1 버퍼층(111) 상에 제2 버퍼층(112)이 배치된다.
제2 버퍼층(112) 상에 제1 배선(L1)이 배치된다. 제1 배선(L1)은 액티브층(ACT)과 동일한 물질로 이루어질 수 있다. 또한, 제1 배선(L1)은 액티브층(ACT)과 연결될 수도 있다. 다만, 제1 배선(L1)은 액티브층으로 기능하는 영역을 제외하면 전류가 흐르지 않을 수 있다.
제1 배선(L1) 상에 게이트 절연층(113)이 배치된다.
게이트 절연층(113) 상에 제a 스캔 배선(SL(a))이 배치된다. 제a 스캔 배선(SL(a))은 게이트 전극(GE)과 동일한 물질로 이루어질 수 있다. 특히, 제a 스캔 배선(SL(a))은 제3 트랜지스터(T3)의 게이트 전극(GE)과 일체로 이루어질 수 있다. 제a 스캔 배선(SL(a))은 표시 패널(PNL) 전체에서 단일 층으로 형성될 수 있다. 다만, 후술할 제b 스캔 배선(SL(b))의 구성에 따라, 제a 스캔 배선(SL(a))은 몰리브덴(Mo)으로 이루어질 수도 있다.
제a 스캔 배선(SL(a)) 상에 제1 층간 절연층(114)이 배치되고, 제1 층간 절연층(114) 상에 제2 층간 절연층(115)이 배치된다.
제2 층간 절연층(115) 상에 제2 배선(L2)이 배치된다. 제2 배선(L2)은 연결 배선으로 기능할 수 있다. 즉, 서로 연결되어야 하는 2개의 도전층을 연결하기 위한 배선으로 기능할 수 있다. 예를 들어, 도 3을 참조하면, 제2 배선(L2)은 제1 배선(L1)과 제2 도전층(M2)을 연결할 수 있다. 즉, 제2 배선(L2)은 제3 트랜지스터(T3)의 소스 전극(SE)과 스토리지 커패시터(Cst)의 일 전극을 연결할 수 있다. 다만, 제2 배선(L2)의 기능은 이에 제한되는 것은 아니다. 또한, 제2 배선(L2)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다. 다만, 후술할 제b 스캔 배선(SL(b))의 구성에 따라, 제2 배선(L2)은 알루미늄(Al)으로 이루어질 수도 있다.
제2 배선(L2) 상에 제1 평탄화층(116)이 배치된다. 제1 평탄화층(116) 상에 고전위 전원 배선(VDDL) 및 데이터 배선(DL)이 배치된다. 고전위 전원 배선(VDDL) 및 데이터 배선(DL) 상에 제2 평탄화층(117)이 배치된다.
한편, 도 4 및 도 5에 도시되지는 않았으나, 발광 제어 신호 배선(ECL)이 게이트 절연층(113) 상에 배치된다. 발광 제어 신호 배선(ECL)은 게이트 전극(GE) 및 제a 스캔 배선(SL(a))과 동일한 물질로 이루어질 수 있다.
또한, 도 4 및 도 5에 도시되지는 않았으나, 초기화 전압 배선(VIL)이 제2 층간 절연층(115) 상에 배치된다. 초기화 전압 배선(VIL)은 소스 전극(SE) 및 드레인 전극(DE)과 동일한 물질로 이루어질 수 있다.
이하에서는, 복수의 서브 화소(SP) 중 폴딩 영역(FA)에 배치된 제2 서브 화소(SP2)에 대한 보다 상세한 설명을 위해 도 6 내지 도 8을 함께 참조한다.
도 6은 본 발명의 일 실시예에 따른 폴더블 표시 장치의 제2 서브 화소의 개략적인 평면도이다. 도 7은 본 발명의 일 실시예 따른 폴더블 표시 장치의 개략적인 단면도이다. 도 8의 도 6의 VIII-VIII'에 따른 단면도이다. 도 7에서는 설명의 편의를 위해 제2 서브 화소(SP2)의 제5 트랜지스터(T5) 및 발광 소자(OLED) 위주로 단면을 개략적으로 도시하였다.
먼저, 도 6을 참조하면, 제2 서브 화소(SP2)에는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 구동 트랜지스터(DT) 및 하나의 스토리지 커패시터(Cst)가 배치된다. 또한, 제2 서브 화소(SP2)에는 고전위 전원 전압을 전달하는 고전위 전원 배선(VDDL), 데이터 전압을 전달하는 데이터 배선(DL), 제n 스캔 신호를 전달하는 제n 스캔 배선(SL(n)), 제n-1 스캔 신호를 전달하는 제n-1 스캔 배선(SL(n-1)), 발광 제어 신호를 전달하는 발광 제어 신호 배선(ECL), 초기화 전압을 전달하는 초기화 전압 배선(VIL)이 지나가도록 배치될 수 있다. 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 구동 트랜지스터(DT) 및 하나의 스토리지 커패시터(Cst)는 도 2를 참조하여 상세히 설명하였으므로, 중복 설명은 생략한다. 다만, 평면 상에서 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 구동 트랜지스터(DT) 및 하나의 스토리지 커패시터(Cst)의 배치는 도 6에 도시된 실시예에 제한되지 않으며 다양하게 변경될 수 있다.
도 7을 참조하면, 표시 장치(100)는 기판(110), 제1 버퍼층(111), 제2 버퍼층(112), 게이트 절연층(113), 제1 층간 절연층(114), 제2 층간 절연층(115), 제1 평탄화층(116), 제2 평탄화층(117), 뱅크(118), 발광 소자(OLED), 제5 트랜지스터(T5), 차광층(BSM), 제3 도전층(M3), 제4 도전층(M4) 및 제5 도전층(M5)을 포함한다. 도 7에 도시된 제2 서브 화소(SP2)의 단면 구조는 도 4에 도시된 제1 서브 화소(SP1)의 단면 구조와 비교하여, 제1 도전층(M1), 제2 도전층(M2)이 생략되고, 제4 도전층(M4) 및 제5 도전층(M5)이 추가되었다는 것을 제외하면 실질적으로 동일하므로, 중복 설명을 생략한다.
제4 도전층(M4)은 제2 층간 절연층(115) 상에 배치된다. 제4 도전층(M4)은 차광층(BSM)에 전압을 인가하기 위한 도전층이다. 제4 도전층(M4)은 전극 형태일 수도 있고, 배선 형태일 수도 있다. 제4 도전층(M4)은 소스 전극(SE) 및 드레인 전극(DE)과 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다. 제4 도전층(M4)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다. 다만, 후술할 제b 스캔 배선(SL(b))의 구성에 따라, 제4 도전층(M4)은 알루미늄(Al)으로 이루어질 수도 있다.
제5 도전층(M5)은 제1 평탄화층(116) 상에 배치된다. 제5 도전층(M5)은 제4 도전층(M4)과 연결하기 위한 중간층이다. 제5 도전층(M5)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
제5 도전층(M5) 상에 제2 평탄화층(117)이 배치된다.
도 8을 참조하면, 도 8에서는 도 6에 도시된 화소 회로의 평면도에서 가로 방향으로 연장하는 제n 스캔 배선(SL(n))이 배치된 영역의 단면을 도시하였다. 도 6에서는 일반적인 설명을 위해 제n 스캔 배선(SL(n))과 제n-1 스캔 배선(SL(n-1))을 도시하였으나, 도 8에서는 특정한 제2 서브 화소(SP2)에 대한 설명, 즉, b번째 라인에 위치한 제2 서브 화소(SP2)에 대한 설명을 위해 제n 스캔 배선(SL(n))을 제b 스캔 배선(SL(b))으로 표시하였다.
도 8을 참조하면, 기판(110) 상에 제1 버퍼층(111)이 배치되고, 제1 버퍼층(111) 상에 제2 버퍼층(112)이 배치된다.
제2 버퍼층(112) 상에 제1 배선(L1)이 배치된다. 제1 배선(L1)은 액티브층(ACT)과 동일한 물질로 이루어질 수 있다. 또한, 제1 배선(L1)은 액티브층(ACT)과 연결될 수도 있다. 다만, 제1 배선(L1)은 액티브층으로 기능하는 영역을 제외하면 전류가 흐르지 않을 수 있다.
제1 배선(L1) 상에 게이트 절연층(113)이 배치된다.
본 발명의 일 실시예에 따른 폴더블 표시 장치(100)에서 폴딩 영역(FA)에 배치된 제2 서브 화소(SP2)의 제b 스캔 배선(SL(b))은 제1 부분(SL(b)_1) 및 제2 부분(SL(b)_2)을 포함한다. 제b 스캔 배선(SL(b))의 제1 부분(SL(b)_1)과 제b 스캔 배선(SL(b))의 제2 부분(SL(b)_2)은 서로 상이한 층 상에 배치된다.
제b 스캔 배선(SL(b))의 제1 부분(SL(b)_1)은 게이트 절연층(113) 상에 배치된다. 제b 스캔 배선(SL(b))의 제1 부분(SL(b)_1)은 게이트 전극(GE)과 동일한 물질로 이루어질 수 있다. 특히, 제b 스캔 배선(SL(b))의 제1 부분(SL(b)_1)은 제3 트랜지스터(T3)의 게이트 전극(GE)과 일체로 이루어질 수 있다. 제b 스캔 배선(SL(b))의 제1 부분(SL(b)_1)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 제2 부분(SL(b)_2)의 구성에 따라 몰리브덴(Mo)으로 이루어질 수 있다.
제b 스캔 배선(SL(b))의 제1 부분(SL(b)_1) 상에 제1 층간 절연층(114)이 배치되고, 제1 층간 절연층(114) 상에 제2 층간 절연층(115)이 배치된다.
제2 층간 절연층(115) 상에 제b 스캔 배선(SL(b))의 제2 부분(SL(b)_2)이 배치된다. 제b 스캔 배선(SL(b))의 제2 부분(SL(b)_2)은 소스 전극 및 드레인 전극과 동일한 물질로 이루어질 수 있다. 즉, 제b 스캔 배선(SL(b))의 제2 부분(SL(b)_2)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
한편, 제b 스캔 배선(SL(b))의 제2 부분(SL(b)_2)은 제b 스캔 배선(SL(b))의 제2 부분(SL(b)_2)을 구성하는 물질보다 모듈러스(Modulus) 및 파단 변형도(fracture strain)가 큰 물질로 이루어진다. 예를 들어, 제b 스캔 배선(SL(b))의 제1 부분(SL(b)_1)이 몰리브덴(Mo)으로 이루어지는 경우, 제b 스캔 배선(SL(b))의 제2 부분(SL(b)_2)은 알루미늄(Al)으로 이루어질 수 있다.
제b 스캔 배선(SL(b))의 제2 부분(SL(b)_2)은 제1 층간 절연층(114) 및 제2 층간 절연층(115)에 형성된 컨택홀을 통해 제b 스캔 배선(SL(b))의 제1 부분(SL(b)_1)과 접속한다. 폴딩 영역에 형성되는 제b 스캔 배선(SL(b))은 서로 상이한 층에 배치된 제1 부분(SL(b)_1)과 제2 부분(SL(b)_2)으로 구성되고, 제b 스캔 배선(SL(b))의 제1 부분(SL(b)_1)과 제2 부분(SL(b)_2)은 컨택홀을 통해 전기적으로 연결되어 하나의 스캔 배선을 형성한다.
제b 스캔 배선(SL(b))의 제2 부분(SL(b)_2) 상에 제1 평탄화층(116)이 배치된다. 제1 평탄화층(116) 상에 제2 배선(L2), 고전위 전원 배선(VDDL) 및 데이터 배선(DL)이 배치된다. 제2 배선(L2), 고전위 전원 배선(VDDL) 및 데이터 배선(DL) 상에 제2 평탄화층(117)이 배치된다.
일반적으로 스캔 배선은 게이트 전극(GE)과 동일한 물질로 형성되고, 몰리브덴(Mo)이 주로 사용된다. 그러나, 몰리브덴(Mo)은 모듈러스(Modulus) 및 파단 변형도(fracture strain)가 작아, 폴딩 또는 휨이 발생하는 경우 쉽게 크랙 및 불량이 발생한다. 따라서, 폴딩 영역에 배치되는 스캔 배선이 비폴딩 영역에 배치되는 스캔 배선과 같이 몰리브덴(Mo)으로 형성되는 경우, 반복되는 표시 장치의 폴딩으로 인하여 스캔 배선에 크랙이 발생하고, 결과적으로 스캔 신호의 불량으로 인한 미세한 로드(load) 차이가 발생한다. 이는 딤(dim) 형태의 불량을 야기하게 되고, 결국 표시 패널의 품질이 저하된다.
본 발명의 일 실시예에 따른 폴더블 표시 장치(100)에서 폴딩 영역(FA)에 배치된 제2 서브 화소(SP2)의 제b 스캔 배선(SL(b))은 서로 상이한 층 상에 배치되는 제1 부분(SL(b)_1) 및 제2 부분(SL(b)_2)을 포함한다. 구체적으로, 제b 스캔 배선(SL(b))의 제1 부분(SL(b)_1)은 게이트 절연층(113) 상에 배치되어 게이트 전극(GE)과 동일한 물질로 형성되고, 제b 스캔 배선(SL(b))의 제2 부분(SL(b)_2)은 제2 층간 절연층(115) 상에 배치되어 소스 전극(SE) 및 드레인 전극(DE)과 동일한 물질로 형성된다. 즉, 제b 스캔 배선(SL(b))의 제1 부분(SL(b)_1)은 몰리브덴(Mo)으로 형성되고, 제b 스캔 배선(SL(b))의 제2 부분(SL(b)_2)은 알루미늄(Al)으로 이루어진다. 스캔 배선을 구성하는 일부 금속 배선을 종래의 몰리브덴(Mo)이 아닌 알루미늄(Al)으로 구성함으로써, 스캔 배선의 내구성 및 폴딩 특성을 향상시킬 수 있다.
또한, 알루미늄(Al)의 비저항은 몰리브덴(Mo)의 비저항 보다 작다. 예를 들어, 알루미늄(Al)의 비저항은 약 4.6ⅹ10-2Ω·㎛이며, 몰리브덴(Mo)의 비저항은 약 1.5ⅹ10-1Ω·㎛이다. 따라서, 본 발명과 같이 스캔 배선이 몰리브덴(Mo)으로 이루어진 제1 부분(SL(b)_1)과 알루미늄(Al)으로 이루어진 제2 부분(SL(b)_2)으로 형성되는 경우, 스캔 배선이 몰리브덴(Mo)으로만 이루어진 경우 보다, 배선에 가해지는 로드를 저감시킬 수 있다. 또한, 신호를 보다 빠르게 전달할 수 있다. 따라서, 표시 패널(PNL)의 내구성 및 성능을 향상시킬 수 있다.
한편, 도 7 및 도 8에 도시되지는 않았으나, 본 발명의 일 실시예 따른 폴더블 표시 장치(100)에서 폴딩 영역(FA)에 배치된 제2 서브 화소(SP2)의 발광 제어 신호 배선(ECL)은, 제b 스캔 배선(SL(b))과 같이 서로 상이한 층 상에 배치되는 제3 부분 및 제4 부분을 포함할 수 있다. 즉, 폴딩 영역(FA)에 배치된 발광 제어 신호 배선(ECL)은 게이트 절연층(113) 상에 배치된 제3 부분 및 제2 층간 절연층(115) 상에 배치된 제4 부분을 포함하고, 발광 제어 신호 배선(ECL)의 제4 부분은 제1 층간 절연층(114) 및 제2 층간 절연층(115)에 형성된 컨택홀을 통해 발광 제어 신호 배선(ECL)의 제3 부분과 접속한다.
또한, 발광 제어 신호 배선(ECL)의 제3 부분은 몰리브덴(Mo)으로 형성되고, 발광 제어 신호 배선(ECL)의 제4 부분은 알루미늄(Al)으로 형성된다. 발광 제어 신호 배선(ECL)의 일 부분을 알루미늄(Al)으로 형성함으로써, 몰리브덴(Mo) 만으로 이루어진 단일 층의 발광 제어 신호 배선(ECL) 보다 내구성 및 폴딩 특성을 향상시킬 수 있다.
본 발명의 일 실시예에 따른 폴더블 표시 장치는 폴딩 영역과 비폴딩 영역에 배치되는 스캔 배선 및/또는 발광 제어 신호 배선의 구성을 달리한다. 구체적으로, 비폴딩 영역에 배치되는 스캔 배선 및/또는 발광 제어 신호 배선은 게이트 절연층 상에서 단일층으로 형성된다. 그러나, 폴딩 영역에 배치되는 스캔 배선 및/또는 발광 제어 신호 배선은 서로 다른 층 상에 배치되는 제1 부분 및 제2 부분으로 이루어지고, 제1 부분 및 제2 부분 중 어느 하나를 비폴딩 영역에 배치되는 스캔 배선 및/또는 발광 제어 신호 배선을 구성하는 물질 보다 모듈러스(Modulus) 및 파단 변형도(fracture strain)가 우수한 물질로 구성함으로써, 배선의 내구성 및 폴딩 성능을 향상시킨다. 이를 통해, 표시 장치의 폴딩 또는 휨이 발생하는 경우, 스캔 배선 및/또는 발광 제어 신호 배선의 크랙을 방지하고 표시 패널의 내구성 및 표시 품질을 향상시킬 수 있다.
본 발명의 다양한 실시예들에 따른 폴더블 표시 장치는 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 폴더블 표시 장치는 폴딩 영역 및 폴딩 영역의 양측의 비폴딩 영역을 포함하는 플렉서블 기판 및 플렉서블 기판 상에 배치되고, 제1 방향으로 연장된 복수의 스캔 배선을 포함하고, 폴딩 영역에 배치된 스캔 배선은 서로 상이한 층 상에 배치되고 서로 상이한 물질로 이루어진 제1 부분 및 제2 부분을 포함한다.
본 발명의 다른 특징에 따르면, 제1 부분 및 제2 부분 중 어느 하나는 몰리브덴으로 이루어지고 다른 하나는 알루미늄으로 이루어질 수 있다.
본 발명의 또 다른 특징에 따르면, 비폴딩 영역에 배치된 스캔 배선은 단일층으로 이루어지고, 제1 부분은 단일층과 동일한 층에 배치되고, 제2 부분은 제1 부분 보다 모듈러스(Modulus) 및 파단 변형도(fracture strain)가 큰 물질로 이루어질 수 있다.
본 발명의 또 다른 특징에 따르면, 비폴딩 영역에 배치된 스캔 배선은 몰리브덴으로 이루어진 단일층일 수 있다.
본 발명의 또 다른 특징에 따르면, 플렉서블 기판 상에 배치되고, 제1 방향으로 연장된 복수의 발광 제어 신호 배선을 더 포함하고, 폴딩 영역에 배치된 스캔 배선은 서로 상이한 층 상에 배치되고 서로 상이한 물질로 이루어진 제3 부분 및 제4 부분을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 제3 부분은 제1 부분과 동일한 층에 배치되고, 제4 부분은 제2 부분과 동일한 층에 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 플렉서블 기판 상의 게이트 절연층, 게이트 절연층 상에 배치되는 게이트 전극, 게이트 전극 상의 제1 층간 절연층, 제1 층간 절연층의 제2 층간 절연층, 제2 층간 절연층 상의 소스 전극 및 드레인 전극, 및 소스 전극 및 드레인 전극 상의 평탄화층을 더 포함하고, 제1 부분은 게이트 절연층 상에 배치되고, 제2 부분은 제2 층간 절연층 상에 배치되고, 제1 부분 및 제2 부분은 제1 층간 절연층 및 제2 층간 절연층에 형성된 컨택홀을 통해 접속할 수 있다.
본 발명의 또 다른 특징에 따르면, 비폴딩 영역의 스캔 배선은 게이트 절연층 상에 단일층으로 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 방향의 수직한 제2 방향으로 연장된 복수의 데이터 배선 및 복수의 고전위 전원 배선을 더 포함하고, 제2 부분은 복수의 데이터 배선 및 복수의 고전위 전원 배선과 동일한 물질로 이루어질 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치
111: 제1 버퍼층
112: 제2 버퍼층
113: 게이트 절연층
114: 제1 층간 절연층
115: 제2 층간 절연층
116: 제1 평탄화층
117: 제2 평탄화층
118: 뱅크
PNL: 표시 패널
GE: 게이트 전극
SE: 소스 전극;
DE: 드레인 전극
ACT: 액티브층
BSM: 차광층
M1: 제1 도전층
M2: 제2 도전층
M3: 제3 도전층
M4: 제4 도전층
M5: 제5 도전층
L1: 제1 배선
L2: 제2 배선
SP: 서브 화소
SP1: 제1 서브 화소
SP2: 제2 서브 화소
DA: 표시 영역
NDA: 비표시 영역
NFA1: 제1 비폴딩 영역
NFA2: 제2 비폴딩 영역
FA: 폴딩 영역
F: 폴딩 축
SL: 스캔 배선
SL(n): 제n 스캔 배선
SL(n-1): 제n-1 스캔 배선
SL(a): 제a 스캔 배선
SL(b): 제b 스캔 배선
SL(b)_1: 제b 스캔 배선의 제1 부분
SL(b)_2: 제b 스캔 배선의 제2 부분
ECL: 발광 제어 신호 배선
VIL: 초기화 전압 배선
DL: 데이터 배선
VDDL: 고전위 전원 배선
DT: 구동 트랜지스터
T1: 제1 트랜지스터
T2: 제2 트랜지스터
T3: 제3 트랜지스터
T4: 제4 트랜지스터
T5: 제5 트랜지스터
T6: 제6 트랜지스터
T7: 제7 트랜지스터
Cst: 스토리지 커패시터
OLED: 발광 소자
N1: 제1 노드
N2: 제2 노드
N3: 제3 노드
SCAN: 스캔 신호
SCAN(N): N번째 스캔 신호
SCAN(N-1): N-1번째 스캔 신호
Vdata: 데이터 전압
VDD: 고전위 전원 전압
VSS: 저전위 전원 전압
Vini: 초기화 전압
EM: 발광 제어 신호

Claims (9)

  1. 폴딩 영역 및 상기 폴딩 영역의 양측의 비폴딩 영역을 포함하는 플렉서블 기판; 및
    상기 플렉서블 기판 상에 배치되고, 제1 방향으로 연장된 복수의 스캔 배선을 포함하고,
    상기 폴딩 영역에 배치된 스캔 배선은 서로 상이한 층 상에 배치되고 서로 상이한 물질로 이루어진 제1 부분 및 제2 부분을 포함하는, 폴더블 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 부분 및 제2 부분 중 어느 하나는 몰리브덴으로 이루어지고 다른 하나는 알루미늄으로 이루어진, 폴더블 표시 장치.
  3. 제1 항에 있어서,
    상기 비폴딩 영역에 배치된 스캔 배선은 단일층으로 이루어지고,
    상기 제1 부분은 상기 단일층과 동일한 층에 배치되고,
    상기 제2 부분은 상기 제1 부분 보다 모듈러스(Modulus) 및 파단 변형도(fracture strain)가 큰 물질로 이루어진, 폴더블 표시 장치.
  4. 제3 항에 있어서,
    상기 비폴딩 영역에 배치된 스캔 배선은 몰리브덴으로 이루어진 단일층인, 폴더블 표시 장치.
  5. 제1 항에 있어서,
    상기 플렉서블 기판 상에 배치되고, 상기 제1 방향으로 연장된 복수의 발광 제어 신호 배선을 더 포함하고,
    상기 폴딩 영역에 배치된 스캔 배선은 서로 상이한 층 상에 배치되고 서로 상이한 물질로 이루어진 제3 부분 및 제4 부분을 포함하는, 폴더블 표시 장치.
  6. 제5 항에 있어서,
    상기 제3 부분은 상기 제1 부분과 동일한 층에 배치되고, 상기 제4 부분은 상기 제2 부분과 동일한 층에 배치된, 폴더블 표시 장치.
  7. 제1 항에 있어서,
    상기 플렉서블 기판 상의 게이트 절연층;
    상기 게이트 절연층 상에 배치되는 게이트 전극;
    상기 게이트 전극 상의 제1 층간 절연층;
    상기 제1 층간 절연층의 제2 층간 절연층;
    상기 제2 층간 절연층 상의 소스 전극 및 드레인 전극; 및
    상기 소스 전극 및 드레인 전극 상의 평탄화층을 더 포함하고,
    상기 제1 부분은 상기 게이트 절연층 상에 배치되고, 상기 제2 부분은 상기 제2 층간 절연층 상에 배치되고, 상기 제1 부분 및 상기 제2 부분은 상기 제1 층간 절연층 및 상기 제2 층간 절연층에 형성된 컨택홀을 통해 접속하는, 폴더블 표시 장치.
  8. 제7 항에 있어서,
    상기 비폴딩 영역의 스캔 배선은 상기 게이트 절연층 상에 단일층으로 배치되는, 폴더블 표시 장치.
  9. 제1 항에 있어서,
    상기 제1 방향의 수직한 제2 방향으로 연장된 복수의 데이터 배선 및 복수의 고전위 전원 배선을 더 포함하고,
    상기 제2 부분은 상기 복수의 데이터 배선 및 상기 복수의 고전위 전원 배선과 동일한 물질로 이루어진, 폴더블 표시 장치.
KR1020200189701A 2020-12-31 2020-12-31 폴더블 표시 장치 KR20220096869A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200189701A KR20220096869A (ko) 2020-12-31 2020-12-31 폴더블 표시 장치
CN202111217055.4A CN114695440A (zh) 2020-12-31 2021-10-19 可折叠显示装置
US17/507,566 US20220208931A1 (en) 2020-12-31 2021-10-21 Foldable display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200189701A KR20220096869A (ko) 2020-12-31 2020-12-31 폴더블 표시 장치

Publications (1)

Publication Number Publication Date
KR20220096869A true KR20220096869A (ko) 2022-07-07

Family

ID=82119109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200189701A KR20220096869A (ko) 2020-12-31 2020-12-31 폴더블 표시 장치

Country Status (3)

Country Link
US (1) US20220208931A1 (ko)
KR (1) KR20220096869A (ko)
CN (1) CN114695440A (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102557892B1 (ko) * 2016-08-19 2023-07-21 삼성디스플레이 주식회사 디스플레이 장치
US20210296426A1 (en) * 2018-07-20 2021-09-23 Sharp Kabushiki Kaisha Display device

Also Published As

Publication number Publication date
CN114695440A (zh) 2022-07-01
US20220208931A1 (en) 2022-06-30

Similar Documents

Publication Publication Date Title
US10559256B2 (en) Pixel driver circuitry for a display device
CN107664862B (zh) 显示装置及其制造方法
EP3331019B1 (en) Display device
US9209237B1 (en) Organic light-emitting display device
US8004178B2 (en) Organic light emitting diode display with a power line in a non-pixel region
US20070117257A1 (en) Organic light emitting diode display
US8785936B2 (en) Organic electroluminescent display device
KR20200097856A (ko) 유기 발광 표시 장치
EP3667654A1 (en) Organic light-emitting display device
CN111326673A (zh) 显示装置
US20150091786A1 (en) Organic Light Emitting Display Device
KR20050111922A (ko) 커패시터 및 이를 이용하는 발광 표시 장치
US20120169699A1 (en) Organic luminescent display device and method of manufacturing the same
US7423372B2 (en) Organic electroluminescence display device having organic passivation layer
CN115394201B (zh) 显示面板和显示装置
KR20150077169A (ko) 유기발광다이오드 표시장치 및 이의 제조방법
US20220059637A1 (en) Display apparatus
KR20220096869A (ko) 폴더블 표시 장치
US9286829B2 (en) Display device
US11711945B2 (en) Display device
KR100570771B1 (ko) 발광표시 장치의 디스플레이 패널 구동 드라이버 및 그방법
US20060221251A1 (en) Display, array substrate, and method of manufacturing display
US20240099085A1 (en) Display device
US20230363206A1 (en) Display apparatus
US20220208920A1 (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination