KR20200097856A - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR20200097856A
KR20200097856A KR1020190015016A KR20190015016A KR20200097856A KR 20200097856 A KR20200097856 A KR 20200097856A KR 1020190015016 A KR1020190015016 A KR 1020190015016A KR 20190015016 A KR20190015016 A KR 20190015016A KR 20200097856 A KR20200097856 A KR 20200097856A
Authority
KR
South Korea
Prior art keywords
transistor
layer
electrode
semiconductor layer
overlapping
Prior art date
Application number
KR1020190015016A
Other languages
English (en)
Inventor
차명근
최상건
김상섭
신지영
이용수
최기석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190015016A priority Critical patent/KR20200097856A/ko
Priority to US16/575,643 priority patent/US10930725B2/en
Priority to CN202010080474.7A priority patent/CN111554704A/zh
Publication of KR20200097856A publication Critical patent/KR20200097856A/ko
Priority to US17/151,883 priority patent/US20210167153A1/en
Priority to US18/471,460 priority patent/US20240023374A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H01L27/3262—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/3265—
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

실시예들에 따르면, 유기 발광 표시 장치에서 화상을 표시 하는 하나의 화소는 구동 트랜지스터 그룹에 속하는 박막 트랜지스터; 스위칭 트랜지스터 그룹에 속하는 박막 트랜지스터; 유기 발광 다이오드; 및 유지 축전기를 포함하며, 상기 구동 트랜지스터 그룹에 속하는 상기 박막 트랜지스터는 다결정 반도체층을 포함하고, 상기 스위칭 트랜지스터 그룹에 속하는 상기 박막 트랜지스터는 산화물 반도체층을 포함하며, 상기 스위칭 트랜지스터 그룹에 속하는 상기 박막 트랜지스터 중 적어도 하나는 상기 산화물 반도체층과 평면상으로 중첩하는 중첩층을 포함한다.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE}
본 개시는 유기 발광 표시 장치에 관한 것으로서, 보다 구체적으로 서로 다른 반도체를 사용하는 트랜지스터를 포함하는 유기 발광 표시 장치에 관한 것이다.
표시 장치는 이미지를 표시하는 장치로서, 최근 유기 발광 표시 장치(organic light emitting diode display)가 주목 받고 있다.
유기 발광 표시 장치는 자체 발광 특성을 가지며, 액정 표시 장치(liquid crystal display device)와 달리 별도의 광원을 필요로 하지 않으므로 두께와 무게를 줄일 수 있다. 또한, 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 나타낸다.
일반적으로 유기 발광 표시 장치는 기판, 기판 상에 위치하는 복수의 박막 트랜지스터, 박막 트랜지스터를 구성하는 배선들 사이에 배치되는 복수의 절연층 및 박막 트랜지스터에 연결된 유기 발광 다이오드(OLED)를 포함한다. 특히 하나의 유기 발광 다이오드(OLED)가 동작하여 빛을 방출하도록 하기 위해서는 적어도 두 개 이상의 박막 트랜지스터가 사용된다.
실시예들은 하나의 유기 발광 다이오드(OLED)를 구동하기 위하여 사용되는 복수의 트랜지스터 중 일부는 신뢰성을 향상시키고, 다른 일부는 누설전류를 제거하여 표시 품질을 향상시키기 위한 것이다. 또한, 산화물 반도체를 사용하는 트랜지스터의 특성을 안정화시키기 위한 것이다. 이와 같은 구조의 유기 발광 표시 장치를 형성함에 있어서 공정의 수가 증가하지 않도록 하기 위한 것이다.
일 실시예에 따른 유기 발광 표시 장치는 기판; 상기 기판위에 위치하는 다결정 반도체층; 상기 다결정 반도체층을 덮는 제1 게이트 절연막; 상기 제1 게이트 절연막 위에 위치하는 제1 게이트 도전체; 상기 제1 게이트 도전체 및 상기 제1 게이트 절연막을 덮는 제2 게이트 절연막; 상기 제2 게이트 절연막 위에 위치하는 제2 게이트 도전체; 상기 제2 게이트 절연막 및 상기 제2 게이트 도전체를 덮는 제3 게이트 절연막; 상기 제3 게이트 절연막 위에 위치하는 산화물 반도체층; 상기 산화물 반도체 및 상기 제3 게이트 절연막를 덮는 제4 게이트 절연막; 상기 제4 게이트 절연막 위에 위치하는 제3 게이트 도전체; 상기 제3 게이트 도전체 및 상기 제4 게이트 절연막을 덮는 층간 절연막; 상기 층간 절연막 위에 위치하는 데이터 도전체; 상기 데이터 도전체 및 상기 층간 절연막을 덮는 보호막을 포함하며, 상기 제1 게이트 도전체는 상기 다결정 반도체층과 중첩하여 구동 트랜지스터를 형성하는 구동 트랜지스터용 게이트 전극을 포함하고, 상기 제2 게이트 도전체는 상기 구동 게이트 전극과 중첩하는 유지 전극 및 상기 산화물 반도체층과 중첩하는 중첩층을 포함한다.
상기 유지 전극은 상기 구동 트랜지스터용 게이트 전극의 적어도 일부를 노출시키는 개구를 포함할 수 있다.
상기 데이터 도전체는 제1 연결 부재를 더 포함하며, 상기 제1 연결 부재의 일단은 상기 유지 전극의 상기 개구를 통하여 상기 구동 트랜지스터용 게이트 전극과 전기적으로 연결되어 있고, 타단은 상기 산화물 반도체층과 전기적으로 연결되어 있을 수 있다.
상기 제1 연결 부재의 상기 타단은 상기 중첩층과 중첩하는 상기 산화물 반도체층을 포함하는 제3 트랜지스터의 일 전극과 연결되어 있을 수 있다.
상기 데이터 도전체는 상기 산화물 반도체층과 상기 다결정 반도체층을 전기적으로 연결하는 연결 부재를 포함할 수 있다.
상기 제1 게이트 도전체는 제1 방향으로 연장되는 스캔선을 포함하며, 상기 스캔선과 상기 다결정 반도체층이 중첩하는 부근에 제2 트랜지스터가 형성될 수 있다.
상기 제1 게이트 도전체는 상기 제1 방향으로 연장되는 발광 제어선을 더 포함하며, 상기 다결정 반도체층은 제2 방향으로 연장되는 제1 다결정 반도체층 및 제2 다결정 반도체층을 포함하고, 상기 발광 제어선과 상기 제1 다결정 반도체층이 중첩하는 부근에 제5 트랜지스터가 형성되며, 상기 발광 제어선과 상기 제2 다결정 반도체층이 중첩하는 부근에 제6 트랜지스터가 형성될 수 있다.
상기 다결정 반도체층은 상기 제1 다결정 반도체층 및 상기 제2 다결정 반도체층을 연결하며, 상기 구동 트랜지스터용 게이트 전극과 적어도 일부 영역에서 중첩하는 제3 다결정 반도체층을 더 포함할 수 있다.
상기 제3 게이트 도전체는 상기 제1 방향으로 연장되는 본단 반전 스캔선을 포함하며, 상기 본단 반전 스캔선과 상기 산화물 반도체층이 중첩하는 부근에 제3 트랜지스터가 형성될 수 있다.
상기 중첩층은 상기 제3 트랜지스터의 일 단자와 전기적으로 연결되어 있을 수 있다.
상기 제3 게이트 도전체는 상기 제1 방향으로 연장되는 전단 반전 스캔선을 더 포함하며, 상기 전단 반전 스캔선의 돌출된 부분과 상기 산화물 반도체층이 중첩하는 부근에 제4 트랜지스터가 형성될 수 있다.
상기 중첩층에는 상기 유지 전극에 인가되는 구동 전압과 동일한 전압이 인가되거나 양의 전압이 인가될 수 있다.
일 실시예에 따른 유기 발광 표시 장치에서 화상을 표시 하는 하나의 화소는 구동 트랜지스터 그룹에 속하는 박막 트랜지스터; 스위칭 트랜지스터 그룹에 속하는 박막 트랜지스터; 유기 발광 다이오드; 및 유지 축전기를 포함하며, 상기 구동 트랜지스터 그룹에 속하는 상기 박막 트랜지스터는 다결정 반도체층을 포함하고, 상기 스위칭 트랜지스터 그룹에 속하는 상기 박막 트랜지스터는 산화물 반도체층을 포함하며, 상기 스위칭 트랜지스터 그룹에 속하는 상기 박막 트랜지스터 중 적어도 하나는 상기 산화물 반도체층과 평면상으로 중첩하는 중첩층을 포함한다.
상기 유기 발광 다이오드는 상기 구동 트랜지스터 그룹에 속하는 구동 트랜지스터의 출력 전류를 인가 받아 빛을 방출할 수 있다.
상기 유지 축전기는 상기 구동 트랜지스터의 게이트 전극의 전압을 유지시킬 수 있다.
상기 중첩층에는 상기 유기 축전기의 일측 전극에 인가되는 구동 전압과 동일한 전압이 인가될 수 있다.
상기 중첩층에는 화소의 외부로부터 인가되는 양의 전압이 인가될 수 있다.
상기 중첩층이 중첩하는 상기 스위칭 트랜지스터 그룹에 속하는 상기 박막 트랜지스터는 제3 트랜지스터이며, 상기 제3 트랜지스터의 일 단자와 상기 중첩층이 전기적으로 연결될 수 있다.
상기 중첩층은 상기 제3 트랜지스터의 게이트 전극과 전기적으로 연결될 수 있다.
상기 중첩층은 상기 제3 트랜지스터의 제1 전극 또는 제2 전극 중 하나와 전기적으로 연결될 수 있다.
실시예들에 따르면, 하나의 유기 발광 다이오드(OLED)를 구동하기 위하여 사용되는 복수의 트랜지스터 중 일부는 신뢰성을 향상시키고, 다른 일부는 누설전류를 제거 특성을 향상시키므로 유기 발광 표시 장치의 표시 품질이 향상될 수 있다. 또한, 산화물 반도체를 사용하는 트랜지스터의 특성을 안정화시켜 유기 발광 표시 장치의 표시 품질이 향상되도록 한다. 또한, 이와 같은 구조의 유기 발광 표시 장치를 형성함에 있어서 공정의 수가 증가하지 않는다.
도 1은 일 실시예에 따른 유기 발광 표시 장치의 한 화소의 등가 회로도이다.
도 2는 일 실시예에 따른 유기 발광 표시 장치의 한 화소에 인가되는 신호의 타이밍도이다.
도 3은 일 실시예에 따른 유기 발광 표시 장치의 한 화소 영역의 배치도이다.
도 4는 도 3에서 IV-IV선을 따라 자른 단면도이다.
도 5는 도 3에서 V-V선을 따라 자른 단면도이다.
도 6은 일 실시예에 따른 유기 발광 표시 장치의 한 화소의 등가 회로도이다.
도 7은 일 실시예에 따른 유기 발광 표시 장치의 한 화소 영역의 배치도이다.
도 8는 도 7에서 VIII-VIII선을 따라 자른 단면도이다.
도 9는 일 실시예에 따른 유기 발광 표시 장치의 한 화소의 등가 회로도이다.
도 10은 일 실시예에 따른 유기 발광 표시 장치의 한 화소 영역의 배치도이다.
도 11 및 도 12는 일 실시예에 따른 유기 발광 표시 장치의 한 화소내의 일부 영역의 단면도이다.
도 13은 일 실시예에 따른 유기 발광 표시 장치의 한 화소의 등가 회로도이다.
도 14는 일 실시예에 따른 유기 발광 표시 장치의 한 화소의 등가 회로도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
이하에서는 도 1 및 도 2를 통하여 일 실시예에 따른 유기 발광 표시 장치를 살펴본다.
도 1은 일 실시예에 따른 유기 발광 표시 장치의 한 화소의 등가 회로도이고, 도 2는 일 실시예에 따른 유기 발광 표시 장치의 한 화소에 인가되는 신호의 타이밍도이다.
먼저 도 1을 참고하면, 유기 발광 표시 장치의 화소(PX)는 여러 신호선들(127, 151, 151-1, 152-1, 152-1', 153, 171, 172, 741)에 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 유지 축전기(Cst), 그리고 유기 발광 다이오드(OLED)를 포함한다.
또한, 일실시예인 도 1에서 도시하고 있는 화소에는 중첩층(125)이 더 포함되어 있다. 중첩층(125)은 제3 트랜지스터(T3)의 반도체층의 아래에 위치하여 제3 트랜지스터(T3)의 반도체층과 평면상 중첩한다. 여기서 제3 트랜지스터(T3)의 반도체층은 산화물 반도체로 형성되어 있다. 즉, 기판(110)과 제3 트랜지스터(T3)의 산화물 반도체층 사이에 중첩층(125)이 위치한다. (도 4 참조) 또한, 중첩층(125)은 구동 전압(ELVDD)이 전달되는 구동 전압선(172)과 전기적으로 연결되어 있으며, 중첩층(125)과 구동 전압(ELVDD)이 연결되는 오프닝은 화소(PX) 내 또는 인접하는 화소내에 위치한다. 중첩층(125)은 도전 특성을 가지는 금속으로 형성되며, 본 실시예에서는 유지 축전기(Cst)의 두 유지 전극 중 하나와 동일한 물질로 형성한다.
도 1의 중첩층(125)에는 구동 전압(ELVDD)이 인가되고 있지만, 실시예에 따라서는 이에 한정되지 않으며, 산화물 반도체의 특성으로 인하여 양의 전압이 인가될 수 있다. 중첩층(125)에 인가되는 전압에 따라서 이와 중첩하는 제3 트랜지스터(T3) 채널의 문턱 전압(Vth)이 시프트되며, 누설 전류를 줄이고, 제3 트랜지스터(T3)의 특성이 안정화 될 수 있다. 여기서, 제3 트랜지스터(T3)의 반도체층이 산화물 반도체로 이루어져 있어 제3 트랜지스터(T3)는 n형 트랜지스터 특성을 가지며, 고전압이 게이트 전극(G3)에 인가될 때 턴 온 된다.
일 실시예에 따른 유기 발광 표시 장치에서 하나의 화소(PX)는 도 1에서 도시하고 있는 회로도로 구성되어 있으며, 복수의 화소(PX)가 행렬 등 다양한 방식으로 배열되어 있다.
화소(PX)에 포함되는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7) 중 일부의 트랜지스터는 제3 트랜지스터(T3)와 같이 산화물 반도체로 반도체층이 형성되어 n형 트랜지스터 특성을 가지며, 나머지 트랜지스터는 구동 트랜지스터(T1)와 같이 다결정 반도체로 반도체층이 형성되어 p형 트랜지스터 특성을 가진다. 이하에서, n형 트랜지스터 특성을 가지는 트랜지스터 그룹은 '스위칭 트랜지스터 그룹'이라하고, p형 트랜지스터 특성을 가지는 트랜지스터 그룹은 '구동 트랜지스터 그룹'이라 한다.
n형 트랜지스터는 누설 전류가 발생할 수 있으며, 본 발명에서는 중첩층(125)에 양의 전압을 인가하여 산화물 반도체층의 전압을 안정화시키고 스위칭 트랜지스터의 동작을 보완한다. 본 실시예에서는 스위칭 트랜지스터 그룹의 트랜지스터 중 제3 트랜지스터(T3)만이 중첩층(125)을 포함한다. 도 1의 실시예에서 스위칭 트랜지스터 그룹에 속하는 트랜지스터는 제3 트랜지스터(T3), 제4 트랜지스터(T4) 및 제7 트랜지스터(T7)가 있다.
한편, p형 트랜지스터는 구동 트랜지스터(T1)가 구동 전류를 흘려주는 기본적인 동작에 관여하는 특징을 가지며, 신뢰성이 우수한 특성을 가진다. 이는 다결정 반도체를 반도체층으로 사용함에 의하여 신뢰성을 확보한다. 도 1의 실시예에서 구동 트랜지스터 그룹에 속하는 트랜지스터는 구동 트랜지스터(T1), 제2 트랜지스터(T2), 제5 트랜지스터(T5), 및 제7 트랜지스터(T7)가 있다.
실시예에 따라서 스위칭 트랜지스터 그룹에 속하는 트랜지스터와 구동 트랜지스터 그룹에 속하는 트랜지스터가 바뀔 수도 있다.
복수의 신호선(127, 151, 151-1, 152-1, 152-1', 153, 171, 172, 741)은 스캔선(151), 본단 반전 스캔선(151-1), 전단 반전 스캔선(152-1), 발광 제어선(153), 바이패스 제어선(152-1'), 데이터선(171), 구동 전압선(172), 초기화 전압선(127) 및 공통 전압선(741)을 포함할 수 있다. 본 실시예에서의 바이패스 제어선(152-1')은 전전단 반전 스캔선과 전기적으로 연결되어 있을 수 있다.
스캔선(151)은 게이트 구동부(도시되지 않음)에 연결되어 스캔 신호(Sn)를 제2 트랜지스터(T2)에 전달한다.
본단 반전 스캔선(151-1)은 스캔선(151)의 신호와 동일한 타이밍의 신호이지만, 스캔선(151)에 고전압이 인가될 때 본단 반전 스캔선(151-1)에는 저전압이 인가되며, 스캔선(151)에 저전압이 인가될 때 본단 반전 스캔선(151-1)에는 고전압이 인가되며, 이하에서는 이를 반전이라고 간략하게 표현한다. 본단 반전 스캔선(151-1)은 반전 스캔 신호(Sn')를 제3 트랜지스터(T3)에 전달한다.
전단 반전 스캔선(152-1)은 게이트 구동부에 연결되어 전단에 위치하는 화소(PX)에 인가되는 선스캔 신호(Sn-1)의 반전된 신호(Sn-1'; 전단 반전 스캔 신호라고도 함)를 제4 트랜지스터(T4)에 전달한다.
발광 제어선(153)은 발광 제어부(도시되지 않음)에 연결되어 있으며, 유기 발광 다이오드(OLED)가 발광하는 시간을 제어하는 발광 제어 신호(EM)를 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 전달한다.
바이패스 제어선(152-1')은 바이패스 신호(GB)를 제7 트랜지스터(T7)에 전달하며, 도 2를 참고하면, 선스캔 신호(Sn-1)보다 하나 앞선 신호의 반전 신호(이하 전전단 반전 스캔 신호라고도 함)를 제7 트랜지스터(T7)에 전달된다.
데이터선(171)은 데이터 구동부(도시되지 않음)에서 생성되는 데이터 전압(Dm)을 전달하는 배선으로 화소(PX)에 인가되는 데이터 전압(Dm)에 따라서 유기 발광 다이오드(OLED)가 발광하는 휘도가 변한다.
구동 전압선(172)은 구동 전압(ELVDD)을 인가하며, 초기화 전압선(127)은 구동 트랜지스터(T1)의 게이트 전극(G1) 및 유기 발광 다이오드(OLED)의 애노드 전극을 초기화시키는 초기화 전압(Vint)을 전달하며, 공통 전압선(741)은 공통 전압(Vcom)을 유기 발광 다이오드(OLED)의 캐소드 전극으로 인가한다. 구동 전압선(172), 초기화 전압선(127) 및 공통 전압선(741)에 인가되는 전압은 각각 일정한 전압이 인가될 수 있다.
이하에서는 복수의 트랜지스터에 대하여 구체적으로 살펴본다.
먼저, 구동 트랜지스터(T1)는 p형 트랜지스터로 이루어져 다결정 반도체를 반도체층으로 가지며, 구동 트랜지스터(T1)의 게이트 전극(G1; 이하 구동 트랜지스터용 게이트 전극이라고도 함)에 인가되는 데이터 전압(Dm)에 따라서 유기 발광 다이오드(OLED)의 애노드 전극으로 출력되는 전류의 크기를 조절하는 트랜지스터이다. 유기 발광 다이오드(OLED)의 애노드 전극으로 출력되는 구동 전류(Id)의 크기에 따라서 유기 발광 다이오드(OLED)의 밝기가 조절되므로 화소(PX)에 인가되는 데이터 전압(Dm)에 따라서 유기 발광 다이오드(OLED)의 휘도를 조절할 수 있다. 이를 위하여 도 1의 실시예에서는 구동 트랜지스터(T1)의 제1 전극(S1; 입력측 전극)은 구동 전압(ELVDD)을 인가 받을 수 있도록 배치되어, 제5 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있다. 또한, 구동 트랜지스터(T1)의 제1 전극(S1)은 제2 트랜지스터(T2)의 제2 전극(D2)과도 연결되어 데이터 전압(Dm)도 인가 받는다. 제2 전극(D1; 출력측 전극)은 유기 발광 다이오드(OLED)를 향하여 전류를 출력할 수 있도록 배치되어, 제6 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드와 연결되어 있다. 또한, 제2 전극(D1)은 제1 전극(S1)으로 인가되는 데이터 전압(Dm)을 제3 트랜지스터(T3)로 전달한다. 구동 트랜지스터(T1)가 데이터 전압(Dm)을 제3 트랜지스터(T3)로 전달하는 동작과 출력 전류를 유기 발광 다이오드(OLED)로 전달하는 동작은 서로 다른 구간에서 수행된다. 한편, 게이트 전극(G1)은 유지 축전기(Cst)의 일 전극(제2 유지 전극(E2))과 연결되어 있다. 이에 유지 축전기(Cst)에 저장된 전압에 따라서 게이트 전극(G1)의 전압이 변하고 그에 따라 구동 트랜지스터(T1)가 출력하는 구동 전류(Id)가 변경된다. 또한, 유지 축전기(Cst)는 한 프레임 동안 구동 트랜지스터(T1)의 게이트 전극(G1)의 전압을 일정하게 유지시키는 역할도 한다.
제2 트랜지스터(T2)는 p형 트랜지스터로 이루어져 다결정 반도체를 반도체층으로 가지며, 데이터 전압(Dm)을 화소(PX)내로 받아들이는 트랜지스터이다. 게이트 전극(G2)은 스캔선(151)과 연결되어 있고, 제1 전극(S2)은 데이터선(171)과 연결되어 있다. 제2 트랜지스터(T2)의 제2 전극(D2)은 구동 트랜지스터(T1)의 제1 전극(S1)과 연결되어 있다. 스캔선(151)을 통해 전달되는 스캔 신호(Sn) 중 저전압에 의하여 제2 트랜지스터(T2)가 켜지면, 데이터선(171)을 통해 전달되는 데이터 전압(Dm)이 구동 트랜지스터(T1)의 제1 전극(S1)으로 전달된다.
제3 트랜지스터(T3)는 n형 트랜지스터로 이루어져 산화물 반도체로 형성된 반도체층을 가지며, 구동 트랜지스터(T1)의 제2 전극(D1)과 게이트 전극(G1)을 전기적으로 연결한다. 그 결과 데이터 전압(Dm)이 구동 트랜지스터(T1)를 거쳐 변화된 보상 전압(Dm + Vth의 전압)이 유지 축전기(Cst)의 제2 유지 전극(E2)에 전달되도록 하는 트랜지스터이다. 게이트 전극(G3)이 본단 반전 스캔선(151-1)과 연결되어 있고, 제1 전극(S3)이 구동 트랜지스터(T1)의 제2 전극(D1)과 연결되어 있다. 제3 트랜지스터(T3)의 제2 전극(D3)은 유지 축전기(Cst)의 제2 유지 전극(E2) 및 구동 트랜지스터(T1)의 게이트 전극(G1)과 연결되어 있다. 제3 트랜지스터(T3)는 본단 반전 스캔선(151-1)을 통해 전달받은 반전 스캔 신호(Sn') 중 고전압에 의하여 켜져서, 구동 트랜지스터(T1)의 게이트 전극(G1)과 제2 전극(D1)을 연결시키고, 구동 트랜지스터(T1)의 게이트 전극(G1)에 인가된 전압을 유지 축전기(Cst)의 제2 유지 전극(E2)으로 전달하여 유지 축전기(Cst)에 저장시킨다.
또한, 제3 트랜지스터(T3)는 산화물 반도체로 이루어진 반도체층의 특성을 보완하기 위하여 산화물 반도체층의 하부에 위치하는 중첩층(125)을 더 포함한다. 도 1의 실시예에서 중첩층(125)에는 구동 전압(ELVDD)이 인가되고 있다. 중첩층(125)에 구동 전압(ELVDD)이 인가되는 것은 중첩층(125) 자체의 전위가 변하는 것을 막으며, 제3 트랜지스터(T3)의 산화물 반도체층의 전압도 쉽게 변하지 않도록 한다. 그 결과 제3 트랜지스터(T3)에서 발생할 수 있는 누설 전류 문제가 제거되고 안정적으로 동작하게 된다.
제4 트랜지스터(T4)는 n형 트랜지스터로 이루어져 산화물 반도체로 형성된 반도체층을 가지며, 구동 트랜지스터(T1)의 게이트 전극(G1) 및 유지 축전기(Cst)의 제2 유지 전극(E2)을 초기화시키는 역할을 한다. 게이트 전극(G4)은 전단 반전 스캔선(152-1)과 연결되어 있고, 제1 전극(S4)은 초기화 전압선(127)과 연결되어 있다. 제4 트랜지스터(T4)의 제2 전극(D4)은 제3 트랜지스터(T3)의 제2 전극(D3)을 경유하여 유지 축전기(Cst)의 제2 유지 전극(E2) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 연결되어 있다. 제4 트랜지스터(T4)는 전단 반전 스캔선(152-1)을 통해 전달받은 전단 반전 스캔 신호(Sn-1') 중 고전압에 의하여 턴 온 되며, 이 때, 초기화 전압(Vint)을 구동 트랜지스터(T1)의 게이트 전극(G1) 및 유지 축전기(Cst)의 제2 유지 전극(E2)에 전달한다. 이에 따라 구동 트랜지스터(T1)의 게이트 전극(G1)의 게이트 전압 및 유지 축전기(Cst)가 초기화된다. 초기화 전압(Vint)는 저전압값을 가져 구동 트랜지스터(T1)를 턴 온 시킬 수 있는 전압일 수 있다.
제5 트랜지스터(T5)는 p형 트랜지스터로 이루어져 다결정 반도체로 형성된 반도체층을 가지며, 구동 전압(ELVDD)을 구동 트랜지스터(T1)에 전달시키는 역할을 한다. 게이트 전극(G5)은 발광 제어선(153)과 연결되어 있고, 제1 전극(S5)은 구동 전압선(172)과 연결되어 있다. 제5 트랜지스터(T5)의 제2 전극(D5)은 구동 트랜지스터(T1)의 제1 전극(S1)과 연결되어 있다.
제6 트랜지스터(T6)는 제5 트랜지스터(T5)와 같이, p형 트랜지스터로 이루어져 다결정 반도체로 형성된 반도체층을 가지며, 구동 트랜지스터(T1)에서 출력되는 구동 전류(Id)를 유기 발광 다이오드(OLED)로 전달하는 역할을 한다. 게이트 전극(G6)은 발광 제어선(153)과 연결되어 있고, 제1 전극(S6)은 구동 트랜지스터(T1)의 제2 전극(D1)과 연결되어 있다. 제6 트랜지스터(T6)의 제2 전극(D6)은 유기 발광 다이오드(OLED)의 애노드와 연결되어 있다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 발광 제어선(153)을 통해 전달받은 발광 제어 신호(EM) 중 저전압에 따라 동시에 턴 온되며, 제5 트랜지스터(T5)를 통하여 구동 전압(ELVDD)이 구동 트랜지스터(T1)의 제1 전극(S1)에 인가되면, 구동 트랜지스터(T1)의 게이트 전극(S1)의 전압(즉, 유지 축전기(Cst)의 제2 유지 전극(E2)의 전압)에 따라서 구동 트랜지스터(T1)가 구동 전류(Id)를 출력한다. 출력된 구동 전류(Id)는 제6 트랜지스터(T6)를 통하여 유기 발광 다이오드(OLED)에 전달된다. 유기 발광 다이오드(OLED)에 전류(Ioled)가 흐르게 되면서 유기 발광 다이오드(OLED)가 빛을 방출한다.
제7 트랜지스터(T7)는 n형 트랜지스터로 이루어져 산화물 반도체로 형성된 반도체층을 가지며, 유기 발광 다이오드(OLED)의 애노드를 초기화시키는 역할을 한다. 게이트 전극(G7)은 바이패스 제어선(152-1')과 연결되어 있고, 제1 전극(S7)은 유기 발광 다이오드(OLED)의 애노드와 연결되어 있고, 제2 전극(D7)은 초기화 전압선(127)과 연결되어 있다. 바이패스 제어선(152-1')은 전전단 반전 스캔선에 연결되어 있을 수 있으며, 바이패스 신호(GB)는 전단 반전 스캔 신호(Sn-1')보다 하나 빠른 반전 스캔 신호(전전단 반전 스캔 신호)가 인가될 수 있다. 실시예에 따라서는 바이패스 제어선(152-1')은 전전단 반전 스캔선에 연결되지 않고 전단 반전 스캔 신호(Sn-1')와 별개의 신호를 전달할 수도 있다. 바이패스 신호(GB) 중 고전압에 따라서 제7 트랜지스터(T7)가 턴 온 되면 초기화 전압(Vint)이 유기 발광 다이오드(OLED)의 애노드로 인가되어 초기화된다.
유지 축전기(Cst)의 제1 유지 전극(E1)은 구동 전압선(172)과 연결되어 있으며, 제2 유지 전극(E2)은 구동 트랜지스터(T1)의 게이트 전극(G1), 제3 트랜지스터(T3)의 제2 전극(D3) 및 제4 트랜지스터(T4)의 제2 전극(D4)과 연결되어 있다. 그 결과 제2 유지 전극(E2)은 구동 트랜지스터(T1)의 게이트 전극(G1)의 전압을 결정하며, 제3 트랜지스터(T3)의 제2 전극(D3)을 통하여 데이터 전압(Dm)을 인가 받거나, 제4 트랜지스터(T4)의 제2 전극(D4)을 통하여 초기화 전압(Vint)을 인가 받는다.
한편, 유기 발광 다이오드(OLED)의 애노드 전극은 제6 트랜지스터(T6)의 제2 전극(D6) 및 제7 트랜지스터(T7)의 제1 전극(S7)과 연결되어 있으며, 캐소드 전극은 공통 전압(ELVSS)을 전달하는 공통 전압선(741)과 연결되어 있다.
도 1의 실시예에서 화소 회로는 7개의 트랜지스터(T1 내지 T7)와 1개의 축전기(Cst)를 포함하지만 이에 제한되지 않으며, 트랜지스터의 수와 축전기의 수, 그리고 이들의 연결은 다양하게 변경 가능하다.
일 실시예에 따른 유기 발광 표시 장치의 한 화소의 동작에 대해 도 1 및 도 2를 참고하여 설명한다.
초기화 구간은 크게 바이패스 신호(GB)가 인가되는 구간(전전단 반전 스캔 신호가 인가되는 구간)과 전단 반전 스캔선(152-1)을 통하여 전단 반전 스캔 신호(Sn-1')가 인가되는 구간으로 구분될 수 있다.
먼저, 고전압의 바이패스 신호(GB)가 인가되는 구간에는 제7 트랜지스터(T7)가 동작한다. 즉, 초기화 구간 중 바이패스 신호(GB), 즉 전전단 반전 스캔 신호가 인가되면, 그 중 고전압에 의하여 제7 트랜지스터(T7)가 턴 온 되어 초기화 전압(Vint)이 제7 트랜지스터(T7)를 통해 유기 발광 다이오드(OLED)의 애노드로 인가된다. 그 결과 유기 발광 다이오드(OLED)의 애노드도 초기화된다.
그 후, 전단 반전 스캔선(152-1)을 통하여 고전압의 전단 반전 스캔 신호(Sn-1')가 인가되는 구간에는 제4 트랜지스터(T4)가 켜져, 초기화 전압(Vint)이 제4 트랜지스터(T4)를 통해 구동 트랜지스터(T1)의 게이트 전극(G1) 및 유지 축전기(Cst)의 제2 유지 전극(E2)에 인가된다. 그 결과 구동 트랜지스터(T1) 및 유지 축전기(Cst)가 초기화된다. 초기화 전압(Vint)은 저전압 값을 가져 구동 트랜지스터(T1)가 턴 온 될 수 있다.
이후, 데이터 기입 구간 동안 스캔선(151) 및 본단 반전 스캔선(151-1)을 통해 저전압의 스캔 신호(Sn) 및 고전압의 반전 스캔 신호(Sn')가 화소(PX)로 공급된다.　저전압의 스캔 신호(Sn)에 의하여 제2 트랜지스터(T2)가 턴 온되며, 고전압의 반전 스캔 신호(Sn')에 의하여 제3 트랜지스터(T3)가 턴 온된다.
제2 트랜지스터(T2)가 턴 온 되면, 데이터 전압(Dm)가 제2 트랜지스터(T2)를 지나 구동 트랜지스터(T1)의 제1 전극(S1)으로 입력된다.
또한, 데이터 기입 구간 동안 제3 트랜지스터(T3)가 턴 온 되고, 그 결과 구동 트랜지스터(T1)의 제2 전극(D2)은 게이트 전극(G1) 및 유지 축전기(Cst)의 제2 유지 전극(E2)과 전기적으로 연결된다. 구동 트랜지스터(T1)의 게이트 전극(G1)과 제2 전극(D2)이 연결되어 다이오드 연결된다. 또한, 구동 트랜지스터(T1)는 초기화 구간 동안 게이트 전극(G1)에 저전압(초기화 전압(Vint))가 인가되어 있어 턴 온 된 상태이다. 그 결과 구동 트랜지스터(T1)의 제1 전극(S1)으로 입력되는 데이터 전압(Dm)는 구동 트랜지스터(T1)의 채널을 지나 제2 전극(D1)에서 출력된 후 제3 트랜지스터(T3)를 거쳐 유지 축전기(Cst)의 제2 유지 전극(E2)에 저장된다.
이 때, 제2 유지 전극(E2)에 인가되는 전압은 구동 트랜지스터(T1)의 문턱전압(Vth)에 따라 변경된다. 즉, 구동 트랜지스터(T1)의 제1 전극(S1)에 데이터 전압(Dm)이 걸리고, 구동 트랜지스터(T1)의 게이트 전극(G1)에 초기화 전압(Vint)이 걸리는 경우, 제2 전극(D1)으로 출력되는 전압은 Vgs + Vth를 가질 수 있다. 여기서 Vgs는 구동 트랜지스터(T1)의 게이트 전극(G1)과 제1 전극(S1)에 걸리는 전압의 차이이므로 Dm - Vint 값을 가질 수 있다. 그러므로 제2 전극(D1)에서 출력되어 제2 유지 전극(E2)에 저장되는 전압은 Dm - Vint + Vth 값을 가질 수 있다.
그 후, 발광 구간 동안, 발광 제어선(153)으로부터 공급되는 발광 제어 신호(EM)가 저전압 값을 가져, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 켜진다. 그 결과 구동 트랜지스터(T1)의 제1 전극(S1)에는 구동 전압(ELVDD)이 인가되며, 구동 트랜지스터(T1)의 제2 전극(D1)은 유기 발광 다이오드(OLED)의 애노드 전극과 연결된다. 구동 트랜지스터(T1)는 게이트 전극(G1)의 전압과 제1 전극(S1)의 전압(즉, 구동 전압(ELVDD)) 간의 전압 차에 따라 구동 전류(Id)가 발생한다. 구동 트랜지스터(T1)의 구동 전류(Id)는 Vgs - Vth의 제곱값에 비례한 값을 가질 수 있다. 여기서 Vgs의 값은 유지 축전기(Cst)의 양단에 걸리는 전압차와 같으며, Vgs 값은 Vg - Vs의 값이므로 Dm - Vint + Vth - ELVDD 값을 가진다. 여기서 Vth값을 빼서 Vgs - Vth의 값을 구하면, Dm - Vint - ELVDD값을 가진다. 즉, 구동 트랜지스터(T1)의 구동 전류(Id)는 구동 트랜지스터(T1)의 문턱 전압(Vth)에 무관한 전류를 출력으로 가진다.
그러므로, 각 화소(PX)에 위치하는 구동 트랜지스터(T1)가 공정 산포로 인해 서로 다른 문턱 전압(Vth)을 가지더라도 구동 트랜지스터(T1)의 출력 전류를 일정하게 할 수 있어, 특성의 불균일성을 개선할 수 있다.
이상의 계산식에서 Vth 값은 다결정 반도체를 사용하는 P형 트랜지스터인 경우 0보다 약간 큰 값이나 또는 음의 값을 가질 수 있다. 또한, 전압을 계산하는 방향에 따라 + 및 -의 표현이 변경될 수 있다. 하지만, 구동 트랜지스터(T1)의 출력 전류인 구동 전류(Id)를 문턱 전압(Vth)에 무관한 값을 가지도록 할 수 있다는 점에는 변함이 없다.
이상과 같은 발광 구간이 종료하면 다시 초기화 구간이 위치하여 처음부터 다시 같은 동작을 반복하게 된다.
복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 제1 전극 및 제2 전극은 전압 또는 전류가 인가되는 방향에 따라서 하나는 소스 전극이고 다른 하나는 드레인 전극이 될 수 있다.
한편, 실시예에 따라서는 초기화 구간에서의 제7 트랜지스터(T7)가 유기 발광 다이오드(OLED)의 애노드 전극을 초기화시키면서, 구동 트랜지스터(T1)가 실제 턴 온 되지 않는 조건에서 방출하는 소량의 전류도 유기 발광 다이오드(OLED)쪽으로 흐르지 못하도록 할 수 있다. 이때 소량의 전류는 바이패스 전류(Ibp)로 제7 트랜지스터(T7)를 통해 초기화 전압(Vint)단으로 방출된다. 그 결과 유기 발광 다이오드(OLED)가 불필요한 빛을 방출하지 않게 되어, 블랙 계조를 더욱 명확하게 표시하고, 대비비(contrast ratio)도 향상시키도록 할 수 있다.
이상과 같이 동작하는 화소(PX)에서 중첩층(125)에는 구동 전압(ELVDD)이 일정하게 인가되고 있다. 일정한 전압이 인가되는 것은 중첩층(125) 자체가 특정 전하가 주입되면서 전위가 변하는 것을 막으며, 중첩층(125)과 중첩하는 제3 트랜지스터(T3)의 산화물 반도체층의 전압도 쉽게 변하지 않도록 한다. 그 결과 제3 트랜지스터(T3)의 특성이 향상되며, 산화물 반도체를 사용하는 트랜지스터가 가지는 누설 전류문제를 제거하고, 안정적으로 동작하도록 한다. 제3 트랜지스터(T3)에 누설 전류가 발생하면, 초기화 전압(Vint)이 유지 축전기(Cst)의 제2 유지 전극(E2)으로 인가되게 되어 유지 축전기(Cst)에 저장된 전압이 변하게 된다. 이는 구동 트랜지스터(T1)의 게이트 전극(G1)의 전압이 변하는 것을 의미하며, 그 결과 구동 트랜지스터(T1)가 출력하는 출력 전류가 변하고, 그에 따라 유기 발광 다이오드(OLED)의 표시 휘도가 변경되는 문제가 발생할 수 있다. 이에 제3 트랜지스터(T3)에서의 누설 전류 문제는 표시 품질에 큰 영향을 주므로 이를 차단할 필요가 있고, 본 발명에 따르면 중첩층(125)에 의하여 누설 전류를 제거하고 안정적인 표시 품질을 가지도록 한다.
이하에서는 도 3 내지 도 5를 통하여 일 실시예에 따른 유기 발광 표시 장치의 화소 및 중첩층(125)의 배치 및 연결에 대해서 살펴본다.
도 3은 일 실시예에 따른 유기 발광 표시 장치의 한 화소 영역의 배치도이고, 도 4는 도 3에서 IV-IV선을 따라 자른 단면도이고, 도 5는 도 3에서 V-V선을 따라 자른 단면도이다.
도 3 내지 도 5를 참고하면, 일 실시예에 따른 유기 발광 표시 장치는 주로 제1 방향을 따라 연장하며 스캔 신호(Sn), 반전 스캔 신호(Sn'), 전단 반전 스캔 신호(Sn-1'), 발광 제어 신호(EM), 바이패스 신호(GB) 및 초기화 전압(Vint)을 각각 전달하는 스캔선(151), 본단 반전 스캔선(151-1), 전단 반전 스캔선(152-1), 발광 제어선(153), 바이패스 제어선(152-1'), 및 초기화 전압선(127)을 포함한다. 바이패스 신호(GB)는 전전단 반전 스캔 신호일 수 있으며, 전전단 반전 스캔선(152-1')을 통해 전달된다. 유기 발광 표시 장치는 제1 방향과 교차하는 제2 방향을 따라 연장하며 데이터 전압(Dm) 및 구동 전압(ELVDD)을 각각 전달하는 데이터선(171) 및 구동 전압선(172)을 포함한다.
유기 발광 표시 장치에서 하나의 화소(PX)는 구동 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 유지 축전기(Cst), 및 유기 발광 다이오드(OLED)를 포함한다.
또한, 도 3 내지 도 5에 따른 유기 발광 표시 장치는 도전 특성을 가지는 금속이나 이에 준하는 반도체 물질로 형성된 중첩층(125)을 더 포함한다. 중첩층(125)은 산화물 반도체로 형성된 반도체층의 아래에 위치하며, 제3 트랜지스터(T3)의 채널과 평면상 중첩하며, 제3 트랜지스터(T3)의 제1 전극 및 제2 전극과는 적어도 일부 중첩할 수 있다. 도 5를 참고하면, 중첩층(125)은 오프닝(66)을 통하여 인접하는 화소(PX)에서 구동 전압선(172)과 연결되어 구동 전압(ELVDD)를 인가 받는다. 구동 전압(ELVDD)이 인가된 중첩층(125)은 제3 트랜지스터(T3)의 채널을 구성하는 산화물 반도체가 전압을 일정하게 유지할 수 있도록 잡아주는 역할을 하며, 그 결과 제3 트랜지스터(T3)가 누설 전류가 발생하지 않고 안정적으로 동작하도록 하는 역할을 수행한다.
유기 발광 다이오드(OLED)는 애노드 전극, 유기 발광층 및 캐소드 전극으로 이루어진다.
구동 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)는 크게 두 종류로 구분되며, 이는 각각의 채널(channel)을 구성하는 물질에 의하여 구분된다. 즉, 산화문 반도체로 형성되어 n형 트랜지스터 특성을 가지는 스위칭 트랜지스터 그룹과 다결정 반도체로 형성되어 p형 트랜지스터 특성을 가지는 구동 트랜지스터 그룹으로 구분된다.
도 3의 실시예에서는 구동 트랜지스터 그룹은 구동 트랜지스터(T1), 제2 트랜지스터(T2), 제5 트랜지스터(T5), 및 제6 트랜지스터(T6)를 포함한다. 또한, 스위칭 트랜지스터 그룹으로는 나머지 트랜지스터, 즉, 제3 트랜지스터(T3), 제4 트랜지스터(T4), 및 제7 트랜지스터(T7)를 포함한다.
각 트랜지스터 그룹에 속하는 트랜지스터들은 서로 연결된 구조의 반도체층을 포함하면서 형성될 수 있다.
먼저, 구동 트랜지스터 그룹의 다결정 반도체층(130)의 구조를 살펴본다. 다결정 반도체층(130)은 제1 다결정 반도체층(131), 제2 다결정 반도체층(132) 및 이들을 연결하는 제3 다결정 반도체층(133)을 포함한다.
제1 다결정 반도체층(131)은 도 3에서 좌측에 제2 방향으로 길게 연장된 구조를 가지며, 제2 트랜지스터(T2) 및 제5 트랜지스터(T5)의 채널이 형성되어 있다. 제2 트랜지스터(T2)의 채널 및 제5 트랜지스터(T5)의 채널을 제외한 부분에는 도핑되어 배선과 같은 특성을 가진다.
제2 다결정 반도체층(132)은 도 3에서 우측에 제2 방향으로 길게 연장된 구조를 가지며, 제6 트랜지스터(T6)의 채널이 형성되어 있다. 제6 트랜지스터(T6)의 채널을 제외한 부분에는 도핑되어 배선과 같은 특성을 가진다.
제3 다결정 반도체층(133)은 제1 다결정 반도체층(131) 및 제2 다결정 반도체층(132)을 연결하며, U자형 구조를 포함한다. 제3 다결정 반도체층(133)은 구동 트랜지스터(T1)의 채널을 포함하며, 그 외의 부분은 도핑되어 배선과 같은 특성을 가진다.
뿐만 아니라 다결정 반도체층(130)에는 구동 트랜지스터(T1), 제2 트랜지스터(T2), 제5 트랜지스터(T5), 및 제6 트랜지스터(T6)의 제1 전극 및 제2 전극 중 적어도 일부가 형성되어 있다. 제1 전극 및 제2 전극은 도핑 영역에 위치하며, 인접하는 트랜지스터를 전기적으로 연결되도록 한다.
구동 트랜지스터 그룹에 속하는 구동 트랜지스터(T1), 제2 트랜지스터(T2), 제5 트랜지스터(T5), 및 제6 트랜지스터(T6)의 채널 각각은 각 게이트 전극과 중첩하고, 제1 전극 및 제2 전극의 사이에 위치한다. 구동 트랜지스터 그룹에 속하는 구동 트랜지스터(T1), 제2 트랜지스터(T2), 제5 트랜지스터(T5), 및 제6 트랜지스터(T6)는 실질적으로 동일한 적층 구조를 가진다. 이하에서는 구동 트랜지스터 그룹에 속하는 구동 트랜지스터(T1), 제2 트랜지스터(T2), 제5 트랜지스터(T5), 및 제6 트랜지스터(T6)의 구조를 살펴본다.
구동 트랜지스터(T1)는 채널, 게이트 전극(155), 제1 전극(S1) 및 제2 전극(D1)을 포함한다. 구동 트랜지스터(T1)의 채널은 제1 전극(S1)과 제2 전극(D1) 사이이며, 게이트 전극(155)과 평면상 중첩한다. 채널은 제3 다결정 반도체층(133)상이며, U자 모양으로 굴곡되어 있는데, 이는 제한된 영역내에서 채널의 길이를 길게 형성하기 위함이다. 채널의 길이가 길어짐에 따라 구동 트랜지스터(T1)의 게이트 전극(155)에 인가되는 게이트 전압(Vg)의 구동 범위(driving range)가 넓어지며, 게이트 전압(Vg)에 따라 구동 전류(Id)가 일정하게 증가하게 된다. 그 결과, 게이트 전압(Vg)의 크기를 변화시켜 유기 발광 다이오드(OLED)에서 방출되는 광의 계조를 보다 세밀하게 제어할 수 있으며, 유기 발광 표시 장치의 표시 품질도 향상시킬 수 있다. 또한, 채널이 한 방향으로 연장되지 않고 여러 방향으로 연장되므로, 제조 공정에서 방향성에 따른 영향이 상쇄되어 공정 산포 영향이 줄어드는 장점도 있다. 따라서 공정 산포로 인해 구동 트랜지스터(T1)의 특성이 표시 장치의 영역에 따라 달라짐으로 인해 발생할 수 있는 얼룩 불량(예컨대, 동일한 데이터 전압(Dm)이 인가되더라도 화소에 따라 휘도 차가 발생) 같은 화질 저하를 방지할 수 있다. 이러한 채널의 형상은 도시된 U자 모양에 한정되지 않으며, Ω형, S형 등 다양할 수 있다.
게이트 전극(155)은 채널과 평면상 중첩한다. 제1 전극(S1) 및 제2 전극(S2)은 채널의 양측에 각각 위치한다. 게이트 전극(155)의 위에는 유지선(126)의 확장된 부분이 절연되어 위치한다. 유지선(126)의 확장된 부분은 게이트 전극(155)과 제2 게이트 절연막을 사이에 두고 평면상 중첩하여 유지 축전기(Cst)를 구성한다. 유지선(126)의 확장된 부분은 유지 축전기(Cst)의 제1 유지 전극(도 1의 E1)이며, 게이트 전극(155)은 제2 유지 전극(도 1의 E2)을 이룬다. 유지선(126)의 확장된 부분은 게이트 전극(155)이 제1 데이터 연결 부재(71)와 연결될 수 있도록 개구(56)가 형성되어 있다. 개구(56)의 내에서 게이트 전극(155)의 상부면과 제1 데이터 연결 부재(71)가 오프닝(61)을 통하여 전기적으로 연결된다. 제1 데이터 연결 부재(71)는 제3 트랜지스터(T3)의 제2 전극(D3)과 연결되어 구동 트랜지스터(T1)의 게이트 전극(155)과 제3 트랜지스터(T3)의 제2 전극(D3)을 연결시킨다.
제2 트랜지스터(T2)의 게이트 전극은 스캔선(151)의 일부일 수 있다. 제2 트랜지스터(T2)의 제1 전극(S2)에는 데이터선(171)이 오프닝(62)을 통해 연결되어 있으며, 제1 전극(S2) 및 제2 전극(D2)이 제1 다결정 반도체층(131) 상에 위치할 수 있다.
제5 트랜지스터(T5)의 게이트 전극은 발광 제어선(153)의 일부일 수 있다. 제5 트랜지스터(T5)의 제1 전극(S5)에는 구동 전압선(172)이 오프닝(67)을 통해 연결되어 있으며, 제2 전극(D5)는 제1 다결정 반도체층(131)을 통하여 구동 트랜지스터(T1)의 제1 전극(S1)과 연결되어 있다.
제6 트랜지스터(T6)의 게이트 전극은 발광 제어선(153)의 일부일 수 있다. 제6 트랜지스터(T6)의 제2 전극(D6)은 오프닝(64)을 통해 전단의 산화물 반도체층(135)을 통하여 제7 트랜지스터(T7)의 제1 전극(S7)과 연결되어 있으며, 또한, 유기 발광 다이오드(OLED)의 애노드 전극과도 연결되어 있다. 또한, 제1 전극(S6)은 제2 다결정 반도체층(132)을 통하여 구동 트랜지스터(T1)의 제2 전극(D1)과 연결되어 있다.
한편, 스위칭 트랜지스터 그룹의 산화물 반도체층(135)은 다결정 반도체층(130)과 다른 층상 위치에 형성되어 있으며, 하나의 길게 연장되어 있는 구조를 가진다. 산화물 반도체층(135)은 게이트 전극(155) 및 유지선(126)보다 높은 층에 위치한다. 하나의 길게 연장되어 있는 산화물 반도체층(135)에는 제3 트랜지스터(T3)의 채널, 제4 트랜지스터(T4)의 채널, 및 제7 트랜지스터(T7)의 채널을 포함한다. 또한, 산화물 반도체층(135)에서 제3 트랜지스터(T3)의 채널, 제4 트랜지스터(T4)의 채널, 및 제7 트랜지스터(T7)의 채널을 제외한 부분에는 도핑되어 배선과 같은 특성을 가진다. 이중 제7 트랜지스터(T7)의 채널은 하부에 위치하는 화소(PX)에 포함되며, 본 단의 화소(PX)에는 상측에 위치하는 산화물 반도체층(135)에 위치하는 제7 트랜지스터(T7)가 포함된다.
뿐만 아니라 산화물 반도체층(135)에는 제3 트랜지스터(T3)의 채널, 제4 트랜지스터(T4)의 채널, 및 제7 트랜지스터(T7)의 제1 전극 및 제2 전극 중 적어도 일부도 형성되어 있다. 제1 전극 및 제2 전극은 도핑 영역에 위치하며, 인접하는 트랜지스터를 전기적으로 연결되도록 한다.
스위칭 트랜지스터 그룹에 속하는 제3 트랜지스터(T3)의 채널, 제4 트랜지스터(T4)의 채널, 및 제7 트랜지스터(T7)의 채널 각각은 각 게이트 전극과 중첩하고 제1 전극 및 제2 전극 사이에 위치한다. 스위칭 트랜지스터 그룹에 속하는 제3 트랜지스터(T3)의 채널, 제4 트랜지스터(T4)의 채널, 및 제7 트랜지스터(T7)는 실질적으로 동일한 적층 구조를 가진다. 이하에서는 스위칭 트랜지스터 그룹에 속하는 제3 트랜지스터(T3)의 채널, 제4 트랜지스터(T4)의 채널, 및 제7 트랜지스터(T7)의 구조를 살펴본다.
제3 트랜지스터(T3)의 채널은 본단 반전 스캔선(151-1)과 산화물 반도체층(135)이 만나는 부분에 형성되어 있다. 또한, 제3 트랜지스터(T3)의 게이트 전극(G3)은 본단 반전 스캔선(151-1)의 일부일 수 있다. 제3 트랜지스터(T3)의 제1 전극(S3)은 제3 데이터 연결 부재(73)를 통하여 제2 다결정 반도체층(132)과 연결되며, 그 결과 제6 트랜지스터(T6)의 제1 전극(S6) 및 구동 트랜지스터(T1)의 제2 전극(D1)과 연결되어 있다. 제3 트랜지스터(T3)의 제2 전극(D3)은 제1 데이터 연결 부재(71)가 오프닝(61-1)을 통해 연결되어 있다.
제3 트랜지스터(T3)의 채널의 아래에는 중첩층(125)이 형성되어 있다. 중첩층(125)은 제3 트랜지스터(T3)의 채널과 평면상 중첩하며, 제3 트랜지스터(T3)의 제1 전극(S3) 및 제2 전극(D3)과는 적어도 일부 중첩할 수 있으며, 실시예에 따라서는 전부 중첩할 수도 있다.
중첩층(125)은 제3 트랜지스터(T3)의 채널과 중첩하는 부분과 이와 연결되어 있는 연결부를 포함한다. 도 3을 참고하면, 중첩층(125)의 연결부는 중첩층(125)의 채널과 중첩하는 부분으로부터 우측 화소(PX)를 향하여 연장되며, 우측 화소(PX)에서 오프닝(66)을 통하여 구동 전압선(172)과 연결되어 구동 전압(ELVDD)를 인가 받는다. 중첩층(125)은 제2 게이트 도전체에 형성되어 있다.
중첩층(125)의 연결부는 우측 화소(PX)에서 오프닝(66)을 통하여 구동 전압선(172)과 연결되어 구동 전압(ELVDD)를 인가 받는다. 구동 전압선(172)은 확장부를 가지며, 확장부가 중첩층(125)과 오프닝(66)을 통하여 전기적으로 연결되어 중첩층(125)에 구동 전압(ELVDD)을 전달한다. 오프닝(66)은 제3 게이트 절연막(143), 제4 게이트 절연막(144), 및 층간 절연막(160)에 걸쳐 형성되어 있다.
제3 트랜지스터(T3)에서 누설 전류를 제거하기 위하여 두 개의 트랜지스터를 포함하는 구조(두 개의 트랜지스터의 게이트 전극에 동일한 신호가 인가되어 일측 트랜지스터로 입력된 것이 타측 트랜지스터로 출력되는 구조)로 형성할 수 있지만, 본 실시예에서는 중첩층(125)에 의하여 누설 전류가 줄기 때문에 두 개의 트랜지스터를 포함하는 구조를 포함하지 않고 형성할 수 있다. 이는 고해상도의 화소로 개발되면서, 실제 화소를 형성할 공간이 줄어드는 문제가 있는데, 화소가 작은 면적 내에도 형성될 수 있도록 하는 장점을 가진다.
제4 트랜지스터(T4)의 채널은 전단 반전 스캔선(152-1)과 산화물 반도체층(135)이 만나는 부분에 형성되어 있다. 제4 트랜지스터(T4)의 게이트 전극(G4)은 전단 반전 스캔선(152-1)의 일부일 수 있다. 제4 트랜지스터(T4)의 제1 전극(S4)에는 제2 데이터 연결 부재(72)가 오프닝(65-1)을 통해 연결되어 초기화 전압(Vint)이 인가되며, 제4 트랜지스터(T4)의 제2 전극(D2)에는 제1 데이터 연결 부재(71)가 오프닝(61-1)을 통해 연결되어 있다.
제7 트랜지스터(T7)의 채널은 바이패스 제어선(152-1')과 산화물 반도체층(135)이 만나는 부분에 형성되어 있다. 제7 트랜지스터(T7)의 게이트 전극은 바이패스 제어선(152-1')의 일부일 수 있으며, 바이패스 제어선(152-1')은 전전단 반전 스캔선과 전기적으로 연결되어 있을 수 있다. 제7 트랜지스터(T7)의 제1 전극(S7)은 제4 데이터 연결 부재(74)와 오프닝(64-1)을 통하여 연결되며, 유기 발광 다이오드(OLED)의 애노드 전극과도 전기적으로 연결되어 있다. 또한, 제2 전극(D7)은 제2 데이터 연결 부재(72)가 오프닝(65-1)을 통해 연결되어 초기화 전압(Vint)이 인가된다.
한편, 유지 축전기(Cst)는 제2 게이트 절연막(142)을 사이에 두고 중첩하는 제1 유지 전극(E1)과 제2 유지 전극(E2)을 포함한다. 제2 유지 전극(E2)은 구동 트랜지스터(T1)의 게이트 전극(155)에 해당하고, 제1 유지 전극(E1)은 유지선(126)의 확장된 부분일 수 있다. 여기서, 제2 게이트 절연막(142)은 유전체가 되며, 유지 축전기(Cst)에서 축전된 전하와 제1 및 제2 유지 전극들(E1, E2) 사이의 전압에 의해 정전 용량(capacitance)이 결정된다. 게이트 전극(155)을 제2 유지 전극(E2)으로 사용함으로써, 화소 내에서 큰 면적을 차지하는 구동 트랜지스터(T1)의 채널에 의해 좁아진 공간에서 유지 축전기(Cst)를 형성할 수 있는 공간을 확보할 수 있다.
제1 유지 전극(E1)에는 구동 전압선(172)이 오프닝(68)을 통해 연결되어 있다. 따라서 유지 축전기(Cst)는 구동 전압선(172)을 통해 제1 유지 전극(E1)에 전달된 구동 전압(ELVDD)과 게이트 전극(155)의 게이트 전압(Vg) 간의 차에 대응하는 전하를 저장한다.
제1 데이터 연결 부재(71)는 유지선(126)에 형성된 개구(56)를 통하여 게이트 전극(155)과 연결되는 일단과 산화물 반도체층(135)에 위치하는 제3 트랜지스터(T3)의 제2 전극(D3)과 연결되는 타단을 포함한다. 제1 데이터 연결 부재(71)가 게이트 전극(155)과는 오프닝(61)을 통하여 연결되며, 산화물 반도체층(135)과는 오프닝(61-1)을 통하여 연결되어 있다.
제2 데이터 연결 부재(72)는 오프닝(65)을 통해 초기화 전압선(127)과 연결되어 있는 일단과 오프닝(65-1)을 통하여 산화물 반도체층(135)에 위치하는 제7 트랜지스터(T7)의 제2 전극(D7) 및 제4 트랜지스터(T4)의 제1 전극(S4)과 연결되는 타단을 포함한다.
산화물 반도체층(135)과 제2 다결정 반도체층(132)은 제3 데이터 연결 부재(73) 및 제4 데이터 연결 부재(74)를 통하여 서로 전기적으로 연결되어 있다.
제3 데이터 연결 부재(73)는 오프닝(63)을 통하여 제2 다결정 반도체층(132)과 연결되며, 오프닝(63-1)을 통하여 산화물 반도체층(135)과 연결된다. 그 결과 구동 트랜지스터(T1)의 제2 전극(D1)과 제3 트랜지스터(T3)의 제1 전극(S3)이 전기적으로 연결된다.
또한, 제4 데이터 연결 부재(74)는 오프닝(64)을 통하여 제2 다결정 반도체층(132)과 연결되며, 오프닝(64-1)을 통하여 산화물 반도체층(135)과 연결된다. 그 결과 제6 트랜지스터(T6)의 제2 전극(D6)과 제7 트랜지스터(T7)의 제1 전극(S7)이 전기적으로 연결되며, 도시하지 않았지만, 유기 발광 다이오드(OLED)의 애노드 전극과도 전기적으로 연결된다. 유기 발광 다이오드(OLED)의 애노드 전극과 전기적으로 연결될 때에는 추가적인 연결 부재(도시하지 않음)를 통하여 연결될 수도 있다.
이하에서는 도 4 및 도 5를 중심으로 하여 실시예에 따른 유기 발광 표시 장치의 단면상 구조에 대해 적층 순서에 따라 설명한다.
일 실시예에 따른 유기 발광 표시 장치는 유리와 같은 딱딱한(rigid)한 기판이나 플라스틱, 또는 폴리 이미드(PI)와 같은 플렉서블한 재질로 형성된 기판을 사용한다.
기판(110) 위에는 배리어층(111)이 위치하고, 배리어층(111) 위에는 버퍼층(112)이 위치한다. 배리어층(111) 및 버퍼층(112)은 산화 규소, 질화 규소, 산화 알루미늄 등의 무기 절연 물질을 포함할 수 있으며, 또한, 폴리이미드 아크릴(에폭시 첨가) 등의 유기 절연 물질을 포함할 수도 있다.
버퍼층(112) 위에는 구동 트랜지스터 그룹에 포함된 트랜지스터를 위한 반도체층이 형성된다. 즉, 다결정 반도체층(130)이 위치하며, 다결정 반도체층(130)은 구동 트랜지스터(T1), 제2 트랜지스터(T2), 제5 트랜지스터(T5), 및 제6 트랜지스터(T6)의 채널을 포함하며, 이들 트랜지스터의 제1 전극 또는 제2 전극을 포함할 수 있다.
다결정 반도체층(130)의 위에는 이를 덮는 제1 게이트 절연막(141)이 위치한다.
제1 게이트 절연막(141) 위에는 구동 트랜지스터 그룹에 포함된 트랜지스터들의 게이트 전극과 스캔선(151) 및 발광 제어선(153)을 포함하는 제1 게이트 도전체가 위치한다. 구동 트랜지스터 그룹에 포함된 트랜지스터들의 게이트 전극은 각 구동 트랜지스터 그룹에 포함된 트랜지스터들의 채널과 중첩한다. 스캔선(151) 및 발광 제어선(153)은 제1 방향으로 연장되어 있다.
제1 게이트 도전체를 좀 더 구체적으로 살펴보면 아래와 같다.
스캔선(151)은 제1 방향으로 연장되며, 제1 다결정 반도체층(131)과 중첩하는 부분이 제2 트랜지스터(T2)의 게이트 전극으로 동작한다.
발광 제어선(153)도 제1 방향으로 연장되며, 제1 다결정 반도체층(131)과 중첩하는 부분은 제5 트랜지스터(T5)의 게이트 전극으로 동작하며, 제2 다결정 반도체층(132)과 중첩하는 부분은 제6 트랜지스터(T6)의 게이트 전극으로 동작한다.
한편, 구동 트랜지스터(T1)의 게이트 전극(155)도 제1 게이트 도전체로 형성되며, 섬형 구조를 가진다.
제1 게이트 도전체 및 노출된 제1 게이트 절연막(141)위에는 이를 덮는 제2 게이트 절연막(142)이 위치한다.
제2 게이트 절연막(142)의 위에는 유지선(126), 초기화 전압선(127), 및 중첩층(125)을 포함하는 제2 게이트 도전체가 위치한다.
제2 게이트 도전체를 좀 더 구체적으로 살펴보면 아래와 같다.
유지선(126)은 제1 방향으로 연장되어 있으며, 확장부를 가진다. 유지선(126)의 확장부는 제1 유지 전극(E1)으로 역할을 하며, 제1 게이트 도전체로 형성되는 게이트 전극(155)의 일부분을 노출시키는 개구(56)를 가진다.
초기화 전압선(127)도 제1 방향으로 연장되어 있으며, 일정한 크기의 전압인 초기화 전압(Vint)을 전달한다.
중첩층(125)은 제3 트랜지스터(T3)의 채널이 형성될 부분에 위치하며, 섬형 구조를 가진다. 또한, 본 실시예에 따른 중첩층(125)은 우측에 위치하는 화소(PX)로 연장되어 우측에 위치하는 화소(PX)에서 구동 전압(ELVDD)를 인가받는 구조를 가진다.
제2 게이트 도전체 및 노출된 제2 게이트 절연막(142)의 위에는 이를 덮는 제3 게이트 절연막(143)이 위치한다.
제3 게이트 절연막(143)의 위에는 스위칭 트랜지스터 그룹에 포함된 트랜지스터를 위한 산화물 반도체층(135)이 형성된다. 산화물 반도체층(135)은 제3 트랜지스터(T3)의 채널, 제4 트랜지스터(T4)의 채널, 및 제7 트랜지스터(T7)의 채널을 포함하며, 이들 트랜지스터의 제1 전극 또는 제2 전극을 포함할 수 있다.
산화물 반도체층(135) 및 노출된 제3 게이트 절연막(143)의 위에는 이를 덮는 제4 게이트 절연막(144)이 위치한다. 도 4 및 도 5를 참고하면, 제4 게이트 절연막(144)은 전 영역에 걸쳐 형성되지만, 도 11 및 도 12에서와 같이 제4 게이트 절연막(144)은 그 위에 존재하는 제3 게이트 도전체와 함께 식각되어 평면 구조가 제3 게이트 도전체와 제4 게이트 절연막(144)이 동일하게 형성될 수도 있다.
제1 게이트 절연막(141), 제2 게이트 절연막(142), 제3 게이트 절연막(143) 및 제4 게이트 절연막(144)은 질화 규소, 산화 규소, 및 질산화 규소(SiON)와 같은 무기 절연 물질로 형성될 수 있다.
제4 게이트 절연막(144)의 위에는 스위칭 트랜지스터 그룹에 포함된 트랜지스터들의 게이트 전극과 본단 반전 스캔선(151-1), 전단 반전 스캔선(152-1), 및 바이패스 제어선(152-1')을 포함하는 제3 게이트 도전체가 위치한다.
제3 게이트 도전체를 좀 더 구체적으로 살펴보면 아래와 같다.
본단 반전 스캔선(151-1)은 제1 방향으로 연장되며, 산화물 반도체층(135)과 중첩하는 부분이 제3 트랜지스터(T3)의 게이트 전극으로 동작한다.
전단 반전 스캔선(152-1)도 제1 방향으로 연장되며, 상측으로 돌출된 부분으로 산화물 반도체층(135)와 중첩하는 부분은 제4 트랜지스터(T4)의 게이트 전극으로 동작한다.
바이패스 제어선(152-1')도 제1 방향으로 연장되며, 산화물 반도체층(135)과 중첩하는 부분이 제7 트랜지스터(T7)의 게이트 전극으로 동작한다. 특히, 본 실시예에서 바이패스 제어선(152-1')은 전단 화소(PX)에서 제4 트랜지스터(T4)의 게이트 전극과 연결되는 전단 반전 스캔선(152-1)와 동일한 선이다.
제3 게이트 도전체 위에는 이를 덮는 층간 절연막(160) 이 위치한다. 층간 절연막(160)은 질화 규소, 산화 규소, 및 질산화 규쇼(SiON)와 같은 무기 절연 물질로 형성될 수 있다.
층간 절연막(160), 제4 게이트 절연막(144), 제3 게이트 절연막(143), 제2 게이트 절연막(142), 및 제1 게이트 절연막(141)은 층간 절연막(160)위에 형성되는 데이터 도전체가 다른 도전체 또는 반도체층과 연결되도록 하기 위하여 오프닝이 형성될 수 있다. 이 때, 오프닝의 깊이가 매우 깊을 수도 있다. 이에 오프닝을 형성할 때, 일정 깊이까지의 오프닝과 깊이가 깊은 오프닝을 서로 다른 공정으로 형성하여 각 층에 가해지는 식각 부담을 줄일 수 있다.
층간 절연막(160)의 위에는 데이터선(171), 구동 전압선(172), 제1 데이터 연결 부재(71), 제2 데이터 연결 부재(72), 제3 데이터 연결 부재(73), 및 제4 데이터 연결 부재(74)를 포함하는 데이터 도전체가 위치한다.
데이터 도전체를 상세하게 살펴보면 아래와 같다.
데이터선(171)은 제2 방향으로 연장되어 있으며, 제1 다결정 반도체층(131)과 중첩하는 부분에서 오프닝(62)를 통하여 전기적으로 연결되어 데이터 전압을 제2 트랜지스터(T2)의 제1 전극(S2)으로 전달한다. 여기서 오프닝(62)은 제1 게이트 절연막(141), 제2 게이트 절연막(142), 제3 게이트 절연막(143), 제4 게이트 절연막(144), 및 층간 절연막(160)에 걸쳐 형성되어 있다.
구동 전압선(172)도 제2 방향으로 연장되어 있으며, 구동 전압(ELVDD)을 전달한다. 구동 전압선(172)은 제1 게이트 절연막(141), 제2 게이트 절연막(142), 제3 게이트 절연막(143), 제4 게이트 절연막(144), 및 층간 절연막(160)에 걸쳐 형성된 오프닝(67)을 통해 제5 트랜지스터(T5)의 제1 전극(S5)에 연결되어 있고, 제3 게이트 절연막(143), 제4 게이트 절연막(144), 및 층간 절연막(160)에 형성된 오프닝(68)을 통해 유지선(126)의 확장된 부분(제1 유지 전극(E1))과 연결되어 있다. 또한, 구동 전압선(172)은 확장부를 가지며, 확장부가 중첩층(125)과 오프닝(66)을 통하여 전기적으로 연결되어 중첩층(125)에 구동 전압(ELVDD)을 전달한다. 오프닝(66)은 제3 게이트 절연막(143), 제4 게이트 절연막(144), 및 층간 절연막(160)에 걸쳐 형성되어 있다.
제1 데이터 연결 부재(71)의 일단은 제2 게이트 절연막(142), 제3 게이트 절연막(143), 제4 게이트 절연막(144) 및 층간 절연막(160)에 형성된 오프닝(61)을 통하여 게이트 전극(155)과 연결되어 있으며, 타단은 제4 게이트 절연막(144) 및 층간 절연막(160)에 형성된 오프닝(61-1)을 통해 제3 트랜지스터(T3)의 제2 전극(D3) 및 제4 트랜지스터(T4)의 제2 전극(D4)과 연결되어 있다.
제2 데이터 연결 부재(72)의 일단은 제4 게이트 절연막(144) 및 층간 절연막(160)에 형성된 오프닝(65-1)을 통해 제4 트랜지스터(T4)의 제1 전극(S4) 및 제7 트랜지스터(T7)의 제2 전극(D7)과 연결되어 있고, 타단은 제3 게이트 절연막(143), 제4 게이트 절연막(144) 및 층간 절연막(160)에 형성된 오프닝(65)을 통해 초기화 전압선(127)에 연결되어 있다.
또한, 데이터 도전체는 제3 데이터 연결 부재(73) 및 제4 데이터 연결 부재(74)를 더 포함하며, 이들은 다결정 반도체층(130)과 산화물 반도체층(135)을 연결한다.
제3 데이터 연결 부재(73)는 오프닝(63)을 통하여 제2 다결정 반도체층(132)과 연결되며, 오프닝(63-1)을 통하여 산화물 반도체층(135)과 연결된다.
또한, 제4 데이터 연결 부재(74)는 오프닝(64)을 통하여 제2 다결정 반도체층(132)과 연결되며, 오프닝(64-1)을 통하여 산화물 반도체층(135)과 연결된다.
여기서 오프닝(63, 64)는 제1 게이트 절연막(141), 제2 게이트 절연막(142), 제3 게이트 절연막(143), 제4 게이트 절연막(144), 및 층간 절연막(160)에 걸쳐 형성되어 있으며, 오프닝(63-1, 64-1)은 제4 게이트 절연막(144) 및 층간 절연막(160)에 걸쳐 형성되어 있다.
데이터 도전체가 하부에 위치하는 다결정 반도체층, 제1 게이트 도전체, 제2 게이트 도전체 또는 제3 게이트 도전체와 전기적으로 연결될 때 층간의 깊이 차이로 인하여 전기적인 연결이 잘 안될 수도 있으며, 이를 보완하기 위하여 그 사이에 위치하는 층(제1 게이트 도전체, 제2 게이트 도전체 또는 제3 게이트 도전체)으로 보조 전극을 추가적으로 형성할 수도 있다.
데이터 도전체 위에는 이를 덮는 보호막(180)이 위치한다. 평탄화막으로도 불리는 보호막(180)은 유기 절연 물질을 포함할 수 있다. 보호막(180) 위에는 유기 발광 다이오드(OLED)의 일측 전극인 애노드 전극(도시하지 않음)이 위치한다. 애노드 전극은 보호막(180)에 형성된 오프닝(도시하지 않음)을 통하여 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)와 전기적으로 연결되어 있다. 보호막(180) 및 애노드 전극의 위에는 격벽(도시하지 않음)이 위치한다. 격벽은 애노드 전극과 중첩하는 오픈 부분을 가지며, 오픈 부분에 유기 발광층(도시하지 않음)이 위치한다. 유기 발광층 및 격벽의 위에는 유기 발광 다이오드(OLED)의 타측 전극인 캐소드 전극(도시하지 않음)이 위치한다. 애노드 전극, 유기 발광층 및 캐소드 전극은 유기 발광 다이오드(OLED)를 이룬다. 실시예에 따라서는 애노드 전극과 캐소드 전극의 위치가 바뀔 수도 있다. 애노드 전극 및 캐소드 전극으로부터 각각 정공과 전자가 유기 발광층 내부로 주입되면, 주입된 정공과 전자가 결합한 엑시톤이 여기 상태로부터 기저 상태로 떨어질 때 발광하게 된다.
도시하지 않았으나, 공통 전극의 위에는 유기 발광 다이오드(OLED)를 보호하는 봉지층(도시되지 않음)이 위치한다. 봉지층은 공통 전극과 접할 수 있고, 공통 전극과 이격되어 있을 수도 있다. 봉지층은 무기막과 유기막이 적층된 박막 봉지층일 수 있으며, 무기막, 유기막, 무기막으로 구성된 3중층을 포함할 수 있다. 공통 전극과 봉지층 사이에는 캐핑층 및 기능층이 위치할 수도 있다.
구체적인 도 4 및 도 5의 단면도에서는 본 실시예에서 중첩층(125)의 단면상의 위치 및 중첩층(125)이 구동 전압선(172)과 전기적으로 연결되는 구조를 상세하게 도시하고 있다.
먼저, 도 4에서는 중첩층(125)의 단면상의 위치를 상세하게 도시하고 있다.
기판(110)위에 배리어층(111), 버퍼층(112), 제1 게이트 절연막(141), 제2 게이트 절연막(142)이 순차적으로 위치하며, 그 위에 중첩층(125)이 위치한다. 중첩층(125)의 위에는 제3 게이트 절연막(143)이 위치하고, 그 위에 산화물 반도체층(135)이 위치한다. 산화물 반도체층(135)의 위에는 제4 게이트 절연막(144)이 위치한다. 제4 게이트 절연막(144) 위에 제3 트랜지스터(T3)의 게이트 전극이 형성되는데, 제3 트랜지스터(T3)의 게이트 전극은 본단 반전 스캔선(151-1)상에 위치한다. 제3 트랜지스터(T3)의 게이트 전극의 위에는 층간 절연막(160)이 위치하며, 그 위에는 보호막(180)이 위치한다.
도 5를 참고하면, 중첩층(125)과 구동 전압선(172)의 연결 구조를 명확하게 확인할 수 있다.
기판(110)위에 배리어층(111), 버퍼층(112), 제1 게이트 절연막(141), 제2 게이트 절연막(142)이 순차적으로 위치하며, 그 위에 중첩층(125)이 위치한다. 중첩층(125)의 위에는 제3 게이트 절연막(143)이 위치하고, 그 위에 제4 게이트 절연막(144)이 위치하고, 그 위에 층간 절연막(160)이 위치한다. 층간 절연막(160)위에 구동 전압선(172)의 확장부가 위치하며, 구동 전압선(172)의 확장부와 중첩층(125)은 오프닝(66)을 통하여 전기적으로 연결된다. 여기서, 오프닝(66)은 제3 게이트 절연막(143), 제4 게이트 절연막(144) 및 층간 절연막(160)에 걸쳐 형성되어 있다.
이상과 같은 실시예에 따른 중첩층(125)은 구동 전압(ELVDD)이 인가되며, 제3 트랜지스터(T3)의 채널과 평면상 중첩하는 구조를 가진다. 또한, 양의 전압인 구동 전압(ELVDD)이 인가되어 하부에서 산화물 반도체층(135)의 전압을 잡아주므로, 산화물 반도체가 가지는 누설 전류 특성을 줄이며 안정적으로 동작시키는 역할을 한다.
이상에서는 다결정 반도체로 반도체층이 형성된 구동 트랜지스터 그룹의 트랜지스터와 산화물 반도체층이 형성된 스위칭 트랜지스터 그룹의 트랜지스터를 포함하는 유기 발광 표시 장치용 화소에서 스위칭 트랜지스터 그룹의 트랜지스터 중 하나인 제3 트랜지스터(T3)에 제3 트랜지스터(T3)의 채널과 중첩하는 중첩층(125)을 가지며, 중첩층(125)에는 구동 전압(ELVDD)이 인가되는 실시예를 살펴보았다.
이하에서는 도 6 내지 도 8을 통하여 또 다른 실시예에 대하여 살펴본다.
도 6 내지 도 8의 실시예에서는 중첩층(125)에 인가되는 전압이 제3 트랜지스터(T3)의 삼 단자 중 하나인 게이트 전극(G3)과 연결되는 실시예이다.
이하에서는 도 1 내지 도 5의 실시예와 차이가 있는 부분을 중심으로 설명한다.
먼저, 도 6을 통하여 회로 구성을 살펴본다.
도 6은 일 실시예에 따른 유기 발광 표시 장치의 한 화소의 등가 회로도이다.
도 6은 도 1과 전체적인 화소(PX)의 회로 구성이 거의 유사하지만, 중첩층(125)이 제3 트랜지스터(T3)의 게이트 전극(G3)과 연결된다는 점에서 차이가 있다. 즉, 제3 트랜지스터(T3)의 산화물 반도체층(135)의 아래에 위치하는 중첩층(125)에 구동 전압(ELVDD) 대신, 제3 트랜지스터(T3)의 게이트 전극(G3)과 연결되어 본단 반전 스캔선(151-1)로 인가되는 반전 스캔 신호(Sn')를 인가받는다. 제3 트랜지스터(T3)의 게이트 전극(G3)은 산화물 반도체층(135)의 상측에 위치하고, 산화물 반도체층(135)의 상하에 위치하는 게이트 전극(G3)과 중첩층(125)이 동일한 신호가 인가되므로, 산화물 반도체층(135)의 상하에 두 개의 게이트 전극(바텀 게이트 및 탑 게이트)이 존재하는 구조와 동일한 동작을 수행한다. 이러한 이중 게이트 구조를 가지는 트랜지스터는 단일 게이트 전극을 사용하는 구조에 비하여 게이트 전극과 소스 전극 사이의 전압차(Vgs)가 더 낮아질 수 있으며, 그 결과 보다 안정적인 특성을 가지고, 누설 전류도 감소한다.
이하에서는 도 6의 회로 특성을 가지는 화소(PX)를 실제로 구현한 구조를 도 7 및 도 8을 기초로 살펴본다.
도 7은 일 실시예에 따른 유기 발광 표시 장치의 한 화소 영역의 배치도이고, 도 8는 도 7에서 VIII-VIII선을 따라 자른 단면도이다.
도 7 및 도 8의 실시예는 도 3 내지 도 5의 실시예와 비교할 때, 중첩층(125)의 구조 및 연결되는 부분에 차이가 있다.
중첩층(125)은 제3 트랜지스터(T3)의 채널과 중첩하는 부분과 이와 연결되어 있는 연결부를 포함한다. 도 7을 참고하면, 중첩층(125)의 채널과 중첩하는 부분과 연결부는 서로 90도 꺾여있는 구조를 가진다. 중첩층(125)은 제2 게이트 도전체에 형성되어 있다.
중첩층(125)과 제3 트랜지스터(T3)의 게이트 전극을 연결하여 반전 스캔 신호(Sn')를 인가하기 위하여, 본단 반전 스캔선(151-1)과 중첩층(125)을 연결 보조부(75)를 이용하여 연결하고 있다. 여기서 연결 보조부(75)는 데이터 도전체에 형성되어 있다. 즉, 연결 보조부(75)의 일단은 오프닝(66)을 통하여 중첩층(125)과 연결되며, 타단은 오프닝(66-1)을 통하여 본단 반전 스캔선(151-1)과 연결되어 있다. 여기서, 오프닝(66)은 제3 게이트 절연막(143), 제4 게이트 절연막(144), 및 층간 절연막(160)을 통하여 형성되어 있으며, 오프닝(66-1)은 층간 절연막(160)을 통하여 형성되어 있다.
이상에서는 중첩층(125)이 제3 트랜지스터(T3)의 추가 게이트 전극으로 동작하는 구조에 대하여 살펴보았다.
이하에서는 도 9 및 도 10을 통하여 중첩층(125)에 별도의 전압이 외부로부터 인가되는 실시예를 살펴본다.
이하에서는 도 1 내지 도 5의 실시예와 차이가 있는 부분을 중심으로 설명하며, 먼저, 도 9을 통하여 회로 구성을 살펴본다.
도 9는 일 실시예에 따른 유기 발광 표시 장치의 한 화소의 등가 회로도이다.
도 9는 도 1과 전체적인 화소(PX)의 회로 구성이 거의 유사하지만, 중첩층(125)이 별도의 입력 신호(IND)를 인가받는다는 점에서 차이가 있다. 즉, 제3 트랜지스터(T3)의 산화물 반도체층(135)의 아래에 위치하는 중첩층(125)에 구동 전압(ELVDD) 대신, 외부로부터 인가되는 별도의 입력 신호(IND)를 인가 받으며, 본 실시예에서의 입력 신호(IND)는 일정한 양의 전압이 인가된다. 별도의 입력 신호(IND)는 제3 트랜지스터(T3)의 산화물 반도체층(135)의 하부에 위치하면서 산화물 반도체층(135)의 전압을 일정하게 유지시켜 제3 트랜지스터(T3)의 누설전류를 제거하고 안정적으로 동작시키는 역할을 수행한다.
이하에서는 도 9의 회로 특성을 가지는 화소(PX)를 실제로 구현한 구조를 도 10을 통하여 살펴본다.
도 10은 일 실시예에 따른 유기 발광 표시 장치의 한 화소 영역의 배치도이다.
도 10의 실시예는 도 3 내지 도 5의 실시예와 비교할 때, 중첩층(125)의 구조 및 연결되는 부분에 차이가 있다.
중첩층(125)은 제3 트랜지스터(T3)의 채널과 중첩하는 부분과 이와 연결되어 있는 연결부를 포함한다. 또한, 도 10의 실시예는 좌우로 인접하는 화소(PX)에 형성되어 있는 중첩층(125)을 연결하는 중첩층용 전압 인가선(125-1)을 더 포함한다. 중첩층용 전압 인가선(125-1)은 제1 방향을 따라서 연장되어 있으며, 중첩층용 전압 인가선(125-1) 및 중첩층(125)은 제2 게이트 도전체에 형성되어 있다. 중첩층용 전압 인가선(125-1)은 표시 영역의 외측의 비표시 영역까지 연장되어 있을 수 있으며, 비표시 영역에서 양의 전압을 인가 받을 수 있다.
다른 실시예와 달리 도 10의 중첩층(125) 구조는 화소(PX)에 오프닝을 별도로 형성하지 않는 차이점이 있다.
이상에서는 중첩층(125)이 외부로부터 입력 신호(IND)를 인가 받으며, 입력 신호(IND)는 일정한 양의 전압이 인가되는 실시예를 살펴보았다.
이하에서는 도 11 및 도 12를 통하여 중첩층(125)이 제3 트랜지스터(T3)의 제1 전극 또는 제2 전극에 연결되는 구조를 살펴본다.
도 11 및 도 12는 일 실시예에 따른 유기 발광 표시 장치의 한 화소내의 일부 영역의 단면도이다.
도 11 및 도 12의 실시예는 도 6 내지 도 8의 실시예와 유사한 실시예로 중첩층(125)이 제3 트랜지스터(T3)의 단자 중 하나와 전기적으로 연결되는 실시예이다. 도 11 및 도 12에서는 도 4 및 도 5 등의 단면도와 달리 유기 발광 표시 장치 중 하나의 화소(PX)내에서 특징인 부분의 단면을 중심으로 나타내었다.
우선, 도 11의 실시예를 살펴본다.
도 11에서는 도 4 및 도 5와 달리 기판(110)위에 배리어층(111) 및 버퍼층(112)을 도시하고 있지 않다. 이는 배리어층(111) 및 버퍼층(112)은 실시예에 따라서는 불포함될 수 있음을 보여준다.
도 11에서 우측에 도시된 구조는 구동 트랜지스터(T1)와 그 위에 위치하는 유지 축전기(Cst)의 구조의 단면을 도시한 것이며, 좌측에 도시된 구조는 제3 트랜지스터(T3)와 그에 중첩하는 중첩층(125)을 도시한 것이다.
먼저, 도 11의 우측에 도시된 구조를 살펴본다.
구동 트랜지스터(T1)는 도 11의 우측에 도시된 바와 같이 기판(110)위에 다결정 반도체층(130)이 위치하고, 그 위에 제1 게이트 절연막(141)으로 덮은 후, 그 위에 게이트 전극(G1)을 형성하여 구성된다. 다결정 반도체층(130)에는 구동 트랜지스터(T1)의 채널과 제1 전극 및 제2 전극이 형성되어 있다.
한편, 본 실시예에 따른 화소(PX)에는 유지 축전기(Cst)가 형성되는데, 유지 축전기(Cst)의 두 전극은 구동 트랜지스터(T1)의 게이트 전극(G1)과 그 위에 절연되어 중첩되는 유지선(126)의 확장부로 형성한다. 그 사이에 위치하는 제2 게이트 절연막(142)은 유지 축전기(Cst)의 유전층 역할을 수행한다.
유지 축전기(Cst)는 제3 게이트 절연막(143)으로 덮혀 있으며, 제3 게이트 절연막(143)은 층간 절연막(160)에 의하여 덮혀 있다. 도 11의 실시예에서는 도 4 및 도 5와 달리 제4 게이트 절연막(144)이 일부분에만 형성되어 있어, 유지 축전기(Cst)위에는 형성되어 있지 않는다. 실시예에 따라서는 제4 게이트 절연막(144)이 일부분에만 형성될 수 있다.
한편, 도 11의 좌측에 도시된 구조를 살펴보며, 도 11의 좌측에는 제3 트랜지스터(T3) 및 그에 중첩하는 중첩층(125)이 도시되어 있다.
기판(110)위에 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)이 순차적으로 적층된다. 그 후, 중첩층(125)이 위치한다. 중첩층(125)의 위에는 제3 게이트 절연막(143)이 위치한다. 제3 게이트 절연막(143)의 위에는 산화물 반도체층(135)이 위치한다. 산화물 반도체층(135)의 위에는 제4 게이트 절연막(144)이 위치하고, 제4 게이트 절연막(144)위에는 제3 트랜지스터(T3)의 게이트 전극(G3)이 형성되어 있다. 여기서, 제4 게이트 절연막(144)과 제3 트랜지스터(T3)의 게이트 전극(G3)은 동일한 평면 모양을 가질 수 있다.
제3 트랜지스터(T3)의 게이트 전극(G3)의 위에는 층간 절연막(160)이 위치하고 있으며, 층간 절연막(160)위에는 제3 트랜지스터(T3)의 제1 전극(S3)과 중첩층(125)을 전기적으로 연결하는 연결 보조부(75)가 형성되어 있다. 연결 보조부(75)의 일단은 오프닝(66)을 통하여 중첩층(125)과 연결되며, 타단은 오프닝(66-1)을 통하여 제3 트랜지스터(T3)의 제1 전극(S3)과 연결된다. 오프닝(66)은 제3 게이트 절연막(143) 및 층간 절연막(160)에 걸쳐 형성되며, 오프닝(66-1)은 층간 절연막(160)에 걸쳐 형성되어 있다.
한편, 실시예에 따라서는 중첩층(125)이 제3 트랜지스터(T3)의 제2 전극(D3)과 연결될 수 있으며, 이는 도 12에서 도시하고 있다.
도 12는 도 11과 거의 동일하며, 중첩층(125)과 전기적으로 연결된 연결 보조부(75)가 제3 트랜지스터(T3)의 제1 전극(S3)이 아니라 제2 전극(D3)과 연결된다는 점이 차이점이다.
도 11 및 도 12의 실시예는 도 6의 실시예와 같이 중첩층(125)이 이와 중첩하는 제3 트랜지스터(T3)의 일단자와 전기적으로 연결되어 산화물 반도체층(135)의 특성을 안정화시킨다.
이상에서는 중첩층(125)이 제3 트랜지스터(T3)와 중첩하는 실시예를 살펴보았다.
이하에서는 산화물 반도체층을 포함하는 스위칭 트랜지스터 그룹 중 제4 트랜지스터(T4)나 제7 트랜지스터(T7)와 중첩하는 중첩층(125)을 가지는 실시예를 살펴본다.
먼저, 도 13을 통하여 제4 트랜지스터(T4)와 중첩하는 중첩층(125)을 가지는 실시예를 살펴본다.
도 13은 일 실시예에 따른 유기 발광 표시 장치의 한 화소의 등가 회로도이다.
도 13은 도 1과 비교할 때, 중첩층(125)이 제3 트랜지스터(T3)와 중첩하는 것이 아니고 제4 트랜지스터(T4)와 중첩한다. 그 외의 화소(PX)구조는 동일하다. 또한, 중첩층(125)에는 구동 전압(ELVDD)가 인가된다. 그 결과 산화물 반도체층을 포함하는 제4 트랜지스터(T4)가 구동 전압(ELVDD)가 인가되는 중첩층(125)으로 인하여 안정적인 채널 특성을 가져 누설 전류가 감소하는 장점을 가진다.
또한, 도 13의 실시예와 달리 중첩층(125)에 인가되는 전압은 구동 전압(ELVDD) 대신, 중첩하는 트랜지스터의 일 단자와 연결되거나, 일정한 양의 전압이 인가될 수 있다.
또한, 실시예에 따라서는 도 1과 도 13의 실시예가 함께 적용되어, 제3 트랜지스터(T3)와 중첩하는 중첩층(125)과 제4 트랜지스터(T4)와 중첩하는 중첩층(125)을 모두 포함할 수 있다.
이하에서는 도 14을 통하여 제7 트랜지스터(T7)와 중첩하는 중첩층(125)을 가지는 실시예를 살펴본다.
도 14는 일 실시예에 따른 유기 발광 표시 장치의 한 화소의 등가 회로도이다.
도 14는 도 1과 비교할 때, 중첩층(125)이 제3 트랜지스터(T3)와 중첩하는 것이 아니고 제7 트랜지스터(T7)와 중첩한다. 그 외의 화소(PX)구조는 동일하다. 또한, 중첩층(125)에는 구동 전압(ELVDD)가 인가된다. 그 결과 산화물 반도체층을 포함하는 제7 트랜지스터(T7)가 구동 전압(ELVDD)가 인가되는 중첩층(125)으로 인하여 안정적인 채널 특성을 가져 누설 전류가 감소하는 장점을 가진다.
또한, 도 14의 실시예와 달리 중첩층(125)에 인가되는 전압은 구동 전압(ELVDD) 대신, 중첩하는 트랜지스터의 일 단자와 연결되거나, 일정한 양의 전압이 인가될 수 있다.
또한, 실시예에 따라서는 도 1과 도 14의 실시예가 함께 적용되어, 제3 트랜지스터(T3)와 중첩하는 중첩층(125)과 제7 트랜지스터(T7)와 중첩하는 중첩층(125)을 모두 포함할 수 있다. 뿐만 아니라, 도 1, 도 13 및 도 14의 실시예가 함께 적용되어 제3 트랜지스터(T3)와 중첩하는 중첩층(125), 제4 트랜지스터(T4)와 중첩하는 중첩층(125), 및 제7 트랜지스터(T7)와 중첩하는 중첩층(125)을 모두 포함할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 기판 111: 배리어층
112: 버퍼층 125: 중첩층
125-1: 중첩층용 전압 인가선 126: 유지선
155: 게이트 전극 130: 다결정 반도체층
131: 제1 다결정 반도체층 132: 제2 다결정 반도체층
133: 제3 다결정 반도체층 135: 산화물 반도체층
141: 제1 게이트 절연막 142: 제2 게이트 절연막
143: 제3 게이트 절연막 144: 제4 게이트 절연막
160: 층간 절연막 171: 데이터선
172: 구동 전압선 180: 보호막
71: 제1 데이터 연결 부재 72: 제2 데이터 연결 부재
73: 제3 데이터 연결 부재 74: 제4 데이터 연결 부재
75: 연결 보조부 151: 스캔선
151-1: 본단 반전 스캔선 152-1: 전단 반전 스캔선
152-1': 바이패스 제어선 153: 발광 제어선
127: 초기화 전압선 741: 공통 전압선
56: 개구 Cst: 유지 축전기
OLED: 유기 발광 다이오드 PX: 화소
Sn: 스캔 신호 Sn': 반전 스캔 신호
Sn-1: 선스캔 신호 Sn-1': 전단 반전 스캔 신호
61, 61-1, 62, 63, 63-1, 64, 64-1, 65, 65-1, 66, 66-1, 67, 68: 오프닝

Claims (20)

  1. 기판;
    상기 기판위에 위치하는 다결정 반도체층;
    상기 다결정 반도체층을 덮는 제1 게이트 절연막;
    상기 제1 게이트 절연막 위에 위치하는 제1 게이트 도전체;
    상기 제1 게이트 도전체 및 상기 제1 게이트 절연막을 덮는 제2 게이트 절연막;
    상기 제2 게이트 절연막 위에 위치하는 제2 게이트 도전체;
    상기 제2 게이트 절연막 및 상기 제2 게이트 도전체를 덮는 제3 게이트 절연막;
    상기 제3 게이트 절연막 위에 위치하는 산화물 반도체층;
    상기 산화물 반도체 및 상기 제3 게이트 절연막를 덮는 제4 게이트 절연막;
    상기 제4 게이트 절연막 위에 위치하는 제3 게이트 도전체;
    상기 제3 게이트 도전체 및 상기 제4 게이트 절연막을 덮는 층간 절연막;
    상기 층간 절연막 위에 위치하는 데이터 도전체;
    상기 데이터 도전체 및 상기 층간 절연막을 덮는 보호막을 포함하며,
    상기 제1 게이트 도전체는 상기 다결정 반도체층과 중첩하여 구동 트랜지스터를 형성하는 구동 트랜지스터용 게이트 전극을 포함하고,
    상기 제2 게이트 도전체는 상기 구동 게이트 전극과 중첩하는 유지 전극 및 상기 산화물 반도체층과 중첩하는 중첩층을 포함하는 유기 발광 표시 장치.
  2. 제1항에서,
    상기 유지 전극은 상기 구동 트랜지스터용 게이트 전극의 적어도 일부를 노출시키는 개구를 포함하는 유기 발광 표시 장치.
  3. 제2항에서,
    상기 데이터 도전체는 제1 연결 부재를 더 포함하며,
    상기 제1 연결 부재의 일단은 상기 유지 전극의 상기 개구를 통하여 상기 구동 트랜지스터용 게이트 전극과 전기적으로 연결되어 있고, 타단은 상기 산화물 반도체층과 전기적으로 연결되어 있는 유기 발광 표시 장치.
  4. 제3항에서,
    상기 제1 연결 부재의 상기 타단은 상기 중첩층과 중첩하는 상기 산화물 반도체층을 포함하는 제3 트랜지스터의 일 전극과 연결되어 있는 유기 발광 표시 장치.
  5. 제1항에서,
    상기 데이터 도전체는 상기 산화물 반도체층과 상기 다결정 반도체층을 전기적으로 연결하는 연결 부재를 포함하는 유기 발광 표시 장치.
  6. 제1항에서,
    상기 제1 게이트 도전체는 제1 방향으로 연장되는 스캔선을 포함하며,
    상기 스캔선과 상기 다결정 반도체층이 중첩하는 부근에 제2 트랜지스터가 형성되는 유기 발광 표시 장치.
  7. 제6항에서,
    상기 제1 게이트 도전체는 상기 제1 방향으로 연장되는 발광 제어선을 더 포함하며,
    상기 다결정 반도체층은 제2 방향으로 연장되는 제1 다결정 반도체층 및 제2 다결정 반도체층을 포함하고,
    상기 발광 제어선과 상기 제1 다결정 반도체층이 중첩하는 부근에 제5 트랜지스터가 형성되며,
    상기 발광 제어선과 상기 제2 다결정 반도체층이 중첩하는 부근에 제6 트랜지스터가 형성되는 유기 발광 표시 장치.
  8. 제7항에서,
    상기 다결정 반도체층은 상기 제1 다결정 반도체층 및 상기 제2 다결정 반도체층을 연결하며, 상기 구동 트랜지스터용 게이트 전극과 적어도 일부 영역에서 중첩하는 제3 다결정 반도체층을 더 포함하는 유기 발광 표시 장치.
  9. 제6항에서,
    상기 제3 게이트 도전체는 상기 제1 방향으로 연장되는 본단 반전 스캔선을 포함하며,
    상기 본단 반전 스캔선과 상기 산화물 반도체층이 중첩하는 부근에 제3 트랜지스터가 형성되는 유기 발광 표시 장치.
  10. 제9항에서,
    상기 중첩층은 상기 제3 트랜지스터의 일 단자와 전기적으로 연결되어 있는 유기 발광 표시 장치.
  11. 제9항에서,
    상기 제3 게이트 도전체는 상기 제1 방향으로 연장되는 전단 반전 스캔선을 더 포함하며,
    상기 전단 반전 스캔선의 돌출된 부분과 상기 산화물 반도체층이 중첩하는 부근에 제4 트랜지스터가 형성되는 유기 발광 표시 장치.
  12. 제1항에서,
    상기 중첩층에는 상기 유지 전극에 인가되는 구동 전압과 동일한 전압이 인가되거나 양의 전압이 인가되는 유기 발광 표시 장치.
  13. 화상을 표시 하는 하나의 화소는
    구동 트랜지스터 그룹에 속하는 박막 트랜지스터;
    스위칭 트랜지스터 그룹에 속하는 박막 트랜지스터; 및
    유기 발광 다이오드; 및
    유지 축전기를 포함하며,
    상기 구동 트랜지스터 그룹에 속하는 상기 박막 트랜지스터는 다결정 반도체층을 포함하고,
    상기 스위칭 트랜지스터 그룹에 속하는 상기 박막 트랜지스터는 산화물 반도체층을 포함하며,
    상기 스위칭 트랜지스터 그룹에 속하는 상기 박막 트랜지스터 중 적어도 하나는 상기 산화물 반도체층과 평면상으로 중첩하는 중첩층을 포함하는 유기 발광 표시 장치.
  14. 제13항에서,
    상기 유기 발광 다이오드는 상기 구동 트랜지스터 그룹에 속하는 구동 트랜지스터의 출력 전류를 인가 받아 빛을 방출하는 유기 발광 표시 장치.
  15. 제14항에서,
    상기 유지 축전기는 상기 구동 트랜지스터의 게이트 전극의 전압을 유지시키는 유기 발광 표시 장치.
  16. 제15항에서,
    상기 중첩층에는 상기 유기 축전기의 일측 전극에 인가되는 구동 전압과 동일한 전압이 인가되는 유기 발광 표시 장치.
  17. 제15항에서,
    상기 중첩층에는 화소의 외부로부터 인가되는 양의 전압이 인가되는 유기 발광 표시 장치.
  18. 제15항에서,
    상기 중첩층이 중첩하는 상기 스위칭 트랜지스터 그룹에 속하는 상기 박막 트랜지스터는 제3 트랜지스터이며,
    상기 제3 트랜지스터의 일 단자와 상기 중첩층이 전기적으로 연결되어 있는 유기 발광 표시 장치.
  19. 제18항에서,
    상기 중첩층은 상기 제3 트랜지스터의 게이트 전극과 전기적으로 연결되어 있는 유기 발광 표시 장치.
  20. 제18항에서,
    상기 중첩층은 상기 제3 트랜지스터의 제1 전극 또는 제2 전극 중 하나와 전기적으로 연결되어 있는 유기 발광 표시 장치.
KR1020190015016A 2019-02-08 2019-02-08 유기 발광 표시 장치 KR20200097856A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190015016A KR20200097856A (ko) 2019-02-08 2019-02-08 유기 발광 표시 장치
US16/575,643 US10930725B2 (en) 2019-02-08 2019-09-19 Organic light emitting diode display device
CN202010080474.7A CN111554704A (zh) 2019-02-08 2020-02-05 有机发光二极管显示器
US17/151,883 US20210167153A1 (en) 2019-02-08 2021-01-19 Organic light emitting diode display device
US18/471,460 US20240023374A1 (en) 2019-02-08 2023-09-21 Organic light emitting diode display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190015016A KR20200097856A (ko) 2019-02-08 2019-02-08 유기 발광 표시 장치

Publications (1)

Publication Number Publication Date
KR20200097856A true KR20200097856A (ko) 2020-08-20

Family

ID=71945332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190015016A KR20200097856A (ko) 2019-02-08 2019-02-08 유기 발광 표시 장치

Country Status (3)

Country Link
US (3) US10930725B2 (ko)
KR (1) KR20200097856A (ko)
CN (1) CN111554704A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11538422B2 (en) 2021-03-08 2022-12-27 Samsung Display Co., Ltd. Pixel of light emitting display device, and light emitting display device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102568632B1 (ko) * 2016-04-07 2023-08-21 삼성디스플레이 주식회사 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
US11551611B2 (en) * 2018-12-18 2023-01-10 Samsung Display Co., Ltd. Pixel circuit and organic light emitting display device including i he same
JP2021189278A (ja) * 2020-05-28 2021-12-13 キヤノン株式会社 発光装置、および、電子機器
CN114255703B (zh) * 2020-09-21 2023-06-16 京东方科技集团股份有限公司 显示基板及显示装置
CN115734657A (zh) * 2021-08-25 2023-03-03 合肥京东方卓印科技有限公司 显示基板及其制作方法、显示装置
WO2023238297A1 (ja) * 2022-06-08 2023-12-14 シャープディスプレイテクノロジー株式会社 表示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102473733B (zh) * 2009-07-18 2015-09-30 株式会社半导体能源研究所 半导体装置以及制造半导体装置的方法
KR101799252B1 (ko) * 2009-07-31 2017-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101065407B1 (ko) 2009-08-25 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
WO2011037213A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011046015A1 (en) * 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device
KR102390472B1 (ko) 2014-02-24 2022-04-27 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102251176B1 (ko) 2014-02-24 2021-05-11 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
KR102380763B1 (ko) * 2014-12-30 2022-04-01 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치와 그 구동 방법
JP6725317B2 (ja) 2016-05-19 2020-07-15 株式会社ジャパンディスプレイ 表示装置
KR102324219B1 (ko) 2017-04-24 2021-11-12 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11538422B2 (en) 2021-03-08 2022-12-27 Samsung Display Co., Ltd. Pixel of light emitting display device, and light emitting display device

Also Published As

Publication number Publication date
CN111554704A (zh) 2020-08-18
US20210167153A1 (en) 2021-06-03
US20240023374A1 (en) 2024-01-18
US10930725B2 (en) 2021-02-23
US20200258966A1 (en) 2020-08-13

Similar Documents

Publication Publication Date Title
JP7413469B2 (ja) 薄膜トランジスタアレイ基板、及び表示装置
KR101947163B1 (ko) 유기 발광 표시 장치
KR20200097856A (ko) 유기 발광 표시 장치
US9553136B2 (en) Organic light emitting diode display
EP3813053A1 (en) Organic light-emitting diode display
KR20240012591A (ko) 유기 발광 표시 장치
JP2005338754A (ja) 発光表示装置及び発光表示パネル
KR101960458B1 (ko) 유기 발광 표시 장치
KR20200064230A (ko) 유기 발광 표시 장치
KR102602275B1 (ko) 유기 발광 표시 장치
KR100560450B1 (ko) 발광 표시 패널 및 발광 표시 장치
KR100560452B1 (ko) 발광 표시 패널 및 발광 표시 장치
KR100560449B1 (ko) 발광 표시 패널 및 발광 표시 장치
CN111668267A (zh) 有机发光二极管显示器
KR20210033580A (ko) 표시 장치
KR20200123314A (ko) 표시 장치
KR20200078778A (ko) 발광 표시 장치
KR20150077169A (ko) 유기발광다이오드 표시장치 및 이의 제조방법
KR102643466B1 (ko) 유기 발광 표시 장치
KR20050104603A (ko) 발광 표시 패널 및 발광 표시 장치
KR20050104605A (ko) 발광 표시 장치
KR20230097252A (ko) 표시 장치
KR20240010621A (ko) 표시 장치 및 이의 제조 방법
KR20220096869A (ko) 폴더블 표시 장치
KR20190015740A (ko) 유기 발광 표시 장치