KR102643466B1 - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR102643466B1
KR102643466B1 KR1020180144609A KR20180144609A KR102643466B1 KR 102643466 B1 KR102643466 B1 KR 102643466B1 KR 1020180144609 A KR1020180144609 A KR 1020180144609A KR 20180144609 A KR20180144609 A KR 20180144609A KR 102643466 B1 KR102643466 B1 KR 102643466B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
transistor
organic light
light emitting
Prior art date
Application number
KR1020180144609A
Other languages
English (en)
Other versions
KR20200060586A (ko
Inventor
김태근
가지현
엄기명
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180144609A priority Critical patent/KR102643466B1/ko
Priority to US16/689,860 priority patent/US11751443B2/en
Priority to CN201911147256.4A priority patent/CN111211148A/zh
Publication of KR20200060586A publication Critical patent/KR20200060586A/ko
Priority to US18/225,793 priority patent/US20230371325A1/en
Application granted granted Critical
Publication of KR102643466B1 publication Critical patent/KR102643466B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

실시예들에 따르면, 유기 발광 표시 장치는 기판; 상기 기판 위에 위치하는 브릿지 전극; 상기 브릿지 전극을 덮는 버퍼층; 상기 버퍼층 위에 위치하는 반도체층; 상기 반도체층을 덮는 제1 게이트 절연막; 상기 제1 게이트 절연막 위에 위치하는 제1 게이트 전극; 상기 제1 게이트 전극을 덮는 제2 게이트 절연막; 상기 제2 게이트 절연막 위에 위치하는 제2 게이트 도전체; 상기 제2 게이트 도전체를 덮는 층간 절연막; 및 상기 층간 절연막 위에 위치하는 데이터선을 포함하고, 상기 제1 게이트 전극은 상기 브릿지 전극과 직접 연결되고, 상기 반도체층은 상기 브릿지 전극과 연결되며, 상기 데이터선 및 상기 브릿지 전극 간에는 커패시턴스가 형성된다.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE}
본 개시는 유기 발광 표시 장치에 관한 것이다.
표시 장치는 이미지를 표시하는 장치로서, 최근 유기 발광 표시 장치(organic light emitting diode display)가 주목 받고 있다.
유기 발광 표시 장치는 자체 발광 특성을 가지며, 액정 표시 장치(liquid crystal display device)와 달리 별도의 광원을 필요로 하지 않으므로 두께와 무게를 줄일 수 있다. 또한, 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 나타낸다.
일반적으로 유기 발광 표시 장치는 기판, 기판 상에 위치하는 복수의 트랜지스터, 트랜지스터를 구성하는 배선들 사이에 배치되는 복수의 절연층 및 트랜지스터에 연결된 발광 소자를 포함한다.
유기 발광 표시 장치는 액정 표시 장치에 비하여 하나의 화소에 포함되는 구성 요소가 많고, 고해상도를 요구하는 장치가 많아짐에 따라서 작은 크기의 화소 영역 내에 배선들이 밀집하여 형성되는 경우가 많다.
실시예들은 데이터선과 인접한 구동 연결부 간에 발생되는 크로스 토크(Cross-Talk)를 감소시킨 유기 발광 표시 장치를 제공하기 위한 것이다.
일 실시예에 따른 유기 발광 표시 장치는 기판; 상기 기판 위에 위치하는 브릿지 전극; 상기 브릿지 전극을 덮는 버퍼층; 상기 버퍼층 위에 위치하는 반도체층; 상기 반도체층을 덮는 제1 게이트 절연막; 상기 제1 게이트 절연막 위에 위치하는 제1 게이트 전극; 상기 제1 게이트 전극을 덮는 제2 게이트 절연막; 상기 제2 게이트 절연막 위에 위치하는 제2 게이트 도전체; 상기 제2 게이트 도전체를 덮는 층간 절연막; 및 상기 층간 절연막 위에 위치하는 데이터선을 포함하고, 상기 제1 게이트 전극은 상기 브릿지 전극과 직접 연결되고, 상기 반도체층은 상기 브릿지 전극과 연결되며, 상기 데이터선 및 상기 브릿지 전극 간에는 커패시턴스가 형성된다.
상기 제1 게이트 전극과 동일한 층에 위치하는 제1 게이트 연결부를 더 포함한다.
상기 제1 게이트 연결부는 상기 제1 게이트 절연막 및 상기 버퍼층에 형성된 접촉 구멍을 통하여 상기 브릿지 전극에 직접 연결되고, 상기 제1 게이트 절연막에 형성된 접촉 구멍을 통하여 상기 반도체층에 직접 연결된다.
상기 제2 게이트 도전체는 유지 전극을 포함하고, 상기 유지 전극은 상기 제1 게이트 절연막을 사이에 두고 상기 제1 게이트 전극과 중첩하여 유지 축전기를 형성한다.
상기 데이터선과 동일한 층에 위치하는 구동 연결부를 더 포함한다.
상기 제1 게이트 연결부는 상기 제1 게이트 절연막 및 상기 버퍼층에 형성된 접촉 구멍을 통하여 상기 브릿지 전극에 직접 연결되며, 상기 제2 게이트 절연막 및 상기 층간 절연막에 형성된 접촉 구멍을 통하여 상기 구동 연결부와도 직접 연결되고, 상기 구동 연결부는 상기 층간 절연막, 상기 제1 게이트 절연막 및 상기 버퍼층에 형성된 접촉 구멍을 통하여 상기 반도체층에 직접 연결된다.
상기 반도체층은 구동 트랜지스터의 채널 영역 및 제3 트랜지스터의 드레인 영역을 포함하고, 상기 구동 트랜지스터의 채널 영역은 상기 제1 게이트 전극과 중첩하며, 상기 제3 트랜지스터의 드레인 영역은 상기 브릿지 전극과 연결된다.
상기 제2 게이트 도전체를 덮는 제3 게이트 절연막; 상기 제3 게이트 절연막 위에 위치하는 제3 게이트 도전체; 상기 제3 게이트 도전체를 덮는 층간 절연막; 및 상기 층간 절연막 위에 위치하는 구동 전압선을 더 포함하고, 상기 구동 전압선은 상기 브릿지 전극과 중첩하여 위치한다.
상기 제1 게이트 전극과 동일한 층에 위치하는 하부 게이트 연결부를 더 포함한다.
상기 하부 게이트 연결부는 상기 제1 게이트 절연막 및 상기 버퍼층에 형성된 접촉 구멍을 통하여 상기 브릿지 전극에 직접 연결되고, 상기 버퍼층에 형성된 접촉 구멍을 통하여 상기 반도체층에 직접 연결된다.
상기 제2 게이트 도전체는 유지 전극을 포함하고, 상기 유지 전극은 상기 제1 게이트 절연막을 사이에 두고 상기 제1 게이트 전극과 중첩하여 유지 축전기를 형성한다.
상기 제3 게이트 도전체와 동일한 층에 위치하는 상부 게이트 연결부를 더 포함한다.
상기 상부 게이트 연결부는 상기 제1 게이트 절연막, 상기 제2 게이트 절연막 및 상기 제3 게이트 절연막에 형성된 접촉 구멍을 통하여 상기 반도체와 직접 연결되고, 상기 버퍼층, 상기 제1 게이트 절연막, 상기 제2 게이트 절연막 및 상기 제3 게이트 절연막에 형성된 접촉 구멍을 통하여 상기 브릿지 전극과 직접 연결된다.
상기 하부 게이트 연결부는 상기 버퍼층 및 상기 제1 게이트 절연막에 형성된 접촉 구멍을 통하여 상기 브릿지 전극에 직접 연결되며, 상기 제2 게이트 절연막 및 상기 제3 게이트 절연막에 형성된 접촉 구멍을 통하여 상기 상부 게이트 연결부와 직접 연결되고, 상기 상부 게이트 연결부는 상기 버퍼층, 상기 제1 게이트 절연막, 상기 제2 게이트 절연막 및 상기 제3 게이트 절연막에 형성된 접촉 구멍을 통하여 상기 브릿지 전극과 직접 연결된다.
상기 반도체층은 구동 트랜지스터의 채널 영역 및 제3 트랜지스터의 드레인 영역을 포함하고, 상기 구동 트랜지스터의 채널 영역은 상기 제1 게이트 전극과 중첩하며, 상기 제3 트랜지스터의 드레인 영역은 상기 브릿지 전극과 연결된다.
일 실시예에 따른 유기 발광 표시 장치는 기판; 상기 기판 위에 형성되어 있는 스캔선; 상기 스캔선과 교차하도록 형성되어 있는 데이터선; 상기 데이터선과 나란하고, 복수의 트랜지스터와 중첩하는 구동 전압선; 상기 구동 전압선과 연결되어 있는 제1 전극 및 제1 게이트 전극을 포함하는 구동 트랜지스터; 상기 구동 트랜지스터와 연결되어 있는 유기 발광 소자; 상기 스캔선, 상기 데이터선 및 상기 구동 트랜지스터의 제1 전극과 연결되어 있는 제2 트랜지스터; 및 상기 스캔선과 연결되어 있는 게이트 전극 및 상기 제1 게이트 전극과 연결되어 있는 제2 전극을 포함하는 제3 트랜지스터를 포함하고, 상기 구동 트랜지스터의 제1 게이트 전극 및 상기 제3 트랜지스터의 제2 전극은 브릿지 전극을 통해 연결되며, 상기 구동 전압선은 상기 브릿지 전극과 중첩된다.
상기 구동 전압선과 연결되어 있는 제1 유지 전극; 및 상기 제1 게이트 전극으로 구현되는 제2 유지 전극을 포함하고; 상기 제1 유지 전극 및 상기 제2 유지 전극은 중첩하여 유지 축전기를 형성한다.
상기 브릿지 전극 및 상기 제3 트랜지스터의 제2 전극과 중첩되는 상부 연결부를 더 포함하며, 상기 상부 연결부는 접촉 구멍을 통하여 상기 브릿지 전극 및 상기 제3 트랜지스터의 제2 전극과 직접 연결된다.
상기 브릿지 전극 및 상기 제3 트랜지스터의 제2 전극과 중첩되는 하부 연결부를 더 포함하며, 상기 하부 연결부는 접촉 구멍을 통하여 상기 브릿지 전극 및 상기 제3 트랜지스터의 제2 전극과 직접 연결된다.
상기 데이터선은 상기 브릿지 전극과 중첩하지 않는다.
실시예들에 따르면, 데이터선과 인접한 구동 연결부 대신 브릿지 전극을 이용하여 제1 트랜지스터의 게이트 전극과 제3 트랜지스터의 드레인 영역을 연결시킬 수 있다.
또한, 구동 연결부를 일부만 형성하고, 브릿지 전극을 이용함으로써, 데이터선과 구동 연결부 또는 브릿지 전극 간에 생성되는 기생 커패시턴스를 줄일 수 있다. 즉, 데이터선과 인접한 구동 연결부 또는 브릿지 전극 간에 발생되는 크로스 토크가 감소된 유기 발광 표시 장치를 제공할 수 있다.
도 1은 일 실시예에 따른 유기 발광 표시 장치의 한 화소의 등가 회로도이다.
도 2는 일 실시예에 따른 유기 발광 표시 장치의 한 화소 영역의 평면도이다.
도 3은 도 2의 III-III'선을 따라 자른 단면도이다.
도 4는 도 2의 IV-IV'선을 따라 자른 단면도이다.
도 5는 일 실시예에 따른 유기 발광 표시 장치의 한 화소 영역의 평면도이다.
도 6은 도 5의 VI-VI'선을 따라 자른 단면도이다.
도 7은 일 실시예에 따른 유기 발광 표시 장치의 한 화소 영역의 평면도이다.
도 8은 도 7의 VIII-VIII'선을 따라 자른 단면도이다.
도 9는 일 실시예에 따른 유기 발광 표시 장치의 한 화소 영역의 평면도이다.
도 10은 도 9의 X-X'선을 따라 자른 단면도이다.
도 11은 다른 실시예에 따른 유기 발광 표시 장치의 한 화소를 포함하는 일부 영역의 평면도이다.
도 12는 도 11의 XII-XII'선을 따라 자른 단면도이다.
도 13은 다른 실시예에 따른 유기 발광 표시 장치의 한 화소를 포함하는 일부 영역의 평면도이다.
도 14는 도 13의 XIV-XIV'선을 따라 자른 단면도이다.
도 15는 다른 실시예에 따른 유기 발광 표시 장치의 한 화소를 포함하는 일부 영역의 평면도이다.
도 16은 도 15의 XVI-XVI'선을 따라 자른 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
이하에서는 도 1을 통하여 일 실시예에 따른 유기 발광 표시 장치를 살펴본다.
도 1은 일 실시예에 따른 유기 발광 표시 장치의 한 화소의 등가 회로도이다.
도 1은 버퍼층 하부에 구동 게이트 노드(Q)를 연결하는 브릿지 전극(31, 도 2 내지 도 16 참고)을 형성하거나 구동 연결부를 일부 영역에만 형성함으로써, 데이터선(171)과 동일한 층에 위치하는 구동 연결부를 포함하는 구조에 비해, 크로스 토크 현상이 감소된 유기 발광 표시 장치를 제공한다. 주요 특징은 후술하는 도 2 내지 도 16에서 상세히 살펴보도록 하고, 이하에서는 먼저 일반적인 유기 발광 표시 장치에 대하여 살펴본다.
도 1을 참고하면, 유기 발광 표시 장치의 화소(PX)는 여러 신호선들(127, 151, 152, 153, 158, 171, 172, 741)에 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 유지 축전기(Cst), 그리고 유기 발광 다이오드(OLED)를 포함한다.
유기 발광 표시 장치는 영상이 표시되는 표시 영역을 포함하고, 표시 영역에는 이러한 화소(PX)가 행렬 등 다양한 방식으로 배열되어 있다.
복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 구동 트랜지스터(T1)를 포함하며, 스캔선(151)에 연결되어 있는 스위칭 트랜지스터, 즉, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)를 포함하고, 그 외의 트랜지스터는 유기 발광 다이오드(OLED)를 동작시키는데 필요한 동작을 하기 위한 트랜지스터(이하 보상 트랜지스터라 함)이다. 이러한 보상 트랜지스터(T4, T5, T6, T7)는 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)를 포함할 수 있다. 복수의 신호선(127, 151, 152, 153, 158, 171, 172, 741)은 스캔선(151), 전단 스캔선(152), 발광 제어선(153), 바이패스 제어선(158), 데이터선(171), 구동 전압선(172), 초기화 전압선(127) 및 공통 전압선(741)을 포함할 수 있다. 바이패스 제어선(158)은 전단 스캔선(152)의 일부이거나 전기적으로 연결되어 있을 수 있다.
스캔선(151)은 게이트 구동부(도시되지 않음)에 연결되어 스캔 신호(Sn)를 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)에 전달한다. 전단 스캔선(152)은 게이트 구동부에 연결되어 전단에 위치하는 화소(PX)에 인가되는 선스캔 신호(Sn-1)를 제4 트랜지스터(T4)에 전달한다. 발광 제어선(153)은 발광 제어부(도시되지 않음)에 연결되어 있으며, 유기 발광 다이오드(OLED)가 발광하는 시간을 제어하는 발광 제어 신호(EM)를 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 전달한다. 바이패스 제어선(158)은 바이패스 신호(GB)를 제7 트랜지스터(T7)에 전달한다.
데이터선(171)은 데이터 구동부(도시되지 않음)에서 생성되는 데이터 전압(Dm)를 전달하는 배선으로 데이터 전압(Dm)에 따라서 유기 발광 다이오드(OLED; 유기 발광 소자라고도 함)가 발광하는 휘도가 변한다. 구동 전압선(172)은 구동 전압(ELVDD)을 인가하며, 초기화 전압선(127)은 구동 트랜지스터(T1)를 초기화하는 초기화 전압(Vint)을 전달하며, 공통 전압선(741)은 공통 전압(Vcom)을 인가한다. 구동 전압선(172), 초기화 전압선(127) 및 공통 전압선(741)에 인가되는 전압은 각각 일정한 전압이 인가될 수 있다.
구동 트랜지스터(T1)는 인가되는 데이터 전압(Dm)에 따라서 출력되는 전류의 크기를 조절하는 트랜지스터로, 출력되는 구동 전류(Id)가 유기 발광 다이오드(OLED)로 인가되어 유기 발광 다이오드(OLED)의 밝기를 데이터 전압(Dm)에 따라서 조절한다. 이를 위하여 구동 트랜지스터(T1)의 제1 전극(S1)은 구동 전압(ELVDD)을 인가 받을 수 있도록 배치되어, 제5 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있다. 또한, 구동 트랜지스터(T1)의 제1 전극(S1)은 제2 트랜지스터(T2)의 제2 전극(D2)과도 연결되어 데이터 전압(Dm)도 인가 받는다. 제2 전극(D1; 출력측 전극)은 유기 발광 다이오드(OLED)를 향하여 전류를 출력할 수 있도록 배치되어, 제6 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드와 연결되어 있다. 한편, 게이트 전극(G1)은 유지 축전기(Cst)의 일 전극(제2 유지 전극(E2))과 연결되어 있다. 이에 유지 축전기(Cst)에 저장된 전압에 따라서 게이트 전극(G1)의 전압이 변하고 그에 따라 구동 트랜지스터(T1)가 출력하는 구동 전류(Id)가 변경된다.
제2 트랜지스터(T2)는 데이터 전압(Dm)을 화소(PX)내로 받아들이는 트랜지스터이다. 게이트 전극(G2)은 스캔선(151)과 연결되어 있고, 제1 전극(S2)은 데이터선(171)과 연결되어 있다. 제2 트랜지스터(T2)의 제2 전극(D2)은 구동 트랜지스터(T1)의 제1 전극(S1)과 연결되어 있다. 스캔선(151)을 통해 전달되는 스캔 신호(Sn)에 따라 제2 트랜지스터(T2)가 켜지면, 데이터선(171)을 통해 전달되는 데이터 전압(Dm)이 구동 트랜지스터(T1)의 제1 전극(S1)으로 전달된다.
제3 트랜지스터(T3)는 데이터 전압(Dm)이 구동 트랜지스터(T1)를 거쳐 변화된 보상 전압(Dm + Vth의 전압)이 유지 축전기(Cst)의 제2 유지 전극(E2)에 전달되도록 하는 트랜지스터이다. 게이트 전극(G3)이 스캔선(151)과 연결되어 있고, 제1 전극(S3)이 구동 트랜지스터(T1)의 제2 전극(D1)과 연결되어 있다. 제3 트랜지스터(T3)의 제2 전극(D3)은 유지 축전기(Cst)의 제2 유지 전극(E2) 및 구동 트랜지스터(T1)의 게이트 전극(G1)과 연결되어 있다.
제3 트랜지스터(T3)는 스캔선(151)을 통해 전달받은 스캔 신호(Sn)에 따라 켜져서 구동 트랜지스터(T1)의 게이트 전극(G1)과 제2 전극(D1)을 연결시키고, 구동 트랜지스터(T1)의 제2 전극(D1)과 유지 축전기(Cst)의 제2 유지 전극(E2)도 연결시킨다.
제4 트랜지스터(T4)는 구동 트랜지스터(T1)의 게이트 전극(G1) 및 유지 축전기(Cst)의 제2 유지 전극(E2)을 초기화시키는 역할을 한다. 게이트 전극(G4)은 전단 스캔선(152)과 연결되어 있고, 제1 전극(S4)은 초기화 전압선(127)과 연결되어 있다. 제4 트랜지스터(T4)의 제2 전극(D4)은 제3 트랜지스터(T3)의 제2 전극(D3)을 경유하여 유지 축전기(Cst)의 제2 유지 전극(E2) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 연결되어 있다. 제4 트랜지스터(T4)는 전단 스캔선(152)을 통해 전달받은 전단 스캔 신호(Sn-1)에 따라 초기화 전압(Vint)을 구동 트랜지스터(T1)의 게이트 전극(G1) 및 유지 축전기(Cst)의 제2 유지 전극(E2)에 전달한다. 이에 따라 구동 트랜지스터(T1)의 게이트 전극(G1)의 게이트 전압 및 유지 축전기(Cst)가 초기화된다. 초기화 전압(Vint)는 저전압값을 가져 구동 트랜지스터(T1)를 턴 온 시킬 수 있는 전압일 수 있다.
제5 트랜지스터(T5)는 구동 전압(ELVDD)을 구동 트랜지스터(T1)에 전달시키는 역할을 한다. 게이트 전극(G5)은 발광 제어선(153)과 연결되어 있고, 제1 전극(S5)은 구동 전압선(172)과 연결되어 있다. 제5 트랜지스터(T5)의 제2 전극(D5)은 구동 트랜지스터(T1)의 제1 전극(S1)과 연결되어 있다.
제6 트랜지스터(T6)는 구동 트랜지스터(T1)에서 출력되는 구동 전류(Id)를 유기 발광 다이오드(OLED)로 전달하는 역할을 한다. 게이트 전극(G6)은 발광 제어선(153)과 연결되어 있고, 제1 전극(S6)은 구동 트랜지스터(T1)의 제2 전극(D1)과 연결되어 있다. 제6 트랜지스터(T6)의 제2 전극(D6)은 유기 발광 다이오드(OLED)의 애노드와 연결되어 있다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 발광 제어선(153)을 통해 전달받은 발광 제어 신호(EM)에 따라 동시에 켜지며, 제5 트랜지스터(T5)를 통하여 구동 전압(ELVDD)이 구동 트랜지스터(T1)의 제1 전극(S1)에 인가되면, 구동 트랜지스터(T1)의 게이트 전극(G1)의 전압(즉, 유지 축전기(Cst)의 제2 유지 전극(E2)의 전압)에 따라서 구동 트랜지스터(T1)가 구동 전류(Id)를 출력한다. 출력된 구동 전류(Id)는 제6 트랜지스터(T6)를 통하여 유기 발광 다이오드(OLED)에 전달된다. 유기 발광 다이오드(OLED)에 전류(Ioled)가 흐르게 되면서 유기 발광 다이오드(OLED)가 빛을 방출한다.
제7 트랜지스터(T7)는 유기 발광 다이오드(OLED)의 애노드를 초기화시키는 역할을 한다. 게이트 전극(G7)은 바이패스 제어선(158)과 연결되어 있고, 제2 전극(D7)은 유기 발광 다이오드(OLED)의 애노드와 연결되어 있고, 제1 전극(S7)은 초기화 전압선(127)과 연결되어 있다. 바이패스 제어선(158)은 전단 스캔선(152)에 연결되어 있을 수 있으며, 바이패스 신호(GB)는 전단 스캔 신호(Sn-1)와 동일한 타이밍의 신호가 인가된다. 바이패스 제어선(158)은 전단 스캔선(152)에 연결되지 않고 전단 스캔 신호(Sn-1)와 별개의 신호를 전달할 수도 있다. 바이패스 신호(GB)에 따라 제7 트랜지스터(T7)가 턴 온 되면 초기화 전압(Vint)이 유기 발광 다이오드(OLED)의 애노드로 인가되어 초기화된다.
유지 축전기(Cst)의 제1 유지 전극(E1)은 구동 전압선(172)과 연결되어 있으며, 제2 유지 전극(E2)은 구동 트랜지스터(T1)의 게이트 전극(G1), 제3 트랜지스터(T3)의 제2 전극(D3) 및 제4 트랜지스터(T4)의 제2 전극(D4)과 연결되어 있다. 그 결과 제2 유지 전극(E2)은 구동 트랜지스터(T1)의 게이트 전극(G1)의 전압을 결정하며, 제3 트랜지스터(T3)의 제2 전극(D3)을 통하여 데이터 전압(Dm)을 인가 받거나, 제4 트랜지스터(T4)의 제2 전극(D4)을 통하여 초기화 전압(Vint)을 인가 받는다.
한편, 유기 발광 다이오드(OLED)의 애노드는 제6 트랜지스터(T6)의 제2 전극(D6) 및 제7 트랜지스터(T7)의 제2 전극(D7)과 연결되어 있으며, 캐소드는 공통 전압(ELVSS)을 전달하는 공통 전압선(741)과 연결되어 있다.
도 1의 실시예에서 화소 회로는 7개의 트랜지스터(T1-T7)와 1개의 축전기(Cst)를 포함하지만 이에 제한되지 않으며, 트랜지스터의 수와 축전기의 수, 그리고 이들의 연결은 다양하게 변경 가능하다.
일 실시예에 따른 유기 발광 표시 장치의 일 화소의 동작에 대하여 도 1을 참고하여 설명한다.
초기화 구간 동안 로우 레벨의 전단 스캔 신호(Sn-1)가 전단 스캔선(152)을 통해 화소(PX)로 공급된다. 그러면, 이를 인가 받은 제4 트랜지스터(T4)가 켜져, 초기화 전압(Vint)이 제4 트랜지스터(T4)를 통해 구동 트랜지스터(T1)의 게이트 전극(G1) 및 유지 축전기(Cst)의 제2 유지 전극(E2)에 인가된다. 그 결과 구동 트랜지스터(T1) 및 유지 축전기(Cst)가 초기화된다. 초기화 전압(Vint)의 전압이 저전압을 가져 구동 트랜지스터(T1)이 턴 온 될 수 있다.
한편, 초기화 구간 동안에는 로우 레벨의 바이패스 신호(GB)도 제7 트랜지스터(T7)로 인가된다. 이를 인가 받은 제7 트랜지스터(T7)가 턴 온 되어 초기화 전압(Vint)이 제7 트랜지스터(T7)를 통해 유기 발광다이오드(OLED)의 애노드로 인가된다. 그 결과 유기 발광다이오드(OLED)의 애노드도 초기화된다.
이후, 데이터 기입 구간 동안 스캔선(151)을 통해 로우 레벨의 스캔 신호(Sn)가 화소(PX)로 공급된다. 로우 레벨의 스캔 신호(Sn)에 의하여 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 켜진다. 스캔 신호(Sn)는 한 프레임 동안 복수의 로우 레벨 신호를 포함할 수 있다.
제2 트랜지스터(T2)가 턴 온 되면, 데이터 전압(Dm)가 제2 트랜지스터(T2)를 지나 구동 트랜지스터(T1)의 제1 전극(S1)으로 입력된다.
또한, 데이터 기입 구간 동안 제3 트랜지스터(T3)가 턴 온 되고, 그 결과 구동 트랜지스터(T1)의 제1 전극(S1)는 게이트 전극(G1) 및 유지 축전기(Cst)의 제2 유지 전극(E2)과 전기적으로 연결된다. 구동 트랜지스터(T1)의 게이트 전극(G1)과 제2 전극(D1)이 연결되어 다이오드에 연결된다. 또한, 구동 트랜지스터(T1)는 초기화 구간 동안 게이트 전극(G1)에 저전압(초기화 전압(Vint))이 인가되어 있어 턴 온 된 상태이다. 그 결과 구동 트랜지스터(T1)의 제1 전극(S1)으로 입력되는 데이터 전압(Dm)는 구동 트랜지스터(T1)의 채널을 지나 제2 전극(D1)에서 출력된 후 제3 트랜지스터(T3)를 거쳐 유지 축전기(Cst)의 제2 유지 전극(E2)에 저장된다.
이 때, 제2 유지 전극(E2)에 인가되는 전압은 구동 트랜지스터(T1)의 문턱전압(Vth)에 따라 변경되며, 구동 트랜지스터(T1)의 제1 전극(S1)에 데이터 전압(Dm)이 걸리고, 구동 트랜지스터(T1)의 게이트 전극(G1)에 초기화 전압(Vint)이 걸리는 경우, 제2 전극(D1)으로 출력되는 전압은 Vgs + Vth를 가질 수 있다. 여기서 Vgs는 구동 트랜지스터(T1)의 게이트 전극(G1)과 제1 전극(S1)에 걸리는 전압의 차이이므로 Dm - Vint 값을 가질 수 있다. 그러므로 제2 전극(D1)에서 출력되어 제2 유지 전극(E2)에 저장되는 전압은 Dm - Vint + Vth 값을 가질 수 있다.
그 후, 발광 구간 동안, 발광 제어선(153)으로부터 공급되는 발광 제어 신호(EM)가 로우 레벨의 값을 가져, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 켜진다. 그 결과 구동 트랜지스터(T1)의 제1 전극(S1)에는 구동 전압(ELVDD)이 인가되며, 구동 트랜지스터(T1)의 제2 전극(D1)은 유기 발광 다이오드(OLED)와 연결된다. 구동 트랜지스터(T1)는 게이트 전극(G1)의 전압과 제1 전극(S1)의 전압(즉, 구동 전압(ELVDD)) 간의 전압 차에 따라 구동 전류(Id)가 발생한다. 구동 트랜지스터(T1)의 구동 전류(Id)는 Vgs - Vth의 제곱값에 비례한 값을 가질 수 있다. 여기서 Vgs의 값은 유지 축전기(Cst)의 양단에 걸리는 전압차와 같으며, Vgs 값은 Vg - Vs의 값이므로 Dm - Vint + Vth - ELVDD 값을 가진다. 여기서 Vth값을 빼서 Vgs - Vth의 값을 구하면, Dm - Vint - ELVDD값을 가진다. 즉, 구동 트랜지스터(T1)의 구동 전류(Id)는 구동 트랜지스터(T1)의 문턱 전압(Vth)에 무관한 전류를 출력으로 가진다.
그러므로, 각 화소(PX)에 위치하는 구동 트랜지스터(T1)가 공정 산포로 인해 서로 다른 문턱 전압(Vth)을 가지더라도 구동 트랜지스터(T1)의 출력 전류를 일정하게 할 수 있어, 특성의 불균일성을 개선할 수 있다.
이상의 계산식에서 Vth 값은 다결정 반도체를 사용하는 P형 트랜지스터인 경우 0보다 약간 큰 값이나 또는 음의 값을 가질 수 있다. 또한, 전압을 계산하는 방향에 따라 + 및 -의 표현이 변경될 수 있다. 하지만, 구동 트랜지스터(T1)의 출력 전류인 구동 전류(Id)를 문턱 전압(Vth)에 무관한 값을 가지도록 할 수 있다는 점에는 변함이 없다.
이상과 같은 발광 구간이 종료하면 다시 초기화 구간이 위치하여 처음부터 다시 같은 동작을 반복하게 된다.
복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 제1 전극 및 제2 전극은 전압 또는 전류가 인가되는 방향에 따라서 하나는 소스 전극이고 다른 하나는 드레인 전극이 될 수 있다.
이하에서는 도 2 내지 도 4를 통하여 데이터선(171)과 이격되어 위치하며 구동 연결부를 대체하는 브릿지 전극(31) 및 게이트 연결부(156)를 포함함으로써, 크로스 토크 현상이 감소된 일 실시예에 따른 유기 발광 표시 장치의 화소에 대해서 살펴본다.
도 2는 일 실시예에 따른 유기 발광 표시 장치의 한 화소의 평면도이고, 도 3은 도 2에서 III-III'선을 따라 자른 단면도이고, 도 4는 도 2에서 IV-IV'선을 따라 자른 단면도이다.
도 2를 참고하면, 일 실시예에 따른 유기 발광 표시 장치는 주로 제1 방향(D1)을 따라 연장하며 스캔 신호(Sn), 전단 스캔 신호(Sn-1), 발광 제어 신호(EM) 및 초기화 전압(Vint)을 각각 전달하는 스캔선(151), 전단 스캔선(152), 발광 제어선(153) 및 초기화 전압선(127)을 포함한다. 바이패스 신호(GB)는 전단 스캔선(152)을 통해 전달된다. 하지만 실시예에 따라서는 바이패스 신호(GB)가 본단 스캔선(151)의 신호와 동일하거나 다른 스캔선의 신호와 동일할 수 있다.
유기 발광 표시 장치는 제1 방향(D1)과 교차하는 제2 방향(D2)을 따라 연장하며 데이터 전압(Dm) 및 구동 전압(ELVDD)을 각각 전달하는 데이터선(171) 및 구동 전압선(172)을 포함한다.
유기 발광 표시 장치는 구동 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 유지 축전기(Cst) 및 유기 발광 다이오드(OLED)를 포함한다.
구동 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)의 각각의 채널(channel)은 길게 연장되어 있는 반도체층(130) 내에 위치한다. 뿐만 아니라 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 제1 전극 및 제2 전극 중 적어도 일부도 반도체층(130)에 위치한다. 반도체층(130)은 다양한 형상으로 굴곡되어 형성될 수 있다. 반도체층(130)은 폴리 실리콘 같은 다결정 반도체 또는 산화물 반도체를 포함할 수 있다.
반도체층(130)은 n형 불순물 또는 p형 불순물로 채널 도핑이 되어 있는 채널과, 채널의 양측에 위치하며 채널에 도핑된 불순물보다 도핑 농도가 높은 제1 도핑 영역 및 제2 도핑 영역을 포함한다. 제1 도핑 영역 및 제2 도핑 영역은 각각 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 제1 전극 및 제2 전극에 대응한다. 제1 도핑 영역 및 제2 도핑 영역 중 하나가 소스 영역이면, 나머지 하나는 드레인 영역일 수 있다. 또한, 반도체층(130)에서 서로 다른 트랜지스터의 제1 전극과 제2 전극의 사이 영역도 도핑되어 두 트랜지스터가 서로 전기적으로 연결될 수 있다.
복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 채널 각각은 각 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 게이트 전극과 중첩하고, 각 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 제1 전극과 제2 전극 사이에 위치한다. 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 실질적으로 동일한 적층 구조를 가질 수 있다. 이하에서는 구동 트랜지스터(T1)를 위주로 상세하게 설명하고, 나머지 트랜지스터(T2, T3, T4, T5, T6, T7)는 간략하게 설명한다.
구동 트랜지스터(T1)는 채널, 제1 게이트 전극(155), 제1 전극(S1) 및 제2 전극(D1)을 포함한다. 구동 트랜지스터(T1)의 채널은 제1 전극(S1)과 제2 전극(D1) 사이이며, 제1 게이트 전극(155)과 평면상 중첩한다. 채널은 굴곡되어 있는데, 이는 제한된 영역 내에서 채널의 길이를 길게 형성하기 위함이다. 채널의 길이가 길어짐에 따라 구동 트랜지스터(T1)의 제1 게이트 전극(155)에 인가되는 게이트 전압(Vg)의 구동 범위(driving range)가 넓어지며, 게이트 전압(Vg)에 따라 구동 전류(Id)가 일정하게 증가하게 된다. 그 결과, 게이트 전압(Vg)의 크기를 변화시켜 유기 발광다이오드(OLED)에서 방출되는 광의 계조를 보다 세밀하게 제어할 수 있으며, 유기 발광 표시 장치의 표시 품질도 향상시킬 수 있다. 또한, 채널이 한 방향으로 연장되지 않고 여러 방향으로 연장되므로, 제조 공정에서 방향성에 따른 영향이 상쇄되어 공정 산포 영향이 줄어드는 장점도 있다. 따라서 공정 산포로 인해 구동 트랜지스터(T1)의 특성이 표시 장치의 영역에 따라 달라짐으로 인해 발생할 수 있는 얼룩 불량(예컨대, 동일한 데이터 전압(Dm)이 인가되더라도 화소에 따라 휘도 차가 발생) 같은 화질 저하를 방지할 수 있다. 이러한 채널의 형상은 도시된 '
Figure 112018116237519-pat00001
'형에 제한되지 않고 U형, S형 등 다양할 수 있다.
제1 게이트 전극(155)은 채널과 평면상 중첩한다. 제1 전극(S1) 및 제2 전극(D1)은 채널의 양측에 각각 위치한다. 제1 게이트 전극(155)의 위에는 유지 전극(126)의 확장된 부분이 절연되어 위치한다. 유지 전극(126)의 확장된 부분은 제1 게이트 전극(155)과 제2 게이트 절연막(160)을 사이에 두고 평면상 중첩하여 유지 축전기(Cst)를 구성한다. 유지 전극(126)의 확장된 부분은 유지 축전기(Cst)의 제1 유지 전극(도 1의 E1)이며, 제1 게이트 전극(155)은 제2 유지 전극(도 1의 E2)을 이룬다.
제2 트랜지스터(T2)의 게이트 전극은 스캔선(151)의 일부일 수 있다. 제2 트랜지스터(T2)의 제1 전극(S2)에는 데이터선(171)이 접촉 구멍(62)을 통해 연결되어 있다. 제1 전극(S2) 및 제2 전극(D2)은 반도체층(130) 상에 위치할 수 있다.
제3 트랜지스터(T3)는 서로 인접하는 두 개의 트랜지스터로 구성될 수 있다. 도 2의 화소(PX) 내에는 T3 표시가 반도체층(130)이 꺾이는 부분을 기준으로 좌측 및 아래측에 도시되어 있다. 이 두 부분이 각각 제3 트랜지스터(T3)의 역할을 수행하며, 하나의 제3 트랜지스터(T3)의 제1 전극(S3)이 다른 하나의 제3 트랜지스터(T3)의 제2 전극(D3)과 연결되는 구조를 가진다. 두 제3 트랜지스터(T3)의 게이트 전극은 스캔선(151)의 일부 또는 스캔선(151)에서 상측 또는 하측으로 돌출된 부분일 수 있다. 이와 같은 구조를 듀얼 게이트(dual gate) 구조라 할 수 있으며, 누설 전류가 흐르는 것을 차단하는 역할을 수행할 수 있다. 제3 트랜지스터(T3)의 제1 전극(S3)은 제6 트랜지스터(T6)의 제1 전극(S6) 및 구동 트랜지스터(T1)의 제2 전극(D1)과 연결되어 있다.
제4 트랜지스터(T4)는 전단 스캔선(152)과 반도체층(130)이 만나는 부분에 형성되어 있다. 제4 트랜지스터(T4)의 게이트 전극은 전단 스캔선(152)의 일부일 수 있다. 하나의 제4 트랜지스터(T4)의 제1 전극(S4)이 다른 하나의 제3 트랜지스터(T3)의 제2 전극(D4)과 연결되는 구조를 가진다. 이와 같은 구조를 듀얼 게이트(dual gate) 구조라 할 수 있으며, 누설 전류를 차단하는 역할을 수행할 수 있다. 제4 트랜지스터(T4)의 제2 전극(D4)은 반도체층(130)을 통하여 제3 트랜지스터(T3)의 제2 전극(D3)와 연결되어 있다.
제5 트랜지스터(T5)의 게이트 전극은 발광 제어선(153)의 일부일 수 있다. 제5 트랜지스터(T5)의 제1 전극(S5)에는 구동 전압선(172)이 접촉 구멍(67)을 통해 연결되어 있으며, 제2 전극(D5)는 반도체층(130)을 통하여 구동 트랜지스터(T1)의 제1 전극(S1)과 연결되어 있다.
제6 트랜지스터(T6)의 게이트 전극은 발광 제어선(153)의 일부일 수 있다. 제6 트랜지스터(T6)의 제2 전극(D6)에는 제1 연결부(75)가 접촉 구멍(69)을 통해 연결되어 있으며, 제1 전극(S6)은 반도체층(130)을 통하여 구동 트랜지스터(T1)의 제2 전극(D1)과 연결되어 있다.
제7 트랜지스터(T7)의 게이트 전극은 전단 스캔선(152)의 일부일 수 있다. 제7 트랜지스터(T7)의 제1 전극(S7)은 제4 트랜지스터(T4)의 제1 전극(S4)과 연결된다. 초기화 전압선(127)은 접촉 구멍(65)을 통해 제2 연결부(72)와 연결된다. 제2 연결부(72)는 접촉 구멍(66)을 통해 반도체층(130)과 연결되며, 제2 전극(D7)은 제6 트랜지스터(T6)의 제2 전극(D6)과 연결될 수 있다. 제1 전극(S7) 및 제2 전극(D7)은 반도체층(130) 상에 위치할 수 있다. 도 2에 도시된 제7 트랜지스터(T7)는 도시된 한 화소 영역의 위측에 형성되는 화소를 동작시키는 트랜지스터이다. 도 2는 한 화소 영역을 대략적으로 나타내기 위한 것으로서, 일 실시예에 따른 한 화소 영역에 작동되는 제7 트랜지스터(T7)는 제6 트랜지스터(T6)의 제2 전극(D6) 으로부터 연장된 반도체층(130)에 형성된다. 일 실시예에 따른 한 화소 영역에서 제7 트랜지스터(T7)의 제2 전극(D7)은 제6 트랜지스터(T6)의 제2 전극(D6)과 연결되도록 제6 트랜지스터(T6)의 하측에 형성된다. 또한, 다른 화소 영역에서 제7 트랜지스터(T7)의 제1 전극(S7)은 제4 트랜지스터(T4)의 제1 전극(S4) 으로부터 연장된 반도체층(130)에 형성될 수 있다.
유지 축전기(Cst)는 제2 게이트 절연막(160)을 사이에 두고 중첩하는 제1 유지 전극(E1)과 제2 유지 전극(E2)을 포함한다. 제2 유지 전극(E2)은 구동 트랜지스터(T1)의 제1 게이트 전극(155)에 해당하고, 제1 유지 전극(E1)은 유지 전극(126)의 확장된 부분일 수 있다. 여기서, 제2 게이트 절연막(160)은 유전체가 되며, 유지 축전기(Cst)에서 축전된 전하와 제1 및 제2 유지 전극들(E1, E2) 사이의 전압에 의해 정전 용량(capacitance)이 결정된다. 제1 게이트 전극(155)을 제2 유지 전극(E2)으로 사용함으로써, 화소 내에서 큰 면적을 차지하는 구동 트랜지스터(T1)의 채널에 의해 좁아진 공간에서 유지 축전기(Cst)를 형성할 수 있는 공간을 확보할 수 있다.
제1 유지 전극(E1)에는 구동 전압선(172)이 접촉 구멍(68)을 통해 연결되어 있다. 따라서 유지 축전기(Cst)는 구동 전압선(172)을 통해 제1 유지 전극(E1)에 전달된 구동 전압(ELVDD)과 제1 게이트 전극(155)의 게이트 전압(Vg) 간의 차에 대응하는 전하를 저장한다.
제1 연결부(75)에는 애노드 전극으로 불리는 화소 전극(미도시)이 접촉 구멍(81)을 통해 연결되어 있다.
브릿지 전극(31)은 구동 트랜지스터(T1)의 반도체층(130), 제1 게이트 전극(155), 유지 전극(126), 스캔선(151), 제3 트랜지스터(T3)의 제2 전극(D3) 및 게이트 연결부(156)와 중첩한다. 브릿지 전극(31)은 스캔선(151)을 교차하여 형성되며, 데이터선(171) 및 구동 전압선(172)의 일 부분과 나란하게 형성 될 수 있다.
구체적으로, 브릿지 전극(31)은 구동 트랜지스터(T1)의 반도체층(130) 형상인 Ω형의 중심부로부터 제2 방향(D2)으로 제3 트랜지스터(T3)의 제2 전극(D3)을 거쳐 연장되도록 길게 형성된다. 제3 트랜지스터(T3)의 제2 전극(D3)을 거쳐 연장된 브릿지 전극(31)의 일 단은 반도체층(130)과 중첩하지 않도록 일 측에 치우쳐 굴곡되어 형성될 수 있다.
브릿지 전극(31)은 접촉 구멍(61)을 통해 제1 게이트 전극(155)과 연결된다.
게이트 연결부(156)는 브릿지 전극(31)의 일 영역에 중첩하도록 형성된다. 게이트 연결부(156)는 제3 트랜지스터(T3)의 제2 전극(D3)로부터 제2 방향(D2)으로 연장될 수 있다. 게이트 연결부(156)는 브릿지 전극(31)의 비스듬히 굴곡된 형태에 중첩되도록, 일 단이 비스듬히 굴곡진 형태를 포함할 수 있다.
브릿지 전극(31)과 게이트 연결부(156)는 접촉 구멍(63)을 통해 연결된다. 또한, 제3 트랜지스터(T3)의 제2 전극(D3)과 게이트 연결부(156)는 접촉 구멍(64)을 통해 연결된다.
이와 같이, 브릿지 전극(31)은 게이트 연결부(156)를 통해 제1 게이트 전극(155)과 제3 트랜지스터의 제2 전극(D3)을 연결 시킨다.
다시, 도 1을 참고하면 구동 트랜지스터(T1)의 게이트 전극(G1)과 제3 트랜지스터(T3)의 제2 전극(D3)은 구동 게이트 노드(Q)를 통해 전기적으로 연결되어 있음을 확인할 수 있다.
일반적으로 구동 트랜지스터(T1)는 유기 발광 다이오드(OLED)로 흐르는 구동 전류(Id)를 제어하며, 구동 트랜지스터(T1)의 구동 게이트 노드(Q)에 연결된 유지 축전기(Cst)에 데이터 전압을 저장하여 한 프레임(frame) 동안 유지한다. 이에 따라, 한 프레임 동안 구동 트랜지스터(T1)에서 유기 발광 다이오드(OLED)로 일정한 양의 구동 전류(Id)를 공급하여 발광하게 된다.
구동 트랜지스터(T1)의 제1 게이트 전극(G1)과 제3 트랜지스터(T3)의 제2 전극(D3)을 연결시키는 구동 연결부와 데이터선(171) 사이에 형성된 기생 커패시턴스(Parasitic Capacitance) 때문에, 데이터선(171)의 전압 변화가 구동 트랜지스터(T1)의 구동 게이트 노드(Q)의 전압에 영향을 미치게 된다. 이러한 구동 게이트 노드(Q)의 전압 변화가 유기 발광 다이오드(OLED)에 흐르는 구동 전류(Id)를 변경시켜, 표시 장치에 휘도 변화가 생기는 크로스 토크(Crosstalk) 현상이 발생하게 된다.
이하, 도 3 및 도 4를 통하여 데이터선(171)과 이격되어 위치하며 구동 연결부를 대체하는 브릿지 전극(31) 및 게이트 연결부(156)를 포함함으로써, 크로스 토크 현상이 감소된 일 실시예에 따른 유기 발광 표시 장치를 적층 순서에 따라 살펴본다.
도 3은 도 2의 III-III'선을 따라 자른 단면도이고, 도 4는 도 2의 IV-IV'선을 따라 자른 단면도이다.
도 3을 참고하면, 일 실시예에 따른 유기 발광 표시 장치는 플라스틱이나 폴리 이미드(PI)와 같은 플렉서블한 재질 또는 유리로 형성된 기판(100)을 사용한다. 기판(100) 위에는 배리어층(110)이 위치하고, 배리어층(110) 위에는 도전성을 가지는 금속이나 이에 준하는 도전 특성을 가지는 반도체 물질로 형성된 브릿지 전극(31)이 위치한다. 브릿지 전극(31) 위에는 이를 덮도록 버퍼층(120)이 위치한다. 배리어층(110) 및 버퍼층(120)은 산화 규소, 질화 규소, 산화 알루미늄 등의 무기 절연 물질을 포함할 수 있으며, 또한, 폴리이미드 아크릴(에폭시 첨가) 등의 유기 절연 물질도 포함할 수 있다.
버퍼층(120) 위에는 구동 트랜지스터(T1)의 채널(130a1) 및 제2 트랜지스터(T2)의 드레인 영역을 포함하는 반도체층(130)이 위치한다.
반도체층(130) 위에는 이를 덮는 제1 게이트 절연막(140)이 위치한다. 제1 게이트 절연막(140) 위에는 구동 트랜지스터(T1)의 제1 게이트 전극(155) 및 스캔선(151)이 위치한다. 제1 게이트 절연막(140) 위에 형성되는 제1 게이트 전극(155), 스캔선(151), 복수의 트랜지스터에 형성되는 게이트 전극 및 게이트 연결부(156)는 제1 게이트 도전체로 명명할 수 있다.
제1 게이트 도전체 위에는 이를 덮는 제2 게이트 절연막(160)이 위치한다. 제1 게이트 절연막(140) 및 제2 게이트 절연막(160)은 질화 규소, 산화 규소, 및 산화 알루미늄 등의 물질로 형성될 수 있다. 제2 게이트 절연막(160) 위에는 유지 전극(126)이 위치하며, 제2 게이트 절연막(160) 위에 형성되는 유지 전극(126) 및 초기화 전압선(127) 등은 제2 게이트 도전체로 명명할 수 있다.
제2 게이트 도전체 위에는 이를 덮는 층간 절연막(180)이 위치한다. 층간 절연막(180)은 질화 규소, 산화 규소, 및 산화 알루미늄 등의 물질로 형성될 수 있고, 유기 절연 물질로 형성될 수도 있다. 층간 절연막(180) 위에는 데이터선(171)이 위치하며, 층간 절연막(180) 위에 형성되는 데이터선(171), 구동 전압선(172), 제1 연결부(75), 제2 연결부(72) 및 구동 연결부(미도시, 도 5의 71참고)를 데이터 도전체로 명명할 수 있다.
데이터선(171)은 브릿지 전극(31)과 제1, 2 게이트 절연막(140, 160), 제1, 2 게이트 도전체를 사이에 두고 멀리 떨어져 위치한다. 이에 따라, 데이터선(171)과 브릿지 전극(31) 사이에 형성되는 기생 커패시턴스(C)의 값은 작아지고, 데이터선(171)의 전압 변화가 구동 트랜지스터(T1)의 구동 게이트 노드(Q)의 전압에 미치는 영향이 감소하게 된다. 따라서, 유기 발광 다이오드(OLED)에 흐르는 구동 전류(Id)는 일정하게 유지되어, 유기 발광 표시 장치에 휘도 변화가 거의 없게 된다.
이하, 도 4를 참고하여, 브릿지 전극(31)에 의해 구동 트랜지스터(T1)의 게이트 전극(G1)과 제3 트랜지스터(T3)의 제2 전극(D3)이 연결된 구조에 관하여 상세하게 살펴본다.
일 실시예에 따른 유기 발광 표시 장치는 플렉서블한 재질로 형성된 기판(100)을 사용한다. 기판(100) 위에는 배리어층(110)이 위치하고, 배리어층(110) 위에는 도전성을 가지는 금속이나 이에 준하는 도전 특성을 가지는 반도체 물질로 형성된 브릿지 전극(31)이 위치한다. 브릿지 전극(31) 위에는 버퍼층(120)이 위치한다.
버퍼층(120) 위에는 구동 트랜지스터(T1)의 채널(130a1) 및 제3 트랜지스터(T3)의 제2 전극(D3)을 나타내는 드레인 영역(130d3)을 포함하는 반도체층(130)이 위치한다.
반도체층(130) 위에는 이를 덮는 제1 게이트 절연막(140)이 위치한다. 제1 게이트 절연막(140) 위에는 구동 트랜지스터(T1)의 제1 게이트 전극(155), 스캔선(151) 및 게이트 연결부(156)가 위치한다. 구동 트랜지스터(T1)의 제1 게이트 전극(155)은 브릿지 전극(31) 및 구동 트랜지스터(T1)의 채널(130a1)과 중첩하도록 위치할 수 있다.
게이트 연결부(156)는 제3 트랜지스터(T3)의 드레인 영역(130d3) 및 브릿지 전극(31)의 일 영역과 중첩하도록 위치한다. 게이트 연결부(156)의 일 단은 브릿지 전극(31) 영역 내에 위치하도록 형성될 수 있다.
제1 게이트 전극(155)은 접촉 구멍(61)을 통해 브릿지 전극(31)과 연결되고, 게이트 연결부(156)는 접촉 구멍(63)을 통해 브릿지 전극(31)과 연결된다. 또한, 게이트 연결부(156)는 제3 트랜지스터(T3)의 드레인 영역(130d3)과 접촉 구멍(64)을 통해 연결된다.
즉, 제3 트랜지스터(T3)는 드레인 영역(130d3)으로부터 게이트 연결부(156) 및 브릿지 전극(31)을 통해서 구동 트랜지스터(T1)의 게이트 전극(G1)에 보상 전압(Dm + Vth의 전압)을 전달 할 수 있다.
제1 게이트 전극(155), 스캔선(151) 및 게이트 연결부(156) 위에는 이를 덮는 제2 게이트 절연막(160)이 위치한다. 제2 게이트 절연막(160) 위에는 유지 전극(126)이 위치하고, 유지 전극(126) 위에는 층간 절연막(180)이 위치한다. 여기서, 유지 전극(126)은 제1 게이트 전극(155)과 일부 중첩하도록 위치할 수 있다.
도 4에 도시되지 않았으나, 층간 절연막(180) 위에는 데이터 도전체가 위치하며, 데이터 도전체 위에는 이를 덮는 보호막(미도시)이 위치할 수 있다. 보호막(미도시)은 유기 절연 물질을 포함할 수 있다. 보호막(미도시) 위에는 화소 전극(미도시)이 위치하며, 화소 전극은 보호막에 형성된 접촉 구멍을 통하여 데이터 도전체와 연결될 수 있다. 보호막 및 화소 전극의 위에는 격벽(미도시)이 위치할 수 있다. 격벽은 화소 전극과 중첩하는 오픈 부분을 가지며, 오픈 부분에 유기 발광층이 위치할 수 있다. 유기 발광층 및 격벽의 위에는 공통 전극(미도시)이 위치할 수 있다. 화소 전극, 유기 발광층 및 공통 전극은 유기 발광 다이오드(OLED)를 이룬다. 유기 발광 다이오드(OLED)에서 화소 전극 및 공통 전극으로부터 각각 정공과 전자가 유기 발광층 내부로 주입되면, 주입된 정공과 전자가 결합한 엑시톤이 여기 상태로부터 기저 상태로 떨어질 때 발광하게 된다.
이하, 도 5 및 도 6을 통해 데이터선(171)과 이격되어 위치하는 브릿지 전극(31), 게이트 연결부(156) 및 짧은 구동 연결부(71)를 포함함으로써, 크로스 토크 현상이 감소된 일 실시예에 따른 유기 발광 표시 장치의 평면도 및 단면도를 살펴 보도록 한다. 전술한 구성요소와 동일 유사한 구성요소에 대한 설명은 생략하기로 한다.
도 5는 일 실시예에 따른 유기 발광 표시 장치의 평면도이고, 도 6은 도 5에서 V-V'선을 따라 자른 단면도이다.
도 5를 참고하면, 브릿지 전극(31)은 스캔선(151)을 교차하여 형성되며, 데이터선(171) 및 구동 전압선(172)의 일 부분과 나란하게 형성된다.
브릿지 전극(31)은 구동 트랜지스터(T1)의 반도체층(130) 형상인 Ω형의 중심부로부터 제2 방향(D2)으로 제3 트랜지스터(T3)의 제2 전극(D3)을 거쳐 연장되도록 형성된다. 브릿지 전극(31)은 제1 게이트 전극(155), 유지 전극(126) 및 스캔선(151)의 일 영역과 중첩하며, 연장된 브릿지 전극(31)의 일 단은 반도체층(130)과 중첩하지 않도록 굴곡되어 형성될 수 있다. 다른 실시예에 따라 반도체층(130) 형상이 U형인 경우, 브릿지 전극(31)은 짧은 길이로 형성될 수도 있다.
브릿지 전극(31)은 접촉 구멍(61)을 통해 제1 게이트 전극(155)과 연결된다.
게이트 연결부(156) 및 구동 연결부(71)는 브릿지 전극(31)에 중첩하도록 형성되나, 스캔선(151)과는 중첩하지 않는다. 구동 연결부(71)는 게이트 연결부(156) 및 브릿지 전극(31)과 일부 중첩하고, 제3 트랜지스터(T3)의 제2 전극(D3)에 중첩하도록 형성된다. 여기서, 구동 연결부(71)는 브릿지 전극(31) 및 제3 트랜지스터(T3)의 제2 전극(D3)과 중첩하도록 비스듬하게 형성될 수 있다.
구동 연결부(71)는 게이트 연결부(156), 브릿지 전극(31) 및 제3 트랜지스터(T3)의 제2 전극(D3)과 중첩되도록 다양한 형상으로 형성될 수 있다. 구체적으로, 비스듬한 다각형, 길게 연장된 다각형, 모따기가 포함된 다각형 등의 다양한 형상으로 형성될 수 있다. 게이트 연결부(156)는 브릿지 전극(31)의 일 영역과 구동 연결부(71)의 일 영역에 중첩되도록 직사각형, 모따기가 포함된 다각형 형상 등으로 형성될 수 있다.
브릿지 전극(31)과 게이트 연결부(156)는 접촉 구멍(63)을 통해 연결되며, 게이트 연결부(156)와 구동 연결부(71)는 접촉 구멍(60)을 통해 연결된다. 또한, 구동 연결부(71)는 제3 트랜지스터(T3)의 제2 전극(D3)과 접촉 구멍(64)을 통해 연결된다.
이와 같이, 브릿지 전극(31)은 게이트 연결부(156) 및 구동 연결부(71)를 통해 제1 게이트 전극(155)과 제3 트랜지스터(T3)의 제2 전극(D3)을 연결한다.
이하, 도 6의 단면도를 참고하며, 브릿지 전극(31)이 제1 게이트 전극(155)및 제3 트랜지스터(T3)의 드레인 영역(130d3)과 연결된 구조를 상세히 살펴본다.
도 6을 참고하면, 일 실시예에 따른 유기 발광 표시 장치는 배리어층(110) 위에 브릿지 전극(31)이 위치한다. 브릿지 전극(31) 위에는 이를 덮도록 버퍼층(120)이 위치한다.
버퍼층(120) 위에는 구동 트랜지스터(T1)의 채널(130a1) 및 제3 트랜지스터(T3)의 제2 전극(D3)을 나타내는 드레인 영역(130d3)을 포함하는 반도체층(130)이 위치한다.
반도체층(130) 위에는 이를 덮는 제1 게이트 절연막(140)이 위치한다. 제1 게이트 절연막(140) 위에는 구동 트랜지스터(T1)의 제1 게이트 전극(155), 스캔선(151) 및 게이트 연결부(156)가 위치한다. 구동 트랜지스터(T1)의 제1 게이트 전극(155)은 브릿지 전극(31)의 일부 영역 및 구동 트랜지스터(T1)의 채널(130a1)과 중첩하도록 위치할 수 있다.
제1 게이트 전극(155) 및 스캔선(151) 위에는 이를 덮는 제2 게이트 절연막(160)이 위치한다. 제2 게이트 절연막(160) 위에 위치하는 유지 전극(126)은 제1 게이트 전극(155), 브릿지 전극(31) 및 구동 트랜지스터(T1)의 채널(130a1)과 중첩하도록 위치할 수 있다.
유지 전극(126) 위에는 이를 덮도록 층간 절연막(180)이 위치한다. 층간 절연막(180) 위에는 구동 연결부(71)가 위치한다. 구동 연결부(71)는 게이트 연결부(156), 드레인 영역(130d3) 및 브릿지 전극(31)과 중첩하도록 위치할 수 있다.
구동 연결부(71)는 접촉 구멍(64)를 통해 드레인 영역(130d3)에 연결되고, 게이트 연결부(156)와는 접촉 구멍(60)을 통해 연결된다. 게이트 연결부(156)는 접촉 구멍(63)을 통해 브릿지 전극(31)과 연결된다. 또한, 제1 게이트 전극(155)은 접촉 구멍(61)을 통해 브릿지 전극(31)과 연결된다.
즉, 제3 트랜지스터(T3)는 드레인 영역(130d3)으로부터 구동 연결부(71), 게이트 연결부(156) 및 브릿지 전극(31)을 통해서 구동 트랜지스터(T1)의 게이트 전극(G1)에 보상 전압(Dm + Vth의 전압)을 전달할 수 있다.
일 실시예에 따른 유기 발광 표시 장치는 구동 연결부(71)를 짧은 영역에만 사용하여도 제3 트랜지스터(T3)와 구동 트랜지스터(T1)을 연결시킬 수 있으므로, 데이터선(171)과 구동 연결부(71) 간에 형성되는 기생 커패시턴스를 줄일 수 있다.
또한, 배리어층(110) 상부에 브릿지 전극(31)을 형성하는 단계 이후에, 게이트 연결부(156)는 제1 게이트 도전체 형성 시 형성될 수 있고, 구동 연결부(71)는 데이터 도전체 형성 시 형성될 수 있으므로 마스크 추가 공정 없이, 크로스 토크를 감소시킨 유기 발광 표시 장치를 제공할 수 있다.
이하, 도 7 및 도 8를 통하여 데이터선(171)과 이격되어 위치하며 구동 연결부를 대체하는 브릿지 전극(31)을 포함함으로써, 크로스 토크 현상이 감소된 일 실시예에 따른 유기 발광 표시 장치의 화소에 대해서 살펴본다.
도 7은 일 실시예에 따른 유기 발광 표시 장치의 평면도이고, 도 8은 도 7에서 VIII-VIII'선을 따라 자른 단면도이다.
도 7을 참고하면, 브릿지 전극(31)은 스캔선(151)을 교차하여 형성되며, 데이터선(171) 및 구동 전압선(172)의 일 부분과 나란하게 형성된다.
브릿지 전극(31)은 구동 트랜지스터(T1)의 반도체층(130) 형상인 Ω형의 중심부로부터 제2 방향(D2)으로 제3 트랜지스터(T3)의 제2 전극(D3)을 거쳐 연장되도록 형성된다. 브릿지 전극(31)은 제1 게이트 전극(155), 유지 전극(126) 및 스캔선(151)의 일 영역과 중첩하며, 제3 트랜지스터(T3)의 드레인 영역(130d3)까지 형성될 수 있다. 브릿지 전극(31)은 긴 직사각형의 형상을 포함하나, 다른 배선과 중첩되지 않기 위하여, 일부가 꺾인 굴곡부 형상을 포함할 수도 있다.
브릿지 전극(31)은 제3 트랜지스터(T3)의 드레인 영역(130d3) 및 제1 게이트 전극(155)을 연결한다.
이하 도 8의 단면도를 참고하여, 브릿지 전극(31)이 제1 게이트 전극(155)과 제3 트랜지스터(T3)의 드레인 영역(130d3)을 연결시킨 모습을 상세히 살펴본다.
도 8을 참고하면, 일 실시예에 따른 유기 발광 표시 장치는 배리어층(110) 위에 브릿지 전극(31)이 위치한다. 브릿지 전극(31) 위에는 이를 덮도록 버퍼층(120)이 위치한다.
버퍼층(120) 위에는 구동 트랜지스터(T1)의 채널(130a1) 및 제3 트랜지스터(T3)의 제2 전극(D3)을 나타내는 드레인 영역(130d3)을 포함하는 반도체층(130)이 위치한다.
반도체층(130) 위에는 이를 덮는 제1 게이트 절연막(140)이 위치한다. 제1 게이트 절연막(140) 위에는 구동 트랜지스터(T1)의 제1 게이트 전극(155), 스캔선(151)이 위치한다.
드레인 영역(130d3)은 접촉 구멍(70)을 통해 브릿지 전극(31)과 연결되고, 구동 트랜지스터(T1)의 제1 게이트 전극(155)은 접촉 구멍(61)에 의해 브릿지 전극(31)과 연결된다.
즉, 브릿지 전극(31)에 의해 제3 트랜지스터(T3)는 드레인 영역(130d3)으로부터 구동 트랜지스터(T1)의 게이트 전극(G1)에 보상 전압(Dm + Vth의 전압)을 전달할 수 있다.
이하, 도 9 및 도 10을 통하여 구동 트랜지스터(T1)의 반도체층(130)이 다른 형상을 포함하는 경우, 브릿지 전극(31) 및 게이트 연결부(156)를 포함함으로써, 크로스 토크 현상이 감소된 일 실시예에 따른 유기 발광 표시 장치의 화소에 대해서 살펴본다.
도 9는 일 실시예에 따른 유기 발광 표시 장치의 평면도이고, 도 10은 도 9에서 X-X'선을 따라 자른 단면도이다.
도 9를 참고하면, 구동 트랜지스터(T1)의 반도체층(130)은 'S'자 형상을 포함한다.
브릿지 전극(31)은 구동 트랜지스터(T1)의 반도체층(130), 제1 게이트 전극(155), 유지 전극(126), 스캔선(151), 제3 트랜지스터(T3)의 제2 전극(D3) 및 게이트 연결부(156)와 중첩한다. 브릿지 전극(31)은 스캔선(151)을 교차하여 형성되며, 데이터선(171) 및 구동 전압선(172)의 일 부분과 나란하게 형성 될 수 있다.
구체적으로, 브릿지 전극(31)은 구동 트랜지스터(T1)의 반도체층(130) 형상인 'S'자 형의 윗측으로부터 제2 방향(D2)으로 제3 트랜지스터(T3)의 제2 전극(D3)을 거쳐 연장되도록 길게 형성된다. 제3 트랜지스터(T3)의 제2 전극(D3)을 거쳐 연장된 브릿지 전극(31)의 일 단은 반도체층(130)과 중첩하지 않도록 일 측에 치우쳐 굴곡되어 형성될 수 있다.
브릿지 전극(31)은 접촉 구멍(61)을 통해 제1 게이트 전극(155)과 연결된다.
게이트 연결부(156)는 브릿지 전극(31)의 일 영역에 중첩하도록 형성된다. 게이트 연결부(156)는 제3 트랜지스터(T3)의 제2 전극(D3)로부터 제2 방향(D2)으로 연장될 수 있다. 게이트 연결부(156)는 브릿지 전극(31)의 비스듬히 굴곡된 형태에 중첩되도록, 일 단이 비스듬히 굴곡진 형태를 포함할 수 있다.
브릿지 전극(31)과 게이트 연결부(156)는 접촉 구멍(63)을 통해 연결된다. 또한, 제3 트랜지스터(T3)의 제2 전극(D3)과 게이트 연결부(156)는 접촉 구멍(64)을 통해 연결된다.
이와 같이, 브릿지 전극(31)은 게이트 연결부(156)를 통해 제1 게이트 전극(155)과 제3 트랜지스터의 제2 전극(D3)을 연결 시킨다.
이하, 도 10의 단면도를 참고하여, 브릿지 전극(31)이 제1 게이트 전극(155)및 제3 트랜지스터(T3)의 드레인 영역(130d3)와 연결된 구조를 살펴본다.
도 10을 참고하면, 일 실시예에 따른 유기 발광 표시 장치는 배리어층(110) 위에 브릿지 전극(31)이 위치한다. 브릿지 전극(31) 위에는 이를 덮도록 버퍼층(120)이 위치한다.
버퍼층(120) 위에는 구동 트랜지스터(T1)의 복수의 채널(130a1) 및 제3 트랜지스터(T3)의 제2 전극(D3)을 나타내는 드레인 영역(130d3)을 포함하는 반도체층(130)이 위치한다.
반도체층(130) 위에는 이를 덮는 제1 게이트 절연막(140)이 위치한다. 제1 게이트 절연막(140) 위에는 구동 트랜지스터(T1)의 제1 게이트 전극(155), 스캔선(151) 및 게이트 연결부(156)가 위치한다.
제1 게이트 전극(155) 및 스캔선(151) 위에는 이를 덮는 제2 게이트 절연막(160)이 위치한다. 제2 게이트 절연막(160) 위에 위치하는 유지 전극(126)은 제1 게이트 전극(155), 브릿지 전극(31) 및 구동 트랜지스터(T1)의 복수의 채널(130a1)과 중첩하도록 위치할 수 있다.
게이트 연결부(156)는 접촉 구멍(63)을 통해 브릿지 전극(31)과 연결되고, 접촉 구멍(64)를 통해 드레인 영역(130d3)와 연결된다. 또한, 제1 게이트 전극(155)은 접촉 구멍(61)을 통해 브릿지 전극(31)과 연결된다.
즉, 제3 트랜지스터(T3)는 드레인 영역(130d3)으로부터 게이트 연결부(156) 및 브릿지 전극(31)을 통해서 구동 트랜지스터(T1)의 게이트 전극(G1)에 보상 전압(Dm + Vth의 전압)을 전달할 수 있다.
따라서, 데이터 도전체 층에 게이트 구동 연결부를 사용하지 않음으로써, 데이터선(171)과 게이트 구동 연결부 간에 형성되는 기생 커패시턴스가 발생되지 않는다. 데이터선(171)과 브릿지 전극(31)간에 기생 커패시턴스가 형성될 수도 있으나, 양 전극 사이에는 복수의 층이 존재하여 기생 커패시턴스는 현저하게 감소될 수 있다. 기생 커패시턴스가 감소됨에 따라, 크로스 토크 현상도 감소하게 된다.
이하, 도 11 내지 도 16을 참고하여 제3 게이트 도전체를 포함하는 다른 실시예에 따른 유기 발광 표시장치에서, 브릿지 전극(31) 및 게이트 연결부를 통해 크로스 토크 현상이 감소되는 구조에 관하여 살펴본다.
도 11 및 도 12를 참고하면, 다른 실시예에 따른 유기 발광 표시 장치는 데이터선(171)과 이격되어 위치하며 구동 연결부를 대체하는 브릿지 전극(31) 및 상부 게이트 연결부(53)를 포함하는바, 이하 상세히 살펴본다.
도 11은 다른 실시예에 따른 유기 발광 표시 장치의 한 화소를 포함하는 일부 영역의 평면도이고, 도 12는 도 11에서 XII-XII' 선을 따라 자른 단면도이다.
도 11을 참고하면, 다른 실시예에 따른 유기 발광 표시 장치는 주로 제1 방향(D1)을 따라 연장하며 스캔 신호(Sn), 전단 스캔 신호(Sn-1), 발광 제어 신호(EM) 및 초기화 전압(Vint)을 각각 전달하는 스캔선(151), 전단 스캔선(152), 발광 제어선(153) 및 초기화 전압선(127)을 포함한다. 도 11에는 전단 스캔선(152) 및 초기화 전압선(127)이 두 개로 도시되어 있으나, 스캔선(151) 상측에 도시된 전단 스캔선(152) 및 초기화 전압선(127)은 상부 화소 영역(미도시)을 구동시키기 위한 신호를 인가할 수 있다. 본 발명에서는 발광 제어선(153)의 하측에 도시된 전단 스캔선(152) 및 초기화 전압선(127)으로부터 각각 스캔 신호(Sn) 및 초기화 전압(Vin)을 인가 받을 수 있다.
유기 발광 표시 장치는 제1 방향(D1)과 교차하는 제2 방향(D2)을 따라 연장하며 데이터 전압(Dm) 및 구동 전압(ELVDD)을 각각 전달하는 데이터선(171) 및 구동 전압선(172)을 포함한다. 구동 전압선(ELVDD)은 약간의 꺾인 구조 및 확장된 폭을 가지는 확장부를 포함한다. 구동 전압선(172)의 확장부는 구동 전압선(172)은 구동 트랜지스터(T1)의 일부, 제3 트랜지스터(T3-1, T3-2)의 일부 및 제4 트랜지스터(T4-1, T4-2)의 일부를 덮을 수 있도록 확장되어 있다.
유기 발광 표시 장치의 하나의 화소(PX)는 구동 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 유지 축전기(Cst), 및 유기 발광 다이오드(OLED)를 포함한다. 제3 트랜지스터(T3)는 두 개의 트랜지스터(T3-1, T3-2)가 연결된 구조를 가지며, 동일한 게이트 신호에 동시에 온 되어 일측 트랜지스터로 입력된 신호가 타측 트랜지스터를 통하여 출력되는 구조를 가진다.
도 11 및 도 12에서는 유기 발광 다이오드(OLED)는 도시하고 있지 않으며, 유기 발광 다이오드(OLED)는 화소 전극, 유기 발광층 및 공통 전극으로 이루어진다. 유기 발광 다이오드(OLED)의 구조는 도 11에 도시된 트랜지스터(T1 내지 T7)의 연결 구조 위에 형성된다.
구동 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)의 각각의 채널(channel)은 길게 연장되어 있는 반도체층(130) 내에 위치한다. 뿐만 아니라 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 제1 전극 및 제2 전극 중 적어도 일부도 반도체층(130)에 위치한다. 반도체층(130)은 다양한 형상으로 굴곡되어 형성될 수 있다. 반도체층(130)은 폴리 실리콘 같은 다결정 반도체 또는 산화물 반도체를 포함할 수 있다.
복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 채널 각각은 각 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 게이트 전극과 중첩하고, 각 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 제1 전극과 제2 전극 사이에 위치한다. 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 실질적으로 동일한 적층 구조를 가질 수 있다. 이하에서는 구동 트랜지스터(T1)를 위주로 상세하게 설명하고, 나머지 트랜지스터(T2, T3, T4, T5, T6, T7)는 간략하게 설명한다.
구동 트랜지스터(T1)는 채널, 제1 게이트 전극(155), 제1 전극(S1) 및 제2 전극(D1)을 포함한다. 구동 트랜지스터(T1)의 채널은 제1 전극(S1)과 제2 전극(D1) 사이이며, 제1 게이트 전극(155)과 평면상 중첩한다. 채널은 굴곡되어 있는데, 이는 제한된 영역 내에서 채널의 길이를 길게 형성하기 위함이다. 채널의 형상은 도시된 '
Figure 112018116237519-pat00002
'형에 제한되지 않고 U형, S형 등 다양할 수 있다.
제1 게이트 전극(155)은 채널과 평면상 중첩한다. 제1 전극(S1) 및 제2 전극(D1)은 채널의 양측에 각각 위치한다. 제1 게이트 전극(155)의 위에는 유지 전극(126)의 확장된 부분이 절연되어 위치한다. 유지 전극(126)의 확장된 부분은 제1 게이트 전극(155)과 제2 게이트 절연막(160)을 사이에 두고 평면상 중첩하여 유지 축전기(Cst)를 구성한다. 유지 전극(126)의 확장된 부분은 유지 축전기(Cst)의 제1 유지 전극(도 1의 E1)이며, 제1 게이트 전극(155)은 제2 유지 전극(도 1의 E2)을 이룬다.
제2 트랜지스터(T2)의 게이트 전극은 스캔선(151)의 일부일 수 있다. 데이터선(171)은 접촉 구멍(43)을 통해 제1 연결부(51)와 연결되어 있다. 제1 연결부(51)는 접촉 구멍(42)을 통해 제2 트랜지스터(T2)의 제1 전극(S2)과 연결되어 있다. 제1 전극(S2) 및 제2 전극(D2)은 반도체층(130) 상에 위치할 수 있다.
제3 트랜지스터(T3)는 서로 인접하는 두 개의 트랜지스터로 구성될 수 있다. 도 11의 화소(PX) 내에는 T3 표시가 반도체층(130)이 꺾이는 부분을 기준으로 좌측 및 아래측에 도시되어 있다. 이 두 부분이 각각 제3 트랜지스터(T3)의 역할을 수행하며, 하나의 제3 트랜지스터(T3)의 제1 전극(S3)이 다른 하나의 제3 트랜지스터(T3)의 제2 전극(D3)과 연결되는 구조를 가진다. 두 제3 트랜지스터(T3)의 게이트 전극은 스캔선(151)의 일부 또는 스캔선(151)에서 상측으로 돌출된 부분일 수 있다. 이와 같은 구조를 듀얼 게이트(dual gate) 구조라 할 수 있으며, 누설 전류가 흐르는 것을 차단하는 역할을 수행할 수 있다. 제3 트랜지스터(T3)의 제1 전극(S3)은 제6 트랜지스터(T6)의 제1 전극(S6) 및 구동 트랜지스터(T1)의 제2 전극(D1)과 연결되어 있다.
제4 트랜지스터(T4)는 전단 스캔선(152)과 반도체층(130)이 만나는 부분에 형성되어 있다. 제4 트랜지스터(T4)의 게이트 전극은 전단 스캔선(152)의 일부일 수 있다. 하나의 제4 트랜지스터(T4)의 제1 전극(S4)이 다른 하나의 제3 트랜지스터(T3)의 제2 전극(D2)과 연결되는 구조를 가진다. 이와 같은 구조를 듀얼 게이트(dual gate) 구조라 할 수 있으며, 누설 전류를 차단하는 역할을 수행할 수 있다. 제4 트랜지스터(T4)의 제2 전극(D4)은 반도체층(130)을 통하여 제3 트랜지스터(T3)의 제2 전극(D3)과 연결되어 있다. 제1 전극(S4)는 접촉 구멍(41)을 통하여 초기화 전압선(127)과 연결되어 있다.
제5 트랜지스터(T5)의 게이트 전극은 발광 제어선(153)의 일부일 수 있다. 제5 트랜지스터(T5)의 제1 전극(S5)은 접촉 구멍(45)을 통해 제2 연결부(52)와 연결되어 있다. 제2 연결부(52)는 접촉 구멍(44)을 통해 구동 전압선(172)와 연결되어 있다. 제2 전극(D5)는 반도체층(130)을 통하여 구동 트랜지스터(T1)의 제1 전극(S1)과 연결되어 있다.
제6 트랜지스터(T6)의 게이트 전극은 발광 제어선(153)의 일부일 수 있다. 제6 트랜지스터(T6)의 제2 전극(D6)에는 제3 연결부(50)가 접촉 구멍(47)을 통해 연결되어 있으며, 제1 전극(S6)은 반도체층(130)을 통하여 구동 트랜지스터(T1)의 제2 전극(D1)과 연결되어 있다.
제7 트랜지스터(T7)의 게이트 전극은 전단 스캔선(152)의 일부일 수 있다. 제7 트랜지스터(T7)의 제2 전극(D7)은 반도체층(130)을 통하여 제6 트랜지스터(T6)의 제2 전극(D6)과 연결되어 있다. 제1 전극(S7)은 접촉 구멍(49)을 통해 초기화 전압선(127)과 연결되어 있다.
유지 축전기(Cst)는 제2 게이트 절연막(160)을 사이에 두고 중첩하는 제1 유지 전극(E1)과 제2 유지 전극(E2)을 포함한다. 제2 유지 전극(E2)은 구동 트랜지스터(T1)의 제1 게이트 전극(155)에 해당하고, 제1 유지 전극(E1)은 유지 전극(126)의 확장된 부분일 수 있다. 여기서, 제2 게이트 절연막(160)은 유전체가 되며, 유지 축전기(Cst)에서 축전된 전하와 제1 및 제2 유지 전극들(E1, E2) 사이의 전압에 의해 정전 용량(capacitance)이 결정된다. 제1 게이트 전극(155)을 제2 유지 전극(E2)으로 사용함으로써, 화소 내에서 큰 면적을 차지하는 구동 트랜지스터(T1)의 채널에 의해 좁아진 공간에서 유지 축전기(Cst)를 형성할 수 있는 공간을 확보할 수 있다.
제1 유지 전극(E1)은 접촉 구멍(46)을 통해 제2 연결부(52)와 연결되어 있다. 여기서, 제2 연결부(52)는 접촉 구멍(44)을 통해 구동 전압선(172)과 연결되어 있고, 제2 연결부(52)에 의해, 제1 유지 전극(E1)에는 구동 전압이 인가될 수 있다. 따라서 유지 축전기(Cst)는 구동 전압선(172)을 통해 제1 유지 전극(E1)에 전달된 구동 전압(ELVDD)과 제1 게이트 전극(155)의 게이트 전압(Vg) 간의 차에 대응하는 전하를 저장한다.
제3 연결부(50)에는 애노드 전극으로 불리는 화소 전극이 접촉 구멍(81)을 통해 연결되어 있다.
브릿지 전극(31)은 구동 트랜지스터(T1)의 반도체층(130), 제1 게이트 전극(155), 유지 전극(126), 스캔선(151), 제3 트랜지스터(T3)의 제2 전극(D3) 및 상부 게이트 연결부(53)와 중첩한다. 브릿지 전극(31)은 스캔선(151)을 교차하여 형성되며, 데이터선(171)의 일 부분과 나란하게 형성 될 수 있다. 또한, 브릿지 전극(31)은 구동 전압선(172)과 중첩하여 형성될 수 있다.
구체적으로, 브릿지 전극(31)은 구동 트랜지스터(T1)의 반도체층(130) 형상인 Ω형의 중심부로부터 제2 방향(D2)으로 제3 트랜지스터(T3)의 제2 전극(D3)을 거쳐 연장되도록 길게 형성된다. 제3 트랜지스터(T3)의 제2 전극(D3)을 거쳐 연장된 브릿지 전극(31)의 일 단은 반도체층(130)과 중첩하지 않도록 굴곡되어 형성될 수 있다.
브릿지 전극(31)은 접촉 구멍(91)을 통해 제1 게이트 전극(155)과 연결된다.
상부 게이트 연결부(53)는 브릿지 전극(31)의 일 영역에 중첩하도록 형성된다. 상부 게이트 연결부(53)는 제3 트랜지스터(T3)의 제2 전극(D3)로부터 제2 방향(D2)으로 연장될 수 있다. 상부 게이트 연결부(53)는 브릿지 전극(31)의 굴곡된 형태에 중첩되도록, 일 단이 비스듬히 굴곡진 형태를 포함할 수 있다.
브릿지 전극(31)과 상부 게이트 연결부(53)는 접촉 구멍(92)을 통해 연결된다. 또한, 제3 트랜지스터(T3)의 제2 전극(D3)과 상부 게이트 연결부(53)는 접촉 구멍(93)을 통해 연결된다.
이와 같이, 브릿지 전극(31)은 상부 게이트 연결부(53)를 통해 제1 게이트 전극(155)과 제3 트랜지스터의 제2 전극(D3)을 연결 시킨다.
본 발명은 크로스 토크 현상을 방지하기 위한 것으로서, 버퍼층(120) 하부에 게이트 구동 연결부를 대체하여 브릿지 전극(31)을 형성하거나 게이트 연결부를 일부 영역에만 형성함으로써, 크로스 토크 현상이 감소된 유기 발광 표시 장치를 제공할 수 있다.
이하, 도 12를 통하여 브릿지 전극(31)을 포함함으로써, 크로스 토크 현상이 감소된 다른 실시예에 따른 유기 발광 표시 장치를 적층 순서에 따라 살펴본다.
도 12는 도 11의 XII-XII'선을 따라 자른 단면도이다.
도 12를 참고하면, 일 실시예에 따른 유기 발광 표시 장치는 플라스틱이나 폴리 이미드(PI)와 같은 플렉서블한 재질로 형성된 기판(100)을 사용한다. 기판(100) 위에는 배리어층(110)이 위치하고, 배리어층(110) 위에는 도전성을 가지는 금속이나 이에 준하는 도전 특성을 가지는 반도체 물질로 형성된 브릿지 전극(31)이 위치한다. 브릿지 전극(31) 위에는 버퍼층(120)이 위치한다. 배리어층(110) 및 버퍼층(120)은 산화 규소, 질화 규소, 산화 알루미늄 등의 무기 절연 물질을 포함할 수 있다.
버퍼층(120) 위에는 구동 트랜지스터(T1)의 채널(130a1) 및 제3 트랜지스터(T3)의 제2 전극(D3)을 나타내는 드레인 영역(130d3)을 포함하는 반도체층(130)이 위치한다.
반도체층(130) 위에는 이를 덮는 제1 게이트 절연막(140)이 위치한다. 제1 게이트 절연막(140) 위에는 구동 트랜지스터(T1)의 제1 게이트 전극(155) 및 스캔선(151)이 위치한다. 제1 게이트 절연막(140) 위에 형성되는 제1 게이트 전극(155), 스캔선(151), 복수의 트랜지스터에 형성되는 게이트 전극 및 하부 게이트 연결부(54)는 제1 게이트 도전체로 명명할 수 있다.
제1 게이트 도전체 위에는 이를 덮는 제2 게이트 절연막(160)이 위치한다. 제1 게이트 절연막(140) 및 제2 게이트 절연막(160)은 질화 규소, 산화 규소, 및 산화 알루미늄 등의 물질로 형성될 수 있다. 제2 게이트 절연막(160) 위에는 유지 전극(126)이 위치하며, 제2 게이트 절연막(160) 위에 형성되는 유지 전극(126) 및 초기화 전압선(127) 등은 제2 게이트 도전체로 명명할 수 있다.
제2 게이트 도전체 위에는 이를 덮는 제3 게이트 절연막(170)이 위치한다.
제3 게이트 절연막(170)은 질화 규소, 산화 규소, 및 산화 알루미늄 등의 물질로 형성될 수 있다. 제3 게이트 절연막(170) 위에는 상부 게이트 연결부(53)가 위치하며, 제3 게이트 절연막(170) 위에 형성되는 상부 게이트 연결부(53), 제1 연결부(51), 제2 연결부(52) 및 제3 연결부(50)를 제3 게이트 도전체로 명명할 수 있다.
구체적으로, 상부 게이트 연결부(53)는 제3 트랜지스터(T3)의 드레인 영역(130d3) 및 브릿지 전극(31)과 중첩하도록 위치한다.
제1 게이트 전극(155)은 접촉 구멍(91)을 통해 브릿지 전극(31)과 연결되고, 상부 게이트 연결부(53)는 접촉 구멍(92)를 통해 브릿지 전극(31)과 연결된다. 또한, 상부 게이트 연결부(53)는 제3 트랜지스터(T3)의 드레인 영역(130d3)과 접촉 구멍(93)을 통해 연결된다.
즉, 제3 트랜지스터(T3)는 상부 게이트 연결부(53) 및 브릿지 전극(31)을 통해 구동 트랜지스터(T1)의 게이트 전극(G1) 및 유지 축전기(Cst)의 제2 유지 전극(E2)에 보상 전압(Dm + Vth의 전압)전달 할 수 있다.
제3 게이트 도전체 위에는 이를 덮는 층간 절연막(180)이 위치한다. 층간 절연막(180)은 질화 규소, 산화 규소, 및 산화 알루미늄 등의 물질로 형성될 수 있고, 유기 절연 물질로 형성될 수도 있다. 층간 절연막(180) 위에는 구동 전압선(172)이 위치하며, 층간 절연막(180) 위에 형성되는 데이터선(171) 및 구동 전압선(172)을 데이터 도전체로 명명할 수 있다.
구동 전압선(172)은 상부 게이트 연결부(53), 유지 전극(126), 제1 게이트 전극(155), 스캔선(151), 반도체층(130) 및 브릿지 전극(31)과 중첩하도록 넓은 영역으로 형성될 수 있다.
도 12에 도시되지 않았으나, 구동 전압선(172) 위에는 이를 덮는 보호막(미도시)이 위치할 수 있다. 보호막은 유기 절연 물질을 포함할 수 있다. 보호막 위에는 화소 전극(미도시)이 위치하며, 화소 전극은 보호막에 형성된 접촉 구멍을 통하여 데이터 도전체와 연결될 수 있다. 보호막 및 화소 전극의 위에는 격벽(미도시)이 위치할 수 있다. 격벽은 화소 전극과 중첩하는 오픈 부분을 가지며, 오픈 부분에 유기 발광층이 위치할 수 있다. 유기 발광층 및 격벽의 위에는 공통 전극(미도시)이 위치할 수 있다. 화소 전극, 유기 발광층 및 공통 전극은 유기 발광 다이오드(OLED)를 이룬다. 유기 발광 다이오드(OLED)에서 화소 전극 및 공통 전극으로부터 각각 정공과 전자가 유기 발광층 내부로 주입되면, 주입된 정공과 전자가 결합한 엑시톤이 여기 상태로부터 기저 상태로 떨어질 때 발광하게 된다.
이하에서는 도 13 및 도 14를 통하여 데이터선(171)과 이격되어 위치하며 구동 연결부를 대체하는 브릿지 전극(31) 및 하부 게이트 연결부(54)를 포함함으로써, 크로스 토크 현상이 감소된 다른 실시예에 따른 유기 발광 표시 장치의 화소에 대해서 살펴본다.
도 13은 다른 실시예에 따른 유기 발광 표시 장치의 한 화소를 포함하는 일부 영역의 평면도이고, 도 14는 도 13에서 XIV-XIV' 선을 따라 자른 단면도이다.
도 13을 참고하면, 브릿지 전극(31)은 스캔선(151)을 교차하여 형성되며, 데이터선(171)과 나란하게 형성된다. 또한, 브릿지 전극(31)은 구동 전압선(172)의 확장부에 중첩하도록 형성된다.
브릿지 전극(31)은 구동 트랜지스터(T1)의 반도체층(130) 형상인 Ω형의 중심부로부터 제2 방향(D2)으로 제3 트랜지스터(T3)의 제2 전극(D3)을 거쳐 연장되도록 형성된다. 브릿지 전극(31)은 제1 게이트 전극(155), 유지 전극(126) 및 스캔선(151)의 일 영역과 중첩하며, 연장된 브릿지 전극(31)의 일 단은 굴곡되어 형성될 수 있다. 다른 실시예에 따라 반도체층(130) 형상이 U형인 경우, 브릿지 전극(31)은 짧은 길이로 형성될 수도 있다.
하부 게이트 연결부(54)는 브릿지 전극(31)의 일 영역에 중첩한다. 하부 게이트 연결부(54)는 제3 트랜지스터(T3)의 제2 전극(D3)로부터 제2 방향(D3)으로 연장될 수 있다. 하부 게이트 연결부(54)는 브릿지 전극(31)의 굴곡된 형태에 중첩되도록, 일 단이 비스듬히 굴곡진 형태를 포함할 수 있다.
브릿지 전극(31)은 접촉 구멍(91)을 통해 제1 게이트 전극(155)과 연결된다.
브릿지 전극(31)과 하부 게이트 연결부(54)는 접촉 구멍(94)을 통해 연결된다. 또한, 제3 트랜지스터(T3)의 제2 전극(D3)과 하부 게이트 연결부(54)는 접촉 구멍(95)을 통해 연결된다.
이와 같이, 브릿지 전극(31)은 하부 게이트 연결부(54)를 통해 제1 게이트 전극(155)과 제3 트랜지스터의 드레인 영역(130d3)을 연결 시킨다.
이하, 도 14의 단면도를 참고하며, 브릿지 전극(31)이 제1 게이트 전극(155)및 제3 트랜지스터(T3)의 드레인 영역(130d3)과 연결된 구조를 상세히 살펴본다.
도 14를 참고하면, 다른 실시예에 따른 유기 발광 표시 장치는 배리어층(110) 위에 브릿지 전극(31)이 위치한다. 브릿지 전극(31) 위에는 이를 덮도록 버퍼층(120)이 위치한다.
버퍼층(120) 위에는 구동 트랜지스터(T1)의 채널(130a1) 및 제3 트랜지스터(T3)의 제2 전극(D3)을 나타내는 드레인 영역(130d3)을 포함하는 반도체층(130)이 위치한다.
반도체층(130) 위에는 이를 덮는 제1 게이트 절연막(140)이 위치한다.
제1 게이트 절연막(140) 위에는 구동 트랜지스터(T1)의 제1 게이트 전극(155), 스캔선(151) 및 하부 게이트 연결부(54)가 위치한다.
하부 게이트 연결부(54)는 제3 트랜지스터(T3)의 드레인 영역(130d3) 및 브릿지 전극(31)의 일 영역과 중첩하도록 위치한다.
하부 게이트 연결부(54)는 접촉 구멍(95)을 통해 제3 트랜지스터(T3)의 드레인 영역(130d3)과 연결되고, 접촉 구멍(94)를 통해 브릿지 전극(31)과 연결된다. 또한, 제1 게이트 전극(155)은 접촉 구멍(91)을 통해 브릿지 전극(31)과 연결된다.
즉, 제3 트랜지스터(T3)는 하부 게이트 연결부(54) 및 브릿지 전극(31)을 통해 구동 트랜지스터(T1)의 게이트 전극(G1) 및 유지 축전기(Cst)의 제2 유지 전극(E2)에 보상 전압(Dm + Vth의 전압)전달 할 수 있다.
이하에서는 도 15 및 도 16을 통하여 데이터선(171)과 이격되어 위치하며 구동 연결부를 대체하는 브릿지 전극(31) 및 상부, 하부 게이트 연결부(53, 54)를 포함함으로써, 크로스 토크 현상이 감소된 다른 실시예에 따른 유기 발광 표시 장치의 화소에 대해서 살펴본다.
도 15는 다른 실시예에 따른 유기 발광 표시 장치의 한 화소를 포함하는 일부 영역의 평면도이고, 도 16은 도 15에서 XVI-XVI' 선을 따라 자른 단면도이다.
도 15를 참고하면, 브릿지 전극(31)은 스캔선(151)을 교차하여 형성되며, 데이터선(171)과 나란하게 형성된다. 또한, 브릿지 전극(31)은 구동 전압선(172)의 확장부에 중첩하도록 형성된다.
브릿지 전극(31)은 구동 트랜지스터(T1)의 반도체층(130) 형상인 Ω형의 중심부로부터 제2 방향(D2)으로 제3 트랜지스터(T3)의 제2 전극(D3)을 거쳐 연장되도록 형성된다. 브릿지 전극(31)은 제1 게이트 전극(155), 유지 전극(126) 및 스캔선(151)의 일 영역과 중첩하며, 연장된 브릿지 전극(31)의 일 단은 반도체층(130)과 중첩하지 않도록 굴곡되어 형성될 수 있다. 다른 실시예에 따라 반도체층(130) 형상이 U형인 경우, 브릿지 전극(31)은 짧은 길이로 형성될 수도 있다.
브릿지 전극(31)의 일 영역에는 상부 게이트 연결부(53) 및 하부 게이트 연결부(54)가 중첩한다.
상부 게이트 연결부(53)는 브릿지 전극(31), 하부 게이트 연결부(54)의 일 부분 및 제3 트랜지스터의 드레인 영역(130d3)과 중첩한다.
하부 게이트 연결부(54)는 상부 게이트 연결부(53)의 일 부분 및 브릿지 전극(31)의 일 단에 중첩하나, 반도체층(130)과는 중첩하지 않는다.
브릿지 전극(31)은 접촉 구멍(91)을 통해 제1 게이트 전극(155)과 연결된다.
상부 게이트 연결부(53)는 하부 게이트 연결부(54)와 접촉 구멍(96)을 통해 연결되고, 드레인 영역(130d3)와는 접촉 구멍(97)을 통해 연결된다.
또한, 하부 게이트 연결부(54)는 접촉 구멍(94)을 통해 브릿지 전극(31)과 연결된다.
이와 같이, 브릿지 전극(31)은 상부 게이트 연결부(53) 및 하부 게이트 연결부(54)를 통해 제1 게이트 전극(155)과 제3 트랜지스터의 드레인 영역(130d3)을 연결 시킨다.
이하, 도 16의 단면도를 참고하며, 브릿지 전극(31)이 제1 게이트 전극(155)및 제3 트랜지스터(T3)의 드레인 영역(130d3)과 연결된 구조를 상세히 살펴본다.
도 16을 참고하면, 다른 실시예에 따른 유기 발광 표시 장치는 배리어층(110) 위에 브릿지 전극(31)이 위치한다. 브릿지 전극(31) 위에는 이를 덮도록 버퍼층(120)이 위치한다.
버퍼층(120) 위에는 구동 트랜지스터(T1)의 채널(130a1) 및 제3 트랜지스터(T3)의 제2 전극(D3)을 나타내는 드레인 영역(130d3)을 포함하는 반도체층(130)이 위치한다.
반도체층(130) 위에는 이를 덮는 제1 게이트 절연막(140)이 위치한다.
제1 게이트 절연막(140) 위에는 구동 트랜지스터(T1)의 제1 게이트 전극(155), 스캔선(151) 및 하부 게이트 연결부(54)가 위치한다.
하부 게이트 연결부(54)는 제3 트랜지스터(T3)의 드레인 영역(130d3) 및 브릿지 전극(31)과 중첩하도록 위치한다.
상부 게이트 연결부(53)는 제3 게이트 절연막(170) 위에 위치하며, 하부 게이트 연결부(54), 제3 트랜지스터(T3)의 드레인 영역(130d3) 및 브릿지 전극(31)와 중첩한다.
상부 게이트 연결부(53)는 제3 트랜지스터(T3)의 드레인 영역(130d3)과 접촉 구멍(97)을 통해 연결되고, 하부 게이트 연결부(54)와 접촉 구멍(96)을 통해 연결된다. 또한, 하부 게이트 연결부(54)는 접촉 구멍(94)를 통해 브릿지 전극(31)과 연결되고, 브릿지 전극(31)은 접촉 구멍(91)을 통해 연결된다.
즉, 제3 트랜지스터(T3)는 상부 게이트 연결부(53), 하부 게이트 연결부(54) 및 브릿지 전극(31)을 통해 구동 트랜지스터(T1)의 게이트 전극(G1) 및 유지 축전기(Cst)의 제2 유지 전극(E2)에 보상 전압(Dm + Vth의 전압)전달 할 수 있다.
다른 실시예에 따른 유기 발광 표시 장치는 상부 게이트 연결부(53)를 짧은 영역에만 사용하여도 제3 트랜지스터(T3)와 구동 트랜지스터(T1)을 연결시킬 수 있으므로, 데이터선(171)과 상부 게이트 연결부(53) 간에 형성되는 기생 커패시턴스를 줄일 수 있다.
또한, 데이터선(171)이 브릿지 전극(31)과 제1, 2, 3 게이트 절연막(140, 160, 170), 제1, 2, 3 게이트 도전체를 사이에 두고 멀리 떨어져 위치하므로, 데이터선(171)과 브릿지 전극(31) 사이에 형성되는 기생 커패시턴스(C)의 값이 작아진다. 이에 따라, 데이터선(171)의 전압 변화가 구동 트랜지스터(T1)의 구동 게이트 노드(Q)의 전압에 미치는 영향이 감소하고, 유기 발광 다이오드(OLED)에 흐르는 구동 전류(Id)는 일정하게 유지되어, 유기 발광 표시 장치에 휘도 변화가 거의 없게 된다.
도 15 및 도 16에 도시된 다른 실시예에 따른 유기 발광 표시 장치는 배리어층(110) 상부에 브릿지 전극(31)을 형성하는 단계 이후에, 하부 게이트 연결부(54)는 제1 게이트 도전체 형성 시 형성될 수 있고, 상부 게이트 연결부(53)는 제3 게이트 도전체 형성 시 형성될 수 있으므로 마스크 추가 공정 없이, 크로스 토크를 감소시킨 유기 발광 표시 장치를 제공할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 기판 110: 배리어층
120: 버퍼층 126: 유지 전극
127: 초기화 전압선 130: 반도체층
140: 제1 게이트 절연막 160: 제2 게이트 절연막
170: 제3 게이트 절연막 180: 층간 절연막
151: 스캔선 152: 전단 스캔선
153: 발광 제어선 155: 제1 게이트 전극
156: 게이트 연결부 158: 바이패스 제어선
171: 데이터선 31: 브릿지 전극
50, 51, 52: 제1, 2, 3 연결부

Claims (20)

  1. 기판;
    상기 기판 위에 위치하는 브릿지 전극;
    상기 브릿지 전극을 덮는 버퍼층;
    상기 버퍼층 위에 위치하는 반도체층;
    상기 반도체층을 덮는 제1 게이트 절연막;
    상기 제1 게이트 절연막 위에 위치하는 제1 게이트 전극;
    상기 제1 게이트 전극을 덮는 제2 게이트 절연막;
    상기 제2 게이트 절연막 위에 위치하는 제2 게이트 도전체;
    상기 제2 게이트 도전체를 덮는 층간 절연막; 및
    상기 층간 절연막 위에 위치하는 데이터선을 포함하고,
    상기 제1 게이트 전극은 상기 브릿지 전극과 직접 연결되고,
    상기 반도체층은 상기 브릿지 전극과 연결되며,
    상기 데이터선 및 상기 브릿지 전극 간에는 커패시턴스가 형성되는 유기 발광 표시 장치.
  2. 제1항에서,
    상기 제1 게이트 전극과 동일한 층에 위치하는 제1 게이트 연결부를 더 포함하는 유기 발광 표시 장치.
  3. 제2항에서,
    상기 제1 게이트 연결부는 상기 제1 게이트 절연막 및 상기 버퍼층에 형성된 접촉 구멍을 통하여 상기 브릿지 전극에 직접 연결되고, 상기 제1 게이트 절연막에 형성된 접촉 구멍을 통하여 상기 반도체층에 직접 연결되는 유기 발광 표시 장치.
  4. 제2항에서,
    상기 제2 게이트 도전체는 유지 전극을 포함하고,
    상기 유지 전극은 상기 제2 게이트 절연막을 사이에 두고 상기 제1 게이트 전극과 중첩하여 유지 축전기를 형성하는 유기 발광 표시 장치.
  5. 제2항에서,
    상기 데이터선과 동일한 층에 위치하는 구동 연결부를 더 포함하는 유기 발광 표시 장치.
  6. 제5항에서,
    상기 제1 게이트 연결부는 상기 제1 게이트 절연막 및 상기 버퍼층에 형성된 접촉 구멍을 통하여 상기 브릿지 전극에 직접 연결되며, 상기 제2 게이트 절연막 및 상기 층간 절연막에 형성된 접촉 구멍을 통하여 상기 구동 연결부와도 직접 연결되고,
    상기 구동 연결부는 상기 층간 절연막, 상기 제2 게이트 절연막 및 상기 제1 게이트 절연막에 형성된 접촉 구멍을 통하여 상기 반도체층에 직접 연결되는 유기 발광 표시 장치.
  7. 제1항, 제3항 또는 제6항 중 어느 하나의 항에서,
    상기 반도체층은 구동 트랜지스터의 채널 영역 및 제3 트랜지스터의 드레인 영역을 포함하고,
    상기 구동 트랜지스터의 채널 영역은 상기 제1 게이트 전극과 중첩하며,
    상기 제3 트랜지스터의 드레인 영역은 상기 브릿지 전극과 연결되는 유기 발광 표시 장치.
  8. 제1항에서,
    상기 제2 게이트 도전체와 상기 층간 절연막 사이에 위치하며, 상기 제2 게이트 도전체를 덮는 제3 게이트 절연막;
    상기 제3 게이트 절연막과 상기 층간 절연막 사이에 위치하는 제3 게이트 도전체; 및
    상기 층간 절연막 위에 위치하는 구동 전압선을 더 포함하고,
    상기 구동 전압선은 상기 브릿지 전극과 중첩하여 위치하는 유기 발광 표시 장치.
  9. 제8항에서,
    상기 제1 게이트 전극과 동일한 층에 위치하는 하부 게이트 연결부를 더 포함하는 유기 발광 표시 장치.
  10. 제9항에서,
    상기 하부 게이트 연결부는 상기 제1 게이트 절연막 및 상기 버퍼층에 형성된 접촉 구멍을 통하여 상기 브릿지 전극에 직접 연결되고, 상기 제1 게이트 절연막에 형성된 접촉 구멍을 통하여 상기 반도체층에 직접 연결되는 유기 발광 표시 장치.
  11. 제8항에서,
    상기 제2 게이트 도전체는 유지 전극을 포함하고,
    상기 유지 전극은 상기 제2 게이트 절연막을 사이에 두고 상기 제1 게이트 전극과 중첩하여 유지 축전기를 형성하는 유기 발광 표시 장치.
  12. 제9항에 있어서,
    상기 제3 게이트 도전체와 동일한 층에 위치하는 상부 게이트 연결부를 더 포함하는 유기 발광 표시 장치.
  13. 제12항에서,
    상기 상부 게이트 연결부는 상기 제1 게이트 절연막, 상기 제2 게이트 절연막 및 상기 제3 게이트 절연막에 형성된 접촉 구멍을 통하여 상기 반도체층과 직접 연결되고, 상기 버퍼층, 상기 제1 게이트 절연막, 상기 제2 게이트 절연막 및 상기 제3 게이트 절연막에 형성된 접촉 구멍을 통하여 상기 브릿지 전극과 직접 연결되는 유기 발광 표시 장치.
  14. 제12항에서,
    상기 하부 게이트 연결부는 상기 버퍼층 및 상기 제1 게이트 절연막에 형성된 접촉 구멍을 통하여 상기 브릿지 전극에 직접 연결되며, 상기 제2 게이트 절연막 및 상기 제3 게이트 절연막에 형성된 접촉 구멍을 통하여 상기 상부 게이트 연결부와 직접 연결되고,
    상기 상부 게이트 연결부는 상기 버퍼층, 상기 제1 게이트 절연막, 상기 제2 게이트 절연막 및 상기 제3 게이트 절연막에 형성된 접촉 구멍을 통하여 상기 반도체층과 직접 연결되는 유기 발광 표시 장치.
  15. 제10항, 제13항, 또는 제14항 중 어느 하나의 항에서,
    상기 반도체층은 구동 트랜지스터의 채널 영역 및 제3 트랜지스터의 드레인 영역을 포함하고,
    상기 구동 트랜지스터의 채널 영역은 상기 제1 게이트 전극과 중첩하며,
    상기 제3 트랜지스터의 드레인 영역은 상기 브릿지 전극과 연결되는 유기 발광 표시 장치.
  16. 기판;
    상기 기판 위에 형성되어 있는 브릿지 전극;
    상기 브릿지 전극 위에 형성되어 있는 스캔선;
    상기 스캔선과 교차하도록 형성되어 있는 데이터선;
    상기 브릿지 전극 위에 형성되어 있고, 상기 데이터선과 나란하고, 복수의 트랜지스터와 중첩하는 구동 전압선;
    상기 구동 전압선과 연결되어 있는 제1 전극 및 제1 게이트 전극을 포함하는 구동 트랜지스터;
    상기 구동 트랜지스터와 연결되어 있는 유기 발광 소자;
    상기 스캔선, 상기 데이터선 및 상기 구동 트랜지스터의 제1 전극과 연결되어 있는 제2 트랜지스터; 및
    상기 스캔선과 연결되어 있는 게이트 전극 및 상기 제1 게이트 전극과 연결되어 있는 제2 전극을 포함하는 제3 트랜지스터를 포함하고,
    상기 구동 트랜지스터의 제1 게이트 전극 및 상기 제3 트랜지스터의 제2 전극은 브릿지 전극을 통해 연결되며,
    상기 구동 전압선은 상기 브릿지 전극과 중첩되는 유기 발광 표시 장치.
  17. 제16항에서,
    상기 구동 전압선과 연결되어 있는 제1 유지 전극; 및
    상기 제1 게이트 전극으로 구현되는 제2 유지 전극을 포함하고;
    상기 제1 유지 전극 및 상기 제2 유지 전극은 중첩하여 유지 축전기를 형성하는 유기 발광 표시 장치.
  18. 제16항에서,
    상기 브릿지 전극 및 상기 제3 트랜지스터의 제2 전극과 중첩되는 상부 게이트 연결부를 더 포함하며,
    상기 상부 게이트 연결부는 접촉 구멍을 통하여 상기 브릿지 전극 및 상기 제3 트랜지스터의 제2 전극과 직접 연결되는 유기 발광 표시 장치.
  19. 제16항에서,
    상기 브릿지 전극 및 상기 제3 트랜지스터의 제2 전극과 중첩되는 하부 게이트 연결부를 더 포함하며,
    상기 하부 게이트 연결부는 접촉 구멍을 통하여 상기 브릿지 전극 및 상기 제3 트랜지스터의 제2 전극과 직접 연결되는 유기 발광 표시 장치.
  20. 제16항에서,
    상기 데이터선은 상기 브릿지 전극과 중첩하지 않는 유기 발광 표시 장치.
KR1020180144609A 2018-11-21 2018-11-21 유기 발광 표시 장치 KR102643466B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180144609A KR102643466B1 (ko) 2018-11-21 2018-11-21 유기 발광 표시 장치
US16/689,860 US11751443B2 (en) 2018-11-21 2019-11-20 Organic light emitting diode display
CN201911147256.4A CN111211148A (zh) 2018-11-21 2019-11-21 有机发光二极管显示器
US18/225,793 US20230371325A1 (en) 2018-11-21 2023-07-25 Organic light emitting diode display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180144609A KR102643466B1 (ko) 2018-11-21 2018-11-21 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20200060586A KR20200060586A (ko) 2020-06-01
KR102643466B1 true KR102643466B1 (ko) 2024-03-05

Family

ID=70726516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180144609A KR102643466B1 (ko) 2018-11-21 2018-11-21 유기 발광 표시 장치

Country Status (3)

Country Link
US (2) US11751443B2 (ko)
KR (1) KR102643466B1 (ko)
CN (1) CN111211148A (ko)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543013B1 (ko) 2003-11-22 2006-01-20 삼성에스디아이 주식회사 유기전계발광표시장치의 픽셀구동회로
KR102083432B1 (ko) 2013-05-30 2020-03-03 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102130139B1 (ko) 2013-07-30 2020-07-03 엘지디스플레이 주식회사 산화물 반도체를 이용한 박막 트랜지스터 기판을 포함하는 유기발광 다이오드 표시장치 및 그 제조 방법
KR102062912B1 (ko) 2013-09-05 2020-02-11 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 제조 방법
KR102171866B1 (ko) 2014-02-25 2020-10-30 삼성디스플레이 주식회사 유기전계발광 표시장치
CN104269427B (zh) 2014-09-05 2017-03-29 京东方科技集团股份有限公司 一种有机发光二极管显示面板及其制作方法、显示装置
KR102300402B1 (ko) 2015-01-09 2021-09-09 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102433316B1 (ko) * 2015-08-06 2022-08-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102631445B1 (ko) * 2015-10-27 2024-01-31 삼성디스플레이 주식회사 유기 발광 표시 장치
US10763451B2 (en) * 2016-09-01 2020-09-01 Innolux Corporation Display device
KR20180026602A (ko) 2016-09-02 2018-03-13 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6935055B2 (ja) * 2017-07-21 2021-09-15 天馬微電子有限公司 Ｏｌｅｄ表示装置、その回路、及びその製造方法
KR102414276B1 (ko) * 2017-11-16 2022-06-29 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US11751443B2 (en) 2023-09-05
CN111211148A (zh) 2020-05-29
KR20200060586A (ko) 2020-06-01
US20200161407A1 (en) 2020-05-21
US20230371325A1 (en) 2023-11-16

Similar Documents

Publication Publication Date Title
JP7413469B2 (ja) 薄膜トランジスタアレイ基板、及び表示装置
JP4549889B2 (ja) キャパシタ及びこれを利用する発光表示装置
KR101947163B1 (ko) 유기 발광 표시 장치
KR101980757B1 (ko) 유기발광 표시장치
KR102624623B1 (ko) 유기 발광 표시 장치
JP4150012B2 (ja) 有機電界発光表示パネル
KR102382026B1 (ko) 유기 발광 표시 장치
KR102602275B1 (ko) 유기 발광 표시 장치
US10930725B2 (en) Organic light emitting diode display device
KR20200002050A (ko) 유기 발광 표시 장치
KR20200064230A (ko) 유기 발광 표시 장치
EP3813053A1 (en) Organic light-emitting diode display
KR102537379B1 (ko) 발광 표시 장치
KR102643466B1 (ko) 유기 발광 표시 장치
KR102600041B1 (ko) 유기 발광 표시 장치
KR20190015740A (ko) 유기 발광 표시 장치
KR20200077677A (ko) 유기 발광 표시 장치
KR20240010621A (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant