JP2009042378A

JP2009042378A - 液晶表示装置

Info

Publication number: JP2009042378A
Application number: JP2007205552A
Authority: JP
Inventors: Hideyuki Takahashi; 英幸高橋; Katsuhiko Inada; 克彦稲田; Tetsuo Morita; 哲生森田
Original assignee: Toshiba Matsushita Display Technology Co Ltd
Current assignee: Japan Display Central Inc
Priority date: 2007-08-07
Filing date: 2007-08-07
Publication date: 2009-02-26

Abstract

【課題】４色以上であっても横クロストークと横すじの発生を防止できる液晶表示装置を提供する。
【解決手段】同一の列内において、正負極性を２走査線ごとに反転させ、列内での画素電極と右隣の画素電極との間の正負極性が異なるか同じかが１走査線ごとになっている列つまりＲ、Ｇ、Ｂの列と、列内での画素電極と右隣の画素電極との間で正負極性が異なる列つまりＷの列とを構成する。
【選択図】図５

Description

本発明は、４色以上であっても横クロストークと横すじの発生を防止できる液晶表示装置に関する。

従来の液晶表示装置の中には、いわゆる２Ｈ２Ｖ反転駆動を行うものがある。この液晶表示装置では、同一の信号線の電位が設定される各画素電極を備えてなる同一の列内において、対向電極の電位に対する画素電極の電位の正負極性を、２走査線ごとに反転させ、全ての列において、列内での画素電極と該画素電極に対し隣の列の信号線を挟んで隣り合う画素電極との間の正負極性が異なるか同じかを１走査線ごとにすることで、クロストークとフリッカを防止することができる（図１５および特許文献１参照）。
特開２００３−２１５５４０号公報

このような２Ｈ２Ｖ反転駆動を、図１６に示すような、赤（Ｒ）の列、緑（Ｇ）の列、青（Ｂ）の列、白（Ｗ）の列で構成される４色の液晶表示装置で行うと、図１７に示すように、同一行内の同一色の画素群内で画素電極の正負極性同士が等しくなる。

そのため、単色表示すると、行への書き込み当初、その行の補助容量線の電位が大きく変動する。そして、電位が戻る前に書き込みが終わるので、戻ったときには、今度は画素電極の電位が変動してしまう。

単色の背景に中間色の図柄を描いた場合、図柄に交差する行と交差しない行とでは、補助容量線の電位変動量が異なるため、画素の電位変動量が異なり、これにより、横クロストークが発生する。

また、従来の液晶表示装置では、２Ｈ２Ｖ反転駆動を行うと、図１８に示すような市松状の画素の明暗が現れる。４色の液晶表示装置で２Ｈ２Ｖ反転駆動を行うと、図１９に示すような市松状の画素の明暗が現れる。そのため、４色の液晶表示装置において２Ｈ２Ｖ反転駆動で単色表示を行うと、図２０に示すような横すじが現れてしまう。

本発明は、上記の課題に鑑みてなされたものであり、その目的とするところは、４色以上であっても横クロストークと横すじの発生を防止できる液晶表示装置を提供することにある。

上記の課題を解決するために、本発明の液晶表示装置は、対向電極の電位に対する画素電極の電位の正負極性を２走査線ごとに反転させ、列内での画素電極と該画素電極に対し隣の列の信号線を挟んで隣り合う画素電極との間の正負極性が異なるか同じかが１走査線ごとになっている列と、列内での画素電極と該画素電極に対し隣の列の信号線を挟んで隣り合う画素電極との間で正負極性が異なる列とを構成する。

本発明の液晶表示装置によれば、仮に前者の列だけを構成した場合、４色の液晶表示装置などでは、同一行内の同一色の画素群内で画素電極の正負極性同士が等しくなり、横クロストークが発生してしまうところを、後者の列を構成したことで、４色の液晶表示装置などで、同一行内の同一色の画素群内で画素電極の正負極性同士が等しくならず、単色表示の際の横クロストークの発生を防止することができる。

また、本発明の液晶表示装置では、同一列内で正負極性が同一かつ互いに隣接する画素電極をもつ２画素が明暗に分かれるが、４色の液晶表示装置などでは、同一行内の同一色の画素群内には明暗両方の画素が存在するので、単色表示の際の横すじの発生を防止することができる。

また、本発明の液晶表示装置において、明暗に分かれる２画素では、同一列内で隣接する画素電極間のカップリング容量Ｃｐｖによる電位変動量に差分が生じ、後者の列では、列内の画素電極と該画素電極に対し隣の列の信号線を挟んで隣り合う画素電極との間のカップリング容量Ｃｐｎによる差分が生じないので、カップリング容量Ｃｐｖを小さくして明暗を低減できる。

しかし、前者の列では、カップリング容量Ｃｐｎによる電位変動量に差分が生じ、その差分は、カップリング容量Ｃｐｖによる差分よりも大きくかつ正負が逆であるので、前者の列と後者の列とでカップリング容量Ｃｐｖを等しくすると、逆に前者の列での明暗が顕著になる。

そこで、前者の列では、カップリング容量Ｃｐｖを後者の列のカップリング容量Ｃｐｖよりも大きくする。これにより、カップリング容量Ｃｐｖによる差分が大きくなり、カップリング容量Ｃｐｎによる差分を相殺するように作用する。その結果、前者の列のおいて明暗に分かれる２画素では電位変動量のトータルでの差分が小さくなり明暗が低減する。

よって、前者の列内でのカップリング容量Ｃｐｖを、後者の列内でのカップリング容量Ｃｐｖよりも大きくすることで、両方の列において明暗を低減することができる。

本発明の液晶表示装置によれば、列内での画素電極と該画素電極に対し隣の列の信号線を挟んで隣り合う画素電極との間で正負極性が異なる列を構成したことで、４色の液晶表示装置などで、同一行内の同一色の画素群内で画素電極の正負極性同士が等しくならず、単色表示の際の横クロストークの発生を防止することができる。

また、４色の液晶表示装置などでは、同一行内の同一色の画素群内には明暗両方の画素が存在するので、単色表示の際の横すじの発生を防止することができる。

以下、本発明の実施の形態を図面を参照して説明する。

［第１の実施の形態］
図１は、第１の実施の形態に係る液晶表示装置１の概略的な構成図である。液晶表示装置１は、ここでは、多結晶シリコン薄膜トランジスタを画素トランジスタとして用いるアクティブマトリクス型液晶表示装置であることとする。以下、薄膜トランジスタをＴＦＴという。

液晶表示装置１は、アレイ基板１００と、このアレイ基板１００の上面に所定の間隔をおいて対向配置された対向基板２００と、これらアレイ基板１００と対向基板２００との間に挟持され配向膜を介して配置された液晶層（図示せず）とを備えている。アレイ基板１００と対向基板２００は、シール材４００によって周囲が張り合わされている。

アレイ基板１００は、行方向（水平走査方向）に沿って並列に延出された複数のゲート線（走査線）Ｙと、列方向（垂直走査方向）に沿って並列に延出された複数の信号線Ｘと、各ゲート線Ｙと各信号線Ｘとのそれぞれの交差部に設けられたスイッチング素子としての画素薄膜トランジスタすなわち画素ＴＦＴ１１０と、各画素ＴＦＴ１１０に対応して設けられた複数の画素電極１２０と、を備えている。

画素ＴＦＴ１１０は、多結晶シリコン膜を半導体層とする多結晶シリコンＴＦＴである。画素ＴＦＴ１１０のゲート電極はゲート線Ｙに接続され、ソース電極は信号線Ｘに接続される。画素ＴＦＴ１１０のドレイン電極は、信号線Ｘの層と同一の層に形成された電極１６０を介して画素電極１２０に接続されている。電極１６０は、ゲート線Ｙの層と同一の層に形成された補助容量線１４０との間に補助容量素子１３０ａを形成している。画素電極１２０は、対向基板２００上に形成された対向電極２１０との間に液晶容量素子１３０ｂを形成している。

ゲート線Ｙに駆動信号を供給するゲート線駆動回路１５０は、画素ＴＦＴ１１０と同一の製造プロセスによってアレイ基板１００上に一体的に形成されている。

本発明の画素電極極性制御手段は、フレキシブル配線基板上に信号線駆動用ＩＣ５１１等が実装され、アレイ基板１００の外部接続端子に電気的に接続される同一構成のＴＣＰ５００−１、５００−２…、５００−４（以下、各ＴＣＰ５００のいずれかを示す場合には「ＴＣＰ５００−Ｎ」という）と、アレイ基板１００上に画素ＴＦＴ１１０と同一の製造プロセスで形成された信号線切替回路１７０とによって構成される。ＴＣＰ５００−Ｎは、その一方の側辺がアレイ基板１００の一辺に電気的に接続して列設され、反対側の側辺が外部回路基板としてのＰＣＢ基板６００に接続される。

図２は、各信号線および画素電極の配置と信号線切替回路１７０の回路を示す図である。図２に示すように、符号Ｘ１、Ｘ２、…を付与された各信号線は、その信号線の電位が設定される画素電極の左に形成されている。

例えば、信号線Ｘ１、Ｘ２、Ｘ３、Ｘ４は同一の信号線群を構成する。つまり、全ての信号線Ｘは、信号線Ｘを４備えた信号線群を複数構成している。図２では、信号線群が左右に並んでいる。

また、図２においてＲ、Ｇ、Ｂで示す、その列の画素は、信号線Ｘと走査線Ｙからなる配線層と画素電極１２０との間にそれぞれ赤、緑、青の着色層を備える。一方、Ｗで示す、その列の画素は、配線層と画素電極１２０との間に透明層を備える。

また、信号線切替回路１７０には、信号線駆動用ＩＣ５１１からＴＦＴ制御線ＴＦＴＣＯＮ１、ＴＦＴＣＯＮ２、ＴＦＴＣＯＮ３、ＴＦＴＣＯＮ４が配線されている。

信号線切替回路１７０は、信号線駆動用ＩＣ５１１がデジタル信号から変換したアナログ映像信号つまり信号線Ｘ１、Ｘ２、Ｘ３、Ｘ４用の映像信号ＩＮ１につき、ＴＦＴ１７１、１７２、１７３、１７４を備える。

ＴＦＴ１７１のソース電極には、映像信号ＩＮ１が供給され、ドレイン電極は信号線Ｘ１に接続され、ゲート電極はＴＦＴ制御線ＴＦＴＣＯＮ１に接続されている。

ＴＦＴ１７２のソース電極には、映像信号ＩＮ１が供給され、ドレイン電極は信号線Ｘ２に接続され、ゲート電極はＴＦＴ制御線ＴＦＴＣＯＮ４に接続されている。

ＴＦＴ１７３のソース電極には、映像信号ＩＮ１が供給され、ドレイン電極は信号線Ｘ３に接続され、ゲート電極はＴＦＴ制御線ＴＦＴＣＯＮ２に接続されている。

ＴＦＴ１７４のソース電極には、映像信号ＩＮ１が供給され、ドレイン電極は信号線Ｘ４に接続され、ゲート電極はＴＦＴ制御線ＴＦＴＣＯＮ３に接続されている。

また、信号線切替回路１７０は、信号線駆動用ＩＣ５１１がデジタル信号から変換したアナログ映像信号つまり信号線Ｘ５、Ｘ６、Ｘ７、Ｘ８用の映像信号ＩＮ２につき、ＴＦＴ１７５、１７６、１７７、１７８を備える。

ＴＦＴ１７５のソース電極には、映像信号ＩＮ２が供給され、ドレイン電極は信号線Ｘ５に接続され、ゲート電極はＴＦＴ制御線ＴＦＴＣＯＮ３に接続されている。

ＴＦＴ１７６のソース電極には、映像信号ＩＮ２が供給され、ドレイン電極は信号線Ｘ６に接続され、ゲート電極はＴＦＴ制御線ＴＦＴＣＯＮ１に接続されている。

ＴＦＴ１７７のソース電極には、映像信号ＩＮ２が供給され、ドレイン電極は信号線Ｘ７に接続され、ゲート電極はＴＦＴ制御線ＴＦＴＣＯＮ４に接続されている。

ＴＦＴ１７８のソース電極には、映像信号ＩＮ２が供給され、ドレイン電極は信号線Ｘ８に接続され、ゲート電極はＴＦＴ制御線ＴＦＴＣＯＮ２に接続されている。

また、信号線切替回路１７０は、信号線駆動用ＩＣ９１１がデジタル信号から変換したアナログ映像信号つまり信号線Ｘ９、Ｘ１０、Ｘ１１、Ｘ１２用の映像信号ＩＮ３につき、ＴＦＴ１７９、１７１０、１７１１、１７１２を備える。

ＴＦＴ１７９のソース電極には、映像信号ＩＮ３が供給され、ドレイン電極は信号線Ｘ９に接続され、ゲート電極はＴＦＴ制御線ＴＦＴＣＯＮ２に接続されている。

ＴＦＴ１７１０のソース電極には、映像信号ＩＮ３が供給され、ドレイン電極は信号線Ｘ１０に接続され、ゲート電極はＴＦＴ制御線ＴＦＴＣＯＮ３に接続されている。

ＴＦＴ１７１１のソース電極には、映像信号ＩＮ３が供給され、ドレイン電極は信号線Ｘ１１に接続され、ゲート電極はＴＦＴ制御線ＴＦＴＣＯＮ１に接続されている。

ＴＦＴ１７１２のソース電極には、映像信号ＩＮ３が供給され、ドレイン電極は信号線Ｘ１２に接続され、ゲート電極はＴＦＴ制御線ＴＦＴＣＯＮ４に接続されている。

また、信号線切替回路１７０は、信号線駆動用ＩＣ９１１がデジタル信号から変換したアナログ映像信号つまり信号線Ｘ１３、Ｘ１４、Ｘ１５、Ｘ１６用の映像信号ＩＮ４につき、ＴＦＴ１７１３、１７１４、１７１５、１７１６を備える。

ＴＦＴ１７１３のソース電極には、映像信号ＩＮ４が供給され、ドレイン電極は信号線Ｘ１３に接続され、ゲート電極はＴＦＴ制御線ＴＦＴＣＯＮ４に接続されている。

ＴＦＴ１７１４のソース電極には、映像信号ＩＮ４が供給され、ドレイン電極は信号線Ｘ１４に接続され、ゲート電極はＴＦＴ制御線ＴＦＴＣＯＮ２に接続されている。

ＴＦＴ１７１５のソース電極には、映像信号ＩＮ４が供給され、ドレイン電極は信号線Ｘ１５に接続され、ゲート電極はＴＦＴ制御線ＴＦＴＣＯＮ３に接続されている。

ＴＦＴ１７１６のソース電極には、映像信号ＩＮ４が供給され、ドレイン電極は信号線Ｘ１６に接続され、ゲート電極はＴＦＴ制御線ＴＦＴＣＯＮ１に接続されている。

また、信号線切替回路１７０は、同様にして、他の信号線用の映像信号について、他のＴＦＴを備える。

図２では、画素電極１２０の右横に符号を付し、例えば、符号１０１を付した画素電極１２０を画素電極１０１のように呼称する。

また、図２においては、あるフレーム（ｎフレーム）において、正の電位に設定される画素電極に＋記号を付け、負の電位に設定される画素電極に−記号を付け、水平走査期間の前半に電位が設定される画素電極に○記号を付けている。

（第１の実施の形態の動作）
次に、第１の実施の形態に係る液晶表示装置１の動作を説明する。

図３は、ＴＦＴ制御線ＴＦＴＣＯＮ１、ＴＦＴＣＯＮ２、ＴＦＴＣＯＮ３、ＴＦＴＣＯＮ４に接続されたＴＦＴがオンになるタイミングとオフになるタイミングを示す図である。ここでは、オンを○、オフを×で示す。

図４は、映像信号ＩＮ１、ＩＮ２、ＩＮ３、ＩＮ４の、対向電極に対する極性が正になるタイミングと負になるタイミングを示す図である。ここでは、正を＋、負を−で示す。

図５は、対向電極の電位に対する画素電極の電位の正負極性と電位の設定順序についての分布図である。符号、数字はそれぞれ、正負極性、設定順序を示している。

図５に示すように、第１の実施の形態では、（Ａ）同一の信号線の電位が設定される各画素電極を備えてなる同一の列内において、正負極性を２走査線ごとに反転させる。

これは、例えば、図５（ａ）の画素電極１０１、２０１、３０１…を備える列の符号を見れば明らかである。

また、（Ｂ）列内での画素電極と右隣の画素電極（つまり列内での画素電極に対し隣の列の信号線を挟んで隣り合う画素電極。以下同じ）との間の正負極性が異なるか同じかが１走査線ごとになっている列つまりＲ、Ｇ、Ｂの列と、列内での画素電極と右隣の画素電極との間で正負極性が異なる列つまりＷの列とを構成する。

図５では、例えば、画素電極１０１〜画素電極４０１を含む列がＲの列であり、その右がＧの列であり、その右がＢの列であり、その右がＷの列である。

前記（Ｂ）は、例えば、図５（ａ）の画素電極１０１からその４つ右隣の画素電極まで、画素電極２０１からその４つ右隣の画素電極まで、画素電極３０１からその４つ右隣の画素電極まで、画素電極４０１からその４つ右隣の画素電極までで構成される領域の符号を見れば明らかである。

また、（Ｃ）同一の走査線により電位が設定される各画素電極を備えてなる同一の行内の同一の信号線群に対応する４画素電極に対して、当該信号線群への映像信号が当該信号線群の信号線に順次に供給されるように当該４画素電極に応じた設定順序で電位を設定する。

前記（Ｃ）は、例えば、図５（ａ）の画素電極１０１から画素電極１０４までの領域の数字を見れば明らかである。

また、（Ｄ）同一の行での設定順序の繰り返し単位を１６画素電極とする。

図５では、例えば、画素電極１０１から画素電極１１６までが１つの繰り返し単位であり、図示省略しているが、その右には、同様の繰り返し単位が複数形成される。

また、（Ｅ）同一の列での設定順序の繰り返し単位を４画素電極とする。

図５では、例えば、画素電極１０１から画素電極４０１までが１つの繰り返し単位であり、図示省略しているが、その下には、同様の繰り返し単位が複数形成される。

また、前記（Ａ）ないし（Ｅ）を同一フレームで行い、前記（Ｃ）の４画素電極への電位の設定順序を直前フレームでの当該４画素電極への電位の設定順序に対して異ならせる。

図５（ａ）は、あるフレーム（ｎフレーム）での設定順序を、図５（ｂ）は、続くフレーム（ｎ＋１フレーム）での設定順序を示しており、設定順序を直前フレームでの設定順序に対して異ならせることは、例えば、図５（ａ）の画素電極１０１から画素電極１０４までの領域の数字と、図５（ｂ）の同領域の数字をみれば明らかである。

（水平走査期間Ｈ１の第１四半期間Ｔ１）
まず、あるフレーム（ｎフレーム）において、図３（ａ）に示すように、図２の画素電極１０１、１０２、…の電位を設定する水平走査期間Ｈ１の第１四半期間Ｔ１では、ＴＦＴ制御線ＴＦＴＣＯＮ２に接続されたＴＦＴがオンにされ、その他のＴＦＴ制御線に接続されたＴＦＴはオフにされる。

これにより、図２のＴＦＴ１７３、１７８、１７９、１７１４、…がオンし、それ以外のＴＦＴはオフする。

これにより、これらのオンしたＴＦＴに接続された各信号線Ｘ３、Ｘ８、Ｘ９、Ｘ１４…ならびに、これらの信号線に接続され且つこの水平走査期間Ｈ１にゲート線が駆動された画素ＴＦＴを介して、これらの画素ＴＦＴに接続された画素電極１０３、１０８、１０９、１１４…に対し、映像信号ＩＮ１、ＩＮ２、ＩＮ３、ＩＮ４、…が書き込まれる。

図４（ａ）に示すように、このときの映像信号ＩＮ１、ＩＮ３、…は、対向電極に対する極性が負の映像信号であり、映像信号ＩＮ２、ＩＮ４、…は、対向電極に対する極性が正の映像信号である。

これにより、図５（ａ）に示すように、画素電極１０３、１０９、…は、負の電位に設定され、画素電極１０８、１１４、…は、正の電位に設定され、続くフレーム（ｎ＋１フレーム）での書き込みタイミングまで電位が保持されることとなる。

（水平走査期間Ｈ１の第２四半期間Ｔ２）
続いて、図３（ａ）に示すように、この水平走査期間Ｈ１の第２四半期間Ｔ２では、ＴＦＴ制御線ＴＦＴＣＯＮ１に接続されたＴＦＴがオンにされ、その他のＴＦＴ制御線に接続されたＴＦＴはオフにされる。

これにより、図２のＴＦＴ１７１、１７６、１７１１、１７１６、…がオンし、それ以外のＴＦＴはオフする。

これにより、これらのオンしたＴＦＴに接続された各信号線Ｘ１、Ｘ６、Ｘ１１、Ｘ１６…ならびに、これらの信号線に接続され且つこの水平走査期間Ｈ１にゲート線が駆動された画素ＴＦＴを介して、これらの画素ＴＦＴに接続された画素電極１０１、１０６、１１１、１１６…に対し、映像信号ＩＮ１、ＩＮ２、ＩＮ３、ＩＮ４、…が書き込まれる。

図４（ａ）に示すように、このときの映像信号ＩＮ１、ＩＮ３、…は、対向電極に対する極性が正の映像信号であり、映像信号ＩＮ２、ＩＮ４、…は、対向電極に対する極性が負の映像信号である。

これにより、図５（ａ）に示すように、画素電極１０６、１１６、…は、負の電位に設定され、画素電極１０１、１１１、…は、正の電位に設定され、続くフレーム（ｎ＋１フレーム）での書き込みタイミングまで電位が保持されることとなる。

（水平走査期間Ｈ１の第３四半期間Ｔ３）
続いて、図３（ａ）に示すように、この水平走査期間Ｈ１の第３四半期間Ｔ３では、ＴＦＴ制御線ＴＦＴＣＯＮ４に接続されたＴＦＴがオンにされ、その他のＴＦＴ制御線に接続されたＴＦＴはオフにされる。

これにより、図２のＴＦＴ１７２、１７７、１７１２、１７１３、…がオンし、それ以外のＴＦＴはオフする。

これにより、これらのオンしたＴＦＴに接続された各信号線Ｘ２、Ｘ７、Ｘ１２、Ｘ１３…ならびに、これらの信号線に接続され且つこの水平走査期間Ｈ１にゲート線が駆動された画素ＴＦＴを介して、これらの画素ＴＦＴに接続された画素電極１０２、１０７、１１２、１１３…に対し、映像信号ＩＮ１、ＩＮ２、ＩＮ３、ＩＮ４、…が書き込まれる。

これにより、図５（ａ）に示すように、画素電極１０７、１１３、…は、負の電位に設定され、画素電極１０２、１１２、…は、正の電位に設定され、続くフレーム（ｎ＋１フレーム）での書き込みタイミングまで電位が保持されることとなる。

（水平走査期間Ｈ１の第４四半期間Ｔ４）
続いて、図３（ａ）に示すように、この水平走査期間Ｈ１の第４四半期間Ｔ４では、ＴＦＴ制御線ＴＦＴＣＯＮ３に接続されたＴＦＴがオンにされ、その他のＴＦＴ制御線に接続されたＴＦＴはオフにされる。

これにより、図２のＴＦＴ１７４、１７５、１７１０、１７１５、…がオンし、それ以外のＴＦＴはオフする。

これにより、これらのオンしたＴＦＴに接続された各信号線Ｘ４、Ｘ５、Ｘ１０、Ｘ１５…ならびに、これらの信号線に接続され且つこの水平走査期間Ｈ１にゲート線が駆動された画素ＴＦＴを介して、これらの画素ＴＦＴに接続された画素電極１０４、１０５、１１０、１１５…に対し、映像信号ＩＮ１、ＩＮ２、ＩＮ３、ＩＮ４、…が書き込まれる。図４（ａ）に示すように、このときの映像信号ＩＮ１、ＩＮ３、…は、対向電極に対する極性が負の映像信号であり、映像信号ＩＮ２、ＩＮ４、…は、対向電極に対する極性が正の映像信号である。

これにより、図５（ａ）に示すように、画素電極１０４、１１０、…は、負の電位に設定され、画素電極１０５、１１５、…は、正の電位に設定され、続くフレーム（ｎ＋１フレーム）での書き込みタイミングまで電位が保持されることとなる。

（水平走査期間Ｈ２の第１四半期間Ｔ１）
次に、ｎフレームにおいて、図３（ａ）に示すように、図２の画素電極２０１、２０２、…の電位を設定する水平走査期間Ｈ２の第１四半期間Ｔ１では、ＴＦＴ制御線ＴＦＴＣＯＮ４に接続されたＴＦＴがオンにされ、その他のＴＦＴ制御線に接続されたＴＦＴはオフにされる。

これにより、これらのオンしたＴＦＴに接続された各信号線Ｘ２、Ｘ７、Ｘ１２、Ｘ１３…ならびに、これらの信号線に接続され且つこの水平走査期間Ｈ２にゲート線が駆動された画素ＴＦＴを介して、これらの画素ＴＦＴに接続された画素電極２０２、２０７、２１２、２１３…に対し、映像信号ＩＮ１、ＩＮ２、ＩＮ３、ＩＮ４、…が書き込まれる。

これにより、図５（ａ）に示すように、画素電極２０２、２１２、…は、負の電位に設定され、画素電極２０７、２１３、…は、正の電位に設定され、続くフレーム（ｎ＋１フレーム）での書き込みタイミングまで電位が保持されることとなる。

（水平走査期間Ｈ２の第２四半期間Ｔ２）
続いて、図３（ａ）に示すように、この水平走査期間Ｈ２の第２四半期間Ｔ２では、ＴＦＴ制御線ＴＦＴＣＯＮ３に接続されたＴＦＴがオンにされ、その他のＴＦＴ制御線に接続されたＴＦＴはオフにされる。

これにより、これらのオンしたＴＦＴに接続された各信号線Ｘ４、Ｘ５、Ｘ１０、Ｘ１５…ならびに、これらの信号線に接続され且つこの水平走査期間Ｈ２にゲート線が駆動された画素ＴＦＴを介して、これらの画素ＴＦＴに接続された画素電極２０４、２０５、２１０、２１５…に対し、映像信号ＩＮ１、ＩＮ２、ＩＮ３、ＩＮ４、…が書き込まれる。

これにより、図５（ａ）に示すように、画素電極２０５、２１５、…は、負の電位に設定され、画素電極２０４、２１０、…は、正の電位に設定され、続くフレーム（ｎ＋１フレーム）での書き込みタイミングまで電位が保持されることとなる。

（水平走査期間Ｈ２の第３四半期間Ｔ３）
続いて、図３（ａ）に示すように、この水平走査期間Ｈ２の第３四半期間Ｔ３では、ＴＦＴ制御線ＴＦＴＣＯＮ１に接続されたＴＦＴがオンにされ、その他のＴＦＴ制御線に接続されたＴＦＴはオフにされる。

これにより、これらのオンしたＴＦＴに接続された各信号線Ｘ１、Ｘ６、Ｘ１１、Ｘ１６…ならびに、これらの信号線に接続され且つこの水平走査期間Ｈ２にゲート線が駆動された画素ＴＦＴを介して、これらの画素ＴＦＴに接続された画素電極２０１、２０６、２１１、２１６…に対し、映像信号ＩＮ１、ＩＮ２、ＩＮ３、ＩＮ４、…が書き込まれる。

これにより、図５（ａ）に示すように、画素電極２０６、２１６、…は、負の電位に設定され、画素電極２０１、２１１、…は、正の電位に設定され、続くフレーム（ｎ＋１フレーム）での書き込みタイミングまで電位が保持されることとなる。

（水平走査期間Ｈ２の第４四半期間Ｔ４）
続いて、図３（ａ）に示すように、この水平走査期間Ｈ２の第４四半期間Ｔ４では、ＴＦＴ制御線ＴＦＴＣＯＮ２に接続されたＴＦＴがオンにされ、その他のＴＦＴ制御線に接続されたＴＦＴはオフにされる。

これにより、これらのオンしたＴＦＴに接続された各信号線Ｘ３、Ｘ８、Ｘ９、Ｘ１４…ならびに、これらの信号線に接続され且つこの水平走査期間Ｈ２にゲート線が駆動された画素ＴＦＴを介して、これらの画素ＴＦＴに接続された画素電極２０３、２０８、２０９、２１４…に対し、映像信号ＩＮ１、ＩＮ２、ＩＮ３、ＩＮ４、…が書き込まれる。

これにより、図５（ａ）に示すように、画素電極２０３、２０９、…は、負の電位に設定され、画素電極２０８、２１４、…は、正の電位に設定され、続くフレーム（ｎ＋１フレーム）での書き込みタイミングまで電位が保持されることとなる。

（水平走査期間Ｈ３の第１四半期間Ｔ１）
次に、ｎフレームにおいて、図３（ａ）に示すように、図２の画素電極３０１、３０２、…の電位を設定する水平走査期間Ｈ３の第１四半期間Ｔ１では、ＴＦＴ制御線ＴＦＴＣＯＮ１に接続されたＴＦＴがオンにされ、その他のＴＦＴ制御線に接続されたＴＦＴはオフにされる。

これにより、これらのオンしたＴＦＴに接続された各信号線Ｘ１、Ｘ６、Ｘ１１、Ｘ１６…ならびに、これらの信号線に接続され且つこの水平走査期間Ｈ３にゲート線が駆動された画素ＴＦＴを介して、これらの画素ＴＦＴに接続された画素電極３０１、３０６、３１１、３１６…に対し、映像信号ＩＮ１、ＩＮ２、ＩＮ３、ＩＮ４、…が書き込まれる。

これにより、図５（ａ）に示すように、画素電極３０１、３１１、…は、負の電位に設定され、画素電極３０６、３１６…は、正の電位に設定され、続くフレーム（ｎ＋１フレーム）での書き込みタイミングまで電位が保持されることとなる。

（水平走査期間Ｈ３の第２四半期間Ｔ２）
続いて、図３（ａ）に示すように、この水平走査期間Ｈ３の第２四半期間Ｔ２では、ＴＦＴ制御線ＴＦＴＣＯＮ２に接続されたＴＦＴがオンにされ、その他のＴＦＴ制御線に接続されたＴＦＴはオフにされる。

これにより、これらのオンしたＴＦＴに接続された各信号線Ｘ３、Ｘ８、Ｘ９、Ｘ１４…ならびに、これらの信号線に接続され且つこの水平走査期間Ｈ３にゲート線が駆動された画素ＴＦＴを介して、これらの画素ＴＦＴに接続された画素電極３０３、３０８、３０９、３１４…に対し、映像信号ＩＮ１、ＩＮ２、ＩＮ３、ＩＮ４、…が書き込まれる。

これにより、図５（ａ）に示すように、画素電極３０８、３１４、…は、負の電位に設定され、画素電極３０３、３０９、…は、正の電位に設定され、続くフレーム（ｎ＋１フレーム）での書き込みタイミングまで電位が保持されることとなる。

（水平走査期間Ｈ３の第３四半期間Ｔ３）
続いて、図３（ａ）に示すように、この水平走査期間Ｈ３の第３四半期間Ｔ３では、ＴＦＴ制御線ＴＦＴＣＯＮ３に接続されたＴＦＴがオンにされ、その他のＴＦＴ制御線に接続されたＴＦＴはオフにされる。

これにより、これらのオンしたＴＦＴに接続された各信号線Ｘ４、Ｘ５、Ｘ１０、Ｘ１５…ならびに、これらの信号線に接続され且つこの水平走査期間Ｈ３にゲート線が駆動された画素ＴＦＴを介して、これらの画素ＴＦＴに接続された画素電極３０４、３０５、３１０、３１５…に対し、映像信号ＩＮ１、ＩＮ２、ＩＮ３、ＩＮ４、…が書き込まれる。

これにより、図５（ａ）に示すように、画素電極３０５、３１５、…は、負の電位に設定され、画素電極３０４、３１０、…は、正の電位に設定され、続くフレーム（ｎ＋１フレーム）での書き込みタイミングまで電位が保持されることとなる。

（水平走査期間Ｈ３の第４四半期間Ｔ４）
続いて、図３（ａ）に示すように、この水平走査期間Ｈ３の第４四半期間Ｔ４では、ＴＦＴ制御線ＴＦＴＣＯＮ４に接続されたＴＦＴがオンにされ、その他のＴＦＴ制御線に接続されたＴＦＴはオフにされる。

これにより、これらのオンしたＴＦＴに接続された各信号線Ｘ２、Ｘ７、Ｘ１２、Ｘ１３…ならびに、これらの信号線に接続され且つこの水平走査期間Ｈ３にゲート線が駆動された画素ＴＦＴを介して、これらの画素ＴＦＴに接続された画素電極３０２、３０７、３１２、３１３…に対し、映像信号ＩＮ１、ＩＮ２、ＩＮ３、ＩＮ４、…が書き込まれる。

これにより、図５（ａ）に示すように、画素電極３０２、３１２、…は、負の電位に設定され、画素電極３０７、３１３…は、正の電位に設定され、続くフレーム（ｎ＋１フレーム）での書き込みタイミングまで電位が保持されることとなる。

（水平走査期間Ｈ４の第１四半期間Ｔ１）
次に、ｎフレームにおいて、図３（ａ）に示すように、図２の画素電極４０１、４０２、…の電位を設定する水平走査期間Ｈ４の第１四半期間Ｔ１では、ＴＦＴ制御線ＴＦＴＣＯＮ３に接続されたＴＦＴがオンにされ、その他のＴＦＴ制御線に接続されたＴＦＴはオフにされる。

これにより、これらのオンしたＴＦＴに接続された各信号線Ｘ４、Ｘ５、Ｘ１０、Ｘ１５…ならびに、これらの信号線に接続され且つこの水平走査期間Ｈ４にゲート線が駆動された画素ＴＦＴを介して、これらの画素ＴＦＴに接続された画素電極４０４、４０５、４１０、４１５…に対し、映像信号ＩＮ１、ＩＮ２、ＩＮ３、ＩＮ４、…が書き込まれる。

これにより、図５（ａ）に示すように、画素電極４０４、４１０、…は、負の電位に設定され、画素電極４０５、４１５…は、正の電位に設定され、続くフレーム（ｎ＋１フレーム）での書き込みタイミングまで電位が保持されることとなる。

（水平走査期間Ｈ４の第２四半期間Ｔ２）
続いて、図３（ａ）に示すように、この水平走査期間Ｈ４の第２四半期間Ｔ２では、ＴＦＴ制御線ＴＦＴＣＯＮ４に接続されたＴＦＴがオンにされ、その他のＴＦＴ制御線に接続されたＴＦＴはオフにされる。

これにより、これらのオンしたＴＦＴに接続された各信号線Ｘ２、Ｘ７、Ｘ１２、Ｘ１３…ならびに、これらの信号線に接続され且つこの水平走査期間Ｈ４にゲート線が駆動された画素ＴＦＴを介して、これらの画素ＴＦＴに接続された画素電極４０２、４０７、４１２、４１３…に対し、映像信号ＩＮ１、ＩＮ２、ＩＮ３、ＩＮ４、…が書き込まれる。

これにより、図５（ａ）に示すように、画素電極４０７、４１３、…は、負の電位に設定され、画素電極４０２、４１２、…は、正の電位に設定され、続くフレーム（ｎ＋１フレーム）での書き込みタイミングまで電位が保持されることとなる。

（水平走査期間Ｈ４の第３四半期間Ｔ３）
続いて、図３（ａ）に示すように、この水平走査期間Ｈ４の第３四半期間Ｔ３では、ＴＦＴ制御線ＴＦＴＣＯＮ２に接続されたＴＦＴがオンにされ、その他のＴＦＴ制御線に接続されたＴＦＴはオフにされる。

これにより、これらのオンしたＴＦＴに接続された各信号線Ｘ３、Ｘ８、Ｘ９、Ｘ１４…ならびに、これらの信号線に接続され且つこの水平走査期間Ｈ４にゲート線が駆動された画素ＴＦＴを介して、これらの画素ＴＦＴに接続された画素電極４０３、４０８、４０９、４１４…に対し、映像信号ＩＮ１、ＩＮ２、ＩＮ３、ＩＮ４、…が書き込まれる。

これにより、図５（ａ）に示すように、画素電極４０８、４１４、…は、負の電位に設定され、画素電極４０３、４０９、…は、正の電位に設定され、続くフレーム（ｎ＋１フレーム）での書き込みタイミングまで電位が保持されることとなる。

（水平走査期間Ｈ４の第４四半期間Ｔ４）
続いて、図３（ａ）に示すように、この水平走査期間Ｈ４の第４四半期間Ｔ４では、ＴＦＴ制御線ＴＦＴＣＯＮ１に接続されたＴＦＴがオンにされ、その他のＴＦＴ制御線に接続されたＴＦＴはオフにされる。

これにより、これらのオンしたＴＦＴに接続された各信号線Ｘ１、Ｘ６、Ｘ１１、Ｘ１６…ならびに、これらの信号線に接続され且つこの水平走査期間Ｈ４にゲート線が駆動された画素ＴＦＴを介して、これらの画素ＴＦＴに接続された画素電極４０１、４０６、４１１、４１６…に対し、映像信号ＩＮ１、ＩＮ２、ＩＮ３、ＩＮ４、…が書き込まれる。

これにより、図５（ａ）に示すように、画素電極４０１、４１１、…は、負の電位に設定され、画素電極４０６、４１６…は、正の電位に設定され、続くフレーム（ｎ＋１フレーム）での書き込みタイミングまで電位が保持されることとなる。

以降の水平走査期間Ｈ５、…においても同様に処理することによって、ｎフレームでは、図５（ａ）に示すような極性分布の繰り返しが得られる。

以降の各フレームでは、図５（ｂ）に示すように、全ての画素電極の正負極性を直前のフレームのものと反転させるようにする。

第１の実施の形態では、図５に示す極性分布を得ることで、図６に示すように単色表示しても、同一行内のその色の画素群内で画素電極の正負極性同士が等しくならない。よって、横クロストークの発生を防止することができる。

次に、Ｗの同一列内で正負極性が同一かつ互いに隣接する画素電極の電位変動について画素電極１０８と画素電極２０８を例にして説明する。

画素電極１０８の電位は、画素電極２０８の電位設定時、両画素電極間のカップリング容量（以下、同様なものをカップリング容量Ｃｐｖという）により、正方向の電位変動＋ｄＶｖを受ける。一方、画素電極２０８の電位は、画素電極３０８の電位設定時、カップリング容量Ｃｐｖにより、負方向の電位変動−ｄＶｖを受ける。よって、カップリング容量Ｃｐｖによる画素電極２０８の電位変動量から、カップリング容量Ｃｐｖによる画素電極１０８の電位変動量を差し引いた差分は、−２ｄＶｖとなる。

また、画素電極１０８の電位は、画素電極３０９などの電位設定時、画素電極１０８と信号線Ｘ９との間のカップリング容量（以下、同様なものをカップリング容量Ｃｐｎという）により、正方向の電位変動＋ｄＶｎを受ける。一方、画素電極２０８の電位も、画素電極３０９などの電位設定時、カップリング容量Ｃｐｎにより、正方向の電位変動＋ｄＶｎを受ける。よって、カップリング容量Ｃｐｎによる画素電極２０８の電位変動量から、カップリング容量Ｃｐｎによる画素電極１０８の電位変動量を差し引いた差分は、０（ゼロ）となる。

また、画素電極１０８の電位は、画素電極３０８などの電位設定時、画素電極１０８と信号線Ｘ８との間のカップリング容量（以下、同様なものをカップリング容量Ｃｐｓという）により、負方向の電位変動−ｄＶｓを受ける。一方、画素電極２０８の電位も、画素電極３０８などの電位設定時、カップリング容量Ｃｐｓにより、負方向の電位変動−ｄＶｓを受ける。よって、カップリング容量Ｃｐｓによる画素電極２０８の電位変動量から、カップリング容量Ｃｐｓによる画素電極１０８の電位変動量を差し引いた差分は０（ゼロ）となる。

よって、トータルでは、画素電極２０８の電位変動量から画素電極１０８の電位変動量を差し引いた差分（以下、同様なものを差分ｄＶｗという）は、−２ｄＶｖとなり、この差分により、画素電極１０８をもつ画素と画素電極２０８をもつ画素が明暗に分かれる。

このようにして、Ｗの同一列内で正負極性が同一かつ互いに隣接する画素電極をもつ２画素が明暗に分かれる。

次に、ＲＧＢいずれかの同一列内で正負極性が同一かつ互いに隣接する画素電極の電位変動について画素電極１０１と画素電極２０１を例にして説明する。

画素電極１０１の電位は、画素電極２０１の電位設定時、カップリング容量Ｃｐｖにより、正方向の電位変動＋ｄＶｖを受ける。一方、画素電極２０１の電位は、画素電極３０１の電位設定時、カップリング容量Ｃｐｖにより、負方向の電位変動−ｄＶｖを受ける。よって、カップリング容量Ｃｐｖによる画素電極２０１の電位変動量から、カップリング容量Ｃｐｖによる画素電極１０１の電位変動量を差し引いた差分は、−２ｄＶｖとなる。

また、画素電極１０１の電位は、画素電極２０２などの電位設定時、カップリング容量Ｃｐｎにより、負方向の電位変動−ｄＶｎを受ける。一方、画素電極２０１の電位は、画素電極４０２などの電位設定時、カップリング容量Ｃｐｎにより、正方向の電位変動＋ｄＶｎを受ける。よって、カップリング容量Ｃｐｎによる画素電極２０１の電位変動量から、カップリング容量Ｃｐｎによる画素電極１０１の電位変動量を差し引いた差分は、＋２ｄＶｎとなる。

また、画素電極１０１の電位は、画素電極３０１などの電位設定時、カップリング容量Ｃｐｓにより、負方向の電位変動−ｄＶｓを受ける。一方、画素電極２０１の電位も、画素電極３０１などの電位設定時、カップリング容量Ｃｐｓにより、負方向の電位変動−ｄＶｓを受ける。よって、カップリング容量Ｃｐｓによる画素電極２０１の電位変動量から、カップリング容量Ｃｐｓによる画素電極１０１の電位変動量を差し引いた差分は０（ゼロ）となる。

よって、トータルでは、画素電極２０１の電位変動量から画素電極１０１の電位変動量を差し引いた差分（以下、同様なものを差分ｄＶｒｇｂという）は、＋２ｄＶｎ−２ｄＶｖとなる。そして、この差分により、画素電極１０１をもつ画素と画素電極２０１をもつ画素が明暗に分かれる。

このようにして、ＲＧＢいずれかの同一列内で正負極性が同一かつ互いに隣接する画素電極をもつ２画素が明暗に分かれる。

つまり、同一列内で正負極性が同一かつ互いに隣接する画素電極をもつ２画素が明暗に分かれることで、図７に示すような画素の明暗が現れる。

しかしながら、第１の実施の形態では、図８に示すように単色表示しても、同一行内のその色の画素群内には明暗両方の画素が存在するので、横すじの発生を防止することができる。

［第２の実施の形態］
次に、本発明の第２の実施の形態に係る液晶表示装置を説明する。第２の実施の形態の液晶表示装置は、第１の実施の形態の液晶表示装置に対し、図７に示した明暗を低減するための構成を有し、その他については、第１の実施の形態と同様なので、ここでは、当該構成とその作用効果を説明することとする。

なお、第１の実施の形態では、前述した差分ｄＶｒｇｂ＞０である。つまり、カップリング容量Ｃｐｎによる差分は、カップリング容量Ｃｐｖによる差分よりも大きくかつ正負が逆であるので、以下、これを前提とする。

図９は、第２の実施の形態におけるＷの列の画素電極とその周辺の平面図である。図１０は、図９のＡ−Ｂ−Ｃ線断面図である。

図９、１０に示すように、ゲート線Ｙに並列に補助容量線１４０，１４０’が配置される。画素電極１２０は、平行な２本の信号線Ｘ，Ｘ’と、これに直交する２本の補助容量線１４０，１４０’とで囲まれるように配置される。画素電極１２０は、隣接する２本の信号線のうちの一方の信号線Ｘと、画素ＴＦＴ１１０を介して接続される。

画素電極１２０に接続された電極１６０は、画素電極１２０の上に位置する画素電極１２０’と重ならないように配置されている。

これにより、カップリング容量Ｃｐｖが小さくなるので、ｄＶｖが小さくなり、差分ｄＶｗ＝−２ｄＶｖを小さくできる。その結果、明暗を低減することができる。

図１１は、第２の実施の形態におけるＲＧＢそれぞれの列の画素電極とその周辺の平面図である。図１２は、図１１のＡ−Ｂ−Ｃ線断面図である。図１３は、図１１のＤ−Ｅ線断面図である。

図１１、１２に示すように、ゲート線Ｙに並列に補助容量線１４０，１４０’が配置される。画素電極１２０は、平行な２本の信号線Ｘ，Ｘ’と、これに直交する２本の補助容量線１４０，１４０’とで囲まれるように配置される。画素電極１２０は、隣接する２本の信号線のうちの一方の信号線Ｘと、画素ＴＦＴ１１０を介して接続される。

前述したように、ＲＧＢそれぞれの列では、カップリング容量Ｃｐｎによる電位変動量の差分が生じ、その差分は、カップリング容量Ｃｐｖによる差分よりも大きくかつ正負が逆であるので、ＲＧＢそれぞれの列とＷの列とでカップリング容量Ｃｐｖを等しくすると、逆にＲＧＢそれぞれの列での明暗が顕著になる。

そこで、ＲＧＢそれぞれの列では、カップリング容量Ｃｐｖが、Ｗの列のカップリング容量Ｃｐｖよりも大きくなっている。

例えば、図１１、１３に示すように、画素電極１２０に接続された電極１６０は、画素電極１２０の上に位置する画素電極１２０’の方へ延出され、その一部が画素電極１２０’と重なっている。

これにより、カップリング容量Ｃｐｖが大きくなるので、ｄＶｖが大きくなり、差分ｄＶｒｇｂを小さくできる。その結果、明暗を低減することができる。

また、図１０、１２に示すように、画素電極１２０と各信号線Ｘ，Ｘ’とのそれぞれの間に、静電遮蔽性を有するシールド電極１８０が配置されている。このシールド電極１８０は、補助容量線１４０の一部を信号線Ｘ，Ｘ’に沿って延出して形成される。補助容量線１４０’についても同様にシールド電極１８０’が形成される。

これにより、カップリング容量Ｃｐｎが小さくなるので、ｄＶｎが小さくなり、差分ｄＶｒｇｂを小さくできる。その結果、明暗を低減することができる。

したがって、ＲＧＢそれぞれの列内でのカップリング容量Ｃｐｖを、Ｗの列内でのカップリング容量Ｃｐｖよりも大きくすることで、両方の列において明暗を低減することができる。

［第３の実施の形態］
第１、２の実施の形態では、各信号線は、その信号線の電位が設定される画素電極の左に形成されているので、図６に示すような極性分布としたが、第３の実施の形態では、各信号線は、その信号線の電位が設定される画素電極の右に形成されている。そのため、図１４な極性分布とすることで、同様の作用により、横クロストークの発生を防止することができる。

また、第３の実施の形態でも、ＲＧＢそれぞれの列内でのカップリング容量Ｃｐｖを、Ｗの列内でのカップリング容量Ｃｐｖよりも大きくすることで、両方の列において明暗を低減することができる。

なお、これまでは、４色の液晶表示装置を説明したが、５色以上の液晶表示装置であっても、ＲＧＢの列に相当する列とＷの列に相当する列とを設けることで、同様の作用効果が得られる。

第１の実施の形態に係る液晶表示装置１の概略的な構成図である。各信号線および画素電極の配置と信号線切替回路１７０の回路を示す図である。第１の実施の形態のＴＦＴのオンオフのタイミングを示す図である。第１の実施の形態の映像信号の極性切り替わりのタイミングを示す図である。画素電極の正負極性および電位の設定順序についての分布図である。単色表示の際の正負極性の分布図である。第１の実施の形態での画素の明暗を示す図である。単色表示したときの画素の明暗を示す図である。第２の実施の形態におけるＷの列の画素電極とその周辺の平面図である。図９のＡ−Ｂ−Ｃ線断面図である。第２の実施の形態におけるＲＧＢそれぞれの列の画素電極とその周辺の平面図である。図１１のＡ−Ｂ−Ｃ線断面図である。図１１のＤ−Ｅ線断面図である。第３の実施の形態における正負極性の分布図である。２Ｈ２Ｖ反転駆動を行ったときの正負極性の分布図である。４色の液晶表示装置で２Ｈ２Ｖ反転駆動を行ったときの正負極性の分布図である。４色の液晶表示装置で２Ｈ２Ｖ反転駆動を行って単色表示した際の正負極性の分布図である。２Ｈ２Ｖ反転駆動を行ったときの画素の明暗を示す図である。４色の液晶表示装置で２Ｈ２Ｖ反転駆動を行ったときの画素の明暗を示す図である。４色の液晶表示装置で２Ｈ２Ｖ反転駆動を行って単色表示した際の画素の明暗を示す図である。

符号の説明

１…液晶表示装置
１００…アレイ基板
１１０…画素ＴＦＴ
１２０…画素電極
１３０ａ…補助容量素子
１３０ｂ…液晶容量素子
１４０…補助容量線
１５０…ゲート線駆動回路
１６０…電極
１７０…信号線切替回路
１８０…シールド電極
２００…対向基板
２１０…対向電極
Ｃｐｎ、Ｃｐｓ、Ｃｐｖ…カップリング容量
Ｘ…信号線
Ｙ…ゲート線（走査線）

Claims

信号線を４備えた信号線群を複数構成する複数の信号線と複数の走査線とが交差し、各交差部に当該交差部の走査線の駆動により導通する画素トランジスタと、当該導通した画素トランジスタにより当該交差部の信号線の電位が設定される画素電極とを備えたアレイ基板と、
各画素電極に液晶層を介して対向する対向電極を備えた対向基板と、
同一の信号線の電位が設定される各画素電極を備えてなる同一の列内において、前記対向電極の電位に対する画素電極の電位の正負極性を２走査線ごとに反転させ、
列内での画素電極と該画素電極に対し隣の列の信号線を挟んで隣り合う画素電極との間の正負極性が異なるか同じかが１走査線ごとになっている列と、列内での画素電極と該画素電極に対し隣の列の信号線を挟んで隣り合う画素電極との間で正負極性が異なる列とを構成し、
同一の走査線により電位が設定される各画素電極を備えてなる同一の行内の同一の信号線群に対応する４画素電極に対して、当該信号線群への映像信号が当該信号線群の信号線に順次に供給されるように当該４画素電極に応じた設定順序で電位を設定し、
同一の行での設定順序の繰り返し単位を１６画素電極とし、
同一の列での設定順序の繰り返し単位を４画素電極とすることを同一フレームで行い、前記同一の行内の同一の信号線群に対応する４画素電極への電位の設定順序を直前フレームでの当該４画素電極への電位の設定順序に対して異ならせる画素電極極性制御手段と、
を備えたことを特徴とする液晶表示装置。