JP5275447B2 - アレイ基板、液晶パネル、液晶表示装置、テレビジョン受像機 - Google Patents

アレイ基板、液晶パネル、液晶表示装置、テレビジョン受像機 Download PDF

Info

Publication number
JP5275447B2
JP5275447B2 JP2011503666A JP2011503666A JP5275447B2 JP 5275447 B2 JP5275447 B2 JP 5275447B2 JP 2011503666 A JP2011503666 A JP 2011503666A JP 2011503666 A JP2011503666 A JP 2011503666A JP 5275447 B2 JP5275447 B2 JP 5275447B2
Authority
JP
Japan
Prior art keywords
data signal
pixel
signal line
electrode
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011503666A
Other languages
English (en)
Other versions
JPWO2010103726A1 (ja
Inventor
利典 杉原
俊英 津幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011503666A priority Critical patent/JP5275447B2/ja
Publication of JPWO2010103726A1 publication Critical patent/JPWO2010103726A1/ja
Application granted granted Critical
Publication of JP5275447B2 publication Critical patent/JP5275447B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G09G2300/0447—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations for multi-domain technique to improve the viewing angle in a liquid crystal display, such as multi-vertical alignment [MVA]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、１画素列に対応して複数のデータ信号線が設けられた液晶表示装置に関する。
特許文献１（図５７参照）には、１つの画素列に２本のデータ線（左側データ線および右側データ線）を設け、同一画素列に含まれる奇数番目の画素の画素電極を左側データ線に接続する一方、偶数番目の画素の画素電極を右側データ線に接続し、連続する２本の走査信号線（奇数番目の画素に接続する走査信号線および偶数番目の画素に接続する走査信号線）を同時選択することで、画面の書き換え速度を高める液晶表示装置が開示されている。
また、１画素に第１および第２画素電極を含む画素分割方式の液晶パネルの１画素列に対応して２本のデータ線を設け、第１副画素電極を上記２本のデータ線の一方に接続するとともに、第２副画素電極を他方に接続することで、第１および第２画素電極を互いに異なる輝度に制御し、視野角特性を高める構成も提案されている。
日本国公開特許公報「特開平１０−２５３９８７号公報（公開日：１９９８年９月２５日）」
本願発明者らは、上記のように１つの画素列に複数のデータ信号線を設けた場合に、隣り合う２つの画素列の一方に含まれる画素電極と他方に対応するデータ信号線との間の寄生容量が一因と考えられる縦縞状のムラ（縦シャドー）が発現することを見出した。
本発明は、１画素列に対応して複数のデータ信号線が設けられた液晶表示装置の表示品位を高めることを目的とする。
本アレイ基板は、複数の走査信号線とデータ信号が供給される複数のデータ信号線とを備え、隣り合う第１および第２画素領域列それぞれに複数の画素領域が含まれ、第１および第２画素領域列それぞれに対応して複数本ずつデータ信号線が設けられたアレイ基板であって、一方が第１画素領域列に対応して設けられたデータ信号線で、他方が第２画素領域列に対応して設けられたデータ信号線である２本の隣り合うデータ信号線の間隙または該間隙下あるいは該間隙上に、データ信号とは別の信号が供給される間在配線が設けられていることを特徴とする。
本アレイ基板（例えば、アクティブマトリクス基板）を備えた表示装置（例えば、液晶表示装置）を駆動する場合には、上記間在配線にデータ信号とは別の信号（例えば、定電位信号や周期的に極性が反転する信号）を供給する。これにより、画素とその隣接画素に対応するデータ信号線との間のクロストークを低減することができ、表示品位を高めることができる。
実施の形態１にかかる液晶パネルの構成例を示す平面図である。 図１の液晶パネルの矢視断面図である。 図１の液晶パネルに用いられるアクティブマトリクス基板の等価回路図である。 図３のアクティブマトリクス基板を備えた液晶パネルの駆動方法を示すタイミングチャートである。 図４の駆動方法による液晶パネルの表示状態を示す模式図である。 本液晶パネル駆動時の間在配線近傍での等電位線の分布を示す断面図である。 実施の形態２にかかるアクティブマトリクス基板の等価回路図である。 図７のアクティブマトリクス基板を備えた液晶パネルの駆動方法を示すタイミングチャートである。 図８の駆動方法による液晶パネルの表示状態を示す模式図である。 図７のアクティブマトリクス基板を備えた液晶パネルの駆動方法を示すタイミングチャートである。 図８の駆動方法におけるゲートオンパルスと保持容量配線信号とを示すタイミングチャートである。 図７のアクティブマトリクス基板の変形例を示す等価回路図である。 図７のアクティブマトリクス基を備えた液晶パネルの具体例を示す平面図である。 本液晶パネル駆動時の間在配線近傍での等電位線の分布を示す断面図である。 実施の形態２にかかる液晶パネルの他の構成を示す平面図である。 本液晶パネル駆動時の間在配線近傍での等電位線の分布を示す断面図である。 実施の形態２にかかるアクティブマトリクス基板の他の構成を示す等価回路図である。 図１７のアクティブマトリクス基板を備えた液晶パネルの駆動方法を示すタイミングチャートである。 図１８の駆動方法において間在配線に供給する信号とゲートオンパルスと保持容量配線信号とを示すタイミングチャートである。 実施の形態２にかかる液晶パネルのさらに他の構成を示す平面図である。 図２０の液晶パネルの矢視断面図である。 本液晶パネル駆動時の間在配線近傍での等電位線の分布を示す断面図である。 実施の形態３にかかるアクティブマトリクス基板の構成を示す等価回路図である。 図２３のアクティブマトリクス基板を備えた液晶パネルの駆動方法を示すタイミングチャートである。 図２４の駆動方法による液晶パネルの表示状態を示す模式図である。 実施の形態３にかかる液晶パネルの構成を示す平面図である。 図２６の液晶パネルの矢視断面図である。 本液晶パネル駆動時の間在配線近傍での等電位線の分布を示す断面図である。 実施の形態４にかかるアクティブマトリクス基板の構成を示す等価回路図である。 図２９のアクティブマトリクス基板を備えた液晶パネルの駆動方法を示すタイミングチャートである。 図３０の駆動方法による液晶パネルの表示状態を示す模式図である。 実施の形態４にかかる液晶パネルの構成を示す平面図である。 図３２の液晶パネルの矢視断面図である。 実施の形態５にかかるアクティブマトリクス基板の構成を示す等価回路図である。 図３４のアクティブマトリクス基板を備えた液晶パネルの駆動方法を示すタイミングチャートである。 図３５の駆動方法による液晶パネルの表示状態を示す模式図である。 実施の形態５にかかる液晶パネルの構成を示す平面図である。 図３７の液晶パネルの矢視断面図である。 実施の形態５にかかるアクティブマトリクス基板の他の構成を示す等価回路図である。 図３９のアクティブマトリクス基板を備えた液晶パネルの駆動方法を示すタイミングチャートである。 図４０の駆動方法による液晶パネルの表示状態を示す模式図である。 実施の形態５にかかる液晶パネルの他の構成を示す平面図である。 本液晶パネル駆動時の間在配線近傍での等電位線の分布を示す断面図である。 実施の形態６にかかるアクティブマトリクス基板の構成を示す等価回路図である。 図４４のアクティブマトリクス基板を備えた液晶パネルの駆動方法を示すタイミングチャートである。 図４５の駆動方法による液晶パネルの表示状態を示す模式図である。 実施の形態６にかかる液晶パネルの構成を示す平面図である。 図４７の液晶パネルの矢視断面図である。 実施の形態６にかかる液晶パネルの他の構成を示す平面図である。 図４９の液晶パネルの矢視断面図である。 （ａ）は本液晶表示ユニットの構成を示す模式図であり、（ｂ）は本液晶表示装置の構成を示す模式図である。 本液晶表示装置の全体構成を説明するブロック図である。 本液晶表示装置の機能を説明するブロック図である。 本テレビジョン受像機の機能を説明するブロック図である。 本テレビジョン受像機の構成を示す分解斜視図である。 参考となる液晶パネル駆動時のデータ信号線間での等電位線の分布を示す断面図である。 従来のアクティブマトリクス基板の構成を示す平面図である。
本実施の形態を、図１〜５６を用いて説明すれば、以下のとおりである。なお、説明の便宜のため、以下では走査信号線の延伸方向を行方向とする。ただし、本液晶パネル（あるいはこれに用いられるアクティブマトリクス基板）を備えた液晶表示装置の利用（視聴）状態において、その走査信号線が横方向に延伸していても縦方向に延伸していてもよいことはいうまでもない。なお、液晶パネルを示す図面では、配向規制用構造物を適宜省略記載している。
〔実施の形態１〕
図３は実施の形態１にかかるアクティブマトリクス基板の一部を示す等価回路図である。図３に示すように、本アクティブマトリクス基板では、データ信号線１５ｘ・１５ｙ・１５Ｘ・１５Ｙがこの順に並べられ、行方向（図中左右方向）に延伸する走査信号線１６ｉ・１６ｊ・１６ｍ・１６ｎがこの順に並べられ、データ信号線１５ｘ・１５ｙおよび走査信号線１６ｉの交差部に対応して画素領域１０1が設けられ、データ信号線１５ｘ・１５ｙおよび走査信号線１６ｊの交差部に対応して画素領域１０２が設けられ、データ信号線１５ｘ・１５ｙおよび走査信号線１６ｍの交差部に対応して画素領域１０３が設けられ、データ信号線１５Ｘ・１５ｙおよび走査信号線１６ｎの交差部に対応して画素領域１０４が設けられ、データ信号線１５Ｘ・１５Ｙおよび走査信号線１６ｉの交差部に対応して画素領域１０５が設けられ、データ信号線１５Ｘ・１５Ｙおよび走査信号線１６ｊの交差部に対応して画素領域１０６が設けられ、データ信号線１５Ｘ・１５Ｙおよび走査信号線１６ｍの交差部に対応して画素領域１０７が設けられ、データ信号線１５Ｘ・１５Ｙおよび走査信号線１６ｎの交差部に対応して画素領域１０８が設けられ、画素領域１０１・１０５に対応して保持容量配線１８ｐが設けられ、画素領域１０２・１０６に対応して保持容量配線１８ｑが設けられ、画素領域１０３・１０７に対応して保持容量配線１８ｒが設けられ、画素領域１０４・１０８に対応して保持容量配線１８ｓが設けられている。
ここで、データ信号線１５ｘ・１５ｙは、画素領域１０１〜１０４を含む画素領域列αに対応して設けられ、データ信号線１５Ｘ・１５Ｙは画素領域１０１〜１０４を含む画素領域列βに対応して設けられ、データ信号線１５ｙとデータ信号線１５Ｘとの間に、Ｖｃｏｍ信号が供給される間在配線４１（データ信号線間配線、シールド配線）が設けられている。
さらに、各画素には１つずつ画素電極が配され、画素領域１０１の画素電極１７ｉは、走査信号線１６ｉに繋がるトランジスタ１２ｉを介してデータ信号線１５ｘに接続され、画素領域１０２の画素電極１７ｊは、走査信号線１６ｊに繋がるトランジスタ１２ｊを介してデータ信号線１５ｙに接続され、画素領域１０３の画素電極１７ｍは、走査信号線１６ｍに繋がるトランジスタ１２ｍを介してデータ信号線１５ｘに接続され、画素領域１０４の画素電極１７ｎは、走査信号線１６ｎに繋がるトランジスタ１２ｎを介してデータ信号線１５ｙに接続され、画素領域１０５の画素電極１７Ｉは、走査信号線１６ｉに繋がるトランジスタ１２Ｉを介してデータ信号線１５Ｘに接続され、画素領域１０６の画素電極１７Ｊは、走査信号線１６ｊに繋がるトランジスタ１２Ｊを介してデータ信号線１５Ｙに接続され、画素領域１０７の画素電極１７Ｍは、走査信号線１６ｍに繋がるトランジスタ１２Ｍを介してデータ信号線１５Ｘに接続され、画素領域１０８の画素電極１７Ｎは、走査信号線１６ｎに繋がるトランジスタ１２Ｎを介してデータ信号線１５Ｙに接続される。すなわち、画素領域列αの偶数番目となる各画素領域（１０２・１０４）の画素電極が接続するデータ信号線１５ｙと、画素領域列βの奇数番目となる画素領域（１０５・１０７）の画素電極が接続するデータ信号線１５Ｘとが、間在配線４１を挟んで隣り合うことになる。
また、画素領域１０１の画素電極１７ｉおよび画素領域１０５の画素電極１７Ｉが接続される走査信号線１６ｉと、画素領域１０２の画素電極１７ｊおよび画素領域１０６の画素電極１７Ｊが接続される走査信号線１６ｊとがパネル内あるいはパネル外で接続され、両者（１６ｉ・１６ｊ）は同時選択される（後述）。また、画素領域１０３の画素電極１７ｍおよび画素領域１０７の画素電極１７Ｍが接続される走査信号線１６ｍと、画素領域１０４の画素電極１７ｎおよび画素領域１０８の画素電極１７Ｎが接続される走査信号線１６ｎとがパネル内あるいはパネル外で接続され、両者（１６ｍ・１６ｎ）は同時選択される（後述）。もちろん、走査信号線１６ｉと走査信号線１６ｊ、および走査信号線１６ｍと走査信号線１６ｎがパネル内・外で接続されていない構成とすることも可能である。
また、保持容量配線１８ｐおよび画素電極１７ｉ間に保持容量ｉが形成され、保持容量配線１８ｑおよび画素電極１７ｊ間に保持容量ｊが形成され、保持容量配線１８ｐおよび画素電極１７Ｉ間に保持容量Ｉが形成され、保持容量配線１８ｑおよび画素電極１７Ｊ間に保持容量Ｊが形成される。
図４は、上記アクティブマトリクス基板を備えた本液晶パネルの駆動方法（ノーマリブラックモード）を示すタイミングチャートである。なお、Ｓｘ・Ｓｙ・ＳＸ・ＳＹはそれぞれデータ信号線１５ｘ・１５ｙ・１５Ｘ・１５Ｙに供給されるデータ信号（データ信号）を示し、Ｓｚは間在配線に供給される信号を示し、ＧＰｉ・ＧＰｊ・ＧＰｍ・ＧＰｎはそれぞれ、走査信号線１６ｉ・１６ｊ・１６ｍ・１６ｎに供給されるゲート信号を示し、Ｖｉ・Ｖｊ・ＶＩ・ＶＪ・Ｖｍ・Ｖｎは画素電極１７ｉ・１７ｊ・１７Ｉ・１７Ｊ・１７ｍ・１７ｎの電位を示している。
本駆動方法では、図４に示されるように、走査信号線を２本ずつ同時選択していき、データ信号線に供給するデータ信号の極性を１フレーム期間（１Ｖ）ごとに反転させるとともに、同一水平走査期間（Ｈ）においては、同一画素列に対応する２本のデータ信号線（１５ｘ・１５ｙあるいは１５Ｘ・１５Ｙ）に逆極性のデータ信号を供給しつつ、間在配線を挟んで隣り合う２本のデータ信号線（１５ｙ・１５Ｘ）には同極性のデータ信号を供給する。そして、間在配線には、共通電極の電位に等しい定電位信号（Ｖｃｏｍ信号）を供給する。
具体的には、連続するフレームＦ１・Ｆ２のＦ１では、データ信号線１５ｘおよびデータ信号線１５Ｙそれぞれに、Ｎ番目の水平走査期間（走査信号線１６ｉ・１６ｊの走査期間含む）にプラス極性のデータ信号を供給して、（Ｎ＋１）番目の水平走査期間（走査信号線１６ｍ・１６ｎの走査期間含む）にもプラス極性のデータ信号を供給し、データ信号線１５ｙおよびデータ信号線１５Ｘそれぞれに、Ｎ番目の水平走査期間（走査信号線１６ｉ・１６ｊの走査期間含む）にマイナス極性のデータ信号を供給して、（Ｎ＋１）番目の水平走査期間（走査信号線１６ｍ・１６ｎの走査期間含む）にもマイナス極性のデータ信号を供給する。
これにより、本液晶パネルを駆動すると、図５に示すように、画素電極１７ｉを含む画素はプラス極性、画素電極１７ｊを含む画素はマイナス極性、画素電極１７ｍを含む画素はプラス極性、画素電極１７ｎを含む画素はマイナス極性、画素電極１７Ｉを含む画素はマイナス極性、画素電極１７Ｊを含む画素はプラス極性となり、Ｆ１でドット反転駆動が実現される。
なお、Ｆ２では、データ信号線１５ｘおよびデータ信号線１５Ｙそれぞれに、Ｎ番目の水平走査期間（走査信号線１６ｉ・１６ｊの走査期間含む）にマイナス極性のデータ信号を供給して、（Ｎ＋１）番目の水平走査期間（走査信号線１６ｍ・１６ｎの走査期間含む）にもマイナス極性のデータ信号を供給し、データ信号線１５ｙおよびデータ信号線１５Ｘそれぞれに、Ｎ番目の水平走査期間（走査信号線１６ｉ・１６ｊの走査期間含む）にプラス極性のデータ信号を供給して、（Ｎ＋１）番目の水平走査期間（走査信号線１６ｍ・１６ｎの走査期間含む）にもプラス極性のデータ信号を供給する。これにより、画素電極１７ｉはマイナス極性、画素電極１７ｊはプラス極性、画素電極１７ｍはマイナス極性、画素電極１７ｎはプラス極性、画素電極１７Ｉはプラス極性、画素電極１７Ｊはマイナス極性となり、Ｆ２でもドット反転駆動が実現される。
図１は、図３のアクティブマトリクス基板を備えた液晶パネルの一部を示す平面図である。図１では、その見易さのために、カラーフィルタ基板（対向基板）側の部材を省略してアクティブマトリクス基板の部材のみ記載している。
本液晶パネルでは、一対（２本）のデータ信号線１５ｘ・１５ｙと、一対（２本）のデータ信号線１５Ｘ・１５Ｙとが、データ信号線１５ｙおよびデータ信号線１５Ｘが隣り合うように設けられ、データ信号線１５ｙとデータ信号線１５Ｘとの間に間在配線４１が配され、各データ信号線と直交するように、走査信号線１６ｉおよび走査信号線１６ｊが設けられ、データ信号線１５ｘおよび走査信号線１６ｉの交差部近傍にトランジスタ１２ｉが設けられ、データ信号線１５ｙおよび走査信号線１６ｊの交差部近傍にトランジスタ１２ｊが設けられ、データ信号線１５Ｘおよび走査信号線１６ｉの交差部近傍にトランジスタ１２Ｉが設けられ、データ信号線１５Ｙおよび走査信号線１６ｊの交差部近傍にトランジスタ１２Ｊが設けられている。
画素電極１７ｉはデータ信号線１５ｘ・１５ｙに重なるように設けられ、画素電極１７ｉの走査方向下流側のエッジが走査信号線１６ｉの走査方向上流側のエッジに重なっている。また、画素電極１７ｊもデータ信号線１５ｘ・１５ｙに重なるように設けられ、画素電極１７ｊの走査方向下流側のエッジが走査信号線１６ｊの走査方向上流側のエッジに重なっている。また、画素電極１７Ｉはデータ信号線１５Ｘ・１５Ｙに重なるように設けられ、画素電極１７Ｉの走査方向下流側のエッジが走査信号線１６ｉの走査方向上流側のエッジに重なっている。また、画素電極１７Ｊもデータ信号線１５Ｘ・１５Ｙに重なるように設けられ、画素電極１７Ｊの走査方向下流側のエッジが走査信号線１６ｊの走査方向上流側のエッジに重なっている。
保持容量配線１８ｐは、画素電極１７ｉの中央部および画素電極１７Ｉの中央部に重なるように設けられ、保持容量配線１８ｑは、画素電極１７ｊの中央部および画素電極１７Ｊの中央部に重なるように設けられている。
なお、平面的に視ると、画素電極１７ｉの列方向に沿う２つのエッジは、データ信号線１５ｘおよびデータ信号線１５ｙの外側に位置し、同様に、画素電極１７ｊの列方向に沿う２つのエッジは、データ信号線１５ｘおよびデータ信号線１５ｙの外側に位置し、画素電極１７Ｉの列方向に沿う２つのエッジは、データ信号線１５Ｘおよびデータ信号線１５Ｙの外側に位置し、同様に、画素電極１７Ｊの列方向に沿う２つのエッジは、データ信号線１５Ｘおよびデータ信号線１５Ｙの外側に位置している。また、間在配線４１は、画素電極１７ｉおよび画素電極１７Ｉの間隙下並びに画素電極１７ｊおよび画素電極１７Ｊの間隙下を通っている。
そして、走査信号線１６ｉがトランジスタ１２ｉのゲート電極として機能し、トランジスタ１２ｉのソース電極はデータ信号線１５ｘに接続され、ドレイン電極はドレイン引き出し電極２７ｉを介して容量電極３７ｉに接続されている。容量電極３７ｉは保持容量配線１８ｐ上に位置し、２個のコンタクトホール１１ｉを介して画素電極１７ｉに接続され、さらに、容量電極３７ｉからは、画素電極１７ｉと重なるように延伸配線４７ｉが延伸している。また、走査信号線１６ｊがトランジスタ１２ｊのゲート電極として機能し、トランジスタ１２ｊのソース電極はデータ信号線１５ｙに接続され、ドレイン電極はドレイン引き出し電極２７ｊを介して容量電極３７ｊに接続されている。容量電極３７ｊは保持容量配線１８ｑ上に位置し、２個のコンタクトホール１１ｊを介して画素電極１７ｊに接続され、さらに、容量電極３７ｊからは、画素電極１７ｊと重なるように延伸配線４７ｊが延伸している。
同様に、走査信号線１６ｉがトランジスタ１２Ｉのゲート電極として機能し、トランジスタ１２Ｉのソース電極はデータ信号線１５Ｘに接続され、ドレイン電極はドレイン引き出し電極２７Ｉを介して容量電極３７Ｉに接続されている。容量電極３７Ｉは保持容量配線１８ｐ上に位置し、２個のコンタクトホール１１Ｉを介して画素電極１７Ｉに接続され、さらに、容量電極３７Ｉからは、画素電極１７Ｉと重なるように延伸配線４７Ｉが延伸している。また、走査信号線１６ｊがトランジスタ１２Ｊのゲート電極として機能し、トランジスタ１２Ｊのソース電極はデータ信号線１５Ｙに接続され、ドレイン電極はドレイン引き出し電極２７Ｊを介して容量電極３７Ｊに接続されている。容量電極３７Ｊは保持容量配線１８ｑ上に位置し、２個のコンタクトホール１１Ｊを介して画素電極１７Ｊに接続され、さらに、容量電極３７Ｊからは、画素電極１７ｊと重なるように延伸配線４７Ｊが延伸している。
本液晶パネルでは、保持容量配線１８ｐおよび容量電極３７ｉがゲート絶縁膜を介して重なる部分に上記保持容量ｉが形成され、保持容量配線１８ｑおよび容量電極３７ｊがゲート絶縁膜を介して重なる部分に上記保持容量ｊが形成され、保持容量配線１８ｐおよび容量電極３７Ｉがゲート絶縁膜を介して重なる部分に上記保持容量Ｉが形成され、保持容量配線１８ｑおよび容量電極３７Ｊがゲート絶縁膜を介して重なる部分に上記保持容量Ｊが形成される。
図２は図１のＸ−Ｙ矢視断面図である。同図に示すように、本液晶パネルは、アクティブマトリクス基板３と、これに対向するカラーフィルタ基板３０と、両基板（３・３０）間に配される液晶層４０とを備える。アクティブマトリクス基板３では、ガラス基板３１上に走査信号線１６ｉおよび保持容量配線１８ｐが形成され、これを覆うようにゲート絶縁膜４３が形成されている。ゲート絶縁膜４３の上層には、容量電極３７ｉ、データ信号線１５ｙ、間在配線４１、データ信号線１５Ｘ、および延伸配線４７Ｉが形成されている。なお、断面には含まれないが、ゲート絶縁膜４３の上層には、各トランジスタの半導体層（ｉ層およびｎ＋層）と、ｎ＋層に接するソース電極およびドレイン電極が形成されている。さらに、各データ信号線および間在配線４１を含むメタル層を覆うように無機層間絶縁膜２５が形成され、無機層間絶縁膜２５上に、これよりも厚い有機層間絶縁膜２６が形成されている。有機層間絶縁膜２６上には画素電極１７ｉ・１７Ｉが形成され、さらに、これら画素電極を覆うように配向膜９が形成されている。なお、コンタクトホール１１ａｉの形成部では無機層間絶縁膜２５および有機層間絶縁膜２６が刳り貫かれ、画素電極１７ｉと容量電極３７ｉとが接触している。また、上記のように、保持容量配線１８ｐおよび容量電極３７ｉがゲート絶縁膜４３を介して重なる部分に上記保持容量ｉが形成されている。
一方、カラーフィルタ基板３０では、ガラス基板３２上にブラックマトリクス１３および着色層（カラーフィルタ層）１４が形成され、その上層に共通電極（ｃｏｍ）２８が形成され、さらにこれを覆うように配向膜１９が形成されている。
次に、本液晶パネルの製造方法について説明する。液晶パネルの製造方法には、アクティブマトリクス基板製造工程と、カラーフィルタ基板製造工程と、両基板を貼り合わせて液晶を充填する組み立て工程とが含まれる。
まず、ガラス、プラスチックなどの基板上に、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅などの金属膜、それらの合金膜、または、それらの積層膜（厚さ１０００Å〜３０００Å）をスパッタリング法により成膜し、その後、フォトリソグラフィー技術（Photo Engraving Process、以下、「ＰＥＰ技術」と称し、これにはエッチング工程が含まれるものとする）によりパターニングを行い、走査信号線（各トランジスタのゲート電極）および保持容量配線を形成する。
次いで、走査信号線が形成された基板全体に、ＣＶＤ（Chemical Vapor Deposition）法により窒化シリコンや酸化シリコンなどの無機絶縁膜（厚さ３０００Å〜５０００Å程度）を成膜し、フォトレジストの除去を行い、ゲート絶縁膜を形成する。
続いて、ゲート絶縁膜上（基板全体）に、ＣＶＤ法により真性アモルファスシリコン膜（厚さ１０００Å〜３０００Å）と、リンがドープされたｎ＋アモルファスシリコン膜（厚さ４００Å〜７００Å）とを連続して成膜し、その後、ＰＥＰ技術によってパターニングを行い、フォトレジストを除去することにより、ゲート電極上に、真性アモルファスシリコン層とｎ＋アモルファスシリコン層とからなるシリコン積層体を島状に形成する。
続いて、シリコン積層体が形成された基板全体に、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅などの金属膜、それらの合金膜、または、それらの積層膜（厚さ１０００Å〜３０００Å）をスパッタリング法により成膜し、その後、ＰＥＰ技術によりパターニングを行い、データ信号線、トランジスタのソース電極・ドレイン電極、ドレイン引き出し電極、容量電極、および延伸配線を形成する（メタル層の形成）。ここでは必要に応じてレジストを除去する。
さらに、上記メタル配線形成時のフォトレジスト、またはソース電極およびドレイン電極をマスクとして、シリコン積層体を構成するｎ＋アモルファスシリコン層をエッチング除去し、フォトレジストを除去することにより、トランジスタのチャネルを形成する。ここで、半導体層は、上記のようにアモルファスシリコン膜により形成させてもよいが、ポリシリコン膜を成膜させてもよく、また、アモルファスシリコン膜およびポリシリコン膜にレーザアニール処理を行って結晶性を向上させてもよい。これにより、半導体層内の電子の移動速度が速くなり、トランジスタ（ＴＦＴ）の特性を向上させることができる。
次いで、データ信号線などが形成された基板全体に層間絶縁膜を形成する。具体的には、ＳｉＨ４ガスとＮＨ３ガスとＮ２ガスとの混合ガスを用い、基板全面を覆うように、厚さ約３０００ÅのＳｉＮｘからなる無機層間絶縁膜（パッシベーション膜）をＣＶＤにて形成し、さらに、厚さ約３μｍのポジ型感光性アクリル樹脂からなる有機層間絶縁膜をスピンコートやダイコートにて形成する。
その後、ＰＥＰ技術により有機層間絶縁膜にコンタクトホールのパターニングを行い、その後有機層間絶縁膜を焼成する。さらに、有機層間絶縁膜のパターンを用いて、無機層間絶縁膜あるいは無機層間絶縁膜とゲート絶縁膜をエッチング除去してコンタクトホールを形成する。
続いて、コンタクトホールが形成された層間絶縁膜上の基板全体に、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、酸化亜鉛、酸化スズなどからなる透明導電膜（厚さ１０００Å〜２０００Å）をスパッタリング法により成膜し、その後、ＰＥＰ技術によりパターニングを行い、レジストを除去して各画素電極を形成する。
最後に、画素電極上の基板全体に、ポリイミド樹脂を厚さ５００Å〜１０００Åで印刷し、その後、焼成して、回転布にて一方向にラビング処理を行って、配向膜を形成する。以上のようにして、アクティブマトリクス基板製造される。
以下に、カラーフィルタ基板製造工程について説明する。
まず、ガラス、プラスチックなどの基板上（基板全体）に、クロム薄膜、または黒色顔料を含有する樹脂を成膜した後にＰＥＰ技術によってパターニングを行い、ブラックマトリクスを形成する。次いで、ブラックマトリクスの間隙に、顔料分散法などを用いて、赤、緑および青のカラーフィルタ層（厚さ２μｍ程度）をパターン形成する。
続いて、カラーフィルタ層上の基板全体に、ＩＴＯ、ＩＺＯ、酸化亜鉛、酸化スズなどからなる透明導電膜（厚さ１０００Å程度）を成膜し、共通電極（ｃｏｍ）を形成する。
最後に、共通電極上の基板全体に、ポリイミド樹脂を厚さ５００Å〜１０００Åで印刷し、その後、焼成して、回転布にて一方向にラビング処理を行って、配向膜を形成する。上記のようにして、カラーフィルタ基板を製造することができる。
以下に、組み立て工程について、説明する。
まず、アクティブマトリクス基板およびカラーフィルタ基板の一方に、スクリーン印刷により、熱硬化性エポキシ樹脂などからなるシール材料を液晶注入口の部分を欠いた枠状パターンに塗布し、他方の基板に液晶層の厚さに相当する直径を持ち、プラスチックまたはシリカからなる球状のスペーサーを散布する。なお、スペーサーを散布する代わりに、ＰＥＰ技術によりＣＦ基板のＢＭ上あるいはアクティブマトリクス基板のメタル配線上にスペーサーを形成してもよい。
次いで、アクティブマトリクス基板とカラーフィルタ基板とを貼り合わせ、シール材料を硬化させる。
最後に、アクティブマトリクス基板およびカラーフィルタ基板並びにシール材料で囲まれる空間に、減圧法により液晶材料を注入した後、液晶注入口にＵＶ硬化樹脂を塗布し、ＵＶ照射によって液晶材料を封止することで液晶層を形成する。以上のようにして、液晶パネルが製造される。
本液晶パネルでは、データ信号線１５ｙとデータ信号線１５Ｘとの間にＶｃｏｍ信号が供給される間在配線４１を設けているため、例えば画素電極１７ｉとデータ信号線１５Ｘとの間の寄生容量に起因する両者（１７ｉおよび１５Ｘ）間のクロストークを低減することができる。なお、図６は本液晶パネルを駆動したときの等電位線（ＬＶＭは−０．５Ｖ線、ＬＶＰは＋０．５Ｖ線）を示し、図５６は間在配線４１を設けない場合の等電位線（ＬＶＭは−０．５Ｖ線、ＬＶＰは＋０．５Ｖ線）を示している。図５６では自画素の画素電極上から隣接画素に対応するデータ信号線上に等電位線が流れているのに対し、図６では自画素の画素電極（１７ｉ）上から隣接画素に対応するデータ信号線（１５Ｘ）上に等電位線が流れておらず、上記のクロストーク低減効果は明らかである。なお、上記寄生容量の値は、例えば４割程度低減される。
１画素列に対応して２本のデータ信号線を設ける液晶パネルで図４のようにデータ信号線を駆動した場合、画素電極は、自画素に対応する２本のデータ信号線それぞれとの間のクロストークの影響を受け、これらクロストークの影響が互いに打ち消しあう方向に働く（１画素列に対応する２本のデータ信号線には逆極性のデータ信号が供給されるため）。このため、自画素の画素電極と隣接画素（行方向に隣接する画素）に対応するデータ信号線との間のクロストークの影響があると、この打ち消し状態に乱れが生じ、縦シャドーとして視認されるおそれがある。
特に同一画素列に同一色の表示を行う場合、自画素に対応する２本のデータ信号線には逆極性で大きさ（電圧の絶対値）の似通ったデータ信号が供給されることが多いため、自画素の画素電極と自画素に対応する２本のデータ信号線それぞれとの間のクロストークはほとんど打ち消される。一方、自画素の両側に位置する２つの隣接画素には互いに異なる色が表示される（例えば、自画素に第１色が表示されるなら、両側に位置する２つの隣接画素には第２および第３色が表示される）ため、この２つの隣接画素に対応する４本のデータ信号線のうち自画素に隣接する２本のデータ信号線（他色用隣接データ信号線）には、逆極性であっても大きさ（電圧の絶対値）が似通っていないデータ信号が供給されることが多い。すなわち、自画素（第１色）の画素電極と２本の他色用隣接データ信号線（第２色用データ信号線および第３色用データ信号線）それぞれとの間のクロストークの影響は互いに打ち消されにくく、これが縦シャドーの要因となる。
そこで、本液晶パネルでは、自画素の画素電極と隣接画素に対応するデータ信号線（例えば、他色用隣接データ信号線）との間のクロストークを間在配線によって低減し、縦シャドーの発現を抑制している。本液晶パネルのように、画素電極を自画素に対応する２本のデータ信号線それぞれに被せる構成（超高開口率の構成）では、クロストークの影響が大きくなるため、この効果は特に顕著なものとなる。
また、本液晶パネルでは、間在配線４１によって、間在配線を挟んで隣り合う２本のデータ信号線（例えば、１５ｙ・１５Ｘ）間の寄生容量に起因する両者間のクロストークを低減することができる。なお、上記寄生容量の値は、例えば５割程度低減される。
さらに、本液晶パネルでは、間在配線上に共通電極と同電位の領域が生じ、この領域はノーマリブラックモードで暗線ＤＬ（図６参照）となるため、行方向に隣接する画素間に配されるブラックマトリクス（図２のブラックマトリクス１３）の幅を小さくすることができる。
なお、本液晶パネルでは、２本の走査信号線を同時選択していくことができるため、各画素の書き込み時間をそのままにして画面の書き込み時間を半減することができる。すなわち、本液晶パネルは倍速駆動（１２０Ｈｚ駆動）等の高速駆動に好適である。
また、本液晶パネルは、各データ信号線に一垂直走査期間中同極性のデータ信号を供給しつつドット反転駆動を実現する構成であるため、低消費電力化に加え、大型化や高速駆動にも好適といえる。
〔実施の形態２〕
図７は実施の形態２にかかるアクティブマトリクス基板の一部を示す等価回路図である。図７に示すように、本アクティブマトリクス基板では、データ信号線１５ｘ・１５ｙ・１５Ｘ・１５Ｙがこの順に並べられ、行方向（図中左右方向）に延伸する走査信号線１６ｉ・１６ｊ・１６ｍ・１６ｎがこの順に並べられ、データ信号線１５ｘ・１５ｙおよび走査信号線１６ｉの交差部に対応して画素領域１０1が設けられ、データ信号線１５ｘ・１５ｙおよび走査信号線１６ｊの交差部に対応して画素領域１０２が設けられ、データ信号線１５ｘ・１５ｙおよび走査信号線１６ｍの交差部に対応して画素領域１０３が設けられ、データ信号線１５Ｘ・１５ｙおよび走査信号線１６ｎの交差部に対応して画素領域１０４が設けられ、データ信号線１５Ｘ・１５Ｙおよび走査信号線１６ｉの交差部に対応して画素領域１０５が設けられ、データ信号線１５Ｘ・１５Ｙおよび走査信号線１６ｊの交差部に対応して画素領域１０６が設けられ、データ信号線１５Ｘ・１５Ｙおよび走査信号線１６ｍの交差部に対応して画素領域１０７が設けられ、データ信号線１５Ｘ・１５Ｙおよび走査信号線１６ｎの交差部に対応して画素領域１０８が設けられ、画素領域１０１・１０５に対応して保持容量配線１８ｋが設けられ、画素領域１０１・１０５・１０２・１０６に対応して保持容量配線１８ｐが設けられ、画素領域１０２・１０６・１０３・１０７に対応して保持容量配線１８ｑが設けられ、画素領域１０３・１０７・１０４・１０８に対応して保持容量配線１８ｒが設けられ、画素領域１０４・１０８に対応して保持容量配線１８ｓが設けられている。
ここで、データ信号線１５ｘ・１５ｙは、画素領域１０１〜１０４を含む画素領域列αに対応して設けられ、データ信号線１５Ｘ・１５Ｙは画素領域１０１〜１０４を含む画素領域列βに対応して設けられ、データ信号線１５ｙとデータ信号線１５Ｘとの間に、Ｖｃｏｍ信号が供給される間在配線４１が設けられている。
さらに、各画素には２つずつ画素電極が配され、画素領域１０１の画素電極１７ｉａは、走査信号線１６ｉに繋がるトランジスタ１２ｉａを介してデータ信号線１５ｘに接続され、画素領域１０１の画素電極１７ｉｂは、走査信号線１６ｉに繋がるトランジスタ１２ｉｂを介してデータ信号線１５ｘに接続され、画素領域１０２の画素電極１７ｊａは、走査信号線１６ｊに繋がるトランジスタ１２ｊａを介してデータ信号線１５ｙに接続され、画素領域１０２の画素電極１７ｊｂは、走査信号線１６ｊに繋がるトランジスタ１２ｊｂを介してデータ信号線１５ｙに接続され、画素領域１０３の画素電極１７ｍａは、走査信号線１６ｍに繋がるトランジスタ１２ｍａを介してデータ信号線１５ｘに接続され、画素領域１０３の画素電極１７ｍｂは、走査信号線１６ｍに繋がるトランジスタ１２ｍｂを介してデータ信号線１５ｘに接続され、画素領域１０４の画素電極１７ｎａは、走査信号線１６ｎに繋がるトランジスタ１２ｎａを介してデータ信号線１５ｙに接続され、画素領域１０４の画素電極１７ｎｂは、走査信号線１６ｎに繋がるトランジスタ１２ｎｂを介してデータ信号線１５ｙに接続され、画素領域１０５の画素電極１７ＩＡは、走査信号線１６ｉに繋がるトランジスタ１２ＩＡを介してデータ信号線１５Ｘに接続され、画素領域１０５の画素電極１７ＩＢは、走査信号線１６ｉに繋がるトランジスタ１２ＩＢを介してデータ信号線１５Ｘに接続され、画素領域１０６の画素電極１７ＪＡは、走査信号線１６ｊに繋がるトランジスタ１２ＪＡを介してデータ信号線１５Ｙに接続され、画素領域１０６の画素電極１７ＪＢは、走査信号線１６ｊに繋がるトランジスタ１２ＪＢを介してデータ信号線１５Ｙに接続される。すなわち、画素領域列αの偶数番目となる各画素領域（１０２・１０４）の画素電極が接続するデータ信号線１５ｙと、画素領域列βの奇数番目となる画素領域（１０５・１０７）の画素電極が接続するデータ信号線１５Ｘとが、間在配線４１を挟んで隣り合うことになる。
また、走査信号線１６ｉと走査信号線１６ｉとがパネル内あるいはパネル外で接続され、両者（１６ｉ・１６ｊ）は同時選択される（後述）。また、走査信号線１６ｍと走査信号線１６ｎとがパネル内あるいはパネル外で接続され、両者（１６ｍ・１６ｎ）は同時選択される（後述）。
また、画素電極１７ｉａおよび保持容量配線１８ｋ間に保持容量ｉａが形成され、画素電極１７ｉｂおよび保持容量配線１８ｐ間に保持容量ｉｂが形成され、画素電極１７ｊａおよび保持容量配線１８ｐ間に保持容量ｊａが形成され、画素電極１７ｊｂおよび保持容量配線１８ｑ間に保持容量ｊｂが形成され、画素電極１７ｍａおよび保持容量配線１８ｑ間に保持容量ｍａが形成され、画素電極１７ｍｂおよび保持容量配線１８ｒ間に保持容量ｍｂが形成され、画素電極１７ｎａおよび保持容量配線１８ｒ間に保持容量ｎａが形成され、画素電極１７ｎｂおよび保持容量配線１８ｓ間に保持容量ｎｂが形成され、画素電極１７ＩＡおよび保持容量配線１８ｋ間に保持容量ＩＡが形成され、画素電極１７ＩＢおよび保持容量配線１８ｐ間に保持容量ＩＢが形成され、画素電極１７ＪＡおよび保持容量配線１８ｐ間に保持容量ＪＡが形成され、画素電極１７ＪＢおよび保持容量配線１８ｑ間に保持容量ＪＢが形成される。
図８・１０は、上記アクティブマトリクス基板を備えた本液晶パネルの駆動方法（ノーマリブラックモード）を示すタイミングチャートである。なお、Ｓｘ・Ｓｙ・ＳＸ・ＳＹはそれぞれデータ信号線１５ｘ・１５ｙ・１５Ｘ・１５Ｙに供給されるデータ信号（データ信号）を示し、Ｓｚは間在配線に供給される信号を示し、ＧＰｉ・ＧＰｊ・ＧＰｍ・ＧＰｎはそれぞれ、走査信号線１６ｉ・１６ｊ・１６ｍ・１６ｎに供給されるゲート信号を示し、Ｃｓｋ・Ｃｓｐ・Ｃｓｑ・Ｃｓｒ・Ｃｓｓはそれぞれ保持容量配線１８ｋ・１８ｐ・１８ｑ・１８ｒ・１８ｓに供給される保持容量配線信号（Ｃｓ信号）を示し、Ｖｉａ・Ｖｉｂ・Ｖｊａ・Ｖｊｂ・ＶＩＡ・ＶＩＢ・Ｖｍａ・Ｖｍｂ・Ｖｎａ・Ｖｎｂは画素電極１７ｉａ・１７ｉｂ・１７ｊａ・１７ｊｂ・１７ＩＡ・１７ＩＢ・１７ｍａ・１７ｍｂ・１７ｎａ・１７ｎｂの電位を示している。なお、各画素電極の電位は、データ信号の書き込み後に周期的に変動するが、本図では実効値（一定値）を記載している。
本駆動方法では、図８に示されるように、走査信号線を２本ずつ同時選択していき、データ信号線に供給するデータ信号の極性を１フレーム期間（１Ｖ）ごとに反転させるとともに、同一水平走査期間においては、同一画素列に対応する２本のデータ信号線（１５ｘ・１５ｙあるいは１５Ｘ・１５Ｙ）に逆極性のデータ信号を供給しつつ、間在配線を挟んで隣り合う２本のデータ信号線（１５ｙ・１５Ｘ）には同極性のデータ信号を供給する。そして、間在配線には、共通電極の電位に等しい定電位信号（Ｖｃｏｍ信号）を供給する。さらに、各保持容量配線には、複数水平走査期間ごとに極性が反転する保持容量配線信号を供給する。
具体的には、連続するフレームＦ１・Ｆ２のＦ１では、データ信号線１５ｘおよびデータ信号線１５Ｙそれぞれに、Ｎ番目の水平走査期間（走査信号線１６ｉ・１６ｊの走査期間含む）にプラス極性のデータ信号を供給して、（Ｎ＋１）番目の水平走査期間（走査信号線１６ｍ・１６ｎの走査期間含む）にもプラス極性のデータ信号を供給し、データ信号線１５ｙおよびデータ信号線１５Ｘそれぞれに、Ｎ番目の水平走査期間（走査信号線１６ｉ・１６ｊの走査期間含む）にマイナス極性のデータ信号を供給して、（Ｎ＋１）番目の水平走査期間（走査信号線１６ｍ・１６ｎの走査期間含む）にもマイナス極性のデータ信号を供給する。また、保持容量配線１８ｋには、４Ｈごとに極性が反転し、かつＮ番目の水平走査期間終了時にマイナスからプラスに極性が反転するような保持容量配線信号を供給し、保持容量配線１８ｐには、４Ｈごとに極性が反転し、かつＮ番目の水平走査期間終了時にプラスからマイナスに極性が反転するような保持容量配線信号を供給し、保持容量配線１８ｑには、４Ｈごとに極性が反転し、かつ（Ｎ＋１）番目の水平走査期間終了時にマイナスからプラスに極性が反転するような保持容量配線信号を供給し、保持容量配線１８ｒには、４Ｈごとに極性が反転し、かつ（Ｎ＋１）番目の水平走査期間終了時にプラスからマイナスに極性が反転するような保持容量配線信号を供給し、保持容量配線１８ｓには、４Ｈごとに極性が反転し、かつ（Ｎ＋２）番目の水平走査期間終了時にマイナスからプラスに極性が反転するような保持容量配線信号を供給する。
これにより、図８に示すように、画素電極１７ｉａの電位はプラス極性で、データ信号書き込み後、保持容量配線１８ｋの電位がまずプラス方向に変動するため、実効電位は書き込まれたデータ信号の電位よりも高くなる（Ｖｃｏｍを基準とする実効電位の絶対値＞Ｖｃｏｍを基準とするデータ信号の絶対値）。また、画素電極１７ｉｂの電位はプラス極性で、データ信号書き込み後、保持容量配線１８ｐの電位がまずマイナス方向に変動するため、その実効電位は書き込まれたデータ信号の電位よりも低くなる（実効電位の絶対値＜データ信号の絶対値）。また、画素電極１７ｊａの電位はマイナス極性で、データ信号書き込み後、保持容量配線１８ｐの電位がまずマイナス方向に変動するため、実効電位は書き込まれたデータ信号の電位よりも低く（実効電位の絶対値＞データ信号の絶対値）なる。また、画素電極１７ｊｂの電位はマイナス極性で、データ信号書き込み後、保持容量配線１８ｑの電位がまずプラス方向に変動するため、実効電位は書き込まれたデータ信号の電位よりも高くなる（実効電位の絶対値＜データ信号の絶対値）。また、画素電極１７ＩＡの電位はマイナス極性で、データ信号書き込み後、保持容量配線１８ｋの電位がまずプラス方向に変動するため、実効電位は書き込まれたデータ信号の電位よりも高くなる（実効電位の絶対値＜データ信号の絶対値）。また、画素電極１７ＩＢの電位はマイナス極性で、データ信号書き込み後、保持容量配線１８ｐの電位がまずマイナス方向に変動するため、実効電位は書き込まれたデータ信号の電位よりも低くなる（実効電位の絶対値＞データ信号の絶対値）。画素電極１７ｍａの電位はプラス極性で、データ信号書き込み後、保持容量配線１８ｑの電位がまずプラス方向に変動するため、実効電位は書き込まれたデータ信号の電位よりも高くなる（実効電位の絶対値＞データ信号の絶対値）。また、画素電極１７ｍｂの電位はプラス極性で、データ信号書き込み後、保持容量配線１８ｒの電位がまずマイナス方向に変動するため、実効電位は書き込まれたデータ信号の電位よりも低くなる（実効電位の絶対値＜データ信号の絶対値）。また、画素電極１７ｎａの電位はマイナス極性で、データ信号書き込み後、保持容量配線１８ｒの電位がまずマイナス方向に変動するため、実効電位は書き込まれたデータ信号の電位よりも低くなる（実効電位の絶対値＞データ信号の絶対値）。また、画素電極１７ｎｂの電位はマイナス極性で、データ信号書き込み後、保持容量配線１８ｓの電位がまずプラス方向に変動するため、実効電位は書き込まれたデータ信号の電位よりも高くなる（実効電位の絶対値＜データ信号の絶対値）。
以上からＦ１では、図９に示すように、画素電極１７ｉａを含む副画素はプラス極性の明副画素、画素電極１７ｉｂを含む副画素はプラス極性の暗副画素、画素電極１７ｊａを含む副画素はマイナス極性の明副画素、画素電極１７ｊｂを含む副画素はマイナス極性の暗副画素、画素電極１７ｍａを含む副画素はプラス極性の明副画素、画素電極１７ｍｂを含む副画素はプラス極性の暗副画素、画素電極１７ｎａを含む副画素はマイナス極性の明副画素、画素電極１７ｎｂを含む副画素はマイナス極性の暗副画素、画素電極１７ＩＡを含む副画素はマイナス極性の暗副画素、画素電極１７ＩＢを含む副画素はマイナス極性の明副画素となり、Ｆ１でドット反転駆動かつ明暗市松表示（行方向および列方向それぞれについて、明副画素と暗副画素が交互に並ぶような表示）が実現される。
また、フレームＦ２では、図１０に示すように、データ信号線１５ｘおよびデータ信号線１５Ｙそれぞれに、Ｎ番目の水平走査期間（走査信号線１６ｉ・１６ｊの走査期間含む）にマイナス極性のデータ信号を供給して、（Ｎ＋１）番目の水平走査期間（走査信号線１６ｍ・１６ｎの走査期間含む）にもマイナス極性のデータ信号を供給し、データ信号線１５ｙおよびデータ信号線１５Ｘそれぞれに、Ｎ番目の水平走査期間（走査信号線１６ｉ・１６ｊの走査期間含む）にプラス極性のデータ信号を供給して、（Ｎ＋１）番目の水平走査期間（走査信号線１６ｍ・１６ｎの走査期間含む）にもプラス極性のデータ信号を供給する。また、保持容量配線１８ｋには、４Ｈごとに極性が反転し、かつＮ番目の水平走査期間終了時にプラスからマイナスに極性が反転するような保持容量配線信号を供給し、保持容量配線１８ｐには、４Ｈごとに極性が反転し、かつＮ番目の水平走査期間終了時にマイナスからプラスに極性が反転するような保持容量配線信号を供給し、保持容量配線１８ｑには、４Ｈごとに極性が反転し、かつ（Ｎ＋１）番目の水平走査期間終了時にプラスからマイナスに極性が反転するような保持容量配線信号を供給し、保持容量配線１８ｒには、４Ｈごとに極性が反転し、かつ（Ｎ＋１）番目の水平走査期間終了時にマイナスからプラスに極性が反転するような保持容量配線信号を供給し、保持容量配線１８ｓには、４Ｈごとに極性が反転し、かつ（Ｎ＋２）番目の水平走査期間終了時にプラスからマイナスに極性が反転するような保持容量配線信号を供給する。
これによりＦ２では、画素電極１７ｉａを含む副画素はマイナス極性の明副画素、画素電極１７ｉｂを含む副画素はマイナス極性の暗副画素、画素電極１７ｊａを含む副画素はプラス極性の明副画素、画素電極１７ｊｂを含む副画素はプラス極性の暗副画素、画素電極１７ＩＡを含む副画素はプラス極性の暗副画素、画素電極１７ＩＢを含む副画素はプラス極性の明副画素、画素電極１７ｍａを含む副画素はマイナス極性の明副画素、画素電極１７ｍｂを含む副画素はマイナス極性の暗副画素、画素電極１７ｎａを含む副画素はプラス極性の明副画素、画素電極１７ｎｂを含む副画素はプラス極性の暗副画素となり、Ｆ２でもドット反転駆動かつ明暗市松表示（行方向および列方向それぞれについて、明副画素と暗副画素が交互に並ぶような表示）が実現される。
本液晶パネルでは明・暗副画素によって中間調を表示することができるため、視野角特性を高めることができる。また、明暗市松表示によって、明副画素あるいは暗副画素が連続して並ぶことで生じる縞状のムラを抑制することができる。
なお、本駆動方法では、図１１に示すように、例えば、保持容量配線１８ｋに供給される保持容量配線信号Ｃｓｋと、保持容量配線１８ｋから走査方向下流側に数えて１６本目にあたる保持容量配線に供給される保持容量配線信号Ｃｓ（ｋ＋１６）が同位相となる。同様に、保持容量配線１８ｐに供給される保持容量配線信号Ｃｓｐと、保持容量配線１８ｐから走査方向下流側に数えて１６本目にあたる保持容量配線に供給される保持容量配線信号Ｃｓ（ｐ＋１６）が同位相となる。そこで図１２に示すように、例えば、保持容量配線１８ｐと、保持容量配線１８ｐから走査方向下流側に数えて１６×Ｋ（Ｋ＝１，２，３・・・）番目にあたる保持容量配線（例えば、保持容量配線１８（ｐ＋１６））と、保持容量配線１８ｐから走査方向上流側に数えて１６×Ｋ（Ｋ＝１，２，３・・・）番目にあたる保持容量配線とを幹配線ＣＳＭに接続しておくこともできる。
図１３は、 図７のアクティブマトリクス基板を備えた液晶パネルの一部を示す平面図である。図１３では、その見易さのために、カラーフィルタ基板（対向基板）側の部材を省略してアクティブマトリクス基板の部材のみ記載している。
本液晶パネルでは、一対（２本）のデータ信号線１５ｘ・１５ｙと、一対（２本）のデータ信号線１５Ｘ・１５Ｙとが、データ信号線１５ｙおよびデータ信号線１５Ｘが隣り合うように設けられ、データ信号線１５ｙとデータ信号線１５Ｘとの間に間在配線４１が配され、各データ信号線と直交するように、走査信号線１６ｉおよび走査信号線１６ｊが設けられ、データ信号線１５ｘおよび走査信号線１６ｉの交差部近傍にトランジスタ１２ｉａ・１２ｉｂが設けられ、データ信号線１５ｙおよび走査信号線１６ｊの交差部近傍にトランジスタ１２ｊａ・１２ｊｂが設けられ、データ信号線１５Ｘおよび走査信号線１６ｉの交差部近傍にトランジスタ１２ＩＡ・１２ＩＢが設けられ、データ信号線１５Ｙおよび走査信号線１６ｊの交差部近傍にトランジスタ１２ＪＡ・１２ＪＢが設けられる。
また、走査信号線１６ｉの走査方向上流側のエッジとデータ信号線１５ｘ・１５ｙとに重なるように画素電極１７ｉａが設けられ、走査信号線１６ｉの走査方向下流側のエッジとデータ信号線１５ｘ・１５ｙとに重なるように画素電極１７ｉｂが設けられ、走査信号線１６ｊの走査方向上流側のエッジとデータ信号線１５ｘ・１５ｙとに重なるように画素電極１７ｊａが設けられ、走査信号線１６ｊの走査方向下流側のエッジとデータ信号線１５ｘ・１５ｙとに重なるように画素電極１７ｊｂが設けられ、走査信号線１６ｉの走査方向上流側のエッジとデータ信号線１５Ｘ・１５Ｙとに重なるように画素電極１７ＩＡが設けられ、走査信号線１６ｉの走査方向下流側のエッジとデータ信号線１５Ｘ・１５Ｙとに重なるように画素電極１７ＩＢが設けられ、走査信号線１６ｊの走査方向上流側のエッジとデータ信号線１５Ｘ・１５Ｙとに重なるように画素電極１７ＪＡが設けられ、走査信号線１６ｊの走査方向下流側のエッジとデータ信号線１５Ｘ・１５Ｙとに重なるように画素電極１７ＪＢが設けられている。
また、画素電極１７ｉａ・１７ＩＡに重なるように保持容量配線１８ｋが設けられ、画素電極１７ｉｂ・１７ＩＢ・１７ｊａ・１７ＪＡに重なるように保持容量配線１８ｐが設けられ、画素電極１７ｊｂ・１７ＪＢに重なるように保持容量配線１８ｑが設けられている。
なお、平面的に視ると、画素電極１７ｉａの列方向に沿う２つのエッジは、データ信号線１５ｘおよびデータ信号線１５ｙの外側に位置し、画素電極１７ｉｂの列方向に沿う２つのエッジは、データ信号線１５ｘおよびデータ信号線１５ｙの外側に位置し、画素電極１７ｊａの列方向に沿う２つのエッジは、データ信号線１５ｘおよびデータ信号線１５ｙの外側に位置し、画素電極１７ｊｂの列方向に沿う２つのエッジは、データ信号線１５ｘおよびデータ信号線１５ｙの外側に位置し、画素電極１７ＩＡの列方向に沿う２つのエッジは、データ信号線１５Ｘおよびデータ信号線１５Ｙの外側に位置し、画素電極１７ＩＢの列方向に沿う２つのエッジは、データ信号線１５Ｘおよびデータ信号線１５Ｙの外側に位置し、画素電極１７ＪＡの列方向に沿う２つのエッジは、データ信号線１５Ｘおよびデータ信号線１５Ｙの外側に位置し、画素電極１７ＪＢの列方向に沿う２つのエッジは、データ信号線１５Ｘおよびデータ信号線１５Ｙの外側に位置している。
さらに、間在配線４１は、画素電極１７ｉａおよび画素電極１７Ｉａの間隙下と、画素電極１７ｉｂおよび画素電極１７ＩＢの間隙下と、画素電極１７ｊａおよび画素電極１７ＪＡの間隙下と、画素電極１７ｊｂおよび画素電極１７ＪＢの間隙下とを通っている。
そして、走査信号線１６ｉがトランジスタ１２ｉａのゲート電極として機能し、トランジスタ１２ｉａのソース電極はデータ信号線１５ｘに接続され、ドレイン電極はドレイン引き出し電極２７ｉａを介して容量電極３７ｉａに接続されている。容量電極３７ｉａは保持容量配線１８ｋ上に位置し、２個のコンタクトホール１１ｉａを介して画素電極１７ｉａに接続されている。また、走査信号線１６ｉがトランジスタ１２ｉｂのゲート電極として機能し、トランジスタ１２ｉｂのソース電極はデータ信号線１５ｘに接続され、ドレイン電極はドレイン引き出し電極２７ｉｂを介して容量電極３７ｉｂに接続されている。容量電極３７ｉｂは保持容量配線１８ｐ上に位置し、２個のコンタクトホール１１ｉｂを介して画素電極１７ｉｂに接続されている。また、走査信号線１６ｊがトランジスタ１２ｊａのゲート電極として機能し、トランジスタ１２ｊａのソース電極はデータ信号線１５ｙに接続され、ドレイン電極はドレイン引き出し電極２７ｊａを介して容量電極３７ｊａに接続されている。容量電極３７ｊａは保持容量配線１８ｐ上に位置し、２個のコンタクトホール１１ｊａを介して画素電極１７ｊａに接続されている。また、走査信号線１６ｊがトランジスタ１２ｊｂのゲート電極として機能し、トランジスタ１２ｊｂのソース電極はデータ信号線１５ｙに接続され、ドレイン電極はドレイン引き出し電極２７ｊｂを介して容量電極３７ｊｂに接続されている。容量電極３７ｊｂは保持容量配線１８ｑ上に位置し、２個のコンタクトホール１１ｊｂを介して画素電極１７ｊｂに接続されている。
同様に、走査信号線１６ｉがトランジスタ１２ＩＡのゲート電極として機能し、トランジスタ１２ＩＡのソース電極はデータ信号線１５Ｘに接続され、ドレイン電極はドレイン引き出し電極２７ＩＡを介して容量電極３７ＩＡに接続されている。容量電極３７ＩＡは保持容量配線１８ｋ上に位置し、２個のコンタクトホール１１ＩＡを介して画素電極１７ＩＡに接続されている。また、走査信号線１６ｉがトランジスタ１２ＩＢのゲート電極として機能し、トランジスタ１２ＩＢのソース電極はデータ信号線１５Ｘに接続され、ドレイン電極はドレイン引き出し電極２７ＩＢを介して容量電極３７ＩＢに接続されている。容量電極３７ＩＢは保持容量配線１８ｐ上に位置し、２個のコンタクトホール１１ＩＢを介して画素電極１７ＩＢに接続されている。また、走査信号線１６ｊがトランジスタ１２ＪＡのゲート電極として機能し、トランジスタ１２ＪＡのソース電極はデータ信号線１５Ｙに接続され、ドレイン電極はドレイン引き出し電極２７ＪＡを介して容量電極３７ＪＡに接続されている。容量電極３７ＪＡは保持容量配線１８ｐ上に位置し、２個のコンタクトホール１１ＪＡを介して画素電極１７ＪＡに接続されている。また、走査信号線１６ｊがトランジスタ１２ＪＢのゲート電極として機能し、トランジスタ１２ＪＢのソース電極はデータ信号線１５Ｙに接続され、ドレイン電極はドレイン引き出し電極２７ＪＢを介して容量電極３７ＪＢに接続されている。容量電極３７ＪＢは保持容量配線１８ｑ上に位置し、２個のコンタクトホール１１ＪＢを介して画素電極１７ＪＢに接続されている。
本液晶パネルでは、保持容量配線１８ｋおよび容量電極３７ｉａがゲート絶縁膜を介して重なる部分に上記保持容量ｉａが形成され、保持容量配線１８ｐおよび容量電極３７ｉｂがゲート絶縁膜を介して重なる部分に上記保持容量ｉｂが形成され、保持容量配線１８ｐおよび容量電極３７ｊａがゲート絶縁膜を介して重なる部分に上記保持容量ｊａが形成され、保持容量配線１８ｑおよび容量電極３７ｊｂがゲート絶縁膜を介して重なる部分に上記保持容量ｊｂが形成され、保持容量配線１８ｋおよび容量電極３７ＩＡがゲート絶縁膜を介して重なる部分に上記保持容量ＩＡが形成され、保持容量配線１８ｐおよび容量電極３７ＩＢがゲート絶縁膜を介して重なる部分に上記保持容量ＩＢが形成され、保持容量配線１８ｐおよび容量電極３７ＪＡがゲート絶縁膜を介して重なる部分に上記保持容量ＪＡが形成され、保持容量配線１８ｑおよび容量電極３７ＪＢがゲート絶縁膜を介して重なる部分に上記保持容量ＪＢが形成される。
本液晶パネルでは、データ信号線１５ｙとデータ信号線１５Ｘとの間にＶｃｏｍ信号が供給される間在配線４１を設けているため、例えば画素電極１７ｉａとデータ信号線１５Ｘとの間に生じる寄生容量に起因する両者（１７ｉａおよび１５Ｘ）間のクロストークを低減することができ、縦シャドーの発現を抑制することができる。図１４は本液晶パネルを駆動したときの等電位線（ＬＶＭは−０．５Ｖ線、ＬＶＰは＋０．５Ｖ線）を示しているが、同図では自画素の画素電極（１７ｉａ）上から隣接画素に対応するデータ信号線（１５Ｘ）上に等電位線が流れておらず、上記のクロストーク低減効果は明らかである。なお、上記寄生容量の値は、例えば４割程度低減されている。本液晶パネルのように画素内を２つの輝度に制御する画素分割方式では図３のような非画素分割方式よりもクロストークの影響が表示品位にシビアに反映されるため、この効果は顕著なものとなっている。
また、本液晶パネルでは、間在配線４１によって、間在配線を挟んで隣り合う２本のデータ信号線（例えば、１５ｙ・１５Ｘ）間の寄生容量に起因する両者間のクロストークを低減することができる。なお、この寄生容量の値は、例えば５割程度低減される。
図１３の液晶パネルを図１５のように変形することもできる。すなわち、図１３と比較して、１つの画素領域列に対応する２本のデータ信号線の間隔（一対となるデータ信号線間の距離）を小さくし、間在配線４１を挟んで隣り合うデータ信号線１５ｙおよびデータ信号線１５Ｘ間の距離を大きくする。例えば、データ信号線１５ｘ・１５ｙの間隔を１００とした場合に、データ信号線１５ｙと間在配線４１との間隔を２〜１９８、好ましくは８０〜１２０、より好ましくは９５〜１０５（実質的に等間隔）とする。
この構成では、データ信号線１５ｘ・１５ｙの間に配される容量電極３７ｉａに加えて、保持容量配線１８ｋ上であってデータ信号線１５ｘ・１５ｙの外側となる部分に２つの容量電極３８ｉａ・３９ｉａを設け、それぞれを２個のコンタクトホールを介して画素電極１７ｉａに接続する。また、データ信号線１５ｘ・１５ｙの間に配される容量電極３７ｉｂに加えて、保持容量配線１８ｋ上であってデータ信号線１５ｘ・１５ｙの外側となる部分に２つの容量電極３８ｉｂ・３９ｉｂを設け、それぞれを２個のコンタクトホールを介して画素電極１７ｉｂに接続する。また、データ信号線１５Ｘ・１５Ｙの間に配される容量電極３７ｉａに加えて、保持容量配線１８ｋ上であってデータ信号線１５Ｘ・１５Ｙの外側となる部分に２つの容量電極３８ＩＡ・３９ＩＡを設け、それぞれを２個のコンタクトホールを介して画素電極１７ＩＡに接続する。さらに、間在配線４１の両側に配される、画素電極１７ｉａ・１７ｉｂ・１７ｊａ・１７ｊｂ・１７ＩＡ・ＩＢ・１７ＪＡ・ＪＢそれぞれのエッジを間在配線４１に重ねる。
本液晶パネルでは、データ信号線１５ｙとデータ信号線１５Ｘとの間にＶｃｏｍ信号が供給される間在配線４１を設けているため、例えば画素電極１７ｉａとデータ信号線１５Ｘとの間に生じる寄生容量に起因する両者（１７ｉａおよび１５Ｘ）間のクロストークを大幅に低減することができ、縦シャドーの発現を抑制することができる。図１６は本液晶パネルを駆動したときの等電位線（ＬＶＭは−０．５Ｖ線、ＬＶＰは＋０．５Ｖ線）を示しているが、同図では自画素の画素電極（１７ｉａ）上から隣接画素に対応するデータ信号線（１５Ｘ）上に等電位線が流れておらず、上記のクロストーク低減効果（シールド効果）は明らかである。なお、上記寄生容量の値は、例えば７割程度低減されている。
また、一対となるデータ信号線間の間隔とデータ信号線および間在配線間の間隔とをほぼ等しくできるため、間在配線を挟んで隣り合う２本のデータ信号線（例えば、１５ｙ・１５Ｘ）間の寄生容量に起因する両者間のクロストークを大幅に低減することができる。なお、この寄生容量の値は、例えば９割程度低減されている。さらに、データ信号線および間在配線の短絡の発生も抑えることができる。
また、図８・図１０に示す駆動方法では、保持容量配線信号を４Ｈごとに極性反転させているが、例えば、１０Ｈや１２Ｈごとに極性反転させてもよい。こうすれば、保持容量配線の電位波形の鈍りが副画素の輝度に与える影響が小さくなり、表示品位を高めることができる。
図７の構成およびその駆動方法を示す図８では、間在配線にＶｃｏｍ信号を供給している（間在配線の電位ＳｚをＶｃｏｍに維持している）がこれに限定されない。例えば、図１７のアクティブマトリクス基板およびこれを備えた液晶パネルの駆動方法である図１８に示すように、間在配線を保持容量配線および幹配線に接続し、間在配線に保持容量配線信号（Ｃｓ信号）を供給することもできる。
例えば、保持容量配線１８ｐと、保持容量配線１８ｐから走査方向下流側に数えて１６×Ｋ（Ｋ＝１，２，３・・・）番目にあたる保持容量配線（例えば、保持容量配線１８（ｐ＋１６））と、保持容量配線１８ｐから走査方向上流側に数えて１６×Ｋ（Ｋ＝１，２，３・・・）番目にあたる保持容量配線とをそれぞれ、間在配線４１および幹配線ＣＳＭに接続する。なお、走査信号線１６ｉ・１６ｊ・１６ｍ・１６ｎに供給するゲート信号および各保持容量配線に供給する保持容量配線信号は図１９のとおりである。
本液晶パネルの駆動では、間在配線４１には保持容量配線Ｃｓｐが供給されるため、図１８に示すように、間在配線４１の電位Ｓｚは４Ｈごとに極性が反転する。他は図８と同じである。
図２０は、図１７のアクティブマトリクス基板を備えた液晶パネルの一具体例を示す平面図である。図２０では、その見易さのために、カラーフィルタ基板（対向基板）側の部材を省略してアクティブマトリクス基板の部材のみ記載している。図２０に示す構成は、図１５において保持容量配線１８ｐと間在配線４１とを接続した構成である。すなわち、同図では、保持容量配線１８ｐと間在配線４１との交差部である領域７７において、両者（１８ｐ・４１）が４個のコンタクトホールを介して接続されている。
図２１は本液晶パネルの領域７７を含む断面図である。同図に示すように、アクティブマトリクス基板３では、ガラス基板３１上に保持容量配線１８ｐが形成され、これを覆うようにゲート絶縁膜４３が形成されている。ゲート絶縁膜４３の上層には、データ信号線１５ｙ、間在配線４１、デおよびータ信号線１５Ｘが形成されている。なお、断面には含まれないが、ゲート絶縁膜４３の上層には、各トランジスタの半導体層（ｉ層およびｎ＋層）と、ｎ＋層に接するソース電極およびドレイン電極が形成されている。さらに、各データ信号線および間在配線を含むメタル層を覆うように無機層間絶縁膜２５が形成され、無機層間絶縁膜２５上に、これよりも厚い有機層間絶縁膜２６が形成されている。有機層間絶縁膜２６上には画素電極１７ｉｂ・１７ＩＢが形成され、さらに、これら画素電極を覆うように配向膜９が形成されている。なお、領域７７のコンタクトホール形成部ではゲート絶縁膜４３が刳り貫かれ、間在配線４１と保持容量配線１８ｐとが接触している。
本液晶パネルでは、データ信号線１５ｙとデータ信号線１５Ｘとの間に実効電位がＶｃｏｍとなる信号が供給される間在配線４１を設けているため、例えば画素電極１７ｉａとデータ信号線１５Ｘとの間に生じる寄生容量に起因する両者（１７ｉａおよび１５Ｘ）間のクロストークを大幅に低減することができ、縦シャドーの発現を抑制することができる。図２２は本液晶パネルを駆動したときの等電位線（ＬＶＭは−０．５Ｖ線、ＬＶＰは＋０．５Ｖ線）を示しているが、同図では自画素の画素電極（１７ｉａ）上から隣接画素に対応するデータ信号線（１５Ｘ）上に等電位線が流れておらず、上記のクロストーク低減効果（シールド効果）は明らかである。なお、上記寄生容量の値は、例えば７割程度低減されている。
本液晶パネルでは、間在配線４１に供給するＶｃｏｍ信号を別途用意しなくて済む。また、一対となるデータ信号線間の間隔とデータ信号線および間在配線間の間隔とをほぼ等しくできるため、間在配線を挟んで隣り合う２本のデータ信号線（例えば、１５ｙ・１５Ｘ）間の寄生容量に起因する両者間のクロストークを大幅に低減することができる。なお、この寄生容量の値は、例えば９割程度低減される。さらに、データ信号線および間在配線の短絡の発生も抑えることができる。
また、保持容量配線同士が間在配線を介して接続されるため、保持容量配線の抵抗を低減することができる。これにより、保持容量配線の電位波形の鈍りが抑制され、表示品位を高めることができる。また、間在配線を介して接続される各保持容量配線が接続する保持容量幹配線（ＣＳＭ）を細くしたり、あるいは間在配線に保持容量配線信号を供給することで保持容量幹配線をなくしたりすることができる。これにより、パネルの外形寸法を小さくすることができる。
なお、この構成では間在配線の電位が変動することから、画素電極と間在配線との間でクロストークが起こりうるが、保持容量配線信号の極性反転周期（４Ｈあるいは上記のように１０Ｈや１２Ｈ）では液晶が応答できず、加えて保持容量配線信号の実効電位は０（Ｖｃｏｍ）となることから、実質的に表示品位には影響しない。
〔実施の形態３〕
図２３は実施の形態３にかかるアクティブマトリクス基板の一部を示す等価回路図である。図２３に示すように、本アクティブマトリクス基板では、データ信号線１５ｘ・１５ｙ・１５Ｘ・１５Ｙがこの順に並べられ、行方向（図中左右方向）に延伸する走査信号線１６ｉ・１６ｊ・１６ｍ・１６ｎがこの順に並べられ、データ信号線１５ｘ・１５ｙおよび走査信号線１６ｉの交差部に対応して画素領域１０1が設けられ、データ信号線１５ｘ・１５ｙおよび走査信号線１６ｊの交差部に対応して画素領域１０２が設けられ、データ信号線１５ｘ・１５ｙおよび走査信号線１６ｍの交差部に対応して画素領域１０３が設けられ、データ信号線１５Ｘ・１５ｙおよび走査信号線１６ｎの交差部に対応して画素領域１０４が設けられ、データ信号線１５Ｘ・１５Ｙおよび走査信号線１６ｉの交差部に対応して画素領域１０５が設けられ、データ信号線１５Ｘ・１５Ｙおよび走査信号線１６ｊの交差部に対応して画素領域１０６が設けられ、データ信号線１５Ｘ・１５Ｙおよび走査信号線１６ｍの交差部に対応して画素領域１０７が設けられ、データ信号線１５Ｘ・１５Ｙおよび走査信号線１６ｎの交差部に対応して画素領域１０８が設けられ、画素領域１０１・１０５に対応して保持容量配線１８ｐが設けられ、画素領域１０２・１０６に対応して保持容量配線１８ｑが設けられ、画素領域１０３・１０７に対応して保持容量配線１８ｒが設けられ、画素領域１０４・１０８に対応して保持容量配線１８ｓが設けられている。
ここで、データ信号線１５ｘ・１５ｙは、画素領域１０１〜１０４を含む画素領域列αに対応して設けられ、データ信号線１５Ｘ・１５Ｙは画素領域１０１〜１０４を含む画素領域列βに対応して設けられ、データ信号線１５ｙとデータ信号線１５Ｘとの間に、Ｖｃｏｍ信号が供給される間在配線４１が設けられている。
さらに、各画素には２つずつ画素電極が配され、画素領域１０１の画素電極１７ｉａは、走査信号線１６ｉに繋がるトランジスタ１２ｉを介してデータ信号線１５ｘに接続され、画素領域１０１の画素電極１７ｉｂは、容量を介して画素電極１７ｉａに接続され、画素領域１０２の画素電極１７ｊａは、走査信号線１６ｊに繋がるトランジスタ１２ｊを介してデータ信号線１５ｙに接続され、画素領域１０２の画素電極１７ｊｂは、容量を介して画素電極１７ｊａに接続され、画素領域１０３の画素電極１７ｍａは、走査信号線１６ｍに繋がるトランジスタ１２ｍを介してデータ信号線１５ｘに接続され、画素領域１０３の画素電極１７ｍｂは、容量を介して画素電極１７ｍａに接続され、画素領域１０４の画素電極１７ｎａは、走査信号線１６ｎに繋がるトランジスタ１２ｎを介してデータ信号線１５ｙに接続され、画素領域１０４の画素電極１７ｎｂは、容量を介して画素電極１７ｎａに接続される。画素領域１０５の画素電極１７ＩＡは、走査信号線１６ｉに繋がるトランジスタ１２Ｉを介してデータ信号線１５Ｘに接続され、画素領域１０５の画素電極１７ＩＢは、容量を介して画素電極１７ＩＡに接続され、画素領域１０６の画素電極１７ＪＡは、走査信号線１６ｊに繋がるトランジスタ１２Ｊを介してデータ信号線１５Ｙに接続され、画素領域１０６の画素電極１７ＪＢは、容量を介して画素電極１７ＪＡに接続される。すなわち、画素領域列αの偶数番目となる各画素領域（１０２・１０４）の画素電極が接続するデータ信号線１５ｙと、画素領域列βの奇数番目となる画素領域（１０５・１０７）の画素電極が接続するデータ信号線１５Ｘとが、間在配線４１を挟んで隣り合うことになる。
また、走査信号線１６ｉと走査信号線１６ｊとがパネル内あるいはパネル外で接続され、両者（１６ｉ・１６ｊ）は同時選択される（後述）。また、走査信号線１６ｍと走査信号線１６ｎとがパネル内あるいはパネル外で接続され、両者（１６ｍ・１６ｎ）は同時選択される（後述）。
また、画素電極１７ｉａおよび保持容量配線１８ｐ間に保持容量ｉａが形成され、画素電極１７ｉｂおよび保持容量配線１８ｐ間に保持容量ｉｂが形成され、画素電極１７ｉａおよび画素電極１７ｉｂ間に結合容量ｉａｂが形成され、画素電極１７ｊａおよび保持容量配線１８ｑ間に保持容量ｊａが形成され、画素電極１７ｊｂおよび保持容量配線１８ｑ間に保持容量ｊｂが形成され、画素電極１７ｊａおよび画素電極１７ｊｂ間に結合容量ｊａｂが形成され、画素電極１７ＩＡおよび保持容量配線１８ｐ間に保持容量ＩＡが形成され、画素電極１７ＩＢおよび保持容量配線１８ｐ間に保持容量ＩＢが形成され、画素電極１７ＩＡおよび画素電極１７ＩＢ間に結合容量ＩＡＢが形成され、画素電極１７ＪＡおよび保持容量配線１８ｑ間に保持容量ＪＡが形成され、画素電極１７ＪＢおよび保持容量配線１８ｑ間に保持容量ＪＢが形成され、画素電極１７ＪＡおよび画素電極１７ＪＢ間に結合容量ＪＡＢが形成される。
図２４は、上記アクティブマトリクス基板を備えた本液晶パネルの駆動方法（ノーマリブラックモード）を示すタイミングチャートである。なお、Ｓｘ・Ｓｙ・ＳＸ・ＳＹはそれぞれデータ信号線１５ｘ・１５ｙ・１５Ｘ・１５Ｙに供給されるデータ信号（データ信号）を示し、Ｓｚは間在配線に供給される信号を示し、ＧＰｉ・ＧＰｊ・ＧＰｍ・ＧＰｎはそれぞれ、走査信号線１６ｉ・１６ｊ・１６ｍ・１６ｎに供給されるゲート信号を示し、Ｖｉａ・Ｖｉｂ・Ｖｊａ・Ｖｊｂ・ＶＩＡ・ＶＩＢ・Ｖｍａ・Ｖｍｂ・Ｖｎａ・Ｖｎｂは画素電極１７ｉａ・１７ｉｂ・１７ｊａ・１７ｊｂ・１７ＩＡ・１７ＩＢ・１７ｍａ・１７ｍｂ・１７ｎａ・１７ｎｂの電位を示している。
本駆動方法では、図２４に示されるように、走査信号線を２本ずつ同時選択していき、データ信号線に供給するデータ信号の極性を１フレーム期間（１Ｖ）ごとに反転させるとともに、同一水平走査期間においては、同一画素列に対応する２本のデータ信号線（１５ｘ・１５ｙあるいは１５Ｘ・１５Ｙ）に逆極性のデータ信号を供給しつつ、間在配線を挟んで隣り合う２本のデータ信号線（１５ｙ・１５Ｘ）には同極性のデータ信号を供給する。そして、間在配線には、共通電極の電位に等しい定電位信号（Ｖｃｏｍ信号）を供給する。
具体的には、連続するフレームＦ１・Ｆ２のＦ１では、データ信号線１５ｘおよびデータ信号線１５Ｙそれぞれに、Ｎ番目の水平走査期間（走査信号線１６ｉ・１６ｊの走査期間含む）にプラス極性のデータ信号を供給して、（Ｎ＋１）番目の水平走査期間（走査信号線１６ｍ・１６ｎの走査期間含む）にもプラス極性のデータ信号を供給し、データ信号線１５ｙおよびデータ信号線１５Ｘそれぞれに、Ｎ番目の水平走査期間（走査信号線１６ｉ・１６ｊの走査期間含む）にマイナス極性のデータ信号を供給して、（Ｎ＋１）番目の水平走査期間（走査信号線１６ｍ・１６ｎの走査期間含む）にもマイナス極性のデータ信号を供給する。
これにより、図２４に示すように、画素電極１７ｉａの電位はプラス極性でデータ信号に等しく、画素電極１７ｉｂは容量を介して画素電極１７ｉａに接続しているため、画素電極１７ｉｂの電位はプラス極性で、その絶対値はデータ信号の絶対値以下となる。また、画素電極１７ｊａの電位はマイナス極性でデータ信号に等しく、画素電極１７ｊｂは容量を介して画素電極１７ｊａに接続しているため、画素電極１７ｊｂの電位はマイナス極性で、その絶対値はデータ信号の絶対値以下となる。また、画素電極１７ｍａの電位はプラス極性でデータ信号に等しく、画素電極１７ｍｂは容量を介して画素電極１７ｍａに接続しているため、画素電極１７ｍｂの電位はプラス極性で、その絶対値はデータ信号の絶対値以下となる。また、画素電極１７ｎａの電位はマイナス極性でデータ信号に等しく、画素電極１７ｎｂは容量を介して画素電極１７ｎａに接続しているため、画素電極１７ｎｂの電位はマイナス極性で、その絶対値はデータ信号の絶対値以下となる。また、画素電極１７ＩＡの電位はマイナス極性でデータ信号に等しく、画素電極１７ＩＢは容量を介して画素電極１７ＩＡに接続しているため、画素電極１７ＩＢの電位はマイナス極性で、その絶対値はデータ信号の絶対値以下となる。また、画素電極１７ＪＡの電位はプラス極性でデータ信号に等しく、画素電極１７ＪＢは容量を介して画素電極１７ＪＡに接続しているため、画素電極１７ＪＢの電位はプラス極性で、その絶対値はデータ信号の絶対値以下となる。
以上からＦ１では、図２５に示すように、画素電極１７ｉａを含む副画素はプラス極性の明副画素、画素電極１７ｉｂを含む副画素はプラス極性の暗副画素、画素電極１７ｊａを含む副画素はマイナス極性の明副画素、画素電極１７ｊｂを含む副画素はマイナス極性の暗副画素、画素電極１７ｍａを含む副画素はプラス極性の明副画素、画素電極１７ｍｂを含む副画素はプラス極性の暗副画素、画素電極１７ｎａを含む副画素はマイナス極性の明副画素、画素電極１７ｎｂを含む副画素はマイナス極性の暗副画素、画素電極１７ＩＡを含む副画素はマイナス極性の明副画素、画素電極１７ＩＢを含む副画素はマイナス極性の暗副画素となり、Ｆ１でドット反転駆動が実現される。
また、フレームＦ２では、図２４に示すように、データ信号線１５ｘおよびデータ信号線１５Ｙそれぞれに、Ｎ番目の水平走査期間（走査信号線１６ｉ・１６ｊの走査期間含む）にマイナス極性のデータ信号を供給して、（Ｎ＋１）番目の水平走査期間（走査信号線１６ｍ・１６ｎの走査期間含む）にもマイナス極性のデータ信号を供給し、データ信号線１５ｙおよびデータ信号線１５Ｘそれぞれに、Ｎ番目の水平走査期間（走査信号線１６ｉ・１６ｊの走査期間含む）にプラス極性のデータ信号を供給して、（Ｎ＋１）番目の水平走査期間（走査信号線１６ｍ・１６ｎの走査期間含む）にもプラス極性のデータ信号を供給する。
これによりＦ２では、画素電極１７ｉａを含む副画素はマイナス極性の明副画素、画素電極１７ｉｂを含む副画素はマイナス極性の暗副画素、画素電極１７ｊａを含む副画素はプラス極性の明副画素、画素電極１７ｊｂを含む副画素はプラス極性の暗副画素、画素電極１７ｍａを含む副画素はマイナス極性の明副画素、画素電極１７ｍｂを含む副画素はマイナス極性の暗副画素、画素電極１７ｎａを含む副画素はプラス極性の明副画素、画素電極１７ｎｂを含む副画素はプラス極性の暗副画素、画素電極１７ＩＡを含む副画素はプラス極性の明副画素、画素電極１７ＩＢを含む副画素はプラス極性の暗副画素となり、Ｆ２でもドット反転駆動が実現される。
このように本液晶パネルでは、明・暗副画素によって中間調を表示することができるため、視野角特性を高めることができる。
図２６は、図２３のアクティブマトリクス基板を備えた液晶パネルの一部を示す平面図である。図２６では、その見易さのために、カラーフィルタ基板（対向基板）側の部材を省略してアクティブマトリクス基板の部材のみ記載している。
本液晶パネルでは、一対（２本）のデータ信号線１５ｘ・１５ｙと、一対（２本）のデータ信号線１５Ｘ・１５Ｙとが、データ信号線１５ｙおよびデータ信号線１５Ｘが隣り合うように設けられ、データ信号線１５ｙとデータ信号線１５Ｘとの間に間在配線４１が配され、各データ信号線と直交するように、走査信号線１６ｉおよび走査信号線１６ｊが設けられ、データ信号線１５ｘおよび走査信号線１６ｉの交差部近傍にトランジスタ１２ｉが設けられ、データ信号線１５ｙおよび走査信号線１６ｊの交差部近傍にトランジスタ１２ｊが設けられ、データ信号線１５Ｘおよび走査信号線１６ｉの交差部近傍にトランジスタ１２Ｉが設けられ、データ信号線１５Ｙおよび走査信号線１６ｊの交差部近傍にトランジスタ１２Ｊが設けられる。
また、走査信号線１６ｉの走査方向上流側のエッジとデータ信号線１５ｘ・１５ｙとに重なるように画素電極１７ｉａが設けられ、画素電極１７ｉａの走査方向上流側に画素電極１７ｉｂが設けられ、走査信号線１６ｊの走査方向上流側のエッジとデータ信号線１５ｘ・１５ｙとに重なるように画素電極１７ｊａが設けられ、画素電極１７ｊａの走査方向上流側に画素電極１７ｊｂが設けられ、走査信号線１６ｉの走査方向上流側のエッジとデータ信号線１５Ｘ・１５Ｙとに重なるように画素電極１７ＩＡが設けられ、画素電極１７ＩＡの走査方向上流側に画素電極１７ＩＢが設けられ、走査信号線１６ｊの走査方向上流側のエッジとデータ信号線１５Ｘ・１５Ｙとに重なるように画素電極１７ＪＡが設けられ、画素電極１７ＪＡの走査方向上流側に画素電極１７ＪＢが設けられている。
また、画素電極１７ｉａ・１７ｉｂ・１７ＩＡ・１７ＩＢに重なるように保持容量配線１８ｐが設けられ、画素電極１７ｊａ・１７ｊｂ・１７ＪＡ・１７ＪＢに重なるように保持容量配線１８ｑが設けられている。
なお、平面的に視ると、画素電極１７ｉａの列方向に沿う２つのエッジは、データ信号線１５ｘおよびデータ信号線１５ｙの外側に位置し、画素電極１７ｉｂの列方向に沿う２つのエッジは、データ信号線１５ｘおよびデータ信号線１５ｙの外側に位置し、画素電極１７ｊａの列方向に沿う２つのエッジは、データ信号線１５ｘおよびデータ信号線１５ｙの外側に位置し、画素電極１７ｊｂの列方向に沿う２つのエッジは、データ信号線１５ｘおよびデータ信号線１５ｙの外側に位置し、画素電極１７ＩＡの列方向に沿う２つのエッジは、データ信号線１５Ｘおよびデータ信号線１５Ｙの外側に位置し、画素電極１７ＩＢの列方向に沿う２つのエッジは、データ信号線１５Ｘおよびデータ信号線１５Ｙの外側に位置し、画素電極１７ＪＡの列方向に沿う２つのエッジは、データ信号線１５Ｘおよびデータ信号線１５Ｙの外側に位置し、画素電極１７ＪＢの列方向に沿う２つのエッジは、データ信号線１５Ｘおよびデータ信号線１５Ｙの外側に位置している。
さらに、間在配線４１は、画素電極１７ｉａおよび画素電極１７Ｉａの間隙下と、画素電極１７ｉｂおよび画素電極１７ＩＢの間隙下と、画素電極１７ｊａおよび画素電極１７ＪＡの間隙下と、画素電極１７ｊｂおよび画素電極１７ＪＢの間隙下とを通っている。
そして、走査信号線１６ｉがトランジスタ１２ｉのゲート電極として機能し、トランジスタ１２ｉのソース電極はデータ信号線１５ｘに接続され、ドレイン電極はドレイン引き出し電極２７ｉを介して容量電極３７ｉに接続されている。容量電極３７ｉは保持容量配線１８ｐ上に位置し、２個のコンタクトホールを介して画素電極１７ｉａに接続されている。また、保持容量配線１８ｐ上に容量電極３８ｉ・３９ｉが設けられ、それぞれがコンタクトホールを介して画素電極１７ｉｂに接続されている。画素電極１７ｉｂ下には走査信号線と同層に形成された容量電極５７ｉが設けられ、容量電極３７ｉと同層にて接続される容量電極４７ｉと容量電極５７ｉとが重なっている。また、走査信号線１６ｊがトランジスタ１２ｊのゲート電極として機能し、トランジスタ１２ｊのソース電極はデータ信号線１５ｙに接続され、ドレイン電極はドレイン引き出し電極２７ｊを介して容量電極３７ｊに接続されている。容量電極３７ｊは保持容量配線１８ｑ上に位置し、２個のコンタクトホールを介して画素電極１７ｊａに接続されている。また、保持容量配線１８ｑ上に容量電極３８ｊ・３９ｊが設けられ、それぞれがコンタクトホールを介して画素電極１７ｊｂに接続されている。画素電極１７ｊｂ下には走査信号線と同層に形成された容量電極５７ｊが設けられ、容量電極３７ｊと同層にて接続される容量電極４７ｊと容量電極５７ｊとが重なっている。
同様に、走査信号線１６ｉがトランジスタ１２Ｉのゲート電極として機能し、トランジスタ１２Ｉのソース電極はデータ信号線１５Ｘに接続され、ドレイン電極はドレイン引き出し電極２７Ｉを介して容量電極３７Ｉに接続されている。容量電極３７Ｉは保持容量配線１８ｐ上に位置し、２個のコンタクトホールを介して画素電極１７ＩＡに接続されている。また、保持容量配線１８ｐ上に容量電極３８Ｉ・３９Ｉが設けられ、それぞれがコンタクトホールを介して画素電極１７ＩＢに接続されている。画素電極１７ＩＢ下には走査信号線と同層に形成された容量電極５７Ｉが設けられ、容量電極３７Ｉと同層にて接続される容量電極４７Ｉと容量電極５７Ｉとが重なっている。また、走査信号線１６ｊがトランジスタ１２Ｊのゲート電極として機能し、トランジスタ１２Ｊのソース電極はデータ信号線１５Ｙに接続され、ドレイン電極はドレイン引き出し電極２７Ｊを介して容量電極３７Ｊに接続されている。容量電極３７Ｊは保持容量配線１８ｑ上に位置し、２個のコンタクトホールを介して画素電極１７ＪＡに接続されている。また、保持容量配線１８ｑ上に容量電極３８Ｊ・３９Ｊが設けられ、それぞれがコンタクトホールを介して画素電極１７ＪＢに接続されている。画素電極１７ＪＢ下には走査信号線と同層に形成された容量電極５７Ｊが設けられ、容量電極３７Ｊと同層にて接続される容量電極４７Ｊと容量電極５７Ｊとが重なっている。
本液晶パネルでは、保持容量配線１８ｐおよび容量電極３７ｉがゲート絶縁膜を介して重なる部分に上記保持容量ｉａが形成され、保持容量配線１８ｐおよび容量電極３８ｉ・３９ｉがゲート絶縁膜を介して重なる部分に上記保持容量ｉｂが形成され、容量電極４７ｉおよび容量電極５７ｉがゲート絶縁膜を介して重なる部分に上記結合容量ｉａｂが形成される。また、保持容量配線１８ｑおよび容量電極３７ｊがゲート絶縁膜を介して重なる部分に上記保持容量ｊａが形成され、保持容量配線１８ｑおよび容量電極３８ｊ・３９ｊがゲート絶縁膜を介して重なる部分に上記保持容量ｊｂが形成され、容量電極４７ｊおよび容量電極５７ｊがゲート絶縁膜を介して重なる部分に上記結合容量ｊａｂが形成される。また、保持容量配線１８ｐおよび容量電極３７Ｉがゲート絶縁膜を介して重なる部分に上記保持容量ＩＡが形成され、保持容量配線１８ｐおよび容量電極３８Ｉ・３９Ｉがゲート絶縁膜を介して重なる部分に上記保持容量ＩＢが形成され、容量電極４７Ｉおよび容量電極５７Ｉがゲート絶縁膜を介して重なる部分に上記結合容量ＩＡＢが形成される。また、保持容量配線１８ｑおよび容量電極３７Ｊがゲート絶縁膜を介して重なる部分に上記保持容量ＪＡが形成され、保持容量配線１８ｑおよび容量電極３８Ｊ・３９Ｊがゲート絶縁膜を介して重なる部分に上記保持容量ＪＢが形成され、容量電極４７Ｊおよび容量電極５７Ｊがゲート絶縁膜を介して重なる部分に上記結合容量ＪＡＢが形成される。
図２７は図２６の矢視断面図である。同図に示すように、アクティブマトリクス基板３では、ガラス基板３１上に保持容量配線１８ｐおよび容量電極５７ｉが形成され、これを覆うようにゲート絶縁膜４３が形成されている。なお、断面には含まれないが、ゲート絶縁膜４３下には、走査信号線が形成されている。ゲート絶縁膜４３の上層には、容量電極３７ｉ、容量電極４７ｉが形成されている。なお、断面には含まれないが、ゲート絶縁膜４３の上層には、各トランジスタの半導体層（ｉ層およびｎ＋層）、ｎ＋層に接するソース電極およびドレイン電極、データ信号線、間在配線、および容量電極が形成されている。さらに、容量電極３７ｉ・４７ｉを含むメタル層を覆うように無機層間絶縁膜２５が形成され、無機層間絶縁膜２５上に、これよりも厚い有機層間絶縁膜２６が形成されている。有機層間絶縁膜２６上には画素電極１７ｉａ・１７ｉｂが形成され、さらに、これら画素電極を覆うように配向膜９が形成されている。なお、コンタクトホール６１ｉの形成部ではゲート絶縁膜４３、無機層間絶縁膜２５、および有機層間絶縁膜２６が刳り貫かれ、画素電極１７ｉｂと容量電極５７ｉとが接触している。また、上記のように、保持容量配線１８ｐおよび容量電極３７ｉがゲート絶縁膜４３を介して重なる部分に上記保持容量ｉａが形成され、容量電極４７ｉおよび容量電極５７ｉがゲート絶縁膜４３を介して重なる部分に上記結合容量ｉａｂが形成される。
本液晶パネルでは、データ信号線１５ｙとデータ信号線１５Ｘとの間にＶｃｏｍ信号が供給される間在配線４１を設けているため、例えば画素電極１７ｉａとデータ信号線１５Ｘとの間に生じる寄生容量に起因する両者（１７ｉａおよび１５Ｘ）間のクロストークを低減することができ、縦シャドーの発現を抑制することができる。図２８は本液晶パネルを駆動したときの等電位線（ＬＶＭは−０．５Ｖ線、ＬＶＰは＋０．５Ｖ線）を示しているが、同図では自画素の画素電極（１７ｉａ）上から隣接画素に対応するデータ信号線（１５Ｘ）上に等電位線が流れておらず、上記のクロストーク低減効果（シールド効果）は明らかである。なお、上記寄生容量の値は、例えば４割程度低減されている。本液晶パネルのように画素内を２つの輝度に制御する画素分割方式では図３のような非画素分割方式よりもクロストークの影響が表示品位にシビアに反映されるため、この効果は顕著なものとなっている。
また、本液晶パネルでは、間在配線４１によって、間在配線を挟んで隣り合う２本のデータ信号線（例えば、１５ｙ・１５Ｘ）間の寄生容量に起因する両者間のクロストークを低減することができる。なお、この寄生容量の値は、例えば５割程度低減される。
〔実施の形態４〕
図２９は実施の形態４にかかるアクティブマトリクス基板の一部を示す等価回路図である。図２９に示すように、本アクティブマトリクス基板では、データ信号線１５ｘ・１５ｙ・１５Ｘ・１５Ｙがこの順に並べられ、行方向（図中左右方向）に延伸する走査信号線１６ｉ・１６ｊ・１６ｍ・１６ｎ・１６ｗがこの順に並べられ、データ信号線１５ｘ・１５ｙおよび走査信号線１６ｉの交差部に対応して画素領域１０1が設けられ、データ信号線１５ｘ・１５ｙおよび走査信号線１６ｊの交差部に対応して画素領域１０２が設けられ、データ信号線１５ｘ・１５ｙおよび走査信号線１６ｍの交差部に対応して画素領域１０３が設けられ、データ信号線１５Ｘ・１５ｙおよび走査信号線１６ｎの交差部に対応して画素領域１０４が設けられ、データ信号線１５Ｘ・１５Ｙおよび走査信号線１６ｉの交差部に対応して画素領域１０５が設けられ、データ信号線１５Ｘ・１５Ｙおよび走査信号線１６ｊの交差部に対応して画素領域１０６が設けられ、データ信号線１５Ｘ・１５Ｙおよび走査信号線１６ｍの交差部に対応して画素領域１０７が設けられ、データ信号線１５Ｘ・１５Ｙおよび走査信号線１６ｎの交差部に対応して画素領域１０８が設けられ、画素領域１０１・１０５に対応して保持容量配線１８ｐが設けられ、画素領域１０２・１０６に対応して保持容量配線１８ｑが設けられ、画素領域１０３・１０７に対応して保持容量配線１８ｒが設けられ、画素領域１０４・１０８に対応して保持容量配線１８ｓが設けられている。
ここで、データ信号線１５ｘ・１５ｙは、画素領域１０１〜１０４を含む画素領域列αに対応して設けられ、データ信号線１５Ｘ・１５Ｙは画素領域１０５〜１０８を含む画素領域列βに対応して設けられ、データ信号線１５ｙとデータ信号線１５Ｘとの間に、Ｖｃｏｍ信号が供給される間在配線４１が設けられている。
さらに、各画素には２つずつ画素電極が配され、画素領域１０１の画素電極１７ｉａは、走査信号線１６ｉに繋がるトランジスタ１２ｉａを介してデータ信号線１５ｙに接続され、画素領域１０１の画素電極１７ｉｂは、走査信号線１６ｉに繋がるトランジスタ１２ｉｂを介してデータ信号線１５ｙに接続され、画素領域１０２の画素電極１７ｊａは、走査信号線１６ｊに繋がるトランジスタ１２ｊａを介してデータ信号線１５ｘに接続され、画素領域１０２の画素電極１７ｊｂは、走査信号線１６ｊに繋がるトランジスタ１２ｊｂを介してデータ信号線１５ｘに接続され、画素領域１０３の画素電極１７ｍａは、走査信号線１６ｍに繋がるトランジスタ１２ｍａを介してデータ信号線１５ｙに接続され、画素領域１０３の画素電極１７ｍｂは、走査信号線１６ｍに繋がるトランジスタ１２ｍｂを介してデータ信号線１５ｙに接続され、画素領域１０４の画素電極１７ｎａは、走査信号線１６ｎに繋がるトランジスタ１２ｎａを介してデータ信号線１５ｘに接続され、画素領域１０４の画素電極１７ｎｂは、走査信号線１６ｎに繋がるトランジスタ１２ｎｂを介してデータ信号線１５ｘに接続され、画素領域１０５の画素電極１７ＩＡは、走査信号線１６ｉに繋がるトランジスタ１２ＩＡを介してデータ信号線１５Ｙに接続され、画素領域１０５の画素電極１７ＩＢは、走査信号線１６ｉに繋がるトランジスタ１２ＩＢを介してデータ信号線１５Ｙに接続され、画素領域１０６の画素電極１７ＪＡは、走査信号線１６ｊに繋がるトランジスタ１２ＪＡを介してデータ信号線１５Ｘに接続され、画素領域１０６の画素電極１７ＪＢは、走査信号線１６ｊに繋がるトランジスタ１２ＪＢを介してデータ信号線１５Ｘに接続される。すなわち、画素領域列αの奇数番目となる各画素領域（１０１・１０３）の画素電極が接続するデータ信号線１５ｙと、画素領域列βの偶数番目となる画素領域（１０６・１０８）の画素電極が接続するデータ信号線１５Ｘとが、間在配線４１を挟んで隣り合うことになる。
さらに、画素電極１７ｉｂが、走査信号線１６ｍに繋がるトランジスタ１１２ｍを介して、保持容量配線１８ｑと容量を形成する容量電極に接続され、画素電極１７ｊｂが、走査信号線１６ｎに繋がるトランジスタ１１２ｎを介して、保持容量配線１８ｒと容量を形成する容量電極に接続され、画素電極１７ｍｂが、走査信号線１６ｗに繋がるトランジスタ１１２ｗを介して、保持容量配線１８ｓと容量を形成する容量電極に接続され、画素電極１７ＩＢが、走査信号線１６ｍに繋がるトランジスタ１１２Ｍを介して、保持容量配線１８ｑと容量を形成する容量電極に接続され、画素電極１７ＪＢが、走査信号線１６ｎに繋がるトランジスタ１１２Ｎを介して、保持容量配線１８ｒと容量を形成する容量電極に接続されている。
また、走査信号線１６ｉと走査信号線１６ｉとがパネル内あるいはパネル外で接続され、両者（１６ｉ・１６ｊ）は同時選択される（後述）。また、走査信号線１６ｍと走査信号線１６ｎとがパネル内あるいはパネル外で接続され、両者（１６ｍ・１６ｎ）は同時選択される（後述）。
また、画素電極１７ｉａおよび保持容量配線１８ｐ間に保持容量ｉａが形成され、画素電極１７ｉｂおよび保持容量配線１８ｐ間に保持容量ｉｂが形成され、トランジスタ１１２ｍを介して画素電極１７ｉｂに接続される容量電極と保持容量配線１８ｑとの間に制御容量ｉｂｑが形成される。また、画素電極１７ｊａおよび保持容量配線１８ｑ間に保持容量ｊａが形成され、画素電極１７ｊｂおよび保持容量配線１８ｑ間に保持容量ｊｂが形成され、トランジスタ１１２ｎを介して画素電極１７ｊｂに接続される容量電極と保持容量配線１８ｒとの間に制御容量ｊｂｒが形成される。また、画素電極１７ｍａおよび保持容量配線１８ｒ間に保持容量ｍａが形成され、画素電極１７ｍｂおよび保持容量配線１８ｒ間に保持容量ｍｂが形成され、トランジスタ１１２ｗを介して画素電極１７ｍｂに接続される容量電極と保持容量配線１８ｓとの間に制御容量ｍｂｓが形成される。
図３０は、上記アクティブマトリクス基板を備えた本液晶パネルの駆動方法（ノーマリブラックモード）を示すタイミングチャートである。なお、Ｓｘ・Ｓｙ・ＳＸ・ＳＹはそれぞれデータ信号線１５ｘ・１５ｙ・１５Ｘ・１５Ｙに供給されるデータ信号（データ信号）を示し、Ｓｚは間在配線に供給される信号を示し、ＧＰｉ・ＧＰｊ・ＧＰｍ・ＧＰｎはそれぞれ、走査信号線１６ｉ・１６ｊ・１６ｍ・１６ｎに供給されるゲート信号を示し、Ｖｉａ・Ｖｉｂ・Ｖｊａ・Ｖｊｂ・ＶＩＡ・ＶＩＢ・Ｖｍａ・Ｖｍｂ・Ｖｎａ・Ｖｎｂは画素電極１７ｉａ・１７ｉｂ・１７ｊａ・１７ｊｂ・１７ＩＡ・１７ＩＢ・１７ｍａ・１７ｍｂ・１７ｎａ・１７ｎｂの電位を示している。
本駆動方法では、図３０に示されるように、走査信号線を２本ずつ同時選択していき、データ信号線に供給するデータ信号の極性を１フレーム期間（１Ｖ）ごとに反転させるとともに、同一水平走査期間（Ｈ）においては、同一画素列に対応する２本のデータ信号線（１５ｘ・１５ｙあるいは１５Ｘ・１５Ｙ）に逆極性のデータ信号を供給しつつ、間在配線を挟んで隣り合う２本のデータ信号線（１５ｙ・１５Ｘ）には同極性のデータ信号を供給する。そして、間在配線には、共通電極の電位に等しい定電位信号（Ｖｃｏｍ信号）を供給する。また、各保持容量配線にもＶｃｏｍ信号を供給する。
具体的には、連続するフレームＦ１・Ｆ２のＦ１では、データ信号線１５ｘおよびデータ信号線１５Ｙそれぞれに、Ｎ番目の水平走査期間（走査信号線１６ｉ・１６ｊの走査期間含む）にマイナス極性のデータ信号を供給して、（Ｎ＋１）番目の水平走査期間（走査信号線１６ｍ・１６ｎの走査期間含む）にもマイナス極性のデータ信号を供給し、データ信号線１５ｙおよびデータ信号線１５Ｘそれぞれに、Ｎ番目の水平走査期間（走査信号線１６ｉ・１６ｊの走査期間含む）にプラス極性のデータ信号を供給して、（Ｎ＋１）番目の水平走査期間（走査信号線１６ｍ・１６ｎの走査期間含む）にもプラス極性のデータ信号を供給する。
これにより、図３０に示すように、画素電極１７ｉａの電位はプラス極性でデータ信号に等しく、画素電極１７ｉｂは（Ｎ＋１）番目の水平走査期間で制御容量を介して保持容量配線（電位はＶｃｏｍ）に接続されるため、画素電極１７ｉｂの電位はプラス極性で、その絶対値はデータ信号の絶対値以下となる。また、画素電極１７ｊａの電位はマイナス極性でデータ信号に等しく、画素電極１７ｊｂは（Ｎ＋１）番目の水平走査期間で制御容量を介して保持容量配線に接続されるため、画素電極１７ｊｂの電位はマイナス極性で、その絶対値はデータ信号の絶対値以下となる。また、画素電極１７ｍａの電位はプラス極性でデータ信号に等しく、画素電極１７ｍｂは（Ｎ＋２）番目の水平走査期間で制御容量を介して保持容量配線に接続されるため、画素電極１７ｍｂの電位はプラス極性で、その絶対値はデータ信号の絶対値以下となる。また、画素電極１７ｎａの電位はマイナス極性でデータ信号に等しく、画素電極１７ｎｂは（Ｎ＋２）番目の水平走査期間で制御容量を介して保持容量配線に接続されるため、画素電極１７ｎｂの電位はマイナス極性で、その絶対値はデータ信号の絶対値以下となる。また、画素電極１７ＩＡの電位はマイナス極性でデータ信号に等しく、画素電極１７ＩＢは（Ｎ＋１）番目の水平走査期間で制御容量を介して保持容量配線に接続されるため、画素電極１７ＩＢの電位はマイナス極性で、その絶対値はデータ信号の絶対値以下となる。
以上からＦ１では、図３１に示すように、画素電極１７ｉａを含む副画素はプラス極性の明副画素、画素電極１７ｉｂを含む副画素はプラス極性の暗副画素、画素電極１７ｊａを含む副画素はマイナス極性の明副画素、画素電極１７ｊｂを含む副画素はマイナス極性の暗副画素、画素電極１７ｍａを含む副画素はプラス極性の明副画素、画素電極１７ｍｂを含む副画素はプラス極性の暗副画素、画素電極１７ｎａを含む副画素はマイナス極性の明副画素、画素電極１７ｎｂを含む副画素はマイナス極性の暗副画素、画素電極１７ＩＡを含む副画素はマイナス極性の明副画素、画素電極１７ＩＢを含む副画素はマイナス極性の暗副画素となり、Ｆ１でドット反転駆動が実現される。
また、フレームＦ２では、図３０に示すように、データ信号線１５ｘおよびデータ信号線１５Ｙそれぞれに、Ｎ番目の水平走査期間（走査信号線１６ｉ・１６ｊの走査期間含む）にプラス極性のデータ信号を供給して、（Ｎ＋１）番目の水平走査期間（走査信号線１６ｍ・１６ｎの走査期間含む）にもプラス極性のデータ信号を供給し、データ信号線１５ｙおよびデータ信号線１５Ｘそれぞれに、Ｎ番目の水平走査期間（走査信号線１６ｉ・１６ｊの走査期間含む）にマイナス極性のデータ信号を供給して、（Ｎ＋１）番目の水平走査期間（走査信号線１６ｍ・１６ｎの走査期間含む）にもマイナス極性のデータ信号を供給する。
これによりＦ２では、画素電極１７ｉａを含む副画素はマイナス極性の明副画素、画素電極１７ｉｂを含む副画素はマイナス極性の暗副画素、画素電極１７ｊａを含む副画素はプラス極性の明副画素、画素電極１７ｊｂを含む副画素はプラス極性の暗副画素、画素電極１７ｍａを含む副画素はマイナス極性の明副画素、画素電極１７ｍｂを含む副画素はマイナス極性の暗副画素、画素電極１７ｎａを含む副画素はプラス極性の明副画素、画素電極１７ｎｂを含む副画素はプラス極性の暗副画素、画素電極１７ＩＡを含む副画素はプラス極性の明副画素、画素電極１７ＩＢを含む副画素はプラス極性の暗副画素となり、Ｆ２でもドット反転駆動が実現される。
このように図３１の液晶パネルでは、明・暗副画素によって中間調を表示することができるため、視野角特性を高めることができる。また、図２５に示す液晶パネルと異なり、暗副画素の画素電極が電気的にフローティングとならないため、画素の焼き付き等を抑制することができる。
図３２は、図２９のアクティブマトリクス基板を備えた液晶パネルの一部を示す平面図である。図３２では、その見易さのために、カラーフィルタ基板（対向基板）側の部材を省略してアクティブマトリクス基板の部材のみ記載している。
本液晶パネルでは、一対（２本）のデータ信号線１５ｘ・１５ｙと、一対（２本）のデータ信号線１５Ｘ・１５Ｙとが、データ信号線１５ｙおよびデータ信号線１５Ｘが隣り合うように設けられ、データ信号線１５ｙとデータ信号線１５Ｘとの間に間在配線４１が配され、各データ信号線と直交するように、走査信号線１６ｉ・１６ｊ・１６ｍ・１６ｎ・１６ｗがこの順に設けられ、データ信号線１５ｙおよび走査信号線１６ｉの交差部近傍にトランジスタ１２ｉａ・１２ｉｂが設けられ、データ信号線１５ｘおよび走査信号線１６ｊの交差部近傍にトランジスタ１２ｊａ・１２ｊｂが設けられ、データ信号線１５Ｙおよび走査信号線１６ｉの交差部近傍にトランジスタ１２ＩＡ・１２ＩＢが設けられ、データ信号線１５Ｘおよび走査信号線１６ｊの交差部近傍にトランジスタ１２ＪＡ・１２ＪＢが設けられ、走査信号線１６ｊ上でデータ信号線１５ｘ・１５ｙの間となる部分にトランジスタ１１２ｊが設けられ、走査信号線１６ｍ上でデータ信号線１５ｘ・１５ｙの間となる部分にトランジスタ１１２ｍが設けられ、走査信号線１６ｎ上でデータ信号線１５ｘ・１５ｙの間となる部分にトランジスタ１１２ｎが設けられ、走査信号線１６ｗ上でデータ信号線１５ｘ・１５ｙの間となる部分にトランジスタ１１２ｗが設けられている。
また、走査信号線に対して（走査信号線を時計の３時の針に見立てて左回りに）４５度をなす辺および３１５度をなす辺を有する直角三角形の形状をなす１７ｉａとこれを取り囲む形状をなす画素電極１７ｉｂとが、画素電極１７ｉｂがデータ信号線１５ｘ・１５ｙに重なるように設けられ、画素電極１７ｉｂの走査方向上流側のエッジが、走査信号線１６ｉの走査方向下流側のエッジに重なっている。また、走査信号線に対して（走査信号線を時計の３時の針に見立てて左回りに）１３５度をなす辺および２２５度をなす辺を有する直角三角形の形状をなす１７ｊａとこれを取り囲む形状をなす画素電極１７ｊｂとが、画素電極１７ｊｂがデータ信号線１５ｘ・１５ｙとに重なるように設けられ、画素電極１７ｊｂの走査方向上流側のエッジが、走査信号線１６ｊの走査方向下流側のエッジに重なっている。また、走査信号線に対して４５度をなす辺および３１５度をなす辺を有する直角三角形の形状をなす１７ｍａとこれを取り囲む形状をなす画素電極１７ｍｂとが、画素電極１７ｍｂがデータ信号線１５ｘ・１５ｙに重なるように設けられ、画素電極１７ｍｂの走査方向上流側のエッジが、走査信号線１６ｍの走査方向下流側のエッジに重なっている。また、走査信号線に対して１３５度をなす辺および２２５度をなす辺を有する直角三角形の形状をなす１７ｎａとこれを取り囲む形状をなす画素電極１７ｎｂとが、画素電極１７ｎｂがデータ信号線１５ｘ・１５ｙとに重なるように設けられ、画素電極１７ｎｂの走査方向上流側のエッジが、走査信号線１６ｎの走査方向下流側のエッジに重なっている。また、走査信号線に対して４５度をなす辺および３１５度をなす辺を有する直角三角形の形状をなす１７ＩＡとこれを取り囲む形状をなす画素電極１７ＩＢとが、画素電極１７ＩＢがデータ信号線１５Ｘ・１５Ｙに重なるように設けられ、画素電極１７ＩＢの走査方向上流側のエッジが、走査信号線１６ｉの走査方向下流側のエッジに重なっている。また、走査信号線に対して１３５度をなす辺および２２５度をなす辺を有する直角三角形の形状をなす１７ＪＡとこれを取り囲む形状をなす画素電極１７ＪＢとが、画素電極１７ＪＢがデータ信号線１５Ｘ・１５Ｙとに重なるように設けられ、画素電極１７ＪＢの走査方向上流側のエッジが、走査信号線１６ｊの走査方向下流側のエッジに重なっている。
また、画素電極１７ｉａ・１７ｉｂ・１７ＩＡ・１７ＩＢに重なるように保持容量配線１８ｐが設けられ、画素電極１７ｊａ・１７ｊｂ・１７ＪＡ・１７ＪＢに重なるように保持容量配線１８ｑが設けられ、画素電極１７ｍａ・１７ｍｂに重なるように保持容量配線１８ｒが設けられている。
なお、平面的に視ると、画素電極１７ｉｂの列方向に沿う２つのエッジは、データ信号線１５ｘおよびデータ信号線１５ｙの外側に位置し、画素電極１７ｊｂの列方向に沿う２つのエッジは、データ信号線１５ｘおよびデータ信号線１５ｙの外側に位置し、画素電極１７ＩＢの列方向に沿う２つのエッジは、データ信号線１５Ｘおよびデータ信号線１５Ｙの外側に位置し、画素電極１７ＪＢの列方向に沿う２つのエッジは、データ信号線１５Ｘおよびデータ信号線１５Ｙの外側に位置している。
さらに、間在配線４１は、画素電極１７ｉｂおよび画素電極１７ＩＢの間隙下と、画素電極１７ｊｂおよび画素電極１７ＪＢの間隙下を通っている。
そして、走査信号線１６ｉがトランジスタ１２ｉａ・１２ｉｂのゲート電極として機能し、トランジスタ１２ｉａのソース電極はデータ信号線１５ｙに接続され、ドレイン電極はドレイン引き出し電極およびコンタクトホールを介して画素電極１７ｉａに接続され、トランジスタ１２ｉｂのソース電極はデータ信号線１５ｙに接続され、ドレイン電極はドレイン引き出し電極およびコンタクトホールを介して画素電極１７ｉｂに接続されている。さらに、保持容量配線１８ｐ上に容量電極３７ｉａ・６７ｉａ・６７ｉｂが設けられ、容量電極３７ｉａはトランジスタ１１２ｊのソース電極に接続され、容量電極６７ｉａはコンタクトホールを介して画素電極１７ｉａに接続され、容量電極６７ｉｂはコンタクトホールを介して画素電極１７ｉｂに接続されている。そして、画素電極１７ｉｂはコンタクトホール３３ｉｂを介して中継電極４７ｍに接続され、中継電極４７ｍは、画素電極１７ｉｂ下から走査信号線１６ｊおよび保持容量配線１８ｑを跨いで走査信号線１６ｍ上に到り、トランジスタ１１２ｍのドレイン電極に接続される。
また、走査信号線１６ｊがトランジスタ１２ｊａ・１２ｊｂのゲート電極として機能し、トランジスタ１２ｊａのソース電極はデータ信号線１５ｘに接続され、ドレイン電極はドレイン引き出し電極およびコンタクトホールを介して画素電極１７ｊａに接続され、トランジスタ１２ｊｂのソース電極はデータ信号線１５ｘに接続され、ドレイン電極はドレイン引き出し電極およびコンタクトホールを介して画素電極１７ｊｂに接続されている。さらに、保持容量配線１８ｑ上に容量電極３７ｊａ・６７ｊａ・６７ｊｂが設けられ、容量電極３７ｊａはトランジスタ１１２ｍのソース電極に接続され、容量電極６７ｊａはコンタクトホールを介して画素電極１７ｊａに接続され、容量電極６７ｊｂはコンタクトホールを介して画素電極１７ｊｂに接続されている。そして、画素電極１７ｊｂはコンタクトホール３３ｊｂを介して中継電極４７ｎに接続され、中継電極４７ｎは、画素電極１７ｊｂ下から走査信号線１６ｍおよび保持容量配線１８ｒを跨いで走査信号線１６ｎ上に到り、トランジスタ１１２ｎのドレイン電極に接続される。
また、走査信号線１６ｍがトランジスタ１２ｍａ・１２ｍｂのゲート電極として機能し、トランジスタ１２ｍａのソース電極はデータ信号線１５ｙに接続され、ドレイン電極はドレイン引き出し電極およびコンタクトホールを介して画素電極１７ｍａに接続され、トランジスタ１２ｍｂのソース電極はデータ信号線１５ｙに接続され、ドレイン電極はドレイン引き出し電極およびコンタクトホールを介して画素電極１７ｍｂに接続されている。さらに、保持容量配線１８ｒ上に容量電極３７ｍａ・６７ｍａ・６７ｍｂが設けられ、容量電極３７ｍａはトランジスタ１１２ｎのソース電極に接続され、容量電極６７ｍａはコンタクトホールを介して画素電極１７ｍａに接続され、容量電極６７ｍｂはコンタクトホールを介して画素電極１７ｍｂに接続されている。そして、画素電極１７ｍｂはコンタクトホール３３ｍｂを介して中継電極４７ｓに接続され、中継電極４７ｓは、画素電極１７ｍｂ下から走査信号線１６ｎおよび保持容量配線１８ｓを跨いで走査信号線１６ｗ上に到り、トランジスタ１１２ｗのドレイン電極に接続される。
本液晶パネルでは、保持容量配線１８ｐおよび容量電極６７ｉａがゲート絶縁膜を介して重なる部分に上記保持容量ｉａが形成され、保持容量配線１８ｐおよび容量電極６７ｉｂがゲート絶縁膜を介して重なる部分に上記保持容量ｉｂが形成され、保持容量配線１８ｑおよび容量電極３７ｊａがゲート絶縁膜を介して重なる部分に上記制御容量ｉｂｑが形成される。また、保持容量配線１８ｑおよび容量電極６７ｊａがゲート絶縁膜を介して重なる部分に上記保持容量ｊａが形成され、保持容量配線１８ｑおよび容量電極６７ｊｂがゲート絶縁膜を介して重なる部分に上記保持容量ｊｂが形成され、保持容量配線１８ｒおよび容量電極３７ｍａがゲート絶縁膜を介して重なる部分に上記制御容量ｊｂｒが形成される。また、保持容量配線１８ｒおよび容量電極６７ｍａがゲート絶縁膜を介して重なる部分に上記保持容量ｍａが形成され、保持容量配線１８ｒおよび容量電極６７ｍｂがゲート絶縁膜を介して重なる部分に上記保持容量ｍｂが形成され、保持容量配線１８ｓおよび容量電極３７ｎａがゲート絶縁膜を介して重なる部分に上記制御容量ｍｂｓが形成される。
図３３は図３２の矢視断面図である。同図に示すように、アクティブマトリクス基板３では、ガラス基板３１上に保持容量配線１８ｐ・１８ｑおよび走査信号線１６ｊが形成され、これを覆うようにゲート絶縁膜４３が形成されている。ゲート絶縁膜４３の上層には、容量電極６７ｉａ、中継配線４７ｍ、および容量電極３７ｊａが形成されている。なお、断面には含まれないが、ゲート絶縁膜４３の上層には、各トランジスタの半導体層（ｉ層およびｎ＋層）、ｎ＋層に接するソース電極およびドレイン電極、データ信号線、間在配線、および容量電極が形成されている。さらに、中継配線４７ｍおよび容量電極３７ｊａを含むメタル層を覆うように無機層間絶縁膜２５が形成され、無機層間絶縁膜２５上に、これよりも厚い有機層間絶縁膜２６が形成されている。有機層間絶縁膜２６上には画素電極１７ｉｂ・１７ｊｂ・１７ｊａが形成され、さらに、これら画素電極を覆うように配向膜９が形成されている。なお、コンタクトホール３３ｉｂの形成部では無機層間絶縁膜２５および有機層間絶縁膜２６が刳り貫かれ、画素電極１７ｉｂと中継配線４７ｍとが接触している。また、上記のように、保持容量配線１８ｐおよび容量電極６７ｉａがゲート絶縁膜４３を介して重なる部分に上記保持容量ｉａが形成され、保持容量配線１８ｑおよび容量電極３７ｊａがゲート絶縁膜４３を介して重なる部分に上記制御容量ｉｂｑが形成される。
本液晶パネルでは、データ信号線１５ｙとデータ信号線１５Ｘとの間にＶｃｏｍ信号が供給される間在配線４１を設けているため、例えば画素電極１７ｉｂとデータ信号線１５Ｘとの間に生じる寄生容量に起因する両者（１７ｉｂおよび１５Ｘ）間のクロストークを低減することができ、縦シャドーの発現を抑制することができる。本液晶パネルのように画素内を２つの輝度に制御する画素分割方式では図３のような非画素分割方式よりもクロストークの影響が表示品位にシビアに反映されるため、この効果は顕著なものとなっている。
また、本液晶パネルでは、間在配線４１によって、間在配線を挟んで隣り合う２本のデータ信号線（例えば、１５ｙ・１５Ｘ）間の寄生容量に起因する両者間のクロストークを低減することができる。
図２９のアクティブマトリクス基板を図３４のように変形してもよい。図３４のアクティブマトリクス基板では、データ信号線、走査信号線、間在配線、保持容量配線および画素領域並びにトランジスタおよび画素領域における画素電極の配置が図２９のアクティブマトリクス基板と同じである。
そして、画素電極１７ｉｂが、走査信号線１６ｍに繋がるトランジスタ１１２ｍを介して、画素電極１７ｉａおよび保持容量配線１８ｐそれぞれと容量を形成する容量電極に接続され、画素電極１７ｊｂが、走査信号線１６ｎに繋がるトランジスタ１１２ｎを介して、画素電極１７ｊａおよび保持容量配線１８ｑそれぞれと容量を形成する容量電極に接続され、画素電極１７ｍｂが、走査信号線１６ｗに繋がるトランジスタ１１２ｗを介して、画素電極１７ｍａおよび保持容量配線１８ｒそれぞれと容量を形成する容量電極に接続されている。
また、画素電極１７ｉａおよび保持容量配線１８ｐ間に保持容量ｉａが形成され、画素電極１７ｉｂおよび保持容量配線１８ｐ間に保持容量ｉｂが形成され、トランジスタ１１２ｍを介して画素電極１７ｉｂに接続される容量電極と保持容量配線１８ｐとの間に制御容量ｉｂｐが形成されるともに、該容量電極と画素電極１７ｉａとの間に結合容量ｉａｂが形成される。また、画素電極１７ｊａおよび保持容量配線１８ｑ間に保持容量ｊａが形成され、画素電極１７ｊｂおよび保持容量配線１８ｑ間に保持容量ｊｂが形成され、トランジスタ１１２ｎを介して画素電極１７ｊｂに接続される容量電極と保持容量配線１８ｑとの間に制御容量ｊｂｑが形成されるともに、該容量電極と画素電極１７ｊａとの間に結合容量ｊａｂが形成される。また、画素電極１７ｍａおよび保持容量配線１８ｒ間に保持容量ｍａが形成され、画素電極１７ｍｂおよび保持容量配線１８ｒ間に保持容量ｍｂが形成され、トランジスタ１１２ｗを介して画素電極１７ｍｂに接続される容量電極と保持容量配線１８ｒとの間に制御容量ｍｂｒが形成されるともに、該容量電極と画素電極１７ｍａとの間に結合容量ｍａｂが形成される。
図３５は、上記アクティブマトリクス基板を備えた本液晶パネルの駆動方法（ノーマリブラックモード）を示すタイミングチャートである。なお、Ｓｘ・Ｓｙ・ＳＸ・ＳＹはそれぞれデータ信号線１５ｘ・１５ｙ・１５Ｘ・１５Ｙに供給されるデータ信号（データ信号）を示し、Ｓｚは間在配線に供給される信号を示し、ＧＰｉ・ＧＰｊ・ＧＰｍ・ＧＰｎはそれぞれ、走査信号線１６ｉ・１６ｊ・１６ｍ・１６ｎに供給されるゲート信号を示し、Ｖｉａ・Ｖｉｂ・Ｖｊａ・Ｖｊｂ・ＶＩＡ・ＶＩＢ・Ｖｍａ・Ｖｍｂ・Ｖｎａ・Ｖｎｂは画素電極１７ｉａ・１７ｉｂ・１７ｊａ・１７ｊｂ・１７ＩＡ・１７ＩＢ・１７ｍａ・１７ｍｂ・１７ｎａ・１７ｎｂの電位を示している。
本駆動方法では、図３５に示されるように、走査信号線を２本ずつ同時選択していき、データ信号線に供給するデータ信号の極性を１フレーム期間（１Ｖ）ごとに反転させるとともに、同一水平走査期間（Ｈ）においては、同一画素列に対応する２本のデータ信号線（１５ｘ・１５ｙあるいは１５Ｘ・１５Ｙ）に逆極性のデータ信号を供給しつつ、間在配線を挟んで隣り合う２本のデータ信号線（１５ｙ・１５Ｘ）には同極性のデータ信号を供給する。そして、間在配線には、共通電極の電位に等しい定電位信号（Ｖｃｏｍ信号）を供給する。また、各保持容量配線にもＶｃｏｍ信号を供給する。
具体的には、連続するフレームＦ１・Ｆ２のＦ１では、データ信号線１５ｘおよびデータ信号線１５Ｙそれぞれに、Ｎ番目の水平走査期間（走査信号線１６ｉ・１６ｊの走査期間含む）にマイナス極性のデータ信号を供給して、（Ｎ＋１）番目の水平走査期間（走査信号線１６ｍ・１６ｎの走査期間含む）にもマイナス極性のデータ信号を供給し、データ信号線１５ｙおよびデータ信号線１５Ｘそれぞれに、Ｎ番目の水平走査期間（走査信号線１６ｉ・１６ｊの走査期間含む）にプラス極性のデータ信号を供給して、（Ｎ＋１）番目の水平走査期間（走査信号線１６ｍ・１６ｎの走査期間含む）にもプラス極性のデータ信号を供給する。
これにより、図３５に示すように、Ｎ番目の水平走査期間で画素電極１７ｉａ・１７ｉｂにデータ信号が書き込まれた後、（Ｎ＋１）番目の水平走査期間で、画素電極１７ｉｂは、制御容量を介して保持容量配線（電位はＶｃｏｍ）に接続されるとともに結合容量を介して画素電極１７ｉａに接続されるため、画素電極１７ｉａの電位はプラス極性で、その絶対値はデータ信号の絶対値以上となる一方、画素電極１７ｉｂの電位はプラス極性で、その絶対値はデータ信号の絶対値以下となる。また、Ｎ番目の水平走査期間で画素電極１７ｊａ・１７ｊｂにデータ信号が書き込まれた後、（Ｎ＋１）番目の水平走査期間で、画素電極１７ｊｂは、制御容量を介して保持容量配線（電位はＶｃｏｍ）に接続されるとともに結合容量を介して画素電極１７ｊａに接続されるため、画素電極１７ｊａの電位はマイナス極性で、その絶対値はデータ信号の絶対値以上となる一方、画素電極１７ｊｂの電位はマイナス極性で、その絶対値はデータ信号の絶対値以下となる。
また、（Ｎ＋１）番目の水平走査期間で画素電極１７ｍａ・１７ｍｂにデータ信号が書き込まれた後、（Ｎ＋２）番目の水平走査期間で、画素電極１７ｍｂは、制御容量を介して保持容量配線（電位はＶｃｏｍ）に接続されるとともに結合容量を介して画素電極１７ｍａに接続されるため、画素電極１７ｍａの電位はプラス極性で、その絶対値はデータ信号の絶対値以上となる一方、画素電極１７ｍｂの電位はプラス極性で、その絶対値はデータ信号の絶対値以下となる。また、（Ｎ＋１）番目の水平走査期間で画素電極１７ｎａ・１７ｎｂにデータ信号が書き込まれた後、（Ｎ＋２）番目の水平走査期間で、画素電極１７ｎｂは、制御容量を介して保持容量配線（電位はＶｃｏｍ）に接続されるとともに結合容量を介して画素電極１７ｎａに接続されるため、画素電極１７ｎａの電位はマイナス極性で、その絶対値はデータ信号の絶対値以上となる一方、画素電極１７ｎｂの電位はマイナス極性で、その絶対値はデータ信号の絶対値以下となる。
また、Ｎ番目の水平走査期間で画素電極１７ＩＡ・１７ＩＢにデータ信号が書き込まれた後、（Ｎ＋１）番目の水平走査期間で、画素電極１７ＩＢは、制御容量を介して保持容量配線（電位はＶｃｏｍ）に接続されるとともに結合容量を介して画素電極１７ＩＡに接続されるため、画素電極１７ＩＡの電位はマイナス極性で、その絶対値はデータ信号の絶対値以上となる一方、画素電極１７ＩＢの電位はマイナス極性で、その絶対値はデータ信号の絶対値以下となる。
以上からＦ１では、図３６に示すように、画素電極１７ｉａを含む副画素はプラス極性の明副画素、画素電極１７ｉｂを含む副画素はプラス極性の暗副画素、画素電極１７ｊａを含む副画素はマイナス極性の明副画素、画素電極１７ｊｂを含む副画素はマイナス極性の暗副画素、画素電極１７ｍａを含む副画素はプラス極性の明副画素、画素電極１７ｍｂを含む副画素はプラス極性の暗副画素、画素電極１７ｎａを含む副画素はマイナス極性の明副画素、画素電極１７ｎｂを含む副画素はマイナス極性の暗副画素、画素電極１７ＩＡを含む副画素はマイナス極性の明副画素、画素電極１７ＩＢを含む副画素はマイナス極性の暗副画素となり、Ｆ１でドット反転駆動が実現される。
また、フレームＦ２では、図３５に示すように、データ信号線１５ｘおよびデータ信号線１５Ｙそれぞれに、Ｎ番目の水平走査期間（走査信号線１６ｉ・１６ｊの走査期間含む）にプラス極性のデータ信号を供給して、（Ｎ＋１）番目の水平走査期間（走査信号線１６ｍ・１６ｎの走査期間含む）にもプラス極性のデータ信号を供給し、データ信号線１５ｙおよびデータ信号線１５Ｘそれぞれに、Ｎ番目の水平走査期間（走査信号線１６ｉ・１６ｊの走査期間含む）にマイナス極性のデータ信号を供給して、（Ｎ＋１）番目の水平走査期間（走査信号線１６ｍ・１６ｎの走査期間含む）にもマイナス極性のデータ信号を供給する。
これによりＦ２では、画素電極１７ｉａを含む副画素はマイナス極性の明副画素、画素電極１７ｉｂを含む副画素はマイナス極性の暗副画素、画素電極１７ｊａを含む副画素はプラス極性の明副画素、画素電極１７ｊｂを含む副画素はプラス極性の暗副画素、画素電極１７ｍａを含む副画素はマイナス極性の明副画素、画素電極１７ｍｂを含む副画素はマイナス極性の暗副画素、画素電極１７ｎａを含む副画素はプラス極性の明副画素、画素電極１７ｎｂを含む副画素はプラス極性の暗副画素、画素電極１７ＩＡを含む副画素はプラス極性の明副画素、画素電極１７ＩＢを含む副画素はプラス極性の暗副画素となり、Ｆ２でもドット反転駆動が実現される。
このように図３６の液晶パネルでは、明・暗副画素によって中間調を表示することができるため、視野角特性を高めることができる。また、図２５に示す液晶パネルと異なり、暗副画素の画素電極が電気的にフローティングとならないため、画素の焼き付等を抑制することができる。
図３７は、図３４のアクティブマトリクス基板を備えた液晶パネルの一部を示す平面図である。図３７では、その見易さのために、カラーフィルタ基板（対向基板）側の部材を省略してアクティブマトリクス基板の部材のみ記載している。なお、データ信号線、走査信号線、間在配線、保持容量配線および画素領域並びにトランジスタおよび画素領域における画素電極の配置は図３２の液晶パネルと同じである。
そして、走査信号線１６ｉがトランジスタ１２ｉａ・１２ｉｂのゲート電極として機能し、トランジスタ１２ｉａのソース電極はデータ信号線１５ｙに接続され、ドレイン電極はドレイン引き出し電極およびコンタクトホールを介して画素電極１７ｉａに接続され、トランジスタ１２ｉｂのソース電極はデータ信号線１５ｙに接続され、ドレイン電極はドレイン引き出し電極およびコンタクトホールを介して画素電極１７ｉｂに接続されている。さらに、保持容量配線１８ｐ上に容量電極３７ｉａ・６７ｉａ・６７ｉｂが設けられ、容量電極６７ｉａはコンタクトホールを介して画素電極１７ｉａに接続され、容量電極６７ｉｂはコンタクトホールを介して画素電極１７ｉｂに接続されている。そして、容量電極３７ｉａは同層にて中継電極５７ｍに接続され、中継電極５７ｍは、保持容量配線１８ｐ上から走査信号線１６ｊおよび保持容量配線１８ｑを跨いで走査信号線１６ｍ上に到り、トランジスタ１１２ｍのソース電極に接続される。また、画素電極１７ｉｂはコンタクトホール３３ｉｂを介して中継電極４７ｍに接続され、中継電極４７ｍは、画素電極１７ｉｂ下から走査信号線１６ｊおよび保持容量配線１８ｑを跨いで走査信号線１６ｍ上に到り、トランジスタ１１２ｍのドレイン電極に接続される。
本液晶パネルでは、保持容量配線１８ｐおよび容量電極６７ｉａがゲート絶縁膜を介して重なる部分に上記保持容量ｉａが形成され、保持容量配線１８ｐおよび容量電極６７ｉｂがゲート絶縁膜を介して重なる部分に上記保持容量ｉｂが形成され、保持容量配線１８ｐおよび容量電極３７ｉａがゲート絶縁膜を介して重なる部分に上記制御容量ｉｂｐが形成され、容量電極３７ｉａおよび画素電極１７ｉａが無機層間絶縁膜を介して重なる部分に上記結合容量ｉａｂが形成される。
また、保持容量配線１８ｑおよび容量電極６７ｊａがゲート絶縁膜を介して重なる部分に上記保持容量ｊａが形成され、保持容量配線１８ｑおよび容量電極６７ｊｂがゲート絶縁膜を介して重なる部分に上記保持容量ｊｂが形成され、保持容量配線１８ｑおよび容量電極３７ｊａがゲート絶縁膜を介して重なる部分に上記制御容量ｊｂｑが形成され、容量電極３７ｊａおよび画素電極１７ｊａが無機層間絶縁膜を介して重なる部分に上記結合容量ｊａｂが形成される。また、保持容量配線１８ｒおよび容量電極６７ｍａがゲート絶縁膜を介して重なる部分に上記保持容量ｍａが形成され、保持容量配線１８ｒおよび容量電極６７ｍｂがゲート絶縁膜を介して重なる部分に上記保持容量ｍｂが形成され、保持容量配線１８ｒおよび容量電極３７ｍａがゲート絶縁膜を介して重なる部分に上記制御容量ｍｂｒが形成され、容量電極３７ｍａおよび画素電極１７ｍａが無機層間絶縁膜を介して重なる部分に上記結合容量ｍａｂが形成される。
図３８は図３７の矢視断面図である。同図に示すように、アクティブマトリクス基板３では、ガラス基板３１上に保持容量配線１８ｐが形成され、これを覆うようにゲート絶縁膜４３が形成されている。なお、断面には含まれないが、ゲート絶縁膜４３の下層には、走査信号線が形成されている。ゲート絶縁膜４３の上層には、容量電極６７ｉｂ、中継配線４７ｍ・５７ｍ、容量電極３７ｉａ、データ信号線１５ｙ・１５Ｘ、および間在配線４１が形成されている。なお、断面には含まれないが、ゲート絶縁膜４３の上層には、各トランジスタの半導体層（ｉ層およびｎ＋層）、ｎ＋層に接するソース電極およびドレイン電極が形成されている。さらに、容量電極６７ｉｂおよび容量電極３７ｉａを含むメタル層を覆うように無機層間絶縁膜２５が形成され、無機層間絶縁膜２５上に、これよりも厚い有機層間絶縁膜２６が形成されている。有機層間絶縁膜２６上には画素電極１７ｉｂ・１７ｉａ・１７ＩＡが形成され、さらに、これら画素電極を覆うように配向膜９が形成されている。なお、コンタクトホール３３ｉｂの形成部では無機層間絶縁膜２５および有機層間絶縁膜２６が刳り貫かれ、画素電極１７ｉｂと中継配線４７ｍとが接触している。また、上記のように、保持容量配線１８ｐおよび容量電極６７ｉａがゲート絶縁膜４３を介して重なる部分に上記保持容量ｉａが形成され、保持容量配線１８ｐおよび容量電極３７ｉａがゲート絶縁膜４３を介して重なる部分に上記制御容量ｉｂｐが形成される。また、有機層間絶縁膜２６は、容量電極３７ｉａ上の部分が刳り貫かれている。これによって、容量電極３７ｉａと画素電極１７ｉａとが無機層間絶縁膜２５のみを介して重なり、この重なり部分に上記結合容量ｉａｂが形成される。
なお、有機層間絶縁膜の刳り貫き部分についてはフォトリソグラフィー工程でハーフ露光とすることで現像完了時に有機層間絶縁膜が薄く残膜するようにしておく一方、コンタクトホール部分については上記フォトリソグラフィー工程でフル露光することで現像完了時に有機層間絶縁膜が残らないようにしておく。ここで、ドライエッチングを行えば、有機層間絶縁膜の刳り貫き部分については（有機層間絶縁膜の）残膜が除去され（すなわち、容量電極３７ｉａ・３７ｊａ・３７ｍａ上には無機層間絶縁膜だけが残り）、コンタクトホール部分については有機層間絶縁膜下の無機層間絶縁膜が除去されることになる。
本液晶パネルでは、データ信号線１５ｙとデータ信号線１５Ｘとの間にＶｃｏｍ信号が供給される間在配線４１を設けているため、例えば画素電極１７ｉｂとデータ信号線１５Ｘとの間に生じる寄生容量に起因する両者（１７ｉｂおよび１５Ｘ）間のクロストークを低減することができ、縦シャドーの発現を抑制することができる。本液晶パネルのように画素内を２つの輝度に制御する画素分割方式では図３のような非画素分割方式よりもクロストークの影響が表示品位にシビアに反映されるため、この効果は顕著なものとなっている。
また、本液晶パネルでは、間在配線４１によって、間在配線を挟んで隣り合う２本のデータ信号線（例えば、１５ｙ・１５Ｘ）間の寄生容量に起因する両者間のクロストークを低減することができる。
〔実施の形態５〕
図３９は実施の形態５にかかるアクティブマトリクス基板の一部を示す等価回路図である。図３９のアクティブマトリクス基板では、データ信号線、走査信号線、間在配線、保持容量配線、および画素領域並びに画素領域における画素電極の配置は図７のアクティブマトリクス基板と同じである。
さらに、各画素には２つずつ画素電極が配され、画素領域１０１の画素電極１７ｉａは、走査信号線１６ｉに繋がるトランジスタ１２ｉａを介してデータ信号線１５ｘに接続され、画素領域１０１の画素電極１７ｉｂは、走査信号線１６ｉに繋がるトランジスタ１２ｉｂを介してデータ信号線１５ｙに接続され、画素領域１０２の画素電極１７ｊａは、走査信号線１６ｊに繋がるトランジスタ１２ｊａを介してデータ信号線１５ｘに接続され、画素領域１０２の画素電極１７ｊｂは、走査信号線１６ｊに繋がるトランジスタ１２ｊｂを介してデータ信号線１５ｙに接続され、画素領域１０３の画素電極１７ｍａは、走査信号線１６ｍに繋がるトランジスタ１２ｍａを介してデータ信号線１５ｘに接続され、画素領域１０３の画素電極１７ｍｂは、走査信号線１６ｍに繋がるトランジスタ１２ｍｂを介してデータ信号線１５ｙに接続され、画素領域１０４の画素電極１７ｎａは、走査信号線１６ｎに繋がるトランジスタ１２ｎａを介してデータ信号線１５ｘに接続され、画素領域１０４の画素電極１７ｎｂは、走査信号線１６ｎに繋がるトランジスタ１２ｎｂを介してデータ信号線１５ｙに接続され、画素領域１０５の画素電極１７ＩＡは、走査信号線１６ｉに繋がるトランジスタ１２ＩＡを介してデータ信号線１５Ｘに接続され、画素領域１０５の画素電極１７ＩＢは、走査信号線１６ｉに繋がるトランジスタ１２ＩＢを介してデータ信号線１５Ｙに接続され、画素領域１０６の画素電極１７ＪＡは、走査信号線１６ｊに繋がるトランジスタ１２ＪＡを介してデータ信号線１５Ｘに接続され、画素領域１０６の画素電極１７ＪＢは、走査信号線１６ｊに繋がるトランジスタ１２ＪＢを介してデータ信号線１５Ｙに接続される。
また、画素電極１７ｉａおよび保持容量配線１８ｋ間に保持容量ｉａが形成され、画素電極１７ｉｂおよび保持容量配線１８ｐ間に保持容量ｉｂが形成され、画素電極１７ｊａおよび保持容量配線１８ｐ間に保持容量ｊａが形成され、画素電極１７ｊｂおよび保持容量配線１８ｑ間に保持容量ｊｂが形成され、画素電極１７ｍａおよび保持容量配線１８ｑ間に保持容量が形成され、画素電極１７ｍｂおよび保持容量配線１８ｒ間に保持容量が形成され、画素電極１７ｎａおよび保持容量配線１８ｒ間に保持容量が形成され、画素電極１７ｎｂおよび保持容量配線１８ｓ間に保持容量が形成され、画素電極１７ＩＡおよび保持容量配線１８ｋ間に保持容量が形成され、画素電極１７ＩＢおよび保持容量配線１８ｐ間に保持容量が形成され、画素電極１７ＪＡおよび保持容量配線１８ｐ間に保持容量が形成され、画素電極１７ＪＢおよび保持容量配線１８ｑ間に保持容量が形成される。
図４０は、上記アクティブマトリクス基板を備えた本液晶パネルの駆動方法（ノーマリブラックモード）を示すタイミングチャートである。なお、Ｓｘ・Ｓｙ・ＳＸ・ＳＹはそれぞれデータ信号線１５ｘ・１５ｙ・１５Ｘ・１５Ｙに供給されるデータ信号（データ信号）を示し、Ｓｚは間在配線に供給される信号を示し、ＧＰｉ・ＧＰｊ・ＧＰｍ・ＧＰｎはそれぞれ、走査信号線１６ｉ・１６ｊ・１６ｍ・１６ｎに供給されるゲート信号を示し、Ｖｉａ・Ｖｉｂ・Ｖｊａ・Ｖｊｂ・ＶＩＡ・ＶＩＢ・Ｖｍａ・Ｖｍｂ・Ｖｎａ・Ｖｎｂは画素電極１７ｉａ・１７ｉｂ・１７ｊａ・１７ｊｂ・１７ＩＡ・１７ＩＢ・１７ｍａ・１７ｍｂ・１７ｎａ・１７ｎｂの電位を示している。
本駆動方法では、図４０に示されるように、走査信号線を１本ずつ同時選択していき、データ信号線に供給するデータ信号の極性を１フレーム期間（１Ｖ）ごとに反転させるとともに、同一水平走査期間においては、同一画素列に対応する２本のデータ信号線（１５ｘ・１５ｙあるいは１５Ｘ・１５Ｙ）に逆極性のデータ信号を供給しつつ、間在配線を挟んで隣り合う２本のデータ信号線（１５ｙ・１５Ｘ）には同極性のデータ信号を供給する。そして、間在配線には、共通電極の電位に等しい定電位信号（Ｖｃｏｍ信号）を供給する。
具体的には、連続するフレームＦ１・Ｆ２のＦ１では、Ｎ番目の水平走査期間（走査信号線１６ｉの走査期間含む）に、データ信号線１５ｘには、プラス極性のデータ信号を供給し、このデータ信号の絶対値（Ｖｃｏｍとの電位差）に対応し、これ以下の絶対値をもつマイナス極性のデータ信号をデータ信号線１５ｙに供給し、データ信号線１５Ｙには、プラス極性のデータ信号を供給し、このデータ信号の絶対値に対応し、これ以下の絶対値をもつマイナス極性のデータ信号をデータ信号線１５Ｘに供給する。同様に、（Ｎ＋１）番目の水平走査期間（走査信号線１６ｊの走査期間含む）にも、データ信号線１５ｘには、プラス極性のデータ信号を供給し、このデータ信号の絶対値に対応し、これ以下の絶対値をもつマイナス極性のデータ信号をデータ信号線１５ｙに供給し、データ信号線１５Ｙには、プラス極性のデータ信号を供給し、このデータ信号の絶対値に対応し、これ以下の絶対値をもつマイナス極性のデータ信号をデータ信号線１５Ｘに供給する。
これにより、Ｆ１では図４１に示すように、画素電極１７ｉａを含む副画素はプラス極性の明副画素、画素電極１７ｉｂを含む副画素はマイナス極性の暗副画素、画素電極１７ｊａを含む副画素はプラス極性の明副画素、画素電極１７ｊｂを含む副画素はマイナス極性の暗副画素、画素電極１７ｍａを含む副画素はプラス極性の明副画素、画素電極１７ｍｂを含む副画素はマイナス極性の暗副画素、画素電極１７ｎａを含む副画素はプラス極性の明副画素、画素電極１７ｎｂを含む副画素はマイナス極性の暗副画素、画素電極１７ＩＡを含む副画素はマイナス極性の暗副画素、画素電極１７ＩＢを含む副画素はプラス極性の明副画素となり、Ｆ１でドット反転駆動かつ明暗市松表示（行方向および列方向それぞれについて、明副画素と暗副画素が交互に並ぶような表示）が実現される。
また、フレームＦ２では、図４０に示すように、Ｎ番目の水平走査期間（走査信号線１６ｉの走査期間含む）に、データ信号線１５ｘには、マイナス極性のデータ信号を供給し、このデータ信号の絶対値（Ｖｃｏｍとの電位差）に対応し、これ以下の絶対値をもつプラス極性のデータ信号をデータ信号線１５ｙに供給し、データ信号線１５Ｙには、マイナス極性のデータ信号を供給し、このデータ信号の絶対値に対応し、これ以下の絶対値をもつプラス極性のデータ信号をデータ信号線１５Ｘに供給する。同様に、（Ｎ＋１）番目の水平走査期間（走査信号線１６ｊの走査期間含む）にも、データ信号線１５ｘには、マイナス極性のデータ信号を供給し、このデータ信号の絶対値に対応し、これ以下の絶対値をもつプラス極性のデータ信号をデータ信号線１５ｙに供給し、データ信号線１５Ｙには、マイナス極性のデータ信号を供給し、このデータ信号の絶対値に対応し、これ以下の絶対値をもつプラス極性のデータ信号をデータ信号線１５Ｘに供給する。
これによりＦ２では、画素電極１７ｉａを含む副画素はマイナス極性の明副画素、画素電極１７ｉｂを含む副画素はプラス極性の暗副画素、画素電極１７ｊａを含む副画素はマイナス極性の明副画素、画素電極１７ｊｂを含む副画素はプラス極性の暗副画素、画素電極１７ＩＡを含む副画素はプラス極性の暗副画素、画素電極１７ＩＢを含む副画素はマイナス極性の明副画素、画素電極１７ｍａを含む副画素はマイナス極性の明副画素、画素電極１７ｍｂを含む副画素はプラス極性の暗副画素、画素電極１７ｎａを含む副画素はマイナス極性の明副画素、画素電極１７ｎｂを含む副画素はプラス極性の暗副画素となり、Ｆ２でもドット反転駆動かつ明暗市松表示（行方向および列方向それぞれについて、明副画素と暗副画素が交互に並ぶような表示）が実現される。
本液晶パネルでは明・暗副画素によって中間調を表示することができるため、視野角特性を高めることができる。なお、明・暗副画素それぞれにデータ信号が用意されるため、明・暗副画素の輝度をより正確に制御することができる。また、明暗市松表示によって、明副画素あるいは暗副画素が連続して並ぶことで生じる縞状のムラを抑制することができる。
なお、図３９のアクティブマトリクス基板につき、データ信号線に供給するデータ信号の極性を１水平走査期間（１Ｈ）ごとに反転させるとともに、同一水平走査期間においては、同一画素列に対応する２本のデータ信号線（１５ｘ・１５ｙあるいは１５Ｘ・１５Ｙ）に同極性のデータ信号を供給し、間在配線を挟んで隣り合う２本のデータ信号線（１５ｙ・１５Ｘ）には同極性のデータ信号を供給してもよい。こうすれば、プラス極性の明副画素とほぼ同数マイナス極性の明副画素が存在するとともに、プラス極性の暗副画素とほぼ同数のマイナス極性の暗副画素が存在するようになり、図４１の場合よりもフリッカを低減することができる。
図４２は、図３９のアクティブマトリクス基板を備えた液晶パネルの一部を示す平面図である。図４２では、その見易さのために、カラーフィルタ基板（対向基板）側の部材を省略してアクティブマトリクス基板の部材のみ記載している。なお、データ信号線、走査信号線、間在配線、保持容量配線、および画素領域並びに画素領域における画素電極の配置は図１３の液晶パネルと同じである。
そして、走査信号線１６ｉがトランジスタ１２ｉａのゲート電極として機能し、トランジスタ１２ｉａのソース電極はデータ信号線１５ｘに接続され、ドレイン電極はドレイン引き出し電極２７ｉａを介して容量電極３７ｉａに接続されている。容量電極３７ｉａは保持容量配線１８ｐ上に位置し、２個のコンタクトホール１１ｉａを介して画素電極１７ｉａに接続されている。また、走査信号線１６ｉがトランジスタ１２ｉｂのゲート電極として機能し、トランジスタ１２ｉｂのソース電極はデータ信号線１５ｙに接続され、ドレイン電極はドレイン引き出し電極２７ｉｂを介して容量電極３７ｉｂに接続されている。容量電極３７ｉｂは保持容量配線１８ｑ上に位置し、２個のコンタクトホール１１ｉｂを介して画素電極１７ｉｂに接続されている。
また、走査信号線１６ｊがトランジスタ１２ｊａのゲート電極として機能し、トランジスタ１２ｊａのソース電極はデータ信号線１５ｘに接続され、ドレイン電極はドレイン引き出し電極２７ｊａを介して容量電極３７ｊａに接続されている。容量電極３７ｊａは保持容量配線１８ｐ上に位置し、２個のコンタクトホール１１ｊａを介して画素電極１７ｊａに接続されている。また、走査信号線１６ｊがトランジスタ１２ｊｂのゲート電極として機能し、トランジスタ１２ｊｂのソース電極はデータ信号線１５ｙに接続され、ドレイン電極はドレイン引き出し電極２７ｊｂを介して容量電極３７ｊｂに接続されている。容量電極３７ｊｂは保持容量配線１８ｑ上に位置し、２個のコンタクトホール１１ｊｂを介して画素電極１７ｊｂに接続されている。
同様に、走査信号線１６ｉがトランジスタ１２ＩＡのゲート電極として機能し、トランジスタ１２ＩＡのソース電極はデータ信号線１５Ｘに接続され、ドレイン電極はドレイン引き出し電極２７ＩＡを介して容量電極３７ＩＡに接続されている。容量電極３７ＩＡは保持容量配線１８ｐ上に位置し、２個のコンタクトホール１１ＩＡを介して画素電極１７ＩＡに接続されている。また、走査信号線１６ｉがトランジスタ１２ＩＢのゲート電極として機能し、トランジスタ１２ＩＢのソース電極はデータ信号線１５Ｙに接続され、ドレイン電極はドレイン引き出し電極２７ＩＢを介して容量電極３７ＩＢに接続されている。容量電極３７ＩＢは保持容量配線１８ｑ上に位置し、２個のコンタクトホール１１ＩＢを介して画素電極１７ＩＢに接続されている。
また、走査信号線１６ｊがトランジスタ１２ＪＡのゲート電極として機能し、トランジスタ１２ＪＡのソース電極はデータ信号線１５Ｘに接続され、ドレイン電極はドレイン引き出し電極２７ＪＡを介して容量電極３７ＪＡに接続されている。容量電極３７ＪＡは保持容量配線１８ｐ上に位置し、２個のコンタクトホール１１ＪＡを介して画素電極１７ＪＡに接続されている。
本液晶パネルでは、保持容量配線１８ｋおよび容量電極３７ｉａがゲート絶縁膜を介して重なる部分に上記保持容量ｉａが形成され、保持容量配線１８ｐおよび容量電極３７ｉｂがゲート絶縁膜を介して重なる部分に上記保持容量ｉｂが形成され、保持容量配線１８ｐおよび容量電極３７ｊａがゲート絶縁膜を介して重なる部分に上記保持容量ｊａが形成され、保持容量配線１８ｑおよび容量電極３７ｊｂがゲート絶縁膜を介して重なる部分に上記保持容量ｊｂが形成される。
本液晶パネルでは、データ信号線１５ｙとデータ信号線１５Ｘとの間にＶｃｏｍ信号が供給される間在配線４１を設けているため、例えば画素電極１７ｉａとデータ信号線１５Ｘとの間に生じる寄生容量に起因する両者（１７ｉａおよび１５Ｘ）間のクロストークを低減することができ、縦シャドーの発現を抑制することができる。図４３は本液晶パネルを駆動したときの等電位線（ＬＶＭは−０．５Ｖ線、ＬＶＰは＋０．５Ｖ線）を示しているが、同図では自画素の画素電極（１７ｉａ）上から隣接画素に対応するデータ信号線（１５Ｘ）上に等電位線が流れておらず、上記のクロストーク低減効果（シールド効果）は明らかである。なお、上記寄生容量の値は、例えば４割程度低減されている。本液晶パネルのように画素内を２つの輝度に制御する画素分割方式では図３のような非画素分割方式よりもクロストークの影響が表示品位にシビアに反映されるため、この効果は顕著なものとなっている。
また、本液晶パネルでは、間在配線４１によって、間在配線を挟んで隣り合う２本のデータ信号線（例えば、１５ｙ・１５Ｘ）間の寄生容量に起因する両者間のクロストークを低減することができる。なお、この寄生容量の値は、例えば５割程度低減される。
〔実施の形態６〕
図４４は実施の形態６にかかるアクティブマトリクス基板の一部を示す等価回路図である。図４４に示すように、本アクティブマトリクス基板では、データ信号線１５ｘ・１５ｙ・１５Ｘ・１５Ｙがこの順に並べられ、行方向（図中左右方向）に延伸する走査信号線１６ｉ・１６ｊ・１６ｍ・１６ｎがこの順に並べられ、データ信号線１５ｘ・１５ｙおよび走査信号線１６ｉの交差部に対応して画素領域１０1が設けられ、データ信号線１５ｘ・１５ｙおよび走査信号線１６ｊの交差部に対応して画素領域１０２が設けられ、データ信号線１５ｘ・１５ｙおよび走査信号線１６ｍの交差部に対応して画素領域１０３が設けられ、データ信号線１５Ｘ・１５ｙおよび走査信号線１６ｎの交差部に対応して画素領域１０４が設けられ、データ信号線１５Ｘ・１５Ｙおよび走査信号線１６ｉの交差部に対応して画素領域１０５が設けられ、データ信号線１５Ｘ・１５Ｙおよび走査信号線１６ｊの交差部に対応して画素領域１０６が設けられ、データ信号線１５Ｘ・１５Ｙおよび走査信号線１６ｍの交差部に対応して画素領域１０７が設けられ、データ信号線１５Ｘ・１５Ｙおよび走査信号線１６ｎの交差部に対応して画素領域１０８が設けられ、画素領域１０１・１０５に対応して保持容量配線１８ｐが設けられ、画素領域１０２・１０６に対応して保持容量配線１８ｑが設けられ、画素領域１０３・１０７に対応して保持容量配線１８ｒが設けられ、画素領域１０４・１０８に対応して保持容量配線１８ｓが設けられている。
ここで、データ信号線１５ｘ・１５ｙは、画素領域１０１〜１０４を含む画素領域列αに対応して設けられ、データ信号線１５Ｘ・１５Ｙは画素領域１０１〜１０４を含む画素領域列βに対応して設けられ、データ信号線１５ｙとデータ信号線１５Ｘとの間に、Ｖｃｏｍ信号が供給される間在配線４１が設けられている。
さらに、各画素領域には１つの櫛形の画素電極とこれに対応する共通電極ｃｏｍとが配され、画素領域１０１の画素電極１７ｉは、走査信号線１６ｉに繋がるトランジスタ１２ｉを介してデータ信号線１５ｘに接続され、画素領域１０２の画素電極１７ｊは、走査信号線１６ｊに繋がるトランジスタ１２ｊを介してデータ信号線１５ｙに接続され、画素領域１０３の画素電極１７ｍは、走査信号線１６ｍに繋がるトランジスタ１２ｍを介してデータ信号線１５ｘに接続され、画素領域１０４の画素電極１７ｎは、走査信号線１６ｎに繋がるトランジスタ１２ｎを介してデータ信号線１５ｙに接続され、画素領域１０５の画素電極１７Ｉは、走査信号線１６ｉに繋がるトランジスタ１２Ｉを介してデータ信号線１５Ｘに接続され、画素領域１０６の画素電極１７Ｊは、走査信号線１６ｊに繋がるトランジスタ１２Ｊを介してデータ信号線１５Ｙに接続され、画素領域１０７の画素電極１７Ｍは、走査信号線１６ｍに繋がるトランジスタ１２Ｍを介してデータ信号線１５Ｘに接続され、画素領域１０８の画素電極１７Ｎは、走査信号線１６ｎに繋がるトランジスタ１２Ｎを介してデータ信号線１５Ｙに接続される。すなわち、画素領域列αの偶数番目となる各画素領域（１０２・１０４）の画素電極が接続するデータ信号線１５ｙと、画素領域列βの奇数番目となる画素領域（１０５・１０７）の画素電極が接続するデータ信号線１５Ｘとが、間在配線４１を挟んで隣り合うことになる。
また、画素領域１０１の画素電極１７ｉおよび画素領域１０５の画素電極１７Ｉが接続される走査信号線１６ｉと、画素領域１０２の画素電極１７ｊおよび画素領域１０６の画素電極１７Ｊが接続される走査信号線１６ｉとがパネル内あるいはパネル外で接続され、両者（１６ｉ・１６ｊ）は同時選択される（後述）。また、画素領域１０３の画素電極１７ｍおよび画素領域１０７の画素電極１７Ｍが接続される走査信号線１６ｍと、画素領域１０４の画素電極１７ｎおよび画素領域１０８の画素電極１７Ｎが接続される走査信号線１６ｎとがパネル内あるいはパネル外で接続され、両者（１６ｍ・１６ｎ）は同時選択される（後述）。
また、保持容量配線１８ｐおよび画素電極１７ｉ間に保持容量ｉが形成され、共通電極ｃｏｍおよび画素電極１７ｉ間に配向容量ｉｃが形成され、保持容量配線１８ｑおよび画素電極１７ｊ間に保持容量ｊが形成され、共通電極ｃｏｍおよび画素電極１７ｊ間に配向容量ｊｃが形成され、保持容量配線１８ｐおよび画素電極１７Ｉ間に保持容量Ｉが形成され、共通電極ｃｏｍおよび画素電極１７Ｉ間に配向容量Ｉｃが形成され、保持容量配線１８ｑおよび画素電極１７Ｊ間に保持容量Ｊが形成され、共通電極ｃｏｍおよび画素電極１７Ｊ間に配向容量Ｊｃが形成される。
図４５は、上記アクティブマトリクス基板を備えた本液晶パネルの駆動方法（ノーマリブラックモード）を示すタイミングチャートである。なお、Ｓｘ・Ｓｙ・ＳＸ・ＳＹはそれぞれデータ信号線１５ｘ・１５ｙ・１５Ｘ・１５Ｙに供給されるデータ信号（データ信号）を示し、Ｓｚは間在配線に供給される信号を示し、ＧＰｉ・ＧＰｊ・ＧＰｍ・ＧＰｎはそれぞれ、走査信号線１６ｉ・１６ｊ・１６ｍ・１６ｎに供給されるゲート信号を示し、Ｖｉ・Ｖｊ・ＶＩ・ＶＪ・Ｖｍ・Ｖｎは画素電極１７ｉ・１７ｊ・１７Ｉ・１７Ｊ・１７ｍ・１７ｎの電位を示している。
本駆動方法では、図４５に示されるように、走査信号線を２本ずつ同時選択していき、データ信号線に供給するデータ信号の極性を１フレーム期間（１Ｖ）ごとに反転させるとともに、同一水平走査期間においては、同一画素列に対応する２本のデータ信号線（１５ｘ・１５ｙあるいは１５Ｘ・１５Ｙ）に逆極性のデータ信号を供給しつつ、間在配線を挟んで隣り合う２本のデータ信号線（１５ｙ・１５Ｘ）には同極性のデータ信号を供給する。そして、間在配線には、共通電極の電位に等しい定電位信号（Ｖｃｏｍ信号）を供給する。
具体的には、連続するフレームＦ１・Ｆ２のＦ１では、データ信号線１５ｘおよびデータ信号線１５Ｙそれぞれに、Ｎ番目の水平走査期間（走査信号線１６ｉ・１６ｊの走査期間含む）にプラス極性のデータ信号を供給して、（Ｎ＋１）番目の水平走査期間（走査信号線１６ｍ・１６ｎの走査期間含む）にもプラス極性のデータ信号を供給し、データ信号線１５ｙおよびデータ信号線１５Ｘそれぞれに、Ｎ番目の水平走査期間（走査信号線１６ｉ・１６ｊの走査期間含む）にマイナス極性のデータ信号を供給して、（Ｎ＋１）番目の水平走査期間（走査信号線１６ｍ・１６ｎの走査期間含む）にもマイナス極性のデータ信号を供給する。
これにより、本液晶パネルを駆動すると、図４６に示すように、画素電極１７ｉを含む画素はプラス極性、画素電極１７ｊを含む画素はマイナス極性、画素電極１７ｍを含む画素はプラス極性、画素電極１７ｎを含む画素はマイナス極性、画素電極１７Ｉを含む画素はマイナス極性、画素電極１７Ｊを含む画素はプラス極性となり、Ｆ１でドット反転駆動が実現される。
なお、Ｆ２では、データ信号線１５ｘおよびデータ信号線１５Ｙそれぞれに、Ｎ番目の水平走査期間（走査信号線１６ｉ・１６ｊの走査期間含む）にマイナス極性のデータ信号を供給して、（Ｎ＋１）番目の水平走査期間（走査信号線１６ｍ・１６ｎの走査期間含む）にもマイナス極性のデータ信号を供給し、データ信号線１５ｙおよびデータ信号線１５Ｘそれぞれに、Ｎ番目の水平走査期間（走査信号線１６ｉ・１６ｊの走査期間含む）にプラス極性のデータ信号を供給して、（Ｎ＋１）番目の水平走査期間（走査信号線１６ｍ・１６ｎの走査期間含む）にもプラス極性のデータ信号を供給する。これにより、画素電極１７ｉはマイナス極性、画素電極１７ｊはプラス極性、画素電極１７ｍはマイナス極性、画素電極１７ｎはプラス極性、画素電極１７Ｉはプラス極性、画素電極１７Ｊはマイナス極性となり、Ｆ２でもドット反転駆動が実現される。
図４７は、図４４のアクティブマトリクス基板を備えた液晶パネルの一部を示す平面図である。図４７では、その見易さのために、カラーフィルタ基板（対向基板）側の部材を省略してアクティブマトリクス基板の部材のみ記載している。
本液晶パネルでは、一対（２本）のデータ信号線１５ｘ・１５ｙと、一対（２本）のデータ信号線１５Ｘ・１５Ｙとが、データ信号線１５ｙおよびデータ信号線１５Ｘが隣り合うように設けられ、データ信号線１５ｙとデータ信号線１５Ｘとの間に間在配線４１が配され、各データ信号線と直交するように、走査信号線１６ｉおよび走査信号線１６ｊが設けられ、データ信号線１５ｘおよび走査信号線１６ｉの交差部近傍にトランジスタ１２ｉが設けられ、データ信号線１５ｙおよび走査信号線１６ｊの交差部近傍にトランジスタ１２ｊが設けられ、データ信号線１５Ｘおよび走査信号線１６ｉの交差部近傍にトランジスタ１２Ｉが設けられ、データ信号線１５Ｙおよび走査信号線１６ｊの交差部近傍にトランジスタ１２Ｊが設けられている。
また、走査信号線１６ｉの走査方向上流側の領域上であって間在配線４１の一方側の領域上となる部分に、櫛型の画素電極１７ｉとこれに嵌め合うような櫛型の共通電極１７ｉｚとが設けられ、走査信号線１６ｉの走査方向上流側の領域上であって間在配線４１の他方側の領域上となる部分に、櫛型の画素電極１７Ｉとこれに嵌め合うような櫛型の共通電極１７ＩＺとが設けられ、走査信号線１６ｊの走査方向上流側の領域上であって間在配線４１の一方側の領域上となる部分に、櫛型の画素電極１７ｊとこれと嵌め合うような櫛型の共通電極１７ｊｚとが設けられ、走査信号線１６ｊの走査方向上流側の領域上であって間在配線４１の他方側の領域上となる部分に、櫛型の画素電極１７Ｊとこれと嵌め合うよな櫛型の共通電極１７ＪＺとが設けられている。なお、櫛型の画素電極１７ｉ・１７ｊ・１７Ｉ・１７Ｊはそれぞれ、平面的に視て走査信号線の近傍に位置する根元部と該根元部から列方向に伸びる歯部とからなり、画素電極１７ｉの根元部および画素電極１７Ｉの根元部に重なるように保持容量配線１８ｐが設けられ、画素電極１７ｊの根元部および画素電極１７Ｊの根元部に重なるように保持容量配線１８ｑが設けられている。
また、共通電極１７ｉｚはデータ信号線１５ｘ・１５ｙに重なり、共通電極１７ｊｚもデータ信号線１５ｘ・１５ｙに重なり、共通電極１７ＩＺはデータ信号線１５Ｘ・１５Ｙに重なり、共通電極１７ＪＺもデータ信号線１５Ｘ・１５Ｙに重なっている。また、間在配線４１は、画素電極１７ｉｚおよび画素電極１７Ｉｚの間隙下並びに画素電極１７ｊｚおよび画素電極１７ＪＺの間隙下を通っている。
そして、走査信号線１６ｉがトランジスタ１２ｉのゲート電極として機能し、トランジスタ１２ｉのソース電極はデータ信号線１５ｘに接続され、ドレイン電極はドレイン引き出し電極を介して容量電極３７ｉに接続されている。容量電極３７ｉは保持容量配線１８ｐ上に位置し、２個のコンタクトホール１１ｉを介して画素電極１７ｉの根元部に接続され、さらに、共通電極１７ｉｚがコンタクトホール１１１ｉを介して保持容量配線１８ｐに接続されている。また、走査信号線１６ｊがトランジスタ１２ｊのゲート電極として機能し、トランジスタ１２ｊのソース電極はデータ信号線１５ｙに接続され、ドレイン電極はドレイン引き出し電極を介して容量電極３７ｊに接続されている。容量電極３７ｊは保持容量配線１８ｑ上に位置し、２個のコンタクトホール１１ｊを介して画素電極１７ｊの根元部に接続され、さらに、共通電極１７ｊｚがコンタクトホール１１１ｊを介して保持容量配線１８ｑに接続されている。
同様に、走査信号線１６Ｉがトランジスタ１２Ｉのゲート電極として機能し、トランジスタ１２Ｉのソース電極はデータ信号線１５Ｘに接続され、ドレイン電極はドレイン引き出し電極を介して容量電極３７Ｉに接続されている。容量電極３７Ｉは保持容量配線１８ｐ上に位置し、２個のコンタクトホール１１Ｉを介して画素電極１７Ｉの根元部に接続され、さらに、共通電極１７ＩＺがコンタクトホール１１１Ｉを介して保持容量配線１８ｐに接続されている。また、走査信号線１６Ｊがトランジスタ１２Ｊのゲート電極として機能し、トランジスタ１２Ｊのソース電極はデータ信号線１５Ｙに接続され、ドレイン電極はドレイン引き出し電極を介して容量電極３７Ｊに接続されている。容量電極３７Ｊは保持容量配線１８ｑ上に位置し、２個のコンタクトホール１１Ｊを介して画素電極１７Ｊの根元部に接続され、さらに、共通電極１７ＪＺがコンタクトホール１１１Ｊを介して保持容量配線１８ｑに接続されている。
本液晶パネルでは、保持容量配線１８ｐおよび容量電極３７ｉがゲート絶縁膜を介して重なる部分に上記保持容量ｉが形成され、保持容量配線１８ｑおよび容量電極３７ｊがゲート絶縁膜を介して重なる部分に上記保持容量ｊが形成され、保持容量配線１８ｐおよび容量電極３７Ｉがゲート絶縁膜を介して重なる部分に上記保持容量Ｉが形成され、保持容量配線１８ｑおよび容量電極３７Ｊがゲート絶縁膜を介して重なる部分に上記保持容量Ｊが形成される。
図４８は図４７の矢視断面図である。同図に示すように、本液晶パネルは、アクティブマトリクス基板３と、これに対向するカラーフィルタ基板３０と、両基板（３・３０）間に配される液晶層４０とを備える。アクティブマトリクス基板３では、ガラス基板３１上に保持容量配線１８ｐが形成され、これを覆うようにゲート絶縁膜４３が形成されている。
なお、断面には含まれないが、ゲート絶縁膜４３の下層には、走査信号線が形成されている。ゲート絶縁膜４３の上層には、容量電極３７ｉ、データ信号線１５ｙ、間在配線４１、およびデータ信号線１５Ｘが形成されている。なお、断面には含まれないが、ゲート絶縁膜４３の上層には、各トランジスタの半導体層（ｉ層およびｎ＋層）と、ｎ＋層に接するソース電極およびドレイン電極が形成されている。さらに、各データ信号線および間在配線４１を含むメタル層を覆うように無機層間絶縁膜２５が形成され、無機層間絶縁膜２５上に、これよりも厚い有機層間絶縁膜２６が形成されている。有機層間絶縁膜２６上には画素電極１７ｉ・１７Ｉおよび共通電極１７ｉｚが形成され、さらに、これら画素電極および共通電極を覆うように配向膜９が形成されている。なお、コンタクトホール１１ｉの形成部では無機層間絶縁膜２５および有機層間絶縁膜２６が刳り貫かれ、画素電極１７ｉと容量電極３７ｉとが接触している。また、コンタクトホール１１１ｉの形成部ではゲート絶縁膜４３、無機層間絶縁膜２５および有機層間絶縁膜２６が刳り貫かれ、共通電極１７ｉｚと保持容量配線１８ｐとが接触している。また、上記のように、保持容量配線１８ｐおよび容量電極３７ｉがゲート絶縁膜４３を介して重なる部分に上記保持容量ｉが形成されている。
一方、カラーフィルタ基板３０では、ガラス基板３２上にブラックマトリクス１３および着色層（カラーフィルタ層）１４が形成され、これを覆うように配向膜１９が形成されている。
図４７の液晶パネルでは共通電極が櫛型の画素電極と同層に形成されているがこれに限定されない。共通電極をデータ信号線や間在配線と同層に形成することもできる。図４９に示す液晶パネルでは、ベタ状の共通電極１７ｉｚを櫛型の画素電極１７ｉと対向するように透明導電体（ＩＴＯ，ＩＺＯ，ＺｎＯなど）層に設け、ベタ状の共通電極１７ｊｚを櫛形の画素電極１７ｊと対向するように透明導電体層に設け、ベタ状の共通電極１７ＩＺを櫛型の画素電極１７Ｉと対向するように透明導電体層に設け、ベタ状の共通電極１７ＪＺを櫛型の画素電極１７Ｊと対向するように透明導電体層に設けている。
なお、本液晶パネルでは画素電極１７ｉはデータ信号線１５ｘ・１５ｙに重なり、画素電極１７ｊもデータ信号線１５ｘ・１５ｙに重なり、画素電極１７Ｉはデータ信号線１５Ｘ・１５Ｙに重なり、画素電極１７Ｊもデータ信号線１５Ｘ・１５Ｙに重なっている。
図５０は図４９の矢視断面図である。同図に示すように、アクティブマトリクス基板３では、ガラス基板３１上に保持容量配線１８ｐが形成され、これを覆うようにゲート絶縁膜４３が形成されている。ゲート絶縁膜４３の上層には、容量電極３７ｉ、共通電極１７ｉｚ、データ信号線１５ｙ、間在配線４１、およびデータ信号線１５Ｘが形成されている。さらに、共通電極１７ｉｚおよび間在配線４１を含むメタル層を覆うように無機層間絶縁膜２５が形成され、無機層間絶縁膜２５上に、これよりも厚い有機層間絶縁膜２６が形成されている。有機層間絶縁膜２６上には画素電極１７ｉ・１７Ｉが形成され、さらに、これら画素電極を覆うように配向膜９が形成されている。なお、コンタクトホール１１ｉの形成部では無機層間絶縁膜２５および有機層間絶縁膜２６が刳り貫かれ、画素電極１７ｉと容量電極３７ｉとが接触している。また、コンタクトホール１１１ｉの形成部ではゲート絶縁膜４３が刳り貫かれ、共通電極１７ｉｚと保持容量配線１８ｐとが接触している。
なお、上記各実施の形態では、間在配線４１をゲート絶縁膜４３上でデータ信号線１５ｙ・１５Ｘの間隙となる部分に設けているがこれに限定されない。例えば、間在配線４１を、無機層間絶縁膜２５上でかつデータ信号線１５ｙ・１５Ｘの間隙上となる部分に設けることもできるし、無機層間絶縁膜２６上でかつデータ信号線１５ｙ・１５Ｘの間隙上となる部分に設けることもできるし、ゲート絶縁膜を２層にしてこれら２層に挟まれ、かつデータ信号線１５ｙ・１５Ｘの間隙下となる部分に設けることもできる。
本実施の形態では、以下のようにして、本液晶表示ユニットおよび液晶表示装置を構成する。すなわち、本液晶パネルの両面に、２枚の偏光板Ａ・Ｂを、偏光板Ａの偏光軸と偏光板Ｂの偏光軸とが互いに直交するように貼り付ける。なお、偏光板には必要に応じて、光学補償シート等を積層してもよい。次に、図５１（ａ）に示すように、ドライバ（ゲートドライバ２０２、ソースドライバ２０１）を接続する。ここでは、一例として、ドライバをＴＣＰ方式による接続について説明する。まず、液晶パネルの端子部にＡＣＦを仮圧着する。ついで、ドライバが乗せられたＴＣＰをキャリアテープから打ち抜き、パネル端子電極に位置合わせし、加熱、本圧着を行う。その後、ドライバＴＣＰ同士を連結するための回路基板２０３（ＰＷＢ）とＴＣＰの入力端子とをＡＣＦで接続する。これにより、液晶表示ユニット２００が完成する。その後、図５１（ｂ）に示すように、液晶表示ユニットの各ドライバ（２０１・２０２）に、回路基板２０３を介して表示制御回路２０９を接続し、照明装置（バックライトユニット）２０４と一体化することで、液晶表示装置２１０となる。
図５２は、本液晶表示装置の構成を示すブロック図である。同図に示されるように、本液晶表示装置は、表示部（液晶パネル）と、ソースドライバ（ＳＤ）と、ゲートドライバ（ＧＤ）と、表示制御回路とを備えている。ソースドライバはデータ信号線を駆動し、ゲートドライバは走査信号線を駆動し、表示制御回路は、ソースドライバおよびゲートドライバを制御する。なお、必要に応じて保持容量配線（Ｃｓ配線）を駆動する保持容量配線駆動回路を設けてもよい。
表示制御回路は、外部の信号源（例えばチューナ）から、表示すべき画像を表すデジタルビデオ信号Ｄｖと、当該デジタルビデオ信号Ｄｖに対応する水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹと、表示動作を制御するための制御信号Ｄｃとを受け取る。また、表示制御回路は、受け取ったこれらの信号Ｄｖ，ＨＳＹ，ＶＳＹ，Ｄｃに基づき、そのデジタルビデオ信号Ｄｖの表す画像を表示部に表示させるための信号として、データスタートパルス信号ＳＳＰと、データクロック信号ＳＣＫと、表示すべき画像を表すデジタル画像信号ＤＡ（ビデオ信号Ｄｖに対応する信号）と、ゲートスタートパルス信号ＧＳＰと、ゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号（走査信号出力制御信号）ＧＯＥとを生成し、これらを出力する。
より詳しくは、ビデオ信号Ｄｖを内部メモリで必要に応じてタイミング調整等を行った後に、デジタル画像信号ＤＡとして表示制御回路から出力し、そのデジタル画像信号ＤＡの表す画像の各画素に対応するパルスからなる信号としてデータクロック信号ＳＣＫを生成し、水平同期信号ＨＳＹに基づき１水平走査期間毎に所定期間だけハイレベル（Ｈレベル）となる信号としてデータスタートパルス信号ＳＳＰを生成し、垂直同期信号ＶＳＹに基づき１フレーム期間（１垂直走査期間）毎に所定期間だけＨレベルとなる信号としてゲートスタートパルス信号ＧＳＰを生成し、水平同期信号ＨＳＹに基づきゲートクロック信号ＧＣＫを生成し、水平同期信号ＨＳＹおよび制御信号Ｄｃに基づきゲートドライバ出力制御信号ＧＯＥを生成する。
上記のようにして表示制御回路において生成された信号のうち、デジタル画像信号ＤＡ、データ信号（データデータ信号）の極性を制御する極性反転信号ＰＯＬ、データスタートパルス信号ＳＳＰ、およびデータクロック信号ＳＣＫは、ソースドライバに入力され、ゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとゲートドライバ出力制御信号ＧＯＥとは、ゲートドライバに入力される。
ソースドライバは、デジタル画像信号ＤＡ、データクロック信号ＳＣＫ、データスタートパルス信号ＳＳＰ、および極性反転信号ＰＯＬに基づき、デジタル画像信号ＤＡの表す画像の各走査信号線における画素値に相当するアナログ電位（データ信号）を１水平走査期間毎に順次生成し、これらのデータ信号をデータ信号線に出力する。
ゲートドライバは、ゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号ＧＯＥとに基づき、ゲート信号を生成し、これらを走査信号線に出力し、これによって走査信号線を選択的に駆動する。
上記のようにソースドライバおよびゲートドライバにより表示部（液晶パネル）のデータ信号線および走査信号線が駆動されることで、選択された走査信号線に接続されたトランジスタ（ＴＦＴ）を介して、データ信号線から画素電極にデータ信号が書き込まれる。これにより各副画素の液晶層に電圧が印加され、これによってバックライトからの光の透過量が制御され、デジタルビデオ信号Ｄｖの示す画像が表示される。
次に、本液晶表示装置をテレビジョン受信機に適用するときの一構成例について説明する。図５３は、テレビジョン受信機用の液晶表示装置８００の構成を示すブロック図である。液晶表示装置８００は、液晶表示ユニット８４と、Ｙ／Ｃ分離回路８０と、ビデオクロマ回路８１と、Ａ／Ｄコンバータ８２と、液晶コントローラ８３と、バックライト駆動回路８５と、バックライト８６と、マイコン（マイクロコンピュータ）８７と、階調回路８８とを備えている。なお、液晶表示ユニット８４は、液晶パネルと、これを駆動するためのソースドライバおよびゲートドライバとで構成される。
上記構成の液晶表示装置８００では、まず、テレビジョン信号としての複合カラー映像信号Ｓｃｖが外部からＹ／Ｃ分離回路８０に入力され、そこで輝度信号と色信号に分離される。これらの輝度信号と色信号は、ビデオクロマ回路８１にて光の３原色に対応するアナログＲＧＢ信号に変換され、さらに、このアナログＲＧＢ信号はＡ／Ｄコンバータ８２により、デジタルＲＧＢ信号に変換される。このデジタルＲＧＢ信号は液晶コントローラ８３に入力される。また、Ｙ／Ｃ分離回路８０では、外部から入力された複合カラー映像信号Ｓｃｖから水平および垂直同期信号も取り出され、これらの同期信号もマイコン８７を介して液晶コントローラ８３に入力される。
液晶表示ユニット８４には、液晶コントローラ８３からデジタルＲＧＢ信号が、上記同期信号に基づくタイミング信号と共に所定のタイミングで入力される。また、階調回路８８では、カラー表示の３原色Ｒ，Ｇ，Ｂそれぞれの階調電位が生成され、それらの階調電位も液晶表示ユニット８４に供給される。液晶表示ユニット８４では、これらのＲＧＢ信号、タイミング信号および階調電位に基づき内部のソースドライバやゲートドライバ等により駆動用信号（データ信号、ゲート信号等）が生成され、それらの駆動用信号に基づき、内部の液晶パネルにカラー画像が表示される。なお、この液晶表示ユニット８４によって画像を表示するには、液晶表示ユニット内の液晶パネルの後方から光を照射する必要があり、この液晶表示装置８００では、マイコン８７の制御の下にバックライト駆動回路８５がバックライト８６を駆動することにより、液晶パネルの裏面に光が照射される。上記の処理を含め、システム全体の制御はマイコン８７が行う。なお、外部から入力される映像信号（複合カラー映像信号）としては、テレビジョン放送に基づく映像信号のみならず、カメラにより撮像された映像信号や、インターネット回線を介して供給される映像信号なども使用可能であり、この液晶表示装置８００では、様々な映像信号に基づいた画像表示が可能である。
液晶表示装置８００でテレビジョン放送に基づく画像を表示する場合には、図５４に示すように、液晶表示装置８００にチューナ部９０が接続され、これによって本テレビジョン受像機７０１が構成される。このチューナ部９０は、アンテナ（不図示）で受信した受信波（高周波信号）の中から受信すべきチャンネルの信号を抜き出して中間周波信号に変換し、この中間周波数信号を検波することによってテレビジョン信号としての複合カラー映像信号Ｓｃｖを取り出す。この複合カラー映像信号Ｓｃｖは、既述のように液晶表示装置８００に入力され、この複合カラー映像信号Ｓｃｖに基づく画像が該液晶表示装置８００によって表示される。
図５５は、本テレビジョン受像機の一構成例を示す分解斜視図である。同図に示すように、本テレビジョン受像機７０１は、その構成要素として、液晶表示装置８００の他に第１筐体８０１および第２筐体８０６を有しており、液晶表示装置８００を第１筐体８０１と第２筐体８０６とで包み込むようにして挟持した構成となっている。第１筐体８０１には、液晶表示装置８００で表示される画像を透過させる開口部８０１ａが形成されている。また、第２筐体８０６は、液晶表示装置８００の背面側を覆うものであり、当該表示装置８００を操作するための操作用回路８０５が設けられると共に、下方に支持用部材８０８が取り付けられている。
本アレイ基板は、複数の走査信号線とデータ信号が供給される複数のデータ信号線とを備え、隣り合う第１および第２画素領域列それぞれに複数の画素領域が含まれ、第１および第２画素領域列それぞれに対応して複数本ずつデータ信号線が設けられたアレイ基板であって、一方が第１画素領域列に対応して設けられたデータ信号線で、他方が第２画素領域列に対応して設けられたデータ信号線である２本の隣り合うデータ信号線の間隙または該間隙下あるいは該間隙上に、データ信号とは別の信号が供給される間在配線が設けられていることを特徴とする。
本アレイ基板（例えば、アクティブマトリクス基板）を備えた表示装置（例えば、液晶表示装置）を駆動する場合には、上記間在配線にデータ信号とは別の信号（例えば、定電位信号や周期的に極性が反転する信号）を供給する。これにより、画素とその隣接画素に対応するデータ信号線との間のクロストークを低減することができ、表示品位を高めることができる。
本アレイ基板においては、上記第１および第２画素領域列それぞれに対応して２本ずつデータ信号線が設けられ、各画素領域には１つ以上の画素電極が含まれ、第１画素領域列に含まれる１つの画素電極は、トランジスタを介して、第１画素領域列に対応する２本のデータ信号線のいずれかに接続され、第２画素領域列に含まれる１つの画素電極は、トランジスタを介して、第２画素領域列に対応する２本のデータ信号線のいずれかに接続されている構成とすることもできる。
本アレイ基板においては、上記間在配線は各データ信号線と同層に形成されている構成とすることもできる。
本アレイ基板においては、第１画素領域列に含まれる各画素電極は、第１画素領域列に対応して設けられた２本のデータ信号線それぞれに重なるように配され、第２画素領域列に含まれる各画素電極は、第２画素領域列に対応して設けられた２本のデータ信号線それぞれに重なるように配されている構成とすることもできる。
本アレイ基板においては、第１および第２画素領域列それぞれにおいて、連続する２つの画素領域の一方に含まれる画素電極がトランジスタを介して接続されるデータ信号線と、他方に含まれる画素電極がトランジスタを介して接続されるデータ信号線とが異なっている構成とすることもできる。
本アレイ基板においては、第１画素領域列の奇数番目となる画素領域に含まれる画素電極がトランジスタを介して接続するデータ信号線と、第２画素領域列の偶数番目となる画素領域に含まれる画素電極がトランジスタを介して接続するデータ信号線とが、上記間在配線を挟んで隣り合う構成とすることもできる。
本アレイ基板においては、トランジスタのゲート電極を覆うゲート絶縁膜と、トランジスタのチャネルを覆う層間絶縁膜とが設けられ、各データ信号線および間在配線はゲート絶縁膜上に形成され、各画素電極は層間絶縁膜上に形成されている構成とすることもできる。
本アレイ基板においては、上記層間絶縁膜には、無機絶縁膜とこれよりも厚い有機絶縁膜とが含まれる構成とすることもできる。
本アレイ基板においては、複数の保持容量配線を備え、上記間在配線が少なくとも１本の保持容量配線に接続されている構成とすることもできる。
本アレイ基板においては、第１画素領域列に含まれる各画素電極および第２画素領域列に含まれる各画素電極が、上記間在配線に重なるように配されている構成とすることもできる。
本アレイ基板においては、第１画素領域列に対応して設けられた２本のデータ信号線の間隔を１００とした場合に、該２本のデータ信号線のうち間在配線に隣接する方と該間在配線との間隔が、２〜１９８である構成とすることもできる。
本アレイ基板においては、第１画素領域列に対応して設けられた２本のデータ信号線の間隔は、該２本のデータ信号線のうち間在配線に隣接する方と該間在配線との間隔に実質的に等しい構成とすることもできる。
本アレイ基板においては、１つの画素領域に複数の画素電極が設けられている構成とすることもできる。
本アレイ基板においては、複数の保持容量配線を備え、１つの画素領域に設けられた２つの画素電極が、同一の走査信号線に繋がる別々のトランジスタを介して同一のデータ信号線に接続され、一方の画素電極が保持容量配線と容量を形成し、他方の画素電極が別の保持容量配線と容量を形成している構成とすることもできる。
本アレイ基板においては、１つの画素領域に設けられた２つの画素電極が容量を介して接続され、一方の画素電極のみが１本の走査信号線に繋がるトランジスタを介してデータ信号線に接続されている構成とすることもできる。
本アレイ基板においては、複数の保持容量配線を備え、１つの画素領域に設けられた２つの画素電極が、同一の走査信号線に繋がる別々のトランジスタを介して同一のデータ信号線に接続されるとともに、一方の画素電極が別の走査信号線に繋がるトランジスタを介して、保持容量配線と容量を形成する容量電極に接続されている構成とすることもできる。
本アレイ基板においては、複数の保持容量配線を備え、１つの画素領域に設けられた２つの画素電極が、同一の走査信号線に繋がる別々のトランジスタを介して同一のデータ信号線に接続されるとともに、一方の画素電極が別の走査信号線に繋がるトランジスタを介して、他方の画素電極と容量を形成する容量電極に接続され、この容量電極が保持容量配線とも容量を形成している構成とすることもできる。
本アレイ基板においては、各画素電極に対応してカラーフィルタが設けられている構成とすることもできる。
本アレイ基板においては、各画素領域に設けられた櫛型の画素電極と、該画素電極と同層に形成された共通電極とを備える構成とすることもできる。
本アレイ基板においては、各画素領域に設けられた櫛型の画素電極と、該画素電極と異なる層に形成された共通電極とを備える構成とすることもできる。
本液晶パネルは、上記アレイ基板を備えることを特徴とする。
本液晶表示装置は、上記液晶パネルを備えることを特徴とする。
本液晶表示装置においては、上記間在配線には定電位信号が供給される構成とすることもできる。
本液晶表示装置においては、上記間在配線には周期的に極性が反転する信号が供給される構成とすることもできる。
本液晶表示装置においては、上記間在配線には、実効値が実質的に共通電極の電位となる信号が供給される構成とすることもできる。
本液晶表示装置は、上記アレイ基板を備え、走査信号線を２本ずつ同時選択していく構成とすることもできる。
本液晶表示装置においては、第１および第２画素領域列それぞれにおいて、連続する２つの画素領域の一方に含まれる画素電極がトランジスタを介して接続されるデータ信号線と、他方に含まれる画素電極がトランジスタを介して接続されるデータ信号線とが異なっており、上記連続する２つの画素領域の一方に含まれる画素電極が接続されるトランジスタが、同時選択される２本の走査信号線の一方に接続され、上記連続する２つの画素領域の他方に含まれる画素電極が接続されるトランジスタが、同時選択される上記２本の走査信号線の他方に接続されている構成とすることもできる。
なお本願では、走査信号線がトランジスタのゲート電極として機能する場合も、「トランジスタが走査信号線に接続されている、あるいはトランジスタのゲート電極が走査信号線に接続されている」と表現する。
本液晶表示装置においては、第１画素領域列に対応する２本のデータ信号線の一方には一垂直走査期間中第１極性のデータ信号を供給するとともに、他方には一垂直走査期間中第２極性のデータ信号を供給し、第２画素領域列に対応する２本のデータ信号線の一方には一垂直走査期間中第１極性のデータ信号を供給するとともに、他方には一垂直走査期間中第２極性のデータ信号を供給する構成とすることもできる。
本液晶表示装置においては、第１画素領域列の奇数番目となる画素領域に含まれる画素電極がトランジスタを介して接続するデータ信号線と、第２画素領域列の偶数番目となる画素領域に含まれる画素電極がトランジスタを介して接続するデータ信号線とが、上記間在配線を挟んで隣り合い、これら間在配線を挟んで隣り合う２本のデータ信号線それぞれには、同一水平走査期間に同一極性のデータ信号を供給する構成とすることもできる。
本液晶表示装置は、上記アレイ基板を備え、各保持容量配線には周期的に極性が反転する信号が供給されることを特徴とする。この場合、上記間在配線が複数の保持容量配線に接続されている構成とすることもできる。そして、上記間在配線に接続する各保持容量配線には同位相の信号が供給される構成とすることもできる。
また、本テレビジョン受像機は、上記液晶表示装置と、テレビジョン放送を受信するチューナ部とを備えることを特徴とする。
本発明は上記の実施の形態に限定されるものではなく、上記実施の形態を公知技術や技術常識に基づいて適宜変更したものやそれらを組み合わせて得られるものも本発明の実施の形態に含まれる。また、各実施の形態で記載した作用効果等もほんの例示に過ぎない。
本発明のアクティブマトリクス基板およびこれを備えた液晶パネルは、例えば液晶テレビに好適である。
１０１〜１０８ 画素領域
１２ｉ １２ｊ １２ｍ １２ｎ トランジスタ
１５ｘ １５ｙ １５Ｘ １５Ｙ データ信号線
１６ｉ １６ｊ 走査信号線
１７ｉ １７ｊ １７ｍ １７ｎ 画素電極
１８ｐ １８ｒ １８ｓ 保持容量配線
４１ 間在配線
α β 画素領域列

Claims (33)

  1. 複数の走査信号線とデータ信号が供給される複数のデータ信号線とを備え、隣り合う第１および第２画素領域列それぞれに複数の画素領域が含まれ、第１および第２画素領域列それぞれに対応して複数本ずつデータ信号線が設けられたアレイ基板であって、
    一方が第１画素領域列に対応して設けられたデータ信号線で、他方が第２画素領域列に対応して設けられたデータ信号線である２本の隣り合うデータ信号線の間隙または該間隙下あるいは該間隙上に、データ信号とは別の信号が供給される間在配線が設けられ、
    上記第１および第２画素領域列それぞれに対応して２本ずつデータ信号線が設けられ、
    各画素領域には１つ以上の画素電極が含まれ、
    第１画素領域列に含まれる１つの画素電極は、トランジスタを介して、第１画素領域列に対応する２本のデータ信号線のいずれかに接続され、第２画素領域列に含まれる１つの画素電極は、トランジスタを介して、第２画素領域列に対応する２本のデータ信号線のいずれかに接続され、
    第１画素領域列に含まれる各画素電極および第２画素領域列に含まれる各画素電極が、上記間在配線に重なるように配されていることを特徴とするアレイ基板。
  2. 上記間在配線は各データ信号線と同層に形成されていることを特徴とする請求項１記載のアレイ基板。
  3. 第１画素領域列に含まれる各画素電極は、第１画素領域列に対応して設けられた２本のデータ信号線それぞれに重なるように配され、第２画素領域列に含まれる各画素電極は、第２画素領域列に対応して設けられた２本のデータ信号線それぞれに重なるように配されていることを特徴とする請求項１記載のアレイ基板。
  4. 第１および第２画素領域列それぞれにおいて、連続する２つの画素領域の一方に含まれる画素電極がトランジスタを介して接続されるデータ信号線と、他方に含まれる画素電極がトランジスタを介して接続されるデータ信号線とが異なっていることを特徴とする請求項１記載のアレイ基板。
  5. 第１画素領域列の奇数番目となる画素領域に含まれる画素電極がトランジスタを介して接続するデータ信号線と、第２画素領域列の偶数番目となる画素領域に含まれる画素電極がトランジスタを介して接続するデータ信号線とが、上記間在配線を挟んで隣り合うことを特徴とする請求項４記載のアレイ基板。
  6. トランジスタのゲート電極を覆うゲート絶縁膜と、トランジスタのチャネルを覆う層間絶縁膜とが設けられ、
    各データ信号線および間在配線はゲート絶縁膜上に形成され、各画素電極は層間絶縁膜上に形成されていることを特徴とする請求項２に記載のアレイ基板。
  7. 上記層間絶縁膜には、無機絶縁膜とこれよりも厚い有機絶縁膜とが含まれることを特徴とする請求項６に記載のアレイ基板。
  8. 複数の保持容量配線を備え、上記間在配線が少なくとも１本の保持容量配線に接続されていることを特徴とする請求項１〜７のいずれか１項に記載のアレイ基板。
  9. 第１画素領域列に対応して設けられた２本のデータ信号線の間隔を１００とした場合に、該２本のデータ信号線のうち間在配線に隣接する方と該間在配線との間隔が、２〜１９８であることを特徴とする請求項１〜８のいずれか１項に記載のアレイ基板。
  10. 第１画素領域列に対応して設けられた２本のデータ信号線の間隔は、該２本のデータ信号線のうち間在配線に隣接する方と該間在配線との間隔に実質的に等しいことを特徴とする請求項９に記載のアレイ基板。
  11. １つの画素領域に複数の画素電極が設けられていることを特徴とする請求項１〜１０のいずれか１項に記載のアレイ基板。
  12. 複数の保持容量配線を備え、
    １つの画素領域に設けられた２つの画素電極が、同一の走査信号線に繋がる別々のトランジスタを介して同一のデータ信号線に接続され、一方の画素電極が保持容量配線と容量を形成し、他方の画素電極が別の保持容量配線と容量を形成していることを特徴とする請求項１１に記載のアレイ基板。
  13. １つの画素領域に設けられた２つの画素電極が容量を介して接続され、一方の画素電極のみが１本の走査信号線に繋がるトランジスタを介してデータ信号線に接続されていることを特徴とする請求項１１に記載のアレイ基板。
  14. 複数の保持容量配線を備え、
    １つの画素領域に設けられた２つの画素電極が、同一の走査信号線に繋がる別々のトランジスタを介して同一のデータ信号線に接続されるとともに、一方の画素電極が別の走査信号線に繋がるトランジスタを介して、保持容量配線と容量を形成する容量電極に接続されていることを特徴とする請求項１１に記載のアレイ基板。
  15. 複数の保持容量配線を備え、
    １つの画素領域に設けられた２つの画素電極が、同一の走査信号線に繋がる別々のトランジスタを介して同一のデータ信号線に接続されるとともに、一方の画素電極が別の走査信号線に繋がるトランジスタを介して、他方の画素電極と容量を形成する容量電極に接続され、この容量電極が保持容量配線とも容量を形成していることを特徴とする請求項１１に記載のアレイ基板。
  16. 各画素電極に対応してカラーフィルタが設けられていることを特徴とする請求項１５に記載のアレイ基板。
  17. 各画素領域に設けられた櫛型の画素電極と、該画素電極と同層に形成された共通電極とを備えることを特徴とする請求項１に記載のアレイ基板。
  18. 各画素領域に設けられた櫛型の画素電極と、該画素電極と別層に形成された共通電極とを備えることを特徴とする請求項１に記載のアレイ基板。
  19. 請求項１〜１８のいずれか１項に記載のアレイ基板を備えることを特徴とする液晶パネル。
  20. 請求項１９に記載の液晶パネルを備えることを特徴とする液晶表示装置。
  21. 上記間在配線には定電位信号が供給されることを特徴とする請求項２０記載の液晶表示装置。
  22. 上記間在配線には周期的に極性が反転する信号が供給されることを特徴とする請求項２０記載の液晶表示装置。
  23. 複数の走査信号線とデータ信号が供給される複数のデータ信号線とを備え、隣り合う第１および第２画素領域列それぞれに複数の画素領域が含まれ、第１および第２画素領域列それぞれに対応して複数本ずつデータ信号線が設けられたアレイ基板であって、
    一方が第１画素領域列に対応して設けられたデータ信号線で、他方が第２画素領域列に対応して設けられたデータ信号線である２本の隣り合うデータ信号線の間隙または該間隙下あるいは該間隙上に、データ信号とは別の信号が供給される間在配線が設けられたアレイ基板を有する液晶パネルを備えた液晶表示装置であり、
    上記間在配線には周期的に極性が反転する信号が供給されることを特徴とする液晶表示装置。
  24. 上記間在配線には、実効値が実質的に共通電極の電位となる信号が供給されることを特徴とする請求項２０記載の液晶表示装置。
  25. 請求項１記載のアレイ基板を備え、走査信号線を２本ずつ同時選択していくことを特徴とする液晶表示装置。
  26. 第１および第２画素領域列それぞれにおいて、連続する２つの画素領域の一方に含まれる画素電極がトランジスタを介して接続されるデータ信号線と、他方に含まれる画素電極がトランジスタを介して接続されるデータ信号線とが異なっており、
    上記連続する２つの画素領域の一方に含まれる画素電極が接続されるトランジスタが、同時選択される２本の走査信号線の一方に接続され、上記連続する２つの画素領域の他方に含まれる画素電極が接続されるトランジスタが、同時選択される上記２本の走査信号線の他方に接続されていることを特徴とする請求項２５記載の液晶表示装置。
  27. 第１画素領域列に対応する２本のデータ信号線の一方には一垂直走査期間中第１極性のデータ信号を供給するとともに、他方には一垂直走査期間中第２極性のデータ信号を供給し、第２画素領域列に対応する２本のデータ信号線の一方には一垂直走査期間中第１極性のデータ信号を供給するとともに、他方には一垂直走査期間中第２極性のデータ信号を供給することを特徴とする請求項２６記載の液晶表示装置。
  28. 第１画素領域列の奇数番目となる画素領域に含まれる画素電極がトランジスタを介して接続するデータ信号線と、第２画素領域列の偶数番目となる画素領域に含まれる画素電極がトランジスタを介して接続するデータ信号線とが、上記間在配線を挟んで隣り合い、
    これら間在配線を挟んで隣り合う２本のデータ信号線それぞれには、同一水平走査期間に同一極性のデータ信号を供給することを特徴とする請求項２７記載の液晶表示装置。
  29. 請求項１２記載のアレイ基板を備え、各保持容量配線には周期的に極性が反転する信号が供給されることを特徴とする液晶表示装置。
  30. 上記間在配線が複数の保持容量配線に接続されていることを特徴とする請求項２９記載の液晶表示装置。
  31. 複数の走査信号線とデータ信号が供給される複数のデータ信号線とを備え、隣り合う第１および第２画素領域列それぞれに複数の画素領域が含まれ、第１および第２画素領域列それぞれに対応して複数本ずつデータ信号線が設けられたアレイ基板であって、
    一方が第１画素領域列に対応して設けられたデータ信号線で、他方が第２画素領域列に対応して設けられたデータ信号線である２本の隣り合うデータ信号線の間隙または該間隙下あるいは該間隙上に、データ信号とは別の信号が供給される間在配線が設けられ、
    上記第１および第２画素領域列それぞれに対応して２本ずつデータ信号線が設けられ、
    各画素領域には１つ以上の画素電極が含まれ、
    第１画素領域列に含まれる１つの画素電極は、トランジスタを介して、第１画素領域列に対応する２本のデータ信号線のいずれかに接続され、第２画素領域列に含まれる１つの画素電極は、トランジスタを介して、第２画素領域列に対応する２本のデータ信号線のいずれかに接続され、
    １つの画素領域に複数の画素電極が設けられ、
    複数の保持容量配線を備え、
    １つの画素領域に設けられた２つの画素電極が、同一の走査信号線に繋がる別々のトランジスタを介して同一のデータ信号線に接続され、一方の画素電極が保持容量配線と容量を形成し、他方の画素電極が別の保持容量配線と容量を形成しているアレイ基板を備え、
    各保持容量配線には周期的に極性が反転する信号が供給され、
    上記間在配線が複数の保持容量配線に接続されていることを特徴とする液晶表示装置。
  32. 上記間在配線に接続する各保持容量配線には同位相の信号が供給されることを特徴とする請求項３１記載の液晶表示装置。
  33. 請求項２０〜３２のいずれか１項に記載の液晶表示装置と、テレビジョン放送を受信するチューナ部とを備えることを特徴とするテレビジョン受像機。
JP2011503666A 2009-03-13 2010-02-09 アレイ基板、液晶パネル、液晶表示装置、テレビジョン受像機 Expired - Fee Related JP5275447B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011503666A JP5275447B2 (ja) 2009-03-13 2010-02-09 アレイ基板、液晶パネル、液晶表示装置、テレビジョン受像機

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009061993 2009-03-13
JP2009061993 2009-03-13
JP2011503666A JP5275447B2 (ja) 2009-03-13 2010-02-09 アレイ基板、液晶パネル、液晶表示装置、テレビジョン受像機
PCT/JP2010/000765 WO2010103726A1 (ja) 2009-03-13 2010-02-09 アレイ基板、液晶パネル、液晶表示装置、テレビジョン受像機

Publications (2)

Publication Number Publication Date
JPWO2010103726A1 JPWO2010103726A1 (ja) 2012-09-13
JP5275447B2 true JP5275447B2 (ja) 2013-08-28

Family

ID=42728025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011503666A Expired - Fee Related JP5275447B2 (ja) 2009-03-13 2010-02-09 アレイ基板、液晶パネル、液晶表示装置、テレビジョン受像機

Country Status (7)

Country Link
US (1) US8816350B2 (ja)
EP (1) EP2407822B1 (ja)
JP (1) JP5275447B2 (ja)
CN (1) CN102349022A (ja)
BR (1) BRPI1009209A2 (ja)
RU (1) RU2011139731A (ja)
WO (1) WO2010103726A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2249200A4 (en) * 2008-02-27 2011-11-30 Sharp Kk ACTIVE MATRIX SUBSTRATE, LIQUID CRYSTAL DISPLAY, LIQUID CRYSTAL DISPLAY DEVICE, LIQUID CRYSTAL DISPLAY UNIT AND TELEVISION
WO2010134439A1 (ja) 2009-05-21 2010-11-25 シャープ株式会社 液晶パネル
US9052558B2 (en) 2009-12-24 2015-06-09 Sharp Kabushiki Kaisha Display device, method of driving display device, liquid crystal display, and television receiver
US20140092355A1 (en) * 2011-05-18 2014-04-03 Sharp Kabushiki Kaisha Liquid crystal display device
WO2013035623A1 (ja) * 2011-09-06 2013-03-14 シャープ株式会社 液晶表示装置およびその駆動方法
US9111505B2 (en) * 2011-09-20 2015-08-18 Sharp Kabushiki Kaisha Liquid crystal display device and drive method for liquid crystal panel
TWI460841B (zh) * 2012-07-13 2014-11-11 Au Optronics Corp 光學感應式觸控顯示面板
JP6063710B2 (ja) * 2012-10-30 2017-01-18 株式会社ジャパンディスプレイ 液晶表示装置
KR102046848B1 (ko) * 2013-12-20 2019-11-20 엘지디스플레이 주식회사 액정표시장치
CN103995376A (zh) * 2014-06-12 2014-08-20 深圳市华星光电技术有限公司 3d显示的像素插黑方法及使用该方法的电路
CN104076552B (zh) * 2014-06-25 2016-08-24 深圳市华星光电技术有限公司 彩膜基板及曲面显示装置
CN104238220B (zh) * 2014-09-29 2018-03-02 深圳市华星光电技术有限公司 液晶显示面板
US10991326B2 (en) 2015-10-22 2021-04-27 Sharp Kabushiki Kaisha Liquid crystal display panel and correction method therefor
KR102528296B1 (ko) * 2015-11-18 2023-05-04 삼성디스플레이 주식회사 표시 장치
WO2018130920A1 (ja) * 2017-01-16 2018-07-19 株式会社半導体エネルギー研究所 表示装置およびその作製方法
CN110178170B (zh) * 2017-01-16 2021-12-07 株式会社半导体能源研究所 显示装置
JP6904889B2 (ja) * 2017-11-16 2021-07-21 パナソニック液晶ディスプレイ株式会社 液晶表示パネル
US10504460B2 (en) * 2017-12-14 2019-12-10 Himax Technologies Limited Display device and image processing method
TWI657427B (zh) * 2017-12-29 2019-04-21 友達光電股份有限公司 顯示裝置
JP2020166000A (ja) * 2019-03-28 2020-10-08 パナソニック液晶ディスプレイ株式会社 表示装置
CN113138502A (zh) * 2020-01-20 2021-07-20 松下液晶显示器株式会社 显示面板
CN111968589A (zh) * 2020-08-11 2020-11-20 Tcl华星光电技术有限公司 显示面板的视角补偿方法及显示面板
CN114114766B (zh) * 2021-11-30 2022-09-27 Tcl华星光电技术有限公司 液晶显示面板及其驱动方法、显示装置
CN114815420A (zh) * 2022-04-06 2022-07-29 Tcl华星光电技术有限公司 液晶显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03185428A (ja) * 1989-12-15 1991-08-13 Seiko Epson Corp 液晶表示装置
JPH10253987A (ja) * 1997-03-11 1998-09-25 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2005338592A (ja) * 2004-05-28 2005-12-08 Sony Corp 表示装置
JP2007058007A (ja) * 2005-08-26 2007-03-08 Sanyo Epson Imaging Devices Corp 液晶装置および電子機器
WO2008090660A1 (ja) * 2007-01-23 2008-07-31 Sharp Kabushiki Kaisha 液晶表示装置および液晶表示装置の駆動方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001281690A (ja) * 2000-03-31 2001-10-10 Fujitsu Ltd 液晶表示装置及びその修復方法
JP3972918B2 (ja) * 2004-04-16 2007-09-05 ソニー株式会社 液晶表示装置
US8378930B2 (en) 2004-05-28 2013-02-19 Sony Corporation Pixel circuit and display device having symmetric pixel circuits and shared voltage lines
JP2006005776A (ja) 2004-06-18 2006-01-05 Funai Electric Co Ltd 液晶テレビ装置
KR101189277B1 (ko) 2005-12-06 2012-10-09 삼성디스플레이 주식회사 액정 표시 장치
KR20080008858A (ko) 2006-07-21 2008-01-24 삼성전자주식회사 박막 트랜지스터 표시판
JP5376774B2 (ja) 2006-07-21 2013-12-25 三星ディスプレイ株式會社 液晶表示装置
KR101358334B1 (ko) 2007-07-24 2014-02-06 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
EP2237257A4 (en) 2007-12-27 2011-09-21 Sharp Kk Liquid crystal display, liquid crystal display control method and television receiver

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03185428A (ja) * 1989-12-15 1991-08-13 Seiko Epson Corp 液晶表示装置
JPH10253987A (ja) * 1997-03-11 1998-09-25 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2005338592A (ja) * 2004-05-28 2005-12-08 Sony Corp 表示装置
JP2007058007A (ja) * 2005-08-26 2007-03-08 Sanyo Epson Imaging Devices Corp 液晶装置および電子機器
WO2008090660A1 (ja) * 2007-01-23 2008-07-31 Sharp Kabushiki Kaisha 液晶表示装置および液晶表示装置の駆動方法

Also Published As

Publication number Publication date
US20110315991A1 (en) 2011-12-29
EP2407822A4 (en) 2012-09-26
EP2407822A1 (en) 2012-01-18
BRPI1009209A2 (pt) 2018-01-16
EP2407822B1 (en) 2014-12-24
US8816350B2 (en) 2014-08-26
RU2011139731A (ru) 2013-04-10
CN102349022A (zh) 2012-02-08
JPWO2010103726A1 (ja) 2012-09-13
WO2010103726A1 (ja) 2010-09-16

Similar Documents

Publication Publication Date Title
JP5275447B2 (ja) アレイ基板、液晶パネル、液晶表示装置、テレビジョン受像機
US8665202B2 (en) Active matrix substrate, liquid crystal panel, liquid crystal display device, and television receiver
EP3323015B1 (en) Array substrate, display panel and display apparatus having the same
JP5026847B2 (ja) 液晶ディスプレイ装置の画像の性能を向上させる方法、及び液晶ディスプレイパネル
JP5442754B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
JP5179670B2 (ja) 液晶表示装置
US20090310047A1 (en) Liquid crystal display
JP5336581B2 (ja) 表示装置、液晶表示装置、表示装置の駆動方法、テレビジョン受像機
WO2006098176A1 (ja) アクティブマトリクス基板およびそれを備えた表示装置
JP5107439B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
WO2010089820A1 (ja) アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
JPWO2011010417A1 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
WO2017063239A1 (zh) 阵列基板、液晶显示面板及驱动方法
WO2010100789A1 (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機
CN102004341A (zh) 液晶显示设备及其制造方法
WO2012144174A1 (ja) 液晶表示装置
US20130094166A1 (en) Display apparatus
WO2011104947A1 (ja) 液晶表示装置、テレビジョン受像機、液晶表示装置の表示方法
JP5301567B2 (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機
WO2010089922A1 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
JP5589018B2 (ja) 液晶表示装置
CN102016705B (zh) 有源矩阵基板、有源矩阵基板的制造方法、液晶面板、液晶面板的制造方法、液晶显示装置、液晶显示单元以及电视接收机
JP5572213B2 (ja) 表示装置、液晶表示装置、テレビジョン受像機
JP2009042378A (ja) 液晶表示装置
JP2018180442A (ja) 表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130515

R150 Certificate of patent or registration of utility model

Ref document number: 5275447

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees