JP2017203862A - 液晶表示装置 - Google Patents

Abstract

【課題】適切に表示品位を高めることが可能な技術を提供することを目的とする。
【解決手段】第１ゲート配線及び第２ゲート配線は、行単位の画素に対応して配設され、ソース配線は、列単位の画素に対応して配設され、ダミーソース配線は、各ソース配線に隣接して配設されている。第１薄膜トランジスタは、第１ゲート配線とソース配線とに接続され、行方向において隣り合う２つの画素の一方に、正及び負の電圧を選択的に印加可能である。第２薄膜トランジスタは、第２ゲート配線とソース配線とに接続され、２つの画素の他方に、正及び負の電圧を選択的に印加可能である。
【選択図】図６

Description

本発明は、マトリクス状に配設された複数の画素を有する液晶表示装置に関する。

液晶表示装置に対して、高解像度化、実装領域の小型化、低価格化などの様々な要求が、市場から求められている。

液晶表示装置に求められる要求事項として狭額縁化がある。狭額縁化とは、実装領域を含む表示領域外の面積を縮小化することである。この狭額縁化に伴い、周辺領域に配置されるコモン配線（コモン電極）の領域が減ってしまうので、コモン配線の抵抗が上昇し、コモン配線から表示領域内へ供給されるコモン電位の収束遅延が増大してしまう要因となる。

また、液晶表示装置に求められる、狭額縁化以外の要求事項として高解像度化がある。この高解像度化に伴い、１ライン当たりの選択期間が減少していく傾向にある。これにより、画素への充電時間が短くなるので充電不足の問題が生じるが、ポリシリコン半導体や酸化物半導体等の充電能力の高いＴＦＴ（薄膜トランジスタ）を用いて対策することができる。しかし、選択期間の短縮化は、コモン電位の収束性を悪化させてしまう要因となる。

ところで、液晶表示装置では、液晶の特性として単一極性で電圧が長時間印加されると、ＤＣ電流によるヤキツキが起きる。そこで、画素へ印加する電圧の極性をサブピクセルごとに異ならせる反転駆動を行って、液晶にかかる電圧を交流化することにより、ヤキツキを生じにくくする技術がある。極性の反転駆動の方式としてフレーム反転駆動（図１）、ラインコモン反転駆動（図２）、カラム反転駆動（図３）、ドット反転駆動（図４）等が知られている。

しかしながら、反転駆動の方式によっては、表示品位の低下が起きる場合がある。例えば、フレーム反転駆動（図１）やカラム反転駆動（図３）では、輝度傾斜や縦方向でのクロストークが生じる場合がある。また例えば、ラインコモン反転駆動（図２）では、コモンの収束性起因による横方向でのクロストークが生じる場合がある。これらに対し、ドット反転駆動（図４）では、左右画素間及び上下画素間で極性が異なり、コモンの変動を打ち消す効果があり、コモン収束性によるクロストークは生じにくい。

そこで、表示特性の面内均一性を得るため、ドット単位（例えば１×１、１×２、２×１単位）で上下左右の画素の極性を異ならせるドット反転駆動が採用されることが多い（例えば特許文献１）。

しかしながら、ドット反転駆動でも、表示画像によっては、他の反転駆動方法と同様にクロストークなどの表示品位低下が生じる場合もある。

図５にドット反転駆動での表示品位低下の例を示す。なお、図５の例では、ノーマリホワイト、１×１ドット反転駆動が適用されていることを前提として説明する。図５（ａ）に示すように、中間調表示が行われる灰色のバックグランド（図５（ａ）の白地部分）に灰黒の縦ストライプ（図５（ａ）のハッチング部分）を表示すると、選択ライン５０におけるストライプ状の黒色表示部分（電圧の絶対値が大きい部分）では、”−＋−”となっているため、極性の総和は負に偏る。

図５（ｂ）は、コモン電圧と選択ライン５０上の各画素に充電された電圧とを示す図である。本来の最適コモン電圧の値が、図５（ｂ）の太点線で示す位置であった場合に、図５（ａ）の表示におけるコモン電圧は、ソース−コモン間の容量結合により、図５（ｂ）の太実線のように負の方向へシフトする。コモン電圧の遅延が大きく、シフトされたコモン電圧がゲート選択期間内に元の電圧へ戻らない場合、液晶へかかる実効電圧は、極性の偏りを維持したままとなる。このため、図５（ａ）の灰黒ストライプ表示部分５１の灰色表示部分のうち、負極性で書き込んだＲ（赤色）の画素及びＢ（青色）の画素では、液晶へかかる実効電圧は大きくなり輝度が下がる。逆に、図５（ａ）の灰黒ストライプ表示部分５１の灰色表示部分のうち、正極性で書き込んだＧ（緑色）の画素では輝度が上がる。したがって、緑に色づいたように表示される。また、図５（ａ）の灰色バックグランド部分５２では、１画素ごとに明暗が見える横クロストークが視認される。

以上のようにドット反転駆動でも、表示パターンによっては表示品位の低下が起きる。そこで、コモン変動による表示品位の低下を改善させるための方法として、ソース配線に補助信号線を重ねる技術（例えば特許文献２）や、ゲート蛇行配線構造において逆極性を印加する技術（例えば特許文献３）などが提案されている。

特開昭６１−２７５８２４号公報 特許第４５５６４３３号公報 特許第４５４７７２６号公報

しかしながら、特許文献２の技術では、縦構造に制約があるため、層が少ない構造の製造には適さず、液晶パネル製造が高コスト化するという課題が生じる。また特許文献２の技術では、基板間の容量によるコモン変動を打ち消すことができない。一方、特許文献３の技術では、画素の平面レイアウトが複雑になり、画素の開口率が低下してしまうという課題が生じる。

そこで、本発明は、上記のような問題点を鑑みてなされたものであり、適切に表示品位を高めることが可能な技術を提供することを目的とする。

本発明の第１局面に係る液晶表示装置は、マトリクス状に配設された複数の画素を有する液晶表示装置であって、行単位の画素に対応して配設された第１ゲート配線及び第２ゲート配線と、列単位の画素に対応して配設されたソース配線と、各前記ソース配線に隣接して配設されたダミーソース配線と、前記第１ゲート配線と前記ソース配線とに接続され、行方向において隣り合う２つの画素の一方に、正及び負の電圧を選択的に印加可能な第１薄膜トランジスタと、前記第２ゲート配線と前記ソース配線とに接続され、前記２つの画素の他方に、正及び負の電圧を選択的に印加可能な第２薄膜トランジスタとを備える。

本発明の第２局面に係る液晶表示装置は、マトリクス状に配設された複数の画素を有する液晶表示装置であって、行単位の画素に対応して配設された第１ゲート配線及び第２ゲート配線と、列単位の画素に対応して交互に配設された第１ソース配線及び第２ソース配線と、前記第１ゲート配線と前記第１ソース配線とに接続され、行方向において隣り合う２つの画素の一方に、正及び負の電圧を選択的に印加可能な第１薄膜トランジスタと、前記第２ゲート配線と前記第２ソース配線とに接続され、前記２つの画素の他方に、正及び負の電圧を選択的に印加可能な第２薄膜トランジスタとを備える。

本発明の第１局面によれば、行単位の画素に対応して配設された第１ゲート配線及び第２ゲート配線と、列単位の画素に対応して配設されたソース配線と、各ソース配線に隣接して配設されたダミーソース配線とを備える。これにより、コモン電位への影響を抑制することができるので、表示品位を高めることができる。

本発明の第２局面によれば、行単位の画素に対応して配設された第１ゲート配線及び第２ゲート配線と、列単位の画素に対応して交互に配設された第１ソース配線及び第２ソース配線とを備える。これにより、コモン電位への影響を抑制することができるので、表示品位を高めることができる。

フレーム反転駆動を説明するための平面図である。 ラインコモン反転駆動を説明するための平面図である。 カラム反転駆動を説明するための平面図である。 ドット反転駆動を説明するための平面図である。 ドット反転駆動において生じる表示品位の低下を説明するための平面図である。 実施の形態１に係る液晶表示装置の構成を模式的に示す平面図である。 実施の形態１に係る液晶表示装置の駆動を示すタイミングチャートである。 変形例に係る液晶表示装置の構成を模式的に示す平面図である。 実施の形態２に係る液晶表示装置の構成を示す平面図である。 実施の形態２に係る液晶表示装置の構成を示す断面図である。 第１関連液晶表示装置の構成を示す平面図である。 第１関連液晶表示装置の構成を示す断面図である。 第２関連液晶表示装置の構成を示す平面図である。 第２関連液晶表示装置の構成を示す断面図である。 実施の形態３に係る液晶表示装置の構成を模式的に示す平面図である。 実施の形態３に係る液晶表示装置の駆動を示すタイミングチャートである。

＜実施の形態１＞
図６は、本発明の実施の形態１に係る液晶表示装置の構成を模式的に示す平面図である。図６に示すように、本実施の形態１に係る液晶表示装置は、マトリクス状に配設された複数の画素１を有する。なお、図６では、複数の画素１が、横方向に６つずつ、縦方向に５つずつ配設されているが、画素１の横の個数及び縦の個数は、図６に示す個数に限ったものではない。また、以下に説明する液晶表示装置の各構成要素の個数も、図６に示す個数に限ったものではない。

以下では、図６の最も上側の行の画素１を、１行目の画素１（画素１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ）とし、それより下側の行の画素１を、順に、２行目の画素１、３行目の画素１、…、と記して説明する。また以下では、図６の最も左側の列の画素１を、１列目の画素１とし、それより右側の列の画素１を、順に、２列目の画素１、３列目の画素、…、と記して説明する。

図６の液晶表示装置は、奇数ゲート配線（第１ゲート配線）Ｇ１，Ｇ３，Ｇ５，Ｇ７，Ｇ９と、偶数ゲート配線（第２ゲート配線）Ｇ２，Ｇ４，Ｇ６，Ｇ８，Ｇ１０と、ソース配線Ｓ１，Ｓ３，Ｓ５と、ダミーソース配線ＤＳ２，ＤＳ４，ＤＳ６と、第１ＴＦＴ（第１薄膜トランジスタ）１１と、第２ＴＦＴ（第２薄膜トランジスタ）１２とを備える。なお、図６では、第１ＴＦＴ１１及び第２ＴＦＴ１２が、模式的に太線で示されている。

行単位の画素１に対応して、１組の奇数ゲート配線及び偶数ゲート配線が配設されている。図６の例では、１行目の画素１ａ〜１ｆに対応して、奇数ゲート配線Ｇ１及び偶数ゲート配線Ｇ２が配設されている。奇数ゲート配線Ｇ１は、平面視において１行目の画素１ａ〜１ｆの上側に配設され、偶数ゲート配線Ｇ２は、平面視において１行目の画素１ａ〜１ｆの下側に配設されている。このように、多くの行単位の画素１は、１組の奇数ゲート配線と偶数ゲート配線との間に挟まれるように配設されている。

一方、列単位の画素１に対応して、ソース配線が配設されている。そして、各ソース配線に隣接してダミーソース配線が配設されており、後で詳細に説明するように、ソース配線の電圧による影響を抑制することが可能となっている。本実施の形態１では、ソース配線及びダミーソース配線は、列単位の画素１に対応して交互に配設されている。図６の例では、１列目の画素１の右側にソース配線Ｓ１が配設され、２列目の画素１の右側にダミーソース配線ＤＳ２が配設され、…、５列目の画素１の右側にソース配線Ｓ５が配設され、６列目の画素１の右側にダミーソース配線ＤＳ６が配設されている。なお、ダミーソース配線ＤＳ２，ＤＳ４，ＤＳ６は、図６の配置に限ったものではなく、１列目，３列目，５列目の画素１の左側に配置されてもよい。

次に、第１ＴＦＴ１１の接続関係、及び、第２ＴＦＴ１２の接続関係について説明する。図６の例では、画素１ａ，１ｃ，１ｅには、第１ＴＦＴ１１が対応して配設され、画素１ｂ，１ｄ，１ｆには、第２ＴＦＴ１２が対応して配設されている。

第１ＴＦＴ１１は、奇数ゲート配線Ｇ１とソース配線Ｓ１とに接続され、行方向において隣り合う２つの画素（画素１ａ，１ｂ）の一方（画素１ａ）に、正及び負の電圧を選択的に印加可能となっている。第２ＴＦＴ１２は、偶数ゲート配線Ｇ２とソース配線Ｓ１とに接続され、行方向において隣り合う２つの画素（画素１ａ，１ｂ）の他方（画素１ｂ）に、正及び負の電圧を選択的に印加可能となっている。なお、第１ＴＦＴ１１及び第２ＴＦＴ１２のいずれも、ダミーソース配線とは接続されていない。

なお、画素１ｃ、１ｅの第１ＴＦＴ１１の接続関係も、画素１ａの第１ＴＦＴ１１の接続関係と同様である。また、画素１ｄ、１ｆの第２ＴＦＴ１２の接続関係も、画素１ｂの第２ＴＦＴ１２の接続関係と同様である。

さらに、２行目以降の画素１の第１ＴＦＴ１１の接続関係は、１行目の画素１ａ，１ｃ，１ｅの第１ＴＦＴ１１の接続関係と同様であり、２行目以降の画素１の第２ＴＦＴ１２の接続関係は、１行目の画素１ｂ，１ｄ，１ｆの第２ＴＦＴ１２の接続関係と同様である。このため、列方向に隣り合う２つの画素１の一方が、１つの第１ＴＦＴ１１により電圧が印加される場合には、当該２つの画素１の他方も別の第１ＴＦＴ１１薄膜トランジスタにより電圧が印加されることになる。一方、列方向に隣り合う２つの画素１の一方が、１つの第２ＴＦＴ１２により電圧が印加される場合には、当該２つの画素１の他方も別の第２ＴＦＴ１２により電圧が印加されることになる。

図７は、本実施の形態１に係る信号線の駆動を示すタイミングチャートである。図７において、Ｓ_Ｘは、ソース配線に印加される電圧を示し、Ｓ_Ｘ＋１は、ダミーソース配線に印加される電圧を示している。Ｓ_Ｘ及びＳ_Ｘ＋１のいずれも、Ｈｉｇｈは正電圧の印加に対応し、Ｌｏｗは負電圧の印加に対応する。ゲート信号タイミングは、ＨｉｇｈがＴＦＴのオンに対応し、ＬｏｗがＴＦＴのオフに対応する。

図７に示すように、本実施の形態１では、ダミーソース配線には、ソース配線に入力される信号と極性が逆でかつ振幅が同じ信号が入力される。

図７のような駆動によれば、奇数列の画素１に書き込まれる電圧の極性と、偶数列の画素１に書き込まれる電圧の極性とが異なる。そして、奇数列の画素１のそれぞれには、同極性の電圧が書き込まれ、偶数列の画素１のそれぞれには、同極性の電圧が書き込まれる。例えば、奇数ゲート配線Ｇ１が選択されている場合（対応する第１ＴＦＴ１１がオン状態である場合）には、１行目の奇数列の画素１ａ，１ｃ，１ｅが正電圧（正極性）に充電され、偶数ゲート配線Ｇ２が選択されている場合（対応する第２ＴＦＴ１２がオン状態である場合）には、１行目の偶数列の画素１ｂ，１ｄ，１ｆが負電圧（負極性）に充電される。

奇数ゲート配線Ｇ１及び偶数ゲート配線Ｇ２の選択によって、１行目の画素１ａ〜１ｆが充電された後には、２行目以降の画素１も充電される。なお、２行目以降の画素１の充電は、書き込まれる電圧の極性を除けば、１行目の画素１の充電と同じである。例えば、奇数ゲート配線Ｇ３が選択されている場合には、２行目の奇数列の画素１が負電圧（負極性）に充電され、偶数ゲート配線Ｇ４が選択されている場合には、２行目の偶数列の画素１が正電圧（正極性）に充電される。

これにより、図６に示すように、１×１のドット反転状態、つまり１×１のドット反転駆動を実現することができる。なお、フレームごとに書き込まれる電圧の極性は反転される。

ここで、本実施の形態１に係る液晶表示装置は、後述するように、断面視においてソース配線及びダミーソース配線の上方に配設されたコモン電極を備えている。そして、ソース配線とコモン電極とが形成する容量は、ダミーソース配線とコモン電極とが形成する容量と同じになっている。

図６に示す構成において、これらの容量を同じにし、かつ、図７のような駆動を行った場合、図５で説明した灰黒の縦ストライプを表示した場合に生じる横クロストークを抑制することができる。以下、これについて詳しく説明する。

まず、図５（ａ）と条件を同じにするため、図６において、選択ラインは１行目の画素１であると仮定し、画素１ａ，１ｂ，１ｃは、図５（ａ）の灰黒ストライプ表示部分５１の灰色表示部分であると仮定し、画素１ｄ，１ｅ，１ｆは、図５（ａ）の灰黒ストライプ表示部分５１の黒色表示部分であると仮定する。この場合、図６の黒色表示部分のＲＧＢが”−＋−”となり、図５と同じになる。

奇数ゲート配線Ｇ１が選択された時、ソース配線Ｓ５によって、画素１ｅに正電圧が印加されるが、ダミーソース配線ＤＳ４には、当該正電圧と同じ大きさの負電圧が印加される。このため、画素１ｅに関して、コモン電圧を変動させる影響は互いに打ち消される。

次に、偶数ゲート配線Ｇ２が選択された時、ソース配線Ｓ３によって、画素１ｄに負電圧が印加されるが、ダミーソース配線ＤＳ４には、その負電圧と同じ大きさの正電圧が印加される。このため、画素１ｅに関して、コモン電圧を変動させる影響は互いに打ち消される。これと同様に、画素１ｆに関しても、コモン電圧を変動させる影響は互いに打ち消される。

従来技術では、画素ごとに正負の電圧バランスがずれた場合、そのずれがコモン電位を変更させる原因となっていた。これに対し、本実施の形態１においては、ダミーソース配線には、ソース配線に入力される信号と極性が逆でかつ振幅が同じ信号を入力することができる。つまり、ソース配線から画素に電圧を印加する際には、その隣のダミーソース配線に、その電圧と大きさが同じでかつ逆極性の電圧を印加することができる。これにより、コモン電位への影響を抑制することができるので、表示品位を高めることができる。

また本実施の形態１では、ソース配線及びダミーソース配線は、列単位の画素１に対応して交互に配設されているので、ダミーソース配線を介して隣り合う２つの画素のゲート選択期間が異なるように設定することができる。この結果、ダミーソース配線を、ソース配線の電圧と大きさが同じでかつ逆極性の電圧が印加される専用の配線、つまりコモン電圧変動の影響を打ち消すことに特化した配線として用いることができる。

なお、ソース配線とコモン電極とが形成する容量は、ダミーソース配線とコモン電極とが形成する容量と多少異なっていても、コモン電位への影響を抑制する効果をある程度得ることはできる。ただし、この効果を高める観点から、本実施の形態１のように、これら容量を同じにすることが好ましい。

また、以上の説明では、奇数ゲート配線が、平面視において行単位の画素の上側に配設され、偶数ゲート配線が、平面視において行単位の画素の下側に配設されていた。しかし、これは一例であって、奇数ゲート配線が、平面視において行単位の画素の下側に配設され、偶数ゲート配線が、平面視において行単位の画素の上側に配設されてもよい。

また、以上の説明では、ソース配線が、奇数列の配線であり、ダミーソース配線が、偶数列の配線であった。しかし、これは一例であって、ダミーソース配線が、奇数列の配線であり、ソース配線が、偶数列の配線であってもよい。

なお、ダミーソース配線に印加される電圧の大きさが、ソース配線の電圧と同じであれば、上述の効果を高めることができるが、多少異なっていても逆極性の電圧であれば、上述の効果をある程度得ることができる。

＜変形例＞
実施の形態１においては、ソース線とダミーソース線の本数が同一である構成について説明したが、必ずしも同一である必要は無い。図８に変形例を示す。図８においては、ダミー配線ＤＳ０が、画素領域の最外端の配線として設けられている。

本変形例のような構成によれば、画素表示領域内のどの画素もダミー配線と容量を形成することになるため、表示面内での均一性を向上させることができる。具体的には、図８の例において、仮に画素表示領域の最外端の配線であるダミー配線ＤＳ０が設けられていない場合、最外端の１列目の画素１は、実質的にソース配線Ｓ１とのみ容量を形成することになる。この場合、ソース配線Ｓ１の電圧が変わるたびに、１列目の画素１とソース配線Ｓ１との間で形成される容量が変動し、１列目の画素１の画素電位も変動する。このような画素電圧の変動により、１列目の画素１の輝度も変動することになる。一方、１列目の画素１以外の画素１においては、ゲート選択期間中のソース配線の電位の変動による影響は、逆極性の電圧となるダミー配線により打ち消され、ソース電位の変動による輝度の変動は抑制される。

これに対して図８のような本変形例によれば、１列目の画素１においても、ゲート選択期間中のソース配線の電位の変動による影響は、逆極性の電圧となるダミー配線により打ち消されるので、ソース電位の変動による輝度の変動を抑制することができる。なお、図８のような本変形例においては、ソース配線の本数とダミーソース配線の本数とは異なるが、本数の違いとしては１本分の差にすぎない。このため、全体の総ソース配線の本数に対して、その差の影響は小さく、従来の構成に比べて表示品位を高めることができる。

＜実施の形態２＞
本発明の実施の形態２では、実施の形態１で説明した画素の具体的な構造について説明する。ここでは、ＦＦＳ（Fringe Field Switching）方式のＴＦＴアレイ基板を例にして説明する。

図９は、本実施の形態２に係る液晶表示装置（ＴＦＴアレイ基板）の構成を示す平面図であり、図１０は、本実施の形態２に係る液晶表示装置（ＴＦＴアレイ基板）の構成を示す断面図である。具体的には、図９及び図１０には、画素１ｂ，１ｃの構成が示されている。

以下、画素１ｂの構成について主に説明するが、画素１ｃを含む他の画素１の構成についても同様である。また、以下の説明では、奇数ゲート配線Ｇ１，Ｇ３，Ｇ５，Ｇ７，Ｇ９及び偶数ゲート配線Ｇ２，Ｇ４，Ｇ６，Ｇ８，Ｇ１０をまとめて「ゲート配線Ｇ」と記し、ソース配線Ｓ１，Ｓ３，Ｓ５をまとめて「ソース配線Ｓ」と記し、ダミーソース配線ＤＳ２，ＤＳ４，ＤＳ６をまとめて「ダミーソース配線ＤＳ」と記すこともある。

画素１ｂの第２ＴＦＴ１２は、ゲート配線Ｇ（偶数ゲート配線Ｇ２）と、半導体膜１３と、ソース電極１４と、ドレイン電極１５とを備える。

ソース電極１４は、ソース配線Ｓ（ソース配線Ｓ１）と電気的に接続されている。

図１０の有機絶縁膜１６は、ソース電極１４及びドレイン電極１５上に配設されており、画素電極１７は、有機絶縁膜１６上に配設されている。そして、ドレイン電極１５は、有機絶縁膜１６のコンタクトホール１８を介して画素電極１７と電気的に接続されている。

ゲート配線Ｇ（偶数ゲート配線Ｇ２）の電圧の印加に応じて、第２ＴＦＴ１２はオン状態またはオフ状態となる。第２ＴＦＴ１２がオン状態の場合には、ソース電極１４からドレイン電極１５に電流を流すことが可能となり、その結果として、ソース配線Ｓ（ソース配線Ｓ１）の電圧が、画素電極１７に印加される。

画素電極１７上には、無機絶縁膜１９を介してコモン電極２０が配設され、コモン電極２０上側には液晶層（図示せず）が配設されている。コモン電極２０には、スリット２０ａが設けられている。

画素電極１７に電圧が印加された場合、電界が、画素電極１７から、コモン電極２０のスリット２０ａを介して液晶層に向かい、液晶層内にて水平方向（横方向）に向かってから、コモン電極２０に向かう。このため、第２ＴＦＴ１２がオン状態の場合に、ソース配線Ｓ（ソース配線Ｓ１）の電圧を制御することにより、液晶層の液晶を、水平方向に向かう電界を用いて駆動することができる。この結果、液晶層の偏光状態、及び、画素１ｂの輝度を制御することができる。

ここで、本実施の形態２に係る液晶表示装置に関連する第１液晶表示装置（以下「第１関連液晶表示装置」と記す）の構成と、本実施の形態２に係る液晶表示装置に関連する第２液晶表示装置（以下「第２関連液晶表示装置」と記す）の構成とについて説明する。

図１１は、第１関連液晶表示装置（ＴＦＴアレイ基板）の構成を示す平面図であり、図１２は、第１関連液晶表示装置の構成を示す断面図である。なお、第１関連液晶表示装置では、平面視においてソース配線がコモン電極と重なる面積は、平面視においてダミーソース配線がコモン電極と重なる面積と同じになっている。これにより、ソース配線とコモン電極とが形成する容量は、ダミーソース配線とコモン電極とが形成する容量と同じになっている。

さて、図１２に示すように、第１関連液晶表示装置では、画素電極１７とソース配線Ｓとが同層（ほぼ同じ高さ）に設けられている。このような構成では、画素電極１７とソース配線Ｓの間の水平方向の距離を、短絡しない程度に大きくする必要があるため、開口率を増やすことが困難である。

図１３は、第２関連液晶表示装置（ＴＦＴアレイ基板）の構成を示す平面図であり、図１４は、第２関連液晶表示装置の構成を示す断面図である。図１４に示すように、第２関連液晶表示装置では、ソース配線Ｓ上に有機絶縁膜１６が配設され、有機絶縁膜１６上に画素電極１７が配設されている。つまり、画素電極１７とソース配線Ｓとが別層（異なる高さ）に設けられている。このような構成では、画素電極１７とソース配線Ｓの間の水平方向の距離を、比較的小さくすることができるので、開口率を増やすことができる。

図１０に戻って、本実施の形態２に係る液晶表示装置でも、第２関連液晶表示装置と同様に、画素電極１７とソース配線Ｓとが別層（異なる高さ）に設けられているので、同様に開口率を増やすことができる。

また本実施の形態２では、有機絶縁膜１６上に画素電極１７だけでなく、ダミーソース配線ＤＳが配設されている。このような構成によれば、ゲート配線Ｇとダミーソース配線ＤＳとの間の距離を長くすることができるので、ゲート配線Ｇとダミーソース配線ＤＳとの間の容量を小さくすることができる。この結果、第１及び第２関連液晶表示装置に比べて、１つのゲート配線Ｇの容量を軽減することができるので、ゲート電圧の立上り遅延に起因する充電特性の低下や、ゲート電圧の立下り遅延に起因する逆極性への充電特性の低下を抑制することができる。

また本実施の形態２における、ダミーソース配線ＤＳとコモン電極２０との間の距離は、第２関連液晶表示装置における、ダミーソース配線ＤＳとコモン電極２０との間の距離よりも短くなる。このため、ダミーソース配線ＤＳとコモン電極２０とが形成する容量が同じである場合には、本実施の形態２に係るダミーソース配線ＤＳの幅及び面積は、第２関連液晶表示装置に係るダミーソース配線ＤＳの幅及び面積よりも小さくなる。このため、本実施の形態２によれば、開口率を増やすことができるとともに、１つのゲート配線Ｇの容量をより軽減することができる。

なお、以上の説明では、ＦＦＳ方式の液晶表示装置を例にして説明した。しかし本実施の形態２に係る液晶表示装置は、この方式に限ったものではなく、コモン電極やソース配線などの配線を有する任意の液晶表示装置に適用することができる。また、表示品位を高めるだけでよいのであれば、第１関連液晶表示装置の構成、または、第２関連液晶表示装置の構成を用いてもよい。換言すれば、平面視においてダミーソース配線がコモン電極と重なる面積は、平面視においてソース配線がコモン電極と重なる面積と同じかそれよりも小さくなればよい。

＜実施の形態３＞
図１５は、本発明の実施の形態３に係る液晶表示装置の構成を示す平面図である。以下、本実施の形態３で説明する構成要素のうち、実施の形態１と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。

実施の形態１に係る液晶表示装置（図６）は、ソース配線Ｓ１，Ｓ３，Ｓ５と、ダミーソース配線ＤＳ２，ＤＳ４，ＤＳ６とを備えていた。これに対して本実施の形態３に係る液晶表示装置（図１５）は、奇数ソース配線（第１ソース配線）ＯＳ１，ＯＳ３，ＯＳ５，ＯＳ７と、偶数ソース配線（第２ソース配線）ＥＳ２，ＥＳ４，ＥＳ６とを備える。

本実施の形態３では、列単位の画素１に対応して、奇数ソース配線及び偶数ソース配線が交互に配設されている。図１５の例では、１列目の画素１の左側に奇数ソース配線ＯＳ１が配設され、２列目の画素１の左側に偶数ソース配線ＥＳ２が配設され、…、５列目の画素１の左側に奇数ソース配線ＯＳ５が配設され、６列目の画素１の左側に偶数ソース配線ＥＳ６が配設されている。

第１ＴＦＴ１１は、奇数ゲート配線Ｇ１と奇数ソース配線ＯＳ１とに接続され、行方向において隣り合う２つの画素（画素１ａ，１ｂ）の一方（画素１ａ）に、正及び負の電圧を選択的に印加可能となっている。第２ＴＦＴ１２は、偶数ゲート配線Ｇ２と偶数ソース配線ＥＳ１とに接続され、行方向において隣り合う２つの画素（画素１ａ，１ｂ）の他方（画素１ｂ）に、正及び負の電圧を選択的に印加可能となっている。

なお、画素１ｃ、１ｅの第１ＴＦＴ１１の接続関係も、画素１ａの第１ＴＦＴ１１の接続関係と同様である。また、画素１ｄ、１ｆの第２ＴＦＴ１２の接続関係も、画素１ｂの第２ＴＦＴ１２の接続関係と同様である。

さらに、２行目以降の画素１の第１ＴＦＴ１１の接続関係は、１行目の画素１ａ，１ｃ，１ｅの第１ＴＦＴ１１の接続関係と同様であり、２行目以降の画素１の第２ＴＦＴ１２の接続関係は、１行目の画素１ｂ，１ｄ，１ｆの第２ＴＦＴ１２の接続関係と同様である。このため、列方向に隣り合う２つの画素１の一方が、１つの第１ＴＦＴ１１により電圧が印加される場合には、当該２つの画素１の他方も別の第１ＴＦＴ１１薄膜トランジスタにより電圧が印加されることになる。一方、列方向に隣り合う２つの画素１の一方が、１つの第２ＴＦＴ１２により電圧が印加される場合には、当該２つの画素１の他方も別の第２ＴＦＴ１２により電圧が印加されることになる。

図１６は、本実施の形態３に係る信号線の駆動を示すタイミングチャートである。図１６において、Ｓ_Ｘ及びＳ_Ｘ＋２は、奇数ソース配線に印加される電圧を示し、Ｓ_Ｘ＋１及びＳ_Ｘ＋３は、偶数ソース配線に印加される電圧を示している。Ｓ_Ｘ、Ｓ_Ｘ＋１、Ｓ_Ｘ＋２、Ｓ_Ｘ＋３のいずれも、Ｈｉｇｈはコモン電位に対して正電圧の印加に対応し、Ｌｏｗはコモン電位に対して負電圧の印加に対応する。ゲート信号タイミングは、ＨｉｇｈがＴＦＴのオンに対応し、ＬｏｗがＴＦＴのオフに対応する。

図１６に示すように、本実施の形態３では、偶数ソース配線には、奇数ソース配線に入力される信号と極性が同じでかつ振幅が同じ信号が入力される。ただし、偶数ソース配線に入力される信号の振幅と、奇数ソース配線に入力される信号の振幅とは、多少異なっていてもよい。

図１６のような駆動によれば、奇数列の画素１に書き込まれる電圧の極性と、偶数列の画素１に書き込まれる電圧の極性とは、互いに隣接する横２つの画素１を単位として同じになる。例えば、奇数ゲート配線Ｇ１が選択されている時（対応する第１ＴＦＴ１１がオン状態である時）には、１行目の奇数列の画素１ａ，１ｅが正電圧（正極性）に充電されるように奇数ソース配線ＯＳ１，ＯＳ５には正極性の電圧が印加されている。なお、この時、偶数ソース配線ＥＳ２，ＥＳ６は、奇数ソース配線ＯＳ１，ＯＳ５とは逆極性となっているため、負極性の電圧が印加されている。

次に、偶数ゲート配線Ｇ２が選択されている時（対応する第２ＴＦＴ１２がオン状態である時）には、奇数ソース配線ＯＳ１，ＯＳ５の極性と、偶数ソース配線ＥＳ２，ＥＳ６の極性とは、奇数ゲート配線Ｇ１が選択されている時のそれらの極性と逆転する。このため、偶数ソース配線ＥＳ２、ＥＳ６には正極性の電圧が印加されることになり、１行目の偶数列の画素１ｂ，１ｆも正電圧（正極性）に充電される。

一方、上記と極性を逆にすると、画素１ｃ，１ｄに関する状況となる。すなわち、奇数ゲート配線Ｇ１が選択されている時には、１行目の奇数列の画素１ｃが負電圧（負極性）に充電されるように奇数ソース配線ＯＳ３には負極性の電圧が印加されている。なお、この時、偶数ソース配線ＥＳ４はソース配線ＯＳ３とは逆極性となっているため、正極性の電圧が印加されている。次に、偶数ゲート配線Ｇ２が選択されている時には、奇数ソース配線ＯＳ３の極性と、偶数ソース配線ＥＳ４の極性とは、奇数ゲート配線Ｇ１が選択されている時のそれらの極性と逆転する。このため、偶数ソース配線ＥＳ４には負極性の電圧が印加されることになり、１行目の偶数列の画素１ｄも負電圧（負極性）に充電される。

奇数ゲート配線Ｇ１及び偶数ゲート配線Ｇ２の選択によって、１行目の画素１ａ〜１ｆが充電された後には、２行目以降の画素１も充電される。なお、２行目以降の画素１の充電は、書き込まれる電圧の極性を除けば、１行目の画素１の充電と同じである。例えば、奇数ゲート配線Ｇ３が選択されている場合には、２行目の奇数ソース配線ＯＳ１，ＯＳ５に接続されている奇数列の画素１が負電圧（負極性）に充電され、偶数ゲート配線Ｇ４が選択されている場合にも、２行目の偶数ソース配線ＥＳ２，ＥＳ６に接続されている偶数列の画素１が負電圧（負極性）に充電される。

これにより、図１５に示すように、２×１のドット反転状態、つまり２×１のドット反転駆動を実現することができる。なお、フレームごとに書き込まれる電圧の極性は反転される。

以上のような本実施の形態３に係る液晶表示装置によれば、実施の形態１と同様に、コモン電位への影響を抑制することができるので、表示品位を高めることができる。より詳しく説明すると、実施の形態１においては、ソース配線と逆極性を有してコモン電圧変動の影響を打ち消すことに特化したダミーソース配線をソース配線と交互に設けた構成であったが、実施の形態３においてはかかるダミーソース配線を設けることなく、ソース配線の極性をゲート配線の選択ごとに逆転することにより、同様の効果が得られる。

なお、本実施の形態３においても実施の形態１と同様に、奇数ソース配線とコモン電極とが形成する容量は、偶数ソース配線とコモン電極とが形成する容量と同じになるように構成されてもよい。このように構成した場合には、コモン電位への影響を抑制する効果を高めることができる。

また、以上に説明した奇数ゲート配線と偶数ゲート配線の配置を入れ替えてもよいし、以上に説明した奇数ソース配線と偶数ソース配線の配置を入れ替えてもよい。また、本実施の形態３の画素の構造として、実施の形態２に係る液晶表示装置の構成、第１関連液晶表示装置の構成、及び、第２関連液晶表示装置の構成と同様の構成を用いてもよい。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。

１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ 画素、１１ 第１ＴＦＴ、１２ 第２ＴＦＴ、Ｇ１，Ｇ３，Ｇ５，Ｇ７，Ｇ９ 奇数ゲート配線、Ｇ２，Ｇ４，Ｇ６，Ｇ８，Ｇ１０ 偶数ゲート配線、Ｓ１，Ｓ３，Ｓ５ ソース配線、ＤＳ２，ＤＳ４，ＤＳ６ ダミーソース配線、ＯＳ１，ＯＳ３，ＯＳ５，ＯＳ７ 奇数ソース配線、ＥＳ２，ＥＳ４，ＥＳ６ 偶数ソース配線。

Claims (11)

1. マトリクス状に配設された複数の画素を有する液晶表示装置であって、
   行単位の画素に対応して配設された第１ゲート配線及び第２ゲート配線と、
   列単位の画素に対応して配設されたソース配線と、
   各前記ソース配線に隣接して配設されたダミーソース配線と、
   前記第１ゲート配線と前記ソース配線とに接続され、行方向において隣り合う２つの画素の一方に、正及び負の電圧を選択的に印加可能な第１薄膜トランジスタと、
   前記第２ゲート配線と前記ソース配線とに接続され、前記２つの画素の他方に、正及び負の電圧を選択的に印加可能な第２薄膜トランジスタと
   を備える、液晶表示装置。
2. 請求項１に記載の液晶表示装置であって、
   前記ダミーソース配線には、前記ソース配線に入力される信号と極性が逆である信号が入力される、液晶表示装置。
3. 請求項２に記載の液晶表示装置であって、
   前記ダミーソース配線には、前記ソース配線に入力される信号と振幅が同じ信号が入力される、液晶表示装置。
4. 請求項１から請求項３のうちのいずれか１項に記載の液晶表示装置であって、
   断面視において前記ソース配線及び前記ダミーソース配線の上方に配設されたコモン電極をさらに備え、
   平面視において前記ダミーソース配線が前記コモン電極と重なる面積は、平面視において前記ソース配線が前記コモン電極と重なる面積と同じかそれよりも小さい、液晶表示装置。
5. 請求項１から請求項３のうちのいずれか１項に記載の液晶表示装置であって、
   断面視において前記ソース配線及び前記ダミーソース配線の上方に配設されたコモン電極をさらに備え、
   前記ソース配線と前記コモン電極とが形成する容量は、前記ダミーソース配線と前記コモン電極とが形成する容量と同じである、液晶表示装置。
6. 請求項１から請求項５のうちのいずれか１項に記載の液晶表示装置であって、
   前記ソース配線及び前記ダミーソース配線は、列単位の画素に対応して交互に配設されている、液晶表示装置。
7. 請求項１から請求項６のうちのいずれか１項に記載の液晶表示装置であって、
   列方向に隣り合う２つの画素の一方が、１つの前記第１薄膜トランジスタにより電圧が印加される場合には、他方も別の前記第１薄膜トランジスタにより電圧が印加され、
   列方向に隣り合う２つの画素の一方が、１つの前記第２薄膜トランジスタにより電圧が印加される場合には、他方も別の前記第２薄膜トランジスタにより電圧が印加される、液晶表示装置。
8. マトリクス状に配設された複数の画素を有する液晶表示装置であって、
   行単位の画素に対応して配設された第１ゲート配線及び第２ゲート配線と、
   列単位の画素に対応して交互に配設された第１ソース配線及び第２ソース配線と、
   前記第１ゲート配線と前記第１ソース配線とに接続され、行方向において隣り合う２つの画素の一方に、正及び負の電圧を選択的に印加可能な第１薄膜トランジスタと、
   前記第２ゲート配線と前記第２ソース配線とに接続され、前記２つの画素の他方に、正及び負の電圧を選択的に印加可能な第２薄膜トランジスタと
   を備える、液晶表示装置。
9. 請求項８に記載の液晶表示装置であって、
   前記第２ソース配線には、前記第１ソース配線に入力される信号と極性が逆でかつ振幅が同じ信号が入力される、液晶表示装置。
10. 請求項８または請求項９に記載の液晶表示装置であって、
    断面視において前記第１ソース配線及び前記第２ソース配線の上方に配設されたコモン電極をさらに備え、
    前記第１ソース配線と前記コモン電極とが形成する容量は、前記第２ソース配線と前記コモン電極とが形成する容量と同じである、液晶表示装置。
11. 請求項８から請求項１０のうちのいずれか１項に記載の液晶表示装置であって、
    列方向に隣り合う２つの画素の一方が、１つの前記第１薄膜トランジスタにより電圧が印加される場合には、他方も別の前記第１薄膜トランジスタにより電圧が印加され、
    列方向に隣り合う２つの画素の一方が、１つの前記第２薄膜トランジスタにより電圧が印加される場合には、他方も別の前記第２薄膜トランジスタにより電圧が印加される、液晶表示装置。

Images