JP2013164573A - 有機発光表示装置 - Google Patents

有機発光表示装置 Download PDF

Info

Publication number
JP2013164573A
JP2013164573A JP2012118336A JP2012118336A JP2013164573A JP 2013164573 A JP2013164573 A JP 2013164573A JP 2012118336 A JP2012118336 A JP 2012118336A JP 2012118336 A JP2012118336 A JP 2012118336A JP 2013164573 A JP2013164573 A JP 2013164573A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
gate
line
organic light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012118336A
Other languages
English (en)
Inventor
Chi-Wook Ahn
致 旭 安
Seung Teung Thae
勝 奎 太
Seung-Kyu Lee
承 珪 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2013164573A publication Critical patent/JP2013164573A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80Constructional details
    • H10K30/865Intermediate layers comprising a mixture of materials of the adjoining active layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118Masterslice integrated circuits
    • H01L27/11803Masterslice integrated circuits using field effect technology
    • H01L27/11807CMOS gate arrays
    • H01L2027/11868Macro-architecture
    • H01L2027/11874Layout specification, i.e. inner core region
    • H01L2027/11879Data lines (buses)

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】本発明は、表示品質が向上した高解像度の有機発光表示装置を提供する。
【解決手段】本発明による有機発光表示装置は、第1絶縁層を間に置いて基板上に位置し、第1方向に延長された第1ゲート配線、第2絶縁層を間に置いて前記第1ゲート配線上に位置し、前記第1方向に延長された第2ゲート配線、前記第2ゲート配線上に位置し、前記第1方向と交差する第2方向に延長されたデータ配線、前記第1ゲート配線、前記第2ゲート配線、前記データ配線のそれぞれに連結されている画素回路、および前記画素回路に連結された有機発光素子を含む。
【選択図】図1

Description

本発明は、有機発光表示装置に関し、より詳しくは、複数の薄膜トランジスタおよび一つ以上のキャパシタを有する画素回路を含む有機発光表示装置に関する。
表示装置は、イメージを表示する装置であって、最近、有機発光表示装置(organic light emitting diode display)が注目されている。
有機発光表示装置は、それ自体で発光特性を有し、液晶表示装置(liquid crystal display device)とは異なり別途の光源を必要としないため、厚さと重量を軽減させることができる。また、有機発光表示装置は、低い消費電力、高い輝度および高い反応速度などの高品位特性を示す。
一般に有機発光表示装置は、基板上に位置し、一方向に延長されたゲート配線、ゲート配線と交差する方向に延長されたデータ配線、ゲート配線およびデータ配線のそれぞれに連結された画素回路および画素回路と連結された有機発光素子を含む。
しかし、最近、高解像度のディスプレイを要求することに伴い、有機発光表示装置に含まれているゲート配線、データ配線、画素回路および有機発光素子の個数が増加することによって、全体的な配線(特にデータ配線対個数が多いゲート配線)の配置問題および配線で電圧降下が発生する問題など多様な問題が発生して高解像度の有機発光表示装置でむらなどの品質低下が発生する問題点があった。
本発明の例示的な実施形態は、上述した問題点を解決するためのものであって、表示品質が向上した高解像度の有機発光表示装置を提供する。
上述した技術的課題を達成するための本発明の一実施形態は、第1絶縁層を間に置いて基板上に位置し、第1方向に延長された第1ゲート配線、第2絶縁層を間に置いて前記第1ゲート配線上に位置し、前記第1方向に延長された第2ゲート配線、前記第2ゲート配線上に位置し、前記第1方向と交差する第2方向に延長されたデータ配線、前記第1ゲート配線、前記第2ゲート配線、前記データ配線のそれぞれに連結されている画素回路、および前記画素回路に連結された有機発光素子を含む有機発光表示装置を提供する。
前記第1ゲート配線および前記第2ゲート配線は、互いに非重畳となっている。前記第2ゲート配線は、第1スキャンライン、および前記第1スキャンラインと離隔する初期化電源ラインを含み、前記データ配線は、データライン、および前記データラインと離隔する駆動電源ラインを含むことができる。
前記画素回路は、前記初期化電源ラインおよび前記駆動電源ラインと連結された第1キャパシタ、前記駆動電源ラインと前記有機発光素子の間に連結された第1薄膜トランジスタ、および前記データラインと前記第1薄膜トランジスタの間に連結された第2薄膜トランジスタを含むことができる。
前記第1キャパシタは、前記第1ゲート配線と同一層に形成されて前記初期化電源ラインと連結された第1キャパシタ電極、および前記第2ゲート配線と同一層に形成されて前記駆動電源ラインと連結された第2キャパシタ電極を含むことができる。
前記第1キャパシタは、前記第1キャパシタ電極と対応して前記基板と前記第1絶縁層の間に位置し、前記第2キャパシタ電極と連結されたアクティブ電極をさらに含むことができる。前記第2キャパシタ電極は、前記第1方向に延長され得る。
前記第1薄膜トランジスタは、前記基板と前記第1絶縁層の間に位置する第1アクティブ層、前記第1キャパシタ電極と連結され、前記第2ゲート配線と同一層に位置する第1ゲート電極、前記駆動電源ラインと連結された第1ソース電極、および前記有機発光素子と連結された第1ドレイン電極を含むことができる。
前記第2薄膜トランジスタは、前記基板と前記第1絶縁層の間に位置する第2アクティブ層、前記第1スキャンラインと連結され、前記第1ゲート配線と同一層に位置する第2ゲート電極、前記データラインと連結された第2ソース電極、および前記第1薄膜トランジスタの前記第1ソース電極と連結された第2ドレイン電極を含むことができる。
前記第2薄膜トランジスタは、前記基板と前記第1絶縁層の間に位置する第2アクティブ層、前記第1スキャンラインと連結され、前記第2ゲート配線と同一層に位置する第2ゲート電極、前記データラインと連結された第2ソース電極、および前記第1薄膜トランジスタの前記第1ソース電極と連結された第2ドレイン電極を含むことができる。
前記画素回路は、前記第1ゲート配線と同一層に形成されて前記第1キャパシタ電極と連結された第3キャパシタ電極、および前記第2ゲート配線と同一層に形成されて前記第1スキャンラインと連結された第4キャパシタ電極を含む第2キャパシタをさらに含むことができる。
前記画素回路は、前記基板と前記第1絶縁層の間に位置する第3アクティブ層、前記第1スキャンラインと連結され、前記第2ゲート配線と同一層に位置する第3ゲート電極、前記第1薄膜トランジスタの前記第1ドレイン電極と連結された第3ソース電極、および前記第1薄膜トランジスタの前記第1ゲート電極と連結された第3ドレイン電極を含む第3薄膜トランジスタをさらに含むことができる。
前記第1ゲート配線は、第2スキャンラインを含み、前記画素回路は、前記基板と前記第1絶縁層の間に位置する第4アクティブ層、前記第2スキャンラインと連結され、前記第1ゲート配線と同一層に位置する第4ゲート電極、前記初期化電源ラインと連結された第4ソース電極、および前記第1薄膜トランジスタの第1ゲート電極と連結された第4ドレイン電極を含む第4薄膜トランジスタをさらに含むことができる。
前記第1ゲート配線は、発光制御ラインをさらに含み、前記画素回路は、前記基板と前記第1絶縁層の間に位置する第5アクティブ層、前記発光制御ラインと連結され、前記第1ゲート配線と同一層に位置する第5ゲート電極、前記駆動電源ラインと連結された第5ソース電極、および前記第1薄膜トランジスタの前記第1ソース電極と連結された第5ドレイン電極を含む第5薄膜トランジスタをさらに含むことができる。
前記画素回路は、前記基板と前記第1絶縁層の間に位置する第6アクティブ層、前記発光制御ラインと連結され、前記第1ゲート配線と同一層に位置する第6ゲート電極、前記第1薄膜トランジスタの前記第1ドレイン電極と連結された第6ソース電極、および前記有機発光素子と連結された第6ドレイン電極を含む第6薄膜トランジスタをさらに含むことができる。
また、本発明の他の実施形態は、第1絶縁層を間に置いて基板上に位置し、第1方向に延長された第1ゲート配線、第2絶縁層を間に置いて前記第1ゲート配線上に位置し、前記第1方向に延長された第2ゲート配線、前記第2ゲート配線上に位置し、前記第1方向と交差する第2方向に延長されたデータ配線、前記第1ゲート配線、前記第2ゲート配線、前記データ配線のそれぞれに連結された複数の薄膜トランジスタおよび一つ以上のキャパシタを含む画素回路、および前記画素回路を間に置いて第1電源と連結され、第2電源と連結される有機発光素子を含む有機発光表示装置を提供する。
前記複数の薄膜トランジスタのうち、ソース電極が前記第1電源と連結され、ドレイン電極が前記有機発光素子と連結された駆動薄膜トランジスタのゲート電極は、前記第2ゲート配線と同一層に位置することができる。
前記複数の薄膜トランジスタのうち、ソース電極が前記駆動薄膜トランジスタのドレイン電極と連結され、ドレイン電極が前記駆動薄膜トランジスタのゲート電極と連結された補償薄膜トランジスタのゲート電極は、前記第2ゲート配線と同一層に位置することができる。
前記複数の薄膜トランジスタのうち、前記駆動薄膜トランジスタおよび前記補償薄膜トランジスタを除いた残りの一つ以上のスイッチング薄膜トランジスタのゲート電極は、前記第1ゲート配線と同一層に位置することができる。
前記キャパシタの一電極は、前記第1ゲート配線と同一層に位置し、前記一電極と対向する他電極は、前記第2ゲート配線と同一層に位置することができる。
本発明の一実施形態によれば、表示品質が向上した高解像度の有機発光表示装置が提供される。
本発明の第1実施形態による有機発光表示装置を概略的に示した図面である。 図1のII−II線断面図である。 図1に示された画素を示す回路図である。 図3に示された画素回路および有機発光素子を示す断面図である。 本発明の第1実施形態による有機発光表示装置の効果を説明するためのグラフである。 本発明の第1実施形態による有機発光表示装置の効果を説明するためのグラフである。 本発明の第1実施形態による有機発光表示装置の効果を説明するためのグラフである。 本発明の第2実施形態による有機発光表示装置の画素回路および有機発光素子を示す断面図である。 本発明の第3実施形態による有機発光表示装置の画素回路および有機発光素子を示す断面図である。
以下、添付図面を参照して本発明の多様な実施形態について本発明が属する技術分野で通常の知識を有する者が容易に実施することができるように詳しく説明する。本発明は多様な異なる形態で実現することができ、ここで説明する実施形態に限定されない。
本発明を明確に説明するために、説明上不要な部分は省略し、明細書全体にわたって同一または類似する構成要素については同一の参照符号を付した。
また、多様な実施形態において、同一な構成を有する構成要素については同一の符号を使用して代表的に第1実施形態で説明し、その他の実施形態では第1実施形態と異なる構成についてのみ説明する。
また、図面に示された各構成の大きさおよび厚さは、説明の便宜のために任意に示したので、本発明が必ずしも示されたところに限定されるのではない。
図面において、多くの層および領域を明確に表現するために厚さを拡大して示した。そして、図面において、説明の便宜のために、一部の層および領域の厚さを誇張して示した。層、膜、領域、板などの部分が他の部分の「上に」にあるという時、これは他の部分の「直上に」にある場合のみならず、その中間にさらに他の部分がある場合も含む。
また、明細書全体において、ある部分がある構成要素を「含む」という時、これは特に反対の記載がない限り、他の構成要素を除くのではなく、他の構成要素をさらに含むことができることを意味する。また、明細書全体で、「上に」とは、対象部分の上または下に位置することを意味し、必ずしも重力方向を基準に上側に位置することを意味するのではない。
また、添付図面では、一つの画素に6個の薄膜トランジスタ(thin film transistor、TFT)と2個の蓄電素子(capacitor)を備えた6Tr−2Cap構造の能動駆動(active matrix、AM)型有機発光表示装置を示しているが、本発明がこれに限定されるのではない。したがって、有機発光表示装置は、一つの画素に複数の薄膜トランジスタと一つ以上の蓄電素子を備えることができ、別途の配線がさらに形成されたり、既存の配線が省略されて多様な構造を有するように形成することもできる。ここで、画素は画像を表示する最小単位をいい、有機発光表示装置は複数の画素を通じて画像を表示する。
以下、図1乃至図7を参照して本発明の第1実施形態による有機発光表示装置を説明する。図1は、本発明の第1実施形態による有機発光表示装置を概略的に示した図面である。図2は、図1のII−II線断面図である。
図1および図2に示されているように、本発明の第1実施形態による有機発光表示装置1000は、ゲート駆動部110、第1ゲート配線GW1、第2ゲート配線GW2、発光制御駆動部120、データ駆動部130、データ配線DW、表示部140および画素150を含む。
ゲート駆動部110は、図示されていない外部の制御回路、例えばタイミング制御部などから供給される制御信号に対応して第1ゲート配線GW1または第2ゲート配線GW2に含まれている第1スキャンラインSC2〜SCnまたは第2スキャンラインSC1〜SCn−1にスキャン信号を順次に供給する。そうすると、画素150はスキャン信号により選択されて順次にデータ信号を供給される。
第1ゲート配線GW1は、第1絶縁層GI1を間に置いて基板SUB上に位置し、第1方向に延長されている。第1ゲート配線GW1は、第2スキャンラインSCn−1および発光制御ラインE1〜Enを含む。第2スキャンラインSCn−1は、ゲート駆動部110と連結されており、ゲート駆動部110からスキャン信号を供給される。発光制御ラインEnは、発光制御駆動部120と連結されており、発光制御駆動部120から発光制御信号を供給される。
第2ゲート配線GW2は、第2絶縁層GI2を間に置いて第1ゲート配線GW1上に位置し、第1方向に延長されている。第2ゲート配線GW2は、第1スキャンラインSCnおよび初期化電源ラインVinitを含む。
第1ゲート配線GW1および第2ゲート配線GW2は、互いに非重畳となっている。つまり、第1ゲート配線GW1と第2ゲート配線GW2は互いに重畳されない。
第1スキャンラインSCnは、ゲート駆動部110と連結されており、ゲート駆動部110からスキャン信号を供給される。初期化電源ラインVinitは、ゲート駆動部110と連結されており、ゲート駆動部110から初期化電源を印加される。
本発明の第1実施形態では初期化電源ラインVinitがゲート駆動部110から初期化電源の印加を受けるが、本発明の他の実施形態では初期化電源ラインVinitが追加的な他の構成と連結されて前記追加的な他の構成から初期化電源の印加を受けることができる。
発光制御駆動部120は、タイミング制御部などの外部から供給される制御信号に対応して発光制御ラインEnに発光制御信号を順次に供給する。そうすると、画素150は発光制御信号により発光が制御される。
つまり、発光制御信号は、画素150の発光時間を制御する。但し、発光制御駆動部120は、画素150の内部構造により省略されることもできる。
データ駆動部130は、タイミング制御部などの外部から供給される制御信号に対応して、データ配線DWのうちデータラインDAmにデータ信号を供給する。データラインDAmに供給されたデータ信号は、第1スキャンラインSCnにスキャン信号が供給される度にスキャン信号により選択された画素150に供給される。そうすると、画素150はデータ信号に対応する電圧を充電しこれに対応する輝度で発光する。
データ配線DWは、第3絶縁層ILDを間に置いて第2ゲート配線GW2上に位置し、第1方向と交差する第2方向に延長されている。データ配線DWは、データラインDA1〜DAmおよび駆動電源ラインELVDDLを含む。データラインDAmは、データ駆動部130と連結されており、データ駆動部130からデータ信号を供給される。駆動電源ラインELVDDLは、後述する外部の第1電源ELVDDと連結されており、第1電源ELVDDから駆動電源を供給される。
表示部140は、第1ゲート配線GW1、第2ゲート配線GW2およびデータ配線DWの交差領域に位置する複数の画素150を含む。ここで、それぞれの画素150は、データ信号に対応する駆動電流に相応する輝度で発光する有機発光素子と、前記有機発光素子に流れる駆動電流を制御するための画素回路を含む。画素回路は、第1ゲート配線GW1、第2ゲート配線GW2およびデータ配線DWのそれぞれと連結されており、有機発光素子は、前記画素回路に連結されている。
このような表示部140の有機発光素子は、画素回路を間に置いて外部の第1電源ELVDDと連結され、第2電源ELVSSと連結される。第1電源ELVDDおよび第2電源ELVSSのそれぞれは、駆動電源および共通電源のそれぞれを表示部140の画素150に供給し、画素150は画素150に供給された駆動電源および共通電源によりデータ信号に対応して第1電源ELVDDから有機発光素子を通す駆動電流に対応する輝度で発光する。
このように、本発明の第1実施形態による有機発光表示装置1000は、画素150を第1方向に横切って互いに非重畳となっているゲート配線である第2スキャンラインSCn−1および発光制御ラインEnを含む第1ゲート配線GW1、および第1スキャンラインSCnおよび初期化電源ラインVinitを含む第2ゲート配線GW2のそれぞれがすべて同一層に位置するのではなく、ゲート配線である第1ゲート配線GW1および第2ゲート配線GW2のそれぞれが第2絶縁層GI2を間に置いて互いに異なる層に位置することによって、互いに異なる層に位置する隣接したゲート配線間の距離Wを狭く形成することができるため、同一な面積により多い画素150を形成することができる。つまり、高解像度の有機発光表示装置1000を形成することができる。
ひいては、図1および図2に示された第2キャパシタ電極CE2は、後述する第1キャパシタC1を構成する電極であるが、必要に応じて第2キャパシタ電極CE2を第1方向に延長する場合にも、第2キャパシタ電極CE2を第2ゲート配線GW2と同一層に形成することによって、隣接したゲート配線間の距離Wを狭く形成して高解像度の有機発光表示装置1000を形成することができる。
以下、図3および図4を参照して本発明の第1実施形態による画素150をより詳しく説明する。図3は、図1に示された画素を示す回路図である。図4は、図3に示された画素回路および有機発光素子を示す断面図である。
図3および図4に示されているように、画素150は、第1電源ELVDDと第2電源ELVSSの間に接続する有機発光素子OLEDと、前記第1電源ELVDDと有機発光素子OLEDの間に接続されて前記有機発光素子OLEDに供給される駆動電源を制御する画素回路152とを含む。
有機発光素子OLEDのアノード電極は、画素回路152を経由して第1電源ELVDDに連結された駆動電源ラインELVDDLに接続され、有機発光素子OLEDのカソード電極は、第2電源ELVSSに接続される。このような有機発光素子OLEDは、第1電源ELVDDから画素回路152を経て駆動電源が供給され、第2電源ELVSSから共通電源が供給される時、有機発光素子OLEDに流れる駆動電流に対応する輝度で発光する。
画素回路152は、第1薄膜トランジスタT1、第2薄膜トランジスタT2、第3薄膜トランジスタT3、第4薄膜トランジスタT4、第5薄膜トランジスタT5、第6薄膜トランジスタT6、第1キャパシタC1および第2キャパシタC2を含む。
第1薄膜トランジスタT1は、駆動電源ラインELVDDLと有機発光素子OLEDの間に連結され、画素150の発光期間の間にデータ信号に対応する駆動電源を第1電源ELVDDから有機発光素子OLEDに供給する。つまり、第1薄膜トランジスタT1は、画素150の駆動トランジスタとして機能する。第1薄膜トランジスタT1は、第1アクティブ層A1、第1ゲート電極G1、第1ソース電極S1および第1ドレイン電極D1を含む。
第1アクティブ層A1は、ポリシリコンを含み、ドーピング物質がドーピングされたソースおよびドレイン領域とソースおよびドレイン領域の間に位置するチャンネル領域を含む。第1アクティブ層A1は、基板SUBに形成されたバッファー層BUと第1絶縁層GI1の間に位置している。
第1ゲート電極G1は、第1キャパシタC1の第1キャパシタ電極CE1と連結されており、第2ゲート配線GW2と同一層に位置している。つまり、第1ゲート電極G1と第2アクティブ層A2の間には第1絶縁層GI1および第2絶縁層GI2が位置している。
第1ソース電極S1は、第5薄膜トランジスタT5を経由して駆動電源ラインELVDDLと連結されている。第1ドレイン電極D1は、第6薄膜トランジスタT6を経由して有機発光素子OLEDと連結されている。
第2薄膜トランジスタT2は、データラインDAmと第1薄膜トランジスタT1の間に連結され、第2スキャンラインSCn−1からスキャン信号が供給される時、データラインDAmから供給されるデータ信号を画素150内部に伝達する。つまり、第2薄膜トランジスタT2は、画素150のスイッチングトランジスタとして機能する。第2薄膜トランジスタT2は、第2アクティブ層A2、第2ゲート電極G2、第2ソース電極S2および第2ドレイン電極D2を含む。
第2アクティブ層A2は、ポリシリコンを含み、ドーピング物質がドーピングされたソースおよびドレイン領域とソースおよびドレイン領域の間に位置するチャンネル領域を含む。第2アクティブ層A2は、基板SUBに形成されたバッファー層BUと第1絶縁層GI1の間に位置している。
第2ゲート電極G2は、第1スキャンラインSCnと連結されており、第1ゲート配線GW1と同一層に位置している。つまり、第2ゲート電極G2と第2アクティブ層A2の間には第1絶縁層GI1が位置している。
第2ソース電極S2は、データラインDAmと連結されている。第2ドレイン電極D2は、第1薄膜トランジスタT1の第1ソース電極S1と連結されている。
第3薄膜トランジスタT3は、第1薄膜トランジスタT1の第1ドレイン電極D1と第1ゲート電極G1の間に連結され、画素150内部にデータ信号が供給される時、第1薄膜トランジスタT1をダイオード形態に連結して第1薄膜トランジスタT1のしきい電圧を補償する。つまり、第3薄膜トランジスタT3は、画素150の補償トランジスタとして機能する。第3薄膜トランジスタT3は、第3アクティブ層A3、第3ゲート電極G3、第3ソース電極S3および第3ドレイン電極D3を含む。
第3アクティブ層A3は、ポリシリコンを含み、ドーピング物質がドーピングされたソースおよびドレイン領域とソースおよびドレイン領域の間に位置するチャンネル領域を含む。第3アクティブ層A3は、基板SUBに形成されたバッファー層BUと第1絶縁層GI1の間に位置している。
第3ゲート電極G3は、第1スキャンラインSCnと連結されており、第2ゲート配線GW2と同一層に位置している。つまり、第3ゲート電極G3と第3アクティブ層A3の間には第1絶縁層GI1および第2絶縁層GI2が位置している。
第3ソース電極S3は、第1薄膜トランジスタT1の第1ドレイン電極D1と連結されている。第3ドレイン電極D3は、第1薄膜トランジスタT1の第1ゲート電極G1と連結されている。
第4薄膜トランジスタT4は、初期化電源ラインVinitと第1薄膜トランジスタT1の第1ゲート電極G1の間に連結され、画素150にデータ信号が入力されるデータプログラミング期間の間に前記データ信号が画素150内部に円滑に供給されるように、前記データプログラミング期間に先んじた初期化期間の間に第2スキャンラインSCn−1からスキャン信号が供給される時、初期化電源ラインVinitから供給される初期化電源を画素150内部に伝達して第1薄膜トランジスタT1を初期化する。つまり、第4薄膜トランジスタT4は、画素150のスイッチングトランジスタとして機能する。第4薄膜トランジスタT4は、第4アクティブ層A4、第4ゲート電極G4、第4ソース電極S4および第4ドレイン電極D4を含む。
第4アクティブ層A4は、ポリシリコンを含み、ドーピング物質がドーピングされたソースおよびドレイン領域とソースおよびドレイン領域の間に位置するチャンネル領域を含む。第4アクティブ層A4は、基板SUBに形成されたバッファー層BUと第1絶縁層GI1の間に位置している。
第4ゲート電極G4は、第2スキャンラインSCn−1と連結されており、第1ゲート配線GW1と同一層に位置している。つまり、第4ゲート電極G4と第4アクティブ層A4の間には第1絶縁層GI1が位置している。
第4ソース電極S4は、初期化電源ラインVinitと連結されている。第4ドレイン電極D4は、第1薄膜トランジスタT1の第1ゲート電極G1と連結されている。
第5薄膜トランジスタT5は、駆動電源ラインELVDDLと第1薄膜トランジスタT1の間に連結され、画素150の非発光期間の間に第1電源ELVDDと第1薄膜トランジスタT1の間の連結を遮断し、画素150の発光期間の間に前記第1電源ELVDDと第1薄膜トランジスタT1の間を連結する。つまり、第5薄膜トランジスタT5は、画素150のスイッチングトランジスタとして機能する。第5薄膜トランジスタT5は、第5アクティブ層A5、第5ゲート電極G5、第5ソース電極S5および第5ドレイン電極D5を含む。
第5アクティブ層A5は、ポリシリコンを含み、ドーピング物質がドーピングされたソースおよびドレイン領域とソースおよびドレイン領域の間に位置するチャンネル領域を含む。第5アクティブ層A5は、基板SUBに形成されたバッファー層BUと第1絶縁層GI1の間に位置している。
第5ゲート電極G5は、発光制御ラインEnと連結されており、第1ゲート配線GW1と同一層に位置している。つまり、第5ゲート電極G5と第5アクティブ層A5の間には第1絶縁層GI1が位置している。
第5ソース電極S5は、駆動電源ラインELVDDLと連結されている。第5ドレイン電極D5は、第1薄膜トランジスタT1の第1ソース電極S1と連結されている。
第6薄膜トランジスタT6は、第1薄膜トランジスタT1と有機発光素子OLEDの間に連結され、画素150の非発光期間の間に第1薄膜トランジスタT1と有機発光素子OLEDの間の連結を遮断し、画素150の発光期間の間に前記第1薄膜トランジスタT1と有機発光素子OLEDの間を連結する。つまり、第6薄膜トランジスタT6は、画素150のスイッチングトランジスタとして機能する。第6薄膜トランジスタT6は、第6アクティブ層A6、第6ゲート電極G6、第6ソース電極S6および第6ドレイン電極D6を含む。
第6アクティブ層A6は、ポリシリコンを含み、ドーピング物質がドーピングされたソースおよびドレイン領域とソースおよびドレイン領域の間に位置するチャンネル領域を含む。第6アクティブ層A6は、基板SUBに形成されたバッファー層BUと第1絶縁層GI1の間に位置している。
第6ゲート電極G6は、発光制御ラインEnと連結されており、第1ゲート配線GW1と同一層に位置している。つまり、第6ゲート電極G6と第6アクティブ層A6の間には第1絶縁層GI1が位置している。
第6ソース電極S6は、第1薄膜トランジスタT1の第1ドレイン電極D1と連結されている。第6ドレイン電極D6は、有機発光素子OLEDのアノード電極と連結されている。
一方、本発明の第1実施形態による有機発光表示装置1000の第1薄膜トランジスタT1乃至第6薄膜トランジスタT6のそれぞれの第1ソース電極S1乃至第6ソース電極S6のそれぞれと第1ドレイン電極D1乃至第6ドレイン電極D6のそれぞれは、第1アクティブ層A1乃至第6アクティブ層A6のそれぞれと異なる層で形成されているが、これに限定されず、本発明の他の実施形態による有機発光表示装置の第1薄膜トランジスタ乃至第6薄膜トランジスタのそれぞれの第1ソース電極乃至第6ソース電極それぞれと第1ドレイン電極乃至第6ドレイン電極のそれぞれは、第1アクティブ層乃至第6アクティブ層のそれぞれと選択的に同一層で形成され得る。つまり、各薄膜トランジスタのソース電極およびドレイン電極は、選択的にドーピング物質がドーピングされたポリシリコンで形成され得る。
第1キャパシタC1は、データプログラミング期間の間に画素150内部に供給されるデータ信号を保存し、これを1フレームの間に維持するためのもので、第1電源ELVDDと連結された駆動電源ラインELVDDLと初期化電源ラインVinitと連結された第1薄膜トランジスタT1の第1ゲート電極G1との間に連結される。つまり、第1キャパシタC1は、ストレージキャパシタとして機能する。第1キャパシタC1は、第1キャパシタ電極CE1および第2キャパシタ電極CE2を含む。
第1キャパシタ電極CE1は、初期化電源ラインVinitと連結された第1薄膜トランジスタT1の第1ゲート電極G1と連結されており、第1ゲート配線GW1と同一層に位置している。
第2キャパシタ電極CE2は、駆動電源ラインELVDDLと連結されており、第2ゲート配線GW2と同一層に位置している。第2キャパシタ電極CE2は、図1に示したように、隣接した画素150を横切って第1方向に延長されている。
つまり、第1キャパシタ電極CE1と第2キャパシタ電極CE2の間には第2絶縁層GI2が位置している。
第2キャパシタC2は、有機発光表示装置1000でロードによる電圧降下を補償するためのもので、第1キャパシタC1の第1キャパシタ電極CE1と第1スキャンラインSCnの間に連結される。つまり、第2キャパシタC2は、現在スキャン信号の電圧レベルが変更される時、特に現在スキャン信号の供給が中断される時点でカップリング作用により第1薄膜トランジスタT1の第1ゲート電極G1の電圧を上昇させることによって、有機発光表示装置1000内のロードによる電圧降下を補償するブースティングキャパシタとして機能する。第2キャパシタC2は、第3キャパシタ電極CE3および第4キャパシタ電極CE4を含む。
第3キャパシタ電極CE3は、第1キャパシタC1の第1キャパシタ電極CE1と連結されており、第1ゲート配線GW1と同一層に位置している。第4キャパシタ電極CE4は、第1スキャンラインSCnと連結されており、第2ゲート配線GW2と同一層に位置している。つまり、第3キャパシタ電極CE3と第4キャパシタ電極CE4の間には第2絶縁層GI2が位置している。
第6薄膜トランジスタT6の第6ドレイン電極D6には、有機発光素子OLEDが連結されている。有機発光素子OLEDは、第4絶縁層PLを間に置いて第6ドレイン電極D6上に位置して第6ドレイン電極D6と接続されたアノード電極EL1と、有機発光層OLおよび第2電源ELVSSと連結されたカソード電極EL2を含む。有機発光層OLは、画素定義層PDLによりその位置が決定され得、カソード電極EL2は、画素定義層PDL上の全体にわたって位置することができる。
以下、上述した画素150の動作を説明する。まず、初期化期間と設定される第1期間の間に第2スキャンラインSCn−1を通じてローレベルの以前スキャン信号が供給される。そうすると、ローレベルの以前スキャン信号に対応して第4薄膜トランジスタT4がターンオンされ、初期化電源ラインVinitから第4薄膜トランジスタT4を通じて初期化電源が第1薄膜トランジスタT1に供給されて第1薄膜トランジスタT1が初期化される。
その後、データプログラミング期間と設定される第2期間の間に第1スキャンラインSCnを通じてローレベルの現在スキャン信号が供給される。そうすると、ローレベルの現在スキャン信号に対応して第2薄膜トランジスタT2および第3薄膜トランジスタT3がターンオンされる。
そして、第1薄膜トランジスタT1も第3薄膜トランジスタT3によりダイオード連結される形態にターンオンされ、特に先んじた第1期間の間に第1薄膜トランジスタT1が初期化されたため、第1薄膜トランジスタT1は順方向にダイオード連結される。
これによって、データラインDAmから供給されたデータ信号が第2薄膜トランジスタT2、第1薄膜トランジスタT1および第3薄膜トランジスタT3を経由し、これによって第1キャパシタC1にはデータ信号と第1薄膜トランジスタT1のしきい電圧の差に対応する電圧が保存される。
その後、現在スキャン信号の供給が中断されながら現在スキャン信号の電圧レベルがハイレバルに変更されると、第2キャパシタC2のカップリング作用により第1薄膜トランジスタT1の第1ゲート電極G1に印加される電圧が現在スキャン信号の電圧変動幅に対応して変更される。この時、第1キャパシタC1と第2キャパシタC2の間のチャージシェアリングにより第1薄膜トランジスタT1の第1ゲート電極G1に印加される電圧が変更されるため、第1ゲート電極G1に印加される電圧変化量は現在スキャン信号の電圧変動幅と共に、第1キャパシタC1および第2キャパシタC2の間のチャージシェアリング値に比例して変動する。
その後、発光期間と設定される第3期間の間に発光制御ラインEnから供給される発光制御信号がハイレバルからローレベルに変更される。そうすると、第3期間の間にローレベルの発光制御信号により第5薄膜トランジスタT5および第6薄膜トランジスタT6がターンオンされる。これによって、第1電源ELVDDから駆動電源ラインELVDDLを通じて第5薄膜トランジスタT5、第1薄膜トランジスタT1、第6薄膜トランジスタT6および有機発光素子OLEDを経由して第2電源ELVSSへの経路で駆動電流が流れるようになる。
このような駆動電流は、第1薄膜トランジスタT1により制御されるものであって、第1薄膜トランジスタT1は、自身の第1ゲート電極G1に供給される電圧に対応する大きさの駆動電流を発生させる。この時、上述した第2期間の間に第1キャパシタC1には第1薄膜トランジスタT1のしきい電圧が反映された電圧が保存されたため、第3期間の間に第1トランジスタT1のしきい電圧が補償される。
以下、図5乃至図7を参照して本発明の第1実施形態による有機発光表示装置1000の効果を説明する。図5乃至図7は、本発明の第1実施形態による有機発光表示装置の効果を説明するためのグラフである。
図5で、x軸は、有機発光表示装置の駆動薄膜トランジスタのゲート電極に印加されるゲート電圧Vgsを示し、y軸は、有機発光表示装置の有機発光素子に流れる駆動電流Idを示し、Thin GIは、駆動薄膜トランジスタのアクティブ層とゲート電極の間の絶縁層が薄いことを示し、Thick GIは、駆動薄膜トランジスタのアクティブ層とゲート電極の間の絶縁層が厚いことを示す。
図5に示されているように、有機発光表示装置の駆動薄膜トランジスタがアクティブ層とゲート電極の間の絶縁層が薄いThin GIで形成される場合、有機発光素子に流れる駆動電流Idにより有機発光素子が発光する光が黒色(black)と白色(white)で表現される時、駆動薄膜トランジスタのゲート電極に印加されるゲート電圧Vgsは、第1範囲R1を有するようになる。つまり、駆動薄膜トランジスタがThin GIで形成される場合、ゲート電極に印加されるゲート電圧Vgsの駆動範囲(Driving range、DR range)は第1範囲R1を有する。
これとは反対に、有機発光表示装置の駆動薄膜トランジスタがアクティブ層とゲート電極の間の絶縁層が厚いThick GIで形成される場合、有機発光素子に流れる駆動電流Idにより有機発光素子が発光する光が黒色(black)と白色(white)で表現される時、駆動薄膜トランジスタのゲート電極に印加されるゲート電圧Vgsは、第1範囲R1対比より広い第2範囲R2を有するようになる。つまり、駆動薄膜トランジスタがThick GIで形成される場合、ゲート電極に印加されるゲート電圧Vgsの駆動範囲(Driving range、DR range)は第1範囲R1対比より広い第2範囲R2を有するようになる。
このように、駆動薄膜トランジスタの駆動範囲(Dr range)が広い第2範囲R2を有すると、駆動薄膜トランジスタのゲート電極に印加されるゲート電圧Vgsの大きさを異にして有機発光素子から発光する光がより豊富な階調を有するように制御することができる。
図6で、x軸は、有機発光表示装置のインチ当たりピクセル数(pixel per inch 、ppi)を示し、y軸は、駆動薄膜トランジスタの駆動範囲(Dr range)を示す。
図6に示されているように、有機発光表示装置のインチ当たりピクセル数(ppi)が増加して高解像度の有機発光表示装置を具現するほど、有機発光素子から発光する光が豊富な階調を有するように高い駆動範囲(Dr range)が要求される。
上述と対応して、本発明の第1実施形態による有機発光表示装置1000は、複数の薄膜トランジスタである第1薄膜トランジスタT1、第2薄膜トランジスタT2、第3薄膜トランジスタT3、第4薄膜トランジスタT4、第5薄膜トランジスタT5および第6薄膜トランジスタT6のうち、第1ソース電極S1が第1電源ELVDDと連結された駆動電源ラインELVDDLと連結されており、第1ドレイン電極D1が有機発光素子OLEDと連結された駆動薄膜トランジスタである第1薄膜トランジスタT1の第1ゲート電極G1が第2ゲート配線GW2と同一層に位置することによって、第1ゲート電極G1と第1アクティブ層A1の間に第1絶縁層GI1および第2絶縁層GI2が位置してThick GIを形成するため、有機発光素子OLEDが豊富な階調を有する光を発光するように制御することができる。つまり、高解像度を有すると同時に表示品質が向上した有機発光表示装置1000が提供される。
図7で、x軸は、有機発光表示装置の補償薄膜トランジスタのアクティブ層とゲート電極の間の絶縁層が単一層(単一GI)および二重層(二重GI)であることを示し、y軸は、有機発光素子により表示される画像(image)に発生するむら水準を示す。
図7に示されているように、有機発光表示装置の補償薄膜トランジスタが二重GIを有する場合、補償薄膜トランジスタのゲート電極とアクティブ層の間の絶縁層に望まずに、形成される保存容量(capacitance、cap)が小さくなるため、補償薄膜トランジスタのゲート電極とアクティブ層の間の絶縁層の保存容量が単一GI対比で56%減少することを確認することができ、これによって有機発光素子により表示されるイメージに発生するむら水準が減少することを確認することができる。
上述と対応して、本発明の第1実施形態による有機発光表示装置1000は、複数の薄膜トランジスタである第1薄膜トランジスタT1、第2薄膜トランジスタT2、第3薄膜トランジスタT3、第4薄膜トランジスタT4、第5薄膜トランジスタT5および第6薄膜トランジスタT6のうち、第3ソース電極S3が第1薄膜トランジスタT1の第1ドレイン電極D1に連結されており、第3ドレイン電極D3が第1薄膜トランジスタT1の第1ゲート電極G1に連結された補償薄膜トランジスタである第3薄膜トランジスタT3の第3ゲート電極G3が第2ゲート配線GW2と同一層に位置することによって、第3ゲート電極G3と第3アクティブ層A3の間に第1絶縁層GI1および第2絶縁層GI2が位置して二重GIを形成するため、有機発光素子OLEDにより表示される画像(image)に発生するむら水準を最少化することができる。つまり、高解像度を有すると同時に表示品質が向上した有機発光表示装置1000が提供される。
また、本発明の第1実施形態による有機発光表示装置1000は、複数の薄膜トランジスタである第1薄膜トランジスタT1、第2薄膜トランジスタT2、第3薄膜トランジスタT3、第4薄膜トランジスタT4、第5薄膜トランジスタT5および第6薄膜トランジスタT6うち、駆動薄膜トランジスタおよび補償薄膜トランジスタを除いた残りのスイッチング薄膜トランジスタである第2薄膜トランジスタT2、第4薄膜トランジスタT4、第5薄膜トランジスタT5および第6薄膜トランジスタT6のそれぞれの第2ゲート電極G2、第4ゲート電極G4、第5ゲート電極G5および第6ゲート電極G6のそれぞれが第1ゲート配線GW1と同一層に位置することによって、第2ゲート電極G2、第4ゲート電極G4、第5ゲート電極G5および第6ゲート電極G6のそれぞれと第2アクティブ層A2、第4アクティブ層A4、第5アクティブ層A5および第6アクティブ層A6のそれぞれの間に第1絶縁層GI1のみが位置して薄い絶縁層を形成するため、スイッチング薄膜トランジスタである第2薄膜トランジスタT2、第4薄膜トランジスタT4、第5薄膜トランジスタT5および第6薄膜トランジスタT6のそれぞれの電荷移動度が大きくなると同時にしきい電圧が小さくなって、第2薄膜トランジスタT2、第4薄膜トランジスタT4、第5薄膜トランジスタT5および第6薄膜トランジスタT6のそれぞれは速い速度にターンオンおよびターンオフを行うことができる。これによって、全体的な有機発光表示装置1000内部を流れる電流のロードが最小化されることによって、全体的な有機発光表示装置1000が表示するイメージの表示品質が向上する。つまり、高解像度を有すると同時に表示品質が向上した有機発光表示装置1000が提供される。
また、本発明の第1実施形態による有機発光表示装置1000は、第1キャパシタC1の一電極である第1キャパシタ電極CE1および第2キャパシタC2の一電極である第3キャパシタ電極CE3が第1ゲート配線GW1と同一層に形成されており、第1キャパシタC1の他電極である第2キャパシタ電極CE2と第2キャパシタC2の他電極である第4キャパシタ電極CE4が第2ゲート配線GW2と同一層に形成されることによって、第1キャパシタC1および第2キャパシタC2のそれぞれを第1ゲート配線GW1および第2ゲート配線GW2と同一な材料で形成することができる。これによって、第1キャパシタC1および第2キャパシタC2は表面粗度が一定でないポリシリコンを含む必要がないため、電極の望まない表面積変形により保存容量が望まない変形を起こさない。つまり、第1キャパシタC1および第2キャパシタC2のそれぞれは最初設計された正確な保存容量のみを保存することができ、これによって、第1薄膜トランジスタT1により制御される駆動電流を正確に制御して表示品質の低下が抑制される。つまり、高解像度を有すると同時に表示品質が向上した有機発光表示装置1000が提供される。
また、本発明の第1実施形態による有機発光表示装置1000は、第1キャパシタC1の第1キャパシタ電極CE1および第2キャパシタC2の第3キャパシタ電極CE3が第1ゲート配線GW1と同一層に形成されており、第1キャパシタC1の第2キャパシタ電極CE2と第2キャパシタC2の第4キャパシタ電極CE4が第2ゲート配線GW2と同一層に形成されることによって、第1キャパシタC1および第2キャパシタC2のそれぞれが単一の第2絶縁層GI2のみを絶縁層として含むため、第1キャパシタC1および第2キャパシタC2のそれぞれの保存容量が向上する。これによって、第1キャパシタC1および第2キャパシタC2のそれぞれの面積を減少させることができるため、同一な面積に高解像度の有機発光表示装置1000を形成することができる。
以上のように、本発明の第1実施形態による有機発光表示装置1000は、ゲート配線を互いに層が異なる第1ゲート配線GW1および第2ゲート配線GW2で構成し、駆動薄膜トランジスタである第1薄膜トランジスタT1および補償薄膜トランジスタである第3薄膜トランジスタT3のそれぞれのゲート電極が第2ゲート配線GW2と同一層に位置して厚い絶縁層を有するように構成し、スイッチング薄膜トランジスタである第2薄膜トランジスタT2、第4薄膜トランジスタT4、第5薄膜トランジスタT5および第6薄膜トランジスタT6のそれぞれのゲート電極が第1ゲート配線GW1と同一層に位置して薄い絶縁層を有するように構成し、第1キャパシタC1および第2キャパシタC2のそれぞれを第1ゲート配線GW1と同一層である一電極および第2ゲート配線GW2と同一層である他電極で形成して、第1キャパシタC1および第2キャパシタC2のそれぞれが正確な保存容量を有するように構成すると同時に薄い絶縁層を有するように構成することによって、表示品質が向上した高解像度の有機発光表示装置で形成することができる。
以下、図8を参照して本発明の第2実施形態による有機発光表示装置を説明する。図8は、本発明の第2実施形態による有機発光表示装置を示す断面図である。
以下、第1実施形態と区別される特徴的な部分のみを抜粋して説明し、説明が省略された部分は第1実施形態による。そして、本発明の第2実施形態では、説明の便宜のために同一な構成要素に対しては本発明の第1実施形態と同一な参照符号を使用して説明する。
図8に示されているように、第2薄膜トランジスタT2の第2ゲート電極G2は、第1スキャンラインSCnと連結されて第2ゲート配線GW2と同一層に位置している。
以上のように、本発明の第2実施形態による有機発光表示装置1002は、第2ゲート配線GW2と同一層に位置する第1スキャンラインSCnと連結された第2薄膜トランジスタT2の第2ゲート電極G2が第2ゲート配線GW2と同一層に位置することによって、全体的な画素150のレイアウトを形成する時、第2ゲート電極G2と第1スキャンラインSCnの連結のために追加的な接触孔(contact hole)およびこの接触孔に連結された追加的な配線を形成する必要がない。これによって、同一な面積により多い画素を形成して高解像度の有機発光表示装置を製造することができる。
以下、図9を参照して本発明の第3実施形態による有機発光表示装置を説明する。図9は、本発明の第3実施形態による有機発光表示装置を示す断面図である。
以下、第2実施形態と区別される特徴的な部分のみを抜粋して説明し、説明が省略された部分は第2実施形態による。そして、本発明の第3実施形態では、説明の便宜のために同一な構成要素に対しては本発明の第2実施形態と同一な参照符号を使用して説明する。
図9に示されているように、第1キャパシタC1は、アクティブ電極AEをさらに含む。アクティブ電極AEは、第1キャパシタ電極CE1と対応して基板SUBと第1絶縁層GI1の間に位置し、第2キャパシタ電極CE2と連結されている。
以上のように、本発明の第3実施形態による有機発光表示装置1003は、第1キャパシタC1が第1キャパシタ電極CE1、第2キャパシタ電極CE2およびアクティブ電極AEを含む多層キャパシタで構成されることによって、第1キャパシタC1の保存容量が向上する。これによって、第1キャパシタC1の面積を減少させることができるため、同一な面積に高解像度の有機発光表示装置1003を形成することができる。
一方、本発明の第3実施形態による有機発光表示装置1003は、第1キャパシタC1が多層キャパシタで構成されているが、これに限定されず、本発明の他の実施形態による有機発光表示装置では、第2キャパシタもさらに他のアクティブ電極を含む多層キャパシタで構成され得る。
本発明は、前記実施形態に限定されるものではなく、当業者によって特許請求の範囲の精神および技術的範囲に含まれる多様な変形および等価の形態で製造されうる。したがって、上記の実施形態は例示的なものであり、本発明をいかようにも限定するものではないことを理解しなければならない。
GI1… 第1絶縁層
GW1…第1ゲート配線
GI2…第2絶縁層
GW2…第2ゲート配線
DW…データ配線
152…画素回路
OLED…有機発光素子

Claims (20)

  1. 第1絶縁層を間に置いて基板上に位置し、第1方向に延長された第1ゲート配線と、
    第2絶縁層を間に置いて前記第1ゲート配線上に位置し、前記第1方向に延長された第2ゲート配線と、
    前記第2ゲート配線上に位置し、前記第1方向と交差する第2方向に延長されたデータ配線と、
    前記第1ゲート配線、前記第2ゲート配線、前記データ配線のそれぞれに連結されている画素回路と、
    前記画素回路に連結された有機発光素子と
    を含む、有機発光表示装置。
  2. 前記第1ゲート配線および前記第2ゲート配線は、互いに非重畳となっている、請求項1に記載の有機発光表示装置。
  3. 前記第2ゲート配線は、
    第1スキャンラインと、
    前記第1スキャンラインと離隔する初期化電源ラインと
    を含み、
    前記データ配線は、
    データラインと、
    前記データラインと離隔する駆動電源ラインと
    を含む、請求項2に記載の有機発光表示装置。
  4. 前記画素回路は、
    前記初期化電源ラインおよび前記駆動電源ラインと連結された第1キャパシタと、
    前記駆動電源ラインと前記有機発光素子の間に連結された第1薄膜トランジスタと、
    前記データラインと前記第1薄膜トランジスタの間に連結された第2薄膜トランジスタと
    を含む、請求項3に記載の有機発光表示装置。
  5. 前記第1キャパシタは、
    前記第1ゲート配線と同一層に形成されて前記初期化電源ラインと連結された第1キャパシタ電極と、
    前記第2ゲート配線と同一層に形成されて前記駆動電源ラインと連結された第2キャパシタ電極と
    を含む、請求項4に記載の有機発光表示装置。
  6. 前記第1キャパシタは、前記第1キャパシタ電極と対応して前記基板と前記第1絶縁層の間に位置し、前記第2キャパシタ電極と連結されたアクティブ電極をさらに含む、請求項5に記載の有機発光表示装置。
  7. 前記第2キャパシタ電極は、前記第1方向に延長された、請求項5に記載の有機発光表示装置。
  8. 前記第1薄膜トランジスタは、
    前記基板と前記第1絶縁層の間に位置する第1アクティブ層と、
    前記第1キャパシタ電極と連結され、前記第2ゲート配線と同一層に位置する第1ゲート電極と、
    前記駆動電源ラインと連結された第1ソース電極と、
    前記有機発光素子と連結された第1ドレイン電極と
    を含む、請求項5に記載の有機発光表示装置。
  9. 前記第2薄膜トランジスタは、
    前記基板と前記第1絶縁層の間に位置する第2アクティブ層と、
    前記第1スキャンラインと連結され、前記第1ゲート配線と同一層に位置する第2ゲート電極と、
    前記データラインと連結された第2ソース電極と、
    前記第1薄膜トランジスタの前記第1ソース電極と連結された第2ドレイン電極と
    を含む、請求項8に記載の有機発光表示装置。
  10. 前記第2薄膜トランジスタは、
    前記基板と前記第1絶縁層の間に位置する第2アクティブ層と、
    前記第1スキャンラインと連結され、前記第2ゲート配線と同一層に位置する第2ゲート電極と、
    前記データラインと連結された第2ソース電極と、
    前記第1薄膜トランジスタの前記第1ソース電極と連結された第2ドレイン電極と
    を含む、請求項8に記載の有機発光表示装置。
  11. 前記画素回路は、
    前記第1ゲート配線と同一層に形成されて前記第1キャパシタ電極と連結された第3キャパシタ電極と、および前記第2ゲート配線と同一層に形成されて前記第1スキャンラインと連結された第4キャパシタ電極を含む第2キャパシタと
    をさらに含む、請求項9に記載の有機発光表示装置。
  12. 前記画素回路は、
    前記基板と前記第1絶縁層の間に位置する第3アクティブ層と、前記第1スキャンラインと連結され、前記第2ゲート配線と同一層に位置する第3ゲート電極と、前記第1薄膜トランジスタの前記第1ドレイン電極と連結された第3ソース電極と、および前記第1薄膜トランジスタの前記第1ゲート電極と連結された第3ドレイン電極を含む第3薄膜トランジスタと
    をさらに含む、請求項11に記載の有機発光表示装置。
  13. 前記第1ゲート配線は、第2スキャンラインを含み、
    前記画素回路は、
    前記基板と前記第1絶縁層の間に位置する第4アクティブ層と、前記第2スキャンラインと連結され、前記第1ゲート配線と同一層に位置する第4ゲート電極と、前記初期化電源ラインと連結された第4ソース電極と、および前記第1薄膜トランジスタの第1ゲート電極と連結された第4ドレイン電極を含む第4薄膜トランジスタと
    をさらに含む、請求項12に記載の有機発光表示装置。
  14. 前記第1ゲート配線は、発光制御ラインをさらに含み、
    前記画素回路は、
    前記基板と前記第1絶縁層の間に位置する第5アクティブ層と、前記発光制御ラインと連結され、前記第1ゲート配線と同一層に位置する第5ゲート電極と、前記駆動電源ラインと連結された第5ソース電極と、および前記第1薄膜トランジスタの前記第1ソース電極と連結された第5ドレイン電極を含む第5薄膜トランジスタと
    をさらに含む、請求項13に記載の有機発光表示装置。
  15. 前記画素回路は、
    前記基板と前記第1絶縁層の間に位置する第6アクティブ層と、前記発光制御ラインと連結され、前記第1ゲート配線と同一層に位置する第6ゲート電極と、前記第1薄膜トランジスタの前記第1ドレイン電極と連結された第6ソース電極と、および前記有機発光素子と連結された第6ドレイン電極を含む第6薄膜トランジスタと
    をさらに含む、請求項14に記載の有機発光表示装置。
  16. 第1絶縁層を間に置いて基板上に位置し、第1方向に延長された第1ゲート配線と、
    第2絶縁層を間に置いて前記第1ゲート配線上に位置し、前記第1方向に延長された第2ゲート配線と、
    前記第2ゲート配線上に位置し、前記第1方向と交差する第2方向に延長されたデータ配線と、
    前記第1ゲート配線、前記第2ゲート配線、前記データ配線のそれぞれに連結された複数の薄膜トランジスタおよび一つ以上のキャパシタを含む画素回路と、
    前記画素回路を間に置いて第1電源と連結され、第2電源と連結される有機発光素子と
    を含む、有機発光表示装置。
  17. 前記複数の薄膜トランジスタのうち、ソース電極が前記第1電源と連結され、ドレイン電極が前記有機発光素子と連結された駆動薄膜トランジスタのゲート電極は、前記第2ゲート配線と同一層に位置する、請求項16に記載の有機発光表示装置。
  18. 前記複数の薄膜トランジスタのうち、ソース電極が前記駆動薄膜トランジスタのドレイン電極と連結され、ドレイン電極が前記駆動薄膜トランジスタのゲート電極と連結された補償薄膜トランジスタのゲート電極は、前記第2ゲート配線と同一層に位置する、請求項17に記載の有機発光表示装置。
  19. 前記複数の薄膜トランジスタのうち、前記駆動薄膜トランジスタおよび前記補償薄膜トランジスタを除いた残りの一つ以上のスイッチング薄膜トランジスタのゲート電極は、前記第1ゲート配線と同一層に位置する、請求項18に記載の有機発光表示装置。
  20. 前記キャパシタの一電極は、前記第1ゲート配線と同一層に位置し、前記一電極と対向する他電極は、前記第2ゲート配線と同一層に位置する、請求項16に記載の有機発光表示装置。
JP2012118336A 2012-02-10 2012-05-24 有機発光表示装置 Pending JP2013164573A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120013837A KR101947163B1 (ko) 2012-02-10 2012-02-10 유기 발광 표시 장치
KR10-2012-0013837 2012-02-10

Publications (1)

Publication Number Publication Date
JP2013164573A true JP2013164573A (ja) 2013-08-22

Family

ID=47884116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012118336A Pending JP2013164573A (ja) 2012-02-10 2012-05-24 有機発光表示装置

Country Status (6)

Country Link
US (1) US9735219B2 (ja)
EP (1) EP2626904A3 (ja)
JP (1) JP2013164573A (ja)
KR (1) KR101947163B1 (ja)
CN (2) CN103247660B (ja)
TW (1) TWI584458B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015049385A (ja) * 2013-09-02 2015-03-16 株式会社ジャパンディスプレイ 駆動回路、表示装置、及び駆動方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101947163B1 (ko) * 2012-02-10 2019-02-13 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101960458B1 (ko) * 2012-09-18 2019-03-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101972077B1 (ko) 2012-09-28 2019-08-19 삼성디스플레이 주식회사 유기 발광 표시 장치
US9305941B2 (en) * 2012-11-02 2016-04-05 Apple Inc. Device and method for improving AMOLED driving
KR102034254B1 (ko) * 2013-04-04 2019-10-21 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102083432B1 (ko) * 2013-05-30 2020-03-03 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102151235B1 (ko) 2013-10-14 2020-09-03 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
TWI498873B (zh) * 2013-12-04 2015-09-01 Au Optronics Corp 有機發光二極體電路及其驅動方法
KR102107565B1 (ko) * 2013-12-18 2020-05-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102278601B1 (ko) 2014-03-07 2021-07-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102257941B1 (ko) * 2014-06-17 2021-05-31 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102189223B1 (ko) 2014-07-10 2020-12-10 삼성디스플레이 주식회사 유기 발광 표시 장치, 그 구동 방법 및 제조 방법
KR102270081B1 (ko) 2014-09-16 2021-06-29 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102329267B1 (ko) 2014-09-29 2021-11-22 삼성디스플레이 주식회사 박막트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
KR102322014B1 (ko) * 2014-10-24 2021-11-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR102238756B1 (ko) * 2014-11-07 2021-04-12 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
KR20160055546A (ko) 2014-11-10 2016-05-18 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102354377B1 (ko) * 2014-11-24 2022-01-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102490881B1 (ko) 2014-12-26 2023-01-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6506973B2 (ja) * 2015-01-21 2019-04-24 株式会社ジャパンディスプレイ 表示装置
KR102455618B1 (ko) * 2015-02-05 2022-10-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102503052B1 (ko) * 2015-02-13 2023-02-24 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102354970B1 (ko) * 2015-06-22 2022-01-25 삼성디스플레이 주식회사 디스플레이 장치
KR102375192B1 (ko) * 2015-07-03 2022-03-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102431435B1 (ko) * 2015-10-26 2022-08-12 삼성디스플레이 주식회사 발광제어 구동부 및 이를 포함하는 표시 장치
KR102504129B1 (ko) * 2016-03-31 2023-02-28 삼성디스플레이 주식회사 표시 장치
KR102574483B1 (ko) 2016-04-11 2023-09-04 삼성디스플레이 주식회사 표시 장치
KR102568778B1 (ko) * 2016-05-12 2023-08-22 삼성디스플레이 주식회사 박막트랜지스터 및 이를 포함하는 표시 장치
KR102457244B1 (ko) * 2016-05-19 2022-10-21 삼성디스플레이 주식회사 표시 장치
KR20170143082A (ko) * 2016-06-17 2017-12-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102403234B1 (ko) 2016-06-20 2022-05-27 삼성디스플레이 주식회사 표시 장치
KR102592010B1 (ko) * 2016-10-25 2023-10-24 삼성디스플레이 주식회사 표시 장치
CN108288439B (zh) 2017-01-10 2020-06-30 陈扬证 显示装置
US10249695B2 (en) * 2017-03-24 2019-04-02 Apple Inc. Displays with silicon and semiconducting-oxide top-gate thin-film transistors
KR102447864B1 (ko) * 2017-09-29 2022-09-28 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 유기 발광 표시 장치
KR102654918B1 (ko) * 2018-10-08 2024-04-05 삼성디스플레이 주식회사 표시장치
KR102591793B1 (ko) * 2018-12-06 2023-10-23 삼성디스플레이 주식회사 표시 장치
CN111369946A (zh) * 2018-12-25 2020-07-03 华为终端有限公司 一种显示屏、移动终端及其控制方法
CN111754936B (zh) * 2019-03-27 2022-04-15 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
CN110010096B (zh) * 2019-04-19 2022-12-06 京东方科技集团股份有限公司 显示面板、其驱动方法及显示装置
CN110634441A (zh) * 2019-08-28 2019-12-31 武汉华星光电半导体显示技术有限公司 Oled显示面板
CN110875370B (zh) * 2019-11-29 2022-08-26 昆山国显光电有限公司 显示面板及显示装置
KR20210134178A (ko) 2020-04-29 2021-11-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
CN116386541B (zh) * 2023-06-05 2023-08-04 惠科股份有限公司 显示驱动电路、显示驱动方法及显示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004046103A (ja) * 2002-04-23 2004-02-12 Semiconductor Energy Lab Co Ltd 表示装置
JP2004053702A (ja) * 2002-07-17 2004-02-19 Hitachi Displays Ltd 液晶表示装置
JP2005091962A (ja) * 2003-09-19 2005-04-07 Sharp Corp 電極配線基板および表示装置
JP2008257159A (ja) * 2007-04-06 2008-10-23 Samsung Sdi Co Ltd 有機電界発光表示装置
JP2009047766A (ja) * 2007-08-15 2009-03-05 Sony Corp 表示装置および電子機器
JP2009267426A (ja) * 2002-04-09 2009-11-12 Semiconductor Energy Lab Co Ltd 半導体装置
WO2010010750A1 (ja) * 2008-07-23 2010-01-28 シャープ株式会社 アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法
JP2011191726A (ja) * 2010-03-16 2011-09-29 Samsung Mobile Display Co Ltd 画素及びこれを備えた有機電界発光表示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW463393B (en) * 2000-08-25 2001-11-11 Ind Tech Res Inst Structure of organic light emitting diode display
US20060284556A1 (en) * 2003-11-12 2006-12-21 Tremel James D Electronic devices and a method for encapsulating electronic devices
KR100685831B1 (ko) 2005-04-29 2007-02-22 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조 방법
KR100784014B1 (ko) * 2006-04-17 2007-12-07 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR100913794B1 (ko) 2007-12-07 2009-08-26 삼성모바일디스플레이주식회사 유기 전계 발광 표시 장치 및 그 제조방법
KR100958028B1 (ko) 2008-02-13 2010-05-17 삼성모바일디스플레이주식회사 광센서 및 그를 이용한 평판표시장치
CN101999095B (zh) 2008-05-16 2012-05-09 夏普株式会社 有源矩阵基板、显示装置、有源矩阵基板的检查方法和显示装置的检查方法
KR101518742B1 (ko) * 2008-09-19 2015-05-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20100060380A (ko) 2008-11-27 2010-06-07 엘지디스플레이 주식회사 액정표시장치
KR101064381B1 (ko) * 2009-07-29 2011-09-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR20110036456A (ko) * 2009-10-01 2011-04-07 엘지디스플레이 주식회사 액정표시소자
KR101668671B1 (ko) 2010-05-12 2016-10-25 삼성디스플레이 주식회사 표시 장치
KR101947163B1 (ko) 2012-02-10 2019-02-13 삼성디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267426A (ja) * 2002-04-09 2009-11-12 Semiconductor Energy Lab Co Ltd 半導体装置
JP2004046103A (ja) * 2002-04-23 2004-02-12 Semiconductor Energy Lab Co Ltd 表示装置
JP2004053702A (ja) * 2002-07-17 2004-02-19 Hitachi Displays Ltd 液晶表示装置
JP2005091962A (ja) * 2003-09-19 2005-04-07 Sharp Corp 電極配線基板および表示装置
JP2008257159A (ja) * 2007-04-06 2008-10-23 Samsung Sdi Co Ltd 有機電界発光表示装置
JP2009047766A (ja) * 2007-08-15 2009-03-05 Sony Corp 表示装置および電子機器
WO2010010750A1 (ja) * 2008-07-23 2010-01-28 シャープ株式会社 アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法
JP2011191726A (ja) * 2010-03-16 2011-09-29 Samsung Mobile Display Co Ltd 画素及びこれを備えた有機電界発光表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015049385A (ja) * 2013-09-02 2015-03-16 株式会社ジャパンディスプレイ 駆動回路、表示装置、及び駆動方法

Also Published As

Publication number Publication date
US9735219B2 (en) 2017-08-15
EP2626904A3 (en) 2016-11-02
TW201334177A (zh) 2013-08-16
EP2626904A2 (en) 2013-08-14
US20130207117A1 (en) 2013-08-15
CN103247660B (zh) 2017-12-08
CN103247660A (zh) 2013-08-14
CN203150552U (zh) 2013-08-21
KR101947163B1 (ko) 2019-02-13
TWI584458B (zh) 2017-05-21
KR20130092229A (ko) 2013-08-20

Similar Documents

Publication Publication Date Title
KR101947163B1 (ko) 유기 발광 표시 장치
US11004394B2 (en) Display apparatus
US9941307B2 (en) Thin-film transistor array substrate with connection node and display device including the same
KR101056233B1 (ko) 화소 및 이를 구비한 유기전계발광 표시장치
US9960220B2 (en) Organic light emitting diode display
KR101960458B1 (ko) 유기 발광 표시 장치
KR102624623B1 (ko) 유기 발광 표시 장치
JP2015125366A (ja) 表示装置
KR102602275B1 (ko) 유기 발광 표시 장치
KR20160052943A (ko) 박막 트랜지스터 기판
KR20140004386A (ko) 유기 발광 표시 장치
JP6116186B2 (ja) 表示装置
KR102082278B1 (ko) 유기 발광 표시 장치
JP6186127B2 (ja) 表示装置
KR102643466B1 (ko) 유기 발광 표시 장치
KR20140120717A (ko) 박막 트랜지스터 및 유기 발광 표시 장치
JP2014081422A (ja) 表示装置
KR20050104607A (ko) 발광표시 장치의 게이트 구동회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170224

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170815

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180313