KR102574483B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102574483B1
KR102574483B1 KR1020160044382A KR20160044382A KR102574483B1 KR 102574483 B1 KR102574483 B1 KR 102574483B1 KR 1020160044382 A KR1020160044382 A KR 1020160044382A KR 20160044382 A KR20160044382 A KR 20160044382A KR 102574483 B1 KR102574483 B1 KR 102574483B1
Authority
KR
South Korea
Prior art keywords
metal layer
substrate
sealant
layer
insulating layer
Prior art date
Application number
KR1020160044382A
Other languages
English (en)
Other versions
KR20170116643A (ko
Inventor
고무순
박영우
이일정
홍상목
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160044382A priority Critical patent/KR102574483B1/ko
Priority to US15/368,896 priority patent/US10263213B2/en
Priority to CN201710156879.2A priority patent/CN107293565B/zh
Publication of KR20170116643A publication Critical patent/KR20170116643A/ko
Priority to US16/354,441 priority patent/US10892437B2/en
Priority to KR1020230114848A priority patent/KR20230131454A/ko
Application granted granted Critical
Publication of KR102574483B1 publication Critical patent/KR102574483B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements

Abstract

본 발명의 일 실시예에 따른 표시 장치는, 화상을 표시하는 표시 영역 및 표시 영역을 둘러싸는 주변 영역을 포함하는 제1 기판, 제1 기판의 표시 영역에 위치하는 복수의 화소들, 제1 기판의 주변 영역 위에 위치하며, 복수의 개구부를 갖는 제1 금속층, 제1 기판의 상기 주변 영역에서 제1 금속층의 위에 위치하며, 복수의 화소들을 둘러싸는 실런트 및 제1 기판의 주변 영역에서 제1 금속층 아래에 이격 배치되며, 제1 금속층의 개구부 각각에 대응되어 개구부 각각의 아래에 배치되는 제2 금속층을 포함하며, 실런트의 일부가 연장하여 개구부 내에 위치할 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
현재 알려져 있는 표시 장치에는 액정 표시 장치(liquid crystal display: LCD), 플라즈마 표시 장치(plasma display panel: PDP), 유기 발광 표시 장치(organic light emitting diode device: OLED device), 전계 효과 표시 장치(field effect display: FED), 전기 영동 표시 장치(electrophoretic display device) 등이 있다.
특히, 유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 하나의 전극으로부터 주입된 전자(electron)와 다른 전극으로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다.
유기 발광 표시 장치는 자발광(self-luminance) 특성을 가지며, 액정 표시 장치와 달리 별도의 광원을 필요로 하지 않으므로 두께와 무게를 줄일 수 있다. 또한, 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 빠른 응답 속도 등의 고품위 특성을 나타내므로 차세대 표시 장치로 주목을 받고 있다.
이와 같은 유기 발광 표시 장치에서는, 유기 발광 소자에 수분 또는 산소가 침투하는 것을 방지하기 위해, 복수의 유기 발광 소자로 이루어진 표시 패널을 실런트로 둘러싼다. 그리고, 실런트 위에 밀봉 기판을 덮어 표시 패널을 밀봉한다.
그러나, 표시 패널 주변에 위치한 실런트와 실런트 하부에 위치한 절연층 사이에 아웃개싱(outgassing)이 발생하여, 실런트가 절연층으로부터 들뜨는 문제가 발생할 수 있다.
상기한 바와 같은 기술적 배경을 바탕으로, 본 발명은 실런트와 절연층 사이에 발생하는 아웃개싱에 기인하는 실런트와 절연층의 접합력 저하를 방지할 수 있는 표시 장치를 제공하고자 한다.
본 발명의 일 실시예에 따른 표시 장치는, 화상을 표시하는 표시 영역 및 상기 표시 영역을 둘러싸는 주변 영역을 포함하는 제1 기판, 상기 제1 기판의 상기 표시 영역에 위치하는 복수의 화소들, 상기 제1 기판의 상기 주변 영역 위에 위치하며, 복수의 개구부를 갖는 제1 금속층, 상기 제1 기판의 상기 주변 영역에서 상기 제1 금속층의 위에 위치하며, 상기 복수의 화소들을 둘러싸는 실런트 및 상기 제1 기판의 상기 주변 영역에서 상기 제1 금속층 아래에 이격 배치되며, 상기 제1 금속층의 상기 개구부 각각에 대응되어 상기 개구부 각각의 아래에 배치되는 제2 금속층을 포함하며, 상기 실런트의 일부가 연장하여 상기 개구부 내에 위치할 수 있다.
상기 제2 금속층은 상기 복수의 개구부 각각에 중첩될 수 있다.
상기 제2 금속층은, 서로 나란하게 배열되는 복수의 지지부들 및 상기 복수의 지지부들 중 인접한 한 쌍의 지지부들 사이에 위치하여, 인접한 상기 한 쌍의 지지부들을 서로 연결하는 복수의 연결부들을 포함할 수 있다.
상기 복수의 지지부들 각각은 다각형 형상의 평면을 가질 수 있다.
상기 복수의 지지부들 각각의 평면적이 상기 복수의 연결부들 각각의 평면적보다 클 수 있다.
상기 제1 기판의 상기 주변 영역 위에 위치하며, 상기 제2 금속층을 덮는 제1 절연층 및 상기 제1 기판의 상기 주변 영역에서, 상기 제1 절연층과 상기 실런트 사이에 위치하며, 상기 제1 절연층 위에 위치하는 상기 제1 금속층을 덮는 제2 절연층을 더 포함할 수 있다.
상기 제1 절연층 및 상기 제2 절연층은, 상기 제1 절연층 및 상기 제2 절연층을 관통하는 복수의 관통홀을 가질 수 있다.
상기 복수의 관통홀은 상기 제1 금속층의 상기 개구부를 지날 수 있다.
상기 복수의 관통홀은 상기 제2 금속층과 중첩할 수 있다.
상기 실런트는 상기 복수의 관통홀을 통해 연장되어 상기 제2 금속층과 접촉할 수 있다.
상기 제1 기판의 상기 표시 영역 위에 위치하며, 제1 방향으로 각각 연장되며, 상기 제1 방향과 교차하는 제2 방향으로 서로 나란하게 배열된 복수의 제1 게이트 배선들 및 상기 제1 방향으로 각각 연장되며, 상기 복수의 제1 게이트 배선들 중 인접한 한 쌍의 제1 게이트 배선들 사이에 각각 배치되는 복수의 제2 게이트 배선들을 포함할 수 있다.
상기 복수의 제1 게이트 배선들과 상기 복수의 제2 게이트 배선들은 서로 다른 층에 배치될 수 있다.
상기 제1 금속층은 상기 복수의 제1 게이트 배선들과 동일한 층에 형성되고,상기 제2 금속층은 상기 복수의 제2 게이트 배선들과 동일한 층에 형성될 수 있다.
상기 제1 금속층은 상기 복수의 제2 게이트 배선들과 동일한 층에 형성되고,상기 제2 금속층은 상기 복수의 제1 게이트 배선들과 동일한 층에 형성될 수 있다.
상기 화소들은 유기 발광 소자로 이루어질 수 있다.
상기 제1 기판 위에 위치하며, 상기 실런트 및 상기 제1 기판과 함께 상기 복수의 화소들을 밀봉하는 제2 기판을 더 포함할 수 있다.
상기 실런트는, 상기 제1 금속층 위에 위치하는 상부 실런트 및 상기 하부 실런트와 연결되며, 상기 개구부 내에 위치하는 하부 실런트를 포함할 수 있다.
상기한 바와 같은 표시 장치에 의하면, 실런트와 절연층 사이에 아웃개싱이 발생하는 것을 방지할 수 있다.
또한, 실런트와 절연층 사이의 접합력을 증가시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ를 따라 자른 단면도이다.
도 3은 도 1의 표시 영역의 화소 및 배선 구성을 개략적으로 나타낸 도면이다.
도 4는 도 3의 Ⅳ-Ⅳ를 따라 자른 단면도이다.
도 5는 도 3의 하나의 화소를 이루는 유기 발광 소자의 단면도이다.
도 6은 도 1의 A 영역을 확대한 도면이다.
도 7은 도 6의 Ⅶ-Ⅶ를 따라 자른 단면도이다.
도 8은 도 6의 B 영역의 제2 금속층을 도시한 평면도이다.
도 9는 도 6의 제1 금속층을 도시한 평면도이다.
도 10은 본 발명의 다른 실시예에 따른 표시 장치의 실런트가 배치된 영역을 확대하여 도시한 도면이다..
도 11은 도 10의 XI-XI를 따라 자른 단면도이다.
도 12 내지 도 14는 비교예에 따른 표시 장치에서 실런트가 배치된 영역을 형성하는 과정을 순서대로 도시한 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "~상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것은 아니다.
이하, 도 1 내지 도 9를 참조하여 본 발명의 일 실시예에 따른 표시 장치에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이며, 도 2는 도 1의 Ⅱ-Ⅱ를 따라 자른 단면도이다.
우선, 도 1 및 도 2를 참조하면, 본 실시예에 따른 표시 장치는, 표시 영역(DA)과 주변 영역(PA)으로 구분된다.
표시 영역(DA)은 제1 기판(100) 상에서 화상을 표시하는 영역으로, 표시 영역(DA) 내에 복수의 화소들(PX)이 배치될 수 있다. 복수의 화소들(PX)이 발광에 의해 특정한 화상을 표시할 수 있다. 본 실시예에서는, 복수의 화소들(PX)은 유기 발광 소자로 설명되나, 본 실시예의 표시 장치에 적용되는 화소들(PX)은 여기에 한정되지 않고, 액정 표시 소자, 전기 영동 표시 소자 등일 수 있다. 본 실시예의 화소들(PX)을 포함하는 표시 영역(DA)의 세부 구성에 대해서는 후술하기로 한다.
그리고, 주변 영역(PA)은 표시 영역(DA)을 둘러싸는 영역으로, 표시 영역(DA)의 화소들(PX)을 제어하는 게이트 구동부, 발광 제어 구동부, 데이터 구동부 등이 위치할 수 있다.
또한, 실런트(SL)가 복수의 화소들(PX)을 둘러싸면서 주변 영역(PA)에 배치될 수 있다. 도 2에 도시된 바와 같이, 실런트(SL)는 서로 나란한 제1 기판(100)과 제2 기판(600) 사이에 개재될 수 있다.
실런트(SL)는 제1 기판(100)과 제2 기판(600)을 서로 접합시킬 수 있다. 이에 의해, 실런트(SL)는 제1 기판(100) 및 제2 기판(600)과 함께 복수의 화소들(PX)을 밀봉할 수 있다. 즉, 본 실시예의 표시 장치의 측면 방향으로, 외부의 산소 및 수분 등이 복수의 화소들(PX)로 침투하는 것을 방지할 수 있다. 여기에서, 측면 방향은, 제1 기판(100) 또는 제2 기판(600)의 연장 방향과 평행한 방향으로, 도 2의 좌측에서 우측으로 또는 우측에서 좌측으로 향하는 방향을 포함한다.
그리고, 실런트(SL)는 프릿(frit)으로 구성될 수 있다. 추가적으로, 실런트(SL)에는 광 경화성 물질이 포함될 수 있다. 실런트(SL)에 포함되는 광 경화성 물질은, 에폭시 아크릴레이트(epoxy acrylate)계 수지, 폴리에스테르 아크릴레이트(polyester acrylate)계 수지, 우레탄 아크릴레이트(urethane acrylate)계 수지, 폴리부타디엔 아크릴레이트(polybutadine acrylate)계 수지, 실리콘 아크릴레이트(silicon acrylate)계 수지 등일 수 있다.
이때, 자외선(UV), 레이저 광, 가시 광선 등을 광 경화성 물질 등을 포함하는 실런트(SL)에 조사하면, 실런트(SL)가 경화되면서 실런트(SL)와 제2 기판(600)이 서로 접합하게 된다. 본 실시예에서의 실런트(SL)의 적층 구조에 대해서는 후술하기로 한다.
한편, 실런트(SL)에 의해 접합되는 제2 기판(600)은 투명 무기 물질 또는 플렉서블 플라스틱으로 구성될 수 있다. 예를 들어, 제2 기판(600)은 경질의 유리 기판, 석영 기판 등을 포함할 수 있다. 또한, 제2 기판(600)은 유연성을 갖는 투명 수지 기판을 포함할 수도 있다.
도 3은 도 1의 표시 영역의 화소 및 배선 구성을 개략적으로 나타낸 도면이며, 도 4는 도 3의 Ⅳ-Ⅳ를 따라 자른 단면도이다.
하기에서는, 도 3 및 도 4를 참조하여, 제1 기판(100) 상에 형성되는 표시 영역(DA)에 대해 상세히 설명하기로 한다.
본 실시예에 따르면, 표시 영역(DA)은 제1 게이트 배선들(GW1), 제2 게이트 배선들(GW2), 데이터 배선들(DW) 및 복수의 화소들(PX)을 포함한다.
게이트 구동부(210)는 도시되지 않은 외부의 제어회로, 예컨대 타이밍 제어부 등으로부터 공급되는 제어신호에 대응하여 제1 게이트 배선들(GW1) 또는 제2 게이트 배선들(GW2)에 포함된 제1 스캔 라인(SC2~SC2n) 또는 제2 스캔 라인(SC1~SC2n-1)으로 스캔 신호를 순차적으로 공급한다. 그러면, 복수의 화소들(PX)은 스캔 신호에 의해 선택되어 순차적으로 데이터 신호를 공급받는다. 여기에서, 도 3에 도시된 게이트 구동부(210)는 제1 기판(100)의 일측 단부에 결합되는 연성 필름(미도시) 위의 구동 칩(미도시) 내에 형성되는 것으로, 설명의 편의상 도 3에 도시한 것이다.
제1 게이트 배선들(GW1)은 기판 버퍼층(126) 위의 게이트 절연층(127)을 사이에 두고 제1 기판(100) 상에 위치하며, 제1 방향(도면의 x축 방향)으로 연장되어 있다. 제1 게이트 배선들(GW1)은 제2 스캔 라인(SC2n-1) 및 발광 제어 라인(E1~En)을 포함한다.
제2 스캔 라인(SC2n-1)은 게이트 구동부(210)와 연결되어 있으며, 게이트 구동부(210)로부터 스캔 신호를 공급받는다. 발광 제어 라인(En)은 발광 제어 구동부(220)와 연결되어 있으며, 발광 제어 구동부(220)로부터 발광 제어 신호를 공급받는다. 여기에서, 도 3에 도시된 발광 제어 구동부(220)는 게이트 구동부(210)와 마찬가지로 연성 필름(미도시) 위의 구동 칩(미도시) 내에 형성되는 것으로, 설명의 편의상 도 3에 도시한 것이다.
제2 게이트 배선들(GW2)은 제1 절연층(GI2)을 사이에 두고 제1 게이트 배선들(GW1) 상에 위치하며, 제1 방향으로 연장되어 있다. 제2 게이트 배선들(GW2)은 제1 스캔 라인(SC2n) 및 초기화 전원 라인(Vinit)을 포함한다.
제1 게이트 배선들(GW1)과 제2 게이트 배선들(GW2)은 서로 중첩되지 않는다.
제1 스캔 라인(SC2n)은 게이트 구동부(210)와 연결되어 있으며, 게이트 구동부(210)로부터 스캔 신호를 공급받는다. 초기화 전원 라인(Vinit)은 게이트 구동부(210)와 연결되어 있으며, 게이트 구동부(210)로부터 초기화 전원을 인가받는다.
본 발명의 일 실시예에서는 초기화 전원 라인(Vinit)이 게이트 구동부(210)로부터 초기화 전원을 인가받으나, 초기화 전원 라인(Vinit)이 추가적인 다른 구성과 연결되어 상기 추가적인 다른 구성으로부터 초기화 전원을 인가받을 수도 있다.
발광 제어 구동부(220)는 타이밍 제어부 등의 외부로부터 공급되는 제어신호에 대응하여 발광 제어 라인(En)으로 발광 제어 신호를 순차적으로 공급한다. 그러면, 복수의 화소들(PX)은 발광 제어 신호에 의해 발광이 제어된다.
즉, 발광 제어 신호는 복수의 화소들(PX)의 발광 시간을 제어한다. 단, 발광 제어 구동부(220)는 복수의 화소들(PX)의 내부 구조에 따라 생략될 수도 있다.
데이터 구동부(230)는 타이밍 제어부 등의 외부로부터 공급되는 제어신호에 대응하여 데이터 배선들(DW) 중 데이터 라인(DAm)으로 데이터 신호를 공급한다.
데이터 라인(DAm)으로 공급된 데이터 신호는 제1 스캔 라인(SC2n) 또는 제2 스캔 라인(SC2n-1)으로 스캔 신호가 공급될 때마다 스캔 신호에 의해 선택된 복수의 화소들(PX)로 공급된다. 그러면, 복수의 화소들(PX)은 데이터 신호에 대응하는 전압을 충전하고 이에 대응하는 휘도로 발광한다. 여기에서, 도 3에 도시된 데이터 구동부(230)는 게이트 구동부(210)와 마찬가지로 연성 필름(미도시) 위의 구동 칩(미도시) 내에 형성되는 것으로, 설명의 편의상 도 3에 도시한 것이다.
데이터 배선들(DW)은 제2 절연층(ILD)을 사이에 두고 제2 게이트 배선들(GW2) 상에 위치하며, 제1 방향과 교차하는 제2 방향(도면의 y축 방향)으로 연장되어 있다. 데이터 배선들(DW)은 데이터 라인(DA1~DAm) 및 구동 전원 라인(ELVDDL)을 포함한다.
데이터 라인(DAm)은 데이터 구동부(230)와 연결되어 있으며, 데이터 구동부(230)로부터 데이터 신호를 공급받는다. 구동 전원 라인(ELVDDL)은 외부의 제1 전원(ELVDD)과 연결되어 있으며, 제1 전원(ELVDD)으로부터 구동 전원을 공급받는다.
이때, 구동 전원 라인(ELVDDL)과 데이터 라인(DAm)은 제2 절연층(ILD) 상에 동일 층으로 형성될 수 있다. 그러나, 이에 한정되지 않고, 상기 구동 전원 라인(ELVDDL)과 데이터 라인(DAm)은 서로 다른 층에 형성될 수 있다. 예를 들어, 구동 전원 라인(ELVDDL)은 제1 게이트 배선들(GW1)과 동일 층으로, 데이터 라인(DAm)은 제2 게이트 배선들(GW2)과 동일 층으로 형성될 수 있다.
반대로, 구동 전원 라인(ELVDDL)은 제2 게이트 배선(GW2)과 동일 층으로, 데이터 라인(DAm)은 제1 게이트 배선들(GW1)과 동일 층으로 형성될 수 있다.
표시 영역(DA)은 제1 게이트 배선들(GW1), 제2 게이트 배선들(GW2) 및 데이터 배선들(DW)의 교차 영역에 위치하는 복수의 화소들(PX)을 포함한다. 여기서, 복수의 화소들(PX) 각각은 데이터 신호에 대응되는 구동 전류에 상응하는 휘도로 발광하는 유기 발광 소자와, 상기 유기 발광 소자에 흐르는 구동전류를 제어하기 위한 화소 회로를 포함한다. 화소 회로는 제1 게이트 배선들(GW1), 제2 게이트 배선들(GW2) 및 데이터 배선들(DW) 각각과 연결되어 있으며, 유기 발광 소자는 화소 회로에 연결되어 있다. 복수의 화소들(PX)은 유기 발광 소자로 설명되나, 전술한 바와 같이 본 실시예의 표시 장치에 적용되는 복수의 화소들(PX)은 여기에 한정되지 않고, 액정 표시 소자, 전기 영동 표시 소자 등일 수 있다.
이와 같은 표시 영역(DA)의 유기 발광 소자는 화소 회로를 사이에 두고 외부의 제1 전원(ELVDD)과 연결되고, 그리고 제2 전원(ELVSS)과 연결된다. 제1 전원(ELVDD) 및 제2 전원(ELVSS) 각각은 구동 전원 및 공통 전원 각각을 표시 영역(DA)의 복수의 화소들(PX)로 공급하고, 복수의 화소들(PX)로 공급된 구동 전원 및 공통 전원에 따라 복수의 화소들(PX)은 데이터 신호에 대응하여 제1 전원(ELVDD)으로부터 유기 발광 소자를 통하는 구동 전류에 대응하는 휘도로 발광한다.
이와 같이, 본 발명의 일 실시예에 따른 표시 장치는, 복수의 화소들(PX)을 제1 방향으로 가로지르며 서로 비중첩되어 있는 게이트 배선들인 제2 스캔 라인(SC2n-1) 및 발광 제어 라인(En)을 포함하는 제1 게이트 배선들(GW1) 및 제1 스캔 라인(SC2n) 및 초기화 전원 라인(Vinit)을 포함하는 제2 게이트 배선들(GW2)을 포함할 수 있다.
제1 게이트 배선들(GW1) 및 제2 게이트 배선들(GW2) 각각은 모두 동일한 층에 위치하는 것이 아니라, 제1 절연층(GI2)을 사이에 두고 서로 다른 층에 위치할 수 있다. 서로 다른 층에 위치하는 이웃하는 게이트 배선들 간의 거리(W)를 좁게 형성할 수 있기 때문에, 동일한 면적에 보다 많은 복수의 화소들(PX)을 배치시킬 수 있다. 즉, 고해상도의 표시 장치를 형성할 수 있다.
도 5는 도 3의 하나의 화소를 이루는 유기 발광 소자의 단면도이다.
하기에서는, 도 5를 참조하여 본 실시예의 복수의 화소들(PX) 각각을 구성하는 유기 발광 소자의 구조에 대해 상세히 설명하기로 한다.
제1 기판(100)은 글라스(glass) 등의 무기 재료, 금속 재료, 수지(resin) 등의 유기 재료 등으로 이루어질 수 있다. 제1 기판(100)은 투광성 또는 차광성일 수 있으며, 플렉서블(flexible)한 특성을 가질 수 있다.
그리고, 제1 기판(100) 위에는 기판 버퍼층(126)이 형성된다. 기판 버퍼층(126)은 불순 원소의 침투를 방지하며, 표면을 평탄화하는 역할을 한다.
이때, 기판 버퍼층(126)은 상기 기능을 수행할 수 있는 다양한 물질로 형성될 수 있다. 예를 들어, 기판 버퍼층(126)은 질화 규소(SiNx)막, 산화 규소(SiO2)막, 산질화 규소(SiOxNy)막 중 어느 하나가 사용될 수 있다. 그러나, 기판 버퍼층(126)은 반드시 필요한 구성은 아니며, 제1 기판(100)의 종류 및 공정 조건에 따라 생략될 수도 있다.
기판 버퍼층(126) 위에는 구동 반도체층(137)이 형성된다. 구동 반도체층(137)은 다결정 규소막으로 형성된다. 또한, 구동 반도체층(137)은 불순물이 도핑되지 않은 채널 영역(135), 채널 영역(135)의 양 옆으로 도핑되어 형성된 소스 영역(134) 및 드레인 영역(136)을 포함한다. 이때, 도핑되는 이온 물질은 붕소(B)와 같은 P형 불순물이며, 주로 다이보레인(B2H6)이 사용된다. 여기서, 이러한 불순물은 박막 트랜지스터의 종류에 따라 달라진다.
구동 반도체층(137) 위에는 질화 규소(SiNx) 또는 산화 규소(SiO2) 따위로 형성된 게이트 절연층(127)이 형성된다.
게이트 절연층(127) 위에는 구동 게이트 전극(133)을 포함하는 게이트 배선들이 형성된다. 그리고, 구동 게이트 전극(133)은 구동 반도체층(137)의 적어도 일부, 특히 채널 영역(135)과 중첩되도록 형성된다.
한편, 게이트 절연층(127) 상에는 구동 게이트 전극(133)을 덮는 층간 절연막(128)이 형성된다. 게이트 절연층(127)과 층간 절연막(128)에는 구동 반도체층(137)의 소스 영역(134) 및 드레인 영역(136)을 드러내는 컨택홀(128a)이 형성된다.
층간 절연막(128)은, 게이트 절연층(127)과 마찬가지로, 질화 규소(SiNx) 또는 산화 규소(SiO2) 등의 세라믹(ceramic) 계열의 소재를 사용하여 만들어질 수 있다.
그리고, 층간 절연막(128) 위에는 구동 소스 전극(131) 및 구동 드레인 전극(132)을 포함하는 데이터선이 형성된다. 또한, 구동 소스 전극(131) 및 구동 드레인 전극(132) 각각은 층간 절연막(128) 및 게이트 절연층(127)에 형성된 컨택홀(128a)을 통해 구동 반도체층(137)의 소스 영역(134) 및 드레인 영역(136)과 연결된다.
이와 같이, 구동 반도체층(137), 구동 게이트 전극(133), 구동 소스 전극(131) 및 구동 드레인 전극(132)을 포함하여 구동 박막 트랜지스터(130)가 형성된다. 구동 박막 트랜지스터(130)의 구성은 전술한 예에 한정되지 않고, 당해 기술 분야의 전문가가 용이하게 실시할 수 있는 공지된 구성으로 다양하게 변경 가능하다.
그리고, 층간 절연막(128) 상에는 구동 소스 전극(131) 및 구동 드레인 전극(132)을 덮는 평탄화막(124)이 형성된다. 평탄화막(124)은 그 위에 형성될 유기 발광 소자의 발광 효율을 높이기 위해 단차를 없애고 평탄화시키는 역할을 한다. 또한, 평탄화막(124)은 드레인 전극(132)의 일부를 노출시키는 비아홀(122a)을 갖는다.
평탄화막(124)은 폴리아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(polyphenylenes resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin), 및 벤조사이클로부텐(benzocyclobutene, BCB) 중 하나 이상의 물질 등으로 만들 수 있다.
여기에서, 본 발명에 따른 일 실시예는 전술한 구조에 한정되는 것은 아니며, 경우에 따라 평탄화막(124)과 층간 절연막(128) 중 어느 하나는 생략될 수도 있다.
이때, 평탄화막(124) 위에는 유기 발광 소자(LD)의 제1 전극, 즉 화소 전극(160)이 형성된다. 즉, 유기 발광 표시 장치는 복수의 화소들마다 각각 배치된 복수의 화소 전극(160)을 포함한다. 복수의 화소 전극(160)은 서로 이격 배치된다. 화소 전극(160)은 평탄화막(124)의 전극 비아홀(122a)을 통해 드레인 전극(132)과 연결된다.
화소 전극(160)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), 산화 아연(ZnO) 또는 In2O3(Indium Oxide) 등의 투명한 도전 물질이나 리튬(Li), 칼슘(Ca), 플루오르화리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미늄(Al), 은(Ag), 마그네슘(Mg), 또는 금(Au) 등의 반사성 금속으로 만들어질 수 있다.
또한, 평탄화막(124) 위에는 유기 발광층(170)이 위치할 수 있는 개구부를 포함한 화소 정의막(125)이 위치한다. 화소 정의막(125)은 유기 발광층(170)이 형성되는 화소 영역을 정의할 수 있다.
이때, 화소 전극(160)은 화소 정의막(125)의 개구부에 대응하도록 배치된다. 그러나, 화소 전극(160)은 반드시 화소 정의막(125)의 개구부에만 배치되는 것은 아니며, 화소 전극(160)의 일부가 화소 정의막(125)과 중첩되도록 화소 정의막(125) 아래에 배치될 수 있다.
화소 정의막(125)은 폴리아크릴계 수지(polyacrylates resin) 및 폴리이미드계(polyimides) 등의 수지 또는 실리카 계열의 무기물 등으로 만들 수 있다.
한편, 화소 전극(160) 위에는 유기 발광층(170)이 위치한다.
그리고, 유기 발광층(170) 상에는 제 2 전극, 즉 공통 전극(180)이 형성될 수 있다. 이와 같이, 화소 전극(160), 유기 발광층(170) 및 공통 전극(180)을 포함하는 유기 발광 소자(LD)가 형성된다.
공통 전극(180)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), 산화 아연(ZnO) 또는 In2O3(Indium Oxide) 등의 투명한 도전 물질이나 반투과형 도전성 물질로 만들어질 수 있다.
한편, 공통 전극(180) 위에는 공통 전극(180)을 덮어 보호하는 덮개막(190)이 유기막으로 형성될 수 있다.
도 6은 도 1의 A 영역을 확대한 도면이며, 도 7은 도 6의 Ⅶ-Ⅶ를 따라 자른 단면도이며, 도 8은 도 6의 B 영역의 제2 금속층을 도시한 평면도이며, 도 9는 도 6의 제1 금속층을 도시한 평면도이다.
하기에서는, 도 6 내지 도 9를 참조하여, 주변 영역(PA)에 위치하는 실런트(SL)의 적층 구조에 대해 상세히 설명하기로 한다. 도 6 내지 도 9의 실런트(SL)의 적층 구조를 설명함에 있어, 도 4에 도시된 구성과 동일한 구성에 대한 상세한 설명은 생략하기로 한다.
도 6 및 도 7을 참조하면, 제2 금속층(ML2_A)은 게이트 절연층(127) 위에 위치한다. 이때, 제2 금속층(ML2_A)은 복수의 관통홀(SH)에 위치하는 하부 실런트(SL_B)와 접촉한다. 제2 금속층(ML2_A)이 게이트 절연층(127) 위에 위치함으로써, 제1 절연층(GI2) 및 제2 절연층(ILD)에 형성된 복수의 관통홀(SH)이 하부로 연장되는 것을 차단할 수 있다. 즉, 복수의 관통홀(SH)이 게이트 절연층(127) 및 기판 버퍼층(126)까지 연장 형성되는 것을 차단할 수 있다.
본 실시예에서는, 제2 금속층(ML2_A)이 게이트 절연층(127) 위에 형성되어 복수의 관통홀(SH)이 하부로 연장 형성되는 것을 차단함에 따라, 표시 장치의 제조 공정 중에 복수의 관통홀(SH) 내부에 위치하였다가 제거되는 평탄화막(124, 도 5 참조)의 잔존물에 의한 아웃개싱을 억제할 수 있다. 이와 같이, 복수의 관통홀(SH) 내에 발생하는 아웃개싱을 억제하면, 복수의 관통홀(SH) 내부에 위치하는 하부 실런트(SL_B)가 들떠 접합력이 약해지는 것을 방지할 수 있다. 복수의 관통홀(SH) 내부에서 아웃개싱이 발생하는 현상에 대해서는 후술하기로 한다.
도 8에 도시된 바와 같이, 제2 금속층(ML2_A)은 복수의 지지부들(ML2_A_1) 및 복수의 연결부들(ML2_A_2)을 포함할 수 있다. 본 실시예에서는, 주변 영역(PA)에 배치되는 제2 금속층(ML2_A)은 전술한 표시 영역(DA)에 배치된 제1 게이트 배선들(GW1)과 동일 층으로 형성될 수 있다.
복수의 지지부들(ML2_A_1) 각각은 일 방향으로 서로 나란하게 이격 배치될 수 있다. 복수의 지지부들(ML2_A_1) 각각은 다각형 형상의 평면을 가질 수 있다. 도 8에서는, 복수의 지지부들(ML2_A_1) 각각이 사각형 형상으로 도시된다. 그러나, 이에 한정되지 않고, 복수의 지지부들(ML2_A_1) 각각은 삼각형, 오각형, 육각형, 칠각형, 팔각형 등 다양한 다각형 형상으로 이루어질 수 있다.
이때, 도 6 및 도 7에 도시된 바와 같이, 복수의 지지부들(ML2_A_1) 각각은 제1 금속층(ML1)에 형성된 복수의 개구부(MH1)를 관통하는 복수의 관통홀(SH)과 중첩될 수 있다.
그리고, 복수의 연결부들(ML2_A_2) 각각은 복수의 지지부들(ML2_A_1) 중 인접한 한 쌍의 지지부들(ML2_A_1)을 서로 연결할 수 있다. 이때, 복수의 지지부들(ML2_A_1)과 마찬가지로, 복수의 연결부들(ML2_A_2) 각각도 다각형 형상의 평면을 가질 수 있다. 복수의 연결부들(ML2_A_2) 각각은 사각형 형상으로 이루어질 수 있다.
한편, 도 8에 도시에 도시된 바와 같이, 복수의 지지부들(ML2_A_1)의 각각의 평면적이 복수의 연결부들(ML2_A_2) 각각의 평면적보다 크게 형성된다. 복수의 연결부들(ML2_A_2)은 복수의 지지부들(ML2_A_1)을 서로 전기적으로 연결하는 기능을 수행하기 때문에, 복수의 관통홀(SH)이 하부로 연장 형성되는 것을 차단하는 복수의 지지부들(ML2_A_1) 각각보다 복수의 연결부들(ML2_A_2) 각각의 평면적이 작게 형성될 수 있다.
본 실시예에서는, 복수의 연결부들(ML2_A_2)이 복수의 지지부들(ML2_A_1)을 서로 연결함에 따라, 제2 금속층(ML2_A)에 정전기가 집중되는 것을 방지할 수 있다.
다시, 도 6 및 도 7을 참조하면, 제2 금속층(ML2_A) 위에는 제1 금속층(ML1)이 이격되어 위치한다. 제1 금속층(ML1)은 복수의 개구부(MH1)를 가질 수 있다. 본 실시예에서는, 주변 영역(PA)에 배치되는 제1 금속층(ML1)은 전술한 표시 영역(DA)에 배치된 제2 게이트 배선들(GW2)과 동일 층으로 형성될 수 있다.
도 6에 도시된 바와 같이, 복수의 개구부(MH1) 내에 전술한 제2 금속층(ML2_A)이 배치된다. 즉, 제1 금속층(ML1)과 제2 금속층(ML2_A)은 서로 중첩되지 않는다. 다만, 제1 금속층(ML1)의 복수의 개구부(MH1)가 제2 금속층(ML2_A)과 중첩될 수 있다.
본 실시예에서와 같이, 제1 금속층(ML1)과 제2 금속층(ML2_A)이 서로 중첩되지 않으면, 제1 금속층(ML1)과 제2 금속층(ML2_A)이 서로 단락(short circuit)되는 되는 것을 방지할 수 있다. 제1 금속층(ML1)과 제2 금속층(ML2_A)이 서로 중첩되면, 제1 금속층(ML1)과 제2 금속층(ML2_A) 사이에 개재되는 제1 절연층(GI2)의 일부가 제거되는 경우 제1 금속층(ML1)과 제2 금속층(ML2_A)가 서로 단락(short circuit)될 수 있다.
도 9를 참조하면, 복수의 개구부(MH1) 각각은 전술한 제2 금속층(ML2_A)의 형상과 대응되는 형상으로 이루어질 수 있다. 여기에서, 제1 금속층(ML1)의 하나의 개구부(MH1)는 도 8에 도시된 제2 금속층(ML2_A)의 형상에 대응되어 개구된 하나의 영역을 나타낸다.
한편, 제1 기판(100) 상에는 제2 금속층(ML2_A)을 덮는 제1 절연층(GI2)이 배치될 수 있다. 그리고, 제1 절연층(GI2) 위에는 제1 금속층(ML1)을 덮는 제2 절연층(ILD)이 배치될 수 있다.
본 실시예에서는, 제1 절연층(GI2) 및 제2 절연층(ILD)에는, 제1 절연층(GI2) 및 제2 절연층(ILD)을 동시에 관통하는 복수의 관통홀(SH)이 형성된다. 이때, 복수의 관통홀(SH)은 제1 금속층(ML1)의 개구부(MH1)를 관통하여 제2 금속층(ML2_A)의 표면까지 연장 형성된다. 보다 자세히, 복수의 관통홀(SH)은 제2 금속층(ML2_A)의 지지부(ML2_A_1)의 표면까지 연장 형성된다. 즉, 복수의 관통홀(SH)은 제1 금속층(ML1)의 개구부(MH1)를 관통하며, 제2 금속층(ML2_A)과 중첩될 수 있다.
한편, 제2 절연층(ILD) 위에는 실런트(SL)가 배치될 수 있다. 이때, 실런트(SL)는 상부 실런트(SL_A) 및 하부 실런트(SL_B)로 구분될 수 있다. 상부 실런트(SL_A)는 제2 절연층(ILD) 위에 배치되는 부분을 나타내고, 하부 실런트(SL_B)는 상부 실런트(SL_A)에서 연장되어 복수의 관통홀(SH) 내부에 채워지는 부분을 나타낸다.
본 실시예에서는, 하부 실런트(SL_B)가 복수의 관통홀(SH) 내부에 채워져, 실런트(SL)와 제1 절연층(GI2) 및 제2 절연층(ILD)과의 접합력을 증가시킬 수 있다. 실런트(SL)가 제2 절연층(ILD) 상부에만 위치하는 것에 비해, 본 실시예에서는 복수의 관통홀(SH)에도 하부 실런트(SL_B)가 채워져 실런트(SL)와 제1 절연층(GI2) 및 제2 절연층(ILD)의 접촉 면적을 증가시켜, 상호간의 접합력을 증가시킬 수 있다.
하기에서는, 도 10 및 도 11을 참조하여 다른 실시예에 따른 표시 장치의실런트가 배치된 영역에 대해 설명하기로 한다. 다른 실시예를 설명함에 있어, 전술한 실시예와 동일한 구성에 대한 상세한 설명은 생략하기로 한다.
도 10은 본 발명의 다른 실시예에 따른 표시 장치의 실런트가 배치된 영역을 확대하여 도시한 도면이며, 도 11은 도 10의 XI-XI를 따라 자른 단면도이다.
도 10 및 도 11을 참조하면, 제2 금속층(ML2_B)은 게이트 절연층(127) 위에 위치하며, 복수의 관통홀(SH)에 위치하는 하부 실런트(SL_B)와 접촉한다. 제2 금속층(ML2_B)이 게이트 절연층(127) 위에 위치함으로써, 제1 절연층(GI2) 및 제2 절연층(ILD)에 형성된 복수의 관통홀(SH)이 하부로 연장되는 것을 차단할 수 있다. 즉, 복수의 관통홀(SH)이 게이트 절연층(127) 및 기판 버퍼층(126)까지 연장 형성되는 것을 차단할 수 있다.
전술한 도 6 및 도 7의 제2 금속층(ML2_A)과 달리, 다른 실시예의 제2 금속층(ML2_B)은 특정한 패턴이 형성되지 않은 평판 형상으로 이루어질 수 있다. 즉, 도 6 및 도 7에서의 제2 금속층(ML2_A)은 도 8에 도시된 제2 금속층(ML2_A)의 패턴 복수 개가 모여서 형성되나, 다른 실시예의 제2 금속층(ML2_B)은 서로 분리되지 않고 전체가 하나로 연결된 형태로 배치된다.
그리고, 제2 금속층(ML2_B) 위에는 제1 금속층(ML1)이 이격되어 위치한다. 제1 금속층(ML1)은 복수의 개구부(MH2)를 가질 수 있다. 본 실시예에서는, 도 10에서와 같이, 사각 형상의 개구부(MH2)가 일정한 각격으로 좌우 및 상하 방향으로 이격 배치된다.
한편, 제1 기판(100) 상에는 제2 금속층(ML2_B)을 덮는 제1 절연층(GI2)이 배치될 수 있다. 그리고, 제1 절연층(GI2) 위에는 제1 금속층(ML1)을 덮는 제2 절연층(ILD)이 배치될 수 있다.
본 실시예와 마찬가지로, 다른 실시예에서는, 제1 절연층(GI2) 및 제2 절연층(ILD)에는, 제1 절연층(GI2) 및 제2 절연층(ILD)을 동시에 관통하는 복수의 관통홀(SH)이 형성된다. 이때, 복수의 관통홀(SH)은 제1 금속층(ML1)의 개구부(MH2)를 관통하여 제2 금속층(ML2_B)의 표면까지 연장 형성된다. 즉, 복수의 관통홀(SH)은 제1 금속층(ML1)의 개구부(MH2)를 관통하여, 제2 금속층(ML2_B)과 중첩될 수 있다.
한편, 제2 절연층(ILD) 위에는 실런트(SL)가 배치될 수 있다. 이때, 실런트(SL)는 상부 실런트(SL_A) 및 하부 실런트(SL_B)로 구분될 수 있다. 상부 실런트(SL_A)는 제2 절연층(ILD) 위에 배치되는 부분을 나타내고, 하부 실런트(SL_B)는 상부 실런트(SL_A)에서 연장되어 복수의 관통홀(SH) 내부에 채워지는 부분을 나타낸다.
본 실시예에서도, 하부 실런트(SL_B)가 복수의 관통홀(SH) 내부에 채워져, 실런트(SL)와 제1 절연층(GI2) 및 제2 절연층(ILD)과의 접합력을 증가시킬 수 있다. 실런트(SL)가 제2 절연층(ILD) 상부에만 위치하는 것에 비해, 본 실시예에서는 복수의 관통홀(SH)에도 하부 실런트(SL_B)가 채워져 실런트(SL)와 제1 절연층(GI2) 및 제2 절연층(ILD)의 접촉 면적을 증가시켜, 상호간의 접합력을 증가시킬 수 있다.
도 12 내지 도 14는 비교예에 따른 표시 장치에서 실런트가 배치된 영역을 형성하는 과정을 순서대로 도시한 도면이다.
하기에서는, 도 12 내지 도 14를 참조하여, 복수의 관통홀(SH) 내에 아웃개싱이 발생되어 실런트(SL)의 접합력이 약해지는 과정을 설명하기로 한다.
도 12 내지 도 14는 비교예에 따른 표시 장치에서 실런트가 배치된 영역을 형성하는 과정을 순서대로 도시한 도면이다.
도 12을 참조하면, 본 실시예와 달리, 비교예에 따른 표시 장치에서는 복수의 관통홀(SH)이 제2 금속층(ML2_C)의 개구부를 관통하여 제1 기판(100) 위까지 연장 형성된다. 즉, 복수의 관통홀(SH)이 게이트 절연층(127) 및 기판 버퍼층(126)도 관통하여 형성된다. 이때, 복수의 관통홀(SH)은 도 5의 컨택홀(128a)을 형성할 때 동시에 형성될 수 있다.
그리고 나서, 제2 절연층(ILD) 위와 복수의 관통홀(SH) 내부에는 평탄화막(124)이 배치된다. 도 13의 평탄화막(124)은 도 5의 평탄화막(124)과 동시에 형성된다. 도 13에 형성된 평탄화막(124)은 도 5의 평탄화막(124)의 비아홀(122a)을 형성하는 공정시에 제거될 수 있다.
다음으로, 도 14에 도시된 바와 같이, 평탄화막(124)이 제거된 후, 제2 절연층(ILD) 위와 복수의 관통홀(SH) 내부에는 실런트(SL)가 배치될 수 있다.
그러나, 평탄화막(124)을 제거하는 공정에서, 평탄화막(124)의 잔존물(RM)이 복수의 관통홀(SH) 내부에 남게 된다. 본 실시예에 비해, 비교예의 복수의 관통홀(SH)의 깊이가 더 깊어, 복수의 관통홀(SH)의 하부 영역까지 평탄화막(124)이 완전하게 제거되지 않는다. 즉, 도 14에 도시된 바와 같이, 복수의 관통홀(SH)의 하부 영역에 평탄화막(124)의 잔존물(RM)이 남을 수 있다.
이와 같이, 평탄화막(124)의 잔존물(RM)이 남게되면, 잔존물(RM)에 의해 복수의 관통홀(SH) 내에서 아웃개싱이 발생하고, 이에 의해 실런트(SL)와 절연층의 접합력이 저하될 수 있다.
따라서, 본 실시예에서는, 비교예에 비해 복수의 관통홀(SH)의 깊이를 줄일 수 있고, 이에 의해 복수의 관통홀(SH) 내에 발생하는 아웃개싱을 억제하여, 복수의 관통홀(SH) 내부에 위치하는 하부 실런트(SL_B)가 들떠 접합력이 약해지는 것을 방지할 수 있다
본 발명의 일 실시예에 따른 표시 장치는, 제2 금속층(ML2_A, ML2_B)이 게이트 절연층(127) 위에 형성되어 복수의 관통홀(SH)이 하부로 연장 형성되는 것을 차단할 수 있다. 이에 의해, 표시 장치의 제조 공정 중에 복수의 관통홀(SH) 내부에 위치하였다가 제거되는 평탄화막(124)의 잔존물(RM)에 의한 아웃개싱을 억제할 수 있다. 이와 같이, 복수의 관통홀(SH) 내에 발생하는 아웃개싱을 억제하면, 복수의 관통홀(SH) 내부에 위치하는 하부 실런트(SL_B)가 들떠 접합력이 약해지는 것을 방지할 수 있다.
이상과 같이, 본 발명은 한정된 실시예와 도면을 통하여 설명되었으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술 사상과 아래에 기재된 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능하다.
DA 표시 영역
PA 주변 영역
SL 실런트
ML1 제1 금속층
ML2_A, ML2_B 제2 금속층
MH1, MH2 개구부
SH 복수의 관통홀

Claims (17)

  1. 화상을 표시하는 표시 영역 및 상기 표시 영역을 둘러싸는 주변 영역을 포함하는 제1 기판;
    상기 제1 기판의 상기 표시 영역에 위치하는 복수의 화소들;
    상기 제1 기판의 상기 주변 영역 위에 위치하며, 복수의 개구부를 갖는 제1 금속층;
    상기 제1 기판의 상기 주변 영역에서 상기 제1 금속층의 위에 위치하며, 상기 복수의 화소들을 둘러싸는 실런트; 및
    상기 제1 기판의 상기 주변 영역에서 상기 제1 금속층 아래에 이격 배치되며, 상기 제1 금속층의 상기 개구부 각각에 대응되어 상기 개구부 각각의 아래에 배치되는 제2 금속층을 포함하며,
    상기 실런트의 일부가 연장하여 상기 개구부 내에 위치하고,
    상기 제2 금속층은 상기 복수의 개구부 각각에 중첩되는, 표시 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제2 금속층은,
    서로 나란하게 배열되는 복수의 지지부들 및
    상기 복수의 지지부들 중 인접한 한 쌍의 지지부들 사이에 위치하여, 인접한 상기 한 쌍의 지지부들을 서로 연결하는 복수의 연결부들을 포함하는, 표시 장치.
  4. 제 3 항에 있어서,
    상기 복수의 지지부들 각각은 다각형 형상의 평면을 갖는, 표시 장치.
  5. 제 3 항에 있어서,
    상기 복수의 지지부들 각각의 평면적이 상기 복수의 연결부들 각각의 평면적보다 큰, 표시 장치.
  6. 제 1 항에 있어서,
    상기 제1 기판의 상기 주변 영역 위에 위치하며, 상기 제2 금속층을 덮는 제1 절연층, 및
    상기 제1 기판의 상기 주변 영역에서, 상기 제1 절연층과 상기 실런트 사이에 위치하며, 상기 제1 절연층 위에 위치하는 상기 제1 금속층을 덮는 제2 절연층을 더 포함하는, 표시 장치.
  7. 제 6 항에 있어서,
    상기 제1 절연층 및 상기 제2 절연층은, 상기 제1 절연층 및 상기 제2 절연층을 관통하는 복수의 관통홀을 갖는, 표시 장치.
  8. 제 7 항에 있어서,
    상기 복수의 관통홀은 상기 제1 금속층의 상기 개구부를 지나는, 표시 장치.
  9. 제 8 항에 있어서,
    상기 복수의 관통홀은 상기 제2 금속층과 중첩하는, 표시 장치.
  10. 제 9 항에 있어서,
    상기 실런트는 상기 복수의 관통홀을 통해 연장되어 상기 제2 금속층과 접촉하는, 표시 장치.
  11. 제 1 항에 있어서,
    상기 제1 기판의 상기 표시 영역 위에 위치하며, 제1 방향으로 각각 연장되며, 상기 제1 방향과 교차하는 제2 방향으로 서로 나란하게 배열된 복수의 제1 게이트 배선들, 및
    상기 제1 방향으로 각각 연장되며, 상기 복수의 제1 게이트 배선들 중 인접한 한 쌍의 제1 게이트 배선들 사이에 각각 배치되는 복수의 제2 게이트 배선들을 포함하는, 표시 장치.
  12. 제 11 항에 있어서,
    상기 복수의 제1 게이트 배선들과 상기 복수의 제2 게이트 배선들은 서로 다른 층에 배치되는, 표시 장치.
  13. 제 12 항에 있어서,
    상기 제1 금속층은 상기 복수의 제1 게이트 배선들과 동일한 층에 형성되고,
    상기 제2 금속층은 상기 복수의 제2 게이트 배선들과 동일한 층에 형성되는, 표시 장치.
  14. 제 12 항에 있어서,
    상기 제1 금속층은 상기 복수의 제2 게이트 배선들과 동일한 층에 형성되고,
    상기 제2 금속층은 상기 복수의 제1 게이트 배선들과 동일한 층에 형성되는, 표시 장치.
  15. 제 1 항에 있어서,
    상기 화소들은 유기 발광 소자로 이루어진, 표시 장치.
  16. 제 1 항에 있어서,
    상기 제1 기판 위에 위치하며, 상기 실런트 및 상기 제1 기판과 함께 상기 복수의 화소들을 밀봉하는 제2 기판을 더 포함하는, 표시 장치.
  17. 제 1 항에 있어서,
    상기 실런트는,
    상기 제1 금속층 위에 위치하는 상부 실런트, 및
    상기 상부 실런트와 연결되며, 상기 개구부 내에 위치하는 하부 실런트를 포함하는, 표시 장치.
KR1020160044382A 2016-04-11 2016-04-11 표시 장치 KR102574483B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160044382A KR102574483B1 (ko) 2016-04-11 2016-04-11 표시 장치
US15/368,896 US10263213B2 (en) 2016-04-11 2016-12-05 Display device including a sealant
CN201710156879.2A CN107293565B (zh) 2016-04-11 2017-03-16 包括密封剂的显示装置
US16/354,441 US10892437B2 (en) 2016-04-11 2019-03-15 Display device including a sealant
KR1020230114848A KR20230131454A (ko) 2016-04-11 2023-08-30 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160044382A KR102574483B1 (ko) 2016-04-11 2016-04-11 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230114848A Division KR20230131454A (ko) 2016-04-11 2023-08-30 표시 장치

Publications (2)

Publication Number Publication Date
KR20170116643A KR20170116643A (ko) 2017-10-20
KR102574483B1 true KR102574483B1 (ko) 2023-09-04

Family

ID=59998892

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160044382A KR102574483B1 (ko) 2016-04-11 2016-04-11 표시 장치
KR1020230114848A KR20230131454A (ko) 2016-04-11 2023-08-30 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230114848A KR20230131454A (ko) 2016-04-11 2023-08-30 표시 장치

Country Status (3)

Country Link
US (2) US10263213B2 (ko)
KR (2) KR102574483B1 (ko)
CN (1) CN107293565B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102574483B1 (ko) * 2016-04-11 2023-09-04 삼성디스플레이 주식회사 표시 장치
KR102367881B1 (ko) * 2017-07-03 2022-02-25 삼성디스플레이 주식회사 표시 장치
KR102427668B1 (ko) 2017-09-11 2022-08-02 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102526507B1 (ko) * 2018-07-17 2023-04-26 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 배선 기판 및 이를 포함하는 표시 장치
CN111370439A (zh) * 2018-12-07 2020-07-03 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
CN110085771A (zh) 2019-05-29 2019-08-02 昆山国显光电有限公司 显示面板和显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538488B2 (en) * 2004-02-14 2009-05-26 Samsung Mobile Display Co., Ltd. Flat panel display
JP4947510B2 (ja) * 2004-12-24 2012-06-06 Ｎｌｔテクノロジー株式会社 アクティブマトリクス型表示装置及びその製造方法
EP1932194A2 (en) * 2005-09-28 2008-06-18 Koninklijke Philips Electronics N.V. A large area organic diode device and a method of manufacturing it
KR100995071B1 (ko) * 2008-09-12 2010-11-18 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR100959106B1 (ko) 2008-11-05 2010-05-25 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101503775B1 (ko) 2011-07-29 2015-03-19 엘지디스플레이 주식회사 대면적 유기전계발광 표시장치
KR101947163B1 (ko) * 2012-02-10 2019-02-13 삼성디스플레이 주식회사 유기 발광 표시 장치
JP2014192149A (ja) * 2013-03-28 2014-10-06 Japan Display Inc Ｏｌｅｄ表示パネル及びその製造方法
KR102049369B1 (ko) * 2013-05-21 2019-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US9825253B2 (en) * 2013-06-28 2017-11-21 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
KR102035252B1 (ko) * 2013-09-03 2019-11-11 삼성디스플레이 주식회사 밀봉재를 포함하는 표시 장치 및 그 제조 방법
KR102117109B1 (ko) * 2013-10-22 2020-06-01 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102216672B1 (ko) * 2013-10-22 2021-02-18 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102160694B1 (ko) * 2013-11-01 2020-09-29 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102107008B1 (ko) * 2013-12-16 2020-05-29 삼성디스플레이 주식회사 유기 발광 표시장치 및 그의 제조방법
KR102147964B1 (ko) 2014-01-03 2020-08-25 삼성전자주식회사 개선된 디스플레이 조립 구조를 갖는 전자 장치
KR102240894B1 (ko) * 2014-02-26 2021-04-16 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102169018B1 (ko) * 2014-03-04 2020-10-23 삼성디스플레이 주식회사 표시장치
KR102574483B1 (ko) * 2016-04-11 2023-09-04 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR20170116643A (ko) 2017-10-20
CN107293565A (zh) 2017-10-24
US20170294618A1 (en) 2017-10-12
KR20230131454A (ko) 2023-09-13
US20190280241A1 (en) 2019-09-12
US10892437B2 (en) 2021-01-12
US10263213B2 (en) 2019-04-16
CN107293565B (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
KR102574483B1 (ko) 표시 장치
KR102454152B1 (ko) 표시 장치
CN107785392B (zh) 显示装置
KR20140061902A (ko) 연성 표시소자
JP2015041489A (ja) 有機ｅｌ表示装置
TWI596755B (zh) 有機發光二極體顯示器及其製造方法
KR102205588B1 (ko) 표시장치
KR102476562B1 (ko) 전계발광 표시장치
KR102278334B1 (ko) 유기 발광 표시 장치
KR20140033769A (ko) 유기전계발광소자 및 그 제조방법
KR20130085857A (ko) 박막 트랜지스터 표시판 및 그를 포함하는 유기 발광 표시 장치, 박막 트랜지스터 표시판의 단선 방법
KR102100656B1 (ko) 유기전계발광 표시소자 및 그 제조방법
KR20160054720A (ko) 유기발광다이오드 표시장치
KR20140140960A (ko) 유기 발광 표시 장치
KR20180003363A (ko) 유기발광 표시장치
KR20110119428A (ko) 유기전계발광소자
CN109979968B (zh) 电致发光显示设备及其制造方法
KR101258261B1 (ko) 유기전계발광표시장치
KR20100123056A (ko) 발광 표시장치 및 이의 제조방법
KR20150001068A (ko) 유기전계발광 표시장치
KR101929980B1 (ko) 유기 발광 표시 장치
KR20160035168A (ko) 표시 장치 및 그 제조 방법
KR100776482B1 (ko) 유기전계발광 표시 장치 및 그의 제조 방법
KR102256308B1 (ko) 표시장치
KR102190092B1 (ko) 유기발광 표시패널 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant