KR101972077B1 - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR101972077B1
KR101972077B1 KR1020120109447A KR20120109447A KR101972077B1 KR 101972077 B1 KR101972077 B1 KR 101972077B1 KR 1020120109447 A KR1020120109447 A KR 1020120109447A KR 20120109447 A KR20120109447 A KR 20120109447A KR 101972077 B1 KR101972077 B1 KR 101972077B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
channel region
light emitting
organic light
Prior art date
Application number
KR1020120109447A
Other languages
English (en)
Other versions
KR20140042553A (ko
Inventor
김태웅
구현우
설영국
홍영기
곽원규
김양완
배한성
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120109447A priority Critical patent/KR101972077B1/ko
Priority to US14/032,907 priority patent/US9553136B2/en
Publication of KR20140042553A publication Critical patent/KR20140042553A/ko
Priority to US15/413,195 priority patent/US9960220B2/en
Application granted granted Critical
Publication of KR101972077B1 publication Critical patent/KR101972077B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

유기 발광 표시 장치는 제1 방향으로 휘어지는 플렉서블 기판, 상기 플렉서블 기판 상에 위치하는 유기 발광 소자, 상기 유기 발광 소자와 연결되며 상기 제1 방향과 교차하는 제2 방향으로 연장된 제1 채널 영역을 포함하는 제1 박막 트랜지스터, 및 상기 제1 박막 트랜지스터와 연결되며, 상기 제2 방향으로 연장된 다른 채널 영역을 포함하는 하나 이상의 다른 박막 트랜지스터를 포함한다.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DIODE DISPLAY}
본 발명은 유기 발광 표시 장치에 관한 것으로서, 보다 상세하게는 플렉서블 기판을 포함하는 유기 발광 표시 장치에 관한 것이다.
표시 장치는 이미지를 표시하는 장치로서, 최근 유기 발광 표시 장치(organic light emitting diode display)가 주목 받고 있다.
유기 발광 표시 장치는 자체 발광 특성을 가지며, 액정 표시 장치(liquid crystal display device)와 달리 별도의 광원을 필요로 하지 않으므로 두께와 무게를 줄일 수 있다. 또한, 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 나타낸다.
일반적으로 유기 발광 표시 장치는 기판, 기판 상에 위치하는 복수의 박막 트랜지스터 및 박막 트랜지스터에 연결된 유기 발광 소자를 포함한다.
최근, 기판으로서 폴리머 재료를 포함하는 플렉서블(flexible) 기판을 포함하여 전체적으로 휘어지는 플렉서블 유기 발광 표시 장치가 개발되었다.
본 발명의 일 실시예는, 플렉서블 기판을 포함하더라도 박막 트랜지스터의 전기적 특성 저하가 최소화된 유기 발광 표시 장치를 제공하고자 한다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 측면은 제1 방향으로 휘어지는 플렉서블 기판, 상기 플렉서블 기판 상에 위치하는 유기 발광 소자, 상기 유기 발광 소자와 연결되며, 상기 제1 방향과 교차하는 제2 방향으로 연장된 제1 채널 영역을 포함하는 제1 박막 트랜지스터, 및 상기 제1 박막 트랜지스터와 연결되며, 상기 제2 방향으로 연장된 다른 채널 영역을 포함하는 하나 이상의 다른 박막 트랜지스터를 포함하는 유기 발광 표시 장치를 제공한다.
상기 플렉서블 기판은 직사각형이며, 상기 제1 방향은 상기 플렉서블 기판의 장변과 나란한 방향일 수 있다.
상기 제1 채널 영역 및 상기 다른 채널 영역 각각만을 덮는 절연 패턴을 더 포함할 수 있다.
상기 절연 패턴은 상기 플렉서블 기판 상에서 섬(island) 형태를 가질 수 있다.
상기 제1 박막 트랜지스터는 상기 제1 채널 영역 상에 위치하는 제1 게이트 전극을 더 포함하며, 상기 절연 패턴은, 상기 제1 게이트 전극과 상기 제1 채널 영역 사이에 위치하는 제1 서브 절연 패턴, 및 상기 제1 게이트 전극 상에 위치하는 제2 서브 절연 패턴을 포함할 수 있다.
상기 제1 채널 영역 및 상기 다른 채널 영역을 덮는 제1 유기 절연층을 더 포함할 수 있다.
상기 제1 박막 트랜지스터는 상기 제1 유기 절연층을 사이에 두고 상기 제1 채널 영역 상에 위치하는 제1 게이트 전극을 더 포함하며, 상기 제1 게이트 전극을 덮는 제2 유기 절연층을 더 포함할 수 있다.
상기 플렉서블 기판 상에서 상기 제2 방향으로 연장된 제1 스캔 라인, 상기 제1 스캔 라인과 이격되어 상기 제2 방향으로 연장된 제2 스캔 라인, 상기 제2 스캔 라인과 이격되어 상기 제2 방향으로 연장된 초기화 전원 라인, 상기 초기화 전원 라인과 이격되어 상기 제2 방향으로 연장된 발광 제어 라인, 상기 플렉서블 기판 상에서 상기 제1 방향으로 연장된 데이터 라인, 및 상기 데이터 라인과 이격되어 상기 제1 방향으로 연장된 구동 전원 라인을 더 포함할 수 있다.
상기 다른 박막 트랜지스터는 복수개이며, 상기 제1 박막 트랜지스터는 상기 제1 채널 영역 상에 위치하는 제1 게이트 전극을 더 포함하며, 상기 복수개의 다른 박막 트랜지스터는, 상기 제1 스캔 라인과 연결된 제2 게이트 전극 및 상기 데이터 라인과 상기 제1 박막 트랜지스터 사이를 연결하며 상기 제2 방향으로 연장된 제2 채널 영역을 포함하는 제2 박막 트랜지스터, 상기 제1 스캔 라인과 연결된 제3 게이트 전극 및 상기 제1 박막 트랜지스터와 상기 제1 박막 트랜지스터의 제1 게이트 전극 사이를 연결하며 상기 제2 방향으로 연장된 제3 채널 영역을 포함하는 제3 박막 트랜지스터, 상기 제2 스캔 라인과 연결된 제4 게이트 전극 및 상기 초기화 전원 라인과 상기 제1 게이트 전극 사이를 연결하며 상기 제2 방향으로 연장된 제4 채널 영역을 포함하는 제4 박막 트랜지스터, 상기 발광 제어 라인과 연결된 제5 게이트 전극 및 상기 구동 전원 라인과 상기 제1 박막 트랜지스터 사이를 연결하며 상기 제2 방향으로 연장된 제5 채널 영역을 포함하는 제5 박막 트랜지스터, 및 상기 발광 제어 라인과 연결된 제6 게이트 전극 및 상기 제1 박막 트랜지스터와 상기 유기 발광 소자 사이를 연결하며 상기 제2 방향으로 연장된 제6 채널 영역을 포함하는 제6 박막 트랜지스터를 포함할 수 있다.
상기 유기 발광 소자는, 상기 제1 박막 트랜지스터와 연결되는 제1 전극, 상기 제1 전극 상에 위치하는 유기 발광층, 및 상기 유기 발광층 상에 위치하는 제2 전극을 포함할 수 있다.
상술한 본 발명의 과제 해결 수단의 일부 실시예 중 하나에 의하면, 플렉서블 기판을 포함하더라도 박막 트랜지스터의 전기적 특성 저하가 최소화된 유기 발광 표시 장치가 제공된다.
도 1은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치를 나타낸 도면이다.
도 2는 도 1에 도시된 화소 부분을 나타낸 배치도이다.
도 3은 도 2의 Ⅲ-Ⅲ을 따른 단면도이다.
도 4는 본 발명의 제2 실시예에 따른 유기 발광 표시 장치의 화소 부분의 일 부분을 나타낸 단면도이다.
도 5는 본 발명의 제3 실시예에 따른 유기 발광 표시 장치의 화소 부분을 나타낸 배치도이다.
도 6은 도 5의 Ⅵ-Ⅵ을 따른 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 때, 이는 다른 부분 "바로 상에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "~상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것은 아니다.
이하, 도 1 내지 도 3을 참조하여 본 발명의 제1 실시예에 따른 유기 발광 표시 장치를 설명한다.
도 1은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치를 나타낸 도면이다.
도 1에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1000)는 플렉서블 기판(SUB), 게이트 구동부(GD1), 게이트 배선들(GW), 발광 제어 구동부(GD2), 데이터 구동부(DD), 데이터 배선들(DW), 및 화소(PE)를 포함한다.
플렉서블 기판(SUB)은 평면적으로 직사각형 형태를 가지고 있으며, 플렉서블 기판(SUB)의 장변과 나란한 방향인 제1 방향으로 휘어질 수 있다. 플렉서블 기판(SUB)은 폴리이미드 등의 폴리머 재료, 금속 재료 및 무기 재료 중 하나 이상을 포함할 수 있으며, 이에 한정되지 않고 휘어질 수 있다면 어떠한 재료도 포함할 수 있다. 플렉서블 기판(SUB)은 필름(film)의 형태를 가질 수 있다.
본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1000)의 플렉서블 기판(SUB)은 직사각형 형태를 가지고 있으나, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 플렉서블 기판은 제1 방향으로 휘어질 수 있다면 평면적으로 원형, 삼각형, 타원형, 다각형 등 어떠한 형태도 가질 수 있다.
게이트 구동부(GD1)는 도시되지 않은 외부의 제어회로, 예컨대 타이밍 제어부 등으로부터 공급되는 제어신호에 대응하여 게이트 배선들(GW)에 포함된 제1 스캔 라인(SC1~SCn-1) 및 제2 스캔 라인(SC2~SCn)각각으로 스캔 신호를 순차적으로 공급한다. 그러면, 화소(PE)는 스캔 신호에 의해 선택되어 순차적으로 데이터 신호를 공급받는다. 여기서, 화소(PE)는 이미지(image)를 표시하는 최소 단위를 의미할 수 있다.
게이트 배선들(GW)은 플렉서블 기판(SUB) 상에 위치하며, 제1 방향과 교차하는 제2 방향으로 연장되어 있다. 게이트 배선들(GW)은 제1 스캔 라인(SCn-1), 발광 제어 라인(E1~En), 제2 스캔 라인(SCn), 초기화 전원 라인(Vinit) 및 후술할 제2 캐패시터 전극(CE2)을 포함한다. 제1 스캔 라인(SCn-1)은 게이트 구동부(GD1)와 연결되어 있으며, 게이트 구동부(GD1)로부터 스캔 신호를 공급받는다. 발광 제어 라인(En)은 발광 제어 구동부(GD2)와 연결되어 있으며, 발광 제어 구동부(GD2)로부터 발광 제어 신호를 공급받는다. 제2 스캔 라인(SCn)은 게이트 구동부(GD1)와 연결되어 있으며, 게이트 구동부(GD1)로부터 스캔 신호를 공급받는다. 초기화 전원 라인(Vinit)은 게이트 구동부(GD1)와 연결되어 있으며, 게이트 구동부(GD1)로부터 초기화 전원을 인가받는다. 제2 캐패시터 전극(CE2)은 제1 스캔 라인(SCn-1)과 이격되어 제2 방향으로 연장되어 있다.
이와 같이, 초기화 전원 라인(Vinit), 제1 스캔 라인(SCn-1), 제2 캐패시터 전극(CE2), 제2 스캔 라인(SCn), 발광 제어 라인(En) 각각은 상호 이격되어 제2 방향으로 연장되어 있다. 또한, 초기화 전원 라인(Vinit), 제1 스캔 라인(SCn-1), 제2 캐패시터 전극(CE2), 제2 스캔 라인(SCn), 발광 제어 라인(En) 각각은 동일한 층에 위치하여 동일한 재료로 형성되어 있으며, 포토리소그래피 등의 한 번의 공정을 통해 형성될 수 있다.
본 발명의 제1 실시예에서는 초기화 전원 라인(Vinit)이 게이트 구동부(GD1)로부터 초기화 전원을 인가 받으나, 본 발명의 다른 실시예에서는 초기화 전원 라인(Vinit)이 추가적인 다른 구성과 연결되어 상기 추가적인 다른 구성으로부터 초기화 전원을 인가 받을 수 있다.
발광 제어 구동부(GD2)는 타이밍 제어부 등의 외부로부터 공급되는 제어신호에 대응하여 발광 제어 라인(En)로 발광 제어 신호를 순차적으로 공급한다. 그러면, 화소(PE)는 발광 제어 신호에 의해 발광이 제어된다.
즉, 발광 제어 신호는 화소(PE)의 발광 시간을 제어한다. 단, 발광 제어 구동부(GD2)는 화소(PE)의 내부 구조에 따라 생략될 수도 있다.
데이터 구동부(DD)는 타이밍 제어부 등의 외부로부터 공급되는 제어신호에 대응하여 데이터 배선들(DW) 중 데이터 라인(DAm)으로 데이터 신호를 공급한다. 데이터 라인(DAm)으로 공급된 데이터 신호는 제2 스캔 라인(SCn)으로 스캔 신호가 공급될 때마다 스캔 신호에 의해 선택된 화소(PE)로 공급된다. 그러면, 화소(PE)는 데이터 신호에 대응하는 전압을 충전하고 이에 대응하는 휘도로 발광한다.
데이터 배선들(DW)은 게이트 배선들(GW) 상에 위치하며, 제2 방향과 교차하는 제1 방향으로 연장되어 있다. 데이터 배선들(DW)은 데이터 라인(DA1~DAm) 및 구동 전원 라인(ELVDDL)을 포함한다. 데이터 라인(DAm)은 데이터 구동부(DD)와 연결되어 있으며, 데이터 구동부(DD)로부터 데이터 신호를 공급받는다. 구동 전원 라인(ELVDDL)은 후술할 외부의 제1 전원(ELVDD)과 연결되어 있으며, 제1 전원(ELVDD)으로부터 구동 전원을 공급받는다.
화소(PE)는 게이트 배선들(GW) 및 데이터 배선들(DW)의 교차 영역에 위치하며, 데이터 신호에 대응되는 구동 전류에 상응하는 휘도로 발광하는 유기 발광 소자와, 상기 유기발광소자에 흐르는 구동 전류를 제어하기 위한 복수의 박막 트랜지스터 및 하나 이상의 캐패시터를 포함한다. 복수의 박막 트랜지스터 및 하나 이상의 캐패시터는 게이트 배선들(GW) 및 데이터 배선들(DW) 각각과 연결되어 있으며, 유기 발광 소자는 복수의 박막 트랜지스터 및 하나 이상의 캐패시터와 연결되어 있다. 유기 발광 소자는 제1 전원(ELVDD)과 제2 전원(ELVSS) 사이에 접속된다.
도 2는 도 1에 도시된 화소 부분을 나타낸 배치도이다. 도 3은 도 2의 Ⅲ-Ⅲ을 따른 단면도이다.
도 2 및 도 3에 도시된 바와 같이, 화소(PE)는 상기 제1 전원(ELVDD)과 제2 전원(ELVSS) 사이에 연결된 유기 발광 소자(OLED)와 유기 발광 소자(OLED)와 제1 전원(ELVDD) 사이에 접속되어 상기 유기 발광 소자(OLED)로 공급되는 구동 전원을 제어하는 6개의 박막 트랜지스터 및 2개의 캐패시터를 포함하는 화소 회로를 포함한다.
유기 발광 소자(OLED)는 제1 전극(E1), 제1 전극(E1) 상에 위치하는 유기 발광층(OL) 및 유기 발광층(OL) 상에 위치하는 제2 전극(E2)을 포함한다. 유기 발광 소자(OLED)의 애노드 전극인 제1 전극(E1)은 화소 회로를 경유하여 제1 전원(ELVDD)에 연결된 구동 전원 라인(ELVDDL)에 접속되고, 유기 발광 소자(OLED)의 캐소드 전극인 제2 전극(E2)은 제2 전원(ELVSS)에 접속된다. 이러한 유기 발광 소자(OLED)의 유기 발광층(OL)은 제1 전원(ELVDD)으로부터 화소 회로를 거쳐 구동 전원이 공급되고 제2 전원(ELVSS)으로부터 공통 전원이 공급될 때 유기 발광 소자(OLED)에 흐르는 구동 전류에 대응하는 휘도로 발광한다. 유기 발광층(OL)은 적색, 청색, 녹색 또는 백색 등의 발광 물질을 포함하거나, 또는 적색, 청색, 녹색 또는 백색 등을 발광하는 복수의 발광층이 적층되어 형성될 수 있다.
화소 회로는, 제1 박막 트랜지스터(T1) 및 하나 이상의 다른 박막 트랜지스터인 제2 박막 트랜지스터(T2), 제3 박막 트랜지스터(T3), 제4 박막 트랜지스터(T4), 제5 박막 트랜지스터(T5), 제6 박막 트랜지스터(T6), 제1 캐패시터(C1) 및 제2 캐패시터(C2)를 포함한다.
제1 박막 트랜지스터(T1)는 구동 전원 라인(ELVDDL)과 유기 발광 소자(OLED) 의 제1 전극(E1) 사이에 연결되며, 화소(PE)의 발광기간 동안 데이터 신호에 대응하는 구동 전원을 제1 전원(ELVDD)으로부터 유기 발광 소자(OLED)로 공급한다. 즉, 제1 박막 트랜지스터(T1)는 화소(PE)의 구동 트랜지스터로서 기능한다. 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)은 제1 캐패시터(C1)의 제1 캐패시터 전극(CE1), 제2 캐패시터(C2), 제3 박막 트랜지스터(T3), 및 제4 박막 트랜지스터(T4) 각각과 연결되며, 소스 전극은 제2 박막 트랜지스터(T2) 및 제5 박막 트랜지스터(T5) 각각과 연결되며, 드레인 전극은 제3 박막 트랜지스터(T3) 및 제6 박막 트랜지스터(T6) 각각과 연결된다. 유기 발광 소자(OLED)의 제1 전극(E1)은 제6 박막 트랜지스터(T6)를 통해 제1 박막 트랜지스터(T1)와 연결된다.
제1 박막 트랜지스터(T1)은 소스 전극과 드레인 전극 사이에 위치하여 구동 전원 라인(ELVDDL)과 유기 발광 소자(OLED) 의 제1 전극(E1) 사이를 연결하며, 제1 무기 절연층(CIL1)을 사이에 두고 제1 게이트 전극(G1)과 대응하여 위치하는 제1 채널 영역(CA1)을 포함한다. 제1 채널 영역(CA1)은 비정질 실리콘(a-Si), 폴리 실리콘(poly silicon), 산화물 반도체 등으로 형성될 수 있다. 제1 채널 영역(CA1)은 후술할 제2 채널 영역(CA2), 제3 채널 영역(CA3), 제4 채널 영역(CA4), 제5 채널 영역(CA5) 및 제6 채널 영역(CA6)과 동일한 층에 위치하고 있다. 즉, 제1 채널 영역(CA1), 제2 채널 영역(CA2), 제3 채널 영역(CA3), 제4 채널 영역(CA4), 제5 채널 영역(CA5) 및 제6 채널 영역(CA6)은 화학 기상 증착 공정 등의 한번의 공정을 이용해 형성될 수 있다. 제1 채널 영역(CA1)은 플렉서블 기판(SUB)이 휘어지는 방향인 제1 방향과 교차하는 제2 방향으로 연장되어 있다. 이와 같이, 제1 채널 영역(CA1)이 제2 방향으로 연장되어 있음으로써, 플렉서블 기판(SUB)이 제1 방향으로 휘어질 때, 제1 채널 영역(CA1)은 연장 방향으로 휘어지지 않는다.
제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)은 제2 무기 절연층(CIL2)에 의해 덮여 있다.
제1 무기 절연층(CIL1)은 제1 게이트 전극(G1)과 제1 채널 영역(CA1) 사이에 위치하고 있으며, 실리콘 질화물 또는 실리콘 산화물 등의 무기 재료를 포함한다.
제2 무기 절연층(CIL2)은 제1 게이트 전극(G1)을 덮고 있으며, 실리콘 질화물 또는 실리콘 산화물 등의 무기 재료를 포함한다.
제2 박막 트랜지스터(T2)는 데이터 라인(DAm)과 제1 박막 트랜지스터(T1) 사이를 연결하며, 제2 스캔 라인(SCn)과 연결된 제2 게이트 전극(G2)을 포함한다. 제2 박막 트랜지스터(T2)는 제2 스캔 라인(SCn)으로부터 스캔 신호가 공급될 때 데이터 라인(DAm)으로부터 공급되는 데이터 신호를 화소(PE) 내부로 전달한다. 즉, 제2 박막 트랜지스터(T2)는 화소(PE)의 스위칭 트랜지스터로서 기능한다.
제2 박막 트랜지스터(T2)는 소스 전극과 드레인 전극 사이에 위치하여 데이터 라인(DAm)과 제1 박막 트랜지스터(T1) 사이를 연결하며, 제1 무기 절연층(CIL1)을 사이에 두고 제2 게이트 전극(G2)과 대응하여 위치하는 제2 채널 영역(CA2)을 포함한다.
제2 채널 영역(CA2)은 플렉서블 기판(SUB)이 휘어지는 방향인 제1 방향과 교차하는 제2 방향으로 연장되어 있다. 이와 같이, 제2 채널 영역(CA2)이 제2 방향으로 연장되어 있음으로써, 플렉서블 기판(SUB)이 제1 방향으로 휘어질 때, 제2 채널 영역(CA2)은 연장 방향으로 휘어지지 않는다.
제3 박막 트랜지스터(T3)는 제1 박막 트랜지스터(T1)와 제1 게이트 전극(G1) 사이를 연결하며, 제2 스캔 라인(SCn)과 연결된 제3 게이트 전극(G3)을 포함한다. 제3 박막 트랜지스터(T3)는 화소(PE) 내부로 데이터 신호가 공급될 때 제1 박막 트랜지스터(T1)를 다이오드 형태로 연결하여 제1 박막 트랜지스터(T1)의 문턱전압을 보상한다. 즉, 제3 박막 트랜지스터(T3)는 화소(PE)의 보상 트랜지스터로서 기능한다.
제3 박막 트랜지스터(T3)는 소스 전극과 드레인 전극 사이에 위치하여 제1 박막 트랜지스터(T1)와 제1 게이트 전극(G1) 사이를 연결하며, 제1 무기 절연층(CIL1)을 사이에 두고 제3 게이트 전극(G3)과 대응하여 위치하는 제3 채널 영역(CA3)을 포함한다.
제3 채널 영역(CA3)은 플렉서블 기판(SUB)이 휘어지는 방향인 제1 방향과 교차하는 제2 방향으로 연장되어 있다. 이와 같이, 제3 채널 영역(CA3)이 제2 방향으로 연장되어 있음으로써, 플렉서블 기판(SUB)이 제1 방향으로 휘어질 때, 제3 채널 영역(CA3)은 연장 방향으로 휘어지지 않는다.
제4 박막 트랜지스터(T4)는 초기화 전원 라인(Vinit)과 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1) 사이를 연결하며, 제1 스캔 라인(SCn-1)과 연결된 제4 게이트 전극(G4)을 포함한다. 제4 박막 트랜지스터(T4)는 화소(PE)에 데이터 신호가 입력되는 데이터 프로그래밍 기간 동안 상기 데이터 신호가 화소(PE) 내부로 원활히 공급될 수 있도록, 상기 데이터 프로그래밍 기간에 앞선 초기화 기간 동안 제1 스캔 라인(SCn-1)으로부터 스캔 신호가 공급될 때 초기화 전원 라인(Vinit)으로부터 공급되는 초기화 전원을 화소(PE) 내부로 전달하여 제1 박막 트랜지스터(T1)를 초기화한다. 즉, 제4 박막 트랜지스터(T4)는 화소(PE)의 스위칭 트랜지스터로서 기능한다.
제4 박막 트랜지스터(T4)는 소스 전극과 드레인 전극 사이에 위치하여 초기화 전원 라인(Vinit)과 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1) 사이를 연결하며, 제1 무기 절연층(CIL1)을 사이에 두고 제4 게이트 전극(G4)과 대응하여 위치하는 제4 채널 영역(CA4)을 포함한다.
제4 채널 영역(CA4)은 플렉서블 기판(SUB)이 휘어지는 방향인 제1 방향과 교차하는 제2 방향으로 연장되어 있다. 이와 같이, 제4 채널 영역(CA4)이 제2 방향으로 연장되어 있음으로써, 플렉서블 기판(SUB)이 제1 방향으로 휘어질 때, 제4 채널 영역(CA4)은 연장 방향으로 휘어지지 않는다.
제5 박막 트랜지스터(T5)는 구동 전원 라인(ELVDDL)과 제1 박막 트랜지스터(T1) 사이를 연결하며, 발광 제어 라인(En)과 연결된 제5 게이트 전극(G5)을 포함한다. 제5 박막 트랜지스터(T5)는 화소(PE)의 비발광기간 동안 제1 전원(ELVDD)에 연결된 구동 전원 라인(ELVDDL)과 제1 박막 트랜지스터(T1) 사이의 연결을 차단하고, 화소(PE)의 발광기간 동안 구동 전원 라인(ELVDDL)과 제1 박막 트랜지스터(T1) 사이를 연결한다. 즉, 제5 박막 트랜지스터(T5)는 화소(PE)의 스위칭 트랜지스터로서 기능한다.
제5 박막 트랜지스터(T5)는 소스 전극과 드레인 전극 사이에 위치하여 구동 전원 라인(ELVDDL)과 제1 박막 트랜지스터(T1) 사이를 연결하며, 제1 무기 절연층(CIL1)을 사이에 두고 제5 게이트 전극(G5)과 대응하여 위치하는 제5 채널 영역(CA5)을 포함한다.
제5 채널 영역(CA5)은 플렉서블 기판(SUB)이 휘어지는 방향인 제1 방향과 교차하는 제2 방향으로 연장되어 있다. 이와 같이, 제5 채널 영역(CA5)이 제2 방향으로 연장되어 있음으로써, 플렉서블 기판(SUB)이 제1 방향으로 휘어질 때, 제5 채널 영역(CA5)은 연장 방향으로 휘어지지 않는다.
제6 박막 트랜지스터(T6)는 제1 박막 트랜지스터(T1)와 유기 발광 소자(OLED)의 제1 전극(E1) 사이를 연결하며, 발광 제어 라인(En)과 연결된 제6 게이트 전극(G6)을 포함한다. 제6 박막 트랜지스터(T6)는 화소(PE)의 비발광기간 동안 제1 박막 트랜지스터(T1)와 유기 발광 소자(OLED) 사이의 연결을 차단하고, 화소(PE)의 발광기간 동안 상기 제1 박막 트랜지스터(T1)와 유기 발광 소자(OLED) 사이를 연결한다. 즉, 제6 박막 트랜지스터(T6)는 화소(PE)의 스위칭 트랜지스터로서 기능한다.
제6 박막 트랜지스터(T6)는 소스 전극과 드레인 전극 사이에 위치하여 제1 박막 트랜지스터(T1)와 유기 발광 소자(OLED)의 제1 전극(E1) 사이를 연결하며, 제1 무기 절연층(CIL1)을 사이에 두고 제6 게이트 전극(G6)과 대응하여 위치하는 제6 채널 영역(CA6)을 포함한다.
제6 채널 영역(CA6)은 플렉서블 기판(SUB)이 휘어지는 방향인 제1 방향과 교차하는 제2 방향으로 연장되어 있다. 이와 같이, 제6 채널 영역(CA6)이 제2 방향으로 연장되어 있음으로써, 플렉서블 기판(SUB)이 제1 방향으로 휘어질 때, 제6 채널 영역(CA6)은 연장 방향으로 휘어지지 않는다.
제6 박막 트랜지스터(T6)의 드레인 전극에는 제1 무기 절연층(CIL1) 및 제2 무기 절연층(CIL2)을 통해 제1 전극(E1)이 접속된다.
한편, 상술한 게이트 구동부(GD1), 발광 제어 구동부(GD2), 데이터 구동부(DD) 각각은 복수개의 박막 트랜지스터를 포함할 수 있으며, 게이트 구동부(GD1), 발광 제어 구동부(GD2), 데이터 구동부(DD) 각각에 포함된 박막 트랜지스터의 채널 영역은 제1 채널 영역(CA1) 내지 제6 채널 영역(CA6) 각각과 동일하게 플렉서블 기판(SUB)이 휘어지는 방향인 제1 방향과 교차하는 제2 방향으로 연장되어 있을 수 있다.
또한, 제1 게이트 전극(G1), 제2 게이트 전극(G2), 제3 게이트 전극(G3), 제4 게이트 전극(G4), 제5 게이트 전극(G5) 및 제6 게이트 전극(G6)은 동일한 층에 위치하고 있으며, 게이트 배선들(GW)을 형성하는 포토리소그래피 등의 한 번의 공정을 이용해 게이트 배선들(GW)과 동시에 형성될 수 있다.
제1 캐패시터(C1)는 데이터 프로그래밍 기간 동안 화소(PE) 내부로 공급되는 데이터 신호를 저장하고 이를 한 프레임 동안 유지하기 위한 것으로, 제1 전원(ELVDD)과 연결된 구동 전원 라인(ELVDDL)과 초기화 전원 라인(Vinit)과 연결된 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1) 사이에 형성된다. 즉, 제1 캐패시터(C1)는 스토리지 캐패시터로 기능한다.
제1 캐패시터(C1)는 플렉서블 기판(SUB) 상에 위치하며, 제1 절연층(CIL1)을 사이에 두고 상호 대향하는 제1 캐패시터 전극(CE1) 및 제2 캐패시터 전극(CE2)을 포함한다.
제1 캐패시터 전극(CE1)은 제4 박막 트랜지스터(T4)를 통해 초기화 전원 라인(Vinit)과 연결되어 있으며, 제1 채널 영역(CA1), 제2 채널 영역(CA2) 내지 제6 채널 영역(CA6)과 동일한 층에 위치하고 있다.
제2 캐패시터 전극(CE2)은 구동 전원 라인(ELVDDL)과 연결되어 있으며, 게이트 배선들(GW)과 동일한 층에 위치하고 있다. 제2 캐패시터 전극(CE2)은 도 1에서 도시한 바와 같이, 이웃하는 화소(PE)를 가로질러 제2 방향으로 연장되어 있다.
제2 캐패시터(C2)는 유기 발광 표시 장치(1000)에서 로드로 인한 전압강하를 보상하기 위한 것으로, 제1 캐패시터(C1)의 제1 캐패시터 전극(CE1)과 제2 스캔 라인(SCn) 사이에 형성된다. 즉, 제2 캐패시터(C2)는 현재 스캔 신호의 전압 레벨이 변경될 때, 특히 현재 스캔 신호의 공급이 중단되는 시점에서 커플링 작용에 의해 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)의 전압을 상승시킴으로써, 유기 발광 표시 장치(1000) 내의 로드로 인한 전압강하를 보상하는 부스팅 캐패시터로서 기능한다.
이하, 상술한 화소(PE)의 동작을 설명한다.
우선, 초기화 기간으로 설정되는 제1 기간 동안 제1 스캔 라인(SCn-1)을 통해 로우 레벨의 이전 스캔 신호가 공급된다. 그러면, 로우 레벨의 이전 스캔 신호에 대응하여 제4 박막 트랜지스터(T4)가 턴온되며, 초기화 전원 라인(Vinit)으로부터 제4 박막 트랜지스터(T4)를 통해 초기화 전원이 제1 박막 트랜지스터(T1)로 공급되어 제1 박막 트랜지스터(T1)가 초기화된다.
이후, 데이터 프로그래밍 기간으로 설정되는 제2 기간 동안 제2 스캔 라인(SCn)을 통해 로우 레벨의 현재 스캔 신호가 공급된다. 그러면, 로우 레벨의 현재 스캔 신호에 대응하여 제2 박막 트랜지스터(T2) 및 제3 박막 트랜지스터(T3)가 턴온된다.
그리고, 제1 박막 트랜지스터(T1)도 제3 박막 트랜지스터(T3)에 의해 다이오드 연결되는 형태로 턴온되며, 특히 앞선 제1 기간 동안 제1 박막 트랜지스터(T1)가 초기화되었으므로 제1 박막 트랜지스터(T1)는 순방향으로 다이오드 연결된다.
이에 의해, 데이터 라인(DAm)으로부터 공급된 데이터 신호가 제2 박막 트랜지스터(T2), 제1 박막 트랜지스터(T1) 및 제3 박막 트랜지스터(T3)를 경유하며, 이로 인해 제1 캐패시터(C1)에는 데이터 신호와 제1 박막 트랜지스터(T1)의 문턱전압의 차에 대응하는 전압이 저장된다.
이후, 현재 스캔 신호의 공급이 중단되면서 현재 스캔 신호의 전압레벨이 하이 레벨로 변경되면, 제2 캐패시터(C2)의 커플링 작용에 의해 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)에 인가되는 전압이 현재 스캔 신호의 전압 변동폭에 대응하여 변경된다. 이때, 제1 캐패시터(C1)와 제2 캐패시터(C2) 간의 차지 쉐어링에 의해 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)에 인가되는 전압이 변경되므로, 제1 게이트 전극(G1)에 인가되는 전압 변화량은 현재 스캔 신호의 전압 변동폭과 더불어, 제1 캐패시터(C1) 및 제2 캐패시터(C2) 간의 차지 쉐어링 값에 비례하여 변동된다.
이후, 발광 기간으로 설정되는 제3 기간 동안 발광 제어 라인(En)으로부터 공급되는 발광 제어 신호가 하이 레벨에서 로우 레벨로 변경된다. 그러면, 제3 기간 동안 로우 레벨의 발광 제어 신호에 의해 제5 박막 트랜지스터(T5) 및 제6 박막 트랜지스터(T6)가 턴온된다. 이에 의해, 제1 전원(ELVDD)으로부터 구동 전원 라인(ELVDDL)을 통해 제5 박막 트랜지스터(T5), 제1 박막 트랜지스터(T1), 제6 박막 트랜지스터(T6) 및 유기 발광 소자(OLED)를 경유하여 제2 전원(ELVSS)으로의 경로로 구동 전류가 공급된다.
이러한 구동 전류는 제1 박막 트랜지스터(T1)에 의해 제어되는 것으로서, 제1 박막 트랜지스터(T1)는 자신의 제1 게이트 전극(G1)에 공급되는 전압에 대응하는 크기의 구동 전류를 발생시킨다. 이때, 상술한 제2 기간 동안 제1 캐패시터(C1)에는 제1 박막 트랜지스터(T1)의 문턱전압이 반영된 전압이 저장되었으므로, 제3 기간 동안 제1 트랜지스터(T1)의 문턱전압이 보상된다.
이상과 같이, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1000)는 제1 박막 트랜지스터(T1) 내지 제6 박막 트랜지스터(T6) 각각에 포함된 제1 채널 영역(CA1) 내지 제6 채널 영역(CA6) 각각이 플렉서블 기판(SUB)이 휘어지는 방향인 제1 방향과 교차하는 제2 방향으로 연장되어 있음으로써, 플렉서블 기판(SUB)이 제1 방향으로 휘어질 때, 제1 채널 영역(CA1) 내지 제6 채널 영역(CA6) 각각은 연장 방향인 제2 방향으로 휘어지지 않는다. 이로 인해, 플렉서블 기판(SUB)이 제1 방향으로 휘어져 플렉서블 기판(SUB) 상에 위치하는 제1 박막 트랜지스터(T1) 내지 제6 박막 트랜지스터(T6) 각각에 응력(stress)이 가해지더라도, 제1 채널 영역(CA1) 내지 제6 채널 영역(CA6) 각각에 가해지는 응력이 최소화됨으로써, 제1 채널 영역(CA1) 내지 제6 채널 영역(CA6)을 통해 흐르는 전류에 큰 영향이 가해지지 않는다.
또한, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1000)는 게이트 구동부(GD1), 발광 제어 구동부(GD2), 데이터 구동부(DD) 각각에 포함된 박막 트랜지스터의 채널 영역이 제1 채널 영역(CA1) 내지 제6 채널 영역(CA6) 각각과 동일하게 플렉서블 기판(SUB)이 휘어지는 방향인 제1 방향과 교차하는 제2 방향으로 연장되어 있음으로써, 플렉서블 기판(SUB)이 제1 방향으로 휘어져 플렉서블 기판(SUB) 상에 위치하는 게이트 구동부(GD1), 발광 제어 구동부(GD2), 데이터 구동부(DD) 각각에 응력(stress)이 가해지더라도, 게이트 구동부(GD1), 발광 제어 구동부(GD2), 데이터 구동부(DD) 각각에 포함된 박막 트랜지스터의 채널 영역에 가해지는 응력이 최소화되기 때문에, 게이트 구동부(GD1), 발광 제어 구동부(GD2), 데이터 구동부(DD) 각각에 포함된 박막 트랜지스터의 채널 영역을 통해 흐르는 전류에 큰 영향이 가해지지 않는다.
또한, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1000)는 플렉서블 기판(SUB)이 제1 방향으로 휘어지면, 제1 채널 영역(CA1) 내지 제6 채널 영역(CA6) 각각이 폭 방향인 제1 방향으로 전체적인 채널 영역이 넓어지기 때문에, 제1 채널 영역(CA1) 내지 제6 채널 영역(CA6) 각각을 통하는 전류의 이동도를 향상시킬 수 있다.
즉, 플렉서블 기판(SUB)을 포함하더라도 제1 박막 트랜지스터(T1) 내지 제6 박막 트랜지스터(T6) 각각의 전기적 특성 저하가 최소화된 유기 발광 표시 장치(1000)가 제공된다.
이하, 도 4를 참조하여 본 발명의 제2 실시예에 따른 유기 발광 표시 장치를 설명한다.
이하, 제1 실시예와 구별되는 특징적인 부분만 발췌하여 설명하며, 설명이 생략된 부분은 제1 실시예에 따른다. 그리고, 본 발명의 제2 실시예에서는 설명의 편의를 위하여 동일한 구성요소에 대하여는 본 발명의 제1 실시예와 동일한 참조번호를 사용하여 설명한다.
도 4는 본 발명의 제2 실시예에 따른 유기 발광 표시 장치의 화소 부분의 일 부분을 나타낸 단면도이다.
도 4에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 유기 발광 표시 장치(1002)는 제1 유기 절연층(OIL1) 및 제2 유기 절연층(OIL2)을 포함한다.
제1 유기 절연층(OIL1)은 제1 게이트 전극(G1)과 제1 채널 영역(CA1) 사이에 위치하고 있다. 즉, 제1 유기 절연층(OIL1)은 제1 채널 영역(CA1) 내지 제6 채널 영역(CA6)을 덮고 있다. 제1 유기 절연층(OIL1)은 폴리이미드 또는 실록산(siloxane) 등을 포함하는 유기 재료를 포함한다.
제2 유기 절연층(OIL2)은 제1 게이트 전극(G1) 내지 제6 게이트 전극(G6)을 덮고 있다. 제2 유기 절연층(OIL2)은 폴리이미드 또는 실록산(siloxane) 등을 포함하는 유기 재료를 포함한다.
이상과 같이, 본 발명의 제2 실시예에 따른 유기 발광 표시 장치(1002)는 제1 채널 영역(CA1) 내지 제6 채널 영역(CA6)에 영향을 주는 제1 유기 절연층(OIL1) 및 제2 유기 절연층(OIL2) 각각이 무기 재료 대비 응력을 덜 받는 유기 재료를 포함함으로써, 플렉서블 기판(SUB)이 제1 방향으로 휘어질 때, 제1 채널 영역(CA1) 내지 제6 채널 영역(CA6)에 가해지는 응력이 최소화된다. 즉, 플렉서블 기판(SUB)을 포함하더라도 제1 박막 트랜지스터(T1) 내지 제6 박막 트랜지스터(T6) 각각의 전기적 특성 저하가 최소화된 유기 발광 표시 장치(1002)가 제공된다.
이하, 도 5 및 도 6을 참조하여 본 발명의 제3 실시예에 따른 유기 발광 표시 장치를 설명한다.
이하, 제1 실시예와 구별되는 특징적인 부분만 발췌하여 설명하며, 설명이 생략된 부분은 제1 실시예에 따른다. 그리고, 본 발명의 제3 실시예에서는 설명의 편의를 위하여 동일한 구성요소에 대하여는 본 발명의 제1 실시예와 동일한 참조번호를 사용하여 설명한다.
도 5는 본 발명의 제3 실시예에 따른 유기 발광 표시 장치의 화소 부분을 나타낸 배치도이다. 도 6은 도 5의 Ⅵ-Ⅵ을 따른 단면도이다.
도 5 및 도 6에 도시된 바와 같이, 본 발명의 제3 실시예에 따른 유기 발광 표시 장치(1003)는 제1 채널 영역(CA1) 내지 제6 채널 영역(CA6) 각각만을 덮는 절연 패턴(IP)을 포함한다.
절연 패턴(IP)은 패터닝되어 제1 채널 영역(CA1) 내지 제6 채널 영역(CA6) 각각만을 덮고 있으며, 무기 재료 또는 유기 재료 등을 포함할 수 있다. 절연 패턴(IP)은 플렉서블 기판(SUB) 상에서 섬(island) 형태를 가지고 있다.
절연 패턴(IP)은 제1 서브 절연 패턴(SIP1) 및 제2 서브 절연 패턴(SIP2)을 포함한다.
제1 서브 절연 패턴(SIP1)은 제1 게이트 전극(G1)과 제1 채널 영역(CA1) 사이에 위치하고 있다. 즉, 제1 서브 절연 패턴(SIP1)은 제1 채널 영역(CA1) 내지 제6 채널 영역(CA6) 각각만을 덮고 있다.
제2 서브 절연 패턴(SIP2)은 제1 게이트 전극(G1) 내지 제6 게이트 전극(G6) 각각 상에만 위치하고 있으며, 제1 게이트 전극(G1) 내지 제6 게이트 전극(G6) 각각만을 덮고 있다.
이상과 같이, 본 발명의 제3 실시예에 따른 유기 발광 표시 장치(1003)는 제1 채널 영역(CA1) 내지 제6 채널 영역(CA6)에 영향을 주는 절연 패턴(IP)이 제1 채널 영역(CA1) 내지 제6 채널 영역(CA6) 각각만을 덮어 섬 형태를 가지고 있음으로써, 플렉서블 기판(SUB)이 제1 방향으로 휘어질 때, 제1 채널 영역(CA1) 내지 제6 채널 영역(CA6)에 가해지는 응력이 최소화된다. 즉, 제1 채널 영역(CA1) 내지 제6 채널 영역(CA6) 및 제1 게이트 전극(G1) 내지 제6 게이트 전극(G6) 각각을 덮는 절연 패턴(IP)이 플렉서블 기판(SUB) 상에서 기판 전면에 형성되는 것이 아니라 패터닝되어 섬 형태로 형성됨으로써, 플렉서블 기판(SUB)이 휘어질 때 발생되는 응력이 제1 채널 영역(CA1) 내지 제6 채널 영역(CA6)으로 가해지는 것이 최소화된다.
본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
플렉서블 기판(SUB), 유기 발광 소자(OLED), 제1 채널 영역(CA1), 제1 박막 트랜지스터(T1)

Claims (10)

  1. 제1 방향으로 휘어지는 플렉서블 기판;
    상기 플렉서블 기판 상의 화소에 위치하는 유기 발광 소자;
    상기 화소에 위치하여 상기 유기 발광 소자와 연결되며, 상기 제1 방향과 교차하는 제2 방향으로 연장된 제1 채널 영역을 포함하는 제1 박막 트랜지스터; 및
    상기 화소에 위치하여 상기 제1 박막 트랜지스터와 연결되며, 상기 제2 방향으로 연장된 다른 채널 영역을 포함하는 하나 이상의 다른 박막 트랜지스터
    를 포함하며,
    상기 제1 박막 트랜지스터는 구동 트랜지스터를 포함하며, 상기 하나 이상의 다른 박막 트랜지스터는 스위칭 트랜지스터를 포함하는 유기 발광 표시 장치.
  2. 제1항에서,
    상기 플렉서블 기판은 직사각형이며,
    상기 제1 방향은 상기 플렉서블 기판의 장변과 나란한 방향인 유기 발광 표시 장치.
  3. 제1항에서,
    상기 제1 채널 영역 및 상기 다른 채널 영역 각각만을 덮는 절연 패턴을 더 포함하는 유기 발광 표시 장치.
  4. 제3항에서,
    상기 절연 패턴은 상기 플렉서블 기판 상에서 섬(island) 형태를 가지는 유기 발광 표시 장치.
  5. 제3항에서,
    상기 제1 박막 트랜지스터는 상기 제1 채널 영역 상에 위치하는 제1 게이트 전극을 더 포함하며,
    상기 절연 패턴은,
    상기 제1 게이트 전극과 상기 제1 채널 영역 사이에 위치하는 제1 서브 절연 패턴; 및
    상기 제1 게이트 전극 상에 위치하는 제2 서브 절연 패턴
    을 포함하는 유기 발광 표시 장치.
  6. 제1항에서,
    상기 제1 채널 영역 및 상기 다른 채널 영역을 덮는 제1 유기 절연층을 더 포함하는 유기 발광 표시 장치.
  7. 제6항에서,
    상기 제1 박막 트랜지스터는 상기 제1 유기 절연층을 사이에 두고 상기 제1 채널 영역 상에 위치하는 제1 게이트 전극을 더 포함하며,
    상기 제1 게이트 전극을 덮는 제2 유기 절연층을 더 포함하는 유기 발광 표시 장치.
  8. 제1항에서,
    상기 플렉서블 기판 상에서 상기 제2 방향으로 연장된 제1 스캔 라인;
    상기 제1 스캔 라인과 이격되어 상기 제2 방향으로 연장된 제2 스캔 라인;
    상기 제2 스캔 라인과 이격되어 상기 제2 방향으로 연장된 초기화 전원 라인;
    상기 초기화 전원 라인과 이격되어 상기 제2 방향으로 연장된 발광 제어 라인;
    상기 플렉서블 기판 상에서 상기 제1 방향으로 연장된 데이터 라인; 및
    상기 데이터 라인과 이격되어 상기 제1 방향으로 연장된 구동 전원 라인
    을 더 포함하는 유기 발광 표시 장치.
  9. 제8항에서,
    상기 다른 박막 트랜지스터는 복수개이며,
    상기 제1 박막 트랜지스터는 상기 제1 채널 영역 상에 위치하는 제1 게이트 전극을 더 포함하며,
    상기 복수개의 다른 박막 트랜지스터는,
    상기 제1 스캔 라인과 연결된 제2 게이트 전극 및 상기 데이터 라인과 상기 제1 박막 트랜지스터 사이를 연결하며 상기 제2 방향으로 연장된 제2 채널 영역을 포함하는 제2 박막 트랜지스터;
    상기 제1 스캔 라인과 연결된 제3 게이트 전극 및 상기 제1 박막 트랜지스터와 상기 제1 박막 트랜지스터의 제1 게이트 전극 사이를 연결하며 상기 제2 방향으로 연장된 제3 채널 영역을 포함하는 제3 박막 트랜지스터;
    상기 제2 스캔 라인과 연결된 제4 게이트 전극 및 상기 초기화 전원 라인과 상기 제1 게이트 전극 사이를 연결하며 상기 제2 방향으로 연장된 제4 채널 영역을 포함하는 제4 박막 트랜지스터;
    상기 발광 제어 라인과 연결된 제5 게이트 전극 및 상기 구동 전원 라인과 상기 제1 박막 트랜지스터 사이를 연결하며 상기 제2 방향으로 연장된 제5 채널 영역을 포함하는 제5 박막 트랜지스터; 및
    상기 발광 제어 라인과 연결된 제6 게이트 전극 및 상기 제1 박막 트랜지스터와 상기 유기 발광 소자 사이를 연결하며 상기 제2 방향으로 연장된 제6 채널 영역을 포함하는 제6 박막 트랜지스터
    를 포함하는 유기 발광 표시 장치.
  10. 제1항 내지 제9항 중 어느 한 항에서,
    상기 유기 발광 소자는,
    상기 제1 박막 트랜지스터와 연결되는 제1 전극;
    상기 제1 전극 상에 위치하는 유기 발광층; 및
    상기 유기 발광층 상에 위치하는 제2 전극
    을 포함하는 유기 발광 표시 장치.
KR1020120109447A 2012-09-28 2012-09-28 유기 발광 표시 장치 KR101972077B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120109447A KR101972077B1 (ko) 2012-09-28 2012-09-28 유기 발광 표시 장치
US14/032,907 US9553136B2 (en) 2012-09-28 2013-09-20 Organic light emitting diode display
US15/413,195 US9960220B2 (en) 2012-09-28 2017-01-23 Organic light emitting diode display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120109447A KR101972077B1 (ko) 2012-09-28 2012-09-28 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20140042553A KR20140042553A (ko) 2014-04-07
KR101972077B1 true KR101972077B1 (ko) 2019-08-19

Family

ID=50651701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120109447A KR101972077B1 (ko) 2012-09-28 2012-09-28 유기 발광 표시 장치

Country Status (2)

Country Link
US (2) US9553136B2 (ko)
KR (1) KR101972077B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101972077B1 (ko) * 2012-09-28 2019-08-19 삼성디스플레이 주식회사 유기 발광 표시 장치
US9293730B2 (en) 2013-10-15 2016-03-22 Samsung Display Co., Ltd. Flexible organic light emitting diode display and manufacturing method thereof
KR102253445B1 (ko) 2014-08-28 2021-05-20 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시장치
KR102288350B1 (ko) 2014-10-21 2021-08-11 삼성디스플레이 주식회사 유기발광 디스플레이 장치
KR102238756B1 (ko) * 2014-11-07 2021-04-12 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
KR102297075B1 (ko) * 2014-11-14 2021-09-02 엘지디스플레이 주식회사 협 베젤 구조를 갖는 대면적 유기발광 다이오드 표시장치
KR102388729B1 (ko) 2014-12-31 2022-04-21 삼성디스플레이 주식회사 표시 장치
KR102343656B1 (ko) 2015-01-15 2021-12-27 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102303602B1 (ko) 2015-09-14 2021-09-17 삼성디스플레이 주식회사 표시 장치
KR102455040B1 (ko) 2016-01-29 2022-10-17 삼성디스플레이 주식회사 디스플레이 장치
JP6940974B2 (ja) 2016-05-10 2021-09-29 株式会社半導体エネルギー研究所 移動体
WO2019150224A1 (ja) * 2018-02-01 2019-08-08 株式会社半導体エネルギー研究所 表示装置および電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5057619B2 (ja) * 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100599772B1 (ko) * 2004-05-25 2006-07-13 삼성에스디아이 주식회사 유기전계 발광 표시 패널
KR100570997B1 (ko) 2004-06-29 2006-04-13 삼성에스디아이 주식회사 평판 표시 장치
KR100698692B1 (ko) * 2005-07-20 2007-03-23 삼성에스디아이 주식회사 평판표시장치
TW201001624A (en) * 2008-01-24 2010-01-01 Soligie Inc Silicon thin film transistors, systems, and methods of making same
JP2009188223A (ja) 2008-02-07 2009-08-20 Seiko Instruments Inc 半導体装置
KR101155907B1 (ko) 2009-06-04 2012-06-20 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
JP5290078B2 (ja) 2009-07-22 2013-09-18 株式会社ジャパンディスプレイ フレキシブル表示装置
KR101788317B1 (ko) * 2010-10-28 2017-11-15 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치 제조방법
KR101578865B1 (ko) * 2012-01-09 2015-12-22 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101947163B1 (ko) * 2012-02-10 2019-02-13 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101972077B1 (ko) * 2012-09-28 2019-08-19 삼성디스플레이 주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
US9553136B2 (en) 2017-01-24
US9960220B2 (en) 2018-05-01
US20150084003A1 (en) 2015-03-26
US20170133448A1 (en) 2017-05-11
KR20140042553A (ko) 2014-04-07

Similar Documents

Publication Publication Date Title
KR101972077B1 (ko) 유기 발광 표시 장치
KR102494729B1 (ko) 유기 발광 표시 장치
US11600794B2 (en) Display device
KR101947163B1 (ko) 유기 발광 표시 장치
KR102034254B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
JP6300445B2 (ja) 有機発光表示装置
KR101960458B1 (ko) 유기 발광 표시 장치
JP2014044421A (ja) 薄膜トランジスタアレイ基板及びそれを含む表示装置
KR102602275B1 (ko) 유기 발광 표시 장치
JP6506973B2 (ja) 表示装置
KR102053410B1 (ko) 박막 트랜지스터 및 유기 발광 표시 장치
KR101959506B1 (ko) 유기 발광 표시 장치
KR102082278B1 (ko) 유기 발광 표시 장치
KR102046997B1 (ko) 박막 트랜지스터 및 유기 발광 표시 장치
KR102201106B1 (ko) 표시 장치
KR102362095B1 (ko) 표시 장치
KR102292516B1 (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant