JP2014081422A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2014081422A JP2014081422A JP2012227782A JP2012227782A JP2014081422A JP 2014081422 A JP2014081422 A JP 2014081422A JP 2012227782 A JP2012227782 A JP 2012227782A JP 2012227782 A JP2012227782 A JP 2012227782A JP 2014081422 A JP2014081422 A JP 2014081422A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- electrode
- potential power
- display device
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 52
- 239000011159 matrix material Substances 0.000 claims description 10
- 102100029563 Somatostatin Human genes 0.000 description 35
- 239000010410 layer Substances 0.000 description 27
- 102100030851 Cortistatin Human genes 0.000 description 22
- 101100459863 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) NCB2 gene Proteins 0.000 description 21
- 101100028967 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PDR5 gene Proteins 0.000 description 21
- 101001050487 Homo sapiens IST1 homolog Proteins 0.000 description 18
- 102100023423 IST1 homolog Human genes 0.000 description 18
- 101100180314 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) IST2 gene Proteins 0.000 description 16
- 238000000034 method Methods 0.000 description 16
- 241000750042 Vini Species 0.000 description 13
- 238000012937 correction Methods 0.000 description 12
- 239000010408 film Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 239000012044 organic layer Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 238000005192 partition Methods 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Abstract
【解決手段】表示装置は、複数の画素PXを備える。画素PXは、表示素子と、駆動トランジスタDRTと、画素スイッチと、保持容量Csと、補助容量Cadと、を備える。高電位電源線SLaに隣合う位置に設けられた画素PXの補助容量Cadの第2電極は、高電位電源線SLaで形成されている。高電位電源線SLaに隣合う位置から外れて設けられた画素PXの補助容量Cadの第2電極は、リセット配線で形成されている。
【選択図】図5
Description
この発明は以上の点に鑑みなされたもので、その目的は、容量部を形成することができる高精細な表示装置を提供することにある。
行方向及び列方向に沿ってマトリクス状に設けられた複数の画素を備え、
前記複数の画素の各々は、
高電位電源線及び低電位電源線間に接続された表示素子と、
前記表示素子に接続されたソース電極と、リセット配線に接続されたドレイン電極と、ゲート電極とを有した駆動トランジスタと、
映像信号線及び前記駆動トランジスタのゲート電極間に接続され、前記映像信号線を通して与えられる信号を前記駆動トランジスタのゲート電極側に取り込むかどうかを切替える画素スイッチと、
前記駆動トランジスタのソース電極及びゲート電極間に接続された保持容量と、
前記駆動トランジスタのソース電極に接続された第1電極と、前記第1電極に対向した第2電極とを有した補助容量と、を備え、
前記高電位電源線に隣合う位置に設けられた前記画素の前記第2電極は、前記高電位電源線で形成され、
前記高電位電源線に隣合う位置から外れて設けられた前記画素の前記第2電極は、前記リセット配線で形成されている。
素PXでは、駆動トランジスタDRT及び出力スイッチBCTは、高電位電源線SLaと低電位電源線SLbとの間でダイオードOLEDと直列に接続されている。高電位電源線SLaの電位PVDDは例えば10Vに設定され、低電位電源線SLbの電位PVSSは、例えば1.5Vに設定される。高電位電源線SLa及び低電位電源線SLbは信号線駆動回路XDRに接続され、高電位電源線SLa及び低電位電源線SLbには信号線駆動回路XDRから電源電圧が供給される。
容量Celは、画素電極PE及び対向電極CEで形成されている。
補助容量Cadは、駆動トランジスタDRTのソース電極に接続された第1電極と、第1電極に対向した第2電極とを有している。上記第2電極は、高電位電源線SLa又は第5走査線Sge(リセット配線)で形成されている。
第1初期化スイッチIST1において、ソース電極は第1制御線Sggに接続され、ドレイン電極は第6走査線Sgfに接続され、ゲート電極は第2制御線Sghに接続されている。第1初期化スイッチIST1は、第2制御線Sghからの制御信号IGに応じてオン、オフ制御され、駆動トランジスタDRTのゲート電位を初期化するための初期化信号VINIを画素回路に供給する。
リセットスイッチRSTにおいて、ソース電極は第4制御線Sgjに接続され、ドレイン電極は第5走査線Sgeに接続され、ゲート電極は第5制御線Sgkに接続されている。リセットスイッチRSTは、第5制御線Sgkからの制御信号RGに応じてオン、オフ制御され、駆動トランジスタDRTのソース電極の電位を初期化するためのリセット信号VRSTを画素回路に供給する。
パッシベーション膜PS上には、画素電極PEが形成されている。画素電極PEは、パッシベーション膜PSに設けたコンタクトホールを通って、駆動トランジスタDRTのソース電極SEに接続されている。画素電極PEは、この例では光反射性を有する背面電極である。
図6は、制御信号IG、SG1、SG2、RG、BG、OGのオン、オフタイミングを示すタイミングチャートである。有機EL表示装置の駆動は、リセット動作、プリオフセットキャンセル(OC)動作、オフセットキャンセル(OC)動作、移動度補正動作、発光動作に分けられる。これら一連の動作は、例えば、1垂直走査期間に行われる。
リセット動作は、リセット期間P1に行われる。リセット動作は、前の発光動作に続いて行われる。
図1乃至図6、及び図7に示すように、リセット動作では、走査線駆動回路YDR1、YDR2から、第1初期化スイッチIST1をオン状態とし第2初期化スイッチIST2をオフ状態とするレベル(ここでは、ハイレベル)の制御信号IG、第1画素スイッチSST1をオフ状態とするレベル(オフ電位:ここではローレベル)の制御信号SG1、第2画素スイッチSST2をオン状態とするレベル(オン電位:ここではハイレベル)の制御信号SG2、リセットスイッチRSTをオン状態とするレベル(オン電位:ここではハイレベル)の制御信号RG、出力スイッチBCTをオフ状態とするレベル(オフ電位:ここではハイレベル)の制御信号BG、オフリークコントロールスイッチOCTをオン状態とするレベル(オン電位:ここではハイレベル)の制御信号OGが出力されている。
プリオフセットキャンセル動作は、リセット期間P1に続くプリオフセットキャンセル期間P2に行われる。
図8には、プリオフセットキャンセル期間P2における画素PXを示している。
オフセットキャンセル動作は、プリオフセットキャンセル期間P2に続くオフセットキャンセル期間P3に行われる。
図9には、オフセットキャンセル期間P3における画素PXを示している。
移動度補正動作は、オフセットキャンセル期間P3に続く移動度補正期間P4に行われる。
図10には、移動度補正期間P4における画素PXを示している。
発光動作は、移動度補正期間P4の終了と同時又はその後に続く発光期間P5に行われる。
図11には、発光期間P5における画素PXを示している。
駆動トランジスタDRTは、保持容量Csに書込まれたゲート電極G及びソース電極SE間の電位差に対応した電流量の出力電流Ielを出力する。この出力電流IelがダイオードOLEDに供給される。これにより、ダイオードOLEDが出力電流Ielに応じた輝度で発光し、発光動作を行う。ダイオードOLEDは、1フレーム期間後に、再び制御信号BGがオフ電位となるまで発光状態を維持する。
βは次の式で定義される。
なお、Wは駆動トランジスタDRTのゲート幅、Lはゲート長、μはキャリア移動度、
Coxは単位面積当たりのゲート静電容量である。
以上のことから、容量部を形成することができる高精細な有機EL表示装置及び有機EL表示装置の駆動方法を得ることができる。
なお、Vsigは映像信号Vsigの電圧値であり、Csは保持容量Csの容量であり、Celは容量部Celの容量であり、Cadは補助容量Cadの容量である。
以上のことから、容量部を形成することができる高精細な有機EL表示装置及び有機EL表示装置の駆動方法を得ることができる。
Claims (8)
- 行方向及び列方向に沿ってマトリクス状に設けられた複数の画素を備え、
前記複数の画素の各々は、
高電位電源線及び低電位電源線間に接続された表示素子と、
前記表示素子に接続されたソース電極と、リセット配線に接続されたドレイン電極と、ゲート電極とを有した駆動トランジスタと、
映像信号線及び前記駆動トランジスタのゲート電極間に接続され、前記映像信号線を通して与えられる信号を前記駆動トランジスタのゲート電極側に取り込むかどうかを切替える画素スイッチと、
前記駆動トランジスタのソース電極及びゲート電極間に接続された保持容量と、
前記駆動トランジスタのソース電極に接続された第1電極と、前記第1電極に対向した第2電極とを有した補助容量と、を備え、
前記高電位電源線に隣合う位置に設けられた前記画素の前記第2電極は、前記高電位電源線で形成され、
前記高電位電源線に隣合う位置から外れて設けられた前記画素の前記第2電極は、前記リセット配線で形成されている表示装置。 - 前記高電位電源線に隣合う位置に設けられた前記画素の前記第1電極は、前記高電位電源線の両側縁と交差し、
前記高電位電源線に隣合う位置から外れて設けられた前記画素の前記第1電極は、前記リセット配線の両側縁と交差している請求項1に記載の表示装置。 - 前記高電位電源線は、前記列方向に延出した第1高電位電源線及び第2高電位電源線を有し、
前記リセット配線は、前記行方向に延出して形成され、
前記複数の画素は、前記第1高電位電源線と前記第2高電位電源線との間で前記行方向に並べられた第1画素、第2画素及び第3画素を有し、
前記第1画素の前記第2電極は、前記第1高電位電源線で形成され、
前記第2画素の前記第2電極は、前記リセット配線で形成され、
前記第3画素の前記第2電極は、前記第2高電位電源線で形成されている請求項1に記載の表示装置。 - 前記第1乃至第3画素は、赤色の画像を表示するように構成された画素、緑色の画像を表示するように構成された画素、及び青色の画像を表示するように構成された画素である請求項3に記載の表示装置。
- 前記高電位電源及び駆動トランジスタのドレイン電極間に接続され、前記高電位電源及び駆動トランジスタのドレイン電極間を導通状態又は非導通状態に切替える出力スイッチをさらに備え、
前記第1乃至第3画素は、前記出力スイッチを共用している請求項3に記載の表示装置。 - 前記高電位電源線は、前記列方向に延出した第1高電位電源線及び第2高電位電源線を有し、
前記リセット配線は、前記行方向に延出して形成され、
前記複数の画素は、前記第1高電位電源線と前記第2高電位電源線との間で前記行方向に並べられた第1画素、第2画素、第3画素及び第4画素を有し、
前記第1画素の前記第2電極は、前記第1高電位電源線で形成され、
前記第2画素の前記第2電極は、前記リセット配線で形成され、
前記第3画素の前記第2電極は、前記リセット配線で形成され、
前記第4画素の前記第2電極は、前記第2高電位電源線で形成されている請求項1に記載の表示装置。 - 前記第1乃至第4画素は、赤色の画像を表示するように構成された画素、緑色の画像を表示するように構成された画素、青色の画像を表示するように構成された画素、及び無彩色の画像を表示するように構成された画素である請求項6に記載の表示装置。
- 前記高電位電源及び駆動トランジスタのドレイン電極間に接続され、前記高電位電源及び駆動トランジスタのドレイン電極間を導通状態又は非導通状態に切替える出力スイッチをさらに備え、
前記第1乃至第4画素は、前記出力スイッチを共用している請求項6に記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012227782A JP6082563B2 (ja) | 2012-10-15 | 2012-10-15 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012227782A JP6082563B2 (ja) | 2012-10-15 | 2012-10-15 | 表示装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014081422A true JP2014081422A (ja) | 2014-05-08 |
JP2014081422A5 JP2014081422A5 (ja) | 2015-11-19 |
JP6082563B2 JP6082563B2 (ja) | 2017-02-15 |
Family
ID=50785679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012227782A Active JP6082563B2 (ja) | 2012-10-15 | 2012-10-15 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6082563B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016080798A (ja) * | 2014-10-14 | 2016-05-16 | 株式会社ジャパンディスプレイ | 表示装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000231347A (ja) * | 1999-02-09 | 2000-08-22 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置 |
JP2002514320A (ja) * | 1997-04-23 | 2002-05-14 | サーノフ コーポレイション | アクティブマトリックス発光ダイオードピクセル構造及び方法 |
JP2003202817A (ja) * | 2002-01-08 | 2003-07-18 | Toshiba Corp | 画像表示装置 |
JP2005108528A (ja) * | 2003-09-29 | 2005-04-21 | Sanyo Electric Co Ltd | 有機elパネル |
JP2009109519A (ja) * | 2007-10-26 | 2009-05-21 | Sony Corp | 表示装置および電子機器 |
JP2011145622A (ja) * | 2010-01-18 | 2011-07-28 | Toshiba Mobile Display Co Ltd | 表示装置および表示装置の駆動方法 |
-
2012
- 2012-10-15 JP JP2012227782A patent/JP6082563B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002514320A (ja) * | 1997-04-23 | 2002-05-14 | サーノフ コーポレイション | アクティブマトリックス発光ダイオードピクセル構造及び方法 |
JP2000231347A (ja) * | 1999-02-09 | 2000-08-22 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置 |
JP2003202817A (ja) * | 2002-01-08 | 2003-07-18 | Toshiba Corp | 画像表示装置 |
JP2005108528A (ja) * | 2003-09-29 | 2005-04-21 | Sanyo Electric Co Ltd | 有機elパネル |
JP2009109519A (ja) * | 2007-10-26 | 2009-05-21 | Sony Corp | 表示装置および電子機器 |
JP2011145622A (ja) * | 2010-01-18 | 2011-07-28 | Toshiba Mobile Display Co Ltd | 表示装置および表示装置の駆動方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016080798A (ja) * | 2014-10-14 | 2016-05-16 | 株式会社ジャパンディスプレイ | 表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6082563B2 (ja) | 2017-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11568810B2 (en) | Display apparatus | |
KR101687456B1 (ko) | 표시 장치 | |
US9495905B2 (en) | Display apparatus | |
JP5719571B2 (ja) | 表示装置および表示装置の駆動方法 | |
JP6228735B2 (ja) | 表示装置 | |
JP2009169071A (ja) | 表示装置 | |
JP6153830B2 (ja) | 表示装置及びその駆動方法 | |
JP2014085384A (ja) | 表示装置及び表示装置の駆動方法 | |
JP6116186B2 (ja) | 表示装置 | |
JP5548503B2 (ja) | アクティブマトリクス型表示装置 | |
JP2010091682A (ja) | アクティブマトリクス型有機el表示装置及びアクティブマトリクス型有機el表示装置の駆動方法 | |
JP6186127B2 (ja) | 表示装置 | |
JP2010145893A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP6082563B2 (ja) | 表示装置 | |
JP6101509B2 (ja) | 表示装置及び表示装置の駆動方法 | |
JP6101517B2 (ja) | 表示装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151001 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151001 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160916 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170123 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6082563 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |