JP2014081422A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2014081422A5 JP2014081422A5 JP2012227782A JP2012227782A JP2014081422A5 JP 2014081422 A5 JP2014081422 A5 JP 2014081422A5 JP 2012227782 A JP2012227782 A JP 2012227782A JP 2012227782 A JP2012227782 A JP 2012227782A JP 2014081422 A5 JP2014081422 A5 JP 2014081422A5
- Authority
- JP
- Japan
- Prior art keywords
- potential power
- electrode
- pixel
- wiring
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 19
- 239000011159 matrix material Substances 0.000 claims description 3
Description
一実施形態に係る表示装置は、
行方向及び列方向に沿ってマトリクス状に設けられた複数の画素を備え、
前記複数の画素の各々は、
高電位電源線及び低電位電源線間に接続された表示素子と、
前記表示素子に接続されたソース電極と、リセット配線に接続されたドレイン電極と、ゲート電極とを有した駆動トランジスタと、
映像信号線及び前記駆動トランジスタのゲート電極間に接続され、前記映像信号線を通して与えられる信号を前記駆動トランジスタのゲート電極側に取り込むかどうかを切替える画素スイッチと、
前記駆動トランジスタのソース電極及びゲート電極間に接続された保持容量と、
前記駆動トランジスタのソース電極に接続された第1電極と、前記第1電極に対向した第2電極とを有した補助容量と、を備え、
前記高電位電源線に隣合う位置に設けられた前記補助容量の前記第2電極は、前記高電位電源線と同層の配線で形成され、
前記高電位電源線に隣合う位置から外れて設けられた前記補助容量の前記第2電極は、前記リセット配線と同層の配線で形成されている。
行方向及び列方向に沿ってマトリクス状に設けられた複数の画素を備え、
前記複数の画素の各々は、
高電位電源線及び低電位電源線間に接続された表示素子と、
前記表示素子に接続されたソース電極と、リセット配線に接続されたドレイン電極と、ゲート電極とを有した駆動トランジスタと、
映像信号線及び前記駆動トランジスタのゲート電極間に接続され、前記映像信号線を通して与えられる信号を前記駆動トランジスタのゲート電極側に取り込むかどうかを切替える画素スイッチと、
前記駆動トランジスタのソース電極及びゲート電極間に接続された保持容量と、
前記駆動トランジスタのソース電極に接続された第1電極と、前記第1電極に対向した第2電極とを有した補助容量と、を備え、
前記高電位電源線に隣合う位置に設けられた前記補助容量の前記第2電極は、前記高電位電源線と同層の配線で形成され、
前記高電位電源線に隣合う位置から外れて設けられた前記補助容量の前記第2電極は、前記リセット配線と同層の配線で形成されている。
上述した実施形態は、上記有機EL表示装置及び有機EL表示装置の駆動方法に限らず、各種の表示装置及び表示装置の駆動方法に適用することが可能である。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[1]行方向及び列方向に沿ってマトリクス状に設けられた複数の画素を備え、
前記複数の画素の各々は、
高電位電源線及び低電位電源線間に接続された表示素子と、
前記表示素子に接続されたソース電極と、リセット配線に接続されたドレイン電極と、ゲート電極とを有した駆動トランジスタと、
映像信号線及び前記駆動トランジスタのゲート電極間に接続され、前記映像信号線を通して与えられる信号を前記駆動トランジスタのゲート電極側に取り込むかどうかを切替える画素スイッチと、
前記駆動トランジスタのソース電極及びゲート電極間に接続された保持容量と、
前記駆動トランジスタのソース電極に接続された第1電極と、前記第1電極に対向した第2電極とを有した補助容量と、を備え、
前記高電位電源線に隣合う位置に設けられた前記画素の前記第2電極は、前記高電位電源線で形成され、
前記高電位電源線に隣合う位置から外れて設けられた前記画素の前記第2電極は、前記リセット配線で形成されている表示装置。
[2]前記高電位電源線に隣合う位置に設けられた前記画素の前記第1電極は、前記高電位電源線の両側縁と交差し、
前記高電位電源線に隣合う位置から外れて設けられた前記画素の前記第1電極は、前記リセット配線の両側縁と交差している[1]に記載の表示装置。
[3]前記高電位電源線は、前記列方向に延出した第1高電位電源線及び第2高電位電源線を有し、
前記リセット配線は、前記行方向に延出して形成され、
前記複数の画素は、前記第1高電位電源線と前記第2高電位電源線との間で前記行方向に並べられた第1画素、第2画素及び第3画素を有し、
前記第1画素の前記第2電極は、前記第1高電位電源線で形成され、
前記第2画素の前記第2電極は、前記リセット配線で形成され、
前記第3画素の前記第2電極は、前記第2高電位電源線で形成されている[1]に記載の表示装置。
[4]前記第1乃至第3画素は、赤色の画像を表示するように構成された画素、緑色の画像を表示するように構成された画素、及び青色の画像を表示するように構成された画素である[3]に記載の表示装置。
[5]前記高電位電源及び駆動トランジスタのドレイン電極間に接続され、前記高電位電源及び駆動トランジスタのドレイン電極間を導通状態又は非導通状態に切替える出力スイッチをさらに備え、
前記第1乃至第3画素は、前記出力スイッチを共用している[3]に記載の表示装置。
[6]前記高電位電源線は、前記列方向に延出した第1高電位電源線及び第2高電位電源線を有し、
前記リセット配線は、前記行方向に延出して形成され、
前記複数の画素は、前記第1高電位電源線と前記第2高電位電源線との間で前記行方向に並べられた第1画素、第2画素、第3画素及び第4画素を有し、
前記第1画素の前記第2電極は、前記第1高電位電源線で形成され、
前記第2画素の前記第2電極は、前記リセット配線で形成され、
前記第3画素の前記第2電極は、前記リセット配線で形成され、
前記第4画素の前記第2電極は、前記第2高電位電源線で形成されている[1]に記載の表示装置。
[7]前記第1乃至第4画素は、赤色の画像を表示するように構成された画素、緑色の画像を表示するように構成された画素、青色の画像を表示するように構成された画素、及び無彩色の画像を表示するように構成された画素である[6]に記載の表示装置。
[8]前記高電位電源及び駆動トランジスタのドレイン電極間に接続され、前記高電位電源及び駆動トランジスタのドレイン電極間を導通状態又は非導通状態に切替える出力スイッチをさらに備え、
前記第1乃至第4画素は、前記出力スイッチを共用している[6]に記載の表示装置。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[1]行方向及び列方向に沿ってマトリクス状に設けられた複数の画素を備え、
前記複数の画素の各々は、
高電位電源線及び低電位電源線間に接続された表示素子と、
前記表示素子に接続されたソース電極と、リセット配線に接続されたドレイン電極と、ゲート電極とを有した駆動トランジスタと、
映像信号線及び前記駆動トランジスタのゲート電極間に接続され、前記映像信号線を通して与えられる信号を前記駆動トランジスタのゲート電極側に取り込むかどうかを切替える画素スイッチと、
前記駆動トランジスタのソース電極及びゲート電極間に接続された保持容量と、
前記駆動トランジスタのソース電極に接続された第1電極と、前記第1電極に対向した第2電極とを有した補助容量と、を備え、
前記高電位電源線に隣合う位置に設けられた前記画素の前記第2電極は、前記高電位電源線で形成され、
前記高電位電源線に隣合う位置から外れて設けられた前記画素の前記第2電極は、前記リセット配線で形成されている表示装置。
[2]前記高電位電源線に隣合う位置に設けられた前記画素の前記第1電極は、前記高電位電源線の両側縁と交差し、
前記高電位電源線に隣合う位置から外れて設けられた前記画素の前記第1電極は、前記リセット配線の両側縁と交差している[1]に記載の表示装置。
[3]前記高電位電源線は、前記列方向に延出した第1高電位電源線及び第2高電位電源線を有し、
前記リセット配線は、前記行方向に延出して形成され、
前記複数の画素は、前記第1高電位電源線と前記第2高電位電源線との間で前記行方向に並べられた第1画素、第2画素及び第3画素を有し、
前記第1画素の前記第2電極は、前記第1高電位電源線で形成され、
前記第2画素の前記第2電極は、前記リセット配線で形成され、
前記第3画素の前記第2電極は、前記第2高電位電源線で形成されている[1]に記載の表示装置。
[4]前記第1乃至第3画素は、赤色の画像を表示するように構成された画素、緑色の画像を表示するように構成された画素、及び青色の画像を表示するように構成された画素である[3]に記載の表示装置。
[5]前記高電位電源及び駆動トランジスタのドレイン電極間に接続され、前記高電位電源及び駆動トランジスタのドレイン電極間を導通状態又は非導通状態に切替える出力スイッチをさらに備え、
前記第1乃至第3画素は、前記出力スイッチを共用している[3]に記載の表示装置。
[6]前記高電位電源線は、前記列方向に延出した第1高電位電源線及び第2高電位電源線を有し、
前記リセット配線は、前記行方向に延出して形成され、
前記複数の画素は、前記第1高電位電源線と前記第2高電位電源線との間で前記行方向に並べられた第1画素、第2画素、第3画素及び第4画素を有し、
前記第1画素の前記第2電極は、前記第1高電位電源線で形成され、
前記第2画素の前記第2電極は、前記リセット配線で形成され、
前記第3画素の前記第2電極は、前記リセット配線で形成され、
前記第4画素の前記第2電極は、前記第2高電位電源線で形成されている[1]に記載の表示装置。
[7]前記第1乃至第4画素は、赤色の画像を表示するように構成された画素、緑色の画像を表示するように構成された画素、青色の画像を表示するように構成された画素、及び無彩色の画像を表示するように構成された画素である[6]に記載の表示装置。
[8]前記高電位電源及び駆動トランジスタのドレイン電極間に接続され、前記高電位電源及び駆動トランジスタのドレイン電極間を導通状態又は非導通状態に切替える出力スイッチをさらに備え、
前記第1乃至第4画素は、前記出力スイッチを共用している[6]に記載の表示装置。
Claims (8)
- 行方向及び列方向に沿ってマトリクス状に設けられた複数の画素を備え、
前記複数の画素の各々は、
高電位電源線及び低電位電源線間に接続された表示素子と、
前記表示素子に接続されたソース電極と、リセット配線に接続されたドレイン電極と、ゲート電極とを有した駆動トランジスタと、
映像信号線及び前記駆動トランジスタのゲート電極間に接続され、前記映像信号線を通して与えられる信号を前記駆動トランジスタのゲート電極側に取り込むかどうかを切替える画素スイッチと、
前記駆動トランジスタのソース電極及びゲート電極間に接続された保持容量と、
前記駆動トランジスタのソース電極に接続された第1電極と、前記第1電極に対向した第2電極とを有した補助容量と、を備え、
前記高電位電源線に隣合う位置に設けられた前記補助容量の前記第2電極は、前記高電位電源線と同層の配線で形成され、
前記高電位電源線に隣合う位置から外れて設けられた前記補助容量の前記第2電極は、前記リセット配線と同層の配線で形成されている表示装置。 - 前記高電位電源線に隣合う位置に設けられた前記補助容量の前記第1電極は、前記高電位電源線の両側縁と交差し、
前記高電位電源線に隣合う位置から外れて設けられた前記補助容量の前記第1電極は、前記リセット配線の両側縁と交差している請求項1に記載の表示装置。 - 前記高電位電源線は、前記列方向に延出した第1高電位電源線及び第2高電位電源線を有し、
前記リセット配線は、前記行方向に延出して形成され、
前記複数の画素は、前記第1高電位電源線と前記第2高電位電源線との間で前記行方向に並べられた第1画素、第2画素及び第3画素を有し、
前記第1画素における前記補助容量の前記第2電極は、前記第1高電位電源線と同層の配線で形成され、
前記第2画素における前記補助容量の前記第2電極は、前記リセット配線と同層の配線で形成され、
前記第3画素における前記補助容量の前記第2電極は、前記第2高電位電源線と同層の配線で形成されている請求項1に記載の表示装置。 - 前記第1乃至第3画素は、第1色の画像を表示するように構成された画素、第2色の画像を表示するように構成された画素、及び第3色の画像を表示するように構成された画素である請求項3に記載の表示装置。
- 前記高電位電源及び駆動トランジスタのドレイン電極間に接続され、前記高電位電源と駆動トランジスタのドレイン電極との間を導通状態又は非導通状態に切替える出力スイッチをさらに備え、
前記第1乃至第3画素は、前記出力スイッチを共用している請求項3に記載の表示装置。 - 前記高電位電源線は、前記列方向に延出した第1高電位電源線及び第2高電位電源線を有し、
前記リセット配線は、前記行方向に延出して形成され、
前記複数の画素は、前記第1高電位電源線と前記第2高電位電源線との間で前記行方向に並べられた第1画素、第2画素、第3画素及び第4画素を有し、
前記第1画素における前記補助容量の前記第2電極は、前記第1高電位電源線と同層の配線で形成され、
前記第2画素における前記補助容量の前記第2電極は、前記リセット配線と同層の配線で形成され、
前記第3画素における前記補助容量の前記第2電極は、前記リセット配線と同層の配線で形成され、
前記第4画素における前記補助容量の前記第2電極は、前記第2高電位電源線と同層の配線で形成されている請求項1に記載の表示装置。 - 前記第1乃至第4画素は、第1色の画像を表示するように構成された画素、第2色の画像を表示するように構成された画素、第3色の画像を表示するように構成された画素、及び第4色の画像を表示するように構成された画素である請求項6に記載の表示装置。
- 前記高電位電源及び駆動トランジスタのドレイン電極間に接続され、前記高電位電源と駆動トランジスタのドレイン電極との間を導通状態又は非導通状態に切替える出力スイッチをさらに備え、
前記第1乃至第4画素は、前記出力スイッチを共用している請求項6に記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012227782A JP6082563B2 (ja) | 2012-10-15 | 2012-10-15 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012227782A JP6082563B2 (ja) | 2012-10-15 | 2012-10-15 | 表示装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014081422A JP2014081422A (ja) | 2014-05-08 |
JP2014081422A5 true JP2014081422A5 (ja) | 2015-11-19 |
JP6082563B2 JP6082563B2 (ja) | 2017-02-15 |
Family
ID=50785679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012227782A Active JP6082563B2 (ja) | 2012-10-15 | 2012-10-15 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6082563B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6433234B2 (ja) * | 2014-10-14 | 2018-12-05 | 株式会社ジャパンディスプレイ | 表示装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0978114A4 (en) * | 1997-04-23 | 2003-03-19 | Sarnoff Corp | PIXEL STRUCTURE WITH LIGHT EMITTING DIODE AND ACTIVE MATRIX AND METHOD |
JP4334045B2 (ja) * | 1999-02-09 | 2009-09-16 | 三洋電機株式会社 | エレクトロルミネッセンス表示装置 |
JP2003202817A (ja) * | 2002-01-08 | 2003-07-18 | Toshiba Corp | 画像表示装置 |
JP4488709B2 (ja) * | 2003-09-29 | 2010-06-23 | 三洋電機株式会社 | 有機elパネル |
JP2009109519A (ja) * | 2007-10-26 | 2009-05-21 | Sony Corp | 表示装置および電子機器 |
JP5453121B2 (ja) * | 2010-01-18 | 2014-03-26 | 株式会社ジャパンディスプレイ | 表示装置および表示装置の駆動方法 |
-
2012
- 2012-10-15 JP JP2012227782A patent/JP6082563B2/ja active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011081386A5 (ja) | ||
JP2012208263A5 (ja) | ||
JP2017173835A5 (ja) | El表示装置 | |
JP2012238028A5 (ja) | 発光装置の駆動方法 | |
JP2016001327A5 (ja) | ||
JP2011170331A5 (ja) | 表示装置 | |
JP2011171727A5 (ja) | 表示装置 | |
JP2013152291A5 (ja) | ||
JP2012084864A5 (ja) | ||
EP2722888A3 (en) | Organic light-emitting display apparatus and method of manufacturing the same | |
JP2014063748A5 (ja) | ||
JP2014044938A5 (ja) | ||
JP2011054957A5 (ja) | 液晶表示装置 | |
JP2013225153A5 (ja) | 表示装置、表示モジュール及び電子機器 | |
JP2018155876A5 (ja) | ||
JP2013093565A5 (ja) | 半導体装置、表示装置、半導体装置の作製方法、及び表示装置の作製方法 | |
JP2012078798A5 (ja) | ||
JP2012252359A5 (ja) | 表示装置 | |
EP2874185A3 (en) | Organic light emitting display panel and organic light emitting display device including the same | |
JP2013047808A5 (ja) | 表示装置 | |
JP2011077517A5 (ja) | アクティブマトリクス型表示装置 | |
JP2012053455A5 (ja) | 液晶表示装置 | |
JP2017067830A5 (ja) | ||
JP2017083760A5 (ja) | ||
WO2015101258A8 (zh) | 一种透明 oled 器件及采用其的显示装置 |