KR101326594B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR101326594B1
KR101326594B1 KR1020060128428A KR20060128428A KR101326594B1 KR 101326594 B1 KR101326594 B1 KR 101326594B1 KR 1020060128428 A KR1020060128428 A KR 1020060128428A KR 20060128428 A KR20060128428 A KR 20060128428A KR 101326594 B1 KR101326594 B1 KR 101326594B1
Authority
KR
South Korea
Prior art keywords
lines
signal applying
applying lines
signal
gate
Prior art date
Application number
KR1020060128428A
Other languages
English (en)
Other versions
KR20080056037A (ko
Inventor
정기훈
성석제
전용제
최진영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060128428A priority Critical patent/KR101326594B1/ko
Priority to CN2007103051931A priority patent/CN101206364B/zh
Priority to US11/933,281 priority patent/US7796230B2/en
Priority to JP2007322953A priority patent/JP5362978B2/ja
Publication of KR20080056037A publication Critical patent/KR20080056037A/ko
Priority to US12/852,708 priority patent/US7990511B2/en
Application granted granted Critical
Publication of KR101326594B1 publication Critical patent/KR101326594B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

씰 라인의 미경화를 방지할 수 있는 표시 장치가 개시되어 있다. 표시 장치는 표시 기판, 대향 기판, 씰 라인 및 구동 칩을 포함한다. 표시 기판은 게이트 절연막을 사이에 두고 서로 교차되도록 게이트 라인들 및 데이터 라인들이 형성된 표시 영역과, 표시 영역의 네 변을 둘러싸는 제1, 제2, 제3 및 제4 주변 영역을 포함한다. 대향 기판은 액정을 사이에 두고 표시 기판과 대향한다. 씰 라인은 표시 기판과 대향 기판 사이의 가장자리에 형성되어 표시 기판과 대향 기판을 결합시킨다. 구동 칩은 게이트 라인들의 제1 단부와 인접한 표시 기판의 제1 주변 영역에 실장된다. 표시 기판은 데이터 라인들과 구동 칩을 연결하기 위하여 게이트 절연막을 사이에 두고 서로 교대로 배치되는 제1 및 제2 신호 인가선들을 포함하며, 제1 신호 인가선들은 씰 라인이 노출되도록 일부 영역이 제2 신호 인가선들과 중첩되게 형성된다. 따라서, 신호 인가선들로 인한 씰 라인의 미경화를 방지할 수 있다.

Description

표시 장치{DISPLAY APPARATUS}
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 사시도이다.
도 2는 도 1에 도시된 표시 기판의 평면도이다.
도 3은 도 2의 A부분을 확대한 확대도이다.
도 4는 도 3의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다.
도 5는 도 3의 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다.
도 6은 도 3에 도시된 제1 및 제2 신호 인가선들의 다른 실시예를 나타낸 평면도이다.
도 7은 도 3에 도시된 제1 및 제2 신호 인가선들의 또 다른 실시예를 나타낸 평면도이다.
도 8은 도 2에 도시된 데이터 라인들과 제1 및 제2 신호 인가선들의 연결 관계를 나타낸 도면이다.
도 9는 도 8에 도시된 제1 연결부의 일 실시예를 나타낸 단면도이다.
도 10은 도 8에 도시된 제1 연결부의 다른 실시예를 나타낸 단면도이다.
도 11은 도 2에 도시된 구동 칩의 패드 구조를 나타낸 평면도이다.
도 12는 도 2의 쇼트 포인트 부분을 나타낸 B부분의 확대도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 표시 장치 200 : 표시 기판
210 : 게이트 구동회로부
DS1, DS2 : 제1 및 제2 신호 인가선
251 : 제1 짝수 신호 인가선 252 : 제1 홀수 신호 인가선
253 : 제2 짝수 신호 인가선 254 : 제2 홀수 신호 인가선
280 : 쇼트 포인트 300 : 대향 기판
400 : 씰 라인 500 : 구동 칩
본 발명은 표시 장치에 관한 것으로, 더욱 상세하게는 씰 라인의 미경화를 방지할 수 있는 표시 장치에 관한 것이다.
일반적으로, 표시 장치는 게이트 라인들 및 데이터 라인들이 서로 교차되도록 형성되어 다수의 화소들을 정의하는 표시 기판과, 액정을 사이에 두고 표시 기판과 대향하는 대향 기판과, 표시 장치를 구동시키기 위하여 표시 기판에 결합되는 구동 칩을 포함한다.
중소형 제품에 사용되는 표시 장치는 구동 칩이 데이터 라인들의 단부에 대응되는 표시 기판의 상측 또는 하측에 배치되므로, 표시 장치의 상하 길이가 증가되는 구조를 갖는다. 그러나, 최근들어 디지털 스틸 카메라(Digital Still Camera : DSC) 등의 제품에서는 화면 옆에 기기조작 버튼들이 위치하는 디자인이 채용됨에 따라, 구동 칩이 게이트 라인들의 단부에 대응되는 표시 기판의 좌측 또는 우측에 배치되는 구조가 개발되고 있다.
그러나, 구동 칩이 표시 기판의 좌측 또는 우측에 배치된 경우, 구동 칩과 데이터 라인들을 연결하는 신호 인가선들이 표시 기판의 상측 또는 하측에 촘촘히 형성되므로, 씰 라인을 경화시키기 위한 자외선이 차단되어 씰 라인의 미경화가 발생되는 문제점이 있다.
따라서, 본 발명은 씰 라인의 미경화를 방지할 수 있는 표시 장치를 제공한다.
본 발명의 일 특징에 따른 표시 장치는 표시 기판, 대향 기판, 씰 라인 및 구동 칩을 포함한다. 상기 표시 기판은 게이트 절연막을 사이에 두고 서로 교차되도록 게이트 라인들 및 데이터 라인들이 형성된 표시 영역과, 상기 표시 영역의 네 변을 둘러싸는 제1, 제2, 제3 및 제4 주변 영역을 포함한다. 상기 대향 기판은 액정을 사이에 두고 상기 표시 기판과 대향한다. 상기 씰 라인은 상기 표시 기판과 상기 대향 기판 사이의 가장자리에 형성되어 상기 표시 기판과 상기 대향 기판을 결합시킨다. 상기 구동 칩은 상기 게이트 라인들의 제1 단부와 인접한 상기 표시 기판의 상기 제1 주변 영역에 실장된다. 상기 표시 기판은 상기 데이터 라인들과 상기 구동 칩을 연결하기 위하여 상기 게이트 절연막을 사이에 두고 서로 교대로 배치되는 제1 및 제2 신호 인가선들을 포함하며, 상기 제1 신호 인가선들은 상기 씰 라인이 노출되도록 일부 영역이 상기 제2 신호 인가선들과 중첩되게 형성된다.
일 실시예로, 상기 제2 신호 인가선들은 직선 형상으로 형성되며, 상기 제1 신호 인가선들은 상기 제2 신호 인가선들과 일부 영역이 중첩되도록 지그재그 형상으로 형성된다.
다른 실시예로, 상기 제2 신호 인가선들은 직선 형상으로 형성되며, 상기 제1 신호 인가선들은 상기 제2 신호 인가선들과 일부 영역이 중첩되도록 곡선의 물결 형상으로 형성된다.
상기 씰 라인은 상기 표시 기판 방향에서 입사되는 자외선에 의해 경화된다.
상기 제1 신호 인가선들은 상기 게이트 라인들과 동일한 층에 형성되며, 상기 제2 신호 인가선들은 상기 데이터 라인들과 동일한 층에 형성될 수 있다.
상기 제1 신호 인가선들은 상기 제1 주변 영역 및 상기 데이터 라인들의 제1 단부에 인접한 상기 제3 주변 영역에 형성되며, n-2번째 데이터 라인들과 연결되는 제1 짝수 신호 인가선들, 및 상기 제1 주변 영역 및 상기 데이터 라인들의 제2 단부에 인접한 상기 제4 주변 영역에 형성되며, n-3번째 데이터 라인들과 연결되는 제1 홀수 신호 인가선들을 포함할 수 있다. 여기서, n은 4의 배수이다.
상기 제2 신호 인가선들은 상기 제1 주변 영역 및 상기 제3 주변 영역에 형성되며, n번째 데이터 라인들과 연결되는 제2 짝수 신호 인가선들, 및 상기 제1 주변 영역 및 상기 제4 주변 영역에 형성되며, n-1번째 데이터 라인들과 연결되는 제2 홀수 신호 인가선들을 포함할 수 있다.
상기 표시 기판은 상기 게이트 라인들의 제2 단부에 인접한 상기 제2 주변 영역에 형성되는 게이트 구동회로부를 더 포함할 수 있다. 또한, 상기 표시 기판은 상기 제3 주변 영역 및 상기 제4 주변 영역 중 적어도 하나의 영역을 거쳐 상기 구동 칩과 상기 게이트 구동회로부를 연결하는 제3 신호 인가선들을 더 포함할 수 있다.
이러한 표시 장치에 따르면, 촘촘하게 배치된 신호 인가선들로 인한 씰 라인의 미경화를 방지할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 사시도이며, 도 2는 도 1에 도시된 표시 기판의 평면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)는 표시 기판(200), 액정을 사이에 두고 표시 기판(200)과 대향하는 대향 기판(300), 표시 기판(200)과 대향 기판(300)을 결합시키는 씰 라인(400) 및 표시 기판(200)에 실장되는 구동 칩(500)을 포함한다.
표시 기판(200)는 도 2에 도시된 바와 같이, 실질적으로 영상을 표시하는 표시 영역(DA)과 표시 영역(DA)의 네 변을 둘러싸는 제1, 제2, 제3 및 제4 주변 영역(PA1, PA2, PA3, PA4)을 포함한다.
표시 기판(200)은 표시 영역(DA)에서 게이트 절연막을 사이에 두고 서로 교 차되도록 형성된 게이트 라인(GL)들 및 데이터 라인(DL)들을 포함한다. 예를 들어, 게이트 라인(GL)들은 가로 방향으로 연장되도록 형성되며, 데이터 라인(DL)들은 세로 방향으로 연장되도록 형성된다.
도시되지는 않았으나, 게이트 라인(GL)과 데이터 라인(DL)이 교차되는 영역에는 게이트 라인(GL) 및 데이터 라인(DL)과 연결되는 박막 트랜지스터(Thin Film Transistor : 이하, TFT라 칭함)가 형성될 수 있다. 상기 TFT의 게이트 단자 및 소오스 단자에는 각각 게이트 라인(GL) 및 데이터 라인(DL)이 연결되고, 드레인 단자에는 화소 전극이 연결되어 있다. 따라서, 게이트 라인(GL)을 통해 상기 TFT의 게이트 단자에 게이트 신호가 인가되면, 상기 TFT가 턴-온(turn on)되어 데이터 라인(DL)을 통해 상기 TFT의 소오스 단자로 인가된 데이터 신호가 드레인 단자를 통해 상기 화소 전극에 인가된다.
한편, 표시 기판(200)의 제1 주변 영역(PA1)은 게이트 라인(GL)들의 제1 단부와 인접한 영역이며, 제2 주변 영역(PA2)은 게이트 라인(GL)들의 제1 단부에 반대측인 제2 단부와 인접한 영역이다. 또한, 표시 기판(200)의 제3 주변 영역(PA3)은 데이터 라인(DL)들의 제1 단부와 인접한 영역이며, 제4 주변 영역(PA4)은 데이터 라인(DL)들의 제1 단부에 반대측인 제2 단부와 인접한 영역이다. 즉, 제1 주변 영역(PA1)은 표시 영역(DA)의 좌측 영역이며, 제2 주변 영역(PA2)는 표시 영역(DA)의 우측 영역이며, 제3 주변 영역(PA3)은 표시 영역(DA)의 상측 영역이며, 제4 주변 영역(PA4)은 표시 영역(DA)의 하측 영역이다. 따라서, 표시 영역(DA)은 제1, 제2, 제3 및 제4 주변 영역(PA1, PA2, PA3, PA4)에 의해 둘러 쌓인 구조를 갖는다.
표시 기판(200)은 제2 주변 영역(PA2)에 형성되는 게이트 구동회로부(210)를 포함할 수 있다. 게이트 구동회로부(210)는 다수의 구동 트랜지스터들로 이루어진 쉬프트 레지스터(shift register)를 포함한다. 게이트 구동회로부(210)는 게이트 라인(GL)들, 데이터 라인(DL)들 및 상기 박막 트랜지스터를 형성하는 박막 공정에 의하여 동시에 형성될 수 있다. 게이트 구동회로부(210)는 구동 칩(500)으로부터 인가되는 게이트 제어 신호에 반응하여 게이트 라인(GL)들에 게이트 신호를 순차적으로 출력한다.
씰 라인(400)은 표시 기판(200)과 대향 기판(300) 사이의 가장자리에 형성되어 표시 기판(200)과 대향 기판(300) 사이에 배치되는 액정의 이탈을 차단한다.
씰 라인(400)은 자외선 등의 외부광에 의해 경화되는 광경화성 수지로 이루어진다. 씰 라인(400)은 표시 기판(200) 방향에서 입사되는 자외선 등의 외부광에 의해 경화된다.
구동 칩(500)은 표시 기판(200)의 제1 주변 영역(PA1)에 실장된다. 이와 같이, 구동 칩(500)을 표시 기판(200)의 우측에 해당하는 제1 주변 영역(PA1)에 배치함으로써, 표시 기판(200)의 상측 또는 하측에 해당하는 제3 주변 영역(PA3) 또는 제4 주변 영역(PA4)의 면적을 감소시킬 수 있다. 한편, 표시 장치(100)는 구동 칩(500)이 제1 주변 영역(PA2)에 배치되고, 게이트 구동회로부(210)가 제1 주변 영역(PA1)에 형성된 구조를 가질 수 있다.
구동 칩(500)은 외부로부터 입력되는 각종 제어 신호에 반응하여 표시 장치(100)를 구동시키기 위한 각종 출력 신호들을 출력한다. 예를 들어, 구동 칩(500)은 데이터 라인(DL)들에 인가되는 데이터 신호, 게이트 구동회로부(210)에 인가되는 게이트 제어 신호 및 대향 기판(300)에 인가되는 공통 전압 등을 출력한다.
한편, 표시 기판(200)은 구동 칩(500)으로부터 출력되는 데이터 신호를 데이터 라인(DL)들에 인가하기 위한 제1 신호 인가선(DS1)들 및 제2 신호 인가선(DS2)들을 포함한다.
도 3은 도 2의 A부분을 확대한 확대도이며, 도 4는 도 3의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이며, 도 5는 도 3의 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다.
도 2 내지 도 5를 참조하면, 제1 신호 인가선(DS1)들 및 제2 신호 인가선(DS2)들은 데이터 라인(DL)들과 구동 칩(500)을 연결하기 위하여, 제1 주변 영역(PA1), 제3 주변 영역(PA3) 및 제4 주변 영역(PA4)에 형성된다. 예를 들어, 제1 신호 인가선(DS1) 및 제2 신호 인가선(DS2)은, 제1 주변 영역(PA1) 및 제3 주변 영역(PA3)을 거쳐 짝수번째 데이터 라인(DL)들과 연결되며, 제1 주변 영역(PA1) 및 제4 주변 영역(PA4)을 거쳐 홀수번째 데이터 라인(DL)들과 연결된다.
제1 신호 인가선(DS1)들 및 제2 신호 인가선(DS2)들은 게이트 절연막(220)을 사이에 두고 서로 교대로 배치된다. 구체적으로, 제1 신호 인가선(DS1)들 및 제2 신호 인가선(DS2)들은 게이트 절연막(220)을 사이에 두고 서로 다른 층에 형성된다. 예를 들어, 제1 신호 인가선(DS1)들은 게이트 라인(GL)들과 동일한 층에 형성되도록 기판(230)상에 형성되며, 제2 신호 인가선(DS2)들은 데이터 라인(DL)들과 동일한 층에 형성되도록 제1 신호 인가선(DS1)들을 덮고 있는 게이트 절연막(220) 상에 형성된다. 제2 신호 인가선(DS2)들은 보호막(240)으로 덮여 있을 수 있다. 한편, 제1 신호 인가선(DS1)들은 데이터 라인(DL)들과 동일한 층에 형성되며, 제2 신호 인가선(DS2)들은 게이트 라인(GL)들과 동일한 층에 형성될 수 있다.
이와 같이, 제1 신호 인가선(DS1)들과 제2 신호 인가선(DS2)들을 서로 다른 층에 형성하면, 제1 신호 인가선(DS1)과 제2 신호 인가선(DS2)간의 거리를 줄일 수 있으므로, 제3 주변 영역(PA3) 및 제4 주변 영역(PA4)의 폭을 감소시킬 수 있다.
제1 신호 인가선(DS1)과 제2 신호 인가선(DS2)을 어느 정도 중첩되게 형성하면, 제3 주변 영역(PA3) 및 제4 주변 영역(PA4)의 폭을 더욱 감소시킬 수 있다. 그러나, 제1 신호 인가선(DS1)과 제2 신호 인가선(DS2)이 너무 많이 중첩되면, 제1 신호 인가선(DS1)과 제2 신호 인가선(DS2) 사이에 형성되는 기생 커패시터로 인해 신호의 왜곡이 발생될 수 있다. 따라서, 신호의 왜곡이 발생되지 않는 범위 내에서 제3 주변 영역(PA3) 및 제4 주변 영역(PA4)을 폭을 최소화하기 위하여, 제1 신호 인가선(DS1)들과 제2 신호 인가선(DS2)들은 가장 근접한 거리를 유지하도록 교대로 형성되는 것이 바람직하다.
한편, 제3 주변 영역(PA3) 및 제4 주변 영역(PA4)에서는 도 4에 도시된 바와 같이, 제1 신호 인가선(DS1)들과 제2 신호 인가선(DS2)들이 촘촘하게 형성되어 있기 때문에, 표시 기판(200)의 하부로부터 입사되는 자외선이 제1 신호 인가선(DS1)들과 제2 신호 인가선(DS2)들에 의해 차단되어 씰 라인(400)의 미경화가 발생될 수 있다.
따라서, 제1 신호 인가선(DS1)들과 제2 신호 인가선(DS2)들로부터 씰 라 인(400)이 노출되도록, 제1 신호 인가선(DS1)들의 일부 영역을 제2 신호 인가선(DS2)들과 중첩되게 형성함으로써, 씰 라인(400)의 미경화를 방지할 수 있다.
도 3 및 도 5를 참조하면, 제2 신호 인가선(DS2)들은 직선 형상으로 형성되는 반면, 제1 신호 인가선(DS1)들은 제2 신호 인가선(DS2)들과 일부 영역이 중첩되도록 지그재그 형상으로 형성된다.
이와 같이, 제1 신호 인가선(DS1)들을 지그재그 형상으로 형성하면, 제1 신호 인가선(DS1)들과 제2 신호 인가선(DS2)들이 중첩된 면적만큼 자외선이 투과할 수 있는 영역이 증가되므로, 씰 라인(400)을 보다 효과적으로 경화시킬 수 있다. 한편, 제1 신호 인가선(DS1)들은 직선 형상으로 형성되는 반면, 제2 신호 인가선(DS2)들은 제1 신호 인가선(DS1)들과 일부 영역이 중첩되도록 지그재그 형상으로 형성될 수 있다.
일반적으로, 게이트 라인(GL)과 데이터 라인(DL)은 서로 다른 비저항을 갖는 게이트 금속 및 데이터 금속으로 형성된다. 이에 따라, 게이트 라인(GL)과 동일한 게이트 금속으로 형성되는 제1 신호 인가선(DS1)과 데이터 라인(DL)과 동일한 데이터 금속으로 형성되는 제2 신호 인가선(DS2)간의 저항 차이로 인한 충전율 차이가 발생되어 표시 불량이 발생될 수 있다.
그러나, 본 발명과 같이, 제1 신호 인가선(DS1)을 지그재그 형상으로 형성하면, 제2 신호 인가선(DS2)에 비하여 길이가 길어져 제2 신호 인가선(DS2)과의 저항 차이를 완화시킬 수 있다.
도 6은 도 3에 도시된 제1 및 제2 신호 인가선들의 다른 실시예를 나타낸 평 면도이다.
도 6을 참조하면, 제2 신호 인가선(DS2)들은 직선 형상으로 형성되는 반면, 제1 신호 인가선(DS1)들은 제2 신호 인가선(DS2)들과 일부 영역이 중첩되도록 곡선의 물결 형상으로 형성된다.
이와 같이, 제1 신호 인가선(DS1)들을 곡선의 물결 형상으로 형성하면, 자외선이 투과할 수 있는 영역이 증가되어 씰 라인(400)의 미경화를 방지할 수 있으며, 제2 신호 인가선(DS2)에 비하여 길이가 길어져 제2 신호 인가선(DS2)과의 저항 차이를 완화시킬 수 있다. 한편, 제1 신호 인가선(DS1)들은 직선 형상으로 형성되는 반면, 제2 신호 인가선(DS2)들은 제1 신호 인가선(DS1)들과 일부 영역이 중첩되도록 곡선의 물결 형상으로 형성될 수 있다.
도 7은 도 3에 도시된 제1 및 제2 신호 인가선들의 또 다른 실시예를 나타낸 평면도이다.
도 7을 참조하면, 제2 신호 인가선(DS2)들은 직선 형상으로 형성되는 반면, 제1 신호 인가선(DS1)들은 제2 신호 인가선(DS2)들과 일부 영역이 중첩되도록 삼각 파형 형상으로 형성된다.
이와 같이, 제1 신호 인가선(DS1)들을 삼각 파형 형상으로 형성하면, 자외선이 투과할 수 있는 영역이 증가되어 씰 라인(400)의 미경화를 방지할 수 있으며, 제2 신호 인가선(DS2)에 비하여 길이가 길어져 제2 신호 인가선(DS2)과의 저항 차이를 완화시킬 수 있다. 한편, 제1 신호 인가선(DS1)들은 직선 형상으로 형성되는 반면, 제2 신호 인가선(DS2)들은 제1 신호 인가선(DS1)들과 일부 영역이 중첩되도 록 삼각 파형 형상으로 형성될 수 있다.
도 8은 도 2에 도시된 데이터 라인들과 제1 및 제2 신호 인가선들의 연결 관계를 나타낸 도면이다.
도 2 및 도 8을 참조하면, 제1 신호 인가선(DS1)들은 제1 짝수 신호 인가선(251)들 및 제1 홀수 신호 인가선(252)들을 포함할 수 있다.
제1 짝수 신호 인가선(251)들은 제1 주변 영역(PA1) 및 제3 주변 영역(PA3)에 형성되며, n-2번째 데이터 라인(DLn-2)들과 구동 칩(500)을 연결한다. 여기서, n은 4의 배수이다.
제1 홀수 신호 인가선(252)들은 제1 주변 영역(PA1) 및 제4 주변 영역(PA4)에 형성되며, n-3번째 데이터 라인(DLn-3)들과 구동 칩(500)을 연결한다.
제2 신호 인가선(DS2)은 제2 짝수 신호 인가선(253)들 및 제2 홀수 신호 인가선(254)들을 포함할 수 있다.
제2 짝수 신호 인가선(253)들은 제1 주변 영역(PA1) 및 제3 주변 영역(PA3)에 형성되며, n번째 데이터 라인(DLn)들과 구동 칩(500)을 연결한다.
제2 홀수 신호 인가선(254)들은 제1 주변 영역(PA1) 및 제4 주변 영역(PA4)에 형성되며, n-1번째 데이터 라인(DLn-1)들과 구동 칩(500)을 연결한다.
결과적으로, 제1 짝수 신호 인가선(251)들 및 제2 짝수 신호 인가선(253)들은 제1 주변 영역(PA1) 및 제3 주변 영역(PA3)을 거쳐 짝수번째 데이터 라인(DL)들과 연결되며, 제1 홀수 신호 인가선(252)들 및 제2 홀수 신호 인가선(254)들은 제1 주변 영역(PA1) 및 제4 주변 영역(PA4)을 거쳐 홀수번째 데이터 라인(DL)들과 연결된다.
한편, 제1 짝수 신호 인가선(251)들 및 제1 홀수 신호 인가선(252)들은 데이터 라인(DL)들과 게이트 절연막(220)을 사이에 두고 서로 다른 층에 형성되어 있다. 따라서, 표시 기판(200)은 제1 짝수 신호 인가선(251)들과 n-2번째 데이터 라인(DLn-2)들이 전기적으로 연결되는 제1 연결부(261) 및 제1 홀수 신호 인가선(252)들과 n-3번째 데이터 라인(DLn-3)들이 전기적으로 연결되는 제2 연결부(262)를 포함할 수 있다.
도 9는 도 8에 도시된 제1 연결부의 일 실시예를 나타낸 단면도이다.
도 9를 참조하면, 제1 짝수 신호 인가선(251)은 게이트 절연막(220)의 하부층에 형성되고, n-2번째 데이터 라인(DLn-2)은 게이트 절연막(220)의 상부층에 형성되어 있다. 이때, 제1 연결부(261)는 제1 짝수 신호 인가선(251)과 n-2번째 데이터 라인(DLn-2)의 직접 접촉을 통해 형성된다. 즉, n-2번째 데이터 라인(DLn-2)은 게이트 절연막(220)에 형성된 컨택 홀을 통해 제1 짝수 신호 인가선(251)과 직접 접촉된다.
도 10은 도 8에 도시된 제1 연결부의 다른 실시예를 나타낸 단면도이다.
도 10을 참조하면, 제1 연결부(261)는 제1 짝수 신호 인가선(251)과 n-2번째 데이터 라인(DLn-2)을 연결하는 브릿지 전극(270)을 통해 형성된다. 즉, 브릿지 전 극(270)의 일단은 보호막(240) 및 게이트 절연막(220)에 형성된 컨택 홀을 통해 제1 짝수 신호 인가선(251)과 접촉되고, 브릿지 전극(270)의 타단은 보호막(240)에 형성된 컨택 홀을 통해 n-2번째 데이터 라인(DLn-2)과 접촉된다. 예를 들어, 브릿지 전극(270)은 인듐 틴 옥사이드(Indium Tin Oxide : ITO)로 형성된다.
한편, 제2 연결부(262)는 제1 연결부(261)와 동일한 구조를 가지므로, 이에 대한 설명은 생략하기로 한다.
표시 기판(200)는 도 2 및 도 8에 도시된 바와 같이, 제1 짝수 신호 인가선(251)들 및 제2 짝수 신호 인가선(253)들이 제3 주변 영역(PA3)에 형성되고 제1 홀수 신호 인가선(252)들 및 제2 홀수 신호 인가선(254)들이 제4 주변 영역(PA4)에 형성된 구조를 가지나, 이와 달리, 제1 짝수 신호 인가선(251)들 및 제2 짝수 신호 인가선(253)들이 제4 주변 영역(PA4)에 형성되고 제1 홀수 신호 인가선(252)들 및 제2 홀수 신호 인가선(254)들이 제3 주변 영역(PA3)에 형성된 구조를 가질 수 있다.
도 2 및 도 8을 참조하면, 표시 기판(200)은 제1 주변 영역(PA1)에 실장된 구동 칩(500)과 제2 주변 영역(PA2)에 형성된 게이트 구동회로부(210)를 연결하기 위한 제3 신호 인가선(GS)들을 포함할 수 있다.
제3 신호 인가선(GS)들은 제3 주변 영역(PA3) 및 제4 주변 영역(PA4) 중 적어도 하나의 영역을 거쳐 구동 칩(500)과 게이트 구동회로부(210)를 연결한다.
제3 주변 영역(PA3)을 거치는 제3 신호 인가선(GS)들은 제1 짝수 신호 인가 선(251)들 및 제2 짝수 신호 인가선(253)들과의 교차를 방지하기 위하여, 제1 짝수 신호 인가선(251)들 및 제2 짝수 신호 인가선(253)들의 외곽에 형성되며, 제4 주변 영역(PA4)을 거치는 제3 신호 인가선(GS)들은 제1 홀수 신호 인가선(252)들 및 제2 홀수 신호 인가선(254)들과의 교차를 방지하기 위하여 제1 홀수 신호 인가선(252)들 및 제2 홀수 신호 인가선(254)들의 외곽에 형성되는 것이 바람직하다. 제3 신호 인가선(GS)들은 제3 주변 영역(PA3) 또는 제4 주변 영역(PA4)의 폭을 감소시키기 위하여, 제1 및 제2 짝수 신호 인가선(251, 253)들 또는 제1 및 제2 홀수 신호 인가선(252, 254)들과 최대한 근접하게 형성되는 것이 바람직하다.
구동 칩(500)으로부터 출력되는 게이트 제어 신호는 제3 신호 인가선(GS)들을 통해 게이트 구동회로부(210)에 인가된다. 예를 들어, 제3 신호 인가선(GS)들은 게이트 구동회로부(210)의 쉬프트 레지스터의 동작을 개시시키는 동작개시 신호가 전송되는 동작개시 신호선, 서로 위상이 반대인 제1 및 제2 클럭신호를 전송하는 제1 및 제2 클럭신호선, 게이트 라인(GL)에 연결된 박막 트랜지스터의 구동을 차단하는 게이트 오프 신호를 전송하는 게이트 오프 신호선 등을 포함할 수 있다.
도 11은 도 2에 도시된 구동 칩의 패드 구조를 나타낸 평면도이다.
도 2, 도 8 및 도 11을 참조하면, 구동 칩(500)은 표시 기판(200)과 연결되는 면에 형성된 입력 패드(IP)들 및 출력 패드(OP)들을 포함한다. 구동 칩(500)은 입력 패드(IP)들을 통해 외부로부터 입력되는 각종 제어 신호에 반응하여 표시 장치(100)를 구동시키기 위한 각종 출력 신호들을 출력 패드(OP)를 통해 출력한다. 예를 들어, 구동 칩(500)은 데이터 라인(DL)들에 인가되는 데이터 신호, 게이트 구 동회로부(210)에 인가되는 게이트 제어 신호 및 대향 기판(300)에 인가되는 공통 전압 등을 출력한다.
출력 패드(OP)들은 게이트 라인(GL)들의 배열 방향을 따라 일렬로 배열된다. 이와 달리, 출력 패드(OP)들은 게이트 라인(GL)들의 배열 방향을 따라 지그재그 형태의 복수의 열로 배열될 수 있다.
출력 패드(OP)들은 공통 전압 패드(510), 제1 데이터 신호 패드(520)들, 제2 데이터 신호 패드(530)들 및 게이트 신호 패드(540)들을 포함한다.
공통 전압 패드(510)는 출력 패드(OP)들 중에서 중앙에 위치한다. 공통 전압 패드(510)는 대향 기판(300, 도 1에 도시됨)에 형성된 공통 전극에 인가되는 공통 전압(Vcom)을 출력한다.
제1 데이터 신호 패드(520)들은 공통 전압 패드(510)를 기준으로 한쪽 방향으로 배열된다. 예를 들어, 제1 데이터 신호 패드(520)들은 공통 전압 패드(510)를 기준으로 제3 주변 영역(PA3) 방향으로 배열된다. 제1 데이터 신호 패드(520)들은 제1 및 제2 짝수 신호 인가선(251, 253)들과 연결된다. 제1 데이터 신호 패드(520)들을 통해 출력되는 데이터 신호는 제1 및 제2 짝수 신호 인가선(251, 253)들을 거쳐 짝수번째 데이터 라인(DL)들에 인가된다.
제2 데이터 신호 패드(530)들은 공통 전압 패드(510)를 기준으로 제1 데이터 신호 패드(520)의 반대쪽 방향으로 배열된다. 예를 들어, 제2 데이터 신호 패드(530)들은 공통 전압 패드(510)를 기준으로 제4 주변 영역(PA4) 방향으로 배열된다. 제2 데이터 신호 패드(530)들은 제1 및 제2 홀수 신호 인가선(252, 254)들과 연결된다. 제2 데이터 신호 패드(530)들을 통해 출력되는 데이터 신호는 제1 및 제2 홀수 신호 인가선(252, 254)들을 거쳐 홀수번째 데이터 라인(DL)들에 인가된다.
게이트 신호 패드(540)들은 제1 및 제2 데이터 신호 패드(520, 530)들의 외곽에 각각 배열된다. 게이트 신호 패드(540)들은 제3 신호 인가선(GS)들과 연결된다. 게이트 신호 패드(540)들을 통해 출력되는 게이트 제어 신호는 제3 신호 인가선(GS)을 거쳐 게이트 구동회로부(210)에 인가된다.
게이트 신호 패드(540)들은 동작개시 신호를 출력하는 제1 패드(541), 제1 및 제2 클럭신호를 출력하는 제2 및 제3 패드(542, 543), 및 게이트 오프 신호를 출력하는 제4 패드(544)를 포함할 수 있다. 게이트 신호 패드(540)들의 부식을 방지하기 위하여, 게이트 오프 신호를 출력하는 제4 패드(544)는 가장 바깥 쪽에 위치시키고, 동작개시 신호를 출력하는 제1 패드(541)는 가장 안 쪽에 위치시키는 것이 바람직하다.
한편, 표시 기판(200)은 대향 기판(300)과 전기적으로 연결되는 쇼트 포인트(280)를 포함할 수 있다.
도 12는 도 2의 쇼트 포인트 부분을 확대한 B부분의 확대도이다.
도 2, 도 8 및 도 12을 참조하면, 쇼트 포인트(280)는 제1 주변 영역(PA1)에서 제1 및 제2 짝수 신호 인가선(251, 253)들과 제1 및 제2 홀수 신호 인가선(252, 254)들 사이에 형성된다.
구체적으로, 제1 및 제2 짝수 신호 인가선(251, 253)들은 제3 주변 영 역(PA3) 방향으로 꺾여져 연장되고, 제1 및 제2 홀수 신호 인가선(252, 254)들은 제4 주변 영역(PA4) 방향으로 꺾여져 연장되기 때문에, 제1 및 제2 짝수 신호 인가선(251, 253)들과 제1 및 제2 홀수 신호 인가선(252, 254)들이 나뉘어지는 영역에는 쇼트 포인트(280)를 형성하기에 충분한 빈 공간이 형성된다. 제1 및 제2 짝수 신호 인가선(251, 253)들과 제1 및 제2 홀수 신호 인가선(252, 254)들 사이에 형성되는 빈 공간에 쇼트 포인트(280)를 형성하면, 구동 칩(500)의 공통 전압 패드(510)와의 연결 경로를 최대한 단축시킬 수 있으며, 공간 활용의 효율을 향상시킬 수 있다.
공통 전압 패드(510)를 통해 출력되는 공통 전압은 쇼트 포인트(280)를 거쳐 대향 기판(300)의 공통 전극에 인가된다.
한편, 구동 칩(500)과 인접한 데이터 라인(DL)들과 연결되는 제1 및 제2 신호 인가선(DS1, DS2)들은 제1 및 제2 신호 인가선(DS1, DS2)들 사이에 형성되는 빈 공간을 이용하여 꺾여진 구조로 형성됨으로써, 구동 칩(500)과 상대적으로 먼 위치에 형성된 데이터 라인(DL)들과 연결되는 제1 및 제2 신호 인가선(DS1, DS2)들과의 길이를 유사하게 형성하여 저항 차이를 감소시킬 수 있다.
이와 같은 표시 장치에 따르면, 구동 칩을 표시 영역의 좌측 또는 우측에 배치함으로써, 표시 영역의 상측 또는 하측의 폭을 감소시킬 수 있다.
또한, 구동 칩과 데이터 라인들을 연결하는 신호 인가선들을 표시 영역의 상측 및 하측에 짝수번째 및 홀수번째로 나누어 배치하고, 게이트 절연막을 사이에 두고 서로 다른 층에 교대로 형성함으로써, 표시 영역의 상측 및 하측의 폭을 최소화시킬 수 있다.
또한, 게이트 절연막을 사이에 두고 서로 다른 층에 형성되는 신호 인가선들의 일부 영역을 중첩되게 형성함으로써, 씰 라인의 미경화를 방지할 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (15)

  1. 게이트 절연막을 사이에 두고 서로 교차되도록 게이트 라인들 및 데이터 라인들이 형성된 표시 영역과, 상기 표시 영역의 네 변을 둘러싸는 제1, 제2, 제3 및 제4 주변 영역을 포함하는 표시 기판;
    액정을 사이에 두고 상기 표시 기판과 대향하는 대향 기판;
    상기 표시 기판과 상기 대향 기판 사이의 가장자리에 형성되어 상기 표시 기판과 상기 대향 기판을 결합시키는 씰 라인; 및
    상기 표시 기판에 실장되는 구동 칩을 포함하며,
    상기 표시 기판은 상기 데이터 라인들과 상기 구동 칩을 연결하기 위하여 상기 게이트 절연막을 사이에 두고 서로 교대로 배치되는 제1 및 제2 신호 인가선들을 포함하며,
    상기 제1 신호 인가선들은 상기 게이트 라인들과 동일한 층에 형성되고, 상기 제2 신호 인가선들은 상기 데이터 라인들과 동일한 층에 형성되며,
    상기 제1 신호 인가선들은 상기 씰 라인이 노출되도록 일부 영역이 상기 제2 신호 인가선들과 중첩되게 형성되는 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서, 상기 구동 칩은 상기 게이트 라인들의 제1 단부와 인접한 상기 표시 기판의 상기 제1 주변 영역에 실장되는 것을 특징으로 하는 표시 장치.
  3. 제2항에 있어서, 상기 제2 신호 인가선들은 직선 형상으로 형성되며, 상기 제1 신호 인가선들은 상기 제2 신호 인가선들과 일부 영역이 중첩되도록 지그재그 형상으로 형성되는 것을 특징으로 하는 표시 장치.
  4. 제2항에 있어서, 상기 제2 신호 인가선들은 직선 형상으로 형성되며, 상기 제1 신호 인가선들은 상기 제2 신호 인가선들과 일부 영역이 중첩되도록 곡선의 물결 형상으로 형성되는 것을 특징으로 하는 표시 장치.
  5. 제2항에 있어서, 상기 제2 신호 인가선들은 직선 형상으로 형성되며, 상기 제1 신호 인가선들은 상기 제2 신호 인가선들과 일부 영역이 중첩되도록 삼각 파형 형상으로 형성되는 것을 특징으로 하는 표시 장치.
  6. 삭제
  7. 제1항에 있어서, 상기 제1 신호 인가선들은
    상기 제1 주변 영역 및 상기 데이터 라인들의 제1 단부에 인접한 상기 제3 주변 영역에 형성되며, n-2번째 데이터 라인들과 연결되는 제1 짝수 신호 인가선들; 및
    상기 제1 주변 영역 및 상기 데이터 라인들의 제2 단부에 인접한 상기 제4 주변 영역에 형성되며, n-3번째 데이터 라인들과 연결되는 제1 홀수 신호 인가선들을 포함하는 것을 특징으로 하는 표시 장치.
    (여기서, n은 4의 배수이다.)
  8. 제7항에 있어서, 상기 제2 신호 인가선들은
    상기 제1 주변 영역 및 상기 제3 주변 영역에 형성되며, n번째 데이터 라인들과 연결되는 제2 짝수 신호 인가선들; 및
    상기 제1 주변 영역 및 상기 제4 주변 영역에 형성되며, n-1번째 데이터 라인들과 연결되는 제2 홀수 신호 인가선들을 포함하는 것을 특징으로 하는 표시 장치.
  9. 제8항에 있어서, 상기 표시 기판은
    상기 게이트 절연막을 사이에 두고 서로 다른 층에 형성된 상기 n-2번째 데이터 라인들과 상기 제1 짝수 신호 인가선들이 연결되는 제1 연결부; 및
    상기 n-3번째 데이터 라인들과 상기 제1 홀수 신호 인가선들이 연결되는 제2 연결부를 포함하는 것을 특징으로 하는 표시 장치.
  10. 제8항에 있어서, 상기 표시 기판은
    상기 게이트 라인들의 제2 단부에 인접한 상기 제2 주변 영역에 형성되는 게이트 구동회로부를 더 포함하는 것을 특징으로 하는 표시 장치.
  11. 제10항에 있어서, 상기 표시 기판은
    상기 제3 주변 영역 및 상기 제4 주변 영역 중 적어도 하나의 영역을 거쳐 상기 구동 칩과 상기 게이트 구동회로부를 연결하는 제3 신호 인가선들을 더 포함하는 것을 특징으로 하는 표시 장치.
  12. 제11항에 있어서, 상기 표시 기판은 상기 대향 기판과 전기적으로 연결되는 쇼트 포인트를 더 포함하며,
    상기 쇼트 포인트는 상기 제1 주변 영역에서 상기 제1 및 제2 짝수 신호 인가선들과 상기 제1 및 제2 홀수 신호 인가선들 사이에 형성되는 것을 특징으로 하는 표시 장치.
  13. 제12항에 있어서, 상기 구동 칩은 상기 게이트 라인들의 배열 방향을 따라 배열되어 각종 출력 신호들을 출력하는 출력 패드들을 포함하는 것을 특징으로 하는 표시 장치.
  14. 제13항에 있어서, 상기 출력 패드들은
    중앙에 위치하며, 상기 쇼트 포인트와 연결되는 공통 전압 패드;
    상기 공통 전압 패드를 기준으로 상기 제3 주변 영역 방향으로 배열되며, 상기 제1 및 제2 짝수 신호 인가선들과 연결되는 제1 데이터 신호 패드들;
    상기 공통 전압 패드를 기준으로 상기 제4 주변 영역 방향으로 배열되며, 상기 제1 및 제2 홀수 신호 인가선들과 연결되는 제2 데이터 신호 패드들; 및
    상기 제1 및 제2 데이터 신호 패드들의 외곽에 배열되며, 상기 제3 신호 인가선들과 연결되는 게이트 신호 패드들을 포함하는 것을 특징으로 하는 표시 장치.
  15. 제1항에 있어서, 상기 씰 라인은 상기 표시 기판 방향에서 입사되는 자외선에 의해 경화되는 것을 특징으로 하는 표시 장치.
KR1020060128428A 2006-12-15 2006-12-15 표시 장치 KR101326594B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060128428A KR101326594B1 (ko) 2006-12-15 2006-12-15 표시 장치
CN2007103051931A CN101206364B (zh) 2006-12-15 2007-10-31 包括用于固化密封线的信号线的显示设备及其制备方法
US11/933,281 US7796230B2 (en) 2006-12-15 2007-10-31 Display apparatus including first and second signal lines connected to data lines on respectively opposite sides of a gate insulating layer within the seal line of the peripheral area and arranged for curing the seal line
JP2007322953A JP5362978B2 (ja) 2006-12-15 2007-12-14 表示装置及びその製造方法
US12/852,708 US7990511B2 (en) 2006-12-15 2010-08-09 Display apparatus including signal lines arranged for curing a seal line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060128428A KR101326594B1 (ko) 2006-12-15 2006-12-15 표시 장치

Publications (2)

Publication Number Publication Date
KR20080056037A KR20080056037A (ko) 2008-06-20
KR101326594B1 true KR101326594B1 (ko) 2013-11-07

Family

ID=39526701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060128428A KR101326594B1 (ko) 2006-12-15 2006-12-15 표시 장치

Country Status (4)

Country Link
US (2) US7796230B2 (ko)
JP (1) JP5362978B2 (ko)
KR (1) KR101326594B1 (ko)
CN (1) CN101206364B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101482196B1 (ko) * 2008-07-29 2015-01-15 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20100021847A (ko) * 2008-08-18 2010-02-26 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101458914B1 (ko) * 2008-08-20 2014-11-07 삼성디스플레이 주식회사 액정 표시 장치
KR101558216B1 (ko) 2009-04-01 2015-10-20 삼성디스플레이 주식회사 표시 장치
US8586987B2 (en) * 2009-09-11 2013-11-19 Sharp Kabushiki Kaisha Active matrix substrate and active matrix display device
JP5621283B2 (ja) * 2010-03-12 2014-11-12 セイコーエプソン株式会社 電気光学装置及び電子機器
KR101213494B1 (ko) * 2010-05-12 2012-12-20 삼성디스플레이 주식회사 입체형 표시장치, 플렉서블 표시장치 및 상기 표시장치들의 제조방법
CN102315211B (zh) * 2010-06-30 2015-05-13 上海天马微电子有限公司 薄膜晶体管阵列面板
TWI425285B (zh) * 2010-09-15 2014-02-01 Innolux Corp 液晶顯示面板及其薄膜電晶體基板
JP5961876B2 (ja) * 2011-08-04 2016-08-02 株式会社ジャパンディスプレイ 液晶表示装置
US9298052B2 (en) 2012-08-09 2016-03-29 Sharp Kabushiki Kaisha Display apparatus
CN103022033B (zh) 2012-12-11 2015-09-09 京东方科技集团股份有限公司 阵列基板、制作方法及显示装置
TWM458575U (zh) * 2013-01-17 2013-08-01 Chunghwa Picture Tubes Ltd 顯示裝置及其顯示面板
JP6155099B2 (ja) 2013-05-31 2017-06-28 株式会社ジャパンディスプレイ 液晶表示装置
TWI518426B (zh) * 2014-11-28 2016-01-21 友達光電股份有限公司 顯示面板
JP6560887B2 (ja) 2015-04-08 2019-08-14 株式会社ジャパンディスプレイ トランジスタ基板および表示装置
KR102348373B1 (ko) * 2015-06-25 2022-01-06 엘지디스플레이 주식회사 액정 표시 장치
US10551682B2 (en) * 2015-08-21 2020-02-04 Sharp Kabushiki Kaisha Display device
CN107305757A (zh) * 2016-04-21 2017-10-31 瀚宇彩晶股份有限公司 显示装置
KR102457244B1 (ko) * 2016-05-19 2022-10-21 삼성디스플레이 주식회사 표시 장치
CN108364962B (zh) * 2018-03-07 2021-01-22 京东方科技集团股份有限公司 一种阵列基板、显示面板及其封装方法
CN108983519A (zh) * 2018-08-31 2018-12-11 重庆惠科金渝光电科技有限公司 阵列基板、液晶显示面板及液晶显示器
KR20200031738A (ko) 2018-09-14 2020-03-25 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004053702A (ja) * 2002-07-17 2004-02-19 Hitachi Displays Ltd 液晶表示装置
KR20050113906A (ko) * 2004-05-31 2005-12-05 엘지.필립스 엘시디 주식회사 액정표시장치용 액정패널 및 그 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3907804B2 (ja) * 1997-10-06 2007-04-18 株式会社半導体エネルギー研究所 液晶表示装置
JP3633250B2 (ja) * 1997-12-19 2005-03-30 セイコーエプソン株式会社 液晶装置、及びその製造方法
TW561292B (en) * 1998-04-01 2003-11-11 Seiko Epson Corp Liquid crystal device, method for manufacturing the liquid crystal device, and electronic apparatus
JP2002258315A (ja) * 2001-03-01 2002-09-11 Display Technologies Inc アレイ基板、及びこれを用いる液晶表示装置
JP2003043462A (ja) * 2001-07-30 2003-02-13 Nec Corp 液晶表示装置及びその製造方法
KR100805389B1 (ko) 2001-12-22 2008-02-25 엘지.필립스 엘시디 주식회사 라인 온 글래스형 액정패널
KR20050107728A (ko) * 2004-05-10 2005-11-15 삼성전자주식회사 하부 표시판 및 이를 포함하는 액정 표시 장치
KR101160822B1 (ko) 2004-07-27 2012-06-29 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치
JP4799952B2 (ja) * 2005-08-08 2011-10-26 三菱電機株式会社 液晶表示装置
JP5101161B2 (ja) * 2006-06-21 2012-12-19 三菱電機株式会社 表示装置
JP4820226B2 (ja) * 2006-07-18 2011-11-24 パナソニック液晶ディスプレイ株式会社 液晶表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004053702A (ja) * 2002-07-17 2004-02-19 Hitachi Displays Ltd 液晶表示装置
KR20050113906A (ko) * 2004-05-31 2005-12-05 엘지.필립스 엘시디 주식회사 액정표시장치용 액정패널 및 그 제조 방법

Also Published As

Publication number Publication date
JP2008152261A (ja) 2008-07-03
KR20080056037A (ko) 2008-06-20
US7990511B2 (en) 2011-08-02
JP5362978B2 (ja) 2013-12-11
CN101206364B (zh) 2011-06-29
US20080143945A1 (en) 2008-06-19
US7796230B2 (en) 2010-09-14
US20100302495A1 (en) 2010-12-02
CN101206364A (zh) 2008-06-25

Similar Documents

Publication Publication Date Title
KR101326594B1 (ko) 표시 장치
KR101274037B1 (ko) 표시 장치
US11003013B2 (en) Display device
JP4711404B2 (ja) 表示装置
KR100707550B1 (ko) 액티브 매트릭스 기판과 이 기판을 구비하는 액정디스플레이 장치
KR101482196B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR102457067B1 (ko) 네로우 베젤 디스플레이 장치
JP6982958B2 (ja) 表示装置
JP5090745B2 (ja) 表示装置および表示装置の製造方法
JP4797499B2 (ja) 電気光学装置及び電子機器
KR20110136554A (ko) 표시 패널
KR101146533B1 (ko) 어레이 기판 및 이의 제조 방법과, 이를 갖는 액정 표시패널
JP4622917B2 (ja) 液晶パネル用アレイ基板および液晶パネル
JP2009128473A (ja) 基板装置
JP6291215B2 (ja) 表示装置
KR100894370B1 (ko) 표시 장치
KR101189155B1 (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 액정표시장치
KR20080073805A (ko) 표시 장치
KR20060009749A (ko) 표시장치
KR20080076161A (ko) 표시 장치
JP2008026537A (ja) 電気光学装置及び電子機器
KR20060056689A (ko) 표시장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171101

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 7