KR101146533B1 - 어레이 기판 및 이의 제조 방법과, 이를 갖는 액정 표시패널 - Google Patents

어레이 기판 및 이의 제조 방법과, 이를 갖는 액정 표시패널 Download PDF

Info

Publication number
KR101146533B1
KR101146533B1 KR1020050061751A KR20050061751A KR101146533B1 KR 101146533 B1 KR101146533 B1 KR 101146533B1 KR 1020050061751 A KR1020050061751 A KR 1020050061751A KR 20050061751 A KR20050061751 A KR 20050061751A KR 101146533 B1 KR101146533 B1 KR 101146533B1
Authority
KR
South Korea
Prior art keywords
pixel electrode
gate
layer
array substrate
peripheral area
Prior art date
Application number
KR1020050061751A
Other languages
English (en)
Other versions
KR20070006428A (ko
Inventor
문연규
박형준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050061751A priority Critical patent/KR101146533B1/ko
Priority to TW095123897A priority patent/TWI403813B/zh
Priority to JP2006187094A priority patent/JP4958260B2/ja
Priority to US11/483,790 priority patent/US20070008446A1/en
Priority to CNA200610103177XA priority patent/CN1892390A/zh
Publication of KR20070006428A publication Critical patent/KR20070006428A/ko
Application granted granted Critical
Publication of KR101146533B1 publication Critical patent/KR101146533B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

밀봉 부재의 결합력을 향상시키기 위한 어레이 기판 및 이의 제조 방법과, 이를 갖는 액정 표시 패널이 개시된다. 스위칭 소자는 각 화소부에 형성되며, 게이트 배선과 소스 배선에 연결된다. 화소 전극은 스위칭 소자에 전기적으로 연결된다. 금속 패턴부는 주변 영역에 형성된다. 화소전극 패턴부는 금속 패턴부 위에 형성된다. 배향막은 화소 전극 및 화소전극 패턴부 위에 형성된다. 이에 따라, 화소전극 패턴을 형성하여 배향막과 패시베이션층의 결합력을 강화함으로써 궁극적으로 어레이 기판과 대향 기판간의 결합력을 강화시킬 수 있다.
Figure R1020050061751
화소전극 패턴, 밀봉 부재, 결합력, 배향막

Description

어레이 기판 및 이의 제조 방법과, 이를 갖는 액정 표시 패널{ARRAY SUBSTRATE AND METHOD OF MANUFACTURING THE SAME AND LIQUID CRYSTAL DISPLAY}
도 1은 본 발명의 실시예에 따른 액정 표시 패널의 개략적인 평면도이다.
도 2는 도 1에 도시된 어레이 기판의 확대 평면도이다.
도 3은 도 2의 'A', 'B', 'C' 각 부분에 대한 확대 평면도이다.
도 4a 및 도 4b는 도 3의 I-I'을 따라 절단한 단면도이다.
도 5 내지 도 8은 도 3에 도시된 어레이 기판의 제조 방법을 설명하기 위한 공정도들이다.
도 9는 도 1에 도시된 액정 표시 패널의 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 액정 표시 패널 200 : 어레이 기판
220 : 게이트 회로부 230 : 신호 배선부
240 : 제1 화소전극 패턴부 250 : 소스 패드부
270 : 단차 보상부 280 : 제2 화소전극 패턴부
300 : 대향 기판 400 : 밀봉 부재
본 발명은 어레이 기판 및 이의 제조 방법과, 이를 갖는 액정 표시 패널에 관한 것으로, 보다 상세하게는 결합력을 향상시키기 위한 어레이 기판 및 이의 제조 방법과, 이를 갖는 액정 표시 패널에 관한 것이다.
일반적으로 액정 표시 패널은 박막트랜지스터들이 배열된 어레이 기판과, 상기 어레이 기판에 대향하는 대향 기판과, 상기 어레이 기판과 대향 기판 사이에 개재된 액정층을 포함한다.
상기 기판들은 밀봉 부재(seal) 의해 결합되며, 상기 밀봉 부재는 상기 어레이 기판 또는 대향 기판 중 어느 하나의 가장 자리 영역에 형성되어, 상기 어레이 기판과 대향 기판을 서로 결합시킨다.
현재 개발되는 중소형 액정 표시 패널에는 슬림화를 위해 게이트 회로부가 어레이 기판 상에 집적된다. 상기 게이트 회로부의 부식 방지를 위해 배향막 및 밀봉 부재를 오버레이되는 구조가 채용된다.
그러나, 상기 배향막 및 밀봉 부재가 오버레이된 액정 표시 패널은 상기 배향막과 밀봉 부재간의 약한 결합력에 의해 외부 충격으로부터 상기 밀봉 부재가 상기 배향막으로부터 박리되는 현상이 발생한다. 결과적으로 상기 어레이 기판과 대향 기판간의 결합이 견고하지 못한 문제점이 있다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 결합력을 향상시키기 위한 어레이 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기 어레이 기판의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 어레이 기판을 가지는 액정 표시 패널을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 복수의 화소부들이 형성된 표시 영역과, 상기 표시 영역을 둘러싸는 주변 영역으로 이루어진 어레이 기판은 스위칭 소자, 화소 전극, 금속 패턴부, 화소전극 패턴부 및 배향막을 포함한다. 상기 스위칭 소자는 각 화소부에 형성되며, 게이트 배선과 소스 배선에 연결된다. 상기 화소 전극은 상기 스위칭 소자에 전기적으로 연결된다. 상기 금속 패턴부는 상기 주변 영역에 형성된다. 상기 화소전극 패턴부는 상기 금속 패턴부 위에 형성된다. 상기 배향막은 상기 화소 전극 및 상기 화소전극 패턴부 위에 형성된다.
상기한 본 발명의 다른 목적을 실현하기 위한 실시예에 따른 복수의 스위칭 소자들이 형성된 표시 영역과, 상기 스위칭 소자들에 게이트 신호를 출력하는 게이트 회로부가 형성된 주변 영역으로 이루어진 어레이 기판의 제조 방법은 상기 스위칭 소자와, 상기 게이트 회로부와, 상기 게이트 회로부에 구동신호를 전달하는 신호 배선들을 형성하는 단계와, 상기 스위칭 소자의 일부분에 콘택홀이 형성된 패시베이션층을 형성하는 단계와, 상기 콘택홀을 통해 상기 스위칭 소자와 전기적으로 연결되는 화소 전극과, 상기 신호 배선들 위에 제1 화소전극 패턴들을 형성하는 단계 및 상기 화소 전극 및 제1 화소전극 패턴들 위에 배향막을 형성하는 단계를 포 함한다.
상기한 본 발명의 또 다른 목적을 실현하기 위한 실시예에 따른 액정 표시 패널은 액정층, 제1 기판, 제2 기판 및 밀봉 부재를 포함한다. 상기 제1 기판은 제1 배향막을 갖는다. 상기 제2 기판은 표시 영역에 형성된 복수의 화소 전극들과, 주변 영역에 순차적으로 형성된 금속 패턴부 및 화소전극 패턴부와, 상기 화소 전극들, 화소전극 패턴부를 커버하도록 형성된 제2 배향막을 갖는다. 상기 밀봉 부재는 상기 액정층을 수용하기 위해 상기 주변 영역에 형성되어, 상기 제1 기판과 제2 기판을 밀봉시킨다.
이러한 어레이 기판 및 이의 제조 방법과, 이를 갖는 액정 표시 패널에 의하면, 밀봉 부재가 형성되는 영역에 화소전극 패턴을 형성하여 패시베이션층과 배향막간의 결합력을 강화시킴으로써 상기 어레이 기판과 대향 기판간의 결합을 견고하게 할 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 액정 표시 패널의 개략적인 평면도이다.
도 1을 참조하면, 액정 표시 패널(100)은 어레이 기판(200), 대향 기판(300), 밀봉 부재(400) 및 액정층(미도시)을 포함한다.
상기 어레이 기판(200)에 대향하는 상기 대향 기판(300)과, 상기 어레이 기판(200) 및 대향 기판(300)을 결합시키는 밀봉 부재(400) 및 상기 밀봉 부재(400)에 의해 결합된 상기 어레이 기판(200) 및 대향 기판(300) 사이에 개재된 액정층(미도시)을 포함한다.
상기 어레이 기판(200)은 표시 영역(DA)과 상기 표시 영역(DA)을 둘러싸는 제1, 제2, 제3 및 제4 주변 영역(PA1, PA2, PA3, PA4)으로 이루어진다.
상기 표시 영역(DA)에는 제1 방향으로 연장된 소스 배선(DL)들과, 제1 방향과 교차하는 제2 방향으로 연장된 게이트 배선(GL)들 및 상기 소스 배선(DL)들과 상기 게이트 배선(GL)들에 의해 정의된 복수의 화소부(P)들을 포함한다. 각각의 화소부(P)에는 스위칭 소자(TFT), 액정 캐패시터(CLC) 및 스토리지 캐패시터(CST)를 포함한다.
상기 주변 영역(PA1)에는 게이트 회로부(220) 및 신호 배선부(230)가 형성된다. 상기 게이트 회로부(220)는 복수의 스테이지들이 종속적으로 연결된 하나의 쉬프트 레지스터로서, 상기 게이트 배선(GL)들에 게이트 신호들을 출력한다.
상기 신호 배선부(230)는 상기 복수의 스테이지들에 구동 신호들을 전달하는 신호 배선들을 포함한다. 상기 구동 신호들은 게이트 오프전압(Voff), 제1 클럭신호(CK), 제2 클럭신호(CKB) 및 수직개시신호(STV)를 포함한다.
상기 신호 배선부(230) 위에는 제1 화소전극 패턴부(240)가 형성된다. 상기 제1 화소전극 패턴부(240)는 상기 밀봉 부재(400)가 형성되는 결합 영역의 신호 배선들 위에 형성된다.
즉, 상기 제1 화소전극 패턴부(240)는 상기 제1 화소전극 패턴부(240)가 형성되는 패시베이션층(미도시)과 상기 제1 화소전극 패턴부(240) 위에 형성되는 배향막(미도시)간의 결합력을 강화시킨다.
상기 게이트 회로부(220)는 상기 표시 영역(DA)의 게이트 배선(GL)들에 게이 트 신호들을 출력한다.
상기 제2 주변 영역(PA2)에는 소스 패드부(250)가 형성된다. 상기 소스 패드부(250)는 상기 표시 영역(DA)의 소스 배선(DL)들에 데이터 신호들을 출력한다. 상기 소스 패드부(250)에는 복수의 구동 칩들이 실장되거나, 하나의 단일 칩이 실장된다.
상기 제3 주변 영역(PA3)에는 상기 게이트 회로부(220)와의 단차를 보상하기 위한 단차 보상부(270)가 형성된다. 상기 단차 보상부(270) 위에는 제2 화소전극 패턴부(280)가 형성된다. 상기 제2 화소전극 패턴부(280)는 상기 밀봉 부재(400)가 형성되는 결합 영역의 상기 단차 보상부(270) 위에 형성된다.
즉, 상기 제2 화소전극 패턴부(280)는 상기 제2 화소전극 패턴부(280)가 형성되는 패시베이션층(미도시)과 상기 제2 화소전극 패턴부(280) 위에 형성되는 배향막(미도시)간의 결합력을 강화시킨다.
상기 대향 기판(300)은 상기 어레이 기판(200)에 대향하는 기판으로서, 일반적으로 상기 화소부(P)들에 각각 대응하는 컬러 필터 패턴과 화소 전극에 대응하는 공통전극이 형성된다.
상기 밀봉 부재(400)는 상기 제1 내지 제4 주변 영역(PA1, PA2, PA3, PA4)에 형성된다. 구체적으로, 상기 밀봉 부재(400)는 상기 제1 주변 영역(PA1)의 상기 신호 배선부(230)를 덮도록 형성된다. 또한, 밀봉 부재(400)는 상기 제3 주변 영역(PA3)의 상기 단차 보상부(270)를 덮도록 형성된다.
즉, 상기 신호 배선부(230)위에 형성된 제1 화소전극 패턴부(240)와 상기 단 차 보상부(270) 위에 형성된 제2 화소전극 패턴부(280) 위에 상기 밀봉 부재(400)가 형성된다.
일반적으로 배향막과 화소전극(ITO) 패턴간의 결합력은 배향막과 패시베이션층간의 결합력은 보다 우수하다. 이에 따라서, 상기 배향막과 결합력이 우수한 화소전극 패턴을 상기 밀봉 부재가 형성되는 결합 영역에 넓게 형성함으로써 상기 화소전극 패턴을 매개로 패시베이션층과 배향막 간의 결합력을 강화시켜 어레이 기판과 대향 기판간의 결합력을 강화시킨다.
도 2는 도 1에 도시된 어레이 기판의 확대 평면도이다.
도 1 및 도 2를 참조하면, 상기 어레이 기판(200)은 복수의 화소부(P)들이 형성된 표시 영역(DA)과, 상기 표시 영역(DA)을 둘러싸는 제1, 제2, 제3 및 제4 주변 영역(PA1, PA2, PA3, PA4)으로 이루어진다.
상기 제1 주변 영역(PA1)에는 게이트 회로부(220)와 소스 금속패턴들로 형성된 신호 배선부(230)와, 상기 신호 배선부(230) 위에는 제1 화소전극 패턴부(240)가 형성된다.
상기 제1 주변 영역(PA1)과 마주하는 영역인 제3 주변 영역(PA3)에는 게이트 금속패턴들로 형성된 단차 보상부(270)와, 상기 단차 보상부(270) 위에는 제2 화소전극 패턴부(280)가 형성된다.
상기 제1 내지 제3 주변 영역(PA1, PA2, PA3)은 상기 밀봉 부재(400)가 형성되는 결합 영역(SLA1, SLA2, SLA3)을 포함한다. 물론, 제4 주변 영역(PA4)에도 상기 밀봉 부재(400)가 형성되는 결합 영역을 포함한다.
먼저, 상기 제1 주변 영역(PA1)에 형성된 게이트 회로부(220)는 상기 게이트 배선들에 게이트 신호들을 출력하는 복수의 스테이지들(SRC1, SRC2, SRC3,..)을 포함한다. 상기 스테이지들의 출력단자들은 상기 표시 영역(DA)에 형성된 게이트 배선들(GL1, GL2, GL3,..)과 연결된다.
상기 신호 배선부(230)는 상기 게이트 회로부(220)에 제공되는 구동 신호들을 전달하는 복수의 신호 배선들을 포함한다. 상기 신호 배선부(230)는 소스 금속층으로 형성되거나, 또는 게이트 금속층으로 형성된다.
상기 구동 신호들은 게이트 신호의 로우 레벨을 결정하는 게이트 오프전압(Voff), 홀수번째 게이트 신호들의 출력을 제어하는 제1 클럭신호(CK), 짝수번째 게이트 신호들의 출력을 제어하는 제2 클럭신호(CKB) 및 상기 게이트 회로부(220)의 구동을 개시하는 수직개시신호(STV)를 포함한다.
구체적으로, 제1 신호 배선(231)은 상기 수직개시신호(STV)를 전달하고, 제2 신호 배선(232)은 상기 제1 클럭신호(CKB)를 전달하고, 제3 신호 배선(223)은 제2 클럭신호(CK)를 전달하고, 제4 신호 배선(234)은 상기 게이트 오프전압(Voff)을 전달한다.
홀수번째 스테이지(SRC1, SRC3)는 제1 연결 배선(233a) 및 제2 연결 배선(234a)에 의해 상기 제3 신호 배선(233) 및 제4 신호 배선(234)과 각각 전기적으로 연결된다. 제1 및 제2 콘택부(C11,C12)에 의해 제1 및 제2 연결 배선(233a, 234a)은 상기 제3 및 제4 신호 배선(233, 234)과 전기적으로 연결된다. 즉, 상기 신호 배선부(230)가 소스 금속층으로 형성된 경우에는 상기 제1 및 제2 연결 배선(233a, 234a)은 게이트 금속층으로 형성된다. 한편, 상기 신호 배선부(230)가 게이트 금속층으로 형성된 경우에는 상기 제1 및 제2 연결 배선(233a, 234a)은 소스 금속층으로 형성된다.
한편, 첫 번째 스테이지(SRC1)에는 제1 신호 배선(231)으로부터 연장된 연결 배선(231a)을 통해 상기 수직개시신호(STV)가 인가된다.
짝수번째 스테이지(SRC2)는 제1 연결 배선(233b) 및 제2 연결 배선(234b)에 의해 상기 제2 신호 배선(232) 및 제4 신호 배선(234)과 각각 전기적으로 연결된다. 제1 및 제2 콘택부(C21,C22)에 의해 제1 및 제2 연결 배선(233b, 234b)은 상기 제2 및 제4 신호 배선(233, 234)과 전기적으로 연결된다. 즉, 상기 신호 배선부(230)가 소스 금속층으로 형성된 경우에는 상기 제1 및 제2 연결 배선(233b, 234b)은 게이트 금속층으로 형성된다. 한편, 상기 즉, 상기 신호 배선부(230)가 게이트 금속층으로 형성된 경우에는 상기 제1 및 제2 연결 배선(233b, 234b)은 소스 금속층으로 형성된다.
상기 제1 화소전극 패턴부(240)는 상기 제1 내지 제4 신호 배선들(231, 232, 233, 234)에 대응하여 형성된다. 물론, 상기 제1 화소전극 패턴부(240)는 상기 화소전극 패턴으로 형성된 제1 및 제2 콘택부들(C11, C12, C21, C22)과 전기적으로 절연되도록 형성된다. 바람직하게 상기 제1 화소전극 패턴부(240)는 상기 결합 영역(SLA1)에 형성된 신호 배선부(230) 위에 형성된다.
상기 제3 주변 영역(PA3)에 형성된 단차 보상부(270)는 상기 제1 주변 영역(PA1)에 형성된 게이트 회로부(220)와의 단차를 보상하기 위한 더미 금속패턴들 (271)이 형성된다. 상기 더미 금속패턴들(271)은 예컨대, 게이트 금속패턴으로 형성된다. 물론, 소스 금속패턴으로 형성될 수도 있다.
상기 제2 화소전극 패턴부(280)는 상기 단차 보상부(270)의 더미 금속패턴들(271) 각각에 대응하는 화소전극 패턴들을 포함하며, 바람직하게 상기 결합 영역(SLA2)에 형성된 더미 금속패턴들(271)에 대응하여 형성된다.
도 3은 도 2의 'A', 'B', 'C' 각 부분에 대한 확대 평면도이다.
도 4a는 도 3의 I-I'을 따라 절단한 단면도이다.
도 2 내지 도 4a를 참조하면, 제1 주변 영역(PA1)에 형성된 신호 배선부(230) 위에는 제1 화소전극 패턴부(240)가 형성된다. 상기 제3 주변 영역(PA3)에 형성된 단차 보상부(270) 위에는 제2 화소전극 패턴부(280)가 형성된다.
구체적으로, 상기 어레이 기판(200)은 상기 표시 영역(DA)과 상기 표시 영역(DA)을 둘러싸는 제1, 제2, 제3 및 제4 주변 영역(PA1, PA2, PA3, PA4)으로 이루어진 제1 베이스 기판(201)을 포함한다.
상기 제1 주변 영역(PA1)에는 게이트 절연층(202) 위에 소스 금속패턴으로 상기 신호 배선부(230)가 형성된다. 상기 신호 배선부(230) 위에는 패시베이션층(203)이 형성되고, 상기 패시베이션층(203) 위에는 상기 신호 배선부(230)에 대응하는 제1 화소전극 패턴부(240)가 형성된다. 상기 제1 화소전극 패턴부(240) 위에는 제1 배향막(204)이 형성된다. 상기 제1 화소전극 패턴부(240)에 의해 상기 제1 주변 영역(PA1)의 상기 패시베이션층(203)과 제1 배향막(204) 간의 결합력이 강화된다.
상기 표시 영역(DA)의 각각의 화소부(P)에는 게이트 금속패턴으로 형성된 게이트 배선(GL)과 소스 금속패턴으로 형성된 소스 배선(DL)에 연결된 스위칭 소자(210)와, 상기 스위칭 소자(210)와 연결된 화소 전극(216) 및 스토리지 공통배선(SCL)이 형성된다.
상기 스위칭 소자(210)는 상기 게이트 전극(211), 소스 및 드레인 전극(213, 214) 및 채널부(212)를 포함한다.
즉, 상기 게이트 전극(211) 위에는 상기 게이트 절연층(202)이 형성되고, 상기 게이트 절연층(202) 위에는 채널부(212)가 형성된다. 상기 채널부(212) 위에 상기 소스 및 드레인 전극(213, 214)이 형성되고, 상기 소스 및 드레인 전극(213, 214) 위에는 상기 패시베이션층(203)이 형성된다.
상기 패시베이션층(203)이 제거된 콘택홀(215)을 통해 상기 패시베이션층(203) 위에 형성된 화소 전극(216)과 상기 드레인 전극(214)이 전기적으로 연결된다. 상기 화소 전극(216) 위에는 상기 제1 배향막(204)이 형성된다.
상기 제3 주변 영역(PA3)에는 게이트 금속패턴으로 형성된 단차 보상부(270)가 형성된다. 상기 단차 보상부(270) 위에는 상기 게이트 절연층(202) 및 상기 패시베이션층(203)이 순차적으로 형성된다. 상기 패시베시션층(203) 위에 단차 보상부(270)에 대응하는 제2 화소전극 패턴부(280)가 형성된다. 상기 제2 화소전극 패턴부(280) 위에는 상기 제1 배향막(204)이 형성된다. 상기 제2 화소전극 패턴부(280)에 의해 상기 제3 주변 영역(PA2)의 상기 패시베이션층(203)과 제1 배향막(204) 간의 결합력이 강화된다.
바람직하게 상기 제1 배향막(204)은 상기 게이트 회로부(220)의 부식을 방지하기 위해 상기 게이트 회로부(220)를 덮도록 상기 제1 베이스 기판(201) 위에 형성된다.
도 4b는 도 3의 I-I'을 따라 절단한 단면도이다. 도 4b를 참조하면, 앞서 설명된 도 4a와 유사하나, 상기 신호 배선부(230)와 단차 보상부(270)의 금속층이 상이하다. 구체적으로 상기 제1 주변 영역(PA1)의 신호 배선부(230)는 게이트 금속층으로 형성되고, 상기 제3 주변 영역(PA3)의 단차 보상부(270)는 소스 금속층으로 형성된다.
따라서, 상기 제1 화소전극 패턴부(240)는 게이트 금속패턴으로 형성된 신호 배선부(230) 위에 형성되고, 제2 화소전극 패턴부(280)는 소스 금속패턴으로 형성된 단차 보상부(270) 위에 형성된다. 나머지 구성요소에 대한 상세한 설명은 도 4a와 동일하므로 생략한다.
도 5 내지 도 8은 도 3에 도시된 어레이 기판의 제조 방법을 설명하기 위한 공정도들이다.
도 2 내지 도 5를 참조하면, 제1 베이스 기판(201) 위에 게이트 금속층을 형성하고, 제1 노광 패턴들(611)이 형성된 제1 마스크(610)를 이용한 포토 공정을 통해 게이트 금속패턴들을 형성한다.
상기 게이트 금속패턴들은 상기 표시 영역(DA)의 게이트 배선(GL)과 스토리지 공통배선(SCL), 상기 스위칭 소자(210)의 게이트 전극(211)과, 제3 주변 영역(PA3)에 형성된 단차 보상부(270)를 포함한다. 물론, 제1 주변 영역(PA1)에 형성되 는 신호 배선부(230)가 게이트 금속패턴으로 형성될 수 있다.
도 2 내지 도 6을 참조하면, 상기 게이트 금속패턴들이 형성된 제1 베이스 기판(201) 위에 게이트 절연층(202)을 형성한다. 상기 게이트 절연층(202)은 질화 실리콘 및 산화 실리콘과 같은 절연 물질로 형성한다.
상기 게이트 절연층(202) 위에 아몰퍼스 실리콘층(212a) 및 인 시튜(in-situ)도핑된 n+ 아몰퍼스 실리콘층(212b)을 순차적으로 형성하여 채널층을 형성한다. 제2 노광 패턴들(621)이 형성된 제2 마스크(620)를 이용한 포토 공정을 통해 상기 채널층을 패터닝하여 상기 스위칭 소자(210)의 채널부(212)를 형성한다.
도 2 및 도 7을 참조하면, 상기 스위칭 소자(210)의 채널부(212)가 형성된 제1 베이스 기판(201) 위에 소스 금속층을 형성하고, 제3 노광 패턴들(631)이 형성된 제3 마스크(630)를 이용한 포토 공정을 통해 소스 금속패턴들을 형성한다.
상기 소스 금속패턴들은 상기 제1 주변 영역(PA1)의 신호 배선부(230)와, 상기 표시 영역(DA)의 소스 배선(DL) 및 소스-드레인 전극(213, 214)을 포함한다. 물론, 상기 제3 주변 영역(PA3)에 형성된 단차 보상부(270)가 소스 금속패턴으로 형성될 수 있다.
이 후, 상기 소스 전극(213) 및 드레인 전극(214)을 마스크로 하여 상기 채널부(212)의 상기 n+ 아몰퍼스 실리콘층(212b)을 제거하여 상기 스위칭 소자(210)의 채널 영역을 정의한다.
도 2 내지 도 8을 참조하면, 상기 소스 금속패턴들이 형성된 제1 베이스 기 판(201) 위에 패시베이션층(203)을 형성한다. 상기 패시베이션층(203)의 일부 영역을 제거하여 상기 표시 영역(DA)의 콘택홀(215)과 상기 제1 주변 영역(PA1)의 제1 및 제2 콘택부들(C11, C12, C21, C22)에 해당하는 콘택홀들을 각각 형성한다. 도시되지는 않았으나, 상기 콘택홀들을 형성하기 위한 노광 패턴들이 형성된 마스크를 이용하여 상기 패시베이션층(203)을 식각한다.
상기 콘택홀들이 형성된 제1 베이스 기판(201) 위에 화소전극층을 형성한다. 상기 화소전극층은 투명 전도성 물질로서, 인듐-틴-옥사이드(Indium-Tin-Oxide : ITO), 인듐-아연-옥사이드(Indium-Zinc-Oxide : IZO) 또는 인듐-틴-아연 옥사이드(Indium-Tin-Zinc-Oxide)를 포함한다.
상기 화소전극층을 제4 노광 패턴들(641)이 형성된 제4 마스크를 이용한 포토 공정을 통해 화소전극 패턴들을 형성한다.
상기 화소전극 패턴들은 상기 표시 영역(DA)의 화소 전극(216)과 상기 제1 주변 영역(PA1)의 제1 화소전극 패턴부(240) 및 제3 주변 영역(PA3)의 제3 화소전극 패턴부(280)를 포함한다. 또한, 상기 화소전극 패턴들은 상기 신호 배선부(230)와 상기 제1 및 제2 연결 배선들(233a, 233b, 234a, 234b)을 전기적으로 연결하는 상기 제1 및 제2 콘택부들(C11, C12, C21, C22)의 전극 패턴들을 포함한다.
상기 제1 화소전극 패턴부(240)는 상기 신호 배선부(230)에 대응하여 형성되고, 상기 제2 화소전극 패턴부(280)는 상기 단차 보상부(270)에 대응하여 형성된다. 바람직하게 상기 제1 및 제2 화소전극 패턴부(240, 280)는 상기 제1 및 제2 콘택부들(C11, C12, C21, C22)과 전기적으로 절연되도록 형성된다.
도 9는 도 1에 도시된 액정 표시 패널의 단면도이다.
도 2 및 도 9를 참조하면, 상기 액정 표시 패널(100)은 어레이 기판(200), 대향 기판(300), 밀봉 부재(400) 및 액정층(500)을 포함한다.
상기 어레이 기판(200)은 상기 표시 영역(DA)과 상기 표시 영역(DA)을 둘러싸는 제1 내지 제4 주변 영역(PA1, PA2, PA3, PA4)으로 이루어진 제1 베이스 기판(201)을 포함한다.
상기 제1 주변 영역(PA1)에는 게이트 절연층(202) 위에 소스 금속패턴으로 상기 신호 배선부(230)가 형성된다. 상기 신호 배선부(230) 위에는 패시베이션층(203)이 형성되고, 상기 패시베이션층(203) 위에는 상기 신호 배선부(230)에 대응하는 제1 화소전극 패턴부(240)가 형성된다.
상기 표시 영역(DA)의 각각의 화소부(P)에는 게이트 금속패턴으로 형성된 게이트 배선(GL)과 소스 금속패턴으로 형성된 소스 배선(DL)에 연결된 스위칭 소자(210)와, 상기 스위칭 소자(210)와 연결된 화소 전극(216) 및 스토리지 공통배선(SCL)이 형성된다. 상기 스위칭 소자(210)는 상기 게이트 전극(211), 소스 및 드레인 전극(213, 214) 및 채널부(212)를 포함한다.
상기 소스 및 드레인 전극(213, 214) 위에는 상기 패시베이션층(203)이 형성된다. 상기 패시베이션층(203)이 제거된 콘택홀(215)을 통해 상기 패시베이션층(203) 위에 형성된 화소 전극(216)과 상기 드레인 전극(214)이 전기적으로 연결된다.
상기 제3 주변 영역(PA3)에는 게이트 금속패턴으로 형성된 단차 보상부(270) 가 형성된다. 상기 단차 보상부(270) 위에는 상기 게이트 절연층(202) 및 상기 패시베이션층(203)이 순차적으로 형성된다. 상기 패시베시션층(203) 위에 단차 보상부(270)에 대응하는 제2 화소전극 패턴부(280)가 형성된다.
상기 주변 영역에 형성된 상기 제1 및 제2 화소전극 패턴부(240, 280)와 상기 표시 영역에 형성된 화소 전극(216) 위에 제1 배향홈이 형성된 폴리이미드(polyimide)계의 제1 배향막(204)이 형성된다. 바람직하게 상기 제1 배향막(204)은 상기 게이트 회로부(220)의 부식을 방지하기 위해 상기 게이트 회로부(220)를 덮도록 상기 제1 베이스 기판(201) 위에 형성된다.
상기 대향 기판(300)은 제2 베이스 기판(301) 위에 차광 패턴(310), 칼라 필터 패턴(320), 공통전극층(330) 및 제2 배향막(340)을 포함한다.
상기 차광 패턴(310)은 상기 제2 베이스 기판(301) 위에 형성되어, 상기 어레이 기판(200)의 제1 내지 제4 주변 영역(PA1, PA2, PA3, PA4)에 대응하여 형성되어 누설 광을 차단하고, 상기 표시 영역(DA)의 화소부(P)들에 대응하여 내부 공간들을 정의한다.
상기 칼라필터패턴(320)은 상기 차광 패턴(310)에 의해 정의된 내부 공간들에 형성되어, 투과되는 광을 고유의 칼라로 발현시킨다.
상기 칼라필터패턴(320)이 형성된 제2 베이스 기판(301) 위에 상기 공통전극층(330)을 형성한다. 상기 공통전극층(330)은 상기 어레이 기판(200)의 화소 전극(216)에 대응하는 대향전극으로서, 상기 화소부(P)에 정의되는 액정 캐패시터(CLC)의 공통전극이다.
상기 공통전극층(330)이 형성된 제2 베이스 기판(301) 위에 제2 배향홈이 형성된 폴리이미드(polyimide)계 제2 배향막(340)을 형성한다.
상기 밀봉 부재(400)는 상기 제1 표기 기판(200)의 제1 내지 제4 주변 영역(PA1, PA2, PA3, PA4)에 정의된 제1, 제2 및 제3 결합 영역(SLA1, SLA2, SLA3)에 형성되어, 상기 어레이 기판 및 대향 기판(200, 300)을 결합시킨다.
상기 제1 주변 영역(PA1)에 형성된 밀봉 부재(400)는 상기 제1 화소전극 패턴부(240) 위에 형성된다. 이에 의해 상기 제1 화소전극 패턴부(240)가 형성된 제1 주변 영역(PA1)의 패시베이션층(203)과 제1 배향막(204)간의 결합력이 강화됨에 따라 궁극적으로 상기 어레이 기판(200)과 대향 기판(300)간의 결합력이 향상된다.
한편, 상기 제3 주변 영역(PA3)에 형성된 밀봉 부재(400)는 상기 제2 화소전극 패턴부(280) 위에 형성된다. 이에 의해 상기 제2 화소전극 패턴부(280)가 형성된 제3 주변 영역(PA3)의 패시베이션층(203)과 제1 배항막(204)간의 결합력이 강화됨에 따라 궁극적으로 상기 어레이 기판(200)과 대향 기판(300)간의 결합력이 향상된다.
상기 액정층(500)은 상기 밀봉 부재(400)에 의해 결합된 상기 어레이 기판 및 대향 기판(200, 300) 사이에 개재된다. 상기 액정층(500)은 상기 어레이 기판 및 대향 기판(200, 300)에 각각 형성된 제1 및 제2 배향막(204, 340)에 의해 일정한 방향으로 초기 배열되고, 상기 화소 전극(216)과 공통전극층(330) 간의 전위차에 의해 배열각이 변화되어 영상을 표시한다.
이상에서 설명한 바와 같이, 본 발명에 따르면 화소전극 패턴을 밀봉 부재가 형성되는 영역의 패시베이션층 위에 넓게 분포시킴으로써 상기 화소전극 패턴에 의해 패시베이션층과 배향막간의 결합력을 강화시킬 수 있다.
구체적으로, 어레이 기판과 대향 기판 간을 결합시키는 밀봉 부재가 형성되는 결합 영역의 금속 패턴들 위에 화소전극 패턴들을 형성함으로써 상기 결합 영역에서의 배향막과 패시베이션층 간의 결합력을 강화시키고, 이에 따라 상기 어레이 기판과 대향 기판 간의 결합력을 강화시킬 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (21)

  1. 복수의 화소부들이 형성된 표시 영역과, 상기 표시 영역을 둘러싸는 주변 영역으로 이루어진 어레이 기판에서,
    각 화소부에 형성되며, 게이트 배선과 소스 배선에 연결된 스위칭 소자;
    상기 스위칭 소자에 전기적으로 연결된 화소 전극;
    상기 주변 영역에 형성된 금속 패턴부;
    상기 표시 영역 및 상기 주변 영역에 형성된 패시베이션층;
    상기 금속 패턴부가 형성된 영역의 상기 패시베이션층 상에 상기 금속 패턴부와 중첩되어 형성되고, 상기 패시베이션층에 의해서 상기 금속 패턴부와 절연된 화소전극 패턴부;및
    상기 화소 전극 및 상기 화소전극 패턴부 위에 형성되어 상기 화소 전극, 상기 금속 패턴부 및 상기 패시베이션층과 접촉하는 배향막을 포함하는 어레이 기판.
  2. 제1항에 있어서, 상기 금속 패턴부는 상기 주변 영역 중 밀봉 부재가 배치되는 영역에 형성된 것을 특징으로 하는 어레이 기판.
  3. 제1항에 있어서, 상기 주변 영역에 형성되며, 상기 게이트 배선에 게이트 신호를 출력하는 게이트 회로부를 더 포함하는 것을 특징으로 하는 어레이 기판.
  4. 제3항에 있어서, 상기 금속 패턴부는 상기 게이트 회로부에 구동 신호들을 전달하는 신호 배선부인 것을 특징으로 하는 어레이 기판.
  5. 제4항에 있어서, 상기 금속 패턴부는 상기 소스 배선과 동일한 금속층을 형성된 것을 특징으로 하는 어레이 기판.
  6. 제4항에 있어서, 상기 금속 패턴부는 상기 게이트 배선과 동일한 금속층을 형성된 것을 특징으로 하는 어레이 기판.
  7. 제3항에 있어서, 상기 금속 패턴부는
    상기 게이트 회로부가 형성된 제1 주변 영역과 마주하는 제2 주변 영역에 형성된 단차 보상부를 더 포함하는 것을 특징으로 하는 어레이 기판.
  8. 제7항에 있어서, 상기 단차 보상부는 상기 게이트 배선과 동일한 금속층으로 형성된 것을 특징으로 하는 어레이 기판.
  9. 제7항에 있어서, 상기 단차 보상부는 상기 소스 배선과 동일한 금속층으로 형성된 것을 특징으로 하는 어레이 기판.
  10. 복수의 스위칭 소자들이 형성된 표시 영역과, 상기 스위칭 소자들에 게이트 신호를 출력하는 게이트 회로부가 형성된 주변 영역으로 이루어진 어레이 기판의 제조 방법에서,
    상기 스위칭 소자와, 상기 게이트 회로부와, 상기 게이트 회로부에 구동신호를 전달하는 신호 배선들을 형성하는 단계;
    상기 주변 영역 및 상기 표시 영역에, 상기 스위칭 소자의 일부분을 노출시키는 콘택홀을 포함하는 패시베이션층을 형성하는 단계;
    상기 패시베이션층이 형성된 기판 상에, 상기 콘택홀을 통해 상기 스위칭 소자와 전기적으로 연결되는 화소 전극과, 상기 신호 배선들과 중첩되고 상기 패시베이션층에 의해 상기 신호 배선들과 절연되는 제1 화소전극 패턴들을 형성하는 단계; 및
    상기 화소 전극 및 제1 화소전극 패턴들 위에 배향막을 형성하는 단계를 포함하는 것을 특징으로 하는 어레이 기판의 제조 방법.
  11. 제10항에 있어서, 상기 스위칭 소자는 게이트 금속층으로 형성된 게이트 전극과, 소스 금속층으로 형성된 소스 및 드레인 전극을 포함하며,
    상기 신호 배선들은 상기 게이트 금속층 및 소스 금속층 중 하나로 형성된 것을 특징으로 하는 어레이 기판의 제조 방법.
  12. 제10항에 있어서, 상기 스위칭 소자를 형성하는 단계는,
    상기 게이트 회로부가 형성된 제1 주변 영역과 마주하는 제2 주변 영역에 단차보상 패턴들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 어레이 기판의 제조 방법.
  13. 제10항에 있어서, 상기 제1 화소전극 패턴들은 밀봉 부재가 형성되는 영역에 대응하여 형성하는 것을 특징으로 하는 어레이 기판의 제조 방법.
  14. 제12항에 있어서, 상기 제1 화소전극 패턴들을 형성하는 단계는
    상기 단차보상 패턴들 위에 제2 화소전극 패턴들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 어레이 기판의 제조 방법.
  15. 제14항에 있어서, 상기 제2 화소전극 패턴들은 밀봉 부재가 형성되는 영역에 대응하여 형성하는 것을 특징으로 하는 어레이 기판의 제조 방법.
  16. 액정층;
    제1 배향막을 갖는 제1 기판;
    표시 영역에 형성된 복수의 화소 전극들과, 주변 영역에 형성된 금속 패턴부, 상기 금속 패턴부를 커버하는 패시베이션층 상에 형성되어 상기 패시베이션층에 의해 상기 금속 패턴부와 절연된 화소전극 패턴부와, 상기 화소 전극들, 화소전극 패턴부를 커버하도록 형성된 제2 배향막을 갖는 제2 기판; 및
    상기 액정층을 수용하기 위해 상기 화소 전극 패턴부가 형성된 상기 주변 영역에 배치되어, 상기 제1 기판과 제2 기판을 밀봉시키는 밀봉 부재를 포함하는 것을 특징으로 하는 액정 표시 패널.
  17. 삭제
  18. 제16항에 있어서, 상기 제2 기판은
    각 화소 전극과 전기적으로 연결된 스위칭 소자; 및
    상기 주변 영역에 형성되며, 상기 스위칭 소자에 게이트 신호를 출력하는 게이트 회로부를 더 포함하는 것을 특징으로 하는 액정 표시 패널.
  19. 제18항에 있어서, 상기 금속 패턴부는 상기 게이트 회로부에 구동 신호들을 전달하는 신호 배선부를 포함하는 것을 특징으로 하는 액정 표시 패널.
  20. 제19항에 있어서, 상기 게이트 회로부는 서로 종속적으로 연결된 복수의 스테이지들을 포함하며,
    상기 신호 배선부는
    상기 스테이지들의 구동을 개시시키는 개시신호를 전달하는 개시신호 배선;
    상기 스테이지들 중 홀수번째 스테이지들의 출력을 제어하는 제1 클럭신호를 전달하는 제1 클럭신호 배선;
    상기 스테이지들 중 짝수번째 스테이지들의 출력을 제어하는 제2 클럭신호를 전달하는 제2 클럭신호 배선; 및
    상기 홀수번째 및 짝수번째 스테이지들에 구동 전압을 전달하는 전압 배선을 포함하는 것을 특징으로 하는 액정 표시 패널.
  21. 제18항에 있어서, 상기 금속 패턴부는 상기 게이트 회로부가 형성된 제1 주변 영역과 마주하는 제2 주변 영역에 형성된 단차 보상부를 더 포함하는 것을 특징 으로 하는 액정 표시 패널.
KR1020050061751A 2005-07-08 2005-07-08 어레이 기판 및 이의 제조 방법과, 이를 갖는 액정 표시패널 KR101146533B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050061751A KR101146533B1 (ko) 2005-07-08 2005-07-08 어레이 기판 및 이의 제조 방법과, 이를 갖는 액정 표시패널
TW095123897A TWI403813B (zh) 2005-07-08 2006-06-30 陣列基材及其製造方法以及具有該陣列基材之液晶顯示面板
JP2006187094A JP4958260B2 (ja) 2005-07-08 2006-07-06 アレイ基板及びこれを有する液晶表示パネル
US11/483,790 US20070008446A1 (en) 2005-07-08 2006-07-07 Array substrate, method of manufacturing the same and liquid crystal display panel having the same
CNA200610103177XA CN1892390A (zh) 2005-07-08 2006-07-07 阵列基板及其制造方法、具有其的液晶显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050061751A KR101146533B1 (ko) 2005-07-08 2005-07-08 어레이 기판 및 이의 제조 방법과, 이를 갖는 액정 표시패널

Publications (2)

Publication Number Publication Date
KR20070006428A KR20070006428A (ko) 2007-01-11
KR101146533B1 true KR101146533B1 (ko) 2012-05-25

Family

ID=37597389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050061751A KR101146533B1 (ko) 2005-07-08 2005-07-08 어레이 기판 및 이의 제조 방법과, 이를 갖는 액정 표시패널

Country Status (5)

Country Link
US (1) US20070008446A1 (ko)
JP (1) JP4958260B2 (ko)
KR (1) KR101146533B1 (ko)
CN (1) CN1892390A (ko)
TW (1) TWI403813B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840113B (zh) * 2009-03-20 2014-06-25 北京京东方光电科技有限公司 液晶显示器面板及其制造方法以及显示器件
CN102402071A (zh) * 2011-12-02 2012-04-04 深圳市华星光电技术有限公司 液晶显示装置的基板、液晶显示装置及其制造方法
KR102491883B1 (ko) * 2018-01-18 2023-01-27 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
TWI711852B (zh) * 2019-05-15 2020-12-01 友達光電股份有限公司 顯示面板及其製造方法
CN110967877A (zh) * 2019-12-20 2020-04-07 Tcl华星光电技术有限公司 显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000029192A (ko) * 1998-10-20 2000-05-25 마찌다 가쯔히꼬 액정 표시 장치와 이의 제조 방법, 및 기판과 이의 제조방법
KR20030008981A (ko) * 2001-07-21 2003-01-29 삼성전자 주식회사 액정표시패널용 기판 및 그 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08220551A (ja) * 1995-02-15 1996-08-30 Citizen Watch Co Ltd 液晶表示パネル
JP3640224B2 (ja) * 1996-06-25 2005-04-20 株式会社半導体エネルギー研究所 液晶表示パネル
JPH10142613A (ja) * 1996-11-15 1998-05-29 Casio Comput Co Ltd 液晶セル
JP3907804B2 (ja) * 1997-10-06 2007-04-18 株式会社半導体エネルギー研究所 液晶表示装置
JP4396031B2 (ja) * 2000-12-26 2010-01-13 カシオ計算機株式会社 表示パネル及び基板結合方法
KR100752602B1 (ko) * 2001-02-13 2007-08-29 삼성전자주식회사 쉬프트 레지스터와, 이를 이용한 액정 표시 장치
JP3971378B2 (ja) * 2001-08-08 2007-09-05 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
JP2004272012A (ja) * 2003-03-10 2004-09-30 Toshiba Matsushita Display Technology Co Ltd 表示装置
TWI265348B (en) * 2003-09-24 2006-11-01 Chunghwa Picture Tubes Ltd Liquid crystal display device and the fabricating method thereof
KR101159318B1 (ko) * 2005-05-31 2012-06-22 엘지디스플레이 주식회사 액정 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000029192A (ko) * 1998-10-20 2000-05-25 마찌다 가쯔히꼬 액정 표시 장치와 이의 제조 방법, 및 기판과 이의 제조방법
KR20030008981A (ko) * 2001-07-21 2003-01-29 삼성전자 주식회사 액정표시패널용 기판 및 그 제조방법

Also Published As

Publication number Publication date
KR20070006428A (ko) 2007-01-11
US20070008446A1 (en) 2007-01-11
TW200707051A (en) 2007-02-16
JP4958260B2 (ja) 2012-06-20
CN1892390A (zh) 2007-01-10
JP2007017981A (ja) 2007-01-25
TWI403813B (zh) 2013-08-01

Similar Documents

Publication Publication Date Title
US10416510B2 (en) Liquid crystal display device
US10068545B2 (en) Display apparatus
KR101626054B1 (ko) 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR101326594B1 (ko) 표시 장치
KR101229881B1 (ko) 어레이 기판 및 이를 구비한 표시 장치
US9406271B2 (en) Liquid crystal display device with gate-in-panel structure
US8023090B2 (en) Liquid crystal display device and method of manufacturing the same
KR101217079B1 (ko) 표시장치
US7903207B2 (en) Display substrate comprising color filter layers formed in display and peripheral regions
KR20080020168A (ko) 어레이 기판 및 이를 갖는 표시패널
KR101146533B1 (ko) 어레이 기판 및 이의 제조 방법과, 이를 갖는 액정 표시패널
KR101119184B1 (ko) 어레이 기판, 이를 갖는 표시장치 및 이의 제조방법
KR20110136554A (ko) 표시 패널
JP2008064961A (ja) 配線構造、及び表示装置
JP2011164361A (ja) 表示装置
JP2015106109A (ja) 電気光学装置、及び電子機器
KR101189155B1 (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 액정표시장치
KR20070014242A (ko) 표시 기판 및 이를 구비한 표시 장치
KR20060009749A (ko) 표시장치
KR20060091431A (ko) 액정표시장치
KR20240013429A (ko) 디스플레이 장치
KR20080073805A (ko) 표시 장치
KR20070013659A (ko) 표시장치
KR20080055466A (ko) 어레이 기판
KR20050112358A (ko) 게이트 구동회로 및 이를 갖는 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 8