KR101229881B1 - 어레이 기판 및 이를 구비한 표시 장치 - Google Patents

어레이 기판 및 이를 구비한 표시 장치 Download PDF

Info

Publication number
KR101229881B1
KR101229881B1 KR1020060015532A KR20060015532A KR101229881B1 KR 101229881 B1 KR101229881 B1 KR 101229881B1 KR 1020060015532 A KR1020060015532 A KR 1020060015532A KR 20060015532 A KR20060015532 A KR 20060015532A KR 101229881 B1 KR101229881 B1 KR 101229881B1
Authority
KR
South Korea
Prior art keywords
common voltage
display area
extension wiring
wiring
dummy
Prior art date
Application number
KR1020060015532A
Other languages
English (en)
Other versions
KR20070082657A (ko
Inventor
임지숙
신애
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060015532A priority Critical patent/KR101229881B1/ko
Priority to US11/619,405 priority patent/US7826000B2/en
Priority to CN2007100059306A priority patent/CN101025489B/zh
Priority to JP2007036278A priority patent/JP5147256B2/ja
Publication of KR20070082657A publication Critical patent/KR20070082657A/ko
Application granted granted Critical
Publication of KR101229881B1 publication Critical patent/KR101229881B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

정전기 불량을 방지를 위한 어레이 기판 및 이를 구비한 표시 장치가 개시된다. 어레이 기판은 베이스 기판, 더미 회로부, 연장배선, 금속패턴 및 중첩부를 포함한다. 베이스 기판은 복수의 화소부들이 형성된 표시영역과 표시영역을 둘러싸는 주변영역으로 이루어진다. 더미 회로부는 주변영역에 형성되어, 정전기로부터 화소부들을 보호한다. 연장배선은 더미 회로부로부터 연장되어 주변영역에 제1 금속층으로 형성된다. 금속패턴은 주변영역에 제2 금속층으로 형성되어, 공통전압을 전달한다. 중첩부는 연장배선과 금속패턴이 교차한다. 이에 따라, 공통전압배선과 더미 회로부의 연장배선을 중첩시키고, 연장배선을 표시영역과 전기적으로 오픈 시킴으로써 더미 회로부에 유입된 정전기로부터 표시영역을 보호할 수 있다.
정전기, 더미화소부, 더미회로부, 공통배선

Description

어레이 기판 및 이를 구비한 표시 장치{ARRAY SUBSTRATE AND DISPLAY DEVICE HAVING THE SAME}
도 1은 본 발명의 실시예에 따른 어레이 기판의 평면도이다.
도 2는 도 1의 부분 확대도이다.
도 3은 도 1의 제1 중첩부에 대한 확대도이다.
도 4는 도 3의 I-I'선을 따라 절단한 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 평면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 모기판 200 : 어레이 기판
220 : 더미 화소부 230 : 패드부
240 : 더미 회로부 241a, 241b : 제1, 제2 연장배선
245 : 정전기 다이오드부 250, 260 : 제1, 제2 쇼트 포인트
251, 261 : 제1, 제2 공통전압배선
272, 274 : 제1, 제2 중첩부
280, 290 : 제1 및 제2 게이트 회로부
본 발명은 어레이 기판 및 이을 구비한 표시 장치에 관한 것으로, 보다 상세하게는 정전기 불량을 방지를 위한 어레이 기판 및 이를 구비한 표시 장치에 관한 것이다.
일반적으로 액정표시장치는 서로 마주하는 어레이 기판 및 대향 기판과, 상기 기판들 사이에 개재된 액정층을 포함하는 액정표시패널과, 상기 액정표시패널을 구동하는 구동 장치를 포함한다.
상기 어레이 기판은 복수의 게이트 배선들과 복수의 데이터 배선들과, 상기 게이트 배선들과 데이터 배선들이 각각 연결된 박막트랜지스터(TFT)를 포함한다. 상기 어레이 기판은 ASG(Amorphous Silicon Gate)나 COG(Chip On Glass) 등 집적도가 높은 새로운 기술 적용으로 인해 금속 밀도가 높은 패턴을 사용함에 따라 정전기 불량이 증가하고 있다.
상기 어레이 기판 및 액정표시패널을 제조 공정시, 공정상에서 발생되는 정전기는 상기 어레이 기판에 형성된 금속 배선들에 유입된다. 이러한 정전기는 상기 배선들의 단선 및 단락과 같은 배선 불량을 야기하며, 또한, 상기 박막트랜지스터(TFT)를 손상시키는 등의 불량을 야기한다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 제조 공정시 유입되는 정전기에 의한 불량을 방지하기 위한 어레이 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기 어레이 기판을 포함하는 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 어레이 기판은 베이스 기판, 더미 회로부, 연장배선, 금속패턴 및 중첩부를 포함한다. 상기 베이스 기판은 복수의 화소부들이 형성된 표시영역과 상기 표시영역을 둘러싸는 주변영역으로 이루어진다. 상기 더미 회로부는 상기 주변영역에 형성되어, 정전기로부터 상기 화소부들을 보호한다. 상기 연장배선은 상기 더미 회로부로부터 연장되어 상기 주변영역에 제1 금속층으로 형성된다. 상기 금속패턴은 상기 주변영역에 제2 금속층으로 형성되어, 공통전압을 전달한다. 상기 중첩부는 상기 연장배선과 상기 금속패턴이 교차한다.
상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 어레이 기판은 베이스 기판, 더미 회로부, 더미 화소부, 연장배선, 공통전압배선 및 중첩부를 포함한다. 상기 베이스 기판은 복수의 화소부들이 형성된 표시영역과, 상기 표시영역을 둘러싸는 주변영역으로 이루어진다. 상기 더미 회로부는 상기 주변영역에 형성되어, 정전기로부터 상기 화소부들을 보호한다. 상기 더미 화소부는 상기 더미 회로부와 인접한 상기 표시영역 내에 형성되고, 전기적으로 플로팅 상태이다. 상기 연장배선은 상기 더미 회로부로부터 연장되고 상기 더미 화소부와 전기적으로 오픈되어, 상기 주변영역에 제1 금속층으로 형성된다. 상기 공통전압배선은 상기 주변영역에 형성되어, 상기 화소부들에 스토리지 공통전압을 전달한다. 상기 중첩부는 상기 연장배선과 상기 공통전압배선이 서로 교차한다.
상기한 본 발명의 다른 목적을 실현하기 위한 실시예에 따른 표시 장치는 제1 기판 및 제2 기판을 포함한다. 상기 제2 기판은 상기 제1 기판과 결합되어 액정층을 수용하고, 복수의 화소부들이 형성된 표시영역과, 상기 표시영역을 둘러싸는 주변영역에 정전기로부터 상기 화소부들을 보호하는 더미 회로부와, 상기 더미 회로부로부터 연장되어 제1 금속층으로 형성된 연장배선과, 제2 금속층으로 형성되어 공통전압을 전달하는 금속패턴 및 상기 연장배선과 상기 금속패턴이 교차하는 중첩부가 형성된다.
이러한 어레이 기판 및 이를 구비한 표시 장치에 의하면, 공통전압배선과 더미 회로부의 연장배선을 중첩시키고, 상기 연장배선을 표시영역과 전기적으로 오픈 시킴으로써 상기 더미회로부에 유입된 정전기로부터 상기 표시영역을 보호할 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 어레이 기판의 평면도이고, 도 2는 도 1의 부분 확대도이다.
도 1 및 도 2를 참조하면, 어레이 기판(100)은 모기판(200) 상에 복수개 형성된다. 상기 어레이 기판(100)은 표시 영역(DA)과 상기 표시영역(DA)을 둘러싸는 제1, 제2, 제3 및 제4 주변영역(PA1, PA2, PA3, PA4)으로 이루어진다.
상기 표시영역(DA)에는 복수의 게이트 배선(GL)들과, 복수의 소스 배선(DL) 들과, 상기 게이트 배선들과 소스 배선들에 의해 정의되는 복수의 화소부들이 형성된다. 각 화소부(P)에는 게이트 배선(GL)과 소스 배선(DL)에 연결된 스위칭 소자(TFT)와, 상기 스위칭 소자(TFT)에 연결된 화소 전극(PE)이 형성된다. 도시되지는 않았으나, 상기 화소부(P)에는 스토리지 캐패시터가 형성된다.
또한, 상기 표시영역(DA)의 일단부에는 정전기로부터 상기 화소부들을 보호하기 위한 더미 화소부(220)가 형성된다. 상기 더미 화소부(220)는 영상이 표시되지 않는 화소부로서, 복수의 화소부들의 일단부에 형성되어 외부로부터 유입되는 정전기로부터 상기 화소부들을 보호한다.
상기 제1 주변영역(PA1)에는 복수의 패드(231)들로 이루어진 패드부(230)가 형성된다. 상기 패드부(230)는 상기 화소부들을 구동하기 위한 구동신호를 출력하는 구동 칩이 실장된다.
상기 제2 주변영역(PA2)에는 더미 회로부(240), 정전기 다이오드부(245), 제1 쇼트 포인트(250) 및 제2 쇼트 포인트(260)가 형성된다.
상기 더미 회로부(240)는 플로팅 상태의 게이트 회로부로서, 상기 제3 및 제4 주변영역(PA3, PA4)에 형성된 게이트 회로부들(280, 290)과의 단차 보상 및 정전기 방지를 위해 형성된다. 상기 정전기 다이오드부(245) 역시, 상기 소스 배선(DL)들을 통해 상기 정전기가 상기 표시영역(DA)에 유입되는 것을 방지하기 위한 것으로, 상기 소스 배선(DL)의 일단부에 연결된 하나 이상의 다이오드들로 이루어진다.
상기 제1 및 제2 쇼트 포인트(250, 260)는 상기 어레이 기판(200)과 대향하는 대향 기판(미도시)의 공통전극층과 쇼트되어 공통전압(Vcom)을 상기 대향 기판 의 공통전극층에 전달한다.
상기 제3 주변영역(PA3)에는 제1 공통전압배선(251), 제1 중첩부(272) 및 제1 게이트 회로부(280)가 형성된다. 상기 제1 공통전압배선(251)은 상기 제1 쇼트 포인트(250) 및 상기 화소부(P)의 스토리지 공통전극(미도시)과 전기적으로 연결되어 상기 제1 쇼트 포인트(250) 및 스토리지 공통전극에 공통전압(VCOM)을 전달한다. 상기 제1 중첩부(272)는 상기 제1 쇼트 포인트(250) 또는 상기 제1 공통전압배선(251)과 상기 더미 회로부(240)의 제1 연장배선(241a)이 교차되는 중첩 영역이다.
바람직하게 상기 제1 중첩부(272)에는 제1 금속층으로 형성된 상기 제1 연장배선(241a)과, 제2 금속층으로 형성된 상기 제1 쇼트 포인트(250) 또는 상기 제1 공통전압배선(251)을 양단 전극으로 하고, 상기 제1 및 제2 금속층 사이에 개재된 채널층으로 이루어진 복수의 정전기 캐패시터들이 형성된다.
이때, 상기 제1 연장배선(241a)은 상기 표시영역(DA)에 형성된 상기 더미 화소부(220)와 물리적 및 전기적으로 오픈된 상태이다. 이에 따라서, 상기 더미 회로부(240)에 유입된 정전기는 상기 표시영역(DA)으로 전달되기 전, 상기 제1 중첩부(272)에서 틱(Tick)을 발생시켜 상기 화소부(P)의 손상을 방지한다.
상기 제1 게이트 회로부(280)는 상기 게이트 배선(GL)들 중 제1 그룹의 게이트 배선들에 순차적으로 게이트 신호들을 출력한다. 예컨대, 상기 제1 그룹은 홀수번째 게이트 배선들이다.
상기 제4 주변영역(PA4)에는 제2 공통전압배선(261), 제2 중첩부(274) 및 제 2 게이트 회로부(290)가 형성된다. 상기 제2 공통전압배선(261)은 상기 제2 쇼트 포인트(260) 및 상기 화소부(P)의 스토리지 공통전극(미도시)과 전기적으로 연결되어 상기 제2 쇼트 포인트(260) 및 스토리지 공통전극에 공통전압(VCOM)을 전달한다. 상기 제2 중첩부(274)는 상기 제2 쇼트 포인트(260) 또는 상기 제2 공통전압배선(261)과 상기 더미 회로부(240)의 제2 연장배선(241b)이 교차되는 중첩 영역이다.
바람직하게 상기 제2 중첩부(274)에는 제1 금속층으로 형성된 상기 제2 연장배선(241b)과, 제2 금속층으로 형성된 상기 제2 쇼트 포인트(260) 또는 상기 제2 공통전압배선(261)을 양단 전극으로 하고, 상기 제1 및 제2 금속층 사이에 개재된 채널층(212)으로 이루어진 복수의 정전기 캐패시터들이 형성된다.
이때, 상기 제2 연장배선(241b)은 상기 표시영역(DA)에 형성된 상기 더미 화소부(220)와 물리적 및 전기적으로 오픈 된다. 이에 따라서, 상기 더미 회로부(240)에 유입된 정전기는 상기 표시영역(DA)으로 전달되기 전, 상기 제2 중첩부(274)에서 틱(Tick)을 발생시켜 상기 화소부(P)의 손상을 방지한다.
상기 제2 게이트 회로부(290)는 상기 게이트 배선(GL)들 중 제2 그룹의 게이트 배선들에 순차적으로 게이트 신호들을 출력한다. 예컨대, 상기 제2 그룹은 짝수번째 게이트 배선들이다.
도 3은 도 1의 제1 중첩부에 대한 확대도이고, 도 4는 도 3의 I-I'선을 따라 절단한 단면도이다.
도 2 내지 도 4를 참조하면, 상기 제1 중첩부(272)는 적어도 하나 이상의 중 첩 영역들(OA1, OA2)을 포함한다. 각 중첩 영역에는 복수의 정전기 캐패시터(Cse)들이 형성된다.
구체적으로 제1 중첩 영역(OA1)에는 제1 금속층으로 형성되고 상기 더미 회로부(240)로부터 연장된 제1 연장배선(241a)과, 제1 쇼트 포인트(250)와 전기적으로 연결되고 제2 금속층으로 형성된 제1 공통전압배선(251)이 서로 교차하여 중첩된다. 상기 제1 중첩 영역(OA1)에는 복수의 정전기 캐패시터들(Cse)이 형성된다.
각 정전기 캐패시터(Cse)는 상기 제1 연장배선(241a)이 패터닝된 전극 패턴(242)과 상기 전극 패턴(242) 위에 형성된 채널 패턴(212) 및 상기 채널 패턴(212) 위에 형성된 상기 제1 공통전압배선(251)에 의해 정의된다. 상기 제2 중첩 영역(OA2)에도 역시, 상기 제1 연장배선(241a)과 제1 공통전압배선(251)으로 형성된 복수의 정전기 캐패시터(Cse)들이 형성된다. 여기서, 상기 제1 금속층은 게이트 금속층이며, 상기 제2 금속층은 소스 금속층이다.
도 4를 참조하면, 상기 어레이 기판(200)은 표시영역(DA)과 제3 주변영역(PA3)으로 이루어진 베이스 기판(201)을 포함한다.
상기 베이스 기판(201) 위에 게이트 금속층으로 상기 표시영역(DA)에는 게이트 배선(GL)과 상기 스위칭 소자(TFT)의 게이트 전극(211)이 형성된다. 또한, 도시되지는 않았으나, 상기 게이트 금속층으로 스토리지 캐패시터의 스토리지 공통전극이 형성된다.
상기 게이트 금속층으로 상기 제3 주변영역(PA3)에는 제1 연장배선(241a)이 형성된다. 상기 제1 연장배선(241a)은 상기 제1 중첩부(272)에 대응하여 복수의 전 극 패턴(242)들로 패터닝된다. 상기 복수의 전극 패턴(242)들 위에는 상기 게이트 절연층(202)이 형성된다. 상기 제1 연장배선(241a)은 상기 표시영역(DA)에 형성된 상기 더미 화소부(220)와 물리적 및 전기적으로 오픈된 상태이다.
이어, 상기 게이트 금속층이 형성된 베이스 기판(201) 위에 게이트 절연층(202)을 형성하고, 상기 게이트 절연층(202) 위에 채널층을 형성한다. 상기 채널층은 비정질 실리콘층으로 형성된 활성층(212a)과 불순물이 고농도로 도핑된 n+비정질 실리콘층으로 형성된 저항성 접촉층(212b)을 포함한다.
상기 채널층은 패터닝되어, 상기 표시영역(DA)에는 상기 스위칭 소자(TFT)의 게이트 전극(211) 위에 제1 채널 패턴(212-1)과, 제3 주변영역(PA3)에는 상기 전극 패턴(242) 위에 제2 채널 패턴(212-2)을 형성한다.
상기 제1 및 제2 채널 패턴(212-1, 212-2)이 형성된 베이스 기판(201) 위에 제2 금속층인 소스 금속층으로 상기 표시영역(DA)에는 소스 배선(DL)과, 상기 스위칭 소자(TFT)의 소스 전극(213) 및 드레인 전극(214)을 형성한다. 한편, 제3 주변영역(PA3)에는 상기 제1 쇼트 포인트(250)와 전기적으로 연결된 제1 공통전압배선(251)을 형성한다.
이에 따라서, 상기 제3 주변영역(PA)에는 제1 연장배선(241a) 상에 형성된 전극 패턴(242)들과 제2 채널 패턴(212-2) 및 제1 공통전압배선(251)에 의해 복수의 정전기 캐패시터(Ces)들이 형성된다.
이 후, 상기 베이스 기판(201) 위에는 보호 절연막(203)이 형성된다. 상기 표시영역(DA)의 보호 절연막(203)은 각각의 화소부에 대응하여 콘택홀(216)이 형성 되고, 상기 콘택홀(216)을 통해 화소 전극(217)이 상기 드레인 전극(214)과 전기적으로 연결된다.
상기 제1 연장배선(241a)은 상기 표시영역(DA)에 형성된 상기 더미 화소부(220)와 물리적 및 전기적으로 오픈 됨에 따라서 상기 더미 회로부(240)에 유입된 정전기는 상기 표시영역(DA)으로 전달되기 전, 상기 중첩 영역들(OA1, OA2)에 형성된 복수의 정전기 캐패시터(Ces)들에 틱(Tick)을 발생시켜 상기 정전기로부터 상기 표시영역(DA)의 화소부(P)를 보호한다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 평면도이다.
도 1 및 도 5를 참조하면, 상기 표시 장치는 표시 패널과 상기 표시 패널을 구동하는 구동 장치를 포함한다.
상기 표시 패널은 도 1에 도시된 어레이 기판(200)과, 상기 어레이 기판(200)에 대향하는 대향 기판(300)과, 상기 기판들(200, 300) 사이에 개재된 액정층(미도시)을 포함한다. 상기 표시 패널은 복수의 화소부(P)들이 형성된 표시영역(DA)과 상기 표시영역(DA)을 둘러싸는 제1, 제2, 제3 및 제4 주변영역(PA1, PA2, PA3 및 PA4)으로 이루어진다. 각 화소부(P)는 스위칭 소자(TFT), 상기 스위칭 소자(TFT)와 연결된 액정 캐패시터(CLC) 및 상기 액정 캐패시터(CLC)와 전기적으로 연결된 스토리지 캐패시터(CST)를 포함한다.
상기 제1 주변영역(PA1)에는 구동 칩(410)이 실장된다. 상기 제2 주변영역(PA2)에는 더미 회로부(240), 정전기 다이오드부(245), 제1 쇼트 포인트(250) 및 제2 쇼트 포인트(260)가 형성된다. 상기 제3 주변영역(PA3)에는 제1 공통전압배선 (251), 제1 중첩부(272) 및 제1 게이트 회로부(280)가 형성된다. 상기 제4 주변영역(PA4)에는 제2 공통전압배선(261), 제2 중첩부(274) 및 제2 게이트 회로부(290)가 형성된다.
상기 제1 및 제2 중첩부(272, 274)는 상기 제1 및 2 쇼트 포인트(250, 260)과 상기 더미 회로부(240)의 제1 및 제2 연장배선(241a, 241b)과 각각 중첩되는 영역이거나, 상기 제1 및 제2 공통전압배선(251, 261)과 상기 제1 및 제2 연장배선(241a, 241b)이 교차하는 영역이다. 바람직하게 상기 제1 및 제2 중첩부(272, 274)에는 복수의 정전기 캐패시터들이 형성된다.
이에 의해 상기 제1 및 제2 중첩부(272, 274)는 상기 더미 회로부(240)에 유입된 정전기가 상기 표시영역(DA)에 전달되기 전, 틱(Tick)을 발생시켜 상기 정전기로부터 상기 표시영역(DA)의 화소부(P)를 보호한다. 이때, 상기 제1 및 제2 연장배선(241a, 241b)은 상기 표시영역(DA)에 형성된 더미 화소부(220)와 전기적으로 오픈 된 상태이다. 이에 의해 상기 제1 및 제2 중첩부(272, 274)에서 틱을 발생하고 잔류하는 정전기가 상기 표시영역(DA)으로 유입되는 것을 막을 수 있다.
상기 구동 장치는 상기 어레이 기판(200)의 제1 주변영역(PA1)에 실장된 구동 칩(410)과, 상기 구동 칩(410)과 외부 장치를 전기적으로 연결하는 연성인쇄회로기판(450)을 포함한다. 또한, 상기 구동 장치는 상기 구동 칩(410)으로부터 제공된 구동신호에 의해 구동하는 상기 제1 및 제2 게이트 회로부(280, 290)를 포함한다.
이상의 실시예들에서는 바람직한 실시예로서, 제3 및 제4 주변영역에 형성된 게이트 회로부들, 배선들 및 중첩부들이 서로 대칭인 어레이 기판을 예로 하였으나, 제3 주변영역에만 게이트 회로부, 배선들 및 중첩부를 형성할 수도 있다.
이상에서 설명한 바와 같이, 본 발명에 따르면 표시영역과 인접하게 형성되어 정전기로부터 상기 표시영역을 보호하는 더미 회로부가 형성된 어레이 기판에서, 쇼트 포인트 또는 상기 쇼트 포인트와 전기적으로 연결된 공통전압배선과 상기 더미 회로부로부터 연장된 연장배선이 중첩되는 중첩부를 형성함으로써 상기 더미 회로부에 유입된 정전기는 상기 중첩부에서 틱을 발생한다.
또한, 상기 연장배선은 상기 표시영역과 전기적 및 물리적으로 오픈되도록 형성한다. 이에 의해 상기 중첩부에서 틱을 발생시키고 잔류하는 정전기가 상기 표시영역에 유입되는 것을 막음으로써 상기 화소부가 손상되는 것을 방지할 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (15)

  1. 복수의 화소부들이 형성된 표시영역과 상기 표시영역을 둘러싸는 주변영역으로 이루어진 베이스 기판;
    상기 주변영역에 형성되어, 정전기로부터 상기 화소부들을 보호하는 더미 회로부;
    상기 더미 회로부로부터 연장되어 상기 주변영역에 제1 금속층으로 형성된 연장배선;
    상기 주변영역에 제2 금속층으로 형성되어, 공통전압을 전달하는 금속패턴; 및
    상기 연장배선과 상기 금속패턴이 서로 교차하는 중첩부를 포함하는 어레이 기판.
  2. 제1항에 있어서, 상기 금속패턴은 상기 화소부들에 공통전압을 전달하는 공통전압배선인 것을 특징으로 하는 어레이 기판.
  3. 제1항에 있어서, 상기 금속패턴은 상기 어레이 기판과 마주하는 대향 기판에 상기 공통전압을 전달하는 쇼트 포인트인 것을 특징으로 하는 어레이 기판.
  4. 제1항에 있어서, 상기 더미 회로부와 인접한 상기 표시영역 내에 형성되어 전기적으로 플로팅 상태인 더미 화소부를 더 포함하는 어레이 기판.
  5. 제4항에 있어서, 상기 연장배선은 상기 더미 화소부와 전기적으로 오픈 된 것을 특징으로 하는 어레이 기판.
  6. 제1항에 있어서, 상기 중첩부는 복수의 캐패시터들을 포함하는 것을 특징으로 하는 어레이 기판.
  7. 제6항에 있어서, 상기 캐패시터들은 상기 연장배선과 상기 연장배선 위에 형성된 채널패턴 및 상기 채널패턴 위에 형성된 상기 금속패턴으로 형성된 것을 특징으로 하는 어레이 기판.
  8. 복수의 화소부들이 형성된 표시영역과, 상기 표시영역을 둘러싸는 주변영역으로 이루어진 베이스 기판;
    상기 주변영역에 형성되어, 정전기로부터 상기 화소부들을 보호하기 위한 더미 회로부;
    상기 더미 회로부와 인접한 상기 표시영역 내에 형성되고, 전기적으로 플로팅 상태인 더미 화소부;
    상기 더미 회로부로부터 연장되고 상기 더미 화소부와 전기적으로 오픈되어, 상기 주변영역에 제1 금속층으로 형성된 연장배선;
    상기 주변영역에 형성되어, 상기 화소부들에 스토리지 공통전압을 전달하는 공통전압배선; 및
    상기 연장배선과 상기 공통전압배선이 서로 교차하는 중첩부를 포함하는 어레이 기판.
  9. 제8항에 있어서, 상기 중첩부는 상기 연장배선과 상기 연장배선 위에 형성된 채널패턴 및 상기 채널패턴 위에 형성된 상기 공통전압배선으로 형성된 캐패시터를 포함하는 것을 특징으로 하는 어레이 기판.
  10. 제1 기판; 및
    상기 제1 기판과 결합되어 액정층을 수용하고, 복수의 화소부들이 형성된 표시영역과, 상기 표시영역을 둘러싸는 주변영역에 정전기로부터 상기 화소부들을 보호하는 더미 회로부와, 상기 더미 회로부로부터 연장되어 제1 금속층으로 형성된 연장배선과, 제2 금속층으로 형성되어 공통전압을 전달하는 금속패턴 및 상기 연장배선과 상기 금속패턴이 교차하는 중첩부가 형성된 제2 기판을 포함하는 표시 장치.
  11. 제10항에 있어서, 상기 금속패턴은 상기 화소부들에 공통전압을 전달하는 공통전압배선인 것을 특징으로 하는 표시 장치.
  12. 제10항에 있어서, 상기 금속패턴은 상기 제1 기판에 형성된 공통전극층에 상기 공통전압을 전달하는 쇼트 포인트인 것을 특징으로 하는 표시 장치.
  13. 제10항에 있어서, 상기 제2 기판은 상기 더미 회로부와 인접한 상기 표시영역 내에 형성되어 전기적으로 플로팅 상태인 더미 화소부를 더 포함하는 표시 장치.
  14. 제13항에 있어서, 상기 연장배선은 상기 더미 화소부와 전기적으로 오픈 된 것을 특징으로 하는 표시 장치.
  15. 제10항에 있어서, 상기 중첩부에는 복수의 캐패시터들이 형성된 것을 특징으로 하는 표시 장치.
KR1020060015532A 2006-02-17 2006-02-17 어레이 기판 및 이를 구비한 표시 장치 KR101229881B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060015532A KR101229881B1 (ko) 2006-02-17 2006-02-17 어레이 기판 및 이를 구비한 표시 장치
US11/619,405 US7826000B2 (en) 2006-02-17 2007-01-03 Array substrate, display device having the same, and method thereof
CN2007100059306A CN101025489B (zh) 2006-02-17 2007-02-15 阵列基板、具有其的显示装置、及其方法
JP2007036278A JP5147256B2 (ja) 2006-02-17 2007-02-16 アレイ基板とこれを具備した表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060015532A KR101229881B1 (ko) 2006-02-17 2006-02-17 어레이 기판 및 이를 구비한 표시 장치

Publications (2)

Publication Number Publication Date
KR20070082657A KR20070082657A (ko) 2007-08-22
KR101229881B1 true KR101229881B1 (ko) 2013-02-05

Family

ID=38427284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060015532A KR101229881B1 (ko) 2006-02-17 2006-02-17 어레이 기판 및 이를 구비한 표시 장치

Country Status (4)

Country Link
US (1) US7826000B2 (ko)
JP (1) JP5147256B2 (ko)
KR (1) KR101229881B1 (ko)
CN (1) CN101025489B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106842747A (zh) * 2017-03-02 2017-06-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101192792B1 (ko) * 2006-06-29 2012-10-26 엘지디스플레이 주식회사 Ｇｉｐ 구조의 액정표시장치
CN101581860B (zh) * 2008-05-12 2011-03-16 北京京东方光电科技有限公司 薄膜晶体管液晶显示器像素结构及阵列基板
CN101963714B (zh) 2009-07-22 2012-07-04 群康科技(深圳)有限公司 液晶面板及其制造方法
JP5297927B2 (ja) * 2009-07-22 2013-09-25 株式会社ジャパンディスプレイウェスト 液晶表示パネル
CN102043295B (zh) * 2009-12-25 2014-03-26 京东方科技集团股份有限公司 阵列基板及其制造方法和液晶显示器
KR101636793B1 (ko) * 2010-02-01 2016-07-21 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
CN103165629B (zh) * 2011-12-14 2016-04-27 上海天马微电子有限公司 一种平板型x射线图像传感器
CN103809341B (zh) * 2014-02-17 2016-04-27 北京京东方光电科技有限公司 阵列基板和显示装置
KR102246382B1 (ko) * 2014-12-29 2021-04-30 엘지디스플레이 주식회사 정전기 방지 패턴을 포함하는 표시패널 및 이를 포함하는 표시장치
CN104749844A (zh) * 2015-04-16 2015-07-01 上海中航光电子有限公司 静电防护电路、阵列基板、显示面板和显示装置
CN105304559B (zh) * 2015-10-08 2019-05-07 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板和显示装置
KR102519823B1 (ko) * 2015-12-28 2023-04-11 엘지디스플레이 주식회사 정전기 보호용 더미 화소를 구비한 평판 표시장치
KR102520559B1 (ko) * 2016-02-03 2023-04-13 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102594084B1 (ko) * 2016-06-16 2023-10-25 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
CN106681044B (zh) * 2017-03-27 2020-02-18 厦门天马微电子有限公司 触控显示面板及触控显示装置
CN107818988A (zh) * 2017-09-27 2018-03-20 武汉华星光电半导体显示技术有限公司 柔性显示面板及其制作方法
CN109375439A (zh) 2018-12-20 2019-02-22 武汉华星光电技术有限公司 阵列基板及显示面板
CN209858910U (zh) * 2019-06-18 2019-12-27 北京京东方技术开发有限公司 电极层、电容、goa电路、阵列基板、显示面板及装置
CN111897167B (zh) * 2020-08-18 2023-04-07 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN112684642A (zh) * 2020-12-04 2021-04-20 惠科股份有限公司 一种显示面板和显示装置
WO2022172428A1 (ja) * 2021-02-15 2022-08-18 シャープ株式会社 表示装置
CN114721195B (zh) * 2022-04-27 2023-07-04 深圳市华星光电半导体显示技术有限公司 显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100294684B1 (ko) * 1998-04-25 2001-07-12 구본준, 론 위라하디락사 Cog실장용액정표시장치의정전기방지장치
KR20010095893A (ko) * 2000-04-12 2001-11-07 구본준, 론 위라하디락사 액정 표시 장치
KR20050006532A (ko) * 2003-07-09 2005-01-17 삼성전자주식회사 박막 트랜지스터 표시판
JP2006030627A (ja) * 2004-07-16 2006-02-02 Sharp Corp 表示装置用基板及びそれを用いた液晶表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2212659A (en) * 1987-11-20 1989-07-26 Philips Electronic Associated Multi-level circuit cross-overs
KR960014823B1 (ko) * 1991-03-15 1996-10-21 가부시기가이샤 히다찌세이사구쇼 액정표시장치
US5313319A (en) * 1992-06-17 1994-05-17 General Electric Company Active array static protection devices
JPH06301058A (ja) * 1993-04-09 1994-10-28 Nippondenso Co Ltd アクティブマトリックス型液晶表示素子
JP3302625B2 (ja) * 1997-08-07 2002-07-15 シャープ株式会社 液晶表示装置
US6043971A (en) * 1998-11-04 2000-03-28 L.G. Philips Lcd Co., Ltd. Electrostatic discharge protection device for liquid crystal display using a COG package
JP3816270B2 (ja) * 1999-07-07 2006-08-30 株式会社日立製作所 液晶表示装置
JP2001083546A (ja) * 1999-07-12 2001-03-30 Hitachi Ltd 液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100294684B1 (ko) * 1998-04-25 2001-07-12 구본준, 론 위라하디락사 Cog실장용액정표시장치의정전기방지장치
KR20010095893A (ko) * 2000-04-12 2001-11-07 구본준, 론 위라하디락사 액정 표시 장치
KR20050006532A (ko) * 2003-07-09 2005-01-17 삼성전자주식회사 박막 트랜지스터 표시판
JP2006030627A (ja) * 2004-07-16 2006-02-02 Sharp Corp 表示装置用基板及びそれを用いた液晶表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106842747A (zh) * 2017-03-02 2017-06-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN106842747B (zh) * 2017-03-02 2020-04-24 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Also Published As

Publication number Publication date
JP2007219525A (ja) 2007-08-30
KR20070082657A (ko) 2007-08-22
CN101025489B (zh) 2013-04-03
US20070194317A1 (en) 2007-08-23
CN101025489A (zh) 2007-08-29
JP5147256B2 (ja) 2013-02-20
US7826000B2 (en) 2010-11-02

Similar Documents

Publication Publication Date Title
KR101229881B1 (ko) 어레이 기판 및 이를 구비한 표시 장치
KR102145390B1 (ko) 정전기 방전 회로를 포함하는 표시 장치
US9406271B2 (en) Liquid crystal display device with gate-in-panel structure
US20060289939A1 (en) Array substrate and display device having the same
JP2010122675A (ja) 表示基板及びこれを備える表示装置
US8330884B2 (en) Pixel array substrate
US20040169781A1 (en) Repair method for defects in data lines and flat panel display incorporating the same
KR20030063131A (ko) 액정 표시 장치 및 화상 표시 장치
JP2011070104A (ja) 表示装置
KR20080054620A (ko) 박막 트랜지스터 기판, 이를 갖는 액정표시장치
KR20080020168A (ko) 어레이 기판 및 이를 갖는 표시패널
KR20020004253A (ko) 액정표시소자 및 배열 기판 형성 방법
JP2008064961A (ja) 配線構造、及び表示装置
JP5431993B2 (ja) 表示装置
KR101146533B1 (ko) 어레이 기판 및 이의 제조 방법과, 이를 갖는 액정 표시패널
KR20070120266A (ko) 표시 기판 및 이를 포함하는 표시 장치
JP2008116770A (ja) 表示装置
KR20080000097A (ko) 어레이 기판 및 이를 구비한 표시 장치
KR101009675B1 (ko) 라인 온 글래스형 액정표시소자
KR20150048364A (ko) 구동 집적회로 패드부 및 이를 포함하는 평판 표시 패널
KR20060068442A (ko) 표시장치용 박막트랜지스터 기판과 그 제조방법
KR20070016602A (ko) 표시 장치
KR20040055188A (ko) 박막트랜지스터 기판과 이를 이용한 액정표시장치
KR20120113942A (ko) 액정표시장치용 어레이 기판
KR20070084806A (ko) 어레이 기판 및 이를 구비한 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 8