KR20050006532A

KR20050006532A - 박막 트랜지스터 표시판

Info

Publication number: KR20050006532A
Application number: KR1020030046388A
Authority: KR
Inventors: 안병재; 김경욱; 허명구
Original assignee: 삼성전자주식회사
Priority date: 2003-07-09
Filing date: 2003-07-09
Publication date: 2005-01-17
Also published as: KR100997962B1

Abstract

본 발명에 따른 박막 트랜지스터 표시판은, 복수의 게이트선과 복수의 데이터선, 게이트선 및 데이터선과 연결되어 있는 복수의 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 복수의 화소 전극, 그리고 화소 전극과 중첩되어 있는 복수의 유지 전극선이 구비되어 있는 표시 영역, 표시 영역 밖에 위치하며, 게이트선 및 데이터선과 중첩하며 표시 영역 둘레에 형성되어 있는 수리선, 데이터선과 나란하여 게이트선과 교차하는 더미 데이터선, 더미 데이터선에 연결되어 있는 정전기 방전 보호 회로를 포함하는 주변 영역을 포함하고, 정전기 방전 보호 회로는 더미 데이터선과 연결되어 있으며, 수리선과 연결되어 있거나 중첩하는 방전용 신호선을 포함한다.

이렇게 하면, 제조 공정시 정전기가 과량으로 박막 트랜지스터 표시판에 유입되더라도 정전기 방전 회로에 의하여 표시 영역에까지 정전기가 전달되는 것을 방지 할 수 있다.

Description

박막 트랜지스터 표시판{Thin film transistor array panels}

본 발명은 박막 트랜지스터 표시판에 관한 것으로 특히 액정 표시 장치용 박막 트랜지스터 표시판에 관한 것이다.

일반적인 액정 표시 장치(liquid crystal display, LCD)는 두 표시판과 그 사이에 들어 있는 유전율 이방성(dielectric anisotropy)을 갖는 액정층을 포함한다. 액정층에 전계를 인가하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다. 이러한 액정 표시 장치는 휴대가 간편한 평판 표시 장치(flat panel display, FPD) 중에서 대표적인 것으로서, 이 중에서도 박막 트랜지스터(thin film transistor, TFT)를 스위칭 소자로 이용한 TFT-LCD가 주로 이용되고 있다.

박막 트랜지스터가 형성되는 표시판에는 복수의 게이트선과 데이터선이 각각 행과 열 방향으로 형성되어 있고, 박막 트랜지스터를 통하여 이들 게이트선과 데이터선에 연결된 화소 전극이 형성되어 있다. 박막 트랜지스터는 게이트선을 통해 전달되는 게이트 신호에 따라 데이터선을 통해 전달되는 데이터 신호를 제어하여 화소 전극으로 전송한다. 게이트 신호는 구동 전압 생성부에서 만들어진 게이트 온 전압(Von)과 게이트 오프 전압(Voff)을 공급받는 복수의 게이트 구동 IC(integrated circuit)가 신호 제어부로부터의 제어에 따라 이들을 조합하여 만들어낸다. 데이터 신호는 신호 제어부로부터의 계조 신호를 복수의 데이터 구동 IC가 아날로그 전압으로 변환함으로써 얻어진다. 신호 제어부 및 구동 전압 생성부등은 통상 표시판 바깥에 위치한 인쇄 회로 기판(printed circuit board, PCB)에 구비되어 있고 구동 IC는 PCB와 표시판의 사이에 위치한 가요성 인쇄 회로(flexible printed circuit, FPC) 기판 위에 장착되어 있다. PCB는 통상 두 개를 두며 이 경우 표시판 위쪽과 왼쪽에 하나씩 배치하며, 왼쪽의 것을 게이트 PCB, 위쪽의 것을 데이터 PCB라 한다. 게이트 PCB와 표시판 사이에는 게이트 구동 IC가, 데이터 PCB와 표시판 사이에는 데이터 구동 IC가 위치하여, 각각 대응하는 PCB로부터 신호를 받는다.

한편, 제작된 액정 표시 장치의 동작을 검사하기 위한 VI(visual inspection) 검사를 실행하여야 하는데, 이를 위하여 앞과 같은 COG 구조에서는 박막 트랜지스터 표시판 위에 게이트선 및 데이터선과 각각 연결된 별도의 검사선을 게이트 구동 IC 단위 및 데이터 구동 IC 단위로 설치하고 게이트 구동 IC 및 데이터 구동 IC 사이에 이들 검사선에 검사 신호를 인가하기 위한 검사 패드를 각각 설치한다.

또한, 기판의 둘레에는 게이트선 및 데이터선이 단선되는 불량이 발생하는 경우에, 단선된 게이트선 및 데이터선을 통하여 전달되는 신호를 우회시킬 수 있도록 게이트선 및 데이터선과 중첩하는 수리선이 형성되어 있다.

그러나, 이러한 구조의 박막 트랜지스터 표시판에서는 수리선은 화소 영역의 집합으로 이루어진 표시 영역 밖의 가장자리에 위치하므로 제조 공정시 발생하는 정전기에 노출되어 표시판의 화소에 정전기가 유입되는 경로가 되기 쉽다. 특히표시판의 가장자리 둘레에 가드링이 설치되어 있는 경우 가드링을 통해서 유입된 정전기가 수리선을 타고 게이트선 및 데이터선을 통하여 흘러 박막 트랜지스터를 파괴하기 십상이다.

본 발명이 이루고자 하는 기술적 과제는 정전기 방전으로부터 표시판의 소자들을 보호할 수 있는 정전기 방전 보호 회로(electrostatic discharge protection circuit)를 구비한 박막 트랜지스터 표시판을 제공하는 것이다.

도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 개략적인 배치도이고,

도 2는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 일 화소에 대한 배치도이고,

도 3a 및 도 3b는 각각 도 2의 박막 트랜지스터 표시판을 IIIa-IIIa' 선 및 IIIb-IIIb' 선을 따라 잘라 도시한 단면도이고,

도 4a는 본 발명의 한 실시예에 따른 도 1의 정전기 방전 보호 회로 부분을 확대하여 나타낸 배치도이고,

도 4b는 도 4a의 IVb-IVb' 선을 따라 잘라 도시한 단면도이고,

도 5a는 본 발명의 다른 실시예에 따른 도 1의 정전기 방전 보호 회로 부분을 확대하여 나타낸 배치도이고,

도 5b는 도 5a의 Vb-Vb' 선을 따라 잘라 도시한 단면도이고,

도 6a는 본 발명의 한 실시예에 따른 도 1의 정전기 방전 보호 회로 부분을 확대하여 나타낸 배치도이고,

도 6b는 도 6a의 VIb-VIb' 선을 따라 잘라 도시한 단면도이다.

이러한 과제를 이루기 위하여 본 발명에서는 다음과 같은 박막 트랜지스터 표시판을 마련한다.

더욱 상세하게는, 본 발명의 실시예에 따른 박막 트랜지스터 표시판은, 복수의 게이트선과 복수의 데이터선, 게이트선 및 데이터선과 연결되어 있는 복수의 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 복수의 화소 전극, 그리고 화소 전극과 중첩되어 있는 복수의 유지 전극선이 구비되어 있는 표시 영역, 표시 영역 밖에 위치하며, 게이트선 및 데이터선과 중첩하며 표시 영역 둘레에 형성되어 있는 수리선, 데이터선과 나란하여 게이트선과 교차하는 더미 데이터선, 더미 데이터선에 연결되어 있는 정전기 방전 보호 회로를 포함하는 주변 영역을 포함하고, 정전기 방전 보호 회로는 더미 데이터선과 연결되어 있으며, 수리선과 연결되어 있거나 중첩하는 방전용 신호선을 포함한다.

이때, 방전용 신호선은 더미 데이터선에 연결되어 있는 연결부와 연결부로부터 연장되어 있으며, 수리선과 중첩되어 있는 방전부를 포함할 수 있으며, 더미데이터선, 연결부 및 방전부는 데이터선과 동일한 층으로 이루어지는 것이 바람직하다.

방전용 신호선은 더미 데이터선에 연결되어 있는 연결부와 연결부를 통하여 더미 데이터선에 연결되어 있으며 수리선과 중첩되어 있는 방전부를 포함할 수 있으며. 연결부는 화소 전극과 동일한 층으로 이루어져 있으며, 방전부는 데이터선과 동일한 층으로 이루어진 것이 바람직하다. 이때, 방전부를 다수의 섬형으로 형성될 수 있으며, 연결부는 다수의 방전부를 연결한다.

방전용 신호선은 더미 데이터선에 연결되어 있는 방전부와 방전부와 수리선을 연결하는 연결부를 포함할 수 있으며, 연결부는 화소 전극과 동일한 층으로 이루어지며, 방전부는 데이터선과 동일한 층으로 이루어진 것이 바람직하다.

주변 영역의 가장자리를 따라 형성되는 가드링을 더 포함할 수 있다.

이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 기판에 대하여 도면을 참고로 하여 상세하게 설명한다.

도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.

도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 가로 방향으로 뻗어 있는 복수의 게이트선(G1-Gn)과 세로 방향으로 뻗어 있는 복수의 데이터선(D1-Dm)의 교차에 의해 한정되는 복수의 화소 영역이 모여 화상을 표시하는 표시 영역(A)과 표시 영역(A)을 제외한 주변 영역(B)으로 구분된다.

표시 영역(A)의 각 화소 영역에는 게이트선 및 데이터선(G1-Gn, D1-Dm)과 연결되어 있는 박막 트랜지스터(도시하지 않음, 도 2 참조) 및 박막 트랜지스터를 통하여 게이트선 및 데이터선(G1-Gn, D1-Dm)과 전기적으로 연결되어 있는 화소(pixel) 전극(도시하지 않음, 도 2 참조)이 형성되어 있다. 또한 서로 이웃하는 게이트선(G1-Gn) 사이에는 유지 전극선(S1-Sl)이 형성되어 있는데, 이는 화소 전극과 중첩하여 유지 축전기를 형성하기 위한 것이며,이웃하는 화소 행의 게이트선(G1-Gn)과 화소 전극을 중첩시켜 유지용량을 형성하는 경우에는 생략될 수 있다.

또한, 표시 영역(A)에 인접한 주변 영역(B)에는 데이터선(D1-Dm)과 평행한 더미 데이터선(Dd)이 형성되어 게이트선(G1-Gn)과 교차하고 있다. 더미 데이터선(Dd)과 게이트선(G1-Gn)이 교차하는 더미 화소 영역은 표시 영역(A)을 이루는 화소 영역과 같이 박막 트랜지스터(도시하지 않음, 도 2 참조)와 이를 통하여 더미 데이터선(Dd) 및 게이트선(G1-Gn)과 연결되어 있는 화소 전극(도시하지 않음,도 2 참조)이 형성되어 있다.

그리고 주변 영역(B)에는 게이트선 및 데이터선(G1-Gn, D1-Dm)이 단선/단락되었을 때 이들을 통하여 전달되는 신호를 표시 영역(A) 바깥으로 우회시켜 신호를 전달하기 위해 데이터선 및 게이트선(G1-Gn, D1-Dm)과 교차하는 수리선(61, 62)이 형성되어 있다.

더미 데이터선(Dd)은 수리선(61, 62)과 중첩하는 방전용 신호선(172)을 포함하는 정전기 방전 보호 회로(40)와 연결되어 있다.

또한, 주변 영역(B)의 좌측 가장자리의 일부분에는 박막 트랜지스터 표시판 제조 공정시 게이트선(G1-Gn)의 단선/단락을 검사하기 위한 게이트선 검사 패드(126p)가 형성되어 있고, 우측 가장자리의 일부분에는 데이터선(D1-Dm)의 단선/단락을 검사하기 위한 데이터선 검사 패드(176p)가 형성되어 있다. 또한, 이들 검사 패드에는 게이트선(G1-Gn) 및 데이터선(D1-Dm)을 검사하기 위한 검사선(126, 176)이 각각 연결되어 있다.

게이트선(G1-Gn)을 검사하는 검사선(126)은 주로 세로 방향으로 뻗어 있으며 그 한쪽이 위를 향하여 뻗고 그 끝에는 검사 패드(126p)가 연결되어 있다. 검사선(126)에는 게이트선(G1-Gn)이 연결되어 있는데 검사선(126)의 수가 둘 이상이면 검사선(126)과 게이트선(G1-Gn)의 연결은 교대로 이루어진다. 예를 들어 도 1에는 두 개의 검사선(126)이 있으며,한 검사선(126)에는 홀수 번째 게이트선(G1, G3, ...)이,다른 검사선(126)에는 짝수 번째 게이트선(G2, G4, ...)이 연결되어 있다.

한편, 데이터선(D1-Dm)을 검사하는 검사선(176)은 주로 가로 방향으로 뻗어있으며 그 한쪽이 위를 향하여 뻗고 그 끝에는 검사 패드(176p)가 연결되어 있다. 검사선(176)에는 데이터선(D1-Dm)이 연결되어 있는데 검사선(176)의 수가 둘 이상이면 검사선(176)과 데이터선(D1-Dm)의 연결은 교대로 이루어진다. 예를 들어 도 1에는 두 개의 검사선(176)이 있으며, 위쪽 검사선(176)에는 홀수 번째 데이터선(D1, D3, ...)이, 아래쪽 검사선(176)에는 짝수 번째 데이터선(D2, D4, ...)이 연결되어 있다.

주변 영역(B)에는 또한 유지 전극선(S1-Sl)에 연결되어 공통 전압을 전달하는 공통 전압선(SL)이 구비되어 있다.

수리선(61, 62) 밖의 주변 영역(B)에는 표시판(100)의 가장자리를 따라 가드링(guard ring)(50)이 형성되어 있다. 가드링(50)은 표시판(100) 내부로 정전기가 유입되는 것을 방지한다.

검사선(126, 176), 공통 전압선(SL), 방전용 신호선 등은 게이트선 또는 데이터선(G1-Gn, D1-Dm)과 동일한 층으로 만들어진다.

도 2 내지 도 3b를 참조하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대하여 구체적으로 설명한다.

도 2는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 일 화소에 대한 배치도이고, 도 3a 및 도 3b는 각각 도 2의 박막 트랜지스터 표시판을 IIIa-IIIa' 선 및 IIIb-IIIb' 선을 따라 잘라 도시한 단면도이다.

도 2 내지 도 3b에 도시한 바와 같이, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 일 화소는 절연 기판(110) 위에 복수의 게이트선(gateline)(121) 및 복수의 유지 전극선(storage electrode lines)(131)이 형성되어 있다.

게이트선(121)과 유지 전극선(131)은 주로 가로 방향으로 뻗어 있고 서로 분리되어 있다. 게이트선(121)은 게이트 신호를 전달하며, 각 게이트선(121)의 일부는 위로 돌출하여 복수의 게이트 전극(gate electrode)(124)을 이룬다. 유지 전극선(131)은 공통 전압(common voltage) 따위의 미리 정해진 전압을 인가 받으며, 폭이 아래위로 확장된 확장부(expansion)(135)를 포함한다.

게이트선(121) 및 유지 전극선(131)은 비저항(resistivity)이 낮은 은(Ag)이나 은 합금 등 은 계열 금속, 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 따위로 이루어진 도전막을 포함하며, 이러한 도전막에 더하여 다른 물질, 특히 ITO 또는 IZO와의 물리적, 화학적, 전기적 접촉 특성이 좋은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금[보기: 몰리브덴-텅스텐(MoW) 합금] 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수도 있다. 하부막과 상부막의 조합의 예로는 크롬/알루미늄-네오디뮴(Nd) 합금을 들 수 있다.

게이트선(121) 및 유지 전극선(131)의 측면은 경사져 있으며, 경사각은 기판(110)의 표면에 대하여 약 30-80° 범위이다.

게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 형성되어 있다.

게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphoussilicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다.

반도체(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 선형 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 위치한다.

반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 경사져 있으며 경사각은 30-80°이다.

저항 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.

데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치한다. 드레인 전극(175)은 유지 전극선(131)의 확장부(135) 쪽으로 연장되어 확장부(135)와 중첩한다. 게이트 전극(124), 소스전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다. 데이터선(171) 및 드레인 전극(175) 또한 은 계열 금속 또는 알루미늄 계열 금속 따위로 이루어진 도전막을 포함하며, 이러한 도전막에 더하여 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수 있다. 데이터선(171)과 드레인 전극(175)의 측면 역시 경사져 있으며, 경사각은 수평면에 대하여 약 30-80° 범위이다.

저항성 접촉 부재(161, 165)는 그 하부의 반도체(151)와 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체(151)는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 곳에서는 선형 반도체(151)의 폭이 데이터선(171)의 폭보다 작다. 반도체(151)는 게이트선(121)과 데이터선(171) 사이의 절연을 강화하기 위하여 게이트선(121)과 만나는 부분에서 폭이 커질 수 있다.

데이터선(171) 및 드레인 전극(175)과 노출된 반도체(151) 부분의 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 따위로 이루어진 보호막(passivation layer)(180)이 형성되어 있다.

보호막(180)에는 데이터선(171)의 끝 부분(179) 및 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 187)이 형성되어 있다.

보호막(180) 위에는 ITO 또는 IZO로 이루어진 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(82)가 형성되어 있다.

화소 전극(190)은 접촉 구멍(187)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.

데이터 전압이 인가된 화소 전극(190)은 다른 표시판의 공통 전극(common electrode)과 함께 전기장을 생성함으로써 두 전극 사이의 액정 분자들을 재배열 시킨다.

또한 화소 전극(190)과 공통 전극은 축전기[이하 액정 축전기(liquid crystal capacitor)라 함]을 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며 이를 유지 축전기(storage capacitor)라 한다. 유지 축전기는 화소 전극(190) 및 이와 이웃하는 게이트선(121)[이를 전단 게이트선(previous gate line)이라 함]의 중첩 등으로 만들어진다.

화소 전극(190)은 이웃하는 데이터선(171)과 중첩되어 개구율(aperture ratio)을 높이고 있으나, 중첩되지 않을 수도 있다.

접촉 보조 부재(82)는 접촉 구멍(182)을 통하여 데이터선의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(82)는 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.

한편, 게이트선(121)의 끝 부분도 데이터선(171)의 끝 부분(179)과 같이 접촉부를 가질 수 있으며, 본 실시예와 같이 접촉부를 가지지 않는 경우에 게이트선의 끝 부분은 박막 트랜지스터(TFT)와 같이 기판(110) 상부에 형성되어 있는 게이트 구동 회로의 출력단에 연결된다.

마지막으로 화소 전극(190), 접촉 보조 부재(82) 및 보호막(180) 위에는 배향막(11)이 형성되어 있다.

다음은 주변 영역(B)에 형성되어 있는 정전기 방전 보호 회로(40, 도 1 참조)에 대해서 도 3a 및 도 3b를 참조하여 구체적으로 설명한다.

도 4a는 본 발명의 한 실시예에 따른 도 1의 정전기 방전 보호 회로 부분을 확대하여 나타낸 배치도이고, 도 4b는 도 4a의 IVb-IVb' 선을 따라 잘라 도시한 단면도이다.

도 4a 및 도 4b를 참고하면, 본 발명의 한 실시예에 따른 정전기 방전 보호 회로(40)는 방전용 신호선(172)을 포함하는데, 방전용 신호선(170)은 더미 데이터선(171d)에 연결되어 있는 연결부(172s)와 이와 연결되어 있으며 수리선(61, 62)과 중첩하는 방전부(173s)를 포함한다.

방전부(172s)와 연결부(173s)는 더미 데이터선(171d)과 같이 데이터선(171)과 동일한 층으로 만들어지며, 수리선(61, 62)은 게이트선(121)과 동일한 층으로 만들어진다.

여기서, 게이트선(121), 데이터선(171), 유지 전극선(131) 및 더미 데이터선(171d)은 도 1의 도면 부호 G1-Gn, D1-Dm, S1-Sl 및 Dd에 해당된다.

이러한 박막 트랜지스터 표시판의 정전기 방전 보호 회로(40)는 제조 공정 시에 발생하는 정전기는 평소에 부도체인 게이트 절연막(140)이 차단하는데, 특히 아주 강한 정전기가 가이드링(50)을 통하여 유입되어 수리선(61, 62)으로 전달될 때에는 정전기 방전 보호 외로(40)의 게이트 절연막(140)이 파괴되어 방전용 신호선(170, 172s, 173s)으로 정전기가 전달되고, 더미 데이터선(171d, Dd)으로 유입되어 해소된다. 따라서, 제조 공정시 발생한 정전기는 표시 영역(A)으로 유입되기 전에 정전기 방전 보호 회로(40)의 게이트 절연막(140)이 파괴되어 더미 데이터선과 수리선(61, 62)이 단락되어 더미 데이터선으로 유입되므로 정전기가 표시 영역의 박막 트랜지스터 및 화소 전극으로 유입될 수 없다.

한편, 방전부를 섬형으로 배치하고, 연결부를 화소 전극(190, 도 3a 참조)과 동일한 층으로 배치할 수 있으며, 도면을 참조하여 구체적으로 설명하기로 한다.

도 5a는 본 발명의 다른 실시예에 따른 도 1의 정전기 방전 보호 회로 부분을 확대하여 나타낸 배치도이고, 도 5b는 도 5a의 Vb-Vb' 선을 따라 잘라 도시한 단면도이다.

도 5a 및 도 5b에서 보는 바와 같이, 본 발명의 다른 실시예에 따른 정전기 방전 보호 회로(40)는 방전용 신호선(172)을 포함하는데, 방전용 신호선(170)은 더미 데이터선(171d)에 연결되어 있으며, 수리선(61, 62)과 중첩하는 방전부(173r)와 섬형으로 이루어진 다수의 방전부(173r)를 연결하는 연결부(192r)를 포함한다. 이때, 연결부(192r)는 보호막(180)에 형성되어 있는 접촉구(182r)를 통하여 서로 이웃하는 방전부(173r)를 연결하며, 방전부(173r)는 수리선(61, 62)과 중첩되어 있는데, 방전부(173r)에 중첩하는 수리선(61, 62)의 일부는 다른 부분보다 넓은 폭으로 확장되어 있다.

한편, 더미 데이터선(171d) 및 방전부(173r)의 하부에는 선형 및 섬형의 반도체(151d, 151r) 및 저항성 접촉 부재(161d, 161r)가 형성되어 있는데, 이는 박막 트랜지스터(TFT, 도 2 및 도 3a 참조)의 반도체(151) 및 저항성 접촉층(161, 165)과 동일한 층으로 이루어진다.

또한, 방전부(172r)는 더미 데이터선(171d)과 같이 데이터선(171)과 동일한 층으로 만들어지며, 수리선(61, 62)은 게이트선(121)과 동일한 층으로 만들어지며, 연결부(192r)는 화소 전극(190, 도 3a)과 동일한 층으로 이루어진다.

한편, 연결부는 방전부와 수리선을 직접 연결할 수 있으며, 도면을 참조하여 구체적으로 설명하기로 한다.

도 6a는 본 발명의 또 다른 실시예에 따른 도 1의 정전기 방전 보호 회로 부분을 확대하여 나타낸 배치도이고, 도 6b는 도 6a의 VIb-VIb' 선을 따라 잘라 도시한 단면도이다.

도 6a 및 도 6b에서 보는 바와 같이, 본 발명의 또다른 실시예에 따른 정전기 방전 보호 회로(40)는 방전용 신호선(172)을 포함하는데, 방전용 신호선(170)은 더미 데이터선(171d)에 연결되어 있으나 수리선(61, 62)과는 중첩하지 않는 방전부(173t)와 수리선(61, 62)과 방전부(173t)를 전기적으로 연결하는연결부(192t)를 포함한다. 이때, 연결부(192t)는 보호막(180) 또는 게이트 절연막(140)에 형성되어 있는 접촉구(182t, 183t)를 통하여 수리선(61, 62)과 방전부(173t)에 연결되어 있다.

한편, 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서 박막 트랜지스터 표시판이 완성된 후에는 레이저를 조사하여 더미 데이터선(171d)으로부터 분리하는 것이 바람직하며, 정전기로 인하여 정전기 방전 보호 회로(40)를 통하여 두 수리선(61, 62)이 연결되어 있는 경우에도 이들(61, 62)을 전기적으로 분리하고, 게이트선(G1-Gn) 및 데이터선(D1-Dm)으로부터 검사선(126, 176)을 분리한다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

이상에서 설명한 바와 같이 본 발명에 따르면 박막 트랜지스터 표시판의 주변 영역에 더미 데이터선에 연결되는 정전기 방전 보호 회로를 추가함으로써 박막 트랜지스터 표시판으로 정전기가 과량으로 유입되더라도 표시 영역에까지 정전기가 전달되는 것을 방지할 수 있다.

따라서 정전기에 의한 불량을 최소화하여 고품질의 박막 트랜지스터 표시판을 제공할 수 있다.

Claims

복수의 게이트선과 복수의 데이터선, 상기 게이트선 및 상기 데이터선과 연결되어 있는 복수의 박막 트랜지스터, 상기 박막 트랜지스터와 연결되어 있는 복수의 화소 전극, 그리고 상기 화소 전극과 중첩되어 있는 복수의 유지 전극선이 구비되어 있는 표시 영역,

상기 표시 영역 밖에 위치하며, 상기 게이트선 및 상기 데이터선과 중첩하며 상기 표시 영역 둘레에 형성되어 있는 수리선, 상기 데이터선과 나란하여 상기 게이트선과 교차하는 더미 데이터선, 상기 더미 데이터선에 연결되어 있는 정전기 방전 보호 회로를 포함하는 주변 영역

을 포함하고,

상기 정전기 방전 보호 회로는 상기 더미 데이터선과 연결되어 있으며, 상기 수리선과 연결되어 있거나 중첩하는 방전용 신호선을 포함하는

박막 트랜지스터 표시판.
제1항에서,

상기 방전용 신호선은 상기 더미 데이터선에 연결되어 있는 연결부와 상기 연결부로부터 연장되어 있으며, 상기 수리선과 중첩되어 있는 방전부를 포함하는 박막 트랜지스터 표시판.
제2항에서,

상기 더미 데이터선, 상기 연결부 및 방전부는 상기 데이터선과 동일한 층으로 이루어진 박막 트랜지스터 표시판.
제1항에서,

상기 방전용 신호선은 상기 더미 데이터선에 연결되어 있는 연결부와 상기 연결부를 통하여 상기 더미 데이터선에 연결되어 있으며 상기 수리선과 중첩되어 있는 방전부를 포함하는 박막 트랜지스터 표시판.
제4항에서,

상기 연결부는 상기 화소 전극과 동일한 층으로 이루어져 있으며, 상기 방전부는 상기 데이터선과 동일한 층으로 이루어진 박막 트랜지스터 표시판.
제5항에서,

상기 방전부를 다수의 섬형으로 이루어져 있으며, 상기 연결부는 다수의 상기 연결부를 연결하는 박막 트랜지스터 표시판.
제1항에서,

상기 방전용 신호선은 상기 더미 데이터선에 연결되어 있는 방전부와 상기 방전부와 상기 수리선을 연결하는 연결부를 포함하는 박막 트랜지스터 표시판.
제7항에서,

상기 연결부는 화소 전극과 동일한 층으로 이루어지며, 상기 방전부는 상기 데이터선과 동일한 층으로 이루어진 박막 트랜지스터 표시판.
제1항에서,

상기 주변 영역의 가장자리를 따라 형성되는 가드링을 더 포함하는 박막 트랜지스터 표시판.