KR20150047966A - 정전기 방전 회로를 포함하는 표시 장치 - Google Patents

정전기 방전 회로를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20150047966A
KR20150047966A KR1020130128083A KR20130128083A KR20150047966A KR 20150047966 A KR20150047966 A KR 20150047966A KR 1020130128083 A KR1020130128083 A KR 1020130128083A KR 20130128083 A KR20130128083 A KR 20130128083A KR 20150047966 A KR20150047966 A KR 20150047966A
Authority
KR
South Korea
Prior art keywords
line
electrostatic discharge
shorting
signal
display device
Prior art date
Application number
KR1020130128083A
Other languages
English (en)
Other versions
KR102145390B1 (ko
Inventor
윤여건
정형기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130128083A priority Critical patent/KR102145390B1/ko
Priority to US14/264,870 priority patent/US9761578B2/en
Publication of KR20150047966A publication Critical patent/KR20150047966A/ko
Priority to US15/672,746 priority patent/US10256226B2/en
Application granted granted Critical
Publication of KR102145390B1 publication Critical patent/KR102145390B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

본 발명은 정전기 방전 회로를 포함하는 표시 장치에 관한 것이다. 본 발명의 한 실시예에 따른 표시 장치는 복수의 화소를 포함하는 표시 영역 및 상기 표시 영역 주변의 주변 영역을 포함하는 박막 트랜지스터 표시판, 상기 주변 영역에 위치하는 신호 배선, 그리고 상기 주변 영역에 위치하고 상기 신호 배선과 연결되어 있는 정전기 방전 회로부를 포함하고, 상기 정전기 방전 회로부는 상기 신호 배선의 일부로서 동일한 층에 위치하며 이격 공간을 사이에 두고 마주하는 제1 부분 및 제2 부분, 그리고 상기 제1 부분 및 상기 제2 부분과 다른 층에 위치하며 상기 제1 부분 및 상기 제2 부분을 전기적으로 연결하는 연결 부재를 포함한다.

Description

정전기 방전 회로를 포함하는 표시 장치{DISPLAY DEVICE INCLUDING ELECTROSTATIC DISCHARGE CIRCUIT}
본 발명은 정전기 방전 회로를 포함하는 표시 장치에 관한 것이다.
표시 장치는 영상을 표시하는 표시판과 표시판을 구동하기 위한 여러 구동 장치를 포함한다.
표시판은 복수의 화소와 이와 연결된 복수의 표시 신호선을 포함한다. 표시 신호선은 게이트 신호를 전달하는 게이트선과 데이터 신호를 전달하는 데이터선을 포함한다.
각 화소는 표시 신호선과 연결되어 있는 적어도 하나의 스위칭 소자 및 이에 연결된 적어도 하나의 화소 전극, 그리고 화소 전극과 대향하며 공통 전압을 인가받는 대향 전극을 포함할 수 있다. 스위칭 소자는 적어도 하나의 박막 트랜지스터를 포함할 수 있고, 게이트선이 전달하는 게이트 신호에 따라 턴온 또는 턴오프되어 데이터선이 전달하는 데이터 전압을 선택적으로 화소 전극에 전달할 수 있다. 화소 전극은 스위칭 소자가 턴오프된 후에도 다음 데이터 전압이 인가되기 전까지 충전된 전압을 유지할 수 있도록 유지 공통 전압(Vcst)이 인가되는 유지 축전기와 연결될 수 있다.
표시판의 주변 영역에는 표시판의 구동을 위해 필요한 여러 전압을 전달하는 배선이 위치한다. 예를 들어, 표시판의 주변 영역에는 유지 공통 전압(Vcst)을 전달하는 유지 신호 배선이 위치할 수 있다.
구동 장치는 표시 신호선 중 게이트선에 게이트 온 전압과 게이트 오프 전압을 내보내어 화소의 스위칭 소자를 턴온/턴오프시키는 게이트 구동부, 그리고 표시 신호선 중 데이터선에 데이터 전압을 내보내어 턴온된 스위칭 소자를 통하여 화소에 데이터 전압을 인가하는 데이터 구동부를 포함한다.
이러한 게이트 구동부 및 데이터 구동부는 칩 형태로 이루어져 표시판에 실장되기도 하지만 표시 장치의 크기를 줄이고 생산성을 향상시키기 위해 특히 게이트 구동부를 화소의 스위칭 소자와 동일한 공정에서 함께 형성하여 표시판에 집적하기도 한다. 게이트 구동부는 실질적으로 시프트 레지스터로서 서로 연결되어 있으며 일렬로 배열되어 있는 복수의 게이트 구동 회로와 이들 게이트 구동 회로에 입력되는 각종 신호를 전달하는 배선을 포함할 수 있다. 게이트 구동 회로는 복수의 박막 트랜지스터 및 복수의 축전기를 포함할 수 있다. 게이트 구동 회로는 게이트선과 연결되어 게이트 신호를 전달한다.
표시 장치는 표시판을 제조하는 과정에서 마찰 또는 표시판의 표시 테스트(visual test)와 같은 검사 과정에서 표시판의 내부 회로로 정전기가 유입될 수 있다. 유입된 정전기는 표시판에 구비된 여러 전기 소자들을 손상시킬 수 있다. 특히 게이트 구동 회로가 표시판에 집적되어 있는 표시 장치에서 게이트 구동 회로 근처의 배선들이 교차하거나 근접해 배치되어 있는 경우 유입된 정전기가 배선 또는 박막 트랜지스터 등의 소자를 파괴할 수 있다.
본 발명이 해결하고자 하는 과제는 표시판의 주변 영역에 위치하는 배선으로 유입되는 정전기를 차단하거나 유입된 정전기를 분산시키거나 감소시켜 정전기로 인한 표시판의 주변 영역에 위치하는 배선 또는 그 주변의 전기 소자의 불량을 줄이는 것이다.
본 발명의 한 실시예에 따른 표시 장치는 복수의 화소를 포함하는 표시 영역 및 상기 표시 영역 주변의 주변 영역을 포함하는 박막 트랜지스터 표시판, 상기 주변 영역에 위치하는 신호 배선, 그리고 상기 주변 영역에 위치하고 상기 신호 배선과 연결되어 있는 정전기 방전 회로부를 포함하고, 상기 정전기 방전 회로부는 상기 신호 배선의 일부로서 동일한 층에 위치하며 이격 공간을 사이에 두고 마주하는 제1 부분 및 제2 부분, 그리고 상기 제1 부분 및 상기 제2 부분과 다른 층에 위치하며 상기 제1 부분 및 상기 제2 부분을 전기적으로 연결하는 연결 부재를 포함한다.
복수의 화소를 포함하는 표시 영역 및 상기 표시 영역 주변의 주변 영역을 포함하는 박막 트랜지스터 표시판, 상기 주변 영역에 위치하는 신호 배선, 그리고 상기 주변 영역에 위치하고 상기 신호 배선과 연결되어 있는 정전기 방전 회로부를 포함하고, 상기 정전기 방전 회로부는 상기 신호 배선과 연결되어 있는 복수의 제1 정전기 방전 다이오드, 그리고 상기 복수의 제1 정전기 방전 다이오드와 연결되어 있는 제1 단락선을 포함한다.
상기 제1 부분과 중첩하는 부분 및 상기 제2 부분과 중첩하는 부분을 포함하며, 상기 제1 부분과 상기 제2 부분 사이를 뻗는 우회로를 더 포함할 수 있다.
상기 우회로와 상기 제1 부분 및 상기 제2 부분 사이에 위치하는 제1 절연층을 더 포함할 수 있다.
상기 신호 배선과 상기 연결 부재 사이에 위치하는 제2 절연층을 더 포함하고, 상기 제2 절연층은 상기 제1 부분을 드러내는 제1 접촉 구멍 및 상기 제2 부분을 드러내는 제2 접촉 구멍을 포함할 수 있다.
상기 화소가 포함하는 스위칭 소자와 연결되어 있는 복수의 게이트선 및 복수의 데이터선을 더 포함하고, 상기 신호 배선은 상기 주변 영역에서 상기 게이트선과 절연되며 교차할 수 있다.
상기 정전기 방전 회로부는 상기 신호 배선과 연결되어 있는 복수의 제1 정전기 방전 다이오드, 그리고 상기 복수의 제1 정전기 방전 다이오드와 연결되어 있는 제1 단락선을 포함할 수 있다.
상기 화소가 포함하는 스위칭 소자와 연결되어 있는 복수의 게이트선 및 복수의 데이터선을 더 포함하고, 상기 제1 단락선은 상기 게이트선에 실질적으로 나란하게 뻗을 수 있다.
상기 복수의 제1 정전기 방전 다이오드는 상기 제1 단락선을 따라 일렬로 배열되어 있을 수 있다.
상기 정전기 방전 회로부는 상기 제1 단락선과 연결되어 있는 제2 단락선, 그리고 상기 제2 단락선과 연결되어 있는 복수의 제2 정전기 방전 다이오드를 더 포함할 수 있다.
상기 제2 단락선은 상기 제1 단락선에 실질적으로 나란하게 뻗을 수 있다.
상기 복수의 제2 정전기 방전 다이오드는 상기 제2 단락선을 따라 일렬로 배열되어 있을 수 있다.
상기 화소가 포함하는 스위칭 소자와 연결되어 있는 복수의 게이트선 및 복수의 데이터선, 상기 데이터선과 연결되어 있는 제3 정전기 방전 다이오드, 그리고 상기 제3 정전기 방전 다이오드와 연결되어 있는 제3 단락선을 더 포함할 수 있다.
상기 제2 단락선은 상기 제3 단락선과 연결되어 있을 수 있다.
본 발명의 실시예에 따르면 표시판의 주변 영역에 위치하는 배선으로 유입되는 정전기를 차단하거나 유입된 정전기를 분산시키거나 감소시켜 정전기로 인한 표시판의 주변 영역에 위치하는 배선 또는 그 주변의 전기 소자의 불량을 줄일 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 블록도이고,
도 2는 본 발명의 한 실시예에 따른 표시 장치의 한 화소의 간략한 회로도이고,
도 3은 본 발명의 한 실시예에 따른 표시 장치의 박막 트랜지스터 표시판의 한 영역의 배치도이고,
도 4는 도 3의 표시 장치의 IV-IV 선을 따라 잘라 도시한 단면도이고,
도 5는 본 발명의 한 실시예에 따른 표시 장치의 박막 트랜지스터 표시판의 한 영역의 배치도이고,
도 6 및 도 7은 각각 본 발명의 한 실시예에 따른 표시 장치가 포함하는 정전기 방전 다이오드부의 회로도이고,
도 8은 본 발명의 한 실시예에 따른 표시 장치가 포함하는 정전기 방전 다이오드부의 배치도이고,
도 9는 도 8의 표시 장치의 IX-IX 선을 따라 잘라 도시한 단면도이고,
도 10은 본 발명의 한 실시예에 따른 표시 장치의 박막 트랜지스터 표시판의 한 영역의 배치도이고,
도 11은 본 발명의 한 실시예에 따른 표시 장치가 포함하는 정전기 방전 다이오드부의 회로도이고,
도 12 및 도 13은 각각 본 발명의 한 실시예에 따른 표시 장치의 박막 트랜지스터 표시판의 한 영역의 배치도이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
먼저, 도 1 및 도 2를 참조하여 본 발명의 한 실시예에 따른 정전기 방전 회로를 포함하는 표시 장치에 대하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 표시 장치의 한 화소의 간략한 회로도이다.
도 1을 참조하면, 본 발명의 한 실시예에 따른 표시 장치는 박막 트랜지스터 표시판(thin film transistor array panel)(300) 및 이에 연결된 게이트 구동부(gate driver)(400)와 데이터 구동부(data driver)(500), 그리고 이들을 제어하는 신호 제어부(signal controller)(600)를 포함한다.
박막 트랜지스터 표시판(300)은 영상을 표시하는 영역인 표시 영역(display area)(DA)과 그 주변의 주변 영역(peripheral area)(PA)을 포함한다.
표시 영역(DA)에는 복수의 신호선(G1-Gn, D1-Dm)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)가 위치한다.
신호선(G1-Gn, D1-Dm)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1-Gn)과 데이터 신호를 전달하는 데이터선(D1-Dm)을 포함한다.
도 2를 참조하면, 한 화소(PX)는 적어도 하나의 스위칭 소자(Q) 및 이에 연결된 표시 소자(LE)와 유지 축전기(Cst)를 포함할 수 있다.
스위칭 소자(Q)는 신호선(G1-Gn, D1-Dm), 예를 들어 적어도 한 게이트선(Gi)(i=1, 2, ···, n) 및 적어도 한 데이터선(Dj)(j=1, 2, ···, m)에 연결된 적어도 하나의 박막 트랜지스터를 포함한다.
표시 소자(LE)는 스위칭 소자(Q)를 통해 데이터 전압을 인가받는 화소 전극(도시하지 않음) 및 화소 전극과 대향하며 공통 전압(Vcom)을 인가받는 대향 전극(도시하지 않음)을 포함할 수 있다. 예를 들어 액정 표시 장치의 경우 표시 소자(LE)는 화소 전극과 대향 전극을 두 단자로 하는 액정 축전기일 수 있고, 유기 발광 표시 장치의 경우 표시 소자(LE)는 유기 발광 소자일 수 있다. 화소 전극과 대향 전극 사이에는 액정층, 발광층과 같은 광전 변환 소자(도시하지 않음)가 위치할 수 있다.
유지 축전기(Cst)는 표시 소자(LE)와 연결되어 표시 소자(LE)에 충전된 데이터 전압을 나머지 프레임 동안 유지하는 것을 보조할 수 있다. 유지 축전기(Cst)의 한 단자는 표시 소자(LE)와 연결되고 나머지 한 단자는 유지 공통 전압(Vcst)을 인가받을 수 있다. 유지 축전기(Cst)는 생략될 수도 있다.
박막 트랜지스터 표시판(300)의 주변 영역(PA)에는 신호선(G1-Gn, D1-Dm)이 연장되어 있을 수 있다.
신호 제어부(600)는 게이트 제어 신호(CONT1), 데이터 제어 신호(CONT2) 및 디지털 영상 신호(DAT)를 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고, 데이터 제어 신호(CONT2) 및 디지털 영상 신호(DAT)를 데이터 구동부(500)로 내보내 게이트 구동부(400) 및 데이터 구동부(500)를 제어한다.
게이트 구동부(400)는 게이트선(G1-Gn)과 연결되어 있다. 게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가한다.
데이터 구동부(500)는 박막 트랜지스터 표시판(300)의 데이터선(D1-Dm)에 연결되어 있다. 데이터 구동부(500)는 신호 제어부(600)로부터의 데이터 제어 신호(CONT2) 및 한 행의 화소(PX)에 대한 디지털 영상 신호(DAT)를 수신하고, 각 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 신호로 변환한 다음, 이를 해당 데이터선(D1-Dm)에 인가한다.
스위칭 소자는 그와 연결된 게이트선(G1-Gn)에 게이트 온 전압(Von)이 인가되면 턴온되고, 데이터선(D1-Dm)에 인가된 데이터 신호가 턴온된 스위칭 소자를 통하여 해당 화소(PX)에 인가된다.
게이트 구동부(400), 데이터 구동부(500) 및 신호 제어부(600) 등의 구동 장치는 적어도 하나의 집적 회로 칩의 형태로 박막 트랜지스터 표시판(300)의 주변 영역(PA)에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 주변 영역(PA)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다. 이와 달리 구동 장치의 적어도 일부는 신호선(G1-Gn, D1-Dm) 및 박막 트랜지스터 따위와 함께 박막 트랜지스터 표시판(300)의 주변 영역(PA)에 집적될 수도 있다.
도 1은 게이트 구동부(400)가 박막 트랜지스터 표시판(300)의 주변 영역(PA)에 집적되어 있는 예를 도시한다. 이러한 게이트 구동부(400)는 실질적으로 시프트 레지스터로서 게이트선(G1-Gn)에 각각 연결되어 있는 복수의 구동 회로를 포함하며, 게이트 구동부(400)의 구동 회로는 화소(PX)의 스위칭 소자와 동일한 공정으로 형성되어 박막 트랜지스터 표시판(300) 위에 집적될 수 있다.
도 1에 도시한 바와 달리 표시 영역(DA)을 중심으로 양쪽의 주변 영역(PA)에 게이트 구동부(400)가 위치할 수도 있다.
도 1을 참조하면, 박막 트랜지스터 표시판(300)의 주변 영역(PA)에는 다양한 신호를 전달하는 적어도 하나의 신호 배선(STL_a, STL_b)이 위치할 수 있다. 예를 들어 신호 배선(STL_a, STL_b)은 표시 영역(DA)에 유지 공통 전압(Vcst)을 전달하는 유지 신호 배선일 수 있다. 신호 배선(STL_a, STL_b)은 데이터 구동부(500) 또는 데이터 구동부(500)가 위치하는 인쇄 회로막 또는 인쇄 회로 기판과 연결되어 유지 공통 전압을 전달받을 수 있다.
신호 배선(STL_a, STL_b)은 도 1에 도시한 바와 같이 표시 영역(DA)을 중심으로 양쪽 주변 영역(PA)에 각각 위치할 수도 있고, 두 신호 배선(STL_a, STL_b) 중 어느 하나가 생략될 수도 있다. 신호 배선(STL_a, STL_b)은 서로 연결되어 있을 수도 있다.
신호 배선(STL_a, STL_b)중 적어도 하나는 게이트 구동부(400)와 표시 영역(DA) 사이에 위치한다. 도 1에 도시한 바와 달리, 신호 배선(STL_a, STL_b)은 표시 영역(DA) 주위를 따라 연속적으로 형성되어 대략 폐곡선을 형성할 수도 있다.
신호 배선(STL_a, STL_b)은 위치에 따라 신호선(G1-Gn, D1-Dm) 중 적어도 일부와 중첩하며 교차할 수 있다.
도 1을 참조하면, 박막 트랜지스터 표시판(300)의 주변 영역(PA)에는 적어도 하나의 정전기 방전 회로부(electrostatic discharge circuit unit)(ESD)가 위치한다.
정전기 방전 회로부(ESD)는 신호 배선(STL_a, STL_b) 부근에 위치하며 신호 배선(STL_a, STL_b)과 연결되어 있다. 정전기 방전 회로부(ESD)는 신호 배선(STL_a, STL_b)를 통해 유입된 정전기를 분산시키거나 신호선(G1-Gn, D1-Dm) 등의 다른 배선 또는 박막 트랜지스터 표시판(300) 위에 집적된 구동 회로로 유입되는 것을 차단할 수 있으며, 정전기에 의해 신호선(G1-Gn, D1-Dm) 등의 다른 배선 또는 박막 트랜지스터 표시판(300) 위에 집적된 구동 회로의 여러 전기 소자가 손상되거나 불량이 생기는 것을 방지할 수 있다.
그러면, 앞에서 설명한 도면들과 함께 도 3 및 도 4를 참조하여 본 발명의 한 실시예에 따른 정전기 방전 회로부(ESD)를 포함하는 표시 장치에 대해 설명한다.
도 3은 앞에서 설명한 도 1에 도시한 표시 장치의 박막 트랜지스터 표시판의 A 영역을 확대하여 도시한 배치도이고, 도 4는 도 3의 표시 장치의 IV-IV 선을 따라 잘라 도시한 단면도이다.
도 3 및 도 4를 참조하면, 박막 트랜지스터 표시판(300)의 표시 영역(DA)에는 복수의 화소(PX), 복수의 게이트선(121) 및 복수의 데이터선(171)이 위치한다. 복수의 화소(PX)는 대체로 행렬 형태로 배열되어 있을 수 있다. 데이터선(171)은 주로 열 방향으로 뻗을 수 있고, 게이트선(121)은 주로 행 방향으로 뻗을 수 있다. 게이트선(121)과 데이터선(171)은 서로 절연되어 교차한다. 게이트선(121) 및 데이터선(171)은 박막 트랜지스터 표시판(300)의 절연 기판(110) 위에 위치한다.
박막 트랜지스터 표시판(300)의 주변 영역(PA)의 절연 기판(110) 위에는 게이트 구동부(400)에 주사 시작 신호, 게이트 클록 신호, 구동 전압 등의 구동 신호를 전달하는 구동 신호 배선(SL) 및 적어도 하나의 신호 배선(STL_a)이 위치한다. 신호 배선(STL_a)은 유지 공통 전압(Vcst)을 전달하는 유지 신호 배선일 수 있다.
신호 배선(STL_a)은 이격 공간(OP)에서 서로 이격되어 있고 물리적으로 서로 분리되어 있는 제1 부분(STL1)과 제2 부분(STL2)을 포함한다. 제1 부분(STL1)과 제2 부분(STL2)은 동일한 물질로 이루어질 수 있고, 서로 동일한 층에 위치할 수 있다. 제1 부분(STL1)의 끝 부분과 제2 부분(STL2)의 끝 부분은 이격 공간(OP)에서 서로 마주한다.
특히, 제2 부분(STL2)은 게이트 구동부(400)와 연결되는 게이트선(121)과 교차하는 부분을 포함한다.
신호 배선(STL_a)의 제1 부분(STL1)과 제2 부분(STL2) 위에는 절연층(180)이 위치한다. 절연층(180)은 무기 절연물 또는 유기 절연물 등의 절연 물질을 포함할 수 있다. 절연층(180)은 제1 부분(STL1)을 드러내는 접촉 구멍(185a) 및 제2 부분(STL2)을 드러내는 접촉 구멍(185b)을 포함한다. 두 접촉 구멍(185a, 185b) 사이에는 이격 공간(OP)이 위치한다.
절연층(180) 위에는 연결 부재(81)가 위치한다. 연결 부재(81)는 접촉 구멍(185a, 185b)에서 신호 배선(STL_a)의 제1 부분(STL1)과 제2 부분(STL2)과 물리적, 전기적으로 접촉하고 제1 부분(STL1)과 제2 부분(STL2)을 전기적으로 연결한다. 연결 부재(81)는 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 금속으로 만들어질 수 있다.
이와 같이 신호 배선(STL_a)의 일부를 신호 배선(STL_a)과 다른 층의 연결 부재(81)를 통해 브릿지(bridge) 형태로 연결하면 신호 배선(STL_a)의 저항이 높아지므로 신호 배선(STL_a)으로의 정전기 유입을 줄일 수 있다.
또한 신호 배선(STL_a)의 이격 공간(OP) 부근에서 저항이 높아지므로 신호 배선(STL_a), 특히 제1 부분(STL1)을 통해 유입된 정전기가 게이트 구동부(400)와 연결된 게이트선(121)과 교차하는 제2 부분(STL2)으로 유입되는 것을 줄일 수 있다. 따라서 정전기에 의해 제2 부분(STL2)과 게이트선(121)의 교차 영역에서 정전기성 번트(burnt) 불량이 발생하거나 게이트선(121)으로 정전기가 유입되어 게이트 구동부(400)의 전기 소자가 손상되는 것을 막을 수 있다.
이와 같이 신호 배선(STL_a)의 일부를 신호 배선(STL_a)과 다른 층의 연결 부재(81)를 통해 브릿지 형태로 연결한 부분은 정전기 유입을 줄이고, 유입된 정전기를 분산시키거나 다른 전기 소자로 유입되는 것을 차단할 수 있어 본 발명의 한 실시예에 따른 정전기 방전 회로부(ESD)에 포함된다.
본 발명의 한 실시예에 따른 정전기 방전 회로부(ESD)는 우회로(detour path)(DTL)를 더 포함할 수 있다.
도 3 및 도 4를 참조하면, 우회로(DTL)는 중첩 영역(LA1)에서 제1 부분(STL1)의 일부와 중첩하는 부분 및 중첩 영역(LA2)에서 제2 부분(STL2)의 일부와 중첩하는 부분, 그리고 두 중첩 영역(LA1, LA2) 사이를 연결하며 뻗는 배선부를 포함한다. 두 중첩 영역(LA1, LA2)는 신호 배선(STL_a)이격 공간(OP) 근처에 위치한다.
우회로(DTL)는 신호 배선(STL_a)과 다른 층에 위치하며 신호 배선(STL_a)과 절연되어 있다. 예를 들어 도 4를 참조하면, 우회로(DTL)는 신호 배선(STL_a)과 절연 기판(110) 사이에 위치하고, 우회로(DTL)와 신호 배선(STL_a) 사이에는 절연층(140)이 위치할 수 있다. 우회로(DTL)는 표시 영역(DA)의 게이트선(121)과 동일한 층에 위치할 수 있고, 이 경우 신호 배선(STL_a)은 데이터선(171)과 동일한 층에 위치할 수 있으나 이에 한정되는 것은 아니다.
우회로(DTL)는 평상시에는 신호 배선(STL_a)과 절연되어 있으나 유입된 정전기에 의해 연결 부재(81)가 손상되어 단선된 경우 중첩 영역(LA1, LA2)을 레이저 등으로 조사하여 신호 배선(STL_a)의 제1 부분(STL1)과 제2 부분(STL2)이 우회로(DTL)와 연결되도록 한다. 따라서 연결 부재(81)가 단선되더라도 우회로(DTL)를 통해 신호 배선(STL_a)의 제1 부분(STL1)과 제2 부분(STL2)이 전기적으로 연결될 수 있다.
다음, 앞에서 설명한 도면들과 함께 도 5 내지 도 9를 참조하여 본 발명의 한 실시예에 따른 정전기 방전 회로부(ESD)를 포함하는 표시 장치에 대해 설명한다.
도 5는 본 발명의 한 실시예에 따른 표시 장치의 박막 트랜지스터 표시판의 한 영역의 배치도이고, 도 6 및 도 7은 각각 본 발명의 한 실시예에 따른 표시 장치가 포함하는 정전기 방전 다이오드부의 회로도이고, 도 8은 본 발명의 한 실시예에 따른 표시 장치가 포함하는 정전기 방전 다이오드부의 배치도이고, 도 9는 도 8의 표시 장치의 IX-IX 선을 따라 잘라 도시한 단면도이다.
본 실시예에 따른 표시 장치는 앞에서 설명한 실시예와 대부분 동일하나 정전기 방전 회로부(ESD)가 정전기 방전 다이오드부를 포함할 수 있다.
도 5를 참조하면, 정전기 방전 다이오드부는 복수의 정전기 방전 다이오드(DD1, DD2) 및 이에 연결되어 있는 적어도 하나의 단락선(shorting bar)(SB1)을 포함한다.
단락선(SB1)은 대략 행 방향으로 뻗으며 복수로 마련될 경우 서로가 거의 평행하게 뻗을 수 있다. 단락선(SB1)은 박막 트랜지스터 표시판(300)의 반대쪽 주변 영역(PA)의 신호 배선(STL_b)까지 연장되어 신호 배선(STL_b)과 연결될 수도 있다. 각 단락선(SB1)에 복수의 정전기 방전 다이오드(DD1, DD20가 연결되어 있을 수 있다.
도 6을 참조하면, 본 발명의 한 실시예에 따른 정전기 방전 다이오드(DD1, DD2)는 각각 제1 방전 트랜지스터(Ta) 및 제2 방전 트랜지스터Tb)를 포함할 수 있다.
제1 방전 트랜지스터(Ta)의 제어 단자 및 입력 단자는 신호 배선(STL_a)과 연결되어 있고, 출력 단자는 단락선(SB1)에 연결되어 있다. 제2 방전 트랜지스터(Tb)의 입력 단자는 신호 배선(STL_a)과 연결되어 있고, 제어 단자 및 출력 단자는 단락선(SB1)과 연결되어 있다.
신호 배선(STL_a)으로 정전기가 외부로부터 유입되면서 정전기 방전 다이오드(DD1, DD2)가 포함하는 제1 방전 트랜지스터(Ta)에 문턱 전압 이상의 전압이 가해지면 제1 방전 트랜지스터(Ta)가 턴온되고 정전기는 제1 방전 트랜지스터(Ta)를 통해 단락선(SB1)으로 전달되어 분산될 수 있다. 단락선(SB1)으로 전달된 정전기가 누적되면 단락선(SB1)과 연결된 다른 정전기 방전 다이오드(DD1, DD2)의 제2 방전 트랜지스터(Tb)를 턴온시킬 수 있고, 누적된 정전기는 턴온된 제2 방전 트랜지스터(Tb)를 통해 신호 배선(STL_a)의 다른 부분으로 분산될 수 있다.
이와 같이 본 발명의 한 실시예에 따르면 신호 배선(STL_a)으로 정전기가 유입되더라도 정전기 방전 다이오드부를 통해 정전기가 분산되거나 흡수되어 신호 배선(STL_a)과 게이트선(121)의 교차 영역에서의 번트(burnt) 불량이 발생하는 것을 막을 수 있고, 게이트 구동부(400)의 구동 회로로의 정전기 유입을 차단할 수 있다. 또한 박막 트랜지스터 표시판(300)의 주된 전기 소자가 정전기에 의해 파괴되기 전에 정전기 방전 다이오드(DD1, DD2)가 먼저 파괴되어 주된 회로를 보호할 수 있다.
정전기 방전 다이오드(DD1, DD2)의 수는 정전기 분산 효과를 높이기 위해 적절히 조절될 수 있다. 특히 정전기 방전 다이오드(DD2)는 신호 배선(STL_a)을 따라 행 방향으로 복수 개 일렬로 나열되어 공간을 잘 활용하면서 정전기 분산 효과를 더욱 높일 수 있다.
도 5 및 도 7을 참조하면, 본 실시예에 따른 정전기 방전 다이오드부는 데이터선(171)과 연결되어 있는 복수의 정전기 방전 다이오드(DD3) 및 이에 연결되어 있는 적어도 하나의 단락선(SB2)을 더 포함할 수 있다.
단락선(SB2)은 대략 행 방향으로 뻗으며 복수로 마련될 경우 서로가 거의 평행하게 뻗을 수 있다.
도 7을 참조하면, 본 발명의 한 실시예에 따른 정전기 방전 다이오드(DD3)는 정전기 방전 다이오드(DD1, DD2)와 동일한 구조를 가질 수 있다. 구체적으로, 정전기 방전 다이오드(DD3)는 각각 제1 방전 트랜지스터(Ta) 및 제2 방전 트랜지스터Tb)를 포함할 수 있다.
제1 방전 트랜지스터(Ta)의 제어 단자 및 입력 단자는 데이터선(171)과 연결되어 있고, 출력 단자는 단락선(SB2)에 연결되어 있다. 제2 방전 트랜지스터(Tb)의 입력 단자는 데이터선(171)과 연결되어 있고, 제어 단자 및 출력 단자는 단락선(SB2)과 연결되어 있다.
데이터선(171)으로 정전기가 외부로부터 유입되면서 데이터선(171)과 연결된 정전기 방전 다이오드(DD3)가 포함하는 제1 방전 트랜지스터(Ta)에 문턱 전압 이상의 전압이 가해지면 제1 방전 트랜지스터(Ta)가 턴온되고 정전기는 제1 방전 트랜지스터(Ta)를 통해 단락선(SB2)으로 전달되어 분산될 수 있다. 단락선(SB2)으로 전달된 정전기는 누적되면 단락선(SB2)과 연결된 다른 데이터선(171)에 연결된 제2 방전 트랜지스터(Tb)를 턴온시킬 수 있고, 정전기는 턴온된 제2 방전 트랜지스터(Tb)를 통해 다른 데이터선(171)으로 분산될 수 있다.
이와 같이 본 발명의 한 실시예에 따르면 데이터선(171)으로 정전기가 유입되더라도 정전기 방전 다이오드(DD3)를 통해 정전기가 분산되거나 흡수되어 데이터선(171)을 정전기로부터 보호할 수 있고, 표시 영역(DA)으로 정전기가 유입되는 것을 막을 수 있다. 또한 데이터선(171) 또는 이에 연결된 전기 소자가 정전기에 의해 파괴되기 전에 정전기 방전 다이오드(DD3)가 먼저 파괴되어 데이터선(171) 또는 이에 연결된 전기 소자를 보호할 수 있다.
본 발명의 한 실시예에 따르면, 단락선(SB1)과 정전기 방전 다이오드(DD2)는 단락선(SB2) 또는 정전기 방전 다이오드(DD3)와 연결되어 있지 않으므로 신호 배선(STL_a)을 통해 유입된 정전기에 의해 정전기 방전 다이오드(DD3)가 번트(burnt)되거나 데이터선(171)으로 정전기가 유입되지 않는다. 따라서 영상을 표시할 때 데이터선(171)을 통한 신호 누설이 생기지 않아 세로줄과 같은 얼룩이 시인되지 않고, 데이터선(171)과 연결된 박막 트랜지스터 등의 정전기에 의한 손상을 방지할 수 있다.
그러면, 정전기 방전 다이오드(DD1, DD2)의 구체적인 구조의 예에 대해 도 8 및 도 9를 참조하여 설명한다.
도 8 및 도 9를 참고하면, 절연 기판(110) 위에 복수의 방전 제어 전극(12) 및, 적어도 하나의 단락선(SB1)을 포함하는 복수의 게이트 도전체(gate conductor)가 위치한다. 방전 제어 전극(12)은 단락선(SB1)과 분리되어 있다.
게이트 도전체 위에는 질화규소 또는 산화규소 따위로 만들어질 수 있는 절연층(140)이 위치한다.
절연층(140) 위에는 제1 반도체(54a) 및 제2 반도체(54b)가 위치한다. 제1 반도체(54a)는 방전 제어 전극(12) 위에 위치하고, 제2 반도체(54b)는 단락선(SB1) 위에 위치한다. 제1 및 제2 반도체(54a, 54b)는 비정질 규소, 다결정 규소, 산화물 반도체 등으로 만들어질 수 있다.
제1 반도체(54a) 위에는 한 쌍의 저항성 접촉 부재(ohmic contact)(63a, 65)가 위치할 수 있고, 제2 반도체(54b) 위에도 한 쌍의 저항성 접촉 부재(도시하지 않음)이 위치할 수 있다. 저항성 접촉 부재(63a, 65)는 인(P) 따위의 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위로 만들어질 수 있다.
저항성 접촉 부재(63a, 65) 및 절연층(140) 위에는 신호 배선(STL_a) 및 제1 드레인 전극(75)이 위치한다.
신호 배선(STL_a)은 유지 공통 전압(Vcst)을 전달할 수 있고, 주로 행 방향으로 뻗을 수 있다. 신호 배선(STL_a)은 방전 제어 전극(12)을 향하여 뻗은 제1 입력 전극(73a), 그리고 단락선(SB1)을 따라 뻗은 적어도 하나의 제2 입력 전극(73b)을 포함한다.
제1 드레인 전극(75)은 신호 배선(STL_a)과 분리되어 있다. 제1 드레인 전극(75)의 양 끝은 제1 및 제2 입력 전극(73a, 73b)과 제1 및 제2 반도체(54a, 54b)를 중심으로 각각 마주한다.
방전 제어 전극(12), 제1 입력 전극(73a) 및 제1 드레인 전극(75)은 제1 반도체(54a)와 함께 제1 방전 트랜지스터(Ta)를 이루고, 단락선(SB1), 제2 입력 전극(73b) 및 제1 드레인 전극(75)은 제2 반도체(54b)와 함께 제2 방전 트랜지스터(Tb)를 이룬다.
신호 배선(STL_a)과 제1 드레인 전극(75) 위에는 절연층(180)이 위치한다.
절연층(140, 180)에는 신호 배선(STL_a) 및 방전 제어 전극(12)을 각각 드러내는 접촉 구멍(contact hole)(85a), 그리고 제1 드레인 전극(75) 및 단락선(SB1)을 각각 드러내는 접촉 구멍(85b)이 형성되어 있다.
절연층(180) 위에는 복수의 연결 부재(80a, 80b)가 위치한다. 연결 부재(80a)는 접촉 구멍(85a)을 통하여 신호 배선(STL_a) 및 방전 제어 전극(12)을 전기적으로 연결하고, 연결 부재(80b)는 접촉 구멍(85b)을 통하여 제1 드레인 전극(75) 및 단락선(SB1)을 전기적으로 연결한다.
도시하지 않았으나, 정전기 방전 다이오드(DD3)의 구조도 도 8 및 도 9에 도시한 정전기 방전 다이오드(DD1, DD2)의 구조와 동일할 수 있다.
다음, 앞에서 설명한 도면들과 함께 도 10 및 도 11을 참조하여 본 발명의 한 실시예에 따른 정전기 방전 회로부(ESD)를 포함하는 표시 장치에 대해 설명한다.
도 10은 본 발명의 한 실시예에 따른 표시 장치의 박막 트랜지스터 표시판의 한 영역의 배치도이고, 도 11은 본 발명의 한 실시예에 따른 표시 장치가 포함하는 정전기 방전 다이오드부의 회로도이다.
본 실시예에 따른 표시 장치는 앞에서 설명한 도 5 내지 도 9에 도시한 실시예와 대부분 동일하나 정전기 방전 회로부(ESD)가 정전기 분산 효과를 높이기 위해 복수의 정전기 방전 다이오드(DD4) 및 이에 연결되어 있는 적어도 하나의 단락선(SB3, SB4)을 더 포함할 수 있다.
단락선(SB3, SB4)은 대략 행 방향으로 뻗을 수 있고, 단락선(SB1)에 대략 나란하게 뻗을 수 있다. 단락선(SB3, SB4)는 정전기 분산 효과를 높이기 위해 복수 개로 마련될 수 있다. 단락선(SB3)은 단락선(SB1)과 연결되어 있고, 단락선(SB4)는 단락선(SB1)과 직접 연결되어 있지는 않다.
단락선(SB3) 및 단락선(SB4) 중 적어도 하나는 박막 트랜지스터 표시판(300)의 반대쪽 주변 영역(PA)의 신호 배선(STL_b)까지 연장되어 신호 배선(STL_b) 또는 신호 배선(STL_b)과 연결된 정전기 방전 다이오드(DD1)와 연결될 수도 있다.
각 단락선(SB3)에는 복수의 정전기 방전 다이오드(DD4)가 연결되어 있을 수 있고, 한 단락선(SB3)에 연결된 복수의 정전기 방전 다이오드(DD4)는 하나의 단락선(SB4)과 연결될 수 있다. 한 단락선(SB3)에 연결된 복수의 정전기 방전 다이오드(DD4)는 행 방향으로 배열되어 있을 수 있다.
도 11을 참조하면, 본 발명의 한 실시예에 따른 정전기 방전 다이오드(DD4)는 앞에서 설명한 정전기 방전 다이오드(DD1, DD2)와 동일한 구조를 가질 수 있다. 구체적으로, 정전기 방전 다이오드(DD4)는 각각 제1 방전 트랜지스터(Ta) 및 제2 방전 트랜지스터Tb)를 포함할 수 있다.
제1 방전 트랜지스터(Ta)의 제어 단자 및 입력 단자는 단락선(SB4)과 연결되어 있고, 출력 단자는 단락선(SB3)에 연결되어 있다. 제2 방전 트랜지스터(Tb)의 입력 단자는 단락선(SB4)과 연결되어 있고, 제어 단자 및 출력 단자는 단락선(SB3)과 연결되어 있다.
신호 배선(STL_a)으로 유입된 정전기가 정전기 방전 다이오드(DD1, DD2)를 통해 단락선(SB1)으로 유입되면, 단락선(SB1)과 연결된 단락선(SB3)으로 정전기가 유입될 수 있다. 단락선(SB3)으로 유입된 정전기에 의해 정전기 방전 다이오드(DD4)가 포함하는 제2 방전 트랜지스터(Tb)가 문턱 전압 이상의 전압을 받게 되면 턴온되고 정전기는 제2 방전 트랜지스터(Tb)를 통해 단락선(SB4)으로 전달되어 분산될 수 있다. 단락선(SB4)으로 전달된 정전기는 누적되면 다른 정전기 방전 다이오드(DD4)의 제1 방전 트랜지스터(Ta)를 턴온시킬 수 있다.
정전기 방전 다이오드(DD4)의 구조도 앞에서 설명한 도 8 및 도 9에 도시한 정전기 방전 다이오드(DD1, DD2)의 구조와 동일할 수 있다.
이와 같이 본 발명의 한 실시예에 따르면 신호 배선(STL_a)으로 정전기가 유입되더라도 정전기 방전 다이오드(DD1, DD2, DD4) 등을 통해 정전기가 분산되거나 흡수되어 신호 배선(STL_a)과 게이트선(121)의 교차 영역에서의 번트(burnt) 불량이 발생하는 것을 막을 수 있고, 게이트 구동부(400)의 구동 회로로의 정전기 유입을 차단할 수 있다. 또한 박막 트랜지스터 표시판(300)의 주된 전기 소자가 정전기에 의해 파괴되기 전에 정전기 방전 다이오드(DD1, DD2)와 함께 정전기 방전 다이오드(DD4)가 먼저 파괴되어 주된 회로를 보호할 수 있다.
다음, 앞에서 설명한 도면들과 함께 도 12를 참조하여 본 발명의 한 실시예에 따른 정전기 방전 회로부(ESD)를 포함하는 표시 장치에 대해 설명한다.
도 12는 본 발명의 한 실시예에 따른 표시 장치의 박막 트랜지스터 표시판의 한 영역의 배치도이다.
본 실시예에 따른 표시 장치는 앞에서 설명한 도 10 및 도 11에 도시한 실시예와 대부분 동일하나 정전기 방전 다이오드(DD4)와 연결된 단락선(SB3)이 정전기 방전 다이오드(DD3)와 연결된 단락선(SB2)과 연결될 수 있다. 이에 따라 정전기 방전 다이오드(DD3, DD4)에 의한 정전기 분산 능력을 더욱 향상시킬 수 있다.
다음, 앞에서 설명한 도면들과 함께 도 13을 참조하여 본 발명의 한 실시예에 따른 정전기 방전 회로부(ESD)를 포함하는 표시 장치에 대해 설명한다.
도 13은 본 발명의 한 실시예에 따른 표시 장치의 박막 트랜지스터 표시판의 한 영역의 배치도이다.
본 발명의 한 실시예에 따른 표시 장치는 앞에서 설명한 도 3 내지 도 12에 도시한 여러 실시예 중 적어도 두 실시예의 특징을 동시에 포함할 수 있다. 도 13은 본 발명의 한 실시예에 따른 표시 장치의 정전기 방전 회로부(ESD)가 앞에서 설명한 도 3 내지 도 11에 도시한 실시예들의 여러 특징을 동시에 포함하는 예를 도시한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
80a, 80b, 81: 연결 부재
85a, 85b, 185a, 185b: 접촉 구멍
110: 절연 기판
121: 게이트선
140, 180: 절연층
171: 데이터선
300: 박막 트랜지스터 표시판
400: 게이트 구동부
500: 데이터 구동부
600: 신호 제어부
DA: 표시 영역
DD1, DD2, DD3, DD4: 정전기 방전 다이오드
DTL: 우회로
ESD: 정전기 방전 회로부
SB1, SB2, SB3, SB4: 단락선
STL_a, STL_b: 신호 배선

Claims (20)

  1. 복수의 화소를 포함하는 표시 영역 및 상기 표시 영역 주변의 주변 영역을 포함하는 박막 트랜지스터 표시판,
    상기 주변 영역에 위치하는 신호 배선, 그리고
    상기 주변 영역에 위치하고 상기 신호 배선과 연결되어 있는 정전기 방전 회로부
    를 포함하고,
    상기 정전기 방전 회로부는
    상기 신호 배선의 일부로서 동일한 층에 위치하며 이격 공간을 사이에 두고 마주하는 제1 부분 및 제2 부분, 그리고
    상기 제1 부분 및 상기 제2 부분과 다른 층에 위치하며 상기 제1 부분 및 상기 제2 부분을 전기적으로 연결하는 연결 부재를 포함하는
    표시 장치.
  2. 제1항에서,
    상기 제1 부분과 중첩하는 부분 및 상기 제2 부분과 중첩하는 부분을 포함하며, 상기 제1 부분과 상기 제2 부분 사이를 뻗는 우회로를 더 포함하는 표시 장치.
  3. 제2항에서,
    상기 우회로와 상기 제1 부분 및 상기 제2 부분 사이에 위치하는 제1 절연층을 더 포함하는 표시 장치.
  4. 제3항에서,
    상기 신호 배선과 상기 연결 부재 사이에 위치하는 제2 절연층을 더 포함하고,
    상기 제2 절연층은 상기 제1 부분을 드러내는 제1 접촉 구멍 및 상기 제2 부분을 드러내는 제2 접촉 구멍을 포함하는
    표시 장치.
  5. 제4항에서,
    상기 화소가 포함하는 스위칭 소자와 연결되어 있는 복수의 게이트선 및 복수의 데이터선을 더 포함하고,
    상기 신호 배선은 상기 주변 영역에서 상기 게이트선과 절연되며 교차하는
    표시 장치.
  6. 제1항에서,
    상기 정전기 방전 회로부는
    상기 신호 배선과 연결되어 있는 복수의 제1 정전기 방전 다이오드, 그리고
    상기 복수의 제1 정전기 방전 다이오드와 연결되어 있는 제1 단락선
    을 포함하는 표시 장치.
  7. 제6항에서,
    상기 화소가 포함하는 스위칭 소자와 연결되어 있는 복수의 게이트선 및 복수의 데이터선을 더 포함하고,
    상기 제1 단락선은 상기 게이트선에 실질적으로 나란하게 뻗는
    표시 장치.
  8. 제7항에서,
    상기 복수의 제1 정전기 방전 다이오드는 상기 제1 단락선을 따라 일렬로 배열되어 있는 표시 장치.
  9. 제6항에서,
    상기 정전기 방전 회로부는
    상기 제1 단락선과 연결되어 있는 제2 단락선, 그리고
    상기 제2 단락선과 연결되어 있는 복수의 제2 정전기 방전 다이오드
    를 더 포함하는 표시 장치.
  10. 제9항에서,
    상기 제2 단락선은 상기 제1 단락선에 실질적으로 나란하게 뻗는 표시 장치.
  11. 제10항에서,
    상기 복수의 제2 정전기 방전 다이오드는 상기 제2 단락선을 따라 일렬로 배열되어 있는 표시 장치.
  12. 제11항에서,
    상기 화소가 포함하는 스위칭 소자와 연결되어 있는 복수의 게이트선 및 복수의 데이터선,
    상기 데이터선과 연결되어 있는 제3 정전기 방전 다이오드, 그리고
    상기 제3 정전기 방전 다이오드와 연결되어 있는 제3 단락선
    를 더 포함하는 표시 장치.
  13. 제12항에서,
    상기 제2 단락선은 상기 제3 단락선과 연결되어 있는 표시 장치.
  14. 복수의 화소를 포함하는 표시 영역 및 상기 표시 영역 주변의 주변 영역을 포함하는 박막 트랜지스터 표시판,
    상기 주변 영역에 위치하는 신호 배선, 그리고
    상기 주변 영역에 위치하고 상기 신호 배선과 연결되어 있는 정전기 방전 회로부
    를 포함하고,
    상기 정전기 방전 회로부는
    상기 신호 배선과 연결되어 있는 복수의 제1 정전기 방전 다이오드, 그리고
    상기 복수의 제1 정전기 방전 다이오드와 연결되어 있는 제1 단락선
    을 포함하는 표시 장치.
  15. 제14항에서,
    상기 화소가 포함하는 스위칭 소자와 연결되어 있는 복수의 게이트선 및 복수의 데이터선을 더 포함하고,
    상기 제1 단락선은 상기 게이트선에 실질적으로 나란하게 뻗는
    표시 장치.
  16. 제15항에서,
    상기 복수의 제1 정전기 방전 다이오드는 상기 제1 단락선을 따라 일렬로 배열되어 있는 표시 장치.
  17. 제1항에서,
    상기 정전기 방전 회로부는
    상기 제1 단락선과 연결되어 있는 제2 단락선, 그리고
    상기 제2 단락선과 연결되어 있는 복수의 제2 정전기 방전 다이오드
    를 더 포함하는 표시 장치.
  18. 제17항에서,
    상기 제2 단락선은 상기 제1 단락선에 실질적으로 나란하게 뻗는 표시 장치.
  19. 제18항에서,
    상기 복수의 제2 정전기 방전 다이오드는 상기 제2 단락선을 따라 일렬로 배열되어 있는 표시 장치.
  20. 제19항에서,
    상기 화소가 포함하는 스위칭 소자와 연결되어 있는 복수의 게이트선 및 복수의 데이터선,
    상기 데이터선과 연결되어 있는 제3 정전기 방전 다이오드, 그리고
    상기 제3 정전기 방전 다이오드와 연결되어 있는 제3 단락선
    를 더 포함하고,
    상기 제2 단락선은 상기 제3 단락선과 연결되어 있는
    표시 장치.
KR1020130128083A 2013-10-25 2013-10-25 정전기 방전 회로를 포함하는 표시 장치 KR102145390B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130128083A KR102145390B1 (ko) 2013-10-25 2013-10-25 정전기 방전 회로를 포함하는 표시 장치
US14/264,870 US9761578B2 (en) 2013-10-25 2014-04-29 Display device including electrostatic discharge circuit
US15/672,746 US10256226B2 (en) 2013-10-25 2017-08-09 Display device including electrostatic discharge circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130128083A KR102145390B1 (ko) 2013-10-25 2013-10-25 정전기 방전 회로를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20150047966A true KR20150047966A (ko) 2015-05-06
KR102145390B1 KR102145390B1 (ko) 2020-08-19

Family

ID=52994392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130128083A KR102145390B1 (ko) 2013-10-25 2013-10-25 정전기 방전 회로를 포함하는 표시 장치

Country Status (2)

Country Link
US (2) US9761578B2 (ko)
KR (1) KR102145390B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170079570A (ko) * 2015-12-30 2017-07-10 엘지디스플레이 주식회사 어레이기판과 이를 포함하는 표시장치
KR20170109118A (ko) * 2016-03-17 2017-09-28 삼성디스플레이 주식회사 정전기 방전 회로를 갖는 표시 장치, 및 이의 제조 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102173801B1 (ko) * 2012-07-12 2020-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치의 제작 방법
CN104218042B (zh) * 2014-09-02 2017-06-09 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、显示装置
KR102315889B1 (ko) * 2015-04-14 2021-10-21 삼성디스플레이 주식회사 표시 패널
CN104820321B (zh) * 2015-05-08 2020-04-24 厦门天马微电子有限公司 一种阵列基板和显示面板
CN105185332B (zh) * 2015-09-08 2018-01-09 深圳市华星光电技术有限公司 液晶显示面板及其驱动电路、制造方法
CN106710541A (zh) * 2015-11-17 2017-05-24 南京瀚宇彩欣科技有限责任公司 液晶显示装置
JP2017103408A (ja) 2015-12-04 2017-06-08 株式会社ジャパンディスプレイ 表示装置
KR102526110B1 (ko) * 2016-04-12 2023-04-27 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102627331B1 (ko) 2018-08-09 2024-01-22 삼성전자주식회사 과전압 방지 소자를 포함하는 인쇄 회로 기판 및 이를 포함하는 전자 장치
CN109192120B (zh) * 2018-09-27 2022-03-15 武汉天马微电子有限公司 一种显示面板及显示装置
CN109346463B (zh) * 2018-10-10 2020-11-03 深圳市华星光电半导体显示技术有限公司 具有静电防护的显示面板及其制造方法
CN208904019U (zh) * 2018-11-22 2019-05-24 京东方科技集团股份有限公司 显示基板、静电放电保护电路和显示装置
CN109727972B (zh) * 2019-01-02 2020-12-18 京东方科技集团股份有限公司 显示母板及其制备方法、显示基板及显示装置
CN110148592B (zh) 2019-05-21 2020-12-11 上海天马有机发光显示技术有限公司 一种显示面板、包含其的显示装置
CN110930921B (zh) * 2019-11-25 2021-05-07 深圳市华星光电半导体显示技术有限公司 一种goa电路及包含所述goa电路的显示面板
CN111463201B (zh) * 2020-04-13 2023-03-24 深圳市华星光电半导体显示技术有限公司 显示面板
KR20220026172A (ko) * 2020-08-25 2022-03-04 엘지디스플레이 주식회사 디스플레이 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980080705A (ko) * 1997-03-26 1998-11-25 쯔지하루오 표시 패널
KR20050006532A (ko) * 2003-07-09 2005-01-17 삼성전자주식회사 박막 트랜지스터 표시판
KR20080053977A (ko) * 2006-12-12 2008-06-17 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4214946B2 (ja) 2004-04-20 2009-01-28 セイコーエプソン株式会社 電気光学装置および電子機器
TWI304146B (en) * 2005-08-08 2008-12-11 Au Optronics Corp Active matrix substrate and method of repairing thereof
US7470942B2 (en) * 2005-09-07 2008-12-30 Chunghwa Picture Tube., Ltd. Thin film transistor array and electrostatic discharge protective device thereof
JP4823312B2 (ja) 2006-08-02 2011-11-24 シャープ株式会社 アクティブマトリクス基板およびそれを備えた表示装置
US7920219B2 (en) 2006-10-30 2011-04-05 Samsung Electronics Co., Ltd. Liquid crystal display device and method of manufacturing the same
KR101443374B1 (ko) 2007-10-23 2014-09-30 엘지디스플레이 주식회사 정전기 방지 회로 및 이를 구비한 액정표시장치
JP4938735B2 (ja) 2008-09-02 2012-05-23 大林精工株式会社 横電界方式液晶表示装置の製造方法
KR101605391B1 (ko) 2009-03-05 2016-03-23 삼성디스플레이 주식회사 게이트 구동 장치 및 이를 포함하는 표시 장치
KR101587936B1 (ko) * 2009-10-26 2016-01-25 삼성디스플레이 주식회사 표시 장치용 모기판 및 이의 제조 방법
KR101635858B1 (ko) 2010-03-23 2016-07-05 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980080705A (ko) * 1997-03-26 1998-11-25 쯔지하루오 표시 패널
KR20050006532A (ko) * 2003-07-09 2005-01-17 삼성전자주식회사 박막 트랜지스터 표시판
KR20080053977A (ko) * 2006-12-12 2008-06-17 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170079570A (ko) * 2015-12-30 2017-07-10 엘지디스플레이 주식회사 어레이기판과 이를 포함하는 표시장치
KR20170109118A (ko) * 2016-03-17 2017-09-28 삼성디스플레이 주식회사 정전기 방전 회로를 갖는 표시 장치, 및 이의 제조 방법

Also Published As

Publication number Publication date
US10256226B2 (en) 2019-04-09
US20150115271A1 (en) 2015-04-30
US9761578B2 (en) 2017-09-12
KR102145390B1 (ko) 2020-08-19
US20170338220A1 (en) 2017-11-23

Similar Documents

Publication Publication Date Title
KR102145390B1 (ko) 정전기 방전 회로를 포함하는 표시 장치
JP5518898B2 (ja) 液晶表示装置
KR101229881B1 (ko) 어레이 기판 및 이를 구비한 표시 장치
KR100864501B1 (ko) 액정 표시 장치
US20080029784A1 (en) Thin film transistor array panel for a display
KR101542395B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US8686980B2 (en) Array substrate and liquid crystal display panel
JP2007316104A (ja) 表示装置
KR20070027917A (ko) 액정표시장치용 박막 트랜지스터 기판 및 이를 구비하는액정표시장치
KR101157973B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
CN105280131A (zh) 显示装置
KR20050024948A (ko) 박막 트랜지스터 표시판
JP2006308803A (ja) 液晶表示装置
JP2008064961A (ja) 配線構造、及び表示装置
CN113406830B (zh) 一种阵列基板、液晶显示面板及显示装置
KR20120096256A (ko) 표시장치
CN113534551B (zh) 一种显示基板和显示面板
JP2008216997A (ja) 液晶表示装置
JP2002099224A (ja) 表示装置用電極基板及びその検査方法
KR20070080143A (ko) 액정표시장치
KR102347412B1 (ko) 표시장치용 표시패널 및 표시패널 검사 방법
KR20160092592A (ko) 표시 기판
JP2007316105A (ja) 表示装置
KR101328810B1 (ko) 액정표시장치 및 그 제조방법
KR101241759B1 (ko) 어레이 기판 및 이를 구비한 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant