CN111463201B - 显示面板 - Google Patents

显示面板 Download PDF

Info

Publication number
CN111463201B
CN111463201B CN202010285536.8A CN202010285536A CN111463201B CN 111463201 B CN111463201 B CN 111463201B CN 202010285536 A CN202010285536 A CN 202010285536A CN 111463201 B CN111463201 B CN 111463201B
Authority
CN
China
Prior art keywords
electrically connected
conductive film
display panel
electrode end
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010285536.8A
Other languages
English (en)
Other versions
CN111463201A (zh
Inventor
罗丽莎
彭邦银
金一坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010285536.8A priority Critical patent/CN111463201B/zh
Publication of CN111463201A publication Critical patent/CN111463201A/zh
Application granted granted Critical
Publication of CN111463201B publication Critical patent/CN111463201B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请提供一种显示面板，包括静电防护电路，第一薄膜晶体管包括第一栅极、第一输入电极端和第一输出电极端；第二薄膜晶体管包括第二栅极、第二输入电极端和第二输出电极端，第二栅极分别与静电防护走线和第二输入电极端电连接，第二输入电极端与第一输出电极端电连接，第二输出电极端与所述第一输入电极端电连接；连接线分别与第一输入电极端和第二输出电极端电连接；第一导电膜的一端通过至少两个第一过孔与连接线电连接，第一导电膜的另一端通过至少一个第二过孔与第一栅极电连接；连接线的延伸方向与第一过孔的排列方向交叉设置。本申请将第一过孔进行非竖向排列来节省竖向的空间，降低静电防护电路发生炸伤的几率。

Description

显示面板
技术领域
本申请涉及一种显示技术，特别涉及一种显示面板。
背景技术
目前8K显示面板普遍需求极窄边框，这类产品留给ESD(Electro-staticdischarge，防静电)环设计空间较小，且像素宽度较小，又需要保持每个ESD环的横向间距，因此ESD环只能设计为上下沟道结构。
目前产品现有的ESD环的过孔设计为竖条状，这样设计使ESD环的横向宽度很小，节省空间。
然而，这种竖排孔在宽度方向的过孔数仅能设计一个，导致过孔阻抗较大，且覆盖过孔的氧化铟锡膜片的宽度较小，上下沟道结构处的栅极与栅极之间的间距也相应较小，因此当通过的电流较大时，容易引起ESD炸伤。
发明内容
本申请实施例提供一种显示面板，以解决现有的显示面板中的ESD环容易引起炸伤的技术问题。
本申请实施例提供一种显示面板，包括阵列基板，其特征在于，所述阵列基板包括多个静电防护电路，所述静电防护电路包括：
静电防护走线；
第一薄膜晶体管，所述第一薄膜晶体管包括第一栅极、第一输入电极端和第一输出电极端；
第二薄膜晶体管，所述第二薄膜晶体管包括第二栅极、第二输入电极端和第二输出电极端，所述第二栅极与所述静电防护走线电连接，所述第二输入电极端与所述第一输出电极端电连接，所述第二输出电极端与所述第一输入电极端电连接；
连接线，所述连接线分别与所述第一输入电极端和所述第二输出电极端同层设置且电连接；以及
第一导电膜，所述第一导电膜的一端通过至少两个第一过孔与所述连接线电连接，所述第一导电膜的另一端通过至少两个第二过孔与所述第一栅极电连接；
其中，所述连接线的延伸方向分别与所述第一过孔的排列方向和所述第二过孔的排列方向交叉设置。
在本申请实施例所述的显示面板中，所述连接线的延伸方向分别与所述第一过孔的排列方向和/或所述第二过孔的排列方向垂直设置。
在本申请实施例所述的显示面板中，所述静电防护电路还包括第二导电膜，所述第二导电膜与所述第一栅极电连接且同层设置，所述第二导电膜通过所述第二过孔与所述第一导电膜电连接，所述第一过孔和所述第二过孔于所述第二导电膜所在平面的正投影位于所述第二导电膜的尺寸范围内。
在本申请实施例所述的显示面板中，所述第一栅极和所述第二栅极同层设置，所述第一栅极和所述第二栅极之间具有间隔距离，所述间隔距离大于15微米。
在本申请实施例所述的显示面板中，所述静电防护电路还包括第三导电膜，所述第三导电膜的一端通过至少一第三过孔与所述第二输入电极端电连接，所述第三导电膜的另一端通过至少一第四过孔与所述第二栅极电连接。
在本申请实施例所述的显示面板中，所述第一导电膜和所述第三导电膜同层设置，所述第一导电膜和所述第三导电膜的材质相同；所述连接线、所述第一输入电极端、第一输出电极端、第二输入电极端和第二输出电极端同层设置，且各自的材质相同。
在本申请实施例所述的显示面板中，所述第二栅极与所述静电防护走线同层设置，所述静电防护走线、所述第一栅极和所述第二栅极的材质相同。
在本申请实施例所述的显示面板中，在所述静电防护电路之间，相邻的所述第二导电膜相错设置。
在本申请实施例所述的显示面板中，所述静电防护走线为公共电极走线。
本申请的显示面板中，将第一过孔和第二过孔进行非竖向排列，也即，连接线的延伸方向分别与所述第一过孔的排列方向和所述第二过孔的排列方向交叉设置，来节省竖向的空间，进而增长第一薄膜晶体管的第一栅极和第二薄膜晶体管的第二栅极的距离，从而降低静电防护电路发生炸伤的几率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面对实施例中所需要使用的附图作简单的介绍。下面描述中的附图仅为本申请的部分实施例，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获取其他的附图。
图1为本申请实施例的显示面板的平面结构示意图；
图2为图1中F处中阵列基板的放大图；
图3为本申请实施例的显示面板的静电防护电路的平面结构示意图；
图4为本申请实施例的显示面板的静电防护电路的电路原理图；
图5为图3中沿BB线的截面示意图；
图6为图3中沿CC线的截面示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
请参照图1和图2，本申请实施例的一种显示面板1000包括显示区AA和边框区NA。位于显示区AA两侧的边框区NA内设置有栅极驱动电路GOA。位于显示区AA下侧的边框区NA设置有用于绑定外置芯片或柔性电路板的绑定单元B。
其中，显示面板1000包括阵列基板10A。阵列基板10A包括多个静电防护电路100。静电防护电路100的信号输入端电性连接绑定单元B，静电防护电路100的信号输入端电性连接数据线200。每个静电防护电路100对应连接一条数据线200。
请参照图3和图4，图3为本申请实施例的显示面板的静电防护电路的平面结构示意图；图4为本申请实施例的显示面板的静电防护电路的电路原理图。
本申请实施例的静电防护电路100包括静电防护走线11、第一薄膜晶体管T1、第二薄膜晶体管T2、连接线12、第一导电膜13、第二导电膜14和第三导电膜15。
第一薄膜晶体管T1包括第一栅极G1、第一输入电极端S1和第一输出电极端D1；
第二薄膜晶体管T2包括第二栅极G2、第二输入电极端S2和第二输出电极端D2。第二栅极G2分别与所述静电防护走线11和第二输入电极端S2电连接。第二输入电极端S2与所述第一输出电极端D1电连接，所述第二输出电极端D2与所述第一输入电极端S1电连接。
连接线12分别与所述第一输入电极端S1和所述第二输出电极端D2同层设置且电连接。
第一导电膜13的一端通过至少两个第一过孔161与连接线12电连接。第一导电膜13的另一端通过至少一个第二过孔162与所述第一栅极G1电连接。也即，第一栅极G1电连接于第一输入电极端S1。
第二导电膜14与所述第一栅极G1电连接且同层设置。第二导电膜14通过所述第二过孔162与所述第一导电膜13电连接。
第三导电膜15的一端通过至少一第三过孔163与第二输入电极端S2电连接，第三导电膜15的另一端通过至少一第四过孔164与第二栅极G2电连接。第三导电膜15和第一导电膜13同层设置。
另外，连接线12、所述第一输入电极端S1、第一输出电极端D1、第二输入电极端S2和第二输出电极端D2同层设置。
需要说明的是，静电防护电路100的信号输入端为第一栅极G1和第一输入电极端S1的连接交点。静电防护电路100的信号输出端为第二输出电极端D2。
具体的，请参照图5和图6，静电防护电路100还包括基板17、绝缘层18、半导体层19、欧姆接触层20和保护层21。其中，第一栅极G1、第二栅极G2、静电防护走线11和第二导电膜14均同层设置且设置在所述基板17上。绝缘层18覆盖第一栅极G1、第二栅极G2、静电防护走线11和第二导电膜14。半导体层19设置在绝缘层18上。欧姆接触层20设置在半导体层19上。第一输入电极端S1、第一输出电极端D1、第二输入电极端S2和第二输出电极端D2均覆盖在所述欧姆接触层20上。保护层21覆盖第一输入电极端S1、第一输出电极端D1、第二输入电极端S2、第二输出电极端D2和连接线12。第一导电膜13和第三导电膜15设置在保护层21上。
其中，第一过孔161贯穿保护层21和连接线12。第二过孔162贯穿保护层21和绝缘层18。
连接线12的延伸方向分别与第一过孔161的排列方向和/或第二过孔162的排列方向交叉设置。
本实施例的显示面板1000将第一过孔161和第二过孔162进行非竖向排列，也即，连接线12的延伸方向分别与第一过孔161的排列方向和第二过孔162的排列方向交叉设置，来节省竖向的空间，进而增长第一薄膜晶体管T1的第一栅极G1和第二薄膜晶体管T2的第二栅极G2的距离，从而降低静电防护电路100发生炸伤的几率。
具体的，第一过孔161和第二过孔162于第二导电膜14所在平面的正投影位于第二导电膜14的尺寸范围内。第二导电膜14设置在第一栅极G1远离第二栅极G2的一侧，且第二导电膜14的宽度大于第一栅极G1的宽度。
可选的，第一过孔161和第二过孔162的数量均为两个，但并不限于此，四个过孔呈矩阵式排列。第二导电膜14呈正方形状，但并不限于此，第二导电膜14也可以是长方形、圆形、梯形或其他形状。
另外，连接线12通过至少两个第一过孔161电连接于第一导电膜13，以及第一导电膜13通过至少两个第二过孔162电连接于第二导电膜14，相较于现有技术的单个过孔的设置，降低了阻抗，进一步降低了静电防护电路100发生炸伤的几率。
其中，第一栅极G1和所述第二栅极G2之间具有间隔距离L，所述间隔距离L大于15微米。可选的，间隔距离L可以为16微米、17微米、18微米、19微米、20微米、22微米、25微米、30微米和40微米，等等。
可选的，连接线12的延伸方向分别与所述第一过孔161的排列方向和所述第二过孔162的排列方向垂直设置。这样的设置最大程度的节省了竖向的空间，使得第一栅极G1和第二栅极G2的距离趋于最大，从而最大程度降低了静电防护电路100发生炸伤的几率。可选的，连接线12的延伸方向分别与第一过孔161的排列方向和第二过孔162的排列方向的交叉角度可以是锐角。
在所述静电防护电路100之间，相邻的所述第二导电膜14相错设置。由于第一导电膜13与所述第二导电膜14对应设置，因此相邻的第一导电膜13之间也相错设置。第二导电膜14之间的相错设置，可缩短横向的排列距离，节省空间。
在本实施例的显示面板1000中，第一导电膜13覆盖全部的第一过孔161和第二过孔162，进而相较于现有技术的覆盖单个过孔的结构，增加了第一导电膜13的宽度，减少了第二导电膜14和其正上方的连接线12发生炸伤的几率，进而减少静电防护电路100发生炸伤的几率。
在本实施例的显示面板1000中，静电防护走线11为公共电极走线或冗余走线。公共电极走线电性连接公共电极。冗余走线电性连接冗余电极。可选的，静电防护走线11为公共电极走线，公共电极走线电性连接于公共电极，以实现将多余的电荷释放到公共电极上，防止电荷积累发生炸伤。
其中，静电防护走线11的延伸方向垂直于第二栅极G2的延伸方向。静电防护走线11同时电性连接于多个静电防护电路100的第二栅极G2。
在本实施例的显示面板1000中，第一导电膜13和第三导电膜15的材质相同。可选的，二者的材质为氧化铟锡，但并不限于此。
连接线12、第一输入电极端S1、第一输出电极端D1、第二输入电极端S2和第二输出电极端D2的材质也相同。可选的，连接线12、第一输入电极端S1、第一输出电极端D1、第二输入电极端S2和第二输出电极端D2的材质均可以是单纯的金属、金属合金或不同金属的堆叠结构，比如铜、银、铜合金或铜-钼堆叠结构，等等。
静电防护走线11、第一栅极G1和所述第二栅极G2的材质相同。可选的，三者的材料为单纯的金属、金属合金或不同金属的堆叠结构，比如铜、银、铜合金或铜-钼堆叠结构，等等。
本申请的显示面板中，将第一过孔和第二过孔进行非竖向排列，也即，连接线的延伸方向分别与所述第一过孔的排列方向和所述第二过孔的排列方向交叉设置，来节省竖向的空间，进而增长第一薄膜晶体管的第一栅极和第二薄膜晶体管的第二栅极的距离，从而降低静电防护电路发生炸伤的几率。
以上对本申请实施例所提供的一种显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种显示面板，包括阵列基板，其特征在于，所述阵列基板包括多个静电防护电路，所述静电防护电路包括：
静电防护走线；
第一薄膜晶体管，所述第一薄膜晶体管包括第一栅极、第一输入电极端和第一输出电极端；
第二薄膜晶体管，所述第二薄膜晶体管包括第二栅极、第二输入电极端和第二输出电极端，所述第二栅极分别与所述静电防护走线和所述第二输入电极端电连接，所述第二输入电极端与所述第一输出电极端电连接，所述第二输出电极端与所述第一输入电极端电连接；
连接线，所述连接线分别与所述第一输入电极端和所述第二输出电极端电连接；以及
第一导电膜，所述第一导电膜的一端通过至少两个第一过孔与所述连接线电连接，所述第一导电膜的另一端通过至少两个第二过孔与所述第一栅极电连接；
其中，所述连接线的延伸方向与所述第一过孔的排列方向交叉设置。
2.根据权利要求1所述的显示面板，其特征在于，所述第一导电膜的另一端通过至少两个第二过孔与所述第一栅极电连接，所述连接线的延伸方向与所述第二过孔的排列方向的排列方向交叉设置。
3.根据权利要求2所述的显示面板，其特征在于，所述连接线的延伸方向分别与所述第一过孔的排列方向和/或所述第二过孔的排列方向垂直设置。
4.根据权利要求1所述显示面板，其特征在于，所述静电防护电路还包括第二导电膜，所述第二导电膜与所述第一栅极电连接且同层设置，所述第二导电膜通过所述第二过孔与所述第一导电膜电连接，所述第一过孔和所述第二过孔于所述第二导电膜所在平面的正投影位于所述第二导电膜的尺寸范围内。
5.根据权利要求4所述显示面板，其特征在于，所述第一栅极和所述第二栅极同层设置，所述第一栅极和所述第二栅极之间具有间隔距离，所述间隔距离大于15微米。
6.根据权利要求4所述的显示面板，其特征在于，在所述静电防护电路之间，相邻的所述第二导电膜相错设置。
7.根据权利要求1所述显示面板，其特征在于，所述静电防护电路还包括第三导电膜，所述第三导电膜的一端通过至少一第三过孔与所述第二输入电极端电连接，所述第三导电膜的另一端通过至少一第四过孔与所述第二栅极电连接。
8.根据权利要求7所述的显示面板，其特征在于，所述第一导电膜和所述第三导电膜同层设置，所述第一导电膜和所述第三导电膜的材质相同；所述连接线、所述第一输入电极端、第一输出电极端、第二输入电极端和第二输出电极端同层设置，且各自的材质相同。
9.根据权利要求8所述的显示面板，其特征在于，所述第二栅极与所述静电防护走线同层设置，所述静电防护走线、所述第一栅极和所述第二栅极的材质相同。
10.根据权利要求1所述的显示面板，其特征在于，所述阵列基板包括多条数据线和绑定单元；
所述绑定单元用于与外置驱动芯片电性连接；每一所述静电防护电路的信号接入端电性连接于所述绑定单元，每一所述静电防护电路的信号输出端电性连接于一所述数据线。
CN202010285536.8A 2020-04-13 2020-04-13 显示面板 Active CN111463201B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010285536.8A CN111463201B (zh) 2020-04-13 2020-04-13 显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010285536.8A CN111463201B (zh) 2020-04-13 2020-04-13 显示面板

Publications (2)

Publication Number Publication Date
CN111463201A CN111463201A (zh) 2020-07-28
CN111463201B true CN111463201B (zh) 2023-03-24

Family

ID=71685315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010285536.8A Active CN111463201B (zh) 2020-04-13 2020-04-13 显示面板

Country Status (1)

Country Link
CN (1) CN111463201B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107833883A (zh) * 2017-10-18 2018-03-23 深圳市华星光电半导体显示技术有限公司 一种静电防护电路结构、显示面板及显示装置
CN208507683U (zh) * 2018-07-25 2019-02-15 京东方科技集团股份有限公司 静电保护电路、阵列基板及显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102145390B1 (ko) * 2013-10-25 2020-08-19 삼성디스플레이 주식회사 정전기 방전 회로를 포함하는 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107833883A (zh) * 2017-10-18 2018-03-23 深圳市华星光电半导体显示技术有限公司 一种静电防护电路结构、显示面板及显示装置
CN208507683U (zh) * 2018-07-25 2019-02-15 京东方科技集团股份有限公司 静电保护电路、阵列基板及显示装置

Also Published As

Publication number Publication date
CN111463201A (zh) 2020-07-28

Similar Documents

Publication Publication Date Title
US10937843B2 (en) Display panel and display apparatus
CN109920935B (zh) 显示面板及显示装置
US11906859B2 (en) Display substrate and display device
US8446556B2 (en) Flexible printed circuit and electric circuit structure
CN107065287B (zh) 一种显示面板和显示装置
US10921660B2 (en) Circuit board, display panel and display device
US11631352B2 (en) Display panel and display device
US11929371B2 (en) Array substrate, display panel and display apparatus
CN111724742A (zh) 显示面板及其制备方法、显示装置
US20170269420A1 (en) Structure of chip on soft panel and liquid crystal display panel equipped with chip on soft panel
CN111106151A (zh) 电子装置
CN103677406A (zh) 触控面板与触控显示面板
CN112670270B (zh) 一种显示面板及显示装置
CN113362723A (zh) 显示模组及显示装置
WO2016201741A1 (zh) 走线结构及阵列基板
US20240211067A1 (en) Display device and display apparatus including the same
CN112071206B (zh) 显示面板及显示装置
CN113517262A (zh) 显示面板及其制作方法、显示装置
CN111463201B (zh) 显示面板
CN108649039B (zh) 阵列基板、显示面板和显示装置
CN214410572U (zh) 一种阵列基板、显示面板及显示装置
CN111667767B (zh) 阵列基板及显示面板
CN216773243U (zh) 一种显示面板及显示装置
CN111090201B (zh) 显示面板及电子装置
CN109449168B (zh) 导线结构及其制造方法、阵列基板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant