JP2007316104A - 表示装置 - Google Patents

Abstract

【課題】 スイッチング用薄膜トランジスタを静電気から保護するための静電気保護用薄膜トランジスタを備えた液晶表示装置において、額縁面積を小さくする。
【解決手段】 走査ライン駆動用ドライバ搭載領域１１内に、走査ライン用静電気保護ライン３１、第１、第２の走査ライン用静電気保護用薄膜トランジスタ３２、３３および接続用薄膜トランジスタ３４を設けると、これらを配置するためのそれ専用の配置領域が不要となり、それに応じて額縁面積を小さくすることができる。また、データライン駆動用ドライバ搭載領域１４内に、データライン用静電気保護ライン４１、データライン用静電気保護用薄膜トランジスタ４２および第１、第２の接続用薄膜トランジスタ４３、４４を設けると、これらを配置するためのそれ専用の配置領域が不要となり、それに応じて額縁面積を小さくすることができる。
【選択図】 図１

Description

この発明は表示装置に関する。

例えば、従来のアクティブマトリックス型の液晶表示装置には、スイッチング用薄膜トランジスタの静電気に起因する特性シフトや絶縁破壊等の不良を防止するために、マトリクス状に設けられた複数の走査ラインと複数のデータラインとの各交点近傍に画素電極および該画素電極に接続されたスイッチング用薄膜トランジスタが設けられた表示領域の外側に、走査ライン用静電気保護ラインおよび該走査ライン用静電気保護ラインと各走査ラインとの間に設けられた走査ライン用静電気保護用薄膜トランジスタと、データライン用静電気保護ラインおよび該データライン用静電気保護ラインと各データラインとの間に設けられたデータライン用静電気保護用薄膜トランジスタとを設けたものがある（例えば、特許文献１参照）。

特開２００５−９３４５９号公報

しかしながら、上記従来の液晶表示装置では、表示領域の外側に走査ライン用静電気保護ラインおよび走査ライン用静電気保護用薄膜トランジスタとデータライン用静電気保護ラインおよびデータライン用静電気保護用薄膜トランジスタとを設けているので、これらの配置領域を確保するため、額縁面積が大きくなってしまうという問題があった。

そこで、この発明は、額縁面積を小さくすることができる表示装置を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明は、基板上の表示領域に、マトリクス状に配置された複数の表示素子と、前記各表示素子に接続されたスイッチング用薄膜トランジスタと、前記各スイッチング用薄膜トランジスタに走査信号を供給するための走査ラインと、前記各スイッチング用薄膜トランジスタにデータ信号を供給するためのデータラインとが設けられ、前記基板上の前記表示領域の外側の走査ライン駆動用ドライバ搭載領域内に、前記走査ラインに接続された走査ライン用静電気保護回路が設けられていることを特徴とするものである。
請求項７に記載の発明は、基板上の表示領域に、マトリクス状に配置された複数の表示素子と、前記各表示素子に接続されたスイッチング用薄膜トランジスタと、前記各スイッチング用薄膜トランジスタに走査信号を供給するための走査ラインと、前記各スイッチング用薄膜トランジスタにデータ信号を供給するためのデータラインとが設けられ、前記基板上の前記表示領域の外側のデータライン駆動用ドライバ搭載領域内に、前記データラインに接続されたデータライン用静電気保護回路が設けられていることを特徴とするものである。

請求項１に記載の発明によれば、基板上の表示領域の外側の走査ライン駆動用ドライバ搭載領域内に走査ライン用静電気保護回路を設けているので、走査ライン用静電気保護回路を配置するためのそれ専用の配置領域が不要となり、それに応じて額縁面積を小さくすることができる。
請求項７に記載の発明によれば、基板上の表示領域の外側のデータライン駆動用ドライバ搭載領域内にデータライン用静電気保護回路を設けているので、データライン用静電気保護回路を配置するためのそれ専用の配置領域が不要となり、それに応じて額縁面積を小さくすることができる。

（第１実施形態）
図１はこの発明の第１実施形態としての液晶表示装置の要部の等価回路的平面図を示す。この液晶表示装置は、アクティブ基板１と該アクティブ基板１の上方に位置する対向基板２とがほぼ方形枠状のシール材（図示せず）を介して貼り合わされ、シール材の内側における両基板１、２間に液晶（図示せず）が封入されたものからなっている。この場合、アクティブ基板１の下辺部は対向基板２から突出されている。以下、この突出された部分を突出部１ａという。また、図１において一点鎖線で囲まれた方形状の領域は表示領域３となっている。

アクティブ基板１上の表示領域３には、マトリックス状に配置された複数の画素電極４と、各画素電極４に接続されたソース電極Ｓを有するｎＭＯＳ型のスイッチング用薄膜トランジスタ５と、行方向に延ばされ、各スイッチング用薄膜トランジスタ５のゲート電極Ｇに走査信号を供給するための走査ライン６と、各スイッチング用薄膜トランジスタ５のドレイン電極Ｄにデータ信号を供給するためのデータライン７とが設けられている。

ここで、図１において、画素電極４は僅かに２個×３個だけ図示しているのは図面の明確化のためであり、実際には数百個×数百個もしくはそれ以上の個数が配列されている。アクティブ基板１上の表示領域３の周囲には方形枠状の共通ライン８およびこれに接続された共通接続パッド９が設けられている。共通接続パッド９は、対向基板２の下面に設けられた共通電極（図示せず）に基板間導通材（図示せず）を介して接続されている。

走査ライン６の右端部は、表示領域３の右側および下側に設けられた走査用引き回し線１０を介して、アクティブ基板１の突出部１ａ上の右側の点線で示す走査ライン駆動用ドライバ搭載領域１１内の上側に設けられた走査用出力端子１２に接続されている。データライン７の下端部は、表示領域３の下側に設けられたデータ用引き回し線１３を介して、アクティブ基板１の突出部１ａ上の左側の点線で示すデータライン駆動用ドライバ搭載領域１４内の上側に設けられたデータ用出力端子１５に接続されている。

走査ライン駆動用ドライバ搭載領域１１内の下側には走査用入力端子１６が設けられている。走査用入力端子１６は、その下側に設けられた走査用引き回し線１７を介して、その下側に設けられた走査用外部接続端子１８に接続されている。データライン駆動用ドライバ搭載領域１４内の下側にはデータ用入力端子１９が設けられている。データ用入力端子１９は、その下側に設けられたデータ用引き回し線２０を介して、その下側に設けられたがデータ用外部接続端子２１に接続されている。共通接続パッド９は、その下側に設けられた共通引き回し線２２を介して、その下側に設けられたが共通外部接続端子２３に接続されている。

なお、図面の明確化のために、図示は省略しているが、アクティブ基板１の走査ライン駆動用ドライバ搭載領域１１上には走査用入力端子１６および走査用出力端子１２に対応する外部電極を有する走査ライン駆動回路部を内蔵する走査ライン駆動チップが搭載され、走査ライン駆動チップの外部電極と走査用入力端子１６、および走査ライン駆動チップの外部電極と走査用出力端子１２とはＣＯＧ（チップオングラス）法によりボンディングされている。ボンディング方法は半田付けによる方法でもよいし、異方性導電接着材による方法でもよい。

また、アクティブ基板１のデータライン駆動用ドライバ搭載領域１４上には、データライン駆動回路部を内蔵するデータライン駆動チップが搭載され、データライン駆動チップの外部電極とデータ用入力端子１９、およびデータライン駆動チップの外部電極とデータ用出力端子１５とはＣＯＧ（チップオングラス）法によりボンディングされている。この場合も、ボンディング方法は半田付けによる方法でもよいし、異方性導電接着材による方法でもよい。

次に、図２は走査ライン駆動用ドライバ搭載領域１１に設けられた走査ライン用静電気保護回路３０の部分の等価回路的平面図を示す。走査ライン駆動用ドライバ搭載領域１１内には走査ライン用静電気保護ライン３１が設けられている。走査ライン用静電気保護ライン３１と各走査用出力端子１２（つまり図１に示す走査ライン６に接続された走査用引き回し線１０）との間には第１、第２の走査ライン用静電気保護用薄膜トランジスタ（走査ライン用静電気保護素子）３２、３３が並列に設けられている。

この場合、第１の走査ライン用静電気保護用薄膜トランジスタ３２はダイオード接続型のｎＭＯＳ型であり、ゲート電極Ｇおよびドレイン電極Ｄは走査用出力端子１２に接続され、ソース電極Ｓは走査ライン用静電気保護ライン３１に接続されている。第２の走査ライン用静電気保護用薄膜トランジスタ３３はフローティングゲート型であり、ゲート電極Ｇはどことも接続されておらず、フローティングゲートとなっており、ドレイン電極Ｄは走査用出力端子１２に接続され、ソース電極Ｓは走査ライン用静電気保護ライン３１に接続されている。

走査ライン用静電気保護ライン３１の一端部は、接続用薄膜トランジスタ３４および接続用引き回し線３５を介して、図１に示す共通ライン８に接続されている。この場合、接続用薄膜トランジスタ３４のゲート電極Ｇおよびドレイン電極Ｄは走査ライン用静電気保護ライン３１に接続され、ソース電極Ｓは接続用引き回し線３５を介して共通ライン８に接続されている。

次に、図３はデータライン駆動用ドライバ搭載領域１４に設けられたデータライン用静電気保護回路４０の部分の等価回路的平面図を示す。データライン駆動用ドライバ搭載領域１４内にはデータライン用静電気保護ライン４１が設けられている。データライン用静電気保護ライン４１と各データ用出力端子１５（つまり図１に示すデータライン７に接続されたデータ用引き回し線１３）との間にはフローティングゲート型のデータライン用静電気保護用薄膜トランジスタ（データライン用静電気保護素子）４２が設けられている。

この場合、データライン用静電気保護用薄膜トランジスタ４２のゲート電極Ｇはどことも接続されておらず、フローティングゲートとなっており、ドレイン電極Ｄはデータ用出力端子１５に接続され、ソース電極Ｓはデータライン用静電気保護ライン４１に接続されている。

データライン用静電気保護ライン４１の一端部は、並列に設けられた第１、第２の接続用薄膜トランジスタ４３、４４（接続用素子）および接続用引き回し線４５を介して、図１に示す共通ライン８に接続されている。この場合、第１の接続用薄膜トランジスタ４３のゲート電極Ｇおよびドレイン電極Ｄはデータライン用静電気保護ライン４１に接続され、ソース電極Ｓは接続用引き回し線４５を介して共通ライン８に接続されている。第２の接続用薄膜トランジスタ４４のゲート電極Ｇおよびドレイン電極Ｄは接続用引き回し線４５を介して共通ライン８に接続され、ソース電極Ｓはデータライン用静電気保護ライン４１に接続されている。

次に、この液晶表示装置の一部の具体的な構造について説明する。まず、図４はスイッチング用薄膜トランジスタ５および画素電極４の部分の断面図を示す。ガラス等からなるアクティブ基板１の上面の所定の箇所にはクロム等からなるゲート電極Ｇ、該ゲート電極Ｇに接続された走査ライン６（図１参照）および該走査ライン６に接続された走査用引き回し線１０（図１参照）が設けられている。

ゲート電極Ｇおよび走査ライン６等を含むアクティブ基板１の上面には窒化シリコンからなるゲート絶縁膜５１が設けられている。ゲート電極Ｇ上におけるゲート絶縁膜５１の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜５２が設けられている。半導体薄膜５２の上面ほぼ中央部には窒化シリコンからなるチャネル保護膜５３が設けられている。

チャネル保護膜５３の上面両側およびその両側における半導体薄膜５２の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層５４、５５が設けられている。一方のオーミックコンタクト層５４の上面およびその近傍のゲート絶縁膜５１の上面の所定の箇所にはクロム等からなるソース電極Ｓが設けられている。他方のオーミックコンタクト層５５の上面およびゲート絶縁膜５１の上面の所定の箇所にはクロム等からなるドレイン電極Ｄ、該ドレイン電極Ｄに接続されたデータライン７および該データライン７に接続されたデータ用引き回し線１３（図１参照）が設けられている。

ここで、スイッチング用薄膜トランジスタ５は、ゲート電極Ｇ、ゲート絶縁膜５１、半導体薄膜５２、チャネル保護膜５３、オーミックコンタクト層５４、５５、ソース電極Ｓおよびドレイン電極Ｄにより構成されている。

スイッチング用薄膜トランジスタ５およびデータライン７等を含むゲート絶縁膜５１の上面には窒化シリコンからなるオーバーコート膜５６が設けられている。オーバーコート膜５６の上面の所定の箇所にはＩＴＯ等の透明導電材料からなる画素電極４が設けられている。画素電極４は、オーバーコート膜５６の所定の箇所に設けられたコンタクトホール５７を介してソース電極Ｓに接続されている。

次に、図５は走査ライン駆動用ドライバ搭載領域１１内の第１、第２の走査ライン用静電気保護用薄膜トランジスタ３２、３３、走査用出力端子１２および走査ライン用静電気保護ライン３１の部分の断面図を示す。第１、第２の走査ライン用静電気保護用薄膜トランジスタ３２、３３は、図４に示すスイッチング用薄膜トランジスタ５とほぼ同じ構造であり、ゲート電極Ｇ、ゲート絶縁膜５１、半導体薄膜５２、チャネル保護膜５３、オーミックコンタクト層５４、５５、ソース電極Ｓおよびドレイン電極Ｄからなっている。

走査用出力端子１２は、アクティブ基板１の上面に設けられたクロム等からなる下層金属層１２ａと、ゲート絶縁膜５１に設けられたコンタクトホール５７を介して露出された下層金属層１２ａの上面およびその周囲におけるゲート絶縁膜５１の上面に設けられたクロム等からなる上層金属層１２ｂとの２層構造となっており、オーバーコート膜５６に設けられた開口部５８を介して露出されている。走査ライン用静電気保護ライン３１は、ゲート絶縁膜５１の上面に設けられたクロム等の金属層からなっている。

そして、第１の走査ライン用静電気保護用薄膜トランジスタ３２のゲート電極Ｇは、アクティブ基板１の上面に設けられたクロム等からなる引き回し線５９を介して、走査用出力端子１２の下層金属層１２ａに接続され、ドレイン電極Ｄは走査用出力端子１２の上層金属層１２ｂに接続され、ソース電極Ｓは走査ライン用静電気保護ライン３１に接続されている。第２の走査ライン用静電気保護用薄膜トランジスタ３３のゲート電極Ｇはフローティングゲートとなっており（図２参照）、ドレイン電極Ｄは走査用出力端子１２の上層金属層１２ｂに接続され、ソース電極Ｓは走査ライン用静電気保護ライン３１に接続されている。

次に、図６は走査ライン駆動用ドライバ搭載領域１１内の接続用薄膜トランジスタ３４、走査ライン用静電気保護ライン３１および共通引き回し線３５の部分の断面図を示す。接続用薄膜トランジスタ３４は、図４に示すスイッチング用薄膜トランジスタ５とほぼ同じ構造であり、ゲート電極Ｇ、ゲート絶縁膜５１、半導体薄膜５２、チャネル保護膜５３、オーミックコンタクト層５４、５５、ソース電極Ｓおよびドレイン電極Ｄからなっている。共通引き回し線３５は、アクティブ基板１の上面に設けられたクロム等の金属層からなっている。

そして、ゲート絶縁膜５１の上面に設けられた走査ライン用静電気保護ライン３１の一端部は、ゲート絶縁膜５１に設けられたコンタクトホール６０を介して、アクティブ基板１の上面にゲート電極Ｇに接続されて設けられたクロム等からなる引き回し線６１に接続され、且つ、接続用薄膜トランジスタ３４のドレイン電極Ｄに接続されている。接続用薄膜トランジスタ３４のソース電極Ｓは、ゲート絶縁膜５１に設けられたコンタクトホール６２を介して共通引き回し線３５に接続されている。

次に、図７はデータライン駆動用ドライバ搭載領域１４内のデータライン用静電気保護用薄膜トランジスタ４２、データ用出力端子１５およびデータライン用静電気保護ライン４１の部分の断面図を示す。データライン用静電気保護用薄膜トランジスタ４２は、図４に示すスイッチング用薄膜トランジスタ５とほぼ同じ構造であり、ゲート電極Ｇ、ゲート絶縁膜５１、半導体薄膜５２、チャネル保護膜５３、オーミックコンタクト層５４、５５、ソース電極Ｓおよびドレイン電極Ｄからなっている。

データ用出力端子１５は、ゲート絶縁膜５１の上面に設けられたクロム等の金属層からなっている。データライン用静電気保護ライン４１は、アクティブ基板１の上面に設けられたクロム等の金属層からなっている。そして、データライン用静電気保護用薄膜トランジスタ４２のゲート電極Ｇはフローティングゲートとなっており（図３参照）、ドレイン電極Ｄはデータ用出力端子１５に接続され、ソース電極Ｓはゲート絶縁膜５１に設けられたコンタクトホール６３を介してデータライン用静電気保護ライン４１に接続されている。

次に、図８はデータライン駆動用ドライバ搭載領域１４内の第１、第２の接続用薄膜トランジスタ４３、４４、データライン用静電気保護ライン４１および共通引き回し線４５の部分の断面図を示す。第１、第２の接続用薄膜トランジスタ４３、４４は、図４に示すスイッチング用薄膜トランジスタ５とほぼ同じ構造であり、ゲート電極Ｇ、ゲート絶縁膜５１、半導体薄膜５２、チャネル保護膜５３、オーミックコンタクト層５４、５５、ソース電極Ｓおよびドレイン電極Ｄからなっている。共通引き回し線４５は、アクティブ基板１の上面に設けられたクロム等の金属層からなっている。

そして、第１の接続用薄膜トランジスタ４３のゲート電極Ｇはデータライン用静電気保護ライン４１に接続されている。第２の接続用薄膜トランジスタ４４のゲート電極Ｇは共通引き回し線４５に接続されている。第１の接続用薄膜トランジスタ４３のソース電極Ｓおよび第２の接続用薄膜トランジスタ４４のドレイン電極Ｄは、ゲート絶縁膜５１に設けられたコンタクトホール６４を介して共通引き回し線４５に接続されている。第１の接続用薄膜トランジスタ４３のドレイン電極Ｄおよび第２の接続用薄膜トランジスタ４４のソース電極Ｓは、ゲート絶縁膜５１に設けられた同一のコンタクトホール６５（図８では図示の都合上別々となっている）を介して、データライン用静電気保護ライン４１に接続されている。

ところで、この液晶表示装置では、図１に示すように、アクティブ基板１上の表示領域３の外側の突出部１ａ上の走査ライン駆動用ドライバ搭載領域１１内に、走査ライン用静電気保護ライン３１、第１、第２の走査ライン用静電気保護用薄膜トランジスタ３２、３３および接続用薄膜トランジスタ３４を設けているので、これらを配置するためのそれ専用の配置領域が不要となり、それに応じて額縁面積を小さくすることができる。

また、この液晶表示装置では、図１に示すように、アクティブ基板上１の表示領域３の外側の突出部１ａ上のデータライン駆動用ドライバ搭載領域１４内に、データライン用静電気保護ライン４１、データライン用静電気保護用薄膜トランジスタ４２および第１、第２の接続用薄膜トランジスタ４３、４４を設けているので、これらを配置するためのそれ専用の配置領域が不要となり、それに応じて額縁面積を小さくすることができる。

次に、上記構成の液晶表示装置の静電気保護動作について説明する。この場合、スイッチング用薄膜トランジスタ５の静電気による不良は、正の静電気が侵入した場合のみであるため、静電気が正の場合について説明する。

ある１本の走査ライン６に外部から何らかの理由により正の静電気が侵入したとする。すると、当該走査ライン６に走査用引き回し線１０および走査用出力端子１２を介して接続された走査ライン用静電気保護用薄膜トランジスタ３２がオン状態となり、当該走査ライン６から電流がそれに接続された走査ライン用静電気保護用薄膜トランジスタ３２を介して走査ライン用静電気保護ライン３１に流れ、走査ライン用静電気保護ライン３１が高電位となる。

走査ライン用静電気保護ライン３１が高電位になると、残りの走査ライン６に接続された第２の走査ライン用静電気保護用薄膜トランジスタ３３が導通状態となり、走査ライン用静電気保護ライン３１から電流が第２の走査ライン用静電気保護用薄膜トランジスタ３３を介して残りの走査ライン６に流れ、すべての走査ライン６が同電位となる。

また、走査ライン用静電気保護ライン３１が高電位になると、接続用薄膜トランジスタ３４がオン状態となり、走査ライン用静電気保護ライン３１から電流が接続用薄膜トランジスタ３４を介して共通ライン８に流れ、さらに、共通接続パッド９および基板間導通材を介して対向基板２の対向電極に流れる。かくして、走査ライン６に外部から何らかの理由により侵入した正の静電気は放電され、スイッチング用薄膜トランジスタ５の静電気に起因する特性シフトや絶縁破壊等の不良が防止される。

この場合、ダイオード接続型の接続用薄膜トランジスタ３４がドレイン電極Ｄからソース電極Ｓへの一方向のみ導通可能であるため、走査ライン用静電気保護素子ライン３１の電位が共通ライン８の電位よりも高い場合には、走査ライン用静電気保護素子ライン３１から電流が接続用薄膜トランジスタ３４を介して共通ライン８に流れるが、その逆方向には流れないので、消費電力が増加しないようにすることができる。

一方、ある１本のデータライン７に外部から何らかの理由により正の静電気が侵入したとする。すると、当該データライン７に接続されたデータライン用静電気保護用薄膜トランジスタ４２が導通状態となり、当該データライン７から電流がそれに接続されたデータライン用静電気保護用薄膜トランジスタ４２を介してデータライン用静電気保護ライン４１に流れ、データライン用静電気保護ライン４１が高電位となる。

データライン用静電気保護ライン４１が高電位になると、残りのデータライン７に接続されたデータライン用静電気保護用薄膜トランジスタ４２が導通状態となり、データライン用静電気保護ライン４１から電流がデータライン用静電気保護用薄膜トランジスタ４２を介して残りのデータライン７に流れ、すべてのデータライン７が同電位となる。

また、データライン用静電気保護ライン４１が高電位になると、第１の接続用薄膜トランジスタ４３がオン状態となり、データライン用静電気保護ライン４１から電流が第１の接続用薄膜トランジスタ４３および共通引き回し線４５を介して共通ライン８に流れ、さらに、共通接続パッド９および基板間導通材を介して対向基板２の対向電極に流れる。かくして、データライン７に外部から何らかの理由により侵入した正の静電気は放電され、スイッチング用薄膜トランジスタ５の静電気に起因する特性シフトや絶縁破壊等の不良が防止される。

ところで、データライン用静電気保護ライン４１の電位が共通ライン８の電位よりも大きい場合には、第１の接続用薄膜トランジスタ４３がオン状態となり、データライン用静電気保護ライン４１から電流が共通ライン８に流れる。一方、共通ライン８の電位がデータライン用静電気保護ライン４１の電位よりも大きい場合には、第２の接続用薄膜トランジスタ４４がオン状態となり、共通ライン８から電流がデータライン用静電気保護ライン４１に流れる。そして、データライン用静電気保護ライン４１と共通ライン８との電位差が小さい場合には、どちらの方向へも電流が流れにくく、消費電力が増加しにくいようにすることができる。

ところで、図７に示すように、データライン用静電気保護ライン４１はアクティブ基板１の上面に形成されている。このため、同図７に示すように、データライン用静電気保護用薄膜トランジスタ４２のソース電極Ｓは、ゲート絶縁膜５１のコンタクトホール６３を介してデータライン用静電気保護ライン４１に接続されている。したがって、コンタクトホール６３が必要となる。次に説明する第２実施形態は、コンタクトホール６３を不要としたものである。

（第２実施形態）
図９はこの発明の第２実施形態としての液晶表示装置の図７同様の断面図を示す。この液晶表示装置においては、データライン用静電気保護用薄膜トランジスタ４２のソース電極Ｓは、ゲート絶縁膜５１の上面に設けられたデータライン用静電気保護ライン４１に接続されている。したがって、図７に示すようなコンタクトホール６３は不要となる。

なお、この第２実施形態の液晶表示装置においては、図８同様の断面図である図１０に示すように、データライン用静電気保護ライン４１をゲート絶縁膜５１の上面に設けても、第１の接続用薄膜トランジスタ４３のソース電極Ｓおよび第２の接続用薄膜トランジスタ４４のドレイン電極Ｄを共通引き回し線４５に接続するためのコンタクトホール６４およびデータライン用静電気保護ライン４１を第１の接続用薄膜トランジスタ４３のゲート電極Ｇに接続するためのコンタクトホール６５は必要である。

（第３実施形態）
図１１はこの発明の第３実施形態としての液晶表示装置の図２同様の等価回路的平面図を示す。この液晶表示装置において、図２に示す場合と異なる点は、第２の走査ライン用静電気和語用薄膜トランジスタ３３を省略し、接続用薄膜トランジスタ３４のソース電極Ｓを走査ライン駆動用ドライバ搭載領域１１内に設けられたＶｇｌ端子７１に接続した点である。

この場合、Ｖｇｌ端子７１には非選択状態の走査ライン６に印加される負電圧（例えば、Ｖｇｌ＝−２０〜−１５Ｖ）が供給される。この非選択状態の走査ライン６の電位Ｖｇｌ（−２０〜−１５Ｖ）は共通ライン８の電位（例えば、Ｖｃｏｍ＝−５〜＋５Ｖ）よりも低い。したがって、走査ライン用静電気保護ライン３１から電流が接続用薄膜トランジスタ３４を介してＶｇｌ端子７１に流れるようにしてもよい。

（第４実施形態）
図１２はこの発明の第４実施形態としての液晶表示装置の図１１同様の等価回路的平面図を示す。この液晶表示装置において、図１１に示す場合と異なる点は、接続用薄膜トランジスタ３４を省略し、走査ライン用静電気保護ライン３１の一端部をＶｇｌ端子７１に接続した点である。このように、走査ライン用静電気保護ライン３１から電流がＶｇｌ端子７１に直接流れるようにしてもよい。

（その他の実施形態）
図３に示す場合において、第１の接続用薄膜トランジスタ４３のソース電極Ｓおよび第２の接続用薄膜トランジスタ４４のゲート電極Ｇ、ドレイン電極Ｄを、図１１に示す場合と同様に、Ｖｇｌ端子７１に接続するようにしてもよい。また、図３に示す場合において、第１、第２の接続用薄膜トランジスタ４３、４４を省略し、図１２に示す場合と同様に、データライン用静電気保護ライン４１の一端部をＶｇｌ端子７１に接続するようにしてもよい。

また、上記実施形態では、走査ライン駆動用ドライバ搭載領域１１とデータライン駆動用ドライバ搭載領域１４とを分離しているが、走査ライン駆動用ドライバとデータライン駆動用ドライバとを１チップ化したものが市販されており、このような１チップドライバを用いる場合には、走査ライン駆動用ドライバ搭載領域とデータライン駆動用ドライバ搭載領域は連続して形成し、その領域内に走査ライン用静電気保護回路およびデータライン用静電気保護回路とを連続あるいは、分離して形成してもよい。

また、上記実施形態では、走査ライン駆動用ドライバ搭載領域１１とデータライン駆動用ドライバ搭載領域１４とをアクティブ基板１の一辺である突出部１ａに形成したものとしているが、アクティブ基板の複数の辺を突出部とし、各突出部に走査ライン駆動用ドライバ搭載領域とデータライン駆動用ドライバ搭載領域を形成し、それぞれに、静電気保護回路を設けるようにしてもよい。

また、上述した各実施形態において、静電気保護回路は、その全体をドライバ搭載領域内に形成する必要はなく、静電気保護回路の一部がドライバ搭載領域よりはみ出るようにしてもよい。

また、上記各実施形態では、表示装置として液晶表示装置の場合で説明したが、有機ＥＬ、フィールドエミッションデバイス等、他の表示素子を有する表示装置に対しても適用することができる。

この発明の第１実施形態としての液晶表示装置の要部の等価回路的平面図。 図１に示す走査ライン駆動用ドライバ搭載領域に設けられた走査ライン用静電気保護回路の部分の等価回路的平面図。 図１に示すデータライン駆動用ドライバ搭載領域に設けられたデータライン用静電気保護回路の部分の等価回路的平面図。 図１に示す薄膜トランジスタおよび画素電極の部分の断面図。 図２に示す走査ライン駆動用ドライバ搭載領域内の一部の断面図。 図２に示す走査ライン駆動用ドライバ搭載領域内の他の部分の断面図。 図３に示すデータライン駆動用ドライバ搭載領域内の一部の断面図。 図３に示すデータライン駆動用ドライバ搭載領域内の他の部分の断面図。 この発明の第２実施形態としての液晶表示装置の図７同様の断面図。 同第２実施形態としての液晶表示装置の図８同様の断面図。 この発明の第３実施形態としての液晶表示装置の図２同様の等価回路的平面図。 この発明の第４実施形態としての液晶表示装置の図１１同様の等価回路的平面図。

符号の説明

１ アクティブ基板
２ 対向基板
３ 表示領域
４ 画素電極
５ スイッチング用薄膜トランジスタ
６ 走査ライン
７ データライン
８ 共通ライン
９ 共通接続パッド
１０ 走査用引き回し線
１１ 走査ライン駆動用ドライバ搭載領域
１２ 走査用出力端子
１３ データ用引き回し線
１４ データライン駆動用ドライバ搭載領域
１５ データ用出力端子
３０ 走査ライン用静電気保護回路
３１ 走査ライン用静電気保護ライン
３２ 第１の走査ライン用静電気保護用薄膜トランジスタ
３３ 第２の走査ライン用静電気保護用薄膜トランジスタ
３４ 接続用薄膜トランジスタ
３５ 共通引き回し線
４０ データライン用静電気保護回路
４１ データライン用静電気保護ライン
４２ データライン用静電気保護用薄膜トランジスタ
４３、４４ 接続用薄膜トランジスタ
４５ 共通引き回し線

Claims (10)

1. 基板上の表示領域に、マトリクス状に配置された複数の表示素子と、前記各表示素子に接続されたスイッチング用薄膜トランジスタと、前記各スイッチング用薄膜トランジスタに走査信号を供給するための走査ラインと、前記各スイッチング用薄膜トランジスタにデータ信号を供給するためのデータラインとが設けられ、前記基板上の前記表示領域の外側の走査ライン駆動用ドライバ搭載領域内に、前記走査ラインに接続された走査ライン用静電気保護回路が設けられていることを特徴とする表示装置。
2. 請求項１に記載の発明において、前記走査ライン用静電気保護回路は、走査ライン用静電気保護ラインと、該走査ライン用静電気保護ラインと前記各走査ラインとの間に配置された走査ライン用静電気保護素子とを有することを特徴とする表示装置。
3. 請求項２に記載の発明において、前記走査ライン用静電気保護素子は、前記走査ラインに生じた静電気によって導通し、該静電気を前記走査ラインから前記走査ライン用静電気保護ラインに向けて流すダイオード接続型の薄膜トランジスタであることを特徴とする表示装置。
4. 請求項３に記載の発明において、前記走査ライン用静電気保護素子は、さらに、前記走査ライン用静電気保護ラインと前記各走査ラインとの間に前記ダイオード接続型の薄膜トランジスタと並列に配置されたフローティングゲート型の薄膜トランジスタを有することを特徴とする表示装置。
5. 請求項２に記載の発明において、前記走査ライン用静電気保護回路は、前記基板上の表示領域の周囲に設けられた方形枠状の共通ラインと前記走査ライン用静電気保護ラインとの間に設けられ、前記走査ライン用静電気保護ラインが高電位となったときに導通する接続用素子を有することを特徴とする表示装置。
6. 請求項１に記載の発明において、前記基板上の前記表示領域の外側のデータライン駆動用ドライバ搭載領域内に、前記データラインに接続されたデータライン用静電気保護回路が設けられていることを特徴とする表示装置。
7. 基板上の表示領域に、マトリクス状に配置された複数の表示素子と、前記各表示素子に接続されたスイッチング用薄膜トランジスタと、前記各スイッチング用薄膜トランジスタに走査信号を供給するための走査ラインと、前記各スイッチング用薄膜トランジスタにデータ信号を供給するためのデータラインとが設けられ、前記基板上の前記表示領域の外側のデータライン駆動用ドライバ搭載領域内に、前記データラインに接続されたデータライン用静電気保護回路が設けられていることを特徴とする表示装置。
8. 請求項６または７に記載の発明において、前記データライン用静電気保護回路は、データライン用静電気保護ラインと、該データライン用静電気保護ラインと前記各データラインとの間に配置されたデータライン用静電気保護素子とを有することを特徴とする表示装置。
9. 請求項８に記載の発明において、前記データライン用静電気保護素子はフローティングゲート型の薄膜トランジスタであることを特徴とする表示装置。
10. 請求項６または７に記載の発明において、前記データライン用静電気保護回路は、前記基板上の表示領域の周囲に設けられた方形枠状の共通ラインと前記データライン用静電気保護ラインとの間に設けられ、前記データライン用静電気保護ラインと前記共通ラインとの間に導通可能な電位差が生じたときに導通する接続用素子を有することを特徴とする表示装置。

Images