KR100847640B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR100847640B1
KR100847640B1 KR1020070048486A KR20070048486A KR100847640B1 KR 100847640 B1 KR100847640 B1 KR 100847640B1 KR 1020070048486 A KR1020070048486 A KR 1020070048486A KR 20070048486 A KR20070048486 A KR 20070048486A KR 100847640 B1 KR100847640 B1 KR 100847640B1
Authority
KR
South Korea
Prior art keywords
line
thin film
static electricity
electrostatic protection
data
Prior art date
Application number
KR1020070048486A
Other languages
English (en)
Other versions
KR20070113120A (ko
Inventor
야요이 나카무라
Original Assignee
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2006142343A external-priority patent/JP2007316105A/ja
Priority claimed from JP2006142342A external-priority patent/JP2007316104A/ja
Application filed by 가시오게산키 가부시키가이샤 filed Critical 가시오게산키 가부시키가이샤
Publication of KR20070113120A publication Critical patent/KR20070113120A/ko
Application granted granted Critical
Publication of KR100847640B1 publication Critical patent/KR100847640B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본원 발명의 표시장치는 하기의 구성을 갖는 것을 특징으로 한다. 표시영역 (3) 및 비표시영역을 갖는 기판(1)을 구비하고 있다. 상기 기판(1) 위의 상기 표시영역(3) 내에는 매트릭스형상으로 배치된 복수의 화소전극(4)과, 상기 각 화소전극(4)에 대응해서 배치된 표시소자와, 상기 각 화소전극(4)에 접속된 스위칭용 박막 트랜지스터(5)가 형성되어 있다. 또, 상기 각 스위칭용 박막 트랜지스터(5)에는 주사신호를 공급하기 위한 주사라인(6)과, 데이터신호를 공급하기 위한 데이터라인(7)이 접속되어 있다. 상기 기판(1)의 상기 비표시영역은 상기 주사라인(6) 및 상기 데이터라인(7)의 적어도 한쪽을 구동하기 위한 구동용 드라이버가 탑재되는 구동용 드라이버 탑재영역(11, 14)을 가지며, 구동용 드라이버 탑재영역(11, 14)에 정전기 보호회로(30, 40)가 설치되어 있다.
표시장치, 액티브기판, 대향기판, 화소전극, 박막 트랜지스터, 주사라인, 분배선

Description

표시장치{DISPLAY DEVICE}
도 1은 본 발명의 제 1 실시형태로서의 액정표시장치의 주요부의 등가 회로적 평면도.
도 2는 도 1에 나타내는 주사라인 구동용 드라이버 탑재영역에 설치된 주사라인용 정전기 보호회로의 부분 등가 회로적 평면도.
도 3은 도 1에 나타내는 데이터라인 구동용 드라이버 탑재영역에 설치된 데이터라인용 정전기 보호회로의 부분 등가 회로적 평면도.
도 4는 도 1에 나타내는 박막 트랜지스터 및 화소전극의 부분 단면도.
도 5는 도 2에 나타내는 주사라인 구동용 드라이버 탑재영역 내의 일부 단면도.
도 6은 도 2에 나타내는 주사라인 구동용 드라이버 탑재영역 내의 다른 부분의 단면도.
도 7은 도 3에 나타내는 데이터라인 구동용 드라이버 탑재영역 내의 일부 단면도.
도 8은 도 3에 나타내는 데이터라인 구동용 드라이버 탑재영역 내의 다른 부분의 단면도.
도 9는 본 발명의 제 2 실시형태로서의 액정표시장치의 도 7과 똑같은 단면 도.
도 10은 동 제 2 실시형태로서의 액정표시장치의 도 8과 똑같은 단면도.
도 11은 본 발명의 제 3 실시형태로서의 액정표시장치의 도 2와 똑같은 등가 회로적 평면도.
도 12는 본 발명의 제 4 실시형태로서의 액정표시장치의 도 11과 똑같은 등가 회로적 평면도.
※도면의 주요부분에 대한 부호의 설명
1: 액티브기판 2: 대향기판
3: 표시영역 4: 화소전극
5: 스위칭용 박막 트랜지스터 6: 주사라인
7: 데이터라인 8: 공통라인
9: 공통접속패드 10: 주사용 분배선
11: 주사라인 구동용 드라이버 탑재영역
12: 주사용 출력단자 13: 데이터용 분배선
14: 데이터라인 구동용 드라이버 탑재영역
15: 데이터용 출력단자
30: 주사라인용 정전기 보호회로
31: 주사라인용 정전기 보호라인
32: 제 1 주사라인용 정전기 보호용 박막 트랜지스터
33: 제 2 주사라인용 정전기 보호용 박막 트랜지스터
34: 접속용 박막 트랜지스터 35: 공통 분배선
40: 데이터라인용 정전기 보호회로
41: 데이터라인용 정전기 보호라인
42: 데이터라인용 정전기 보호용 박막 트랜지스터
43, 44: 접속용 박막 트랜지스터 45: 공통 분배선
본 발명은 정전기 보호회로를 갖는 표시장치에 관한 것이다.
예를 들면, 종래의 액티브 매트릭스형의 액정표시장치에는 스위칭용 박막 트랜지스터의 정전기에 기인하는 특성시프트나 절연파괴 등의 불량을 방지하기 위해 매트릭스형상으로 설치된 복수의 주사라인과 복수의 데이터라인의 각 교점 근처에 화소전극 및 해당 화소전극에 접속된 스위칭용 박막 트랜지스터가 설치된 표시영역의 외측에 주사라인용 정전기 보호라인과, 각 주사라인과 주사라인용 정전기 보호라인의 사이에 배치된 주사라인용 정전기 보호용 박막 트랜지스터를 설치한 것이 있다(예를 들면, 특허문헌 1 참조).
[특허문헌 1] 일본국 특개 2005－93459호 공보
그러나 상기 종래의 액정표시장치에서는 표시영역의 외측에 주사라인용 정전기 보호라인 및 주사라인용 정전기 보호용 박막 트랜지스터와 데이터라인용 정전기 보호라인 및 데이터라인용 정전기 보호용 박막 트랜지스터를 설치하고 있으므로, 이들의 배치영역을 확보하기 위해 프레임 면적이 커져 버린다고 하는 문제가 있었다.
그래서, 본 발명은 프레임 면적을 작게 할 수 있는 표시장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본원 발명의 표시장치는 하기의 구성을 갖는 것을 특징으로 한다.
액티브 기판과 대향 기판 사이에 액정이 봉입되며, 표시영역 및 비표시 영역을 갖는 표시장치로서, 상기 액티브 기판 위의 상기 표시영역 내에 매트릭스 형상으로 배치된 복수의 화소 전극과, 상기 각 화소 전극에 대응해서 배치된 표시소자와, 상기 각 화소 전극에 접속된 스위칭용 박막 트랜지스터와, 상기 각 스위칭용 박막 트랜지스터에 주사신호를 공급하기 위한 주사라인과, 상기 각 스위칭용 박막 트랜지스터에 데이터신호를 공급하기 위한 데이터 라인을 구비하고, 상기 액티브 기판은 상기 대향 기판의 적어도 하나의 변으로부터 돌출하는 돌출부를 가지며, 상기 돌출부의 상면에, 상기 주사라인 및 상기 데이터 라인의 적어도 한쪽을 구동하기 위한 구동용 드라이버가 탑재되는 구동용 드라이버 탑재영역을 가지며, 상기 구동용 드라이버 탑재영역에 정전기 보호회로가 설치되어 있다.
(제 1 실시형태)
도 1은 본 발명의 제 1 실시형태로서의 액정표시장치의 주요부의 등가 회로적 평면도를 나타낸다. 이 액정표시장치는 액티브기판(1)과 해당 액티브기판(1)의 윗쪽에 위치하는 대향기판(2)이 거의 사각형 틀 형상의 시일재(도시하지 않음)를 통하여 붙여 합쳐지고, 시일재의 내측에 있어서의 양 기판(1, 2)간에 액정(도시하지 않음)이 봉입된 것으로 이루어져 있다. 이 경우, 액티브기판(1)의 하변부는 대향기판(2)으로부터 돌출되어 있다. 이하, 이 돌출된 부분을 돌출부(1a)라고 한다. 또, 도 1에 있어서 일점쇄선으로 둘러싸인 사각형상의 영역은 표시영역(3)으로 되어 있다.
액티브기판(1) 위의 표시영역(3)에는 매트릭스형상으로 배치된 복수의 화소전극(4)과, 각 화소전극(4)에 접속된 소스전극(S)을 갖는 nMOS형의 스위칭용 박막 트랜지스터(5)와, 행방향으로 연장되고, 각 스위칭용 박막 트랜지스터(5)의 게이트전극(G)에 주사신호를 공급하기 위한 주사라인(6)과, 각 스위칭용 박막 트랜지스터 (5)의 드레인전극(D)에 데이터신호를 공급하기 위한 데이터라인(7)이 설치되어 있다.
여기에서, 도 1에 있어서, 화소전극(4)은 불과 2개×3개만 도시하고 있는 것은 도면의 명확화를 위한 것이고, 실제로는 수백개×수백개 또는 그 이상의 개수가 배열되어 있다. 액티브기판(1) 위의 표시영역(3) 주위에는 사각형 틀 형상의 공통라인(8) 및 이것에 접속된 공통접속패드(9)가 설치되어 있다. 공통접속패드(9)는 대향기판(2)의 하면에 설치된 공통전극(도시하지 않음)에 기판간 도통재(도시하지 않음)를 통하여 접속되어 있다.
주사라인(6)의 오른쪽 단부는 표시영역(3)의 우측에서 하측으로 분배하여 설치된 주사용 분배선(10)을 통하여 액티브기판(1)의 돌출부(1a) 위의 우측의 점선으 로 나타내는 주사라인 구동용 드라이버 탑재영역(11) 내의 상측에 설치된 주사용 출력단자(접속용 단자, 12)에 접속되어 있다. 데이터라인(7)의 하단부는 표시영역 (3)의 하측에 분배하여 설치된 데이터용 분배선(13)을 통하여 액티브기판(1)의 돌출부(1a) 위 좌측의 점선으로 나타내는 데이터라인 구동용 드라이버 탑재영역(14) 내의 상측에 설치된 데이터용 출력단자(접속용 단자, 15)에 접속되어 있다.
주사라인 구동용 드라이버 탑재영역(11) 내의 하측에는 주사용 입력단자(16)가 설치되어 있다. 주사용 입력단자(16)는 그 하측에 설치된 주사용 분배선(17)을 통하여 그 하측에 설치된 주사용 외부접속단자(18)에 접속되어 있다. 데이터라인 구동용 드라이버 탑재영역(14) 내의 하측에는 데이터용 입력단자(19)가 설치되어 있다. 데이터용 입력단자(19)는 그 하측에 설치된 데이터용 분배선(20)을 통하여, 그 하측에 설치되었지만 데이터용 외부접속단자(21)에 접속되어 있다. 공통접속패드(9)는 그 하측에 설치된 공통 분배선(22)을 통하여 그 하측에 설치된 공통 외부접속단자(23)에 접속되어 있다.
또한, 도면의 명확화를 위해 도시는 생략하고 있는데, 액티브기판(1)의 주사라인 구동용 드라이버 탑재영역(11) 위에는 주사용 입력단자(16) 및 주사용 출력단자(12)에 대응하는 외부전극을 갖는 주사라인 구동회로부를 내장하는 주사라인 구동칩이 탑재되고, 주사라인 구동칩의 외부전극과 주사용 입력단자(16), 및 주사라인 구동칩의 외부전극과 주사용 출력단자(12)는 COG(칩 온 글라스)법에 의해 본딩되어 있다. 본딩방법은 납땜에 의한 방법이라도 좋고, 이방성 도전접착재에 의한 방법이라도 좋다.
또, 액티브기판(1)의 데이터라인 구동용 드라이버 탑재영역(14) 위에는 데이터라인 구동회로부를 내장하는 데이터라인 구동칩이 탑재되고, 데이터라인 구동칩의 외부전극과 데이터용 입력단자(19), 및 데이터라인 구동칩의 외부전극과 데이터용 출력단자(15)는 COG(칩 온 글라스)법에 의해 본딩되어 있다. 이 경우도 본딩방법은 납땜에 의한 방법이라도 좋고, 이방성 도전접착재에 의한 방법이라도 좋다.
다음으로, 도 2는 주사라인 구동용 드라이버 탑재영역(11)에 설치된 주사라인용 정전기 보호회로(30)의 부분 등가 회로적 평면도를 나타낸다. 주사라인 구동용 드라이버 탑재영역(11) 내에는 주사라인용 정전기 보호라인(31)이 설치되어 있다. 주사라인용 정전기 보호라인(31)과 각 주사용 출력단자(12, 즉 도 1에 나타내는 주사라인(6)에 접속된 주사용 분배선(10))의 사이에는 제 1, 제 2 주사라인용 정전기 보호용 박막 트랜지스터(주사라인용 정전기 보호소자, 32, 33)가 병렬로 설치되어 있다
이 경우, 제 1 주사라인용 정전기 보호용 박막 트랜지스터(32)는 다이오드 접속형의 nMOS형이며, 게이트전극(G) 및 드레인전극(D)은 주사용 출력단자(12)에 접속되고, 소스전극(S)은 주사라인용 정전기 보호라인(31)에 접속되어 있다. 제 2 주사라인용 정전기 보호용 박막 트랜지스터(33)는 부동 게이트형이며, 게이트전극 (G)은 어디와도 접속되어 있지 않고, 부동 게이트로 되어 있으며, 드레인전극(D)은 주사용 출력단자(12)에 접속되고, 소스전극(S)은 주사라인용 정전기 보호라인(31)에 접속되어 있다.
주사라인용 정전기 보호라인(31)의 일단부는 접속용 박막 트랜지스터(34) 및 접속용 분배선(35)을 통하여 도 1에 나타내는 공통라인(8)에 접속되어 있다. 이 경우, 접속용 박막 트랜지스터(34)의 게이트전극(G) 및 드레인전극(D)은 주사라인용 정전기 보호라인(31)에 접속되고, 소스전극(S)은 접속용 분배선(35)을 통하여 공통라인(8)에 접속되어 있다.
다음으로, 도 3은 데이터라인 구동용 드라이버 탑재영역(14)에 설치된 데이터라인용 정전기 보호회로(40)의 부분 등가 회로적 평면도를 나타낸다. 데이터라인 구동용 드라이버 탑재영역(14) 내에는 데이터라인용 정전기 보호라인(41)이 설치되어 있다. 데이터라인용 정전기 보호라인(41)과 각 데이터용 출력단자(15, 즉 도 1에 나타내는 데이터라인(7)에 접속된 데이터용 분배선(13))의 사이에는 부동 게이트형의 데이터라인용 정전기 보호용 박막 트랜지스터(데이터라인용 정전기 보호소자, 42)가 설치되어 있다.
이 경우, 데이터라인용 정전기 보호용 박막 트랜지스터(42)의 게이트전극(G)은 어디와도 접속되어 있지 않고, 부동 게이트로 되어 있으며, 드레인전극(D)은 데이터용 출력단자(15)에 접속되고, 소스전극(S)은 데이터라인용 정전기 보호라인 (41)에 접속되어 있다.
데이터라인용 정전기 보호라인(41)의 일단부는 병렬로 설치된 제 1, 제 2 접속용 박막 트랜지스터(43, 44, 접속용 소자) 및 접속용 분배선(45)을 통하여 도 1에 나타내는 공통라인(8)에 접속되어 있다. 이 경우, 제 1 접속용 박막 트랜지스터(43)의 게이트전극(G) 및 드레인전극(D)은 데이터라인용 정전기 보호라인(41)에 접속되고, 소스전극(S)은 접속용 분배선(45)을 통하여 공통라인(8)에 접속되어 있 다. 제 2 접속용 박막 트랜지스터(44)의 게이트전극(G) 및 드레인전극(D)은 접속용 분배선(45)을 통하여 공통라인(8)에 접속되고, 소스전극(S)은 데이터라인용 정전기 보호라인(41)에 접속되어 있다.
다음으로, 이 액정표시장치 일부의 구체적인 구조에 대해 설명한다. 우선, 도 4는 스위칭용 박막 트랜지스터(5) 및 화소전극(4)의 부분 단면도를 나타낸다. 유리 등으로 이루어지는 액티브기판(1) 상면의 소정 장소에는 크롬 등으로 이루어지는 게이트전극(G), 해당 게이트전극(G)에 접속된 주사라인(6, 도 1 참조) 및 해당 주사라인(6)에 접속된 주사용 분배선(10, 도 1 참조)이 설치되어 있다.
게이트전극(G) 및 주사라인(6) 등을 포함하는 액티브기판(1)의 상면에는 질화실리콘으로 이루어지는 게이트절연막(51)이 설치되어 있다. 게이트전극(G) 위에 있어서의 게이트절연막(51) 상면의 소정 장소에는 진성 비결정성 실리콘으로 이루어지는 반도체 박막(52)이 설치되어 있다. 반도체 박막(52)의 상면 거의 중앙부에는 질화실리콘으로 이루어지는 채널보호막(53)이 설치되어 있다.
채널보호막(53)의 상면 양측 및 그 양측에 있어서의 반도체 박막(52)의 상면에는 n형 비결정성 실리콘으로 이루어지는 옴 콘택트층(54, 55)이 설치되어 있다. 한쪽의 옴 콘택트층(54)의 상면 및 그 근처의 게이트절연막(51) 상면의 소정 장소에는 크롬 등으로 이루어지는 소스전극(S)이 설치되어 있다. 다른쪽의 옴 콘택트층(55)의 상면 및 게이트절연막(51) 상면의 소정 장소에는 크롬 등으로 이루어지는 드레인전극(D), 해당 드레인전극(D)에 접속된 데이터라인(7) 및 해당 데이터라인 (7)에 접속된 데이터용 분배선(13, 도 1 참조)이 설치되어 있다.
여기에서, 스위칭용 박막 트랜지스터(5)는 게이트전극(G), 게이트절연막 (51), 반도체 박막(52), 채널보호막(53), 옴 콘택트층(54, 55), 소스전극(S) 및 드레인전극(D)에 의해 구성되어 있다.
스위칭용 박막 트랜지스터(5) 및 데이터라인(7) 등을 포함하는 게이트절연막 (51)의 상면에는 질화실리콘으로 이루어지는 오버코트막(56)이 설치되어 있다. 오버코트막(56) 상면의 소정 장소에는 ITO 등의 투명도전재료로 이루어지는 화소전극 (4)이 설치되어 있다. 화소전극(4)은 오버코트막(56)의 소정 장소에 설치된 콘택트홀(57)을 통하여 소스전극(S)에 접속되어 있다.
다음으로, 도 5는 주사라인 구동용 드라이버 탑재영역(11) 내의 제 1, 제 2 주사라인용 정전기 보호용 박막 트랜지스터(32, 33), 주사용 출력단자(12) 및 주사라인용 정전기 보호라인(31)의 부분 단면도를 나타낸다. 제 1, 제 2 주사라인용 정전기 보호용 박막 트랜지스터(32, 33)는 도 4에 나타내는 스위칭용 박막 트랜지스터(5)와 거의 같은 구조이며, 게이트전극(G), 게이트절연막(51), 반도체 박막 (52), 채널보호막(53), 옴 콘택트층(54, 55), 소스전극(S) 및 드레인전극(D)으로 이루어져 있다.
주사용 출력단자(12)는 액티브기판(1)의 상면에 설치된 크롬 등으로 이루어지는 하층 금속층(12a)과, 게이트절연막(51)에 설치된 콘택트홀(57)을 통하여 노출된 하층 금속층(12a)의 상면 및 그 주위에 있어서의 게이트절연막(51)의 상면에 설치된 크롬 등으로 이루어지는 상층 금속층(12b)의 2층 구조로 되어 있으며, 오버코트막(56)에 설치된 개구부(58)를 통하여 노출되어 있다. 주사라인용 정전기 보호 라인(31)은 게이트절연막(51)의 상면에 설치된 크롬 등의 금속층으로 이루어져 있다.
그리고 제 1 주사라인용 정전기 보호용 박막 트랜지스터(32)의 게이트전극 (G)은 액티브기판(1)의 상면에 설치된 크롬 등으로 이루어지는 분배선(59)을 통하여 주사용 출력단자(12)의 하층 금속층(12a)에 접속되고, 드레인전극(D)은 주사용 출력단자(12)의 상층 금속층(12b)에 접속되며, 소스전극(S)은 주사라인용 정전기 보호라인(31)에 접속되어 있다. 제 2 주사라인용 정전기 보호용 박막 트랜지스터 (33)의 게이트전극(G)은 부동 게이트로 되어 있으며(도 2 참조), 드레인전극(D)은 주사용 출력단자(12)의 상층 금속층(12b)에 접속되고, 소스전극(S)은 주사라인용 정전기 보호라인(31)에 접속되어 있다.
다음으로, 도 6은 주사라인 구동용 드라이버 탑재영역(11) 내의 접속용 박막 트랜지스터(34), 주사라인용 정전기 보호라인(31) 및 공통 분배선(35)의 부분 단면도를 나타낸다. 접속용 박막 트랜지스터(34)는 도 4에 나타내는 스위칭용 박막 트랜지스터(5)와 거의 같은 구조이며, 게이트전극(G), 게이트절연막(51), 반도체 박막(52), 채널보호막(53), 옴 콘택트층(54, 55), 소스전극(S) 및 드레인전극(D)으로 이루어져 있다. 공통 분배선(35)은 액티브기판(1)의 상면에 설치된 크롬 등의 금속층으로 이루어져 있다.
그리고 게이트절연막(51)의 상면에 설치된 주사라인용 정전기 보호라인(31)의 일단부는 게이트절연막(51)에 설치된 콘택트홀(60)을 통하여 액티브기판(1)의 상면에 게이트전극(G)에 접속되어 설치된 크롬 등으로 이루어지는 분배선(61)에 접 속되고, 또한, 접속용 박막 트랜지스터(34)의 드레인전극(D)에 접속되어 있다. 접속용 박막 트랜지스터(34)의 소스전극(S)은 게이트절연막(51)에 설치된 콘택트홀 (62)을 통하여 공통 분배선(35)에 접속되어 있다.
다음으로, 도 7은 데이터라인 구동용 드라이버 탑재영역(14) 내의 데이터라인용 정전기 보호용 박막 트랜지스터(42), 데이터용 출력단자(15) 및 데이터라인용 정전기 보호라인(41)의 부분 단면도를 나타낸다. 데이터라인용 정전기 보호용 박막 트랜지스터(42)는 도 4에 나타내는 스위칭용 박막 트랜지스터(5)와 거의 같은 구조이며, 게이트전극(G), 게이트절연막(51), 반도체 박막(52), 채널보호막(53), 옴 콘택트층(54, 55), 소스전극(S) 및 드레인전극(D)으로 이루어져 있다.
데이터용 출력단자(15)는 게이트절연막(51)의 상면에 설치된 크롬 등의 금속층으로 이루어져 있다. 데이터라인용 정전기 보호라인(41)은 액티브기판(1)의 상면에 설치된 크롬 등의 금속층으로 이루어져 있다. 그리고 데이터라인용 정전기 보호용 박막 트랜지스터(42)의 게이트전극(G)은 부동 게이트로 되어 있으며(도 3 참조), 드레인전극(D)은 데이터용 출력단자(15)에 접속되고, 소스전극(S)은 게이트절연막(51)에 설치된 콘택트홀(63)을 통하여 데이터라인용 정전기 보호라인(41)에 접속되어 있다.
다음으로, 도 8은 데이터라인 구동용 드라이버 탑재영역(14) 내의 제 1, 제 2 접속용 박막 트랜지스터(43, 44), 데이터라인용 정전기 보호라인(41) 및 공통 분배선(45)의 부분 단면도를 나타낸다. 제 1, 제 2 접속용 박막 트랜지스터(43, 44)는 도 4에 나타내는 스위칭용 박막 트랜지스터(5)와 거의 같은 구조이며, 게이트전 극(G), 게이트절연막(51), 반도체 박막(52), 채널보호막(53), 옴 콘택트층(54, 55), 소스전극(S) 및 드레인전극(D)으로 이루어져 있다. 공통 분배선(45)은 액티브기판(1)의 상면에 설치된 크롬 등의 금속층으로 이루어져 있다.
그리고 제 1 접속용 박막 트랜지스터(43)의 게이트전극(G)은 데이터라인용 정전기 보호라인(41)에 접속되어 있다. 제 2 접속용 박막 트랜지스터(44)의 게이트전극(G)은 공통 분배선(45)에 접속되어 있다. 제 1 접속용 박막 트랜지스터(43)의 소스전극(S) 및 제 2 접속용 박막 트랜지스터(44)의 드레인전극(D)은 게이트절연막(51)에 설치된 콘택트홀(64)을 통하여 공통 분배선(45)에 접속되어 있다. 제 1 접속용 박막 트랜지스터(43)의 드레인전극(D) 및 제 2 접속용 박막 트랜지스터 (44)의 소스전극(S)은 게이트절연막(51)에 설치된 동일한 콘택트홀(65, 도 8에서는 도시의 형편상 따로따로 되어 있다)을 통하여 데이터라인용 정전기 보호라인(41)에 접속되어 있다.
그런데, 이 액정표시장치에 있어서는 도 5에 나타내는 바와 같이. 주사용 출력단자(12)는 액티브기판(1)의 상면에 설치된 하층 금속층(12a)과, 게이트절연막 (51)에 설치된 콘택트홀(57)을 통하여 노출된 하층 금속층(12a)의 상면 및 그 주위에 있어서의 게이트절연막(51)의 상면에 설치된 상층 금속층(12b)의 2층 구조로 되어 있다.
여기에서, 도 1, 도 5 및 도 8을 참조해서 설명하면, 액티브기판(1) 위에 동일한 금속재료, 예를 들면 크롬 등에 의해 동일 프로세스로 게이트전극(G), 분배선 (59) 및 주사용 출력단자(12)의 하층 금속층(12a)이 일체적으로 형성된다. 이때, 동시에 각 주사라인(6), 주사용 분배선(10) 및 사각형상의 공통라인(8)의 우변(8a, 도 1 참조)을 제외하는 3변이 형성된다. 또, 동시에 주사용 입력단자(16), 주사용 분배선(17) 및 주사용 외부접속단자(18)가 일체적으로 형성된다.
또, 게이트절연막(51)을 성막하고, 콘택트홀(57, 64, 65, 도 8 참조)을 형성한 후, 각 박막 트랜지스터가 형성되는데, 박막 트랜지스터(32, 33)의 드레인전극 (D)은 주사용 출력단자(12)의 하층 금속층(12a) 위에 적층되는 주사용 출력단자 (12)의 상층 금속층(12b)과 일체적으로 형성된다. 주사용 출력단자(12)의 상층 금속층(12b)의 형성에 의해 하층 금속층(12a)과 상층 금속층(12b)의 2층 구조로 이루어지는 주사용 출력단자(12)가 형성되고, 동시에 각 게이트전극(G)과 그것에 대응하는 각 주사라인(6)이 주사용 분배선(10)을 통하여 접속되며, 또, 주사용 분배선 (10)을 통하여 박막 트랜지스터(32, 33)의 드레인전극(D)이 접속된다.
또, 주사라인용 정전기 보호용 박막 트랜지스터(32, 33)의 드레인전극(D) 및 주사용 출력단자(12)의 상층 금속층(12b)의 형성과 동시에, 각 데이터라인(7) 및 이것에 대응하는 각 데이터용 분배선(13)이 형성되며, 또, 제 1, 제 2 접속용 박막 트랜지스터(43, 44)의 드레인전극(D)이 형성되고, 주사라인용 정전기 보호라인(31) 및 데이터라인용 정전기 보호라인(41)이 형성되며, 또, 데이터용 입력단자(19), 데이터용 분배선(20) 및 데이터용 외부접속단자(21)가 일체적으로 형성되고, 또한, 사각형상의 공통라인(8)의 우변(8a) 및 공통 분배선(22)이 형성된다.
따라서, 2층 구조의 주사용 출력단자(12)는 주사라인(6)에 접속된 주사용 분배선(10)과 제 1, 제 2 주사라인용 정전기 보호용 박막 트랜지스터(32, 33)의 드레 인전극(D)을 접속하고, 또한, 보호용 박막 트랜지스터(32)의 게이트전극(G)과 보호용 박막 트랜지스터(32, 33)의 드레인전극을 접속하기 위한 층간 콘택트부를 겸하고 있어, 층간 콘택트부의 수를 적게 할 수 있다. 또, 이 2층 구조의 주사용 출력단자(12)의 상층 금속층(12b) 위에는 주사라인 구동칩의 외부전극이 플립 칩(페이스다운)법에 의해 직접 본딩된다.
또, 이 액정표시장치에서는 도 1에 나타내는 바와 같이. 액티브기판(1) 위의 표시영역(3) 외측의 돌출부(1a) 위의 주사라인 구동용 드라이버 탑재영역(11) 내에 주사라인용 정전기 보호라인(31), 제 1, 제 2 주사라인용 정전기 보호용 박막 트랜지스터(32, 33) 및 접속용 박막 트랜지스터(34)를 설치하고 있으므로, 이들을 배치하기 위한 그 전용의 배치영역이 불필요하게 되고, 그에 따라서 프레임 면적을 작게 할 수 있다.
또한, 이 액정표시장치에서는 액티브기판(1) 위의 표시영역(3) 외측의 돌출부(1a) 위의 데이터라인 구동용 드라이버 탑재영역(14) 내에 데이터라인용 정전기 보호라인(41), 데이터라인용 정전기 보호용 박막 트랜지스터(42) 및 제 1, 제 2 접속용 박막 트랜지스터(43, 44)를 설치하고 있으므로, 이들을 배치하기 위한 그 전용의 배치영역이 불필요하게 되고, 그에 따라서 프레임 면적을 작게 할 수 있다.
다음으로, 상기 구성의 액정표시장치의 정전기 보호 동작에 대해 설명한다. 이 경우, 스위칭용 박막 트랜지스터(5)의 정전기에 의한 불량은 플러스의 정전기가 침입한 경우뿐이기 때문에 정전기가 플러스인 경우에 대해 설명한다.
어느 1개의 주사라인(6)에 외부로부터 어떤 이유에 의해 플러스의 정전기가 침입했다고 하면, 해당 주사라인(6)에 주사용 분배선(10) 및 주사용 출력단자(12)를 통하여 접속된 주사라인용 정전기 보호용 박막 트랜지스터(32)가 ON상태로 되고, 해당 주사라인(6)으로부터 전류가 그것에 접속된 주사라인용 정전기 보호용 박막 트랜지스터(32)를 통하여 주사라인용 정전기 보호라인(31)으로 흐르며, 주사라인용 정전기 보호라인(31)이 고전위로 된다.
주사라인용 정전기 보호라인(31)이 고전위로 되면, 나머지의 주사라인(6)에 접속된 제 2 주사라인용 정전기 보호용 박막 트랜지스터(33)가 도통상태로 되고, 주사라인용 정전기 보호라인(31)으로부터 전류가 제 2 주사라인용 정전기 보호용 박막 트랜지스터(33)를 통하여 나머지의 주사라인(6)으로 흐르며, 모든 주사라인 (6)이 동일 전위로 된다.
또, 주사라인용 정전기 보호라인(31)이 고전위로 되면, 접속용 박막 트랜지스터(34)가 ON상태로 되고, 주사라인용 정전기 보호라인(31)으로부터 전류가 접속용 박막 트랜지스터(34)를 통하여 공통라인(8)으로 흐르며, 또한, 공통접속패드(9) 및 기판간 도통재를 통하여 대향기판(2)의 대향전극으로 흐른다. 이렇게 해서, 주사라인(6)에 외부로부터 어떤 이유에 의해 침입한 플러스의 정전기는 방전되고, 스위칭용 박막 트랜지스터(5)의 정전기에 기인하는 특성시프트나 절연파괴 등의 불량이 방지된다.
이 경우, 다이오드 접속형의 접속용 박막 트랜지스터(34)가 드레인전극(D)으로부터 소스전극(S)으로의 일방향만 도통 가능하기 때문에, 주사라인용 정전기 보호소자라인(31)의 전위가 공통라인(8)의 전위보다도 높은 경우에는 주사라인용 정 전기 보호소자라인(31)으로부터 전류가 접속용 박막 트랜지스터(34)를 통하여 공통라인(8)으로 흐르는데, 그 역방향으로는 흐르지 않으므로 소비전력이 증가하지 않도록 할 수 있다.
한편, 어느 1개의 데이터라인(7)에 외부로부터 어떤 이유에 의해 플러스의 정전기가 침입했다고 하면, 해당 데이터라인(7)에 접속된 데이터라인용 정전기 보호용 박막 트랜지스터(42)가 도통상태로 되고, 해당 데이터라인(7)으로부터 전류가 그것에 접속된 데이터라인용 정전기 보호용 박막 트랜지스터(42)를 통하여 데이터라인용 정전기 보호라인(41)으로 흐르며, 데이터라인용 정전기 보호라인 (41)이 고전위로 된다.
데이터라인용 정전기 보호라인(41)이 고전위로 되면, 나머지의 데이터라인 (7)에 접속된 데이터라인용 정전기 보호용 박막 트랜지스터(42)가 도통상태로 되고, 데이터라인용 정전기 보호라인(41)으로부터 전류가 데이터라인용 정전기 보호용 박막 트랜지스터(42)를 통하여 나머지의 데이터라인(7)으로 흐르며, 모든 데이터라인(7)이 동일 전위로 된다.
또, 데이터라인용 정전기 보호라인(41)이 고전위로 되면, 제 1 접속용 박막 트랜지스터(43)가 ON상태로 되고, 데이터라인용 정전기 보호라인(41)으로부터 전류가 제 1 접속용 박막 트랜지스터(43) 및 공통 분배선(45)을 통하여 공통라인(8)으로 흐르며, 또한, 공통접속패드(9) 및 기판간 도통재를 통하여 대향기판(2)의 대향전극으로 흐른다. 이렇게 해서, 데이터라인(7)에 외부로부터 어떤 이유에 의해 침입한 플러스의 정전기는 방전되고, 스위칭용 박막 트랜지스터(5)의 정전기에 기인 하는 특성시프트나 절연파괴 등의 불량이 방지된다.
그런데, 데이터라인용 정전기 보호라인(41)의 전위가 공통라인(8)의 전위보다도 큰 경우에는 제 1 접속용 박막 트랜지스터(43)가 ON상태로 되고, 데이터라인용 정전기 보호라인(41)으로부터 전류가 공통라인(8)으로 흐른다. 한편, 공통라인 (8)의 전위가 데이터라인용 정전기 보호라인(41)의 전위보다도 큰 경우에는 제 2 접속용 박막 트랜지스터(44)가 ON상태로 되고, 공통라인(8)으로부터 전류가 데이터라인용 정전기 보호라인(41)에 흐른다. 그리고 데이터라인용 정전기 보호라인(41)과 공통라인(8)의 전위차가 작은 경우에는 어느 방향에도 전류가 흐르기 어렵고, 소비전력이 증가하기 어렵게 할 수 있다.
그런데, 도 7에 나타내는 바와 같이. 데이터라인용 정전기 보호라인(41)은 액티브기판(1)의 상면에 형성되어 있다. 이로 인해, 동일 도 7에 나타내는 바와 같이. 데이터라인용 정전기 보호용 박막 트랜지스터(42)의 소스전극(S)은 게이트절연막(51)의 콘택트홀(63)을 통하여 데이터라인용 정전기 보호라인(41)에 접속되어 있다. 따라서, 콘택트홀(63)이 필요하게 된다. 다음에 설명하는 제 2 실시형태는 콘택트홀(63)을 불필요로 한 것이다.
(제 2 실시형태)
도 9는 본 발명의 제 2 실시형태로서의 액정표시장치의 도 7과 똑같은 단면도를 나타낸다. 이 액정표시장치에 있어서는 데이터라인용 정전기 보호용 박막 트랜지스터(42)의 소스전극(S)은 게이트절연막(51)의 상면에 설치된 데이터라인용 정전기 보호라인(41)에 접속되어 있다. 따라서, 도 7에 나타내는 콘택트홀(63)은 불 필요하게 되어 층간 콘택트부를 더욱더 적게 할 수 있다.
또한, 이 제 2 실시형태의 액정표시장치에 있어서는 도 8과 똑같은 단면도인 도 10에 나타내는 바와 같이. 데이터라인용 정전기 보호라인(41)을 게이트절연막 (51)의 상면에 설치해도, 제 1 접속용 박막 트랜지스터(43)의 소스전극(S) 및 제 2 접속용 박막 트랜지스터(44)의 드레인전극(D)을 공통 분배선(45)에 접속하기 위한 콘택트홀(64) 및 데이터라인용 정전기 보호라인(41)을 제 1 접속용 박막 트랜지스터(43)의 게이트전극(G)에 접속하기 위한 콘택트홀(65)은 필요하다.
(제 3 실시형태)
도 11은 본 발명의 제 3 실시형태로서의 액정표시장치의 도 2와 똑같은 등가 회로적 평면도를 나타낸다. 이 액정표시장치에 있어서, 도 2에 나타내는 경우와 다른 점은, 제 2 주사라인용 정전기 보호용 박막 트랜지스터(33)를 생략하고, 접속용 박막 트랜지스터(34)의 소스전극(S)을 주사라인 구동용 드라이버 탑재영역(11) 내에 설치된 Vgl단자(71)에 접속한 점이다.
이 경우, Vgl단자(71)에는 비선택상태의 주사라인(6)에 인가되는 마이너스전압(예를 들면, Vgl=-20∼-15V)이 공급된다. 이 비선택상태의 주사라인(6)의 전위 Vgl(-20∼-15V)는 공통라인(8)의 전위(예를 들면, Vcom=-5∼+5V)보다도 낮다. 따라서, 주사라인용 정전기 보호라인(31)으로부터 전류가 접속용 박막 트랜지스터 (34)를 통하여 Vgl단자(71)로 흐르도록 해도 좋다.
(제 4 실시형태)
도 12는 본 발명의 제 4 실시형태로서의 액정표시장치의 도 11과 똑같은 등 가 회로적 평면도를 나타낸다. 이 액정표시장치에 있어서, 도 11에 나타내는 경우와 다른 점은 접속용 박막 트랜지스터(34)를 생략하고, 주사라인용 정전기 보호라인(31)의 일단부를 Vgl단자(71)에 접속한 점이다. 이와 같이, 주사라인용 정전기 보호라인(31)으로부터 전류가 Vgl단자(71)로 직접 흐르도록 해도 좋다.
(그 밖의 실시형태)
도 3에 나타내는 경우에 있어서, 제 1 접속용 박막 트랜지스터(43)의 소스전극(S) 및 제 2 접속용 박막 트랜지스터(44)의 게이트전극(G), 드레인전극(D)을 도 11에 나타내는 경우와 똑같이 Vgl단자(71)에 접속하도록 해도 좋다. 또, 도 3에 나타내는 경우에 있어서, 제 1, 제 2 접속용 박막 트랜지스터(43, 44)를 생략하고, 도 12에 나타내는 경우와 똑같이 데이터라인용 정전기 보호라인(41)의 일단부를 Vgl단자(71)에 접속하도록 해도 좋다.
또, 상기 실시형태에서는 주사라인 구동용 드라이버 탑재영역(11)과 데이터라인 구동용 드라이버 탑재영역(14)을 분리하고 있는데, 주사라인 구동용 드라이버와 데이터라인 구동용 드라이버를 1칩화한 것이 시판되고 있으며, 이와 같은 1칩드라이버를 이용하는 경우에는 주사라인 구동용 드라이버 탑재영역과 데이터라인 구동용 드라이버 탑재영역은 연속해서 형성하며, 그 영역 내에 주사라인용 정전기 보호회로 및 데이터라인용 정전기 보호회로를 연속 또는 분리하여 형성해도 좋다.
또, 상기 실시형태에서는 주사라인 구동용 드라이버 탑재영역(11)과 데이터라인 구동용 드라이버 탑재영역(14)을 액티브기판(1)의 1변인 돌출부(1a)에 형성한 것으로 하고 있는데, 액티브기판의 복수의 변을 돌출부로 하고, 각 돌출부에 주사 라인 구동용 드라이버 탑재영역과 데이터라인 구동용 드라이버 탑재영역을 형성하여 각각에 정전기 보호회로를 설치하도록 해도 좋다.
또, 상기한 각 실시형태에 있어서, 정전기 보호회로는 그 전체를 드라이버 탑재영역 내에 형성할 필요는 없고, 정전기 보호회로의 일부가 드라이버 탑재영역으로부터 돌출하도록 해도 좋다.
또, 상기 각 실시형태에서는 표시장치로서 액정표시장치의 경우로 설명했는데, 유기EL, 전계 방출 디바이스 등 다른 표시소자를 갖는 표시장치에 대해서도 적용할 수 있다.
본 발명에 따르면, 기판 위의 표시영역 외측의 구동용 드라이버 탑재영역 내에 정전기 보호회로를 설치하고 있으므로, 정전기 보호회로를 배치하기 위한 그 전용의 배치영역이 불필요하게 되고, 그에 따라서 프레임 면적을 작게 할 수 있다.

Claims (28)

  1. 액티브 기판과 대향 기판 사이에 액정이 봉입되며, 표시영역 및 비표시 영역을 갖는 표시장치로서,
    상기 액티브 기판 위의 상기 표시영역 내에 매트릭스 형상으로 배치된 복수의 화소 전극과,
    상기 각 화소 전극에 대응해서 배치된 표시소자와,
    상기 각 화소 전극에 접속된 스위칭용 박막 트랜지스터와,
    상기 각 스위칭용 박막 트랜지스터에 주사신호를 공급하기 위한 주사라인과,
    상기 각 스위칭용 박막 트랜지스터에 데이터신호를 공급하기 위한 데이터 라인을 구비하고,
    상기 액티브 기판은 상기 대향 기판의 적어도 하나의 변으로부터 돌출하는 돌출부를 가지며, 상기 돌출부의 상면에, 상기 주사라인 및 상기 데이터 라인의 적어도 한쪽을 구동하기 위한 구동용 드라이버가 탑재되는 구동용 드라이버 탑재영역을 가지며, 상기 구동용 드라이버 탑재영역에 정전기 보호회로가 설치되어 있는 것을 특징으로 하는 표시장치.
  2. 제 1 항에 있어서,
    상기 정전기 보호회로는 상기 주사라인에 접속된 주사라인용 정전기 보호회로인 것을 특징으로 하는 표시장치.
  3. 제 2 항에 있어서,　
    상기 주사라인용 정전기 보호회로는 주사라인용 정전기 보호라인과, 상기 주사라인용 정전기 보호라인과 상기 각 주사라인의 사이에 배치된 주사라인용 정전기 보호소자를 갖는 것을 특징으로 하는 표시장치.
  4. 제 3 항에 있어서,
    상기 주사라인용 정전기 보호소자는 상기 주사라인에 발생한 정전기에 의해 도통하고, 해당 정전기를 상기 주사라인으로부터 상기 주사라인용 정전기 보호라인을 향해서 흐르게 하는 다이오드 접속형의 박막 트랜지스터를 포함하는 것을 특징으로 하는 표시장치.
  5. 제 3 항에 있어서,
    상기 주사라인용 정전기 보호소자는 부동 게이트형의 박막 트랜지스터를 포함하는 것을 특징으로 하는 표시장치.
  6. 제 3 항에 있어서,
    상기 주사라인용 정전기 보호소자는 다이오드 접속형의 박막 트랜지스터와, 상기 다이오드 접속형의 박막 트랜지스터와 병렬로 배치된 부동 게이트형의 박막 트랜지스터를 포함하는 것을 특징으로 하는 표시장치.
  7. 제 3 항에 있어서,
    상기 주사라인용 정전기 보호회로와 상기 각 주사라인을 접속하는 주사용 분배선을 추가로 가지며, 상기 구동용 드라이버 탑재영역 내에, 상기 주사용 분배선 및 상기 주사라인용 정전기 보호소자가 접속된 주사용 출력단자가 설치되어 있는 것을 특징으로 하는 표시장치.
  8. 제 7 항에 있어서,
    상기 각 주사용 출력단자는 주사라인 구동칩의 외부전극을 접속하기 위해 외부로 노출하는 노출부분을 갖는 것을 특징으로 하는 표시장치.
  9. 제 7 항에 있어서,　
    상기 주사라인용 정전기 보호소자는 복수의 전극을 가지며, 상기 주사용 출력단자는 상기 주사라인용 정전기 보호소자의 하나의 전극에 접속된 하층 금속층과, 상기 주사라인용 정전기 보호소자의 다른 전극에 접속된 상층 금속층의 적층 구조로 이루어지는 것을 특징으로 하는 표시장치.
  10. 제 9 항에 있어서,
    상기 주사라인용 정전기 보호소자는 게이트전극, 소스전극 및 드레인전극을 갖는 박막 트랜지스터이며, 상기 하층 금속층은 상기 게이트전극에 접속되고, 상기 상층 금속층은 상기 드레인전극에 접속되어 있는 것을 특징으로 하는 표시장치.
  11. 제 2 항에 있어서,
    상기 액티브 기판 위에 형성된, 상기 표시영역의 주위를 둘러싸는 공통라인을 추가로 갖는 것을 특징으로 하는 표시장치.
  12. 제 11 항에 있어서,
    상기 주사라인용 정전기 보호회로는 상기 주사라인에 발생한 정전기를, 상기 주사라인용 정전기 보호소자를 통하여 상기 공통라인으로 흐르게 하기 위한 접속용 소자를 갖는 것을 특징으로 하는 표시장치.
  13. 제 12 항에 있어서,
    상기 접속용 소자는 게이트전극, 소스전극 및 드레인전극을 가지며, 상기 게이트전극 및 상기 드레인전극이 접속된 다이오드 접속형의 박막 트랜지스터를 포함하는 것을 특징으로 하는 표시장치.
  14. 제 1 항에 있어서,
    상기 정전기 보호회로는 상기 주사라인에 접속된 주사라인용 정전기 보호회로 및 상기 데이터라인에 접속된 데이터라인용 정전기 보호회로인 것을 특징으로 하는 표시장치.
  15. 제 1 항에 있어서,
    상기 정전기 보호회로는 상기 데이터라인에 접속된 데이터라인용 정전기 보호회로인 것을 특징으로 하는 표시장치.
  16. 제 15 항에 있어서,
    상기 데이터라인용 정전기 보호회로는 데이터라인용 정전기 보호라인과, 상기 데이터라인용 정전기 보호라인과 상기 각 데이터라인의 사이에 배치된 데이터라인용 정전기 보호소자를 갖는 것을 특징으로 하는 표시장치.
  17. 제 16 항에 있어서,
    상기 데이터라인용 정전기 보호소자는 부동 게이트형의 박막 트랜지스터인 것을 특징으로 하는 표시장치.
  18. 제 16 항에 있어서,
    상기 데이터라인용 정전기 보호라인은 상기 데이터라인과 동일한 층 위에 설치되어 있는 것을 특징으로 하는 표시장치.
  19. 제 16 항에 있어서,　
    상기 데이터라인용 정전기 보호회로와 상기 각 데이터라인을 접속하는 데이터용 분배선을 추가로 가지며, 상기 구동용 드라이버 탑재영역 내에, 상기 데이터용 분배선 및 상기 데이터라인용 정전기 보호소자가 접속된 데이터용 출력단자가 설치되어 있는 것을 특징으로 하는 표시장치.
  20. 제 19 항에 있어서,
    상기 각 데이터용 출력단자는 데이터라인 구동칩의 외부전극을 접속하기 위해 외부로 노출하는 노출부분을 갖는 것을 특징으로 하는 표시장치.
  21. 제 16 항에 있어서,　
    상기 액티브 기판 위에 형성된, 상기 표시영역의 주위를 둘러싸는 공통라인을 추가로 갖는 것을 특징으로 하는 표시장치.
  22. 제 21 항에 있어서,
    상기 데이터라인용 정전기 보호회로는 상기 데이터라인에 발생한 정전기를, 상기 데이터라인용 정전기 보호소자를 통하여 상기 공통라인으로 흐르게 하기 위한 접속용 소자를 갖는 것을 특징으로 하는 표시장치.
  23. 제 22 항에 있어서,
    상기 접속용 소자는 게이트전극, 소스전극 및 드레인전극을 가지며, 게이트전극과 드레인전극이 접속된 1쌍의 박막 트랜지스터를 포함하는 것을 특징으로 하는 표시장치.
  24. 대향기판과,
    상기 대향 기판에 대향하여 배치되며, 상기 대향 기판의 적어도 하나의 변으로부터 돌출하는 돌출부를 가지며, 또한,
    매트릭스형상으로 배치된 복수의 화소전극, 및 상기 화소전극에 접속된 스위칭소자를 가지는 액티브 기판과,
    상기 각 화소전극에 대응해서 배치된 표시소자를 구비하며,
    상기 액티브 기판의 상기 돌출부의 상면에, 상기 스위칭소자를 통하여 상기 표시소자를 구동하기 위한 구동용 드라이버가 탑재되고, 상기 구동용 드라이버의 외부전극에 접속되는 접속용 단자가 배열된 구동용 드라이버 탑재영역이 형성되며, 상기 구동용 드라이버 탑재영역 내에 정전기 보호회로가 배치되고 있는 것을 특징으로 하는 표시장치.
  25. 제 24 항에 있어서,
    상기 정전기 보호회로는 정전기 보호라인과, 상기 정전기 보호라인과 상기 스위칭소자의 사이에 배치된 정전기 보호소자를 갖는 것을 특징으로 하는 표시장치.
  26. 제 24 항에 있어서,
    상기 스위칭소자는 게이트전극, 소스전극 및 드레인전극을 갖는 박막 트랜지스터이며, 상기 정전기 보호회로는 상기 박막 트랜지스터의 게이트전극에 주사신호를 공급하는 주사라인용 정전기 보호회로인 것을 특징으로 하는 표시장치.
  27. 제 24 항에 있어서,　
    상기 스위칭소자는 게이트전극, 소스전극 및 드레인전극을 갖는 박막 트랜지스터이며, 상기 정전기 보호회로는 상기 박막 트랜지스터의 드레인전극에 데이터신호를 공급하는 데이터라인용 정전기 보호회로인 것을 특징으로 하는 표시장치.
  28. 제 24 항에 있어서,　
    상기 스위칭소자는 게이트전극, 소스전극 및 드레인전극을 갖는 박막 트랜지스터이며, 상기 정전기 보호회로는 상기 박막 트랜지스터의 게이트전극에 주사신호를 공급하는 주사라인용 정전기 보호회로 및 상기 박막 트랜지스터의 드레인전극에 데이터신호를 공급하는 데이터라인용 정전기 보호회로를 포함하는 것을 특징으로 하는 표시장치.
KR1020070048486A 2006-05-23 2007-05-18 표시장치 KR100847640B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00142343 2006-05-23
JP2006142343A JP2007316105A (ja) 2006-05-23 2006-05-23 表示装置
JPJP-P-2006-00142342 2006-05-23
JP2006142342A JP2007316104A (ja) 2006-05-23 2006-05-23 表示装置

Publications (2)

Publication Number Publication Date
KR20070113120A KR20070113120A (ko) 2007-11-28
KR100847640B1 true KR100847640B1 (ko) 2008-07-21

Family

ID=38749149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070048486A KR100847640B1 (ko) 2006-05-23 2007-05-18 표시장치

Country Status (3)

Country Link
US (1) US7768585B2 (ko)
KR (1) KR100847640B1 (ko)
TW (1) TWI366055B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150077503A (ko) * 2013-12-27 2015-07-08 엘지디스플레이 주식회사 액정표시장치

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100955339B1 (ko) * 2008-04-22 2010-04-29 주식회사 애트랩 접촉 및 접근을 감지할 수 있는 디스플레이 패널과디스플레이 장치 및 이 패널을 이용하는 접촉 및 접근 감지방법
WO2010029859A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101273972B1 (ko) * 2008-10-03 2013-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5029670B2 (ja) * 2009-09-28 2012-09-19 カシオ計算機株式会社 表示装置
KR101587936B1 (ko) * 2009-10-26 2016-01-25 삼성디스플레이 주식회사 표시 장치용 모기판 및 이의 제조 방법
CN102081246A (zh) * 2009-12-01 2011-06-01 群康科技(深圳)有限公司 液晶显示面板及液晶显示装置
JP5409697B2 (ja) * 2010-06-24 2014-02-05 株式会社ジャパンディスプレイ フラットパネルディスプレイ
TWI431388B (zh) * 2010-12-15 2014-03-21 E Ink Holdings Inc 顯示裝置結構、電泳顯示器之顯示面板結構，以及顯示裝置製造方法
KR101917753B1 (ko) 2011-06-24 2018-11-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20130007003A (ko) 2011-06-28 2013-01-18 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
CN102983102B (zh) * 2012-12-04 2015-01-14 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103021943B (zh) * 2012-12-14 2015-07-15 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103117285B (zh) * 2013-02-04 2015-12-02 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制造方法
CN104049392B (zh) * 2014-06-10 2017-01-18 京东方科技集团股份有限公司 防止显示面板异常放电的装置和显示面板制备系统
CN105204257B (zh) * 2015-11-05 2018-10-12 京东方科技集团股份有限公司 一种esd保护单元、阵列基板、液晶面板及显示装置
KR20180066937A (ko) * 2016-12-09 2018-06-20 삼성디스플레이 주식회사 표시 장치
CN107589612B (zh) * 2017-10-24 2021-02-19 惠科股份有限公司 一种阵列基板及显示面板
CN207517281U (zh) 2017-11-16 2018-06-19 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN108899325A (zh) * 2018-06-27 2018-11-27 武汉华星光电技术有限公司 一种ltps-tft阵列基板及其制造方法和显示面板
TWI744030B (zh) * 2020-10-08 2021-10-21 友達光電股份有限公司 顯示器
CN114937420B (zh) * 2022-05-27 2024-02-09 武汉天马微电子有限公司 显示面板和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060000939A (ko) * 2004-06-30 2006-01-06 엘지.필립스 엘시디 주식회사 액정표시장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08179359A (ja) 1994-12-20 1996-07-12 Casio Comput Co Ltd アクティブマトリックスパネル
JPH08179351A (ja) 1994-12-22 1996-07-12 Toshiba Corp 表示装置用アレイ基板
JPH09329796A (ja) 1996-06-10 1997-12-22 Hitachi Ltd 液晶表示基板
JPH1020336A (ja) 1996-07-02 1998-01-23 Sharp Corp アクティブマトリクス基板およびその製造方法
CN1132053C (zh) 1997-04-21 2003-12-24 精工爱普生株式会社 液晶显示装置、液晶显示装置的制造方法及电子仪器
US6043971A (en) * 1998-11-04 2000-03-28 L.G. Philips Lcd Co., Ltd. Electrostatic discharge protection device for liquid crystal display using a COG package
TW457690B (en) * 1999-08-31 2001-10-01 Fujitsu Ltd Liquid crystal display
JP4390991B2 (ja) 1999-08-31 2009-12-24 シャープ株式会社 液晶表示装置
JP4410912B2 (ja) * 2000-06-07 2010-02-10 Ｎｅｃ液晶テクノロジー株式会社 静電保護回路
JP4002112B2 (ja) 2001-03-22 2007-10-31 シチズンホールディングス株式会社 液晶表示装置
JP2002287703A (ja) 2001-03-26 2002-10-04 Citizen Watch Co Ltd 液晶表示装置
KR100386849B1 (ko) * 2001-07-10 2003-06-09 엘지.필립스 엘시디 주식회사 박막 트랜지스터 표시장치의 정전방전 방지회로
JP2003207756A (ja) 2002-01-11 2003-07-25 Sharp Corp 液晶表示装置
KR101133751B1 (ko) * 2003-09-05 2012-04-09 삼성전자주식회사 박막 트랜지스터 표시판
JP4385691B2 (ja) 2003-09-12 2009-12-16 カシオ計算機株式会社 表示パネルの静電気保護構造及び液晶表示パネル
JP2006047643A (ja) 2004-08-04 2006-02-16 Sanyo Electric Co Ltd 表示モジュール
CN1766722A (zh) 2004-10-28 2006-05-03 中华映管股份有限公司 薄膜晶体管阵列基板、液晶显示面板及其静电防护方法
TWI261920B (en) * 2005-07-07 2006-09-11 Au Optronics Corp Active device matrix substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060000939A (ko) * 2004-06-30 2006-01-06 엘지.필립스 엘시디 주식회사 액정표시장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150077503A (ko) * 2013-12-27 2015-07-08 엘지디스플레이 주식회사 액정표시장치
KR102134119B1 (ko) * 2013-12-27 2020-07-16 엘지디스플레이 주식회사 액정표시장치

Also Published As

Publication number Publication date
TWI366055B (en) 2012-06-11
KR20070113120A (ko) 2007-11-28
US7768585B2 (en) 2010-08-03
TW200807119A (en) 2008-02-01
US20070273802A1 (en) 2007-11-29

Similar Documents

Publication Publication Date Title
KR100847640B1 (ko) 표시장치
JP2007316104A (ja) 表示装置
US8477252B2 (en) Display apparatus with gate leading lines of differing lengths
JP5140999B2 (ja) 液晶表示装置
US8743330B2 (en) Liquid crystal display device
US6633360B2 (en) Active matrix type liquid crystal display apparatus
US8358259B2 (en) Liquid crystal display device
US20070030434A1 (en) Electro-optical device and electronic apparatus
US20080024407A1 (en) Liquid crystal display device
US8879015B2 (en) Liquid crystal display device having a switch device connected to a shield electrode and an interconnection and electronic apparatus
JP2007041096A (ja) 電気光学装置およびその製造方法、電子機器
KR20080020168A (ko) 어레이 기판 및 이를 갖는 표시패널
JP2005093459A (ja) 表示パネルの静電気保護構造
US8686446B2 (en) Capacitor device and display apparatus having the same
JPH11109886A (ja) 表示装置
US6603527B1 (en) Liquid crystal display device
JP3816270B2 (ja) 液晶表示装置
US20120319144A1 (en) Display panel and display device
JP2008089646A (ja) 表示装置
JP2007316105A (ja) 表示装置
JP5293240B2 (ja) 表示装置
JP2005019627A (ja) 液晶表示装置
JP2008293048A (ja) 表示装置
JP2008233417A (ja) マトリクスアレイ基板、及びこれを用いた平面表示装置
JP2006278623A (ja) 薄膜トランジスタ、電気光学装置、電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140707

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150703

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160708

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170707

Year of fee payment: 10