JP4385691B2 - 表示パネルの静電気保護構造及び液晶表示パネル - Google Patents
表示パネルの静電気保護構造及び液晶表示パネル Download PDFInfo
- Publication number
- JP4385691B2 JP4385691B2 JP2003320578A JP2003320578A JP4385691B2 JP 4385691 B2 JP4385691 B2 JP 4385691B2 JP 2003320578 A JP2003320578 A JP 2003320578A JP 2003320578 A JP2003320578 A JP 2003320578A JP 4385691 B2 JP4385691 B2 JP 4385691B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- thin film
- electrostatic protection
- static electricity
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 31
- 239000010409 thin film Substances 0.000 claims description 197
- 230000003068 static effect Effects 0.000 claims description 109
- 230000005611 electricity Effects 0.000 claims description 107
- 239000000758 substrate Substances 0.000 claims description 47
- 239000011159 matrix material Substances 0.000 claims description 14
- 230000001681 protective effect Effects 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 5
- 239000003566 sealing material Substances 0.000 claims description 5
- 239000010408 film Substances 0.000 description 31
- 239000010410 layer Substances 0.000 description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Description
請求項2に記載の発明は、複数の走査ラインと複数のデータラインがマトリクス状に形成され、各交点近傍にスイッチング素子と該スイッチング素子に接続された表示素子が配置された表示領域の周囲に、前記走査ライン相互および前記データライン相互を接続する静電気保護ライン、および前記各走査ラインと前記静電気保護ライン間および前記各データラインと前記静電気保護ライン間に静電気保護素子が配置された表示パネルの静電気保護構造であって、前記各走査ラインと前記静電気保護ライン間に配置された前記静電気保護素子は、前記走査ラインに生じた静電気によって導通し、該静電気を前記走査ラインから前記静電気保護ラインに向けて流すダイオード接続型の薄膜トランジスタであり、前記各データラインと前記静電気保護ライン間に配置された前記静電気保護素子は、フローティングゲート型の薄膜トランジスタであることを特徴とするものである。
請求項3に記載の発明は、請求項1または2に記載の発明において、前記各走査ライン相互を接続する前記静電気保護ラインの一端に該静電気保護ラインを共通電位に接続する薄膜抵抗素子が設けられていることを特徴とするものである。
請求項4に記載の発明は、請求項3に記載の発明において、前記表示領域の周囲に共通ラインが形成され、前記薄膜抵抗素子が該共通ラインを介して共通電位に接続されていることを特徴とするものである。
請求項5に記載の発明は、請求項1または2に記載の発明において、前記ダイオード接続型の薄膜トランジスタは、前記走査ラインが高電位となった時に導通する薄膜トランジスタであることを特徴とするものである。
請求項6に記載の発明は、請求項5に記載の発明において、前記ダイオード接続型の薄膜トランジスタは、n型MOSトランジスタであることを特徴とするものである。
請求項7に記載の発明は、請求項1に記載の発明において、前記各データラインと前記静電気保護ライン間に配置された前記静電気保護素子は、フローティングゲート型の薄膜トランジスタであることを特徴とするものである。
請求項8に記載の発明は、アクティブ基板と対向基板とがほぼ方形枠状のシール材を介して貼り合わされ、前記アクティブ基板に、マトリックス状に配置された複数の画素電極、前記各画素電極に接続された薄膜トランジスタ、前記各薄膜トランジスタに走査信号を供給するための走査ラインおよび前記各薄膜トランジスタにデータ信号を供給するためのデータラインが設けられ、前記対向基板に対向電極が設けられた表示パネルの静電気保護構造において、前記アクティブ基板にデータライン用静電気保護ラインが前記データラインに直交して設けられ、前記データライン用静電気保護ラインと前記各データラインとの間にフローティングゲート型のデータライン用静電気保護用薄膜トランジスタが設けられ、前記データライン用静電気保護ラインと前記対向電極との間に、両方向への導通を許容する2個のダイオード接続型薄膜トランジスタが並列に設けられていることを特徴とするものである。
請求項9に記載の発明は、請求項8に記載の発明において、前記2個のダイオード接続型薄膜トランジスタは前記アクティブ基板に設けられ、前記2個のダイオード接続型薄膜トランジスタと前記対向電極とは基板間導通材を介して接続されていることを特徴とするものである。
請求項10に記載の発明は、複数の表示画素が表示領域にマトリクス状に配置され、画素行毎に走査ラインが配置され、画素列毎にデータラインが配置され、前記表示画素毎に画素電極がスイッチング素子を介して当該画素行に対応する走査ライン及び当該画素列に対応するデータラインに接続され、前記走査ライン相互を接続する第1の静電気保護ラインと、前記第1の静電気保護ラインとそれぞれに対応した前記走査ラインとの間にそれぞれが配置された複数の第1の静電気保護素子と、が前記表示領域の周囲に形成された液晶表示パネルにおいて、前記各第1の静電気保護素子は、前記走査ラインに生じた静電気によって導通し、該静電気を前記走査ラインから前記第1の静電気保護ラインに向けて流すダイオード接続型の薄膜トランジスタと、前記ダイオード接続型の薄膜トランジスタに対して並列に接続されたフローティングゲート型の薄膜トランジスタと、を有していることを特徴とするものである。
請求項11に記載の発明は、複数の表示画素が表示領域にマトリクス状に配置され、画素行毎に走査ラインが配置され、画素列毎にデータラインが配置され、前記表示画素毎に画素電極がスイッチング素子を介して当該画素行に対応する走査ライン及び当該画素列に対応するデータラインに接続され、前記走査ライン相互を接続する第1の静電気保護ラインと、前記データライン相互を接続する第2の静電気保護ラインと、前記第1の静電気保護ラインとそれぞれに対応した前記走査ラインとの間にそれぞれが配置された複数の第1の静電気保護素子と、前記第2の静電気保護ラインとそれぞれに対応した前記データラインとの間にそれぞれが配置された複数の第2の静電気保護素子と、が前記表示領域の周囲に形成された液晶表示パネルにおいて、前記各第1の静電気保護素子は、前記走査ラインに生じた静電気によって導通し、該静電気を前記走査ラインから前記第1の静電気保護ラインに向けて流すダイオード接続型の薄膜トランジスタであり、前記各第2の静電気保護素子は、フローティングゲート型の薄膜トランジスタであることを特徴とするものである。
請求項12に記載の発明は、請求項10または11に記載の発明において、前記第1の静電気保護ラインの一端に該第1の静電気保護ラインを共通電位に接続する薄膜抵抗素子が設けられていることを特徴とするものである。
請求項13に記載の発明は、請求項12に記載の発明において、前記表示領域の周囲に共通ラインが形成され、前記薄膜抵抗素子が該共通ラインを介して前記共通電位に接続されていることを特徴とするものである。
請求項14に記載の発明は、請求項10または11に記載の発明において、前記ダイオード接続型の薄膜トランジスタは、前記走査ラインが高電位となった時に導通する薄膜トランジスタであることを特徴とするものである。
請求項15に記載の発明は、請求項14に記載の発明において、前記ダイオード接続型の薄膜トランジスタは、n型MOSトランジスタであることを特徴とするものである。
請求項16に記載の発明は、請求項10に記載の発明において、前記データライン相互を接続する第2の静電気保護ラインと、前記第2の静電気保護ラインとそれぞれに対応した前記データラインとの間にそれぞれが配置された複数の第2の静電気保護素子と、が前記表示領域の周囲に形成され、前記各第2の静電気保護素子がフローティングゲート型の薄膜トランジスタであることを特徴とするものである。
請求項17に記載の発明は、請求項16に記載の発明において、前記表示領域の周囲に共通電位に設定される共通ラインが形成され、前記第1の静電気保護ラインが第1の薄膜抵抗素子を介して前記共通ラインに接続され、前記第2の静電気保護ラインが第2の薄膜抵抗素子を介して前記共通ラインに接続されていることを特徴とするものである。
請求項18に記載の発明は、請求項17に記載の発明において、前記各表示画素間で等しい電位に設定される共通電極を備え、前記共通ラインは、前記対向電極と等しい電位に設定されていることを特徴とするものである。
請求項19に記載の発明は、アクティブ基板と対向基板とがほぼ方形枠状のシール材を介して貼り合わされ、前記アクティブ基板に、マトリックス状に配置された複数の画素電極、前記各画素電極に接続された薄膜トランジスタ、前記各薄膜トランジスタに走査信号を供給するための走査ラインおよび前記各薄膜トランジスタにデータ信号を供給するためのデータラインが設けられ、前記対向基板に対向電極が設けられた液晶表示パネルにおいて、前記アクティブ基板にデータライン用静電気保護ラインが前記データラインに直交して設けられ、前記データライン用静電気保護ラインと前記各データラインとの間にフローティングゲート型のデータライン用静電気保護用薄膜トランジスタが設けられ、前記データライン用静電気保護ラインと前記対向電極との間に、両方向への導通を許容する2個のダイオード接続型薄膜トランジスタが並列に設けられていることを特徴とするものである。
請求項20に記載の発明は、請求項19に記載の発明において、前記2個のダイオード接続型薄膜トランジスタは前記アクティブ基板に設けられ、前記2個のダイオード接続型薄膜トランジスタと前記対向電極とは基板間導通材を介して接続されていることを特徴とするものである。
また、アクティブ基板にデータライン用静電気保護ラインをデータラインに直交させて設け、データライン用静電気保護ラインと各データラインとの間にフローティングゲート型のデータライン用静電気保護用薄膜トランジスタを設けると、データラインに外部から何らかの理由により侵入した正の静電気をデータライン用静電気保護ラインに放電することができる上、データライン用静電気保護ラインがダイオード接続型ではなくフローティングゲート型であるため、通常の駆動時において、データラインとデータライン用静電気保護ラインとの間でのリーク電流が抑制され、低消費電力化を図ることができる。
図1はこの発明の第1実施形態としての液晶表示パネルにおけるアクティブ基板上に形成されたものの一部の等価回路的平面図を示す。アクティブ基板1上において一点鎖線で囲まれた領域は表示領域2となっている。アクティブ基板1上の表示領域2には、マトリックス状に配置された複数の画素電極3と、各画素電極3に接続されたソース電極Sを有するnMOS型の薄膜トランジスタ(スイッチング素子)4と、行方向に延ばされ、各薄膜トランジスタ4のゲート電極Gに走査信号を供給するための走査ライン5と、各薄膜トランジスタ4のドレイン電極Dにデータ信号を供給するためのデータライン6とが設けられている。
図5はこの発明の第2実施形態としての液晶表示パネルにおけるアクティブ基板上に形成されたものの一部の透過回路的平面図を示す。この第2実施形態において、図1に示す場合と異なる点は、走査ライン用静電気保護ライン9と各走査ライン5との間にフローティングゲート型の走査ライン用静電気保護用薄膜トランジスタ71をダイオード接続型の走査ライン用静電気保護用薄膜トランジスタ11と並列に設けた点である。
図6はこの発明の第3実施形態としての液晶表示パネルにおけるアクティブ基板上に形成されたものの一部の透過回路的平面図を示す。この第3実施形態において、図5に示す場合と異なる点は、走査ライン用静電気保護ライン9と共通ライン7との間に、薄膜抵抗素子12の代わりに、ダイオード接続型の薄膜トランジスタ72を設けた点である。この場合、薄膜トランジスタ72のゲート電極Gおよびドレイン電極Dは走査ライン用静電気保護ライン9に接続され、ソース電極Sは共通ライン7に接続されている。
2 表示領域
3 画素電極
4 薄膜トランジスタ
5 走査ライン
6 データライン
7 共通ライン
8 接続パッド
9 走査ライン用静電保護ライン
10 データライン用静電保護ライン
11 走査ライン用静電保護用薄膜トランジスタ
12 薄膜抵抗素子
13 データライン用静電保護用薄膜トランジスタ
14 薄膜抵抗素子
71 走査ライン用静電保護用薄膜トランジスタ
72〜74 薄膜トランジスタ
Claims (20)
- 複数の走査ラインと複数のデータラインがマトリクス状に形成され、各交点近傍にスイッチング素子と該スイッチング素子に接続された表示素子が配置された表示領域の周囲に、前記走査ライン相互および前記データライン相互を接続する静電気保護ライン、および前記各走査ラインと前記静電気保護ライン間および前記各データラインと前記静電気保護ライン間に静電気保護素子が配置された表示パネルの静電気保護構造であって、
前記各走査ラインと前記静電気保護ライン間に配置された前記静電気保護素子は、
前記走査ラインに生じた静電気によって導通し、該静電気を前記走査ラインから前記静電気保護ラインに向けて流すダイオード接続型の薄膜トランジスタと、
前記ダイオード接続型の薄膜トランジスタと並列に配置されたフローティングゲート型の薄膜トランジスタと、を有していること特徴とする表示パネルの静電気保護構造。 - 複数の走査ラインと複数のデータラインがマトリクス状に形成され、各交点近傍にスイッチング素子と該スイッチング素子に接続された表示素子が配置された表示領域の周囲に、前記走査ライン相互および前記データライン相互を接続する静電気保護ライン、および前記各走査ラインと前記静電気保護ライン間および前記各データラインと前記静電気保護ライン間に静電気保護素子が配置された表示パネルの静電気保護構造であって、
前記各走査ラインと前記静電気保護ライン間に配置された前記静電気保護素子は、前記走査ラインに生じた静電気によって導通し、該静電気を前記走査ラインから前記静電気保護ラインに向けて流すダイオード接続型の薄膜トランジスタであり、
前記各データラインと前記静電気保護ライン間に配置された前記静電気保護素子は、フローティングゲート型の薄膜トランジスタであることを特徴とする表示パネルの静電気保護構造。 - 請求項1または2に記載の発明において、
前記各走査ライン相互を接続する前記静電気保護ラインの一端に該静電気保護ラインを共通電位に接続する薄膜抵抗素子が設けられていることを特徴とする表示パネルの静電気保護構造。 - 請求項3に記載の発明において、
前記表示領域の周囲に共通ラインが形成され、前記薄膜抵抗素子が該共通ラインを介して共通電位に接続されていることを特徴とする表示パネルの静電気保護構造。 - 請求項1または2に記載の発明において、
前記ダイオード接続型の薄膜トランジスタは、前記走査ラインが高電位となった時に導通する薄膜トランジスタであることを特徴とする表示パネルの静電気保護構造。 - 請求項5に記載の発明において、
前記ダイオード接続型の薄膜トランジスタは、n型MOSトランジスタであることを特徴とする表示パネルの静電気保護構造。 - 請求項1に記載の発明において、
前記各データラインと前記静電気保護ライン間に配置された前記静電気保護素子は、フローティングゲート型の薄膜トランジスタであることを特徴とする表示パネルの静電気保護構造。 - アクティブ基板と対向基板とがほぼ方形枠状のシール材を介して貼り合わされ、
前記アクティブ基板に、マトリックス状に配置された複数の画素電極、前記各画素電極に接続された薄膜トランジスタ、前記各薄膜トランジスタに走査信号を供給するための走査ラインおよび前記各薄膜トランジスタにデータ信号を供給するためのデータラインが設けられ、
前記対向基板に対向電極が設けられた表示パネルの静電気保護構造において、
前記アクティブ基板にデータライン用静電気保護ラインが前記データラインに直交して設けられ、
前記データライン用静電気保護ラインと前記各データラインとの間にフローティングゲート型のデータライン用静電気保護用薄膜トランジスタが設けられ、
前記データライン用静電気保護ラインと前記対向電極との間に、両方向への導通を許容する2個のダイオード接続型薄膜トランジスタが並列に設けられていることを特徴とする表示パネルの静電気保護構造。 - 請求項8に記載の発明において、
前記2個のダイオード接続型薄膜トランジスタは前記アクティブ基板に設けられ、前記2個のダイオード接続型薄膜トランジスタと前記対向電極とは基板間導通材を介して接続されていることを特徴とする表示パネルの静電気保護構造。 - 複数の表示画素が表示領域にマトリクス状に配置され、画素行毎に走査ラインが配置され、画素列毎にデータラインが配置され、前記表示画素毎に画素電極がスイッチング素子を介して当該画素行に対応する走査ライン及び当該画素列に対応するデータラインに接続され、
前記走査ライン相互を接続する第1の静電気保護ラインと、前記第1の静電気保護ラインとそれぞれに対応した前記走査ラインとの間にそれぞれが配置された複数の第1の静電気保護素子と、が前記表示領域の周囲に形成された液晶表示パネルにおいて、
前記各第1の静電気保護素子は、
前記走査ラインに生じた静電気によって導通し、該静電気を前記走査ラインから前記第1の静電気保護ラインに向けて流すダイオード接続型の薄膜トランジスタと、
前記ダイオード接続型の薄膜トランジスタに対して並列に接続されたフローティングゲート型の薄膜トランジスタと、を有していることを特徴とする液晶表示パネル。 - 複数の表示画素が表示領域にマトリクス状に配置され、画素行毎に走査ラインが配置され、画素列毎にデータラインが配置され、前記表示画素毎に画素電極がスイッチング素子を介して当該画素行に対応する走査ライン及び当該画素列に対応するデータラインに接続され、
前記走査ライン相互を接続する第1の静電気保護ラインと、前記データライン相互を接続する第2の静電気保護ラインと、前記第1の静電気保護ラインとそれぞれに対応した前記走査ラインとの間にそれぞれが配置された複数の第1の静電気保護素子と、前記第2の静電気保護ラインとそれぞれに対応した前記データラインとの間にそれぞれが配置された複数の第2の静電気保護素子と、が前記表示領域の周囲に形成された液晶表示パネルにおいて、
前記各第1の静電気保護素子は、前記走査ラインに生じた静電気によって導通し、該静電気を前記走査ラインから前記第1の静電気保護ラインに向けて流すダイオード接続型の薄膜トランジスタであり、
前記各第2の静電気保護素子は、フローティングゲート型の薄膜トランジスタであることを特徴とする液晶表示パネル。 - 請求項10または11に記載の発明において、
前記第1の静電気保護ラインの一端に該第1の静電気保護ラインを共通電位に接続する薄膜抵抗素子が設けられていることを特徴とする液晶表示パネル。 - 請求項12に記載の発明において、
前記表示領域の周囲に共通ラインが形成され、前記薄膜抵抗素子が該共通ラインを介して前記共通電位に接続されていることを特徴とする液晶表示パネル。 - 請求項10または11に記載の発明において、
前記ダイオード接続型の薄膜トランジスタは、前記走査ラインが高電位となった時に導通する薄膜トランジスタであることを特徴とする液晶表示パネル。 - 請求項14に記載の発明において、
前記ダイオード接続型の薄膜トランジスタは、n型MOSトランジスタであることを特徴とする液晶表示パネル。 - 請求項10に記載の発明において、
前記データライン相互を接続する第2の静電気保護ラインと、前記第2の静電気保護ラインとそれぞれに対応した前記データラインとの間にそれぞれが配置された複数の第2の静電気保護素子と、が前記表示領域の周囲に形成され、
前記各第2の静電気保護素子がフローティングゲート型の薄膜トランジスタであることを特徴とする液晶表示パネル。 - 請求項16に記載の発明において、
前記表示領域の周囲に共通電位に設定される共通ラインが形成され、
前記第1の静電気保護ラインが第1の薄膜抵抗素子を介して前記共通ラインに接続され、
前記第2の静電気保護ラインが第2の薄膜抵抗素子を介して前記共通ラインに接続されていることを特徴とする液晶表示パネル。 - 請求項17に記載の発明において、
前記各表示画素間で等しい電位に設定される共通電極を備え、
前記共通ラインは、前記対向電極と等しい電位に設定されていることを特徴とする液晶表示パネル。 - アクティブ基板と対向基板とがほぼ方形枠状のシール材を介して貼り合わされ、
前記アクティブ基板に、マトリックス状に配置された複数の画素電極、前記各画素電極に接続された薄膜トランジスタ、前記各薄膜トランジスタに走査信号を供給するための走査ラインおよび前記各薄膜トランジスタにデータ信号を供給するためのデータラインが設けられ、
前記対向基板に対向電極が設けられた液晶表示パネルにおいて、
前記アクティブ基板にデータライン用静電気保護ラインが前記データラインに直交して設けられ、
前記データライン用静電気保護ラインと前記各データラインとの間にフローティングゲート型のデータライン用静電気保護用薄膜トランジスタが設けられ、
前記データライン用静電気保護ラインと前記対向電極との間に、両方向への導通を許容する2個のダイオード接続型薄膜トランジスタが並列に設けられていることを特徴とする液晶表示パネル。 - 請求項19に記載の発明において、
前記2個のダイオード接続型薄膜トランジスタは前記アクティブ基板に設けられ、前記2個のダイオード接続型薄膜トランジスタと前記対向電極とは基板間導通材を介して接続されていることを特徴とする液晶表示パネル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003320578A JP4385691B2 (ja) | 2003-09-12 | 2003-09-12 | 表示パネルの静電気保護構造及び液晶表示パネル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003320578A JP4385691B2 (ja) | 2003-09-12 | 2003-09-12 | 表示パネルの静電気保護構造及び液晶表示パネル |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005093459A JP2005093459A (ja) | 2005-04-07 |
JP4385691B2 true JP4385691B2 (ja) | 2009-12-16 |
Family
ID=34452496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003320578A Expired - Lifetime JP4385691B2 (ja) | 2003-09-12 | 2003-09-12 | 表示パネルの静電気保護構造及び液晶表示パネル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4385691B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11231628B2 (en) | 2018-05-09 | 2022-01-25 | Trivale Technologies | Display |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005156703A (ja) * | 2003-11-21 | 2005-06-16 | Seiko Epson Corp | 電子装置の静電保護回路、電気光学装置の静電保護回路及び電子機器 |
JP4951841B2 (ja) * | 2004-03-25 | 2012-06-13 | セイコーエプソン株式会社 | 液晶パネル |
JP4306654B2 (ja) | 2005-07-26 | 2009-08-05 | カシオ計算機株式会社 | トランジスタアレイパネル |
US7625783B2 (en) | 2005-11-23 | 2009-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and method for manufacturing the same |
KR100847640B1 (ko) | 2006-05-23 | 2008-07-21 | 가시오게산키 가부시키가이샤 | 표시장치 |
KR101236181B1 (ko) | 2006-06-02 | 2013-02-22 | 엘지디스플레이 주식회사 | 액정표시장치의 정전기 방지회로 |
JP2008116770A (ja) * | 2006-11-07 | 2008-05-22 | Hitachi Displays Ltd | 表示装置 |
JP5140999B2 (ja) | 2006-11-22 | 2013-02-13 | カシオ計算機株式会社 | 液晶表示装置 |
TWI401019B (zh) * | 2007-01-11 | 2013-07-01 | Prime View Int Co Ltd | 具有靜電防護功能之主動陣列裝置 |
KR100941835B1 (ko) | 2008-05-14 | 2010-02-11 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 및 그의 제조방법 |
JP2008293048A (ja) * | 2008-08-27 | 2008-12-04 | Casio Comput Co Ltd | 表示装置 |
KR101783193B1 (ko) * | 2008-09-12 | 2017-09-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
KR101420444B1 (ko) * | 2008-12-24 | 2014-08-13 | 엘지디스플레이 주식회사 | 액정표시장치 |
JP5293240B2 (ja) * | 2009-02-04 | 2013-09-18 | カシオ計算機株式会社 | 表示装置 |
KR101586522B1 (ko) * | 2010-01-06 | 2016-01-18 | 가부시키가이샤 제이올레드 | 액티브 매트릭스 기판, 표시 패널 및 이들의 검사 방법 |
CN109786373A (zh) * | 2018-12-26 | 2019-05-21 | 友达光电(昆山)有限公司 | 显示面板 |
CN111562704A (zh) * | 2020-05-06 | 2020-08-21 | Oppo(重庆)智能科技有限公司 | 显示模组、电子设备和显示屏组件 |
-
2003
- 2003-09-12 JP JP2003320578A patent/JP4385691B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11231628B2 (en) | 2018-05-09 | 2022-01-25 | Trivale Technologies | Display |
Also Published As
Publication number | Publication date |
---|---|
JP2005093459A (ja) | 2005-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4385691B2 (ja) | 表示パネルの静電気保護構造及び液晶表示パネル | |
US11967600B2 (en) | Display device | |
KR102098220B1 (ko) | 표시장치용 표시패널 | |
US7768585B2 (en) | Display device with static electricity protecting circuit | |
JP5925901B2 (ja) | 半導体装置 | |
JP2007316104A (ja) | 表示装置 | |
KR100209995B1 (ko) | 박막 트랜지스터형 액정표시장치 및 그 제조방법 | |
KR101359923B1 (ko) | 표시 장치 및 그 구동 방법 | |
US20140197412A1 (en) | Circuit board and display device | |
US7985969B2 (en) | Transistor and display and method of driving the same | |
KR20150075687A (ko) | 어레이 기판 | |
JP6753885B2 (ja) | アクティブマトリクス基板、表示装置およびアクティブマトリクス基板の欠陥修正方法 | |
JP2020202223A (ja) | 半導体装置 | |
US10503035B2 (en) | Display device | |
US7799621B2 (en) | Method of manufacturing thin film transistor array substrate and display device | |
KR20160017703A (ko) | 박막트랜지스터 및 이를 이용한 표시장치 | |
JP2008116770A (ja) | 表示装置 | |
KR102556961B1 (ko) | 포토 마스크 및 이를 이용한 디스플레이 패널 및 디스플레이 패널의 제조방법 | |
JP2007316105A (ja) | 表示装置 | |
US20180053791A1 (en) | Array substrate and display device with the array substrate | |
JP5293240B2 (ja) | 表示装置 | |
KR20080097309A (ko) | 액정표시장치 및 그 제조방법 | |
JP2006278623A (ja) | 薄膜トランジスタ、電気光学装置、電子機器 | |
JP2008293048A (ja) | 表示装置 | |
KR20070084726A (ko) | 박막 트랜지스터 어레이 기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060209 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060404 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060705 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090313 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090908 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090921 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4385691 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |