KR101236181B1 - 액정표시장치의 정전기 방지회로 - Google Patents

액정표시장치의 정전기 방지회로 Download PDF

Info

Publication number
KR101236181B1
KR101236181B1 KR1020060050069A KR20060050069A KR101236181B1 KR 101236181 B1 KR101236181 B1 KR 101236181B1 KR 1020060050069 A KR1020060050069 A KR 1020060050069A KR 20060050069 A KR20060050069 A KR 20060050069A KR 101236181 B1 KR101236181 B1 KR 101236181B1
Authority
KR
South Korea
Prior art keywords
diode
common voltage
gate line
mos transistor
vgate
Prior art date
Application number
KR1020060050069A
Other languages
English (en)
Other versions
KR20070115516A (ko
Inventor
김도헌
채지은
문수환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060050069A priority Critical patent/KR101236181B1/ko
Publication of KR20070115516A publication Critical patent/KR20070115516A/ko
Application granted granted Critical
Publication of KR101236181B1 publication Critical patent/KR101236181B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Abstract

본 발명은 액정표시장치에 적용되는 정전기 방지회로를 저소비 전력형으로 구현하는 기술에 관한 것이다. 이러한 본 발명은, 액정표시장치에 정전기가 발생될 때 공통전압라인과 게이트라인에 인가되는 전압에 따라, 상기 공통전압라인을 게이트라인에 접속하기 위한 일련의 트랜지스터와; 상기 게이트라인을 상기 공통전압라인에 접속하기 위한 또 다른 일련의 트랜지스터를 포함하여 구성하고, 상기 일련의 트랜지스터와 또 다른 일련의 트랜지스터에는 적어도 하나 이상의 트랜지스터가 공통으로 사용되도록 구성하는 것에 의해 달성된다.

Description

액정표시장치의 정전기 방지회로{ELECTRO STATIC DISCHARGE CIRCUIT FOR LIQUID CRYSTAL DISPLAY}
도 1a는 종래 기술에 의한 액정표시장치의 정전기 방지회로도.
도 1b는 공통전압라인과 게이트라인 간의 평상시 전압 관계를 나타낸 그래프.
도 2는 종래 기술에 의한 또 다른 액정표시장치의 정전기 방지회로도.
도 3은 본 발명에 의한 액정표시장치의 정전기 방지회로도.
도 4는 본 발명에 의한 또 다른 액정표시장치의 정전기 방지회로도.
도 5는 본 발명에 따른 정전기 방지회로의 소비전류를 나타낸 비교 그래프.
***도면의 주요 부분에 대한 부호의 설명***
NM31-NM35, NM41-NM46 : 모스트랜지스터
본 발명은 액정표시장치에 적용되는 정전기 방지회로에 관한 것으로, 특히 저소비 전력형으로 구현하는데 적당하도록 한 액정표시장치의 정전기 방지회로에 관한 것이다.
평판 표시 장치의 일종인 액정 표시 장치는 전압에 따라 빛의 투과도가 변하는 특성을 이용한 것으로, 낮은 전압으로 구동이 가능하고 비교적 전력 소모량이 적어 표시장치로서 각광을 받고 있다. 이러한 액정 표시 장치의 제작 공정의 대부분은 유리 기판(glass) 위에서 수행된다. 그런데, 유리기판은 부도체이므로 순간적으로 발생하는 전하가 기판 아래로 분산될 수 없어서 정정기에 매우 취약하다. 따라서, 유리 기판 위에 형성되어 있는 금속 배선의 단선 결함이나 금속 배선간의 단락 결함 등이 발생되고, 절연막이 박막트랜지스터(TFT) 등이 정전기에 의해 손상될 수 있다. 이러한 결함의 대부분은 수리가 불가능하므로 소율의 감소로 이어진다. 또한, 공정 상에 많은 제약을 가져오므로 이를 해결하기 위한 장비 투자나 환경에 대한 투자가 뒤따르게 되어 결과적으로 제품의 원가가 상승된다.
도 1a는 종래 기술에 의한 액정표시장치의 정전기 방지회로도로서 이에 도시한 바와 같이, 게이트 단자가 공통전압라인(Vcom)에 접속된 다이오드형 N채널 모스트랜지스터(이하, "모스트랜지스터"라 칭함)(NM11)의 드레인 단자가 모스트랜지스터(NM13)를 통한 후 게이트 단자가 게이트라인(Vgate)에 접속된 다이오드형 모스트랜지스터(NM12)의 드레인 및 게이트에 공통 접속되고, 상기 모스트랜지스터(NM12)의 소스 단자가 상기 모스트랜지스터(NM13)의 게이트 및 상기 모스트랜지스터(NM11)의 소스 단자에 공통 접속된 것으로, 이의 작용을 도 1b를 참조하여 설명하면 다음과 같다.
다이오드형 모스트랜지스터(NM11),(NM12)의 게이트에 공통전압라인(Vcom)과 게이트라인(Vgate)이 각기 접속되어 있는데, 이들이 서로 바뀌어 접속되어도 무방하다.
평상시에는 상기 공통전압라인(Vcom)과 게이트라인(Vgate) 간의 전압이 도 1b에서와 같이 10V 정도로 유지된다. 그리고, 평상시에는 모스트랜지스터(NM13)가 오프상태를 유지하므로 상기 공통전압라인(Vcom)과 게이트라인(Vgate)이 격리된 상태로 된다.
그러나, 액정표시장치에 정전기가 발생되어 상기 공통전압라인(Vcom)에 높은 전압이 인가되고 게이트라인(Vgate)에 낮은 전압이 인가되면, 이에 의해 이들 간에 큰 전압차가 발생되고, 상기 모스트랜지스터(NM13)의 게이트 단자에 드레쉬홀드전압 이상의 전압이 인가되어 그 모스트랜지스터(NM13)가 턴온된다.
이에 따라, 상기 공통전압라인(Vcom)이 다이오드형 모스트랜지스터(NM11)의 게이트 및 드레인 단자, 상기 다이오드형 모스트랜지스터(NM13), 모스트랜지스터(NM12)의 드레인 및 게이트 단자를 순차적으로 통해 상기 게이트라인(Vgate)에 연결된다. 따라서, 상기 공통전압라인(Vcom)과 게이트라인(Vgate)이 등전위가 되어 정전기를 방지할 수 있게 된다.
상기와 반대로, 액정표시장치에 정전기가 발생되어 상기 공통전압라인(Vcom)에 낮은 전압이 인가되고 게이트라인(Vgate)에 높은 전압이 인가되면, 이에 의해 상기 공통전압라인(Vcom)과 게이트라인(Vgate) 간에 큰 전압차가 발생되고, 상기 모스트랜지스터(NM13)의 게이트에 드레쉬홀드전압 이상의 전압이 인가되어 그 모스트랜지스터(NM13)가 턴온된다.
이에 따라, 상기 게이트라인(Vgate)이 모스트랜지스터(NM12)의 게이트 및 드레인 단자, 상기 모스트랜지스터(NM13), 상기 모스트랜지스터(NM11)의 드레인 및 게 이트 단자를 순차적으로 통해 상기 공통전압라인(Vcom)에 연결된다. 따라서, 상기 게이트라인(Vgate)과 공통전압라인(Vcom)이 등전위가 되어 정전기를 방지할 수 있게 된다.
한편, 2는 종래 기술에 의한 또 다른 액정표시장치의 정전기 방지회로도로서 이에 도시한 바와 같이, 공통전압라인(Vcom)이 다이오드형 모스트랜지스터(NM21), 다이오드형 모스트랜지스터(NM23)를 순차적으로 통해 게이트라인(Vgate)에 접속되고, 상기 게이트라인(Vgate)이 다이오드형 모스트랜지스터(NM22), 다이오드형 모스트랜지스터(NM24)를 순차적으로 통해 상기 공통전압라인(Vcom)에 접속된 것으로, 이의 작용을 설명하면 다음과 같다.
액정표시장치에 정전기가 발생되어 공통전압라인(Vcom)에 높은 전압이 인가되고 게이트라인(Vgate)에 낮은 전압이 인가되면, 이때 다이오드형 모스트랜지스터(NM21),(NM23)가 턴온된다.
이에 따라, 상기 공통전압라인(Vcom)이 상기 다이오드형 모스트랜지스터(NM21), 다이오드형 모스트랜지스터(NM23)를 순차적으로 통해 게이트라인(Vgate)에 연결된다. 따라서, 상기 공통전압라인(Vcom)과 게이트라인(Vgate)이 등전위가 되어 정전기를 방지할 수 있게 된다.
상기와 반대로, 액정표시장치에 정전기가 발생되어 공통전압라인(Vcom)에 낮은 전압이 인가되고 게이트라인(Vgate)에 높은 전압이 인가되면, 이때 다이오드형 모스트랜지스터(NM22),(NM24)가 턴온된다.
이에 따라, 게이트라인(Vgate)이 상기 다이오드형 모스트랜지스터(NM22), 다이 오드형 모스트랜지스터(NM24)를 순차적으로 통해 상기 공통전압라인(Vcom)에 연결된다. 따라서, 상기 게이트라인(Vgate)과 공통전압라인(Vcom)이 등전위가 되어 정전기를 방지할 수 있게 된다.
그러나, 이와 같은 종래의 정전기 방지회로에 있어서는 전자의 경우 공통전압라인과 게이트라인을 연결하는 트랜지스터의 개수가 적어 리키지 전류가 많이 발생되고 이에 의해 전력이 많이 소모되는 문제점이 있었다.
후자의 경우 전자에 비해 공통전압라인과 게이트라인을 연결하는 트랜지스터의 개수가 많아 리키지 전류가 덜 발생되지만, 사용한 트랜지스터에 비하여 리키지 전류가 많이 발생되므로 절전율을 만족시키는데 어려움이 있었다.
따라서, 본 발명의 목적은 사용된 트랜지스터에 비하여 절전 성능이 뛰어난 정전기 방지회로를 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명은, 정전기 발생시 공통전압라인과 게이트라인에 인가되는 전압에 따라, 상기 공통전압라인을 일련의 트랜지스터를 통해 게이트라인에 접속하거나, 상기 게이트라인을 또 다른 일련의 트랜지스터를 통해 상기 공통전압라인에 접속하고, 상기 일련의 트랜지스터와 또 다른 일련의 트랜지스터에는 적어도 하나 이상의 트랜지스터가 공통으로 사용되도록 구성함을 특징으로 한다.
상기 트랜지스터는 N 채널 모스트랜지스터인 것을 특징으로 한다.
상기 트랜지스터는 다이오드형 모스트랜지스터인 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.
도 3은 본 발명에 의한 액정표시장치의 정전기 방지회로도로서 이에 도시한 바와 같이, 공통전압라인(Vcom)을 다이오드형 모스트랜지스터(NM31), 다이오드형 모스트랜지스터(NM33), 다이오드형 모스트랜지스터(NM34)를 순차적으로 통해 게이트라인(Vgate)에 접속하고, 상기 게이트라인(Vgate)을 다이오드형 모스트랜지스터(NM32),다이오드형 모스트랜지스터(NM33),다이오드형 모스트랜지스터(NM35)를 순차적으로 통해 상기 공통전압라인(Vcom)에 공통 접속한 것으로, 이와 같이 구성한 본 발명의 작용을 상세히 설명하면 다음과 같다.
다이오드형 모스트랜지스터(NM31)의 게이트에 공통전압라인(Vcom)이 접속되고, 다이오드형 모스트랜지스터(NM32)의 게이트에는 게이트라인(Vgate)이 접속되어 있는데, 이들이 서로 바뀌어 접속되어도 무방하다.
평상시에는 상기 공통전압라인(Vcom)과 게이트라인(Vgate) 간의 전압이 도 1b에서와 같이 10V 정도로 유지되고, 이 공통전압라인(Vcom)과 게이트라인(Vgate)이 전기적으로 격리된 상태로 된다.
그러나, 액정표시장치에 정전기가 발생되어 상기 공통전압라인(Vcom)에 높은 전압이 인가되고 게이트라인(Vgate)에 낮은 전압이 인가되면, 이에 의해 이들 간에 큰 전압차가 발생된다.
하지만, 이때 상기 공통전압라인(Vcom)이 다이오드형 모스트랜지스터(NM31),다 이오드형 모스트랜지스터(NM33),다이오드형 모스트랜지스터(NM34)를 순차적으로 통해 다이오드형 모스트랜지스터(NM32)의 소스 및 게이트 단자, 게이트라인(Vgate)에 연결된다. 따라서, 상기 공통전압라인(Vcom)과 게이트라인(Vgate)이 등전위가 되어 정전기를 방지할 수 있게 된다.
상기와 반대로, 액정표시장치에 정전기가 발생되어 상기 공통전압라인(Vcom)에 낮은 전압이 인가되고 게이트라인(Vgate)에 높은 전압이 인가되면, 이에 의해 이들 간에 큰 전압차가 발생된다.
하지만, 이때 상기 게이트라인(Vgate)이 상기 다이오드형 모스트랜지스터(NM32), 다이오드형 모스트랜지스터(NM33), 다이오드형 모스트랜지스터(NM35)를 순차적으로 통해 상기 다이오드형 모스트랜지스터(NM31)의 소스 및 게이트 단자, 상기 공통전압라인(Vcom)에 연결된다. 따라서, 상기 게이트라인(Vgate)과 공통전압라인(Vcom)이 등전위가 되어 정전기를 방지할 수 있게 된다.
결국, 정전기 발생에 의해 공통전압라인(Vcom)에 높은 전압이 인가되고 게이트라인(Vgate)에 낮은 전압이 인가될 때 그 공통전압라인(Vcom)을 3개의 다이오드형 모스트랜지스터(NM31),(NM33),(NM34)를 통해 게이트라인(Vgate)에 연결하고, 정전기 발생에 의해 공통전압라인(Vcom)에 낮은 전압이 인가되고 게이트라인(Vgate)에 높은 전압이 인가될 때에는 그 게이트라인(Vgate)을 3개의 다이오드형 모스트랜지스터(NM32),(NM33),(NM35)를 통해 공통전압라인(Vcom)에 연결하므로 총 6개의 모스트랜지스터가 사용되지만, 이 중에서 하나의 다이오드형 모스트랜지스터(NM33)가 공통으로 사용되므로 실질적으로 5개의 모스트랜지스터가 사용되고 있는 것을 알 수 있다.
한편, 도 4는 본 발명의 다른 실시예를 나타낸 정전기 방지회로도로서 이에 도시한 바와 같이, 공통전압라인(Vcom)을 다이오드형 모스트랜지스터(NM41), 다이오드형 모스트랜지스터(NM43), 다이오드형 모스트랜지스터(NM44), 다이오드형 모스트랜지스터(NM45)를 순차적으로 통해 게이트라인(Vgate)에 접속하고, 상기 게이트라인(Vgate)을 다이오드형 모스트랜지스터(NM42),다이오드형 모스트랜지스터(NM43),다이오드형 모스트랜지스터(NM44),다이오드형 모스트랜지스터(NM46)를 순차적으로 통해 상기 공통전압라인(Vcom)에 접속한 것으로, 이와 같이 구성한 본 발명의 다른 실시예의 작용을 상세히 설명하면 다음과 같다.
도 3과 비교해 볼 때, 도 3에서는 하나의 다이오드형 모스트랜지스터(NM33)가 공통으로 사용되는 것에 비하여, 도 4에서는 두 개의 다이오드형 모스트랜지스터(NM43),(NM44)가 공통으로 사용되는 것이 다른 점이다.
다이오드형 모스트랜지스터(NM41)의 게이트에 공통전압라인(Vcom)이 접속되고, 다이오드형 모스트랜지스터(NM42)의 게이트에는 게이트라인(Vgate)이 접속되어 있는데, 이들이 서로 바뀌어 접속되어도 무방하다.
평상시에는 상기 공통전압라인(Vcom)과 게이트라인(Vgate) 간의 전압이 도 1b에서와 같이 10V 정도로 유지되고, 이 공통전압라인(Vcom)과 게이트라인(Vgate)이 전기적으로 격리된 상태로 된다.
그러나, 액정표시장치에 정전기가 발생되어 상기 공통전압라인(Vcom)에 높은 전압이 인가되고 게이트라인(Vgate)에 낮은 전압이 인가되면, 이에 의해 이들 간에 큰 전압차가 발생된다.
하지만, 이때 상기 공통전압라인(Vcom)이 다이오드형 모스트랜지스터(NM41),다이오드형 모스트랜지스터(NM43),다이오드형 모스트랜지스터(NM44), 다이오드형 모스트랜지스터(NM45)를 순차적으로 통해 게이트라인(Vgate)에 연결된다. 따라서, 상기 공통전압라인(Vcom)과 게이트라인(Vgate)이 등전위가 되어 정전기를 방지할 수 있게 된다.
상기와 반대로, 액정표시장치에 정전기가 발생되어 상기 공통전압라인(Vcom)에 낮은 전압이 인가되고 게이트라인(Vgate)에 높은 전압이 인가되면, 이에 의해 이들 간에 큰 전압차가 발생된다.
하지만, 이때 상기 게이트라인(Vgate)이 상기 다이오드형 모스트랜지스터(NM42), 다이오드형 모스트랜지스터(NM43), 다이오드형 모스트랜지스터(NM44), 다이오드형 모스트랜지스터(NM46)를 순차적으로 통해 상기 공통전압라인(Vcom)에 연결된다. 따라서, 상기 게이트라인(Vgate)과 공통전압라인(Vcom)이 등전위가 되어 정전기를 방지할 수 있게 된다.
결국, 정전기 발생에 의해 공통전압라인(Vcom)에 높은 전압이 인가되고 게이트라인(Vgate)에 낮은 전압이 인가될 때 그 공통전압라인(Vcom)을 4개의 다이오드형 모스트랜지스터(NM41),(NM43),(NM44),(NM45)를 통해 게이트라인(Vgate)에 연결하고, 정전기 발생에 의해 공통전압라인(Vcom)에 낮은 전압이 인가되고 게이트라인(Vgate)에 높은 전압이 인가될 때에는 그 게이트라인(Vgate)을 4개의 다이오드형 모스트랜지스터(NM42),(NM43),(NM44),(NM46)를 통해 공통전압라인(Vcom)에 연결하 므로 총 8개의 모스트랜지스터가 사용되지만, 이 중에서 두 개의 다이오드형 모스트랜지스터(NM43),(NM44)가 공통으로 사용하기 때문에 실질적으로 6개의 모스트랜지스터가 사용되고 있는 것을 알 수 있다.
도 5는 본 발명에 따른 정전기 방지회로의 소비전류를 종래의 정전기 방지회로와 비교하여 나타낸 그래프이다. 이에 도시한 바와 같이 도 1a와 같은 종래의 정전기 방지회로의 소비전류량(P1)이나, 도 2와 같은 종래의 정전기 방지회로의 소비전류량(P2)에 비하여 도 3과 같은 본 발명에 의한 정전기 방지회로의 소비전류량(P3)이나 도 4와 같은 본 발명에 의한 정전기 방지회로의 소비전류량(P4)이 월등히 적음을 알 수 있다.
이상에서 상세히 설명한 바와 같이 본 발명은 정전기 방지회로를 설계함에 있어서, 정전기 발생시 공통전압라인을 일련의 트랜지스터를 통해 게이트라인에 연결하거나, 게이트라인을 또 다른 일련의 트랜지스터를 통해 공통전압라인에 연결하되도록 하되, 하나 이상의 트랜지스터가 공통으로 사용되게 함으로써 실제 사용 개수의 트랜지스터보다 많은 개수의 트랜지스터를 통해 두 라인이 연결되어 리키지 전류가 효과적으로 감소되고, 이에 의해 전력소비량이 줄어드는 효과가 있다.

Claims (7)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 공통전압라인을 다이오드 형태의 제1,3,4모스트랜지스터를 순차적으로 통해 게이트라인에 접속하고, 상기 게이트라인을 다이오드 형태의 제2,3,5모스트랜지스터를 순차적으로 통해 상기 공통전압라인에 접속한 것을 특징으로 하는 액정표시장치의 정전기 방지회로.
  5. 제4항에 있어서, 모스트랜지스터는 N채널 모스트랜지스터인 것을 특징으로 하는 액정표시장치의 정전기 방지회로.
  6. 공통전압라인을 다이오드 형태의 제1,3,4,5모스트랜지스터를 순차적으로 통해 게이트라인에 접속하고, 상기 게이트라인을 다이오드 형태의 제2,3,4,6모스트랜지스터를 순차적으로 통해 상기 공통전압라인에 접속한 것을 특징으로 하는 액정표시장치의 정전기 방지회로.
  7. 제6항에 있어서, 모스트랜지스터는 N채널 모스트랜지스터인 것을 특징으로 하는 액정표시장치의 정전기 방지회로.
KR1020060050069A 2006-06-02 2006-06-02 액정표시장치의 정전기 방지회로 KR101236181B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060050069A KR101236181B1 (ko) 2006-06-02 2006-06-02 액정표시장치의 정전기 방지회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060050069A KR101236181B1 (ko) 2006-06-02 2006-06-02 액정표시장치의 정전기 방지회로

Publications (2)

Publication Number Publication Date
KR20070115516A KR20070115516A (ko) 2007-12-06
KR101236181B1 true KR101236181B1 (ko) 2013-02-22

Family

ID=39141968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060050069A KR101236181B1 (ko) 2006-06-02 2006-06-02 액정표시장치의 정전기 방지회로

Country Status (1)

Country Link
KR (1) KR101236181B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010020822A (ko) * 1999-08-31 2001-03-15 아끼구사 나오유끼 액정 표시 장치
KR20010028534A (ko) * 1999-09-21 2001-04-06 구본준, 론 위라하디락사 액정표시소자의 정전기 방지 회로
JP2003249659A (ja) 2003-01-10 2003-09-05 Seiko Epson Corp 半導体装置、電気光学装置、および電子機器
JP2005093459A (ja) 2003-09-12 2005-04-07 Casio Comput Co Ltd 表示パネルの静電気保護構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010020822A (ko) * 1999-08-31 2001-03-15 아끼구사 나오유끼 액정 표시 장치
KR20010028534A (ko) * 1999-09-21 2001-04-06 구본준, 론 위라하디락사 액정표시소자의 정전기 방지 회로
JP2003249659A (ja) 2003-01-10 2003-09-05 Seiko Epson Corp 半導体装置、電気光学装置、および電子機器
JP2005093459A (ja) 2003-09-12 2005-04-07 Casio Comput Co Ltd 表示パネルの静電気保護構造

Also Published As

Publication number Publication date
KR20070115516A (ko) 2007-12-06

Similar Documents

Publication Publication Date Title
US9627089B2 (en) Shift register, gate driving circuit, and display device
CN102957140B (zh) 静电放电保护电路及其显示装置
KR101947823B1 (ko) 반도체 회로 및 그 구동 방법, 및 기억 장치, 레지스터 회로, 표시 장치 및 전자 기기
CN106773424B (zh) 一种显示面板及显示装置
US9858880B2 (en) GOA circuit based on oxide semiconductor thin film transistor
US20070171115A1 (en) Gate driver, and thin film transistor substrate and liquid crystal display having the same
US11552070B2 (en) Electrostatic protection circuit, array substrate and display device
CN102867491A (zh) 一种液晶面板驱动电路及方法、显示装置
US20150177859A1 (en) Touch display panel with electrostatic protection unit
US9099859B2 (en) Electro-static discharge protection circuit, array substrate and display apparatus
CN107204169A (zh) 显示装置
WO2014166153A1 (zh) 阵列基板及其制造方法、显示装置
CN112509512B (zh) 一种gip电路及驱动方法
CN104485058A (zh) 一种测试电路、阵列基板及显示装置
US10658352B2 (en) Protective circuit, array substrate and display panel
WO2013104227A1 (zh) 一种静电释放保护电路及包括该电路的显示装置
WO2020107771A1 (zh) 防止esd器件漏电的测试电路及显示面板
KR101236181B1 (ko) 액정표시장치의 정전기 방지회로
US11309698B2 (en) Electrostatic prevention circuit, array substrate and display device
US11094292B2 (en) Backlight module, display panel and display device
US9830859B2 (en) Pixel circuit and driving method thereof, display panel and display apparatus
CN113534551B (zh) 一种显示基板和显示面板
CN107425013B (zh) 像素结构、阵列基板和显示装置
CN106990574B (zh) 阵列基板及其制作方法、显示装置及其驱动方法
CN113406830B (zh) 一种阵列基板、液晶显示面板及显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 7