WO2013104227A1 - 一种静电释放保护电路及包括该电路的显示装置 - Google Patents

一种静电释放保护电路及包括该电路的显示装置 Download PDF

Info

Publication number
WO2013104227A1
WO2013104227A1 PCT/CN2012/086226 CN2012086226W WO2013104227A1 WO 2013104227 A1 WO2013104227 A1 WO 2013104227A1 CN 2012086226 W CN2012086226 W CN 2012086226W WO 2013104227 A1 WO2013104227 A1 WO 2013104227A1
Authority
WO
WIPO (PCT)
Prior art keywords
line
film transistor
thin film
protection circuit
circuit
Prior art date
Application number
PCT/CN2012/086226
Other languages
English (en)
French (fr)
Inventor
段立业
吴仲远
袁广才
Original Assignee
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司 filed Critical 京东方科技集团股份有限公司
Publication of WO2013104227A1 publication Critical patent/WO2013104227A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Definitions

  • Electrostatic discharge protection circuit and display device including the same
  • the present invention relates to the field of display technologies, and in particular, to an electrostatic discharge protection circuit and a display device including the same. Background technique
  • ESD Electro-Static Discharge protection circuit
  • TFT LCD Thin Film Transistor Liquid Crystal Display
  • AM0LED Active Matrix Organic Light Emitting Diode
  • An existing ESD protection circuit as shown in Fig. 1 is composed of two diode-connected P-channel enhancement type TFTs 14 and TFTs 15.
  • the gate of the TFT 14 is connected to the signal line 13, the source is connected to the signal line 13, and the drain is connected to the high level line 11; the gate of the TFT 15 is connected to the low level line 12, and the source and the low level line 12
  • the connection and the drain are connected to the signal line 13.
  • the level on signal line 11 is between the level on high line 11 and the level on low line 12, at which point signal line 13 does not have a forward current to a high level line. 11 and the low level line 12 are released, and only a very weak reverse leakage current is released to the high level line 11 and the low level line 12.
  • the present invention provides an electrostatic discharge (ESD) protection circuit that enables emerging Oxide TFTs to be used in TFT LCD and AMOLED panels to provide electrostatic discharge protection.
  • the circuit provided by the present invention includes: a first thin film transistor and a second thin film transistor, wherein the first thin film transistor and the second thin film transistor are depletion thin film transistors;
  • the gate of the first thin film transistor is connected to the second level line, the drain is connected to the first level line, and the source is connected to the signal line;
  • the gate of the second thin film transistor is connected to the first level line, the drain is connected to the second level line, and the source is connected to the signal line.
  • the present invention also provides a display device including the above-described electrostatic discharge protection circuit.
  • the electrostatic discharge protection circuit provided by the present invention when there is no charge on the signal line or only the normal signal charge, the two thin film transistors in the circuit are in a state of being turned off or micro-conducting, and the signal on the signal line normally enters the array area. In the pixel unit.
  • an electrostatic charge appears on the signal line, according to the polarity of the static charge, it is controlled by a corresponding one of the level lines, so that one of the two thin film transistors is turned on, and the charge is discharged to one of the level lines, Eliminate the static charge generated.
  • FIG. 1 is a schematic structural view of a conventional electrostatic protection circuit
  • FIG. 2 is a schematic structural view of an electrostatic discharge protection circuit according to an embodiment of the present invention.
  • FIG. 3 is a schematic view showing the structure of an electrostatic discharge protection circuit according to an embodiment of the present invention.
  • FIG. 4 is a schematic diagram showing leakage currents of a depletion-type thin film transistor used in the circuits shown in FIGS. 1 and 3. detailed description
  • the present invention provides a corresponding electrostatic protection circuit in combination with the characteristics of the depletion TFT.
  • the circuit in this embodiment includes: a first level line 21, a second level line 22, a signal line 23, a first thin film transistor 24, and a second thin film transistor 25.
  • the gate of the first thin film transistor 24 is connected to the second level line 22, the drain is connected to the first level line 21, the source is connected to the signal line 23, and the gate of the second thin film transistor 25 is connected to the first level line. 21 is connected, the drain is connected to the second level line 22, and the source is connected to the signal line 23.
  • the source and drain structures are identical, so that the source and drain can be interchanged when the drain and source of the thin film transistor are connected.
  • the first thin film transistor 24 and the second thin film transistor 25 are both depletion thin film transistors.
  • the gate-source voltage is equal to 0, it is still turned on until the Vgs is smaller than the threshold Vthl of the N-channel depletion thin film transistor, and the N-channel depletion thin film transistor is turned off. Broken.
  • the electrostatic charge on the data line can be eliminated, and the electrostatic charge on the gate line can be eliminated. Therefore, the signal line is preferably a data line or a gate line.
  • both the first thin film transistor and the second thin film transistor should be turned off or only a small amount of current is passed, and the normal signal on the data line or the gate line is not affected to enter the pixel of the array area. .
  • one of the first thin film transistor and the second thin film transistor is turned on according to the polarity of the charge, and the electrostatic charge is released to a level connected to the pass transistor. Line to eliminate electrostatic charge.
  • the second thin film transistor is a P-channel depletion thin film transistor, and a potential of the first level line is higher than a second level line .
  • the gate drive circuit itself provides a high level line and a low level line.
  • This high and low level line can be directly used in the electrostatic discharge protection circuit as the first level line and the second level line in the electrostatic discharge protection circuit. Therefore, preferably, the first level line is a high level line in the gate driving circuit, and the second level line is a low level line in the gate driving circuit.
  • the circuit provided in this embodiment can accumulate an electrostatic charge on the signal line, turn on one of the two thin film transistors according to the polarity of the charge, and conduct the electrostatic charge to the level line to eliminate the electrostatic charge and prevent the electrostatic charge. Enter the pixel unit in the array.
  • the electrostatic discharge protection circuit provided by the embodiment is designed for a depletion mode thin film transistor, and the Oxide TFT can be used in an electrostatic discharge protection circuit to reduce the production cost and avoid the application of the depletion mode thin film transistor to the original enhanced film.
  • the electrostatic discharge protection circuit of the transistor design causes the normal signal on the signal line to leak into the high and low level lines.
  • FIG. 2 is a schematic diagram showing the circuit structure of an electrostatic discharge protection circuit according to a specific embodiment of the present invention.
  • the circuit comprises: two level lines with different potentials, wherein the high level is a high level line 31 and the low level is a low level line 32.
  • the electrostatic discharge protection circuit in this embodiment is for eliminating the charge on the signal line, and therefore also includes the signal line 33.
  • the signal line 33 may be a data line or a gate line.
  • the high level line and the low level line in this embodiment can directly use the high and low level lines in the gate circuit.
  • This embodiment can also additionally provide a level line that is provided by an external circuit, so that the electrostatic discharge protection circuit is not interfered by other circuits.
  • the potential (Vdata or Vgate) of the level signal passing therethrough should be between the potential Vgh of the high line and the potential Vgl of the low line. That is, Vgl ⁇ (Vdata or Vgate) ⁇ Vgh.
  • the potential on the signal line should be higher than the potential Vgh of the high level line or lower than the potential Vgl of the low level line.
  • the TFT 34 is an N-channel depletion transistor, and the TFT 35 is a P-channel depletion transistor.
  • the gate of the TFT 34 is connected to the low line 33, the source is connected to the signal line 33, and the drain is connected to the high level line 31.
  • the gate of the TFT 35 is connected to the high-level line 31, the source is connected to the signal line 33, and the drain is connected to the low-level line 33.
  • the signal line signal has only a very small reverse current flowing through the TFT 34 and the TFT 35 into the high level line 31 and the low level line 32. Such a small amount of current leakage does not affect the signal on the signal line entering the pixel unit of the array area.
  • the signal line can be a data line or a gate line.
  • a data line when an electrostatic positive charge is generated on the data line, the current ivgh flowing from the data line to the low line is subtracted from the potential on the data line.
  • the level potential is further proportional to the square of the difference (Vdata-VGh-Vth2) 2 obtained by subtracting the turn-on threshold of the P-channel depletion TFT.
  • the depletion type TFT can be applied to the electrostatic discharge protection circuit.
  • the Oxide TFT can be used in an electrostatic discharge protection circuit.
  • the depletion mode thin film transistor is applied to the ESD protection circuit shown in FIG. 1, and compared with the case where the ESD protection circuit shown in FIG. 3 leaks current during normal operation.
  • the two circuits except the transistor have the same conditions: the potential on the Vgh line is 7V, the potential on the Vgl line is -3V, and the TFT width to length ratio is 20um/4um.
  • the two TFTs in Figure 1 are two P-channel depletion thin-film transistors with a threshold voltage of 2V.
  • the signal line takes the data line as an example.
  • current II is generated on the data line.
  • the protection circuit shown in Figure 1 produces leakage currents 12 and 13 greater than 20uA on both thin film transistors, while the protection circuit shown in Figure 3 produces only less than 250nA leakage across the two thin film transistors. Current 14. Therefore, the ESD protection circuit shown in FIG. 3 is suitable for a low-cost depletion thin film transistor, which reduces the production cost of the ESD protection circuit.
  • the electrostatic discharge protection circuit in this embodiment applies a depletion mode thin film transistor to the circuit, and can effectively limit the leakage of the signal on the data line or the gate line into the high and low level when the data line or the gate line is working normally.
  • a depletion mode thin film transistor to the circuit, and can effectively limit the leakage of the signal on the data line or the gate line into the high and low level when the data line or the gate line is working normally.
  • one of the two thin film transistors is turned on according to the polarity of the electrostatic charge, and the electrostatic charge is leaked into the high-level line or the low-level line. To prevent electrostatic charge from entering the pixel cells in the array.
  • the present invention also provides a display device comprising the above-mentioned ESD protection circuit shown in FIG. 2, wherein the ESD protection circuit in the display device is used for quickly releasing positive and negative charges accumulated on the data line or the gate line to ensure the inside of the display device.
  • the pixel unit in the array is not damaged by static electricity, and the ESD protection circuit in the display device is suitable for a low-cost depletion thin film transistor, thereby reducing the production cost of the display device.
  • Both the first thin film transistor and the second thin film transistor are depletion type thin film transistors. Therefore, when it is determined that the first thin film transistor in the display device is an N-channel depletion thin film transistor, the second thin film transistor is determined to be a P-channel depletion thin film transistor, and the potential of the first level line is higher than the first Two level lines.
  • the panel in the display device of the embodiment has a gate driving circuit, so that the high-low line in the gate driving circuit can be directly used as the first level line and the second line of the static electricity discharge protection circuit.
  • Flat line can be provided separately, which can reduce the influence on the gate driving circuit.
  • the electrostatic discharge protection circuit provided in this embodiment not only provides electrostatic protection for the data lines, but also provides electrostatic discharge protection for the gate lines.
  • the spirit and scope of the invention Thus, it is intended that the present invention cover the modifications and variations of the inventions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种静电释放保护电路及包括该保护电路的显示装置，该电路包括都为耗尽型薄膜晶体管的第一薄膜晶体管和第二薄膜晶体管；第一薄膜晶体管的栅极与第二电平线连接，漏极与第一电平线连接，源极与信号线连接；第二薄膜晶体管的栅极与第一电平线连接，漏极与第二电平线连接，源极与信号线连接。正常工作时，本电路可以有效避免信号线释放大量电流，保证显示装置内部阵列正常工作；在静电产生时，能迅速释放信号线上积累的静电荷，保证显示装置内部阵列免受静电伤害。本发明可以利用低成本的耗尽型薄膜晶体管实现静电释放，降低静电释放保护电路的生产成本，从而降低包括该保护电路的显示装置的生产成本。

Description

一种静电释放保护电路及包括该电路的显示装置 技术领域
本发明涉及显示技术领域， 尤其涉及一种静电释放保护电路及包括该电 路的显示装置。 背景技术
ESD( Electro-Static Discharge,静电释放）保护电路是 TFT LCD( Thin Film Transistor Liquid Crystal Display , 薄膜晶体管液晶面板） 以及 AM0LED ( Active Matrix Organic Light Emitting Diode, 有源矩阵有机发光二极管） 面 板上的重要组成部分， 它可以使显示器件免遭在生产、 运输、 工作过程中的 静电伤害。
如图 1所示的一种现有 ESD保护电路，由两个二极管连接的 P沟道增强 型 TFT 14和 TFT 15组成。 TFT 14的栅极与信号线 13相连、 源极与信号线 13相连、 漏极与高电平线 11相连； TFT 15的栅极与低电平线 12相连、 源 极与低电平线 12相连、 漏极与信号线 13相连。 在正常工作时， 信号线 11 上的电平在高电平线 11上的电平和低电平线 12上的电平之间， 此时信号线 13不会有正向电流向高电平线 11和低电平线 12释放，只有极微弱的反向漏 电流向高电平线 11和低电平线 12释放。 在发生 ESD时， 当信号线 11上有 正电荷积累时， 信号线 13上的电位高于高电平线 11上的电位， TFT 14反向 导通，将信号线 13上的正电荷释放到高电平线 11上； 当信号线 13上有负电 荷积累时，信号线 13上的电平低于低电平线 12上的电平， TFT 15反向导通， 将信号线 13上的负电荷释放到低电平线 12上， 以保证显示装置内部阵列不 受静电伤害。
而当前正在兴起一种氧化物半导体（ Oxide TFT ) , 是一种耗尽型的电子 器件。如果将 Oxide TFT用于图 1所示的 ESD保护电路结构， 则会存在严重 的漏电问题。由于对于一个耗尽型的 TFT来说，当其栅源极电压 Vgs=0V时， TFT是已经导通的。 也就是说， 无论 TFT漏源极两端电压为正还是负， TFT 的漏源极都是导通的。正因为如此，假如釆用现有的 ESD保护电路结构设计 面板， 那么在面板正常工作时， 数据 ( data )线和栅极（gate )线将向 VGH 线和 VGL线漏走大量电流， 以至于使面板内部不能正常工作， 也可能使外 部驱动电路受到损坏。 发明内容
本发明提供了一种静电释放 ( ESD )保护电路，可使得新兴起的 Oxide TFT 能够适用于 TFT LCD和 AMOLED面板中，提供静电释放保护。本发明提供 的电路包括： 第一薄膜晶体管和第二薄膜晶体管， 其中， 第一薄膜晶体管和 第二薄膜晶体管为耗尽型薄膜晶体管；
第一薄膜晶体管的栅极与第二电平线连接， 漏极与第一电平线连接， 源 极与信号线连接；
第二薄膜晶体管的栅极与第一电平线连接， 漏极与第二电平线连接， 源 极与信号线连接。
本发明还提供了一种显示装置， 该装置包括上述静电释放保护电路。 本发明提供的静电释放保护电路， 当信号线上无电荷或只有正常的信号 电荷时， 电路中的两个薄膜晶体管处于关断或者微导通的状态， 信号线上的 信号正常进入阵列区的像素单元中。 而当信号线上出现静电荷时， 根据静电 荷的极性， 由相应的一条电平线控制， 使得两个薄膜晶体管中的一个导通， 将电荷释放到其中的一条电平线上， 以消除产生的静电荷。 附图说明
图 1为现有的静电保护电路结构示意图；
图 2为根据本发明实施例的静电释放保护电路结构示意图；
图 3为根据本发明具体实施例的静电释放保护电路结构示意图； 图 4为在图 1与图 3所示的电路中都釆用耗尽型薄膜晶体管的漏电流示 意图。 具体实施方式
为了将新兴起的 Oxide TFT用于静电保护，本发明结合耗尽型 TFT的特 点，提供了相应的静电保护电路。下面结合附图对本发明的实施例进行说明。 如图 2所示， 本实施例中的电路包括： 第一电平线 21、 第二电平线 22、 信号线 23、 第一薄膜晶体管 24和第二薄膜晶体管 25。
第一薄膜晶体管 24的栅极与第二电平线 22连接，漏极与第一电平线 21 连接， 源极与信号线 23连接； 第二薄膜晶体管 25的栅极与第一电平线 21 连接， 漏极与第二电平线 22连接， 源极与信号线 23连接。 根据薄膜晶体管 的结构特点， 其源极和漏极的结构完全相同， 因此在连接薄膜晶体管的漏极 和源极时， 可将源漏极互换。
其中，第一薄膜晶体管 24和第二薄膜晶体管 25都为耗尽型薄膜晶体管。 对于 N沟道耗尽型薄膜晶体管， 当栅源极电压等于 0时， 仍导通， 直至 Vgs小于 N沟道耗尽型薄膜晶体管的阔值 Vthl时， 则 N沟道耗尽型薄膜晶 体管关断。
对于 P沟道耗尽型薄膜晶体管， 当栅源极电压等于 0时， 仍导通， 直至 Vgs大于 P沟道耗尽型薄膜晶体管的阔值 Vth2时，则 P沟道耗尽型薄膜晶体 管关断。
本实施例既可以消除数据线上的静电电荷， 也可以消除栅极线上的静电 电荷， 因此较优地， 信号线为数据线或栅极线。
当数据线或栅极线正常工作时， 第一薄膜晶体管和第二薄膜晶体管都应 该关断或者仅有微量的电流通过， 不影响数据线或栅极线上的正常信号进入 阵列区的像素中。
当数据线或栅极线上产生了静电电荷时， 根据电荷的极性， 第一薄膜晶 体管和第二薄膜晶体管中有一个晶体管导通， 将静电电荷释放到与导通晶体 管连至的电平线上以消除静电电荷。
较优地， 当确定第一薄膜晶体管为 N沟道耗尽型薄膜晶体管， 则第二薄 膜晶体管为 P沟道耗尽型薄膜晶体管，且第一电平线的电位高于第二电平线。
在带有栅极驱动（Gate Driver ) 电路的面板中， 栅极驱动电路本身就提 供高电平线和低电平线。则可将此高低电平线直接用于静电释放保护电路中， 作为静电释放保护电路中的第一电平线和第二电平线。 因此， 较优地， 所述 第一电平线为栅极驱动电路中的高电平线， 所述第二电平线为栅极驱动电路 中的低电平线。 当然， 也可另外设置由外部电路提供高低的电平线， 这样可 使得静电释放保护电路不受其他电路的干扰。 本实施例中提供的电路可在信号线上聚集静电电荷时， 根据电荷的极性 导通两个薄膜晶体管中的一个后，将静电电荷导至电平线上以消除静电电荷， 防止静电电荷进入阵列中的像素单元。 本实施例提供的静电释放保护电路针 对耗尽型的薄膜晶体管设计，可使得 Oxide TFT运用于静电释放保护电路中， 以降低生产成本， 避免将耗尽型的薄膜晶体管运用于原为增强型薄膜晶体管 设计的静电释放保护电路而造成信号线上的正常信号漏入高低电平线中。
下面结合附图对本发明具体实施例进行说明。 如图 2所示， 为根据本发 明具体实施例的静电释放保护电路的电路结构示意图。
该电路包括： 两条电位不同的电平线， 其中电位高的为高电平线 31 , 电 位低的为低电平线 32。本实施例中的静电释放保护电路用于消除信号线上的 电荷， 因此还包括信号线 33。 信号线 33可以为数据线， 也可以为栅极线。
当栅极驱动电路中已有为栅极线供电的高低电平线， 则本实施例中高电 平线和低电平线可直接使用栅极电路中的高低电平线。 本实施例也可另外设 置由外部电路提供高低的电平线， 这样可使得静电释放保护电路不受其他电 路的干扰。 当信号线 33 正常工作时， 通过其的电平信号的电位（Vdata或 Vgate )应在高电平线的电位 Vgh和低电平线的电位 Vgl之间。即 Vgl < (Vdata 或 Vgate) < Vgh。 当信号线上有静电电荷时， 则信号线上的电位应该比高电 平线的电位 Vgh更高， 或者比低电平线的电位 Vgl更低。
本实施例中还包括两 TFT 34和 35。 TFT 34为 N沟道耗尽型晶体管 , TFT 35为 P沟道耗尽型晶体管。 其中 TFT 34的栅极与低电平线 33连接， 源极与 信号线 33连接， 漏极与高电平线 31连接。 TFT 35的栅极与高电平线 31连 接， 源极与信号线 33连接， 漏极与低电平线 33连接。
当信号线上通过正常的栅极信号或数据信号时， Vgl < (Vdata或 Vgate) < Vgh, TFT 34的栅源极电压 Vgs=Vgl-(Vdata或 Vgate) < 0,则根据 N沟道耗 尽型 TFT 的特点， TFT 34 处于关断状态； 而 TFT35 的栅源极电压 Vgs=Vgh-(Vdata或 Vgate) > 0,则根据 P沟道型 TFT的特点， TFT 35也处于 关断状态。 信号线的信号只有极小的反向电流通过 TFT 34和 TFT 35流入高 电平线 31和低电平线 32中。 这样微量的电流漏出， 并不会影响信号线上的 信号进入阵列区的像素单元中。
当信号线上出现静电电荷时， 如果静电电荷为正电荷， 则信号线上的电 位 (Vdata或 Vgate)开始上升， 对于 TFT 34来说， Vgs= Vgl-(Vdata或 Vgate) 始终小于 0, 因此 N沟道耗尽型薄膜晶体管始终不会导通。 而 TFT35, Vgs 不断减小， 直至 Vgs 达到 P 沟道耗尽型薄膜晶体管的阔值 Vth2 时， 即 Vgs=Vgh-(Vdata或 Vgate)≤Vth2时， 则 TFT 35导通。 TFT 35导通后， 正电 荷通过 TFT 35释放至低电平线， 至此， 静电电荷被消除。
当信号线上出现静电电荷时， 如果静电电荷为负电荷， 则信号线上的电 位开始上升， 对于 TFT 35来说， Vgs始终大于 0, 因此 P沟道耗尽型薄膜晶 体管始终不会导通。 而 TFT 34, Vgs不断增大， 直至 Vgs达到 N沟道耗尽型 薄膜晶体管的阔值 vthl时， 即 Vgs≥Vthl , 则 TFT 34导通。 TFT 34导通后， 负电荷通过 TFT 34释放至高电平线， 至此， 静电电荷被消除。
信号线上的静电荷出现的越多， 当电荷泄放时通过 TFT的电流则随栅源 间电压的平方关系增长。 信号线可以为数据线也可以为栅极线， 以数据线为 例， 当数据线上产生静电正电荷时， 从数据线流至低电平线的电流 ivgh与数 据线上的电位减去高电平电位再减去 P沟道耗尽型 TFT的导通门限所得差值 的平方 (Vdata-VGh-Vth2)2成正比。 对应地， 当数据线上产生静电负电荷时， 从高电平线流至数据线的电流 ivgl与数据线上的电位减去低电平电位再减去 N沟道耗尽型 TFT的导通门限所得的差值的平方 (Vdata-Vgl-Vthl)2 成正比。 所以， 数据线上的静电荷产生的越多， 本实施例中的保护电路越能迅速将电 荷消除， 避免其伤到阵列中的像素单元。
釆用本实施例的静电释放保护电路，可使得耗尽型的 TFT能够运用于静 电释放保护电路中。这样 Oxide TFT即可运用于静电释放保护电路中。另夕卜， 将耗尽型薄膜晶体管应用于图 1所示的 ESD保护电路，并与图 3所示的 ESD 保护电路对此正常工作时漏电流的情况进行比较。 在进行对比时， 两个电路 除晶体管外，其他条件都相同： Vgh线上的电位为 7V, Vgl线上的电位为 -3V, TFT宽长比为 20um/4um。 不同的是， 图 1中的两个 TFT为两阔值电压为 2V 的 P沟道耗尽型薄膜晶体管， 图 3中为一个阔值为 -2V的 N沟道耗尽型薄膜 晶体管和一个阔值为 2V的 P沟道耗尽型薄膜晶体管。信号线以数据线为例， 数据线上的电压从 0V~4V进行扫描时，如图 4所示，在数据线上会产生电流 II。 而图 1所示的保护电路在两薄膜晶体管上会产生大于 20uA的漏电流 12 和 13,而图 3所示的保护电路则只会在两薄膜晶体管上产生小于 250nA的漏 电流 14。因此，图 3所示的 ESD保护电路适用于低成本的耗尽型薄膜晶体管， 降低了 ESD保护电路的生产成本。
本实施例中的静电释放保护电路将耗尽型的薄膜晶体管运用于电路中， 可在数据线或栅极线正常工作时， 有效地限制数据线或栅极线上的信号漏入 高低电平线中， 而当数据线或栅极线上汇聚大量的静电电荷时， 根据静电电 荷的极性使得两薄膜晶体管中的一个导通， 将静电电荷泄漏至高电平线或低 电平线中， 以防止静电电荷进入阵列中的像素单元中。
本发明还提供一种显示装置， 包括上述图 2所示的 ESD保护电路，该显 示装置中的 ESD保护电路用以迅速释放数据线或栅极线上积累的正负电荷， 以保证显示装置内部阵列中的像素单元不受静电伤害， 且该显示装置中 ESD 保护电路适用于低成本的耗尽型薄膜晶体管， 因此降低了显示装置的生产成 本。
第一薄膜晶体管和第二薄膜晶体管都为耗尽型的薄膜晶体管。 所以， 当 确定显示装置中的第一薄膜晶体管为 N沟道耗尽型薄膜晶体管，则可确定第 二薄膜晶体管为 P沟道耗尽型薄膜晶体管， 且第一电平线的电位高于第二电 平线。
本实施例中的显示装置中的面板上已带有栅极驱动电路， 因此可直接将 栅极驱动电路中的高低电平线直接作为本静电释放保护电路的第一电平线和 第二电平线。 当然也可以单独提供两电平线，可减少对栅极驱动电路的影响。
本实施例中提供的静电释放保护电路不仅可为数据线提供静电保护， 也 可为栅极线提供静电释放保护。 发明的精神和范围。 这样， 倘若本发明的这些修改和变型属于本发明权利要 求及其等同技术的范围之内， 则本发明也意图包含这些改动和变型在内。

Claims

权利要求书
1、一种静电释放保护电路， 该电路包括： 第一薄膜晶体管和第二薄膜晶 体管， 其中， 第一薄膜晶体管和第二薄膜晶体管为耗尽型薄膜晶体管；
第一薄膜晶体管的栅极与第二电平线连接， 漏极与第一电平线连接， 源 极与信号线连接；
第二薄膜晶体管的栅极与第一电平线连接， 漏极与第二电平线连接， 源 极与信号线连接。
2、 根据权利要求 1所述的电路， 其中， 所述第一薄膜晶体管为 N沟道 耗尽型薄膜晶体管，
第二薄膜晶体管为 P沟道耗尽型薄膜晶体管， 且第一电平线的电位高于 第二电平线。
3、根据权利要求 2所述的电路， 其中， 所述第一电平线为栅极驱动电路 中的高电平线， 所述第二电平线为栅极驱动电路中的低电平线。
4、 根据权利要求 1所述的电路， 其中， 所述信号线为数据线或栅极线。
5、一种显示装置，该装置包括上述权利要求 1中所述的静电释放保护电 路。
6、根据权利要求 5所述的显示装置， 其中， 所述静电释放保护电路中的 第一薄膜晶体管为 N沟道耗尽型薄膜晶体管，
第二薄膜晶体管为 P沟道耗尽型薄膜晶体管， 且第一电平线的电位高于 第二电平线。
7、根据权利要求 6所述的显示装置， 其中， 所述第一电平线为栅极驱动 电路中的高电平线， 所述第二电平线为栅极驱动电路中的低电平线。
8、根据权利要求 5所述的显示装置， 其中， 所述信号线为数据线或栅极 线。
PCT/CN2012/086226 2012-01-12 2012-12-07 一种静电释放保护电路及包括该电路的显示装置 WO2013104227A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN 201210008976 CN102651366B (zh) 2012-01-12 2012-01-12 一种静电释放保护电路及包括该电路的显示装置
CN201210008976.4 2012-01-12

Publications (1)

Publication Number Publication Date
WO2013104227A1 true WO2013104227A1 (zh) 2013-07-18

Family

ID=46693331

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2012/086226 WO2013104227A1 (zh) 2012-01-12 2012-12-07 一种静电释放保护电路及包括该电路的显示装置

Country Status (2)

Country Link
CN (1) CN102651366B (zh)
WO (1) WO2013104227A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651366B (zh) * 2012-01-12 2013-06-12 京东方科技集团股份有限公司 一种静电释放保护电路及包括该电路的显示装置
CN103944154A (zh) * 2013-12-11 2014-07-23 厦门天马微电子有限公司 一种静电保护电路及液晶显示器
CN106710541A (zh) * 2015-11-17 2017-05-24 南京瀚宇彩欣科技有限责任公司 液晶显示装置
CN205621414U (zh) * 2016-04-26 2016-10-05 京东方科技集团股份有限公司 静电放电电路、阵列基板和显示装置
CN111026275B (zh) * 2019-12-12 2021-02-26 深圳市华星光电半导体显示技术有限公司 静电反馈显示阵列及主动驱动方法、电路
CN112419956B (zh) * 2020-11-18 2022-07-12 武汉华星光电半导体显示技术有限公司 静电释放电路及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716650A (zh) * 2003-10-20 2006-01-04 株式会社半导体能源研究所 发光器件及制造发光器件的方法
CN101632176A (zh) * 2007-01-24 2010-01-20 克伊斯通半导体有限公司 耗尽模式mosfet电路和应用
US20100157493A1 (en) * 2008-12-24 2010-06-24 Stmicroelectronics, Inc. Electrostatic discharge protection circuit
CN102651366A (zh) * 2012-01-12 2012-08-29 京东方科技集团股份有限公司 一种静电释放保护电路及包括该电路的显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2959528B2 (ja) * 1997-06-09 1999-10-06 日本電気株式会社 保護回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716650A (zh) * 2003-10-20 2006-01-04 株式会社半导体能源研究所 发光器件及制造发光器件的方法
CN101632176A (zh) * 2007-01-24 2010-01-20 克伊斯通半导体有限公司 耗尽模式mosfet电路和应用
US20100157493A1 (en) * 2008-12-24 2010-06-24 Stmicroelectronics, Inc. Electrostatic discharge protection circuit
CN102651366A (zh) * 2012-01-12 2012-08-29 京东方科技集团股份有限公司 一种静电释放保护电路及包括该电路的显示装置

Also Published As

Publication number Publication date
CN102651366A (zh) 2012-08-29
CN102651366B (zh) 2013-06-12

Similar Documents

Publication Publication Date Title
CN102967973B (zh) 一种静电放电保护电路及驱动方法和显示面板
US9627089B2 (en) Shift register, gate driving circuit, and display device
US9099859B2 (en) Electro-static discharge protection circuit, array substrate and display apparatus
US9887013B2 (en) Shift register unit, shift register, and display apparatus
WO2013104218A1 (zh) 静电放电保护电路及包括该保护电路的显示装置
CN112435631B (zh) 像素电路
CN103226931B (zh) 像素电路和有机发光显示器
WO2013104227A1 (zh) 一种静电释放保护电路及包括该电路的显示装置
US7893441B2 (en) Flat panel display including electrostatic protection circuit
US8040309B2 (en) Display panel with image sticking elimination circuit and driving circuit with the same
KR101950943B1 (ko) 정전 보호 회로를 가지는 표시 장치 및 그것의 제조 방법
CN102957140B (zh) 静电放电保护电路及其显示装置
WO2013104222A1 (zh) 静电释放保护电路及其工作方法
CN108269801B (zh) 静电保护电路
WO2018214434A1 (zh) 保护电路、阵列基板以及显示面板
CN203325407U (zh) 像素电路和有机发光显示器
TW201317695A (zh) 具有高開口率之液晶顯示裝置
CN102820006B (zh) 一种补偿阈值电压漂移的像素电路和薄膜晶体管背板
CN111524485B (zh) Oled模组外部驱动电路及驱动方法、显示装置
US11823599B2 (en) Threshold voltage detecting method
KR20070119917A (ko) 정전기 보호회로를 가지는 표시패널
US20050195539A1 (en) Method and device for ESD protection of a display
CN107742874A (zh) 一种电源管理集成电路及采用该电路的液晶显示面板
TW202002445A (zh) 驅動電路
TW200539419A (en) Thin film transistor electrostatic protective circuit

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12865418

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12865418

Country of ref document: EP

Kind code of ref document: A1