CN203325407U - 像素电路和有机发光显示器 - Google Patents

Abstract

本实用新型提供一种像素电路，该像素电路包括驱动薄膜晶体管和发光二极管，该发光二极管串联在驱动电源的低电平输入端和高电平输入端之间，其中，像素电路还包括第一电容和驱动控制单元，第一电容的第一端通过驱动控制单元与驱动薄膜晶体管的第一极电连接，第一电容的第二端与驱动薄膜晶体管的栅极连接，驱动薄膜晶体管的第二极和驱动薄膜晶体管的栅极通过驱动控制单元电连接，驱动控制单元与栅线和数据线连接。本实用新型还提供一种有机发光显示器。像素电路可以输出均匀的电流，从而使像素电路中的发光二极管亮度均匀，进而使得包括像素电路的有机发光显示显示亮度均匀。

Description

像素电路和有机发光显示器

技术领域

本实用新型涉及有机发光显示领域，具体地，涉及一种像素电路和一种包括该像素电路的有机发光显示器。

背景技术

AMOLED（有源发光二极管，Active Matrix/Organic LightEmitting Diode）显示背板的发光亮度和提供给OLED（有机发光二极管，Organic Light-Emitting Diode）的驱动电流大小成正比。为了实现最佳的显示效果，需要较大的驱动电流。低温多晶硅技术由于可以提供较高的迁移率而成为AMOLED显示背板的最佳选择。但是低温多晶硅技术固有的薄膜晶体管阈值电压Vth漂移的问题造成像素电路输出的电流不均匀，从而也使得显示亮度不均匀。

因此，如何使像素电路输出均匀的电流成为本领域亟待解决的技术问题。

实用新型内容

本实用新型的目的在于提供一种像素电路和一种包括该像素电路的有机发光显示器。所述像素电路可以输出均匀的电流，从而使像素电路中的发光二极管亮度均匀，进而使得包括所述像素电路的有机发光显示器显示亮度均匀。

作为本实用新型的一个方面，提供一种像素电路，所述像素电路包括驱动薄膜晶体管和发光二极管，所述发光二极管串联在驱动电源的低电平输入端和高电平输入端之间，其中，所述像素电路还包括第一电容和驱动控制单元，所述第一电容的第一端通过所述驱动控制单元与所述驱动薄膜晶体管的第一极电连接，所述第一电容的第二端与所述驱动薄膜晶体管的栅极连接，所述驱动薄膜晶体管的第二极和所述驱动薄膜晶体管的栅极通过所述驱动控制单元电连接，所述驱动控制单元与栅线和数据线连接，所述驱动控制单元能够在数据写入阶段使得所述第一电容的第一端与所述驱动薄膜晶体管的第一极导通、所述驱动薄膜晶体管的栅极与所述驱动薄膜晶体管的第二极导通以及所述驱动薄膜晶体管开启。

优选地，所述像素电路还包括第二电容，该第二电容的第一端与所述第一电容的第二端连接，所述第二电容的第二端通过所述驱动控制单元与所述数据线电连接。

优选地，所述驱动控制单元还包括第一驱动控制晶体管，所述第一驱动控制晶体管的栅极与所述栅线连接，所述第一驱动控制晶体管的第一极与数据线连接，所述第一驱动控制晶体管的第二极与所述第二电容的第二端连接。

优选地，所述像素电路还包括具有低电平的初始化单元，所述初始化单元电连接在所述第一电容的第二端和所述第二电容的第一端之间。

优选地，所述初始化单元包括初始化晶体管，所述初始化晶体管的第一极连接在所述第一电容的第二端和所述第二电容的第一端之间，所述初始化晶体管的第二极与低电平输入端连接，所述初始化晶体管的栅极与复位信号输入端相连。

优选地，所述驱动控制单元包括第二驱动控制晶体管和第三驱动控制晶体管，所述第二驱动控制晶体管的栅极与所述栅线连接，所述第二驱动控制晶体管的第一极与所述驱动薄膜晶体管的第二极连接，所述第二驱动控制晶体管的第二极与所述驱动薄膜晶体管的栅极电连接，所述第三驱动控制晶体管的栅极与栅线连接，所述第三驱动控制晶体管的第一极与所述第一电容的第一端连接，所述第三驱动控制晶体管的第二极与所述驱动薄膜晶体管的第一极连接。

优选地，所述像素电路还包括发光控制单元，所述发光控制单元与发光控制线连接，所述发光控制单元能够根据所述发光控制线给出的信号将驱动电源的高电平输入端与所述驱动薄膜晶体管的第一极导通，和/或将所述驱动电源低电平输入端与所述驱动薄膜晶体管的第二极导通。

优选地，所述发光控制单元包括第一发光控制晶体管和第二发光控制晶体管，所述第一发光控制晶体管的栅极与所述发光控制线连接，所述第一发光控制晶体管的第一极与所述驱动薄膜晶体管的第一极连接，所述第一发光控制晶体管的第二极与所述驱动电源的高电平输入端连接，所述第二发光控制晶体管的栅极与所述发光控制线连接，所述第二发光控制晶体管的第一极与所述驱动薄膜晶体管的第二极连接，所述第二发光控制晶体管的第二极与所述发光二极管的阳极连接，所述发光二极管的阴极与所述驱动电源的低电平输入端连接。

优选地，所述驱动薄膜晶体管、所述第一驱动控制晶体管、所述第二驱动控制晶体管、所述第三驱动控制晶体管、所述初始化晶体管、所述第一发光控制晶体管和所述第二发光控制晶体管均为P型晶体管。

作为本实用新型的另一个方面，还提供一种有机发光显示器，其中，所述有机发光显示器包括本实用新型所提供的上述像素电路。

在本实用新型提供的像素电路中，在像素电路的数据写入阶段，驱动控制单元控制第一电容的第一端与所述驱动薄膜晶体管的第一极导通，所述驱动薄膜晶体管的栅极与所述驱动薄膜晶体管的第二极导通，此时的驱动薄膜晶体管实际上形成了一个处于临界导通状态的二极管，驱动薄膜晶体管的栅极电压V_g即为第一电容的第二端的电压V_N1减去所述驱动薄膜晶体管的阈值电压V_th,DTFT，（即，V_g=V_N1-V_th,DTFT）。在该数据写入阶段，第一电容将驱动薄膜晶体管的栅极记录下来并保持至像素电路的发光二极管发光阶段。在像素电路的发光二极管OLED发光阶段，驱动薄膜晶体管处于饱和状态，该驱动薄膜晶体管的栅极电压为第一电容所保持的电压V_N1-V_th,DTFT，所述驱动薄膜晶体管的栅源电压V_gs为该驱动薄膜晶体管源极输入的电压V_dd与该薄膜晶体管的栅极电压之差，即，V_gs=V_dd-（V_N1-V_th,DTFT）。而计算驱动薄膜晶体管的漏极电流的公式如下：

$I_d=\frac{1}{2}{\mathrm{\μC}}_{\mathrm{ox}}(W/L){\left(\right|V_{\mathrm{gs},\mathrm{DTFT}}|-|V_{\mathrm{th},\mathrm{DTFT}}\left|\right)}^2$

$=\frac{1}{2}{\mathrm{\μC}}_{\mathrm{ox}}(W/L){[V_{\mathrm{dd}}-(V_{N1}-V_{\mathrm{th},\mathrm{DTFT}})-V_{\mathrm{th},\mathrm{DTFT}}]}^2$

$=\frac{1}{2}{\mathrm{\μC}}_{\mathrm{ox}}(W/L){(V_{\mathrm{dd}}-V_{N1})}^2$

通过上述公式可知，在发光二极管的发光阶段，驱动薄膜晶体管的漏极电流与驱动薄膜晶体管的阈值电压无关（换言之，驱动薄膜晶体管的阈值电压得到了补偿）进而解决了AMOLED面板亮度不均匀和亮度衰减的问题。

附图说明

附图是用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本实用新型，但并不构成对本实用新型的限制。在附图中：

图1是本实用新型所提供的像素电路的第一种实施方式的电路图；

图2是本实用新型所提供的像素电路的第二种实施方式的电路图；

图3是本实用新型所提供的像素电路的控制信号时序图；

图4是图2中所示的像素电路t1阶段的等效电路图；

图5是图2中所示的像素电路t2阶段的等效电路图；

图6是图2中所示的像素电路t3阶段的等效电路图。

附图标记说明

10：驱动控制单元                  20：发光控制单元

30：初始化单元                    EM：发光控制线

C1：第一电容                      C2：第二电容

T1：第一驱动控制晶体管            T2：第二驱动控制晶体管

T3：初始化晶体管                  T4：第二发光控制晶体管

T5：第一发光控制晶体管            T6：第三驱动控制晶体管

DTFT：驱动薄膜晶体管              OLED：发光二极管

GATE：栅线                    DATA：数据线

ELVDD：驱动电源的高电平输入端

ELVSS：驱动电源的低电平输入端

RESET：复位信号输入端

具体实施方式

以下结合附图对本实用新型的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本实用新型，并不用于限制本实用新型。

本实用新型实施例提供一种像素电路，如图1所示，该像素电路包括驱动薄膜晶体管DTFT和发光二极管OLED，发光二极管OLED串联在驱动电源的低电平输入端ELVSS和高电平输入端ELVDD之间。

其中，所述像素电路还包括第一电容C1和驱动控制单元10，第一电容C1的第一端通过驱动控制单元10与驱动薄膜晶体管DTFT的第一极（驱动薄膜晶体管DTFT的源极和漏极中的一个）电连接，第一电容C1的第二端与驱动薄膜晶体管DTFT的栅极连接，驱动薄膜晶体管DTFT的第二极（驱动薄膜晶体管DTFT的源极和漏极中的另一个）和驱动薄膜晶体管DTFT的栅极通过驱动控制单元10电连接，驱动控制单元10与栅线GATE、数据线DATA连接，驱动控制单元10在数据写入阶段（即，图3中的t2阶段）控制第一电容C1的第一端与驱动薄膜晶体管DTFT的第一极导通，并且控制驱动薄膜晶体管DTFT的栅极与驱动薄膜晶体管DTFT的第二极导通，此外还可以控制驱动薄膜晶体管DTFT开启。

本领域技术人员应当理解的是，驱动薄膜晶体管DTFT的第一极和第二极串联在驱动电源的低电平输入端ELVSS和高电平输入端ELVDD之间。在除数据写入阶段之外的其他阶段，驱动薄膜晶体管DTFT的栅极与该驱动薄膜晶体管DTFT第一极之间，以及驱动薄膜晶体管DTFT的栅极与驱动薄膜晶体管DTFT的第二极之间都是断开的。

在数据写入阶段，栅线GATE和数据线DATA输入的信号有效（如图3所示），驱动控制单元10使得第一电容C1的第一端与驱动薄膜晶体管DTFT的第一极导通，驱动薄膜晶体管DTFT的栅极与驱动薄膜晶体管的第二极导通，此时的驱动薄膜晶体管DTFT实际上形成了一个处于临界导通状态的二极管，此时驱动薄膜晶体管DTFT的阈值电压V_th，DTFT被记录下来，且由第一电容C1存储。

由于此时驱动薄膜晶体管DTFT的栅极电压为（V_N1-V_th，DTFT），此处，V_N1指的是，第一电容C1的第二端与数据线DATA相连的节点N1处的电压，V_N1与驱动薄膜晶体管的阈值电压V_th，DTFT无关。在发光二极管OLED发光阶段（即，图3中的t3阶段），驱动薄膜晶体管DTFT的栅极电压（V_N1-V_th，DTFT）被第一电容C1保持，因此，在发光二极管OLED发光阶段，驱动薄膜晶体管DTFT的第一极与驱动薄膜晶体管DTFT的第二极之间经过的电流I_d（即，驱动薄膜晶体管的源极与漏极之间经过的电流）为：

$I_d=\frac{1}{2}{\mathrm{\μC}}_{\mathrm{ox}}(W/L){\left(\right|V_{\mathrm{gs},\mathrm{DTFT}}|-|V_{\mathrm{th},\mathrm{DTFT}}\left|\right)}^2$

$=\frac{1}{2}{\mathrm{\μC}}_{\mathrm{ox}}(W/L){[V_{\mathrm{dd}}-(V_{N1}-V_{\mathrm{th},\mathrm{DTFT}})-V_{\mathrm{th},\mathrm{DTFT}}]}^2$

$=\frac{1}{2}{\mathrm{\μC}}_{\mathrm{ox}}(W/L){(V_{\mathrm{dd}}-V_{N1})}^2$

其中，μ为驱动薄膜晶体管DTFT的场效应迁移率；

C_ox为驱动薄膜晶体管DTFT的栅绝缘层单位面积电容；

W为驱动薄膜晶体管DTFT的沟道宽度；

L为驱动薄膜晶体管DTFT的沟道长度；

V_dd为驱动电源的高电平输入端输入的电压。

从上文中的描述可以知，驱动薄膜晶体管DTFT的第一极与驱动薄膜晶体管DTFT的第二极之间经过的电流I_d与驱动薄膜二极管的阈值电压V_th,DTFT无关。因此，驱动薄膜晶体管DTFT的阈值电压V_th，DTFT的漂移不会对驱动薄膜晶体管DTFT输出的电流（即，该驱动薄膜晶体管DTFT的漏极电流）产生影响，发光二极管OLED的亮度不会受到影响。

优选地，所述像素电路还可以包括第二电容C2，该第二电容C2的第一端与第一电容C1的第二端连接，第二电容C2的第二端通过驱动控制单元10与数据线DATA电连接。

在数据写入阶段（即图3所示t2阶段），数据线DATA通过驱动控制单元10向第二电容C2充电。在发光二极管OLED发光阶段（即图3所示t3阶段），第二电容C2将驱动薄膜晶体管DTFT的栅极与数据线DATA隔断，从而可以防止漏电。

为了进一步防止在发光二极管OLED发光阶段（t3阶段）驱动薄膜晶体管DTFT的栅极漏电，优选地，如图2所示，驱动控制单元10还可以包括第一驱动控制晶体管T1。

第一驱动控制晶体管T1的栅极与栅线GATE连接，第一驱动控制晶体管T1的第一极（第一驱动控制晶体管T1的源极和漏极中的一个）与数据线DATA连接，所述第一驱动控制晶体管T1的第二极（第一驱动控制晶体管T1的源极和漏极中的另一个）与所述第二电容C2的第二端连接。

在数据写入阶段（即图3所示t2阶段），栅线GATE的信号和数据线DATA的信号有效，第一驱动控制晶体管T1开启（第一驱动控制晶体管T1的第一极和第二极导通），数据线DATA通过第一驱动控制晶体管T1向第二电容C2充电。在发光二极管OLED发光阶段（即图3所示t3阶段），第一驱动控制晶体管T1关闭（即，第一驱动控制晶体管T1的源极和漏极断开），从而可以防止驱动薄膜晶体管DTFT的栅极向数据线DATA漏电。

为了消除第一电容C1和第二电容C2的残留电量对驱动薄膜晶体管DTFT的影响，优选地，所述像素电路还可以包括具有低电平的初始化单元20。

初始化单元20电连接在第一电容C1和第二电容C2公共端一侧，第一电容C1的第二端和第二电容C2的第一端为公共端。在进行数据写入阶段（即图3所示t2阶段）之前，可以先进行初始化阶段（即图3中的t1阶段），通过初始化单元20对第一电容C1和第二电容C2进行放电，完成所述像素电路的初始化。

具体地，如图2所示，初始化单元20可以包括初始化晶体管T3，该初始化晶体管T3的第一极（初始化晶体管T3的源极与漏极中的一个）连接在第一电容C1的第二端和第二电容C2的第一端之间，初始化晶体管T3的第二极（初始化晶体管T3的源极与漏极中的另一个）与低电平输入端REF（该低电平输入端REF可以提供所述低电平）连接，初始化晶体管T3的栅极与复位信号输入端RESET相连。在初始化阶段（t1阶段），复位信号输入端RESET输入的复位信号有效，初始化晶体管T3导通，从而对第一电容C1和第二电容C2进行放电，完成像素状态的初始化。

作为本实用新型的一种实施方式，优选地，如图2所示，驱动控制单元10还可以包括第二驱动控制晶体管T2和第三驱动控制晶体管T6。

第二驱动控制晶体管T2的栅极与栅线GATE连接，第二驱动控制晶体管T2的第一极（第二驱动控制晶体管T2的源极和漏极中的一个）与驱动薄膜晶体管DTFT的第二极连接，第二驱动控制晶体管T2的第二极（第二驱动控制晶体管T2的源极和漏极中的另一个）与驱动薄膜晶体管DTFT的栅极电连接，第三驱动控制晶体管T6的栅极与栅线GATE连接，第三驱动控制晶体管T6的第一极（第三驱动控制晶体管T6的源极和漏极中的一个）与第一电容C1的第一端连接，第三驱动控制晶体管T6的第二极（第三驱动控制晶体管T6的源极和漏极中的另一个）与驱动薄膜晶体管DTFT的第一极连接。

在数据写入阶段（即图3所示t2阶段），栅线GATE和数据线DATA的信号有效，第二驱动控制晶体管T2和第三驱动控制晶体管T6开启，使驱动薄膜晶体管DTFT形成二极管连接。在初始化阶段（即图3所示t2阶段）和发光二极管OLED发光阶段（t3）阶段，第二驱动控制晶体管T2和第三驱动控制晶体管T6关闭。

如上所述，发光二极管OLED串联在驱动电源的低电平输入端ELVSS和高电平输入端ELVDD之间，并且驱动薄膜晶体管DTFT的第一极和第二极也串联在驱动电源的低电平输入端ELVSS和高电平输入端ELVDD之间，在驱动薄膜晶体管DTFT开启时，电流可以从驱动电源的高电平输入端ELVDD流向驱动电源的低电平输入端ELVSS，从而流经发光二极管OLED，使发光二极管OLED发光。

为了便于控制发光二极管OLED，通常，如图2所示，所述像素电路还包括发光控制单元20，该发光控制单元20与发光控制线EM连接，发光控制单元20可以根据发光控制线EM给出的信号将驱动电源的高电平输入端ELVDD与驱动薄膜晶体管DTFT的第一极导通，和/或将所述驱动电源低电平输入ELVSS端与所述驱动薄膜晶体管DTFT的第二极导通。

在发光二极管OLED发光阶段（即图3所示t3阶段），只有发光控制线EM的信号有效，此时，驱动薄膜晶体管DTFT与栅线GATE和数据线DATA都是断开的。而第一电容C1保持了驱动薄膜晶体管DTFT的栅极电压，因此，驱动薄膜晶体管DTFT是开启状态。并且，由于发光控制线EM的信号有效，因此，驱动电源提供的电流可以从高电平输入端ELVDD流向低电平输入端ELVSS，从而使发光二极管OLED发光。

在发光二极管OLED发光阶段（即图3所示t3阶段）之外的其他阶段，驱动电源的高电平输入端ELVDD与驱动电源的低电平输入端ELVSS是断开的，发光二极管OLED不发光。

作为本实用新型的一种实施方式，如图2所示，发光控制单元20可以包括第一发光控制晶体管T5和第二发光控制晶体管T4，第一发光控制晶体管T5的栅极与发光控制线EM连接，第一发光控制晶体管T5的第一极（第一发光控制晶体管T5的源极和漏极中的一个）与驱动薄膜晶体管DTFT的第一极连接，第一发光控制晶体管T5的第二极（第一发光控制晶体管T5的源极和漏极中的另一个）与驱动电源的高电平输入端ELVDD连接，第二发光控制晶体管T4的栅极与发光控制线EM连接，第二发光控制晶体管T4的第一极（第二发光控制晶体管T4的源极和漏极中的一个）与驱动薄膜晶体管DTFT的第二极连接，第二发光控制晶体管T4的第二极（第二发光控制晶体管T4的源极和漏极中的另一个）与发光二极管OLED的阳极连接，发光二极管OLED的阴极与驱动电源的低电平输入端ELVSS连接。

在本实用新型中，发光二极管OLED还可以串联在第一发光控制晶体管T5的第一极与驱动薄膜晶体管DTFT的第一极之间。

在发光控制线EM的信号有效的情况下，第一发光控制晶体管T5和第二发光控制晶体管T4均开启，电流可以从所述驱动电源的高电平输入端ELVDD流向所述驱动电源的低电平输入端ELVSS，从而可以使发光二极管OLED发光。

在发光二极管OLED发光阶段（即图3所示t3阶段）之外的其他阶段（即图3所示t1阶段、t2阶段）第一发光二极管T5关闭，驱动电源的高电平输入端ELVDD与驱动薄膜晶体管DTFT断开，从而可以避免驱动电源的高电平输入端ELVDD的高电平对驱动薄膜晶体管DTFT的第一极的电位造成影响。

在数据写入阶段（即图3所示t2阶段），由于驱动薄膜二极管DTFT的栅极与驱动薄膜晶体管的第二极导通，此时的驱动薄膜晶体管DTFT实际上形成了一个处于临界导通状态的二极管，第二发光二极管T4关闭，从而可以避免驱动薄膜晶体管DTFT的漏电流向发光二极管OLED。

在本实用新型中，对驱动薄膜晶体管DTFT、第一驱动控制晶体管T1、第二驱动控制晶体管T2、第三驱动控制晶体管T6、初始化晶体管T3、第一发光控制晶体管T5和第二发光控制晶体管T4的类型不作具体要求。但是，第一驱动控制晶体管T1、第二驱动控制晶体管T2和第三驱动控制晶体管T6的类型应当相同（均为P型或均为N型），第一发光控制晶体管T5和第二发光控制晶体管T4的类型应当相同（均为P型或均为N型）。

在本实用新型的图2所示的实施方式中，驱动薄膜晶体管DTFT、第一驱动控制晶体管T1、第二驱动控制晶体管T2、第三驱动控制晶体管T6、初始化晶体管T3、第一发光控制晶体管T5和第二发光控制晶体管T4均为P型晶体管。栅线GATE、数据线DATA以及发光控制线EM的低电平信号为有效信号。

下面结合图2、图4至图6介绍本实用新型的一种实施方式的工作原理。

图4所示的是当图2中的像素电路处于初始化阶段（即图3所示t1阶段）时的等效电路图，实线部分代表通电的部分，虚线的部分代表不通电的部分。

在初始化阶段，复位信号输入端RESET向初始化晶体管T3提供有效信号，使初始化晶体管T3开启，使第一电容C1和第二电容C2中残余的电量流向低电平输入端REF，此时，驱动薄膜晶体管DTFT的栅极电压为低电平输入端REF提供的电压V_ref，第二电容C2的第一端的电压为低电平输入端REF的电压V_ref。

图5所示的是当图2中的像素电路处于数据写入阶段（即图3所示t2阶段）时的等效电路图，与图4中一样，实线部分代表通电的部分，虚线的部分代表不通电的部分。

在数据写入阶段（即图3所示t2阶段），复位信号输入端RESET输入的信号跳变为高电平，初始化晶体管T3关闭，第一电容C1保持低电平输入端REF的电压V_ref。同时栅线GATE信号有效，第一驱动控制晶体管T1开启，数据线DATA将显示数据信号写入所述像素电路，此时，第二电容C2第一端侧N1节点处电压为数据线DATA的电压V_data与低电平输入端REF的电压V_ref之和（即，V_data+V_ref）。同时，由于栅线GATE信号有效，第二驱动控制晶体管T2开启，此时驱动薄膜晶体管DTFT的栅极端和驱动薄膜晶体管DTFT的第二极导通，此时的驱动薄膜晶体管DTFT实际上形成了一个处于临界导通状态的二极管，驱动薄膜晶体管DTFT的阈值电压V_th，DTFT被第一电容C1记录并保持。此时，驱动薄膜晶体管的栅极电压为（V_data+V_ref-V_th，DTFT），且由第一电容C1存储。

在数据写入阶段（即图3所示t2阶段），发光控制线EM为高电平，第二发光控制二极管T4关闭，将数据写入像素这一动作并不会对发光二极管OLED的发光状态产生影响，避免了显示的闪烁。同时发光控制线EM为高电平保证了第一发光控制二极管T5关闭，确保此时驱动薄膜晶体管DTFT与驱动电源的高电平输入端ELVDD断开，避免了由于驱动薄膜晶体管DTFT的漏电对驱动薄膜晶体管DTFT的栅极电压造成不良影响。另一方面，栅线GATE信号有效，第三驱动控制晶体管T6开启，避免了驱动薄膜晶体管DTFT的第一极悬空，并且第三驱动控制晶体管T6可以将驱动薄膜晶体管DTFT的栅极电压引至驱动薄膜晶体管DTFT的第一极，即使驱动薄膜晶体管DTFT存在漏电现象，也不会对驱动薄膜晶体管DTFT的栅极电压造成影响。

图6所示的是当图2中的像素电路处于发光二极管OLED发光阶段（即图3所示t3阶段）时的等效电路图，与图4和图5中一样，实线部分代表通电的部分，虚线的部分代表不通电的部分。

栅线GATE信号跳变为高电平，第一驱动控制晶体管T1、第二驱动控制晶体管T2和第三驱动控制晶体管T3关闭，驱动薄膜晶体管的栅极电压（V_data+V_ref-V_th，DTFT）由第一电容C1保持，该电压确保驱动薄膜晶体管工作在饱和区，则此时，驱动薄膜晶体管DTFT的输出电流I_d为：

$I_d=\frac{1}{2}{\mathrm{\μC}}_{\mathrm{ox}}(W/L){\left(\right|V_{\mathrm{gs},\mathrm{DTFT}}|-|V_{\mathrm{th}}\left|\right)}^2$

$=\frac{1}{2}{\mathrm{\μC}}_{\mathrm{ox}}(W/L){[V_{\mathrm{dd}}-(V_{\mathrm{data}}+V_{\mathrm{ref}}-V_{\mathrm{th}})-V_{\mathrm{th}}]}^2$

$=\frac{1}{2}{\mathrm{\μC}}_{\mathrm{ox}}(W/L){(V_{\mathrm{dd}}-V_{\mathrm{data}}-V_{\mathrm{ref}})}^2$

由此可知，驱动薄膜晶体管DTFT的第一极与驱动薄膜晶体管DTFT的第二极之间的电流I_d与驱动薄膜二极管的阈值电压V_th，DTFT无关。因此，驱动薄膜晶体管DTFT的阈值电压V_th，DTFT的漂移不会对驱动薄膜晶体管DTFT输出的电流（即，该驱动薄膜晶体管DTFT的漏极电流）产生影响，发光二极管OLED的亮度不会受到影响。

同时，在发光二极管OLED发光阶段，第二发光控制晶体管T4开启，电流I_d经第二发光控制晶体管T4流入发光二极管OLED，点亮显示。

另外，初始化单元30的低电平可以接地。如果驱动电源的高电平输入端ELVDD有导线电阻或寄生电阻引起的电压降，则可以对初始化单元30的低电平进行调整，使其可以与导线电阻或寄生电阻引起的电压降相互抵消。在这种情况下，所述像素电路还可以补偿驱动电源的导线电阻或寄生电阻引起的电压降，从而避免因导线电阻或寄生电阻引起的电压降而造成的电流I_d的波动。

作为本实用新型的另一个方面，还提供一种有机发光显示器，其中，该有机发光显示器包括本实用新型所提供的上述像素电路。由于所述像素电路可以输出均匀的电流，使像素电路中的发光二极管亮度均匀，所以包括所述像素电路的有机发光显示器可以具有均匀的显示亮度。

可以理解的是，以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式，然而本实用新型并不局限于此。对于本领域内的普通技术人员而言，在不脱离本实用新型的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本实用新型的保护范围。

Claims (11)

1.一种像素电路，所述像素电路包括驱动薄膜晶体管和发光二极管，所述发光二极管串联在驱动电源的低电平输入端和高电平输入端之间，其特征在于，所述像素电路还包括第一电容和驱动控制单元，所述第一电容的第一端通过所述驱动控制单元与所述驱动薄膜晶体管的第一极电连接，所述第一电容的第二端与所述驱动薄膜晶体管的栅极连接，所述驱动薄膜晶体管的第二极和所述驱动薄膜晶体管的栅极通过所述驱动控制单元电连接，所述驱动控制单元与栅线和数据线连接，所述驱动控制单元能够在数据写入阶段使得所述第一电容的第一端与所述驱动薄膜晶体管的第一极导通、所述驱动薄膜晶体管的栅极与所述驱动薄膜晶体管的第二极导通以及所述驱动薄膜晶体管开启。 

2.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括第二电容，该第二电容的第一端与所述第一电容的第二端连接，所述第二电容的第二端通过所述驱动控制单元与所述数据线电连接。 

3.根据权利要求2所述的像素电路，其特征在于，所述驱动控制单元还包括第一驱动控制晶体管，所述第一驱动控制晶体管的栅极与所述栅线连接，所述第一驱动控制晶体管的第一极与数据线连接，所述第一驱动控制晶体管的第二极与所述第二电容的第二端连接。 

4.根据权利要求3所述的像素电路，其特征在于，所述像素电路还包括具有低电平的初始化单元，所述初始化单元电连接在所述第一电容的第二端和所述第二电容的第一端之间。 

5.根据权利要求4所述的像素电路，其特征在于，所述初始化单元包括初始化晶体管，所述初始化晶体管的第一极连接在所述第一 电容的第二端和所述第二电容的第一端之间，所述初始化晶体管的第二极与低电平输入端连接，所述初始化晶体管的栅极与复位信号输入端相连。 

6.根据权利要求1至4中任意一项所述的像素电路，其特征在于，所述驱动控制单元包括第二驱动控制晶体管和第三驱动控制晶体管，所述第二驱动控制晶体管的栅极与所述栅线连接，所述第二驱动控制晶体管的第一极与所述驱动薄膜晶体管的第二极连接，所述第二驱动控制晶体管的第二极与所述驱动薄膜晶体管的栅极电连接，所述第三驱动控制晶体管的栅极与所述栅线连接，所述第三驱动控制晶体管的第一极与所述第一电容的第一端连接，所述第三驱动控制晶体管的第二极与所述驱动薄膜晶体管的第一极连接。 

7.根据权利要求5所述的像素电路，其特征在于，所述驱动控制单元包括第二驱动控制晶体管和第三驱动控制晶体管，所述第二驱动控制晶体管的栅极与所述栅线连接，所述第二驱动控制晶体管的第一极与所述驱动薄膜晶体管的第二极连接，所述第二驱动控制晶体管的第二极与所述驱动薄膜晶体管的栅极电连接，所述第三驱动控制晶体管的栅极与所述栅线连接，所述第三驱动控制晶体管的第一极与所述第一电容的第一端连接，所述第三驱动控制晶体管的第二极与所述驱动薄膜晶体管的第一极连接。 

8.根据权利要求7所述的像素电路，其特征在于，所述像素电路还包括发光控制单元，所述发光控制单元与发光控制线连接，所述发光控制单元能够根据所述发光控制线给出的信号将驱动电源的高电平输入端与所述驱动薄膜晶体管的第一极导通，和/或将所述驱动电源低电平输入端与所述驱动薄膜晶体管的第二极导通。 

9.根据权利要求8所述的像素电路，其特征在于，所述发光控制单元包括第一发光控制晶体管和第二发光控制晶体管，所述第一发 光控制晶体管的栅极与所述发光控制线连接，所述第一发光控制晶体管的第一极与所述驱动薄膜晶体管的第一极连接，所述第一发光控制晶体管的第二极与所述驱动电源的高电平输入端连接，所述第二发光控制晶体管的栅极与所述发光控制线连接，所述第二发光控制晶体管的第一极与所述驱动薄膜晶体管的第二极连接，所述第二发光控制晶体管的第二极与所述发光二极管的阳极连接，所述发光二极管的阴极与所述驱动电源的低电平输入端连接。 

10.根据权利要求9所述的像素电路，其特征在于，所述驱动薄膜晶体管、所述第一驱动控制晶体管、所述第二驱动控制晶体管、所述第三驱动控制晶体管、所述初始化晶体管、所述第一发光控制晶体管和所述第二发光控制晶体管均为P型晶体管。 

11.一种有机发光显示器，其特征在于，所述有机发光显示器包括权利要求1至10中任意一项所述的像素电路。 

Images