CN205621414U - 静电放电电路、阵列基板和显示装置 - Google Patents

静电放电电路、阵列基板和显示装置 Download PDF

Info

Publication number
CN205621414U
CN205621414U CN201620363192.7U CN201620363192U CN205621414U CN 205621414 U CN205621414 U CN 205621414U CN 201620363192 U CN201620363192 U CN 201620363192U CN 205621414 U CN205621414 U CN 205621414U
Authority
CN
China
Prior art keywords
tft
film transistor
thin film
sub
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201620363192.7U
Other languages
English (en)
Inventor
龙春平
先建波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201620363192.7U priority Critical patent/CN205621414U/zh
Application granted granted Critical
Publication of CN205621414U publication Critical patent/CN205621414U/zh
Priority to EP22192975.5A priority patent/EP4120235A1/en
Priority to PCT/CN2017/076649 priority patent/WO2017185894A1/zh
Priority to EP17771326.0A priority patent/EP3451323B1/en
Priority to US15/562,853 priority patent/US10304821B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

本公开涉及一种静电放电电路、阵列基板和显示装置。该静电放电电路包括第一信号线、第二信号线和第一TFT，第一TFT包括多个第一子TFT。每个第一子TFT包括第一源极和第一漏极，多个第一子TFT依次排布，相邻的第一子TFT之间共用一个第一源极或第一漏极每个第一子薄膜晶体管包括第一源极和第一漏极，多个第一子薄膜晶体管依次排布，相邻的第一子薄膜晶体管之间共用一个第一源极或第一漏极；第一信号线和第二信号线之一与每个第一子薄膜晶体管的第一漏极电连接，另一个与每个第一子薄膜晶体管的第一源极电连接。该静电放电电路，可提高第一TFT的宽长比，提高放电时的电流负载能力。

Description

静电放电电路、阵列基板和显示装置
技术领域
本实用新型至少一实施例涉及一种静电放电电路、阵列基板和显示装置。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor liquid crystal display,TFT-LCD)的结构设计中，阵列基板周边电路包括静电放电电路、栅极扫描线、数据线、公共电极线、修复线和测试线等。高端显示面板一般具有高分辨率和窄边框的特点，在周边电路区具有较多的的周边电路，易形成较大的寄生电容负载，易导致各种信号延迟和显示不良。同时较大的电路面积亦不利于窄边框面板的实现。
实用新型内容
本实用新型的至少一实施例涉及一种静电放电电路、阵列基板和显示装置，以提高第一TFT的宽长比，提高放电时的电流负载能力。
本实用新型至少一实施例提供一种静电放电电路，该静电放电电路包括第一信号线、第二信号线和第一薄膜晶体管，所述第一薄膜晶体管包括多个第一子薄膜晶体管；每个所述第一子薄膜晶体管包括第一源极和第一漏极，所述多个第一子薄膜晶体管依次排布，相邻的所述第一子薄膜晶体管之间共用一个所述第一源极或第一漏极；所述第一信号线和所述第二信号线之一与每个所述第一子薄膜晶体管的所述第一漏极电连接，另一个与每个所述第一子薄膜晶体管的所述第一源极电连接。
本实用新型至少一实施例还提供一种阵列基板，包括本实用新型实施例所述的任一静电放电电路。
本实用新型至少一实施例还提供一种显示装置，包括本实用新型实施例所述的任一阵列基板。
附图说明
为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本实用新型的一些实施例，而非对本实用新型的限制。
图1a为本实用新型一实施例提供的一种静电放电电路的平面示意图；
图1b为本实用新型一实施例提供的静电放电电路中形成第一信号线、各第一子TFT的第一栅极、各第二子TFT的第二栅极的图形的第一薄膜示意图；
图1c为本实用新型一实施例提供的静电放电电路中第一信号线、各第一子TFT的第一栅极、各第二子TFT的第二栅极的图形的示意图；
图1d为本实用新型一实施例提供的静电放电电路中形成各第一子TFT的第一源极和第一漏极、各第二子TFT的第二源极和第二漏极、第二信号线和第三信号线的图形的第二薄膜示意图；
图1e为本实用新型一实施例提供的静电放电电路中形成的各第一子TFT的第一源极和第一漏极、各第二子TFT的第二源极和第二漏极、第二信号线和第三信号线的图形的示意图；
图1f为本实用新型一实施例提供的另一种静电放电电路的平面示意图；
图1g为本实用新型一实施例提供的静电放电电路的电路结构示意图(等效电路图)；
图2为本实用新型另一实施例提供的一种静电放电电路的平面示意图；
图3为本实用新型另一实施例提供的一种静电放电电路的平面示意图；
图4为本实用新型另一实施例提供的一种静电放电电路的平面示意图。
附图标记：
10-第一信号线；20-第二信号线；30-第三信号线；40-第一TFT；50-第二TFT；04-第一子TFT；05-第二子TFT；041-第一源极；042-第一漏极；043-第一栅极；044-第一有源层；051-第二源极；052-第二漏极；053-第二栅极；054-第二有源层；100-第一薄膜；200-第二薄膜；201-第二信号线的分支；301-第三信号线的分支；0412、0411、0421、0422、0423、0511、0521、0523-过孔。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例的附图，对本实用新型实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本实用新型的一部分实施例，而不是全部的实施例。基于所描述的本实用新型的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本实用新型所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
本公开中，薄膜晶体管(Thin Film Transistor，TFT)简写为TFT。相应的，第一薄膜晶体管简写为第一TFT，第二薄膜晶体管简写为第二TFT。并且，本公开中，源极和漏极相对而言，可相互替换。例如，将源极替换为漏极的情况下，漏极亦替换为源极。各附图中，“S”表示源极，“D”表示漏极。
本实用新型至少一实施例提供一种静电放电电路，包括第一信号线、第二信号线、和第一TFT，第一TFT包括多个第一子TFT。多个第一子TFT并联设置。
每个第一子TFT包括第一源极和第一漏极，多个第一子TFT依次排布，相邻的第一子TFT之间共用一个第一源极或第一漏极；第一信号线和第二信号线之一与每个第一子TFT的第一漏极电连接，另一个与每个第一子TFT的第一源极电连接。
例如，本实用新型至少一实施例提供的静电放电电路还包括第三信号线和第二TFT，第二TFT包括多个第二子TFT。多个第二子TFT并联设置。每个第二子TFT包括第二源极和第二漏极，多个第二子TFT依次排布，相邻的第二子TFT之间共用一个第二源极或第二漏极；第一信号线和第三信号线之一与每个第二子TFT的第二源极电连接，另一个与每个第二子TFT的 第二漏极电连接。例如，本公开的实施例中，“依次排布”是指在同一平面内按顺序排列，进一步例如，在同一平面内排列成一条线，但不限于此。
需要说明的是，第二TFT可以采用上述多个第二子TFT并联的结构，也可以采用其他任意结构，本公开的实施例对此不作限定。并且，除了第一TFT和第二TFT外，亦可包括其他TFT，本公开的实施例对此不作限定。
本实用新型至少一实施例提供的静电放电电路，可提高第一TFT和/或第二TFT的宽长比，提高放电时的电流负载能力。通常电流正比于TFT的宽长比(W/L)。例如，当第一TFT设置四个第一子TFT或第二TFT设置四个第二子TFT时，与只设置一个第一子TFT或第二子TFT相比，可使得第一TFT或第二TFT的电流负载能力提高四倍，相应的，宽长比也提高四倍。从而，在不增加周边电路面积和信号线的电容负载的前提下，实现提供大电流的高宽长比的TFT和静电放电电路。同时，还可以降低形成较大宽度(W)图案的不均匀性。
需要说明的是，本公开中，对电连接的方式不作限定。例如可直接电连接，或者一体形成，也可通过过孔电连接，只要是能实现电连接即可。
第一信号线上可积累正的静电荷或负的静电荷。第一信号线上的静电荷通过第一TFT释放给第二信号线或通过第二TFT释放给第三信号线。例如，第一信号线上积累的正的静电荷通过第一TFT和第二信号线释放，第一信号线上积累的负的静电荷通过第二TFT和第三信号线释放，或者，第一信号线上积累的负的静电荷通过第一TFT和第二信号线释放，第一信号线上积累的正的静电荷通过第二TFT和第三信号线释放。例如，第一信号线可为阵列基板中的数据线、栅线、时钟信号线等，在此不作限定。阵列基板例如为构成液晶显示面板或有机发光二极管显示面板的一个基板，在此不作限定，只要是其中包含待释放静电的信号线即可。例如，第二信号线和/或第三信号线还可与公共电极电连接，以更好的释放静电荷，但不限于此。例如，第二信号线和第三信号线可为两条不同的信号线，还可以电连接，本公开的实施例对此不作限定。
例如，本实用新型一实施例提供的静电放电电路中，第一TFT和第二TFT串联。例如，第三信号线与第二TFT的多个第二漏极电连接，第二TFT中的各第二子TFT的第二源极经第一TFT中的至少一个第一子TFT的至少一个第一漏极或第一源极与第一信号线电连接；或者，第三信号线与第二 TFT的多个第二源极电连接，第二TFT中的各第二子TFT的第二漏极经第一TFT中的至少一个第一子TFT的至少一个第一漏极或第一源极与第一信号线电连接。如此设置，可使得第一TFT中的至少一个第一子TFT的至少一个第一漏极或第一源极可同时作为连接线，可减小整个静电放电电路的占用面积。
例如，本实用新型一实施例提供的静电放电电路中，第二信号线和第三信号线之一为高电平信号线；另一个为低电平信号线，但不限于此。例如，本公开中，第一信号线上积累的正的静电荷通过高电平信号线释放，第一信号线上积累的负的静电荷通过低电平信号线释放。例如，静电荷释放时通过一个TFT，例如第一TFT或第二TFT将电荷导出。例如，静电荷通过第一TFT释放给第二信号线，或者通过第二TFT释放给第三信号线。当然，第二信号线和第三信号线也可为等电平信号线，本公开的实施例对此不作限定。例如第二信号线和第三信号线上电势为0。本公开的实施例对此不作限定。
例如，本实用新型一实施例提供的静电放电电路中，各第一子TFT包括第一栅极，第一栅极与第一漏极电连接；各第二子TFT包括第二栅极，第二栅极与第二漏极电连接。如此设置，可使得第一子TFT和第二子TFT形成二极管，相应的，第一TFT和第二TFT分别形成二极管。从而可简化电路布图设计。当然，亦可第一栅极与第一源极电连接，第二栅极与第二源极电连接，在此不作限定。
例如，本实用新型一实施例提供的静电放电电路中，第一TFT中的多个第一子TFT的多个第一栅极电连接；第二TFT的多个第二子TFT的多个第二栅极电连接。如此设置，可易于栅极信号的传送。
例如，本实用新型一实施例提供的静电放电电路中，第一子TFT为双栅极TFT，第二子TFT为双栅极TFT。设置双栅极TFT，有利于降低正常工作状态时的TFT的漏电流，从而减弱信号串扰所导致的显示不良。当然，亦可不采用双栅极TFT，在此不作限定。
例如，本实用新型一实施例提供的静电放电电路中，第一信号线、各第一子TFT的第一栅极、各第二子TFT的第二栅极由第一薄膜形成。如此设置，可简化制作工艺。需要说明的是，本实用新型实施例并不限于此。例如，第一薄膜可采用溅射法形成，但不限于此。
例如，本实用新型一实施例提供的静电放电电路中，各第一子TFT的第一源极和第一漏极、各第二子TFT的第二源极和第二漏极、第二信号线和第三信号线由第二薄膜形成。如此设置，可简化制作工艺。需要说明的是，本实用新型实施例并不限于此。例如，第二薄膜可采用溅射法形成，但不限于此。
例如，本实用新型一实施例提供的静电放电电路中，第二信号线包括多个分支，第二信号线的多个分支作为(构成)第一TFT的多个第一源极或多个第一漏极，第三信号线包括多个分支，第三信号线的多个分支作为(构成)第二TFT的多个第二漏极或多个第二源极。如此设置，可以使得第二信号线和第一TFT的多个第一源极或多个第一漏极一体形成，第三信号线和第二TFT的多个第二漏极或多个第二源极一体形成，可以简化制作工艺，减小静电放电电路占用面积。需要说明的是，第二信号线与第一TFT的多个第一源极或多个第一漏极、第三信号线与第二TFT的多个第二漏极或多个第二源极亦可不一体形成，而是通过其他方式例如通过过孔相连，对此不作限定。
例如，本实用新型一实施例提供的静电放电电路中，第一TFT包括第一有源层，第一TFT的多个第一子TFT分用第一TFT的第一有源层的不同部分；第二TFT包括第二有源层，第二TFT的多个第二子TFT分用第二TFT的第二有源层的不同部分。例如，第一子TFT的第一源极和第一漏极分别通过过孔与第一TFT的第一有源层连接；第二子TFT的第二源极和第二漏极分别通过过孔与第二TFT的第二有源层连接。
例如，本实用新型一实施例提供的静电放电电路中，第一TFT为N型TFT或P型TFT，第二TFT为N型TFT或P型TFT。例如，第一TFT和第二TFT可均为N型TFT或P型TFT，亦可其中一个为N型TFT，另一个为P型TFT，在此不作限定。
例如，本实用新型一实施例提供的静电放电电路中，第一TFT中第一子TFT和第二TFT中第二子TFT的个数均大于或等于4个。例如，第一TFT中第一子TFT和第二TFT中第二子TFT的个数均大于或等于4个并且小于或等于8个，如此设置，可以兼顾面积开销和产品性能。但本实用新型并不限于此。
下面通过几个具体的实施例来进行说明。
以下各实施例中，第一TFT和第二TFT均采用多个子TFT，第一TFT 中第一子TFT的个数为4个，第二TFT中第二子TFT的个数为4个，并且，第一信号线、各第一子TFT的第一栅极、各第二子TFT的第二栅极由第一薄膜形成，各第一子TFT的第一源极和第一漏极、各第二子TFT的第二源极和第二漏极、第二信号线和第三信号线由第二薄膜形成，第二信号线的多个分支作为(形成)第一TFT的多个第一源极或多个第一漏极，第三信号线的多个分支作为(形成)第二TFT的多个第二漏极或多个第二源极，本实用新型实施例以其为例进行说明，但并不限于此。
需要说明的是，以下各实施例中，N型TFT中，源极为低电平，漏极为高电平，正的栅压(栅源压差大于0)可打开N型TFT。P型TFT中，源极为高电平，漏极为低电平，负的栅压(栅源压差小于0)可打开P型TFT。栅极与漏极电连接构成二极管。
实施例一
本实施例提供一种静电放电电路，如图1a所示。该静电放电电路包括第一信号线10、第二信号线20、第三信号线30、第一TFT40和第二TFT50，第一TFT40包括多个第一子TFT04，第二TFT50包括多个第二子TFT05。多个第一子TFT04并联设置，多个第二子TFT05并联设置。
每个第一子TFT04包括第一源极041和第一漏极042，多个第一子TFT04依次排布，相邻的第一子TFT04之间共用一个第一源极041或第一漏极042；第一信号线10与第一TFT40中每个第一子TFT04的第一漏极042电连接，第二信号线20与第一TFT40中每个第一子TFT04的第一源极041电连接。
每个第二子TFT05包括第二源极051和第二漏极052，多个第二子TFT05依次排布，相邻的第二子TFT05之间共用一个第二源极051或第二漏极052；第一信号线10与第二TFT50中每个第二子TFT05的第二源极051电连接，第三信号线30与第二TFT50中每个第二子TFT05的第二漏极052电连接。
例如，如图1a所示，各第一子TFT04包括第一栅极043，第一栅极043与第一漏极042电连接；各第二子TFT05包括第二栅极053，第二栅极053与第二漏极052电连接。例如，第一TFT40中的多个第一子TFT04的多个第一栅极043电连接；第二TFT50的多个第二子TFT05的多个第二栅极053电连接。
例如，如图1a所示，第一TFT40和第二TFT50串联。例如，第三信号线30与第二TFT50的多个第二漏极052电连接，第二TFT50中的各第二子TFT05的第二源极051分别经第一TFT40中的一个第一子TFT04的第一漏极042与第一信号线10电连接。从而，使得第二TFT50中的各第二子TFT05的第二源极051与第一信号线10电连接。
例如，如图1b、1c所示，第一信号线10、各第一子TFT04的第一栅极043、各第二子TFT05的第二栅极053由第一薄膜100形成。例如，先形成如图1b所示的第一薄膜100，再采用构图工艺形成如图1c所示的图形，该图形包括第一信号线10、各第一子TFT04的第一栅极043、各第二子TFT05的第二栅极053。
例如，如图1d、1e所示，各第一子TFT04的第一源极041和第一漏极042、各第二子TFT05的第二源极051和第二漏极052、第二信号线20和第三信号线30由第二薄膜200形成。例如，先形成如图1d所示的第二薄膜200，再采用构图工艺形成如图1e所示的图形，该图形包括各第一子TFT04的第一源极041和第一漏极042、各第二子TFT05的第二源极051和第二漏极052、第二信号线20和第三信号线30。
例如，如图1a、1e所示，第二信号线20包括多个分支201，第二信号线20的多个分支201作为(形成)第一TFT40的多个第一源极041，第三信号线30包括多个分支301，第三信号线30的多个分支301作为(形成)第二TFT50的多个第二漏极052。如此设置，可简化制作工艺。
例如，不同层的薄膜形成的图形之间可设置有绝缘层，不同层的薄膜形成的图形之间可通过绝缘层过孔电连接。例如，第一漏极042经过孔0422与第一信号线10相连。例如，第一栅极043通过过孔0423与第一漏极042电连接，第二栅极053通过过孔0523与第二漏极052电连接。
例如，如图1a所示，第一TFT40包括第一有源层044，第一TFT40的多个第一子TFT04分用第一TFT40的第一有源层044的不同部分；第二TFT50包括第二有源层054，第二TFT50的多个第二子TFT05分用第二TFT50的第二有源层054的不同部分。例如，第一子TFT04的第一源极041和第一漏极042分别通过过孔0411、0421与第一TFT40的第一有源层044连接；第二子TFT05的第二源极051和第二漏极052分别通过过孔0511、0521与第二TFT50的第二有源层054连接。
例如，如图1a所示，各第一子TFT04为双栅极TFT，各第二子TFT05为双栅极TFT。当然，亦可如图1f所示，各第一子TFT04和各第二子TFT05亦可不采用双栅极结构，在此不作限定。
例如，本实施例一示例提供的静电放电电路中，第一TFT40中第一子TFT04和第二TFT50中第二子TFT05的个数均大于或等于4个。
例如，第一TFT40为N型TFT，第二TFT50为N型TFT，第二信号线20为高电平信号线，第三信号线30为低电平信号线。正的静电荷通过高电平信号线释放，负的静电荷通过低电平信号线释放。例如，本实施例一示例提供的静电放电电路中，第二信号线20上可施加持续的高电平信号线，第三信号线30上可施加持续的低电平信号线，但不限于此。例如，第二信号线20和第三信号线30上亦可以不施加信号，本公开的实施例对此不作限定。
例如，本实施例一示例提供的静电放电电路的电路结构图可如图1g所示。
例如，本实施例一示例还提供一种静电放电电路的制备方法，该方法可包括如下步骤。
(1)在衬底基板上形成缓冲层；
(2)在缓冲层上形成半导体层，该半导体层包括第一有源层和第二有源层的图形；
(3)在半导体层上形成栅极绝缘层；
(4)在栅极绝缘层上形成第一栅极、第二栅极、第一信号线的图形；
(5)在第一栅极、第二栅极、第一信号线的图形上形成层间绝缘层；
(6)形成层间绝缘层过孔；
(7)在形成了过孔的层间绝缘层上形成各第一子TFT的第一源极和第一漏极、各第二子TFT的第二源极和第二漏极、第二信号线和第三信号线的图形。
例如，本实施例一示例提供的另一静电放电电路的制备方法中，第一栅极、第二栅极先于半导体层形成。
例如，缓冲层包括氮化硅、氧化硅、或者氧化硅和氮化硅的双层薄膜。
例如，半导体层材质包括非晶硅(a-Si)、多晶硅(p-Si)、金属氧化物半导体材料等，p-Si包括低温多晶硅，金属氧化物半导体包括ZnO、IGO、IGZO等。
例如，栅极绝缘层包括氮化硅和氧化硅，可以是单层结构，也可以是多层结构，例如氧化硅\氮化硅。
例如，层间绝缘层可以采用无机物如氮化硅，也可以采用有机物如树脂。
例如，第一栅极、第二栅极、第一源极、第一漏极、第二源极、第二漏极、第二信号线、第三信号线均可以采用Cu、Al、Mo、Ti、Cr、W等金属材料制备，也可以采用这些材料的合金制备；可以是单层结构，也可以采用多层结构，Mo\Al\Mo,Ti\Al\Ti，Ti\Cu\Ti,Mo\Cu\Ti等。
例如，缓冲层、栅极绝缘层可采用等离子体增强化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition，PECVD)方法形成。
需要说明的是，上述对于静电放电电路中各元件/部件的材质的说明只是例举，并非限定，亦可采用其他适合的材质，在此不作限定。本公开的静电放电电路的制备方法也不限于上述给出的方法。
实施例二
本实施例提供的静电放电电路，与实施例一不同的是，第二信号线20为低电平信号线，第三信号线30为高电平信号线，第一TFT40为P型TFT，第二TFT50为P型TFT。其余可参照实施例一的描述。
实施例三
本实施例提供的静电放电电路，如图2所示。与实施例一大体有以下几点不同。
(1)第一TFT40为P型TFT，第二TFT50为P型TFT。
(2)第二信号线20的多个分支201作为(形成)第一TFT40的多个第一漏极042，第一信号线与第一TFT的多个第一源极电连接。即，实施例一中的第一源极为本实施例的第一漏极042，相应的，实施例一中的第一漏极为本实施例的第一源极041。
(3)第一源极041经过孔0412与第一信号线10相连。
(4)第三信号线30的多个分支301作为(形成)第二TFT50的多个第二源极051，即，实施例一中的第二漏极为本实施例的第二源极051。相应的，实施例一中的第二源极为本实施例的第二漏极052。
(5)第二TFT50中的各第二子TFT05的第二漏极052分别经第一TFT40中的一个第一子TFT04的第一源极041与第一信号线10电连接。从而，使得第二TFT50中的各第二子TFT05的第二漏极052与第一信号线10电连接。
其余可参照实施例一的描述。需要说明的是，各第一子TFT中，第一栅极还是与第一漏极电连接，各第二子TFT中，第二栅极还是与第二漏极电连接。第二信号线20还是为高电平信号线，第三信号线30还是为低电平信号线。
实施例四
本实施例提供的静电放电电路，与实施例三不同的是，第二信号线20为低电平信号线，第三信号线30为高电平信号线，第一TFT40为N型TFT，第二TFT50为N型TFT。其余可参照实施例三的描述。
实施例五
本实施例提供一种静电放电电路，如图3所示，与实施例一有以下几点不同。
(1)第二TFT50为P型TFT。
(2)第三信号线30的多个分支301作为(形成)第二TFT50的多个第二源极051，即，实施例一中的第二漏极为本实施例的第二源极051。相应的，实施例一中的第二源极为本实施例的第二漏极052。
(3)第二TFT50中的各第二子TFT05的第二漏极052分别经第一TFT40中的一个第一子TFT04的第一漏极042与第一信号线10电连接。从而，使得第二TFT50中的各第二子TFT05的第二漏极052与第一信号线10电连接。
其余可参照实施例一的描述。需要说明的是，第一TFT40还是为N型TFT。各第一子TFT中，第一栅极还是与第一漏极电连接，各第二子TFT中，第二栅极还是与第二漏极电连接。第二信号线20还是为高电平信号线，第三信号线30还是为低电平信号线。
实施例六
本实施例提供的静电放电电路，如图3所示，与实施例五不同的是，第二信号线20为低电平信号线，第三信号线30为高电平信号线，第一TFT40为P型TFT，第二TFT50为N型TFT。其余可参照实施例五的描述。
实施例七
本实施例提供的静电放电电路，如图4所示，与实施例一有以下几点不同。
(1)第一TFT40为P型TFT。
(2)第二信号线20的多个分支201作为(形成)第一TFT40的多个第 一漏极042，第一信号线与第一TFT的多个第一源极电连接。即，实施例一中的第一源极为本实施例的第一漏极042。相应的，实施例一中的第一漏极为本实施例的第一源极041。
(3)第一源极041经过孔0412与第一信号线10相连。
(4)第二TFT50中的各第二子TFT05的第二源极051分别经第一TFT40中的一个第一子TFT04的第一源极041与第一信号线10电连接。从而，使得第二TFT50中的各第二子TFT05的第二源极051与第一信号线10电连接。
其余可参照实施例一的描述。需要说明的是，各第一子TFT中，第一栅极还是与第一漏极电连接，各第二子TFT中，第二栅极还是与第二漏极电连接。第二TFT50还是N型TFT。第二信号线20还是为高电平信号线，第三信号线30还是为低电平信号线。
实施例八
本实施例提供的静电放电电路，如图4所示，与实施例七不同的是，第二信号线20为低电平信号线，第三信号线30为高电平信号线，第一TFT40为N型TFT，第二TFT50为P型TFT。其余可参照实施例七的描述。
实施例九
本实施例提供一种阵列基板，包括上述任一实施例所述的任一静电放电电路。
例如，本实施例的一个示例中，阵列基板包括显示区和位于显示区外的周边区域，静电放电电路可设置在周边区域中。例如，周边区域可位于显示区的至少一侧，或者周边区域可围绕显示区设置。例如，显示区内还可设置有TFT和与TFT漏极电连接的像素电极等，在此不再详述。
例如，本实施例的一个示例中，阵列基板上还可包括驱动芯片，用以提供驱动信号给第二信号线和/或第三信号线，以进行静电放电。
实施例十
本实施例提供一种显示装置，包括实施例九所述的任一阵列基板。
有以下几点需要说明：
(1)本公开中，光刻工艺是指包括成膜、曝光、显影等工艺过程，利用光刻胶、掩模板、曝光机等形成图形。形成图形的构图或构图工艺可只包括光刻工艺，或包括光刻工艺以及刻蚀步骤，或者可以包括打印、喷墨等其他用于形成预定图形的工艺，在此不作限定。
(2)本实用新型实施例附图中，只涉及到与本实用新型实施例涉及到的结构，其他结构可参考通常设计。
(3)为了清晰起见，在用于描述本实用新型的实施例的附图中，层或区域的厚度被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
(4)在不冲突的情况下，本实用新型的不同实施例及同一实施例中的不同特征可以相互组合。
(5)说明书以及附图中，除非另作定义，同一附图标记表示同一元件/部件。
以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (18)

1.一种静电放电电路，其特征在于，包括第一信号线、第二信号线、和第一薄膜晶体管，所述第一薄膜晶体管包括多个第一子薄膜晶体管；
每个所述第一子薄膜晶体管包括第一源极和第一漏极，所述多个第一子薄膜晶体管依次排布，相邻的所述第一子薄膜晶体管之间共用一个所述第一源极或第一漏极；所述第一信号线和所述第二信号线之一与每个所述第一子薄膜晶体管的所述第一漏极电连接，另一个与每个所述第一子薄膜晶体管的所述第一源极电连接。
2.根据权利要求1所述的静电放电电路，其特征在于，还包括第三信号线和第二薄膜晶体管，所述第二薄膜晶体管包括多个第二子薄膜晶体管，每个所述第二子薄膜晶体管包括第二源极和第二漏极，所述多个第二子薄膜晶体管依次排布，相邻的所述第二子薄膜晶体管之间共用一个所述第二源极或第二漏极；所述第一信号线和所述第三信号线之一与每个所述第二子薄膜晶体管的所述第二源极电连接，另一个与每个所述第二子薄膜晶体管的所述第二漏极电连接。
3.根据权利要求2所述的静电放电电路，其特征在于，所述第一薄膜晶体管和所述第二薄膜晶体管串联。
4.根据权利要求3所述的静电放电电路，其特征在于，所述第三信号线与所述第二薄膜晶体管的所述多个第二漏极电连接，所述第二薄膜晶体管中的各所述第二子薄膜晶体管的所述第二源极经所述第一薄膜晶体管中的至少一个所述第一子薄膜晶体管的至少一个所述第一漏极或所述第一源极与所述第一信号线电连接；或者，
所述第三信号线与所述第二薄膜晶体管的所述多个第二源极电连接，所述第二薄膜晶体管中的各所述第二子薄膜晶体管的所述第二漏极经所述第一薄膜晶体管中的至少一个所述第一子薄膜晶体管的至少一个所述第一漏极或所述第一源极与所述第一信号线电连接。
5.根据权利要求2所述的静电放电电路，其特征在于，所述第二信号线和所述第三信号线之一为高电平信号线，另一个为低电平信号线；或者所述第二信号线和所述第三信号线为等电平信号线。
6.根据权利要求2所述的静电放电电路，其特征在于，所述第一信号线上积累的正的静电荷通过所述第一薄膜晶体管和所述第二信号线释放，所述第一信号线上积累的负的静电荷通过所述第二薄膜晶体管和所述第三信号线释放，或者，所述第一信号线上积累的负的静电荷通过所述第一薄膜晶体管和所述第二信号线释放，所述第一信号线上积累的正的静电荷通过所述第二薄膜晶体管和所述第三信号线释放。
7.根据权利要求2-6任一项所述的静电放电电路，其特征在于，各所述第一子薄膜晶体管包括第一栅极，所述第一栅极与所述第一漏极或所述第一源极电连接；各所述第二子薄膜晶体管包括第二栅极，所述第二栅极与所述第二漏极或所述第二源极电连接。
8.根据权利要求7所述的静电放电电路，其特征在于，所述第一薄膜晶体管中的所述多个第一子薄膜晶体管的所述多个第一栅极电连接；所述第二薄膜晶体管的所述多个第二子薄膜晶体管的所述多个第二栅极电连接。
9.根据权利要求2-6任一项所述的静电放电电路，其特征在于，所述第一子薄膜晶体管为双栅极薄膜晶体管，所述第二子薄膜晶体管为双栅极薄膜晶体管。
10.根据权利要求7所述的静电放电电路，其特征在于，所述第一信号线、各所述第一子薄膜晶体管的所述第一栅极、各所述第二子薄膜晶体管的所述第二栅极由第一薄膜形成。
11.根据权利要求2-6任一项所述的静电放电电路，其特征在于，各所述第一子薄膜晶体管的所述第一源极和所述第一漏极、各所述第二子薄膜晶体管的所述第二源极和所述第二漏极、所述第二信号线和所述第三信号线由第二薄膜形成。
12.根据权利要求2-6任一项所述的静电放电电路，其特征在于，所述第二信号线包括多个分支，所述第二信号线的多个分支作为所述第一薄膜晶体管的所述多个第一源极或所述多个第一漏极，所述第三信号线包括多个分支，所述第三信号线的多个分支作为所述第二薄膜晶体管的所述多个第二漏极或所述多个第二源极。
13.根据权利要求2-6任一项所述的静电放电电路，其特征在于，所述第一薄膜晶体管包括第一有源层，所述第一薄膜晶体管的所述多个第一子薄膜晶体管分用所述第一薄膜晶体管的所述第一有源层的不同部分；所述第二薄膜晶体管包括第二有源层，所述第二薄膜晶体管的所述多个第二子薄膜晶体管分用所述第二薄膜晶体管的所述第二有源层的不同部分。
14.根据权利要求13所述的静电放电电路，其特征在于，所述第一子薄膜晶体管的所述第一源极和所述第一漏极分别通过过孔与所述第一薄膜晶体管的所述第一有源层连接；所述第二子薄膜晶体管的所述第二源极和所述第二漏极分别通过过孔与所述第二薄膜晶体管的所述第二有源层连接。
15.根据权利要求2-6任一项所述的静电放电电路，其特征在于，所述第一薄膜晶体管为N型薄膜晶体管或P型薄膜晶体管，所述第二薄膜晶体管为N型薄膜晶体管或P型薄膜晶体管。
16.根据权利要求2-6任一项所述的静电放电电路，其特征在于，所述第一薄膜晶体管中所述第一子薄膜晶体管和所述第二薄膜晶体管中所述第二子薄膜晶体管的个数均大于或等于4个。
17.一种阵列基板，包括权利要求1-16任一项所述的静电放电电路。
18.一种显示装置，包括权利要求17所述的阵列基板。
CN201620363192.7U 2016-04-26 2016-04-26 静电放电电路、阵列基板和显示装置 Active CN205621414U (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201620363192.7U CN205621414U (zh) 2016-04-26 2016-04-26 静电放电电路、阵列基板和显示装置
EP22192975.5A EP4120235A1 (en) 2016-04-26 2017-03-14 Electrostatic discharge (esd) circuit, array substrate and display device
PCT/CN2017/076649 WO2017185894A1 (zh) 2016-04-26 2017-03-14 静电放电电路、阵列基板和显示装置
EP17771326.0A EP3451323B1 (en) 2016-04-26 2017-03-14 Electrostatic discharge circuit, array substrate, and display device
US15/562,853 US10304821B2 (en) 2016-04-26 2017-03-14 Electrostatic discharge (ESD) circuit, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201620363192.7U CN205621414U (zh) 2016-04-26 2016-04-26 静电放电电路、阵列基板和显示装置

Publications (1)

Publication Number Publication Date
CN205621414U true CN205621414U (zh) 2016-10-05

Family

ID=57028416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201620363192.7U Active CN205621414U (zh) 2016-04-26 2016-04-26 静电放电电路、阵列基板和显示装置

Country Status (4)

Country Link
US (1) US10304821B2 (zh)
EP (2) EP3451323B1 (zh)
CN (1) CN205621414U (zh)
WO (1) WO2017185894A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017185894A1 (zh) * 2016-04-26 2017-11-02 京东方科技集团股份有限公司 静电放电电路、阵列基板和显示装置
WO2020024693A1 (zh) * 2018-08-03 2020-02-06 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示面板及显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741543B2 (en) 2017-11-30 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Device including integrated electrostatic discharge protection component
US11189704B2 (en) * 2019-06-10 2021-11-30 Tcl China Star Optofi Fctronics Technology Co.. Ltd. Thin film transistor and electrical circuit
CN114512510A (zh) * 2020-11-16 2022-05-17 群创光电股份有限公司 显示装置

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5373377A (en) * 1992-02-21 1994-12-13 Kabushiki Kaisha Toshiba Liquid crystal device with shorting ring and transistors for electrostatic discharge protection
JP3256110B2 (ja) * 1995-09-28 2002-02-12 シャープ株式会社 液晶表示装置
JP3883244B2 (ja) * 1997-01-23 2007-02-21 エルジー フィリップス エルシーディー カンパニー リミテッド 液晶表示装置
JP3050191B2 (ja) * 1997-11-12 2000-06-12 日本電気株式会社 液晶表示装置
US6486933B1 (en) * 1998-03-12 2002-11-26 Samsung Electronics Co., Ltd. Liquid crystal display with preventing vertical cross-talk having overlapping data lines
JPH11338439A (ja) * 1998-03-27 1999-12-10 Semiconductor Energy Lab Co Ltd 半導体表示装置の駆動回路および半導体表示装置
KR100362700B1 (ko) * 2000-02-03 2002-11-27 삼성전자 주식회사 반도체 메모리 장치의 전압 레귤레이터 회로
FI108490B (fi) * 2000-05-02 2002-01-31 Sonera Oyj Valtuutusinformaation võlittõminen
JP4831716B2 (ja) * 2001-03-15 2011-12-07 Ｎｌｔテクノロジー株式会社 アクティブマトリクス型液晶表示装置
US7592980B2 (en) * 2002-06-05 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4339103B2 (ja) * 2002-12-25 2009-10-07 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP4425547B2 (ja) * 2003-01-17 2010-03-03 株式会社半導体エネルギー研究所 パルス出力回路、シフトレジスタ、および電子機器
JP2004246202A (ja) * 2003-02-14 2004-09-02 Koninkl Philips Electronics Nv 静電放電保護回路を有する電子装置
US6970336B2 (en) * 2003-10-10 2005-11-29 Freescale Semiconductor, Inc. Electrostatic discharge protection circuit and method of operation
KR20050079718A (ko) * 2004-02-06 2005-08-11 삼성전자주식회사 시프트 레지스터와 이를 갖는 표시 장치
KR101023726B1 (ko) * 2004-03-31 2011-03-25 엘지디스플레이 주식회사 쉬프트 레지스터
TWI271847B (en) * 2004-12-08 2007-01-21 Au Optronics Corp Electrostatic discharge protection circuit and method of electrostatic discharge protection
US7446990B2 (en) * 2005-02-11 2008-11-04 Freescale Semiconductor, Inc. I/O cell ESD system
US7742265B2 (en) * 2005-06-06 2010-06-22 Standard Microsystems Corporation High voltage power supply clamp circuitry for electrostatic discharge (ESD) protection
US20070246778A1 (en) * 2006-04-21 2007-10-25 Meng-Chi Liou Electrostatic discharge panel protection structure
US8330492B2 (en) * 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
EP1895545B1 (en) * 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8093601B2 (en) * 2006-09-26 2012-01-10 Sharp Kabushiki Kaisha Active matrix substrate
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
JP5116277B2 (ja) * 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
KR102400984B1 (ko) * 2008-11-28 2022-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 표시 장치를 포함하는 전자 장치
US8872751B2 (en) * 2009-03-26 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having interconnected transistors and electronic device including the same
WO2010147032A1 (ja) * 2009-06-18 2010-12-23 シャープ株式会社 半導体装置
TW202309859A (zh) * 2009-09-10 2023-03-01 日商半導體能源研究所股份有限公司 半導體裝置和顯示裝置
CN102646594A (zh) * 2011-05-20 2012-08-22 京东方科技集团股份有限公司 一种esd电路的沟道及其制备方法
KR101901869B1 (ko) * 2011-11-10 2018-09-28 삼성전자주식회사 Ｅｓｄ 보호 기능을 강화한 디스플레이 구동 장치 및 디스플레이 시스템
CN102651547B (zh) * 2012-01-12 2013-06-05 京东方科技集团股份有限公司 一种静电放电保护电路及包括该保护电路的显示装置
CN102651366B (zh) 2012-01-12 2013-06-12 京东方科技集团股份有限公司 一种静电释放保护电路及包括该电路的显示装置
CN103117285B (zh) * 2013-02-04 2015-12-02 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制造方法
JP6506545B2 (ja) * 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
JP6364891B2 (ja) * 2014-04-01 2018-08-01 セイコーエプソン株式会社 電気光学装置、電子機器および半導体装置
US9934723B2 (en) * 2014-06-25 2018-04-03 Lg Display Co., Ltd. Thin film transistor substrate, display panel including the same, and method of manufacturing the same
CN205621414U (zh) * 2016-04-26 2016-10-05 京东方科技集团股份有限公司 静电放电电路、阵列基板和显示装置
CN205665504U (zh) 2016-04-26 2016-10-26 京东方科技集团股份有限公司 阵列基板的电路、阵列基板、显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017185894A1 (zh) * 2016-04-26 2017-11-02 京东方科技集团股份有限公司 静电放电电路、阵列基板和显示装置
US10304821B2 (en) * 2016-04-26 2019-05-28 Boe Technology Group Co., Ltd. Electrostatic discharge (ESD) circuit, array substrate and display device
WO2020024693A1 (zh) * 2018-08-03 2020-02-06 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示面板及显示装置
US11264509B2 (en) 2018-08-03 2022-03-01 Boe Technology Group Co., Ltd. Thin film transistor, array substrate, display panel and display device

Also Published As

Publication number Publication date
EP3451323A4 (en) 2019-12-11
WO2017185894A1 (zh) 2017-11-02
US10304821B2 (en) 2019-05-28
EP4120235A1 (en) 2023-01-18
EP3451323A1 (en) 2019-03-06
EP3451323B1 (en) 2022-11-16
US20180190645A1 (en) 2018-07-05

Similar Documents

Publication Publication Date Title
CN205665504U (zh) 阵列基板的电路、阵列基板、显示装置
CN205621414U (zh) 静电放电电路、阵列基板和显示装置
CN105573549B (zh) 阵列基板、触控屏和触控显示装置及其制作方法
CN104022126B (zh) 一种阵列基板、其制作方法及显示装置
JP5775253B2 (ja) 薄膜トランジスタ基板とその製造方法
CN103499906B (zh) 一种阵列基板、其制备方法及显示装置
TWI381529B (zh) 顯示裝置及其製造方法
CN105489552B (zh) Ltps阵列基板的制作方法
CN106409845A (zh) 开关元件及其制备方法、阵列基板以及显示装置
CN206040646U (zh) 静电防护与测试复合单元、阵列基板以及显示装置
US20070273001A1 (en) System on chip and method for manufacturing the same
CN104094386B (zh) 半导体装置及其制造方法
TWI538210B (zh) 半導體裝置及其製造方法
CN100495730C (zh) 半导体器件以及图像显示装置
CN105702623B (zh) Tft阵列基板的制作方法
CN104220926B (zh) 半导体装置、半导体装置的制造方法和显示装置
CN106098699B (zh) 一种阵列基板、其制作方法、显示面板及其制作方法
TW201232629A (en) Flat panel display apparatus and method of manufacturing the same
KR20130143029A (ko) 박막 트랜지스터 기판 및 그 제조방법, 표시장치
CN105247408B (zh) 液晶面板和绝缘膜的槽部形成方法
CN105914134B (zh) 电子器件、薄膜晶体管、以及阵列基板及其制作方法
CN107845646A (zh) 一种阵列基板及其制作方法、显示面板和显示装置
TW201342617A (zh) 半導體裝置及其之製造方法
US20130175590A1 (en) Semiconductor device, semiconductor system, and method of fabricating the semiconductor device
CN103579178B (zh) 置于集成电路产品中装置层级的电容器及其制作方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant