TW201342617A - 半導體裝置及其之製造方法 - Google Patents

半導體裝置及其之製造方法 Download PDF

Info

Publication number
TW201342617A
TW201342617A TW102103813A TW102103813A TW201342617A TW 201342617 A TW201342617 A TW 201342617A TW 102103813 A TW102103813 A TW 102103813A TW 102103813 A TW102103813 A TW 102103813A TW 201342617 A TW201342617 A TW 201342617A
Authority
TW
Taiwan
Prior art keywords
electrode
layer
transparent electrode
oxide semiconductor
insulating layer
Prior art date
Application number
TW102103813A
Other languages
English (en)
Other versions
TWI560879B (en
Inventor
Tadayoshi Miyamoto
Kazuatsu ITO
Shigeyasu Mori
Mitsunobu Miyamoto
Yasuyuki Ogawa
Makoto Nakazawa
Seiichi Uchida
Takuya Matsuo
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW201342617A publication Critical patent/TW201342617A/zh
Application granted granted Critical
Publication of TWI560879B publication Critical patent/TWI560879B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明之半導體裝置(100A)包含：基板(1)；形成於基板(1)上之閘極電極(3)及第1透明電極(2)；形成於閘極電極(3)及第1透明電極(2)上之第1絕緣層(4)；形成於第1絕緣層(4)上之氧化物半導體層(5)；電性連接於氧化物半導體層(5)之源極電極(6s)及汲極電極(6d)；以及與汲極電極(6d)電性連接之第2透明電極(7)。第1透明電極(2)之至少一部分介隔第1絕緣層(4)而與第2透明電極(7)重疊。氧化物半導體層(5)及第2透明電極(7)係由同一氧化物膜而形成。

Description

半導體裝置及其之製造方法
本發明係關於一種使用氧化物半導體而形成之半導體裝置及其製造方法，尤其係關於一種液晶顯示裝置或有機EL顯示裝置之主動矩陣基板及其製造方法。此處，半導體裝置包含主動矩陣基板或具備其之顯示裝置。
用於液晶顯示裝置等之主動矩陣基板對應每一像素而包括薄膜電晶體(Thin Film Transistor；以下，稱為「TFT」)等之開關元件。包括TFT作為開關元件之主動矩陣基板被稱為TFT基板。
作為TFT，先前以來，廣泛地使用有將非晶矽膜作為活性層之TFT(以下，稱為「非晶矽TFT」)或將多晶矽膜作為活性層之TFT(以下，稱為「多晶矽TFT」)。
近年來，作為TFT之活性層之材料，提出使用氧化物半導體代替非晶矽或多晶矽。將此種TFT稱為「氧化物半導體TFT」。氧化物半導體具有較非晶矽高之移動率。因此，氧化物半導體TFT較非晶矽TFT而可以高速動作。又，氧化物半導體膜較多晶矽膜而可以簡便之製程形成。
專利文獻1中，揭示有包括氧化物半導體TFT之TFT基板之製造方法。根據專利文獻1中記載之製造方法，使氧化物半導體層之一部分 低電阻化而形成像素電極，藉此可削減TFT基板之製造步驟數。
近年來，隨著液晶顯示裝置等之高精細化之推進，像素開口率之降低成為問題。再者，所謂像素開口率，係指像素於顯示區域中所佔(例如，於穿透型液晶顯示裝置中，有助於顯示之光所穿透之區域)之面積比率，以下，僅稱為「開口率」。
尤其對於行動電話用途之中小型穿透型液晶顯示裝置而言，顯示區域之面積較小，因此當然每個像素之面積亦較小，由高精細化而導致之開口率之降低變得顯著。又，一旦行動電話用途之液晶顯示裝置之開口率降低，則為了取得所需之亮度，必需增大背光之亮度，從而亦引起導致消耗電力增大之問題。
為了取得較高之開口率，只要使對應每一像素而設置之TFT或輔助電容等之由不透明之材料形成之元件所佔之面積較小即可，但當然，TFT或輔助電容為了實現其功能而具有最低限度之必要之尺寸。若使用氧化物半導體TFT作為TFT，則較使用非晶矽TFT之情形，可取得可使TFT小型化之優點。再者，輔助電容係為了保持施加至像素之液晶層(電性而言，稱為「液晶電容」)上之電壓而相對於液晶電容電性並聯所設置之電容，一般而言，係以使輔助電容之至少一部分與像素重疊之方式而形成。
[先行技術文獻] [專利文獻]
[專利文獻1]日本專利特開2011-91279號公報
然而，對於高開口率化之要求強烈，僅使用氧化物半導體TFT無法應對該要求。又，顯示裝置之低價化亦在發展，且亦要求開發廉價地製造高精細化、高開口率之顯示裝置之技術。
因此，本發明之一實施形態之主要目的在於提供一種可以簡便之製程進行製造、且較先前可實現高精細、高開口率之顯示裝置的TFT基板及其製造方法。
本發明之實施形態之半導體裝置包含：基板；形成於上述基板上之閘極電極及第1透明電極；形成於上述閘極電極及上述第1透明電極上之第1絕緣層；形成於上述第1絕緣層上之氧化物半導體層；電性連接於上述氧化物半導體層之源極電極及汲極電極；以及與上述汲極電極電性連接之第2透明電極；上述氧化物半導體層之至少一部分介隔上述第1絕緣層而與上述閘極電極重疊，上述第1透明電極之至少一部分介隔上述第1絕緣層而與上述第2透明電極重疊，且上述氧化物半導體層及上述第2透明電極係由同一氧化物膜而形成。
某實施形態中，於上述第2透明電極上形成有上述汲極電極，且上述第2透明電極係與上述汲極電極直接接觸。
某實施形態中，上述第2透明電極含有較上述氧化物半導體層更高濃度之雜質。
某實施形態中，上述半導體裝置進而包含形成於上述閘極電極與上述基板之間之第2絕緣層，上述第2絕緣層係形成於上述第1透明電極上。
某實施形態中，上述半導體裝置進而包含形成於上述閘極電極上之第2絕緣層，上述第1透明電極係形成於上述第2絕緣層上。
某實施形態中，上述半導體裝置進而包含形成於上述源極電極及上述汲極電極上之絕緣保護層，上述絕緣保護層係以與上述氧化物半導體層之通道區域接觸之方式而形成，且上述絕緣保護層係由氧化物而形成。
某實施形態中，上述第1絕緣層包含氧化物絕緣層，上述氧化物 絕緣層係與上述氧化物半導體層接觸。
某實施形態中，上述氧化物膜包含In、Ga及Zn。
某實施形態中，上述氧化物半導體層包含In-Ga-Zn-O系半導體。
本發明之實施形態之半導體裝置之製造方法包含：步驟(a)，其係準備基板；步驟(b)，其係於上述基板上形成閘極電極及第1透明電極；步驟(c)，其係於上述閘極電極及上述第1透明電極上形成第1絕緣層；步驟(d)，其係於上述第1絕緣層上形成氧化物半導體膜；步驟(e)，其係於上述氧化物半導體膜上形成源極電極及汲極電極；及步驟(f)，其係藉由進行使上述氧化物半導體膜之一部分低電阻化之低電阻化處理而形成第2透明電極，並且形成包含未經低電阻化之上述氧化物半導體膜之部分之氧化物半導體層的步驟，上述氧化物半導體層之至少一部分介隔上述第1絕緣層而與上述閘極電極重疊，上述第2透明電極之至少一部分介隔上述第1絕緣層而與上述第1透明電極之至少一部分重疊。
某實施形態中，上述步驟(f)包含向上述氧化物半導體膜之上述一部分中注入雜質之步驟。
某實施形態中，上述步驟(b)包含：於上述基板上形成上述第1透明電極、且於上述第1透明電極上形成第2絕緣層之步驟；及於上述第2絕緣層上形成上述閘極電極之步驟。
某實施形態中，上述步驟(b)包含：於上述基板上形成上述閘極電極之步驟；於上述閘極電極上形成第2絕緣層之步驟；及於上述第2絕緣層上形成上述第1透明電極之步驟。
某實施形態中，上述步驟(f)包含步驟(f2)，其係於進行上述低電阻化處理之前，形成保護上述氧化物半導體膜之通道區域之保護層。
某實施形態中，自上述基板之法線方向觀察時，上述保護層之端部與上述汲極電極重疊。
某實施形態中，上述氧化物半導體膜包含In-Ga-Zn-O系半導體。
根據本發明之實施形態，提供一種可以簡便之製程進行製造、且較先前可實現高精細、高開口率之顯示裝置的TFT基板及其製造方法。
1‧‧‧基板
2‧‧‧第1透明電極
3‧‧‧閘極電極
3'‧‧‧閘極配線
4a‧‧‧絕緣層
4b‧‧‧絕緣層
4c‧‧‧絕緣層
4‧‧‧閘極絕緣層
5‧‧‧氧化物半導體層
5'‧‧‧氧化物半導體膜
6s‧‧‧源極電極
6d‧‧‧汲極電極
7‧‧‧第2透明電極
8‧‧‧層間絕緣層
100A‧‧‧半導體裝置(TFT基板)
圖1(a)係本發明之實施形態之TFT基板100A之模式性平面圖，(b)係沿(a)之A1-A1'線之TFT基板100A之模式性剖面圖。
圖2(a)~(c)係說明包含TFT基板100A之液晶顯示裝置之模式性剖面圖。
圖3(a)係改變例之TFT基板100A'之模式性平面圖，(b)係沿(a)之A2-A2'線之TFT基板100A'之模式性剖面圖。
圖4(a)~(f)係說明本發明之實施形態之TFT基板100A之製造步驟之一例的模式性步驟剖面圖。
圖5係本發明之另一實施形態之TFT基板100B之模式性剖面圖。
圖6(a)~(c)係說明本發明之另一實施形態之TFT基板100B之製造步驟的模式性步驟剖面圖。
以下，一面參照圖式一面說明本發明之實施形態之半導體裝置。本實施形態之半導體裝置包括薄膜電晶體(氧化物半導體TFT)，其含有包含氧化物半導體之活性層。再者，本實施形態之半導體裝置亦可包括氧化物半導體TFT，且廣泛地包含主動矩陣基板、各種顯示裝置、及電子機器等。
此處，以用於液晶顯示裝置之氧化物半導體TFT為例來說明本發明之實施形態之半導體裝置。
圖1(a)係本實施形態之TFT基板100A之模式性平面圖，圖1(b)係沿圖1(a)之A1-A1'線之半導體裝置(TFT基板)100A之模式性剖面圖。
TFT基板100A包含：基板1；形成於基板1上之閘極電極3及第1透明電極2；形成於閘極電極3及第1透明電極2上之絕緣層4；形成於絕緣層4上之氧化物半導體層5；電性連接於氧化物半導體層5之源極電極6s及汲極電極6d；以及與汲極電極6d電性連接之第2透明電極7。第1透明電極2之至少一部分介隔絕緣層4而與第2透明電極7重疊。氧化物半導體層5之至少一部分介隔絕緣層4而與閘極電極3重疊。氧化物半導體層5及第2透明電極7係由同一氧化物膜而形成。
TFT基板100A中，第1透明電極2之至少一部分介隔絕緣層4而與第2透明電極7重疊，藉此形成輔助電容。因此，TFT基板100A包含之輔助電容為透明(穿透可見光)，故而並未使開口率降低。因此，較包括如先前般含有使用金屬膜(閘極金屬層或源極金屬層)形成之不透明之電極之輔助電容的TFT基板，TFT基板100A可具有更高之開口率。又，並未因輔助電容而使開口率降低，故而亦取得視需要而可增大輔助電容之電容值(輔助電容之面積)之優點。
進而，於第2透明電極7上形成汲極電極6d，且較佳為第2透明電極7與汲極電極6d直接接觸。若採用此種構造，則可將第2透明電極7形成至汲極電極6d之大致端部為止，故而TFT基板100A較專利文獻1中記載之TFT基板可具有更高之開口率。
TFT基板100A中，於基板1上形成第1透明電極2，於第1透明電極2上形成絕緣層4a，於絕緣層4a上形成閘極電極3。進而，TFT基板100A包含形成於源極電極6s及汲極電極6d上之絕緣保護層8，絕緣保護層8係以與氧化物半導體層5之通道區域接觸之方式而形成。絕緣保護層8例如係由氧化物而形成。
其次，詳細地說明TFT基板100A之各構成要素。
基板1典型而言為透明基板，例如為玻璃基板。除玻璃基板外，亦可使用塑膠基板。塑膠基板包含由熱硬化性樹脂或熱可塑性樹脂而形成之基板，進而包含該等樹脂與無機纖維(例如玻璃纖維、玻璃纖維之不織布)之複合基板。作為具有耐熱性之樹脂材料，可例示聚對苯二甲酸乙二酯(PET，Polyethylene terephthalate)、聚萘二甲酸乙二酯(PEN，Polyethylene naphthalate)、聚醚碸(PES，Polyether sulfones)、丙烯酸樹脂、及聚醯亞胺樹脂。又，在用於反射型液晶顯示裝置之情形時，亦可使用矽基板作為基板1。
第1透明電極2係由透明導電膜(例如ITO(Indium Tin Oxide，氧化銦錫)、或IZO(Indium Zinc Oxide，氧化銦鋅)膜)而形成。第1透明電極2之厚度例如為20 nm以上且200 nm以下(本實施形態中第1透明電極2之厚度為約100 nm)。
閘極電極3電性連接於閘極配線3'。閘極電極3及閘極配線3'具有例如上層為W(鎢)層、下層為TaN(氮化鉭)層之積層構造。除此之外，閘極電極3及閘極配線3'亦可具有由Mo(鉬)/Al(鋁)/Mo而形成之積層構造，亦可具有單層構造、雙層構造、4層以上之積層構造。進而，閘極電極3a亦可由選自Cu(銅)、Al、Cr(鉻)、Ta(組)、Ti(鈦)、Mo及W之元素、或以該等元素為成分之合金或者金屬氮化物等而形成。閘極電極3之厚度為約50 nm以上且600 nm以下(本實施形態中，閘極電極3之厚度為約420 nm)。
絕緣層(閘極絕緣層)4包含絕緣層4b與絕緣層4c。絕緣層4c較佳為包含氧化物絕緣層，氧化物絕緣層較佳為與氧化物半導體層5直接接觸。若氧化物絕緣層與氧化物半導體層5直接接觸，則氧化物絕緣層中所含之氧被供給至氧化物半導體層5，從而可防止由氧化物半導體層5之氧缺損而導致之半導體特性之劣化。絕緣層4c例如為SiO2(氧化矽)層。絕緣層4a及絕緣層4b例如為SiNx(氮化矽)層。本實施形態 中，絕緣層4a之厚度為約100 nm。絕緣層4b之厚度為約325 nm，絕緣層4c之厚度為約50 nm，閘極絕緣層4之厚度為約375 nm。作為絕緣層4a及閘極絕緣層4，可使用例如由SiO2(氧化矽)、SiNx(氮化矽)、SiOxNy(氮氧化矽，x>y)、SiNxOy(氧氮化矽，x>y)、Al2O3(氧化鋁)或氧化鉭(Ta2O5)而形成之單層或積層。閘極絕緣層4之厚度例如為約50 nm以上且600 nm以下。再者，為防止來自基板1之雜質等之擴散，絕緣層4a及絕緣層4b較佳為由SiNx、或SiNxOy(氧氮化矽，x>y)而形成。自防止氧化物半導體層5之半導體特性之劣化之觀點而言，絕緣層4c較佳為由SiO2或SiOxNy(氮氧化矽，x>y)而形成。進而，為了以較低之溫度形成閘極洩漏電流較少之緻密之閘極絕緣層4，一面使用Ar(氬)等之稀有氣體一面形成閘極絕緣層4即可。
氧化物半導體層5包含例如In-Ga-Zn-O系半導體(以下，簡稱為「IGZO系半導體」)。此處，IGZO系半導體為In(銦)、Ga(鎵)、Zn(鋅)之三元系氧化物，In、Ga及Zn之比例(組成比)並未特別限定，例如包含In：Ga：Zn=2：2：1；In：Ga：Zn=1：1：1；及In：Ga：Zn=1：1：2等。IGZO系半導體可為非晶質，亦可為晶質。作為晶質IGZO系半導體，較佳為c軸與層面大致垂直地配向之晶質IGZO系半導體。此種IGZO系半導體之結晶構造揭示於例如日本專利特開2012-134475號公報中。為了參考，將日本專利特開2012-134475號公報之揭示內容全部引用於本說明書中。
構成氧化物半導體層5之氧化物半導體材料並不限定於IGZO系半導體，亦可為例如Zn-O系半導體(ZnO)、In-Zn-O系半導體(IZO(註冊商標))、Zn-Ti-O系半導體(ZTO)、Cd-Ge-O系半導體、Cd-Pb-O系半導體、CdO(氧化鎘)、Mg-Zn-O系半導體、In-Sn-Zn-O系半導體(例如In2O3-SnO2-ZnO)、In-Ga-Sn-O系半導體等。進而，氧化物半導體層5亦可包含添加有1族元素、13族元素、14族元素、15族元素及17族元 素等中之一種、或複數種雜質元素之ZnO之非晶(非晶質)狀態、多晶狀態或非晶狀態與多晶狀態混合存在之微晶狀態者、或未添加任何雜質元素者。若使用非晶質氧化物半導體層作為氧化物半導體層5，則可以低溫而製造，且可實現較高之移動率。氧化物半導體層5之厚度例如為約50 nm。氧化物半導體層5之厚度亦可為例如約30 nm以上且約100 nm以下。
源極電極6s及汲極電極6d具有例如由Ti/Al/Ti而形成之積層構造。除此之外，源極電極6s及汲極電極6d亦可具有由Mo/Al/Mo而形成之積層構造，亦可具有單層構造、雙層構造或4層以上之積層構造。進而，源極電極6s及汲極電極6d亦可由選自Al、Cr、Ta、Ti、Mo及W之元素、或以該等元素為成分之合金或者金屬氮化物等而形成。源極電極6s及汲極電極6d之厚度分別為約50 nm以上且約600 nm以下。(本實施形態中，源極電極6s及汲極電極之厚度為約350 nm)。
絕緣保護層8係以與氧化物半導體層5之通道區域接觸之方式而形成。絕緣保護層8較佳為由氧化物(例如SiO2)而形成。若由氧化物形成絕緣保護層8，則如上所述可防止由氧化物半導體層5之氧缺損而導致之半導體特性之劣化。除此之外，絕緣保護層8例如可由SiON(氮氧化矽、氧氮化矽)、Al2O3或Ta2O5而形成。絕緣保護層b之厚度例如為約50 nm以上且300 nm以下(本實施形態中，絕緣保護層8之厚度為約150 nm)。
第2透明電極7例如係包含In-Ga-Zn-O系氧化物(IGZO系氧化物)之導電體層。第2透明電極7之厚度例如為約50 nm。第2透明電極7之厚度亦可為例如約20 nm以上且約200 nm以下。詳細情形將於以下描述，第2透明電極7與氧化物半導體層5係由相同之透明之氧化物膜而形成。若由同一氧化物膜而形成第2透明電極7與氧化物半導體層5，則可簡化製造製程從而可削減製造成本。作為氧化物膜，可使用例如 IGZO系半導體膜等之包含IGZO系氧化物之膜。再者，如上所述，本說明書中，將IGZO系氧化物中顯示半導體特性者簡稱為IGZO系半導體。
詳細情形將於以下描述，第2透明電極7以較氧化物半導體層5更高之濃度含有p型雜質(例如B(硼))或n型雜質(例如P(磷))。
其次，一面參照圖2一面對包括TFT基板100A之液晶顯示裝置進行說明。圖2(a)~圖2(c)係包括TFT基板100A之液晶顯示裝置之模式性剖面圖。圖2(a)~圖2(c)中所示之虛線箭頭表示電場方向。
如圖2(a)所示，TFT基板100A例如被用於邊緣場切換(Fringe Field Switching，FFS)模式之液晶顯示裝置500。此時，將下層之第1透明電極2用作共通電極(供給有共通電壓或對向電壓)，且將上層之第2透明電極7用作像素電極(供給有顯示信號電壓)。於第2透明電極7上，設置有至少1個以上之狹縫。此種構造之FFS模式之液晶顯示裝置揭示於例如日本專利特開2011-53443號公報中。將日本專利特開2011-53443號公報之揭示內容全部引用於本說明書中以便參考。
液晶顯示裝置500包含：TFT基板100A及對向基板200、以及形成於TFT基板100A與對向基板200之間之液晶層50。於液晶顯示裝置500中，對向基板200之液晶層50側不包括可由透明電極(例如ITO)等而形成之對向電極。藉由形成於TFT基板100A上之第1透明電極(共通電極)2與第2透明電極(像素電極)7所產生之橫方向之電場，而控制液晶層50中之液晶分子之配向，且進行顯示。
TFT基板100A中，第1透明電極(共通電極)2位於較第2透明電極(像素電極)7更靠基板1側。藉此，可將TFT基板100A不僅用於上述FFS模式之液晶顯示裝置500，而且用於各種液晶模式之液晶顯示裝置。
例如，如圖2(b)所示，可將TFT基板100A用於縱電場模式之液晶 顯示裝置600，其係於對向基板200之液晶層側設置有對向電極27，藉由對向電極27與第2透明電極(像素電極)7而產生之縱電場來控制液晶層50之液晶分子之配向且進行顯示。於該情形時，第2透明電極7中亦可不設置複數個狹縫。
進而，如圖2(c)所示，可將TFT基板100A用於縱橫電場模式之液晶顯示裝置700，其係於對向電極200之液晶層側設置有對向電極27，於第2透明電極(像素電極)7上設置有複數個狹縫，藉由第2透明電極(像素電極)7與第1透明電極(共通電極)2而產生之橫電場、與藉由第2透明電極(像素電極)7與對向電極27而產生之縱電場，來控制液晶層50之液晶分子之配向且進行顯示。此種液晶顯示裝置700記載於例如國際公開第2012/053415號中。
根據以上所述，與像素電極位於較共通電極更靠基板側之TFT基板相比，TFT基板100A具有相對於各種液晶顯示模式之更高之適用性。
TFT基板100A可改變為圖3中所示之TFT基板100A'。圖3(a)係改變例之TFT基板100A'之模式性平面圖，圖3(b)係沿圖3(a)之A2-A2'線之TFT基板100A'之模式性剖面圖。
圖3(a)及圖3(b)中所示之TFT基板100A'具有如下構造：於閘極配線3'上具有氧化物半導體層5，且自基板1之法線方向觀察時，閘極配線3'與源極電極6s及汲極電極6d重疊，該方面與TFT基板100A不同。於該情形時，將閘極配線3'作為閘極電極3而發揮功能。TFT基板100A'較TFT基板100A可具有更高之開口率。
再者，TFT基板100A'較TFT基板100A具有閘極‧汲極間之寄生電容(Cgd)較大之缺點。如充分瞭解般，若閘極‧汲極間之寄生電容(Cgd)較大，則饋通電壓會變大。饋通電壓成為圖像留下殘像、或閃爍之原因。為了降低饋通電壓，使閘極‧汲極間之寄生電容(Cgd)相 對於像素之所有電容(液晶電容Clc+輔助電容Cs+閘極‧汲極間之寄生電容Cgd)之比率較小即可。TFT基板100A'包含具備透明電極之透明之輔助電容，故而可不降低開口率，藉由加大輔助電容之面積而使電容值增大。即，如TFT基板100A'般，即便採用閘極‧汲極間之寄生電容(Cgd)變大之構造，亦可使饋通電壓充分小。
又，像素之所有電容較大，意味著為了對像素施加特定之電壓，需要較多之電荷。TFT基板100A'包括電流供給能力較先前之非晶質TFT更高之氧化物半導體TFT，故而不會因像素電容之增大而導致顯示品位降低。
其次，說明TFT基板100A之製造方法。
本發明之實施形態之半導體裝置之製造方法包含：步驟(a)，其係準備基板1；步驟(b)，其係於基板1上形成閘極電極3及第1透明電極2；步驟(c)，其係於閘極電極3及第1透明電極2上形成第1絕緣層4b或/及4c；步驟(d)，其係於第1絕緣層4b或/及4c上形成氧化物半導體膜5'；步驟(e)，其係於氧化物半導體膜5'上形成源極電極6s及汲極電極6d；及步驟(f)，其係藉由進行使氧化物半導體膜5'之一部分低電阻化之低電阻化處理L而形成第2透明電極7，並且形成包含未經低電阻化之氧化物半導體膜5'之部分之氧化物半導體層5的步驟，氧化物半導體層5之至少一部分介隔絕緣層4而與閘極電極3重疊，第2透明電極7之至少一部分介隔絕緣層4而與第1透明電極3之至少一部分重疊。
此種半導體裝置之製造方法係簡化之半導體裝置之製造方法，故而可削減製造成本。
其次，一面參照圖4，一面詳細地說明TFT基板100A之製造方法之一例。
圖4(a)~圖4(f)係用以說明TFT基板100A之製造方法之一例之模式性步驟剖面圖。
首先，如圖4(a)所示，於基板1上形成第1透明電極2。作為基板1，可使用例如玻璃基板等之透明絕緣性之基板。第1透明電極2係以濺鍍法等之公知之方法而形成。第1透明電極2例如係由ITO而形成，且其厚度為約100 nm。
其次，如圖4(b)所示，於第1透明電極2上，藉由CVD(Chemical Vapor deposition，化學氣相沈積)等而形成絕緣層4a。絕緣層4a例如係由SiNx而形成。絕緣層4a之厚度為約100 nm。
其次，如圖4(c)所示，於絕緣層4a上形成閘極電極3。閘極電極3係藉由如下方法而形成：以濺鍍法於絕緣層4a上形成導電膜之後，藉由光微影法而進行導電膜之圖案化。再者，自基板1之法線方向觀察時，閘極電極3與第1透明電極2未重疊。此處，作為導電膜，使用自基板1側依序具有TaN膜(厚度：約50 nm)及W膜(厚度：約370 nm)之雙層構造之積層膜。再者，作為第1導電膜，亦可使用例如Ti、Mo、Ta、W、Cu、Al或Cr等之單層膜、包含其等之積層膜、合金膜或該等之氮化金屬膜等。
其次，如圖4(d)所示，藉由CVD法，以覆蓋閘極電極3之方式而形成絕緣層4b及絕緣層4c。此處，絕緣層4b係由SiNx膜(厚度：約325 nm)而形成，絕緣層4c係由SiO2膜(厚度：約50 nm)而形成。作為絕緣層4b及4c，例如可由SiO2、SiNx、SiOxNy(氮氧化矽，x>y)、SiNxOy(氧氮化矽，x>y)、Al2O3或Ta2O5而形成。
繼而，如圖4(e)所示，於絕緣層4c上利用濺鍍法形成氧化物半導體膜5’。使用IGZO系半導體膜作為氧化物半導體膜5'。氧化物半導體膜5'之厚度為約50 nm。
此後，於氧化物半導體5'上，藉由濺鍍法而形成含有源極電極6s及汲極電極6d之導電膜(未圖示)。其次，藉由使用有半色調光罩之光微影法、乾式蝕刻法及灰化法而使上述之導電膜及氧化物半導體膜5' 同時圖案化，將氧化物半導體膜5'圖案化成所需之形狀，並且形成源極電極6s及汲極電極6d。如此，以1片光罩進行源極電極6s及汲極電極6d之形成以及氧化物半導體膜5'之圖案化，故而可簡化製造製程，從而可削減製造成本。源極電極6s及汲極電極6d具有例如Ti/Al/Ti之積層構造。下層之Ti層之厚度為約50 nm，Al層之厚度為約200 nm，上層之Ti層之厚度為約100 nm。
繼而，如圖4(f)所示，以覆蓋氧化物半導體膜5'之通道區域之方式藉由濺鍍法及光微影法而形成絕緣保護層8。絕緣保護層8例如係由氧化物(例如SiO2)而形成，其厚度為約150 nm。又，自基板1之法線方向觀察時，較佳為絕緣保護層8之端部與汲極電極6d重疊。藉此，對氧化物半導體膜5'中位於汲極電極6d之端部之部分亦可進行以下描述之低電阻化處理L。
其後，對氧化物半導體膜5'之一部分實施低電阻化處理L。氧化物半導體膜5'中由源極電極6s、汲極電極6d及絕緣保護層8覆蓋之部分未實施低電阻化處理L。藉此，如圖1(b)所示，氧化物半導體膜5'中，於已實施低電阻化處理L之部分上形成第2透明電極7，於未實施低電阻化處理L之部分上形成氧化物半導體層5。當然，已實施低電阻化處理L之部分之電阻小於未實施低電阻化處理L之部分之電阻。對於低電阻化處理L，可列舉例如電漿處理、或p型雜質(例如B(硼))或n型雜質(例如P(磷))之摻雜等。作為低電阻化處理L，於使用雜質之摻雜之情形時，第2透明電極7之雜質之濃度大於氧化物半導體層5之雜質之濃度。又，存在如下情形：因雜質之擴散，而使位於汲極電極6d之下之氧化物半導體膜5'之一部分亦得以低電阻化，從而成為第2透明電極7之一部分。此外，作為低電阻化處理L，可列舉例如使用有CVD裝置之氫電漿處理、使用有蝕刻裝置之氬電漿處理、及還原環境下之退火處理等。
其次，一面參照圖5一面說明本發明之實施形態之TFT基板100B。圖5係TFT基板100B之模式性剖面圖，其對應於圖1(b)之TFT基板100A之剖面圖。對於與TFT基板100A共通之構成要素標註相同參照符號，避免重複說明。
圖5中所示之TFT基板100B中，閘極電極3位於較第1透明電極2更靠基板側。TFT基板100B包含：形成於基板2上之閘極電極3；形成於閘極電極3上之絕緣層4a；及形成於絕緣層4a上之第1透明電極2。於TFT基板100B上，將絕緣層4a~4c作為閘極絕緣層4而發揮功能。
其次，一面參照圖6一面說明TFT基板100B之製造方法之一例。圖6(a)~圖6(c)係說明TFT基板100B之製造方法之模式性步驟剖面圖。
首先，如圖6(a)所示，於基板1上以上述方法形成閘極電極3。
其次，如圖6(b)所示，以上述方法於閘極電極3上形成絕緣層4a。
其次，如圖6(c)所示，以上述方法形成第1透明電極2。再者，自基板1之法線方向觀察時，閘極電極3與第1透明電極2未重疊。
繼而，根據上述方法，形成絕緣層4b及4c、氧化物半導體膜5'、源極電極6s、汲極電極6d、第2透明電極7、及絕緣保護層8(參照圖4(d)~圖4(f))。藉此，製造圖5所示之TFT基板100B。
以上，根據本發明之實施形態，提供一種可以簡便之製程進行製造、且較先前可實現高精細、高開口率之顯示裝置的TFT基板及其製造方法。
[產業上之可利用性]
本發明之實施形態可廣泛地應用於主動矩陣基板等之電路基板；液晶顯示裝置、有機電致發光(EL)顯示裝置及無機電致發光顯示裝置等之顯示裝置；影像感測器裝置等之攝像裝置；圖像輸入裝置或 指紋讀取裝置等之電子裝置等包括薄膜電晶體之裝置。
1‧‧‧基板
2‧‧‧第1透明電極
3‧‧‧閘極電極
3'‧‧‧閘極配線
4a‧‧‧絕緣層
4b‧‧‧絕緣層
4c‧‧‧絕緣層
4‧‧‧閘極絕緣層
5‧‧‧氧化物半導體層
6s‧‧‧源極電極
6d‧‧‧汲極電極
7‧‧‧第2透明電極
8‧‧‧層間絕緣層
100A‧‧‧半導體裝置(TFT基板)

Claims (16)

  1. 一種半導體裝置，其包含：基板；閘極電極及第1透明電極，其形成於上述基板上；第1絕緣層，其形成於上述閘極電極及上述第1透明電極上；氧化物半導體層，其形成於上述第1絕緣層上；源極電極及汲極電極，其電性連接於上述氧化物半導體層；及第2透明電極，其與上述汲極電極電性連接；上述氧化物半導體層之至少一部分介隔上述第1絕緣層而與上述閘極電極重疊，上述第1透明電極之至少一部分介隔上述第1絕緣層而與上述第2透明電極重疊，且上述氧化物半導體層及上述第2透明電極係由同一氧化物膜而形成。
  2. 如請求項1之半導體裝置，其中於上述第2透明電極上形成上述汲極電極，上述第2透明電極係與上述汲極電極直接接觸。
  3. 如請求項1或2之半導體裝置，其中上述第2透明電極含有較上述氧化物半導體層更高濃度之雜質。
  4. 如請求項1至3中任一項之半導體裝置，其中進而包含形成於上述閘極電極與上述基板之間之第2絕緣層，上述第2絕緣層係形成於上述第1透明電極上。
  5. 如請求項1至3中任一項之半導體裝置，其中進而包含形成於上述閘極電極上之第2絕緣層，上述第1透明電極係形成於上述第2絕緣層上。
  6. 如請求項1至5中任一項之半導體裝置，其中進而包含形成於上述源極電極及上述汲極電極上之絕緣保護層， 上述絕緣保護層係以與上述氧化物半導體層之通道區域接觸之方式而形成，上述絕緣保護層係由氧化物而形成。
  7. 如請求項1至6中任一項之半導體裝置，其中上述第1絕緣層包含氧化物絕緣層，上述氧化物絕緣層係與上述氧化物半導體層接觸。
  8. 如請求項1至7中任一項之半導體裝置，其中上述氧化物膜包含In、Ga及Zn。
  9. 一種半導體裝置之製造方法，其包含：步驟(a)，其係準備基板；步驟(b)，其係於上述基板上形成閘極電極及第1透明電極；步驟(c)，其係於上述閘極電極及上述第1透明電極上形成第1絕緣層；步驟(d)，其係於上述第1絕緣層上形成氧化物半導體膜；步驟(e)，其係於上述氧化物半導體膜上形成源極電極及汲極電極；及步驟(f)，其係藉由進行使上述氧化物半導體膜之一部分低電阻化之低電阻化處理而形成第2透明電極，並且形成包含未經低電阻化之上述氧化物半導體膜之部分之氧化物半導體層的步驟，上述氧化物半導體層之至少一部分介隔上述第1絕緣層而與上述閘極電極重疊，上述第2透明電極之至少一部分介隔上述第1絕緣層而與上述第1透明電極之至少一部分重疊。
  10. 如請求項9之半導體裝置之製造方法，其中上述步驟(f)包含向上述氧化物半導體膜之上述一部分中注入雜質之步驟。
  11. 如請求項9或10之半導體裝置之製造方法，其中上述步驟(b)包含：於上述基板上形成上述第1透明電極、且於上述第1透明電 極上形成第2絕緣層之步驟；及於上述第2絕緣層上形成上述閘極電極之步驟。
  12. 如請求項9或10之半導體裝置之製造方法，其中上述步驟(b)包含：於上述基板上形成上述閘極電極之步驟；於上述閘極電極上形成第2絕緣層之步驟；及於上述第2絕緣層上形成上述第1透明電極之步驟。
  13. 如請求項9至12中任一項之半導體裝置之製造方法，其中上述步驟(f)包含步驟(f2)，其係於進行上述低電阻化處理之前，形成保護上述氧化物半導體膜之通道區域之保護層。
  14. 如請求項13之半導體裝置之製造方法，其中自上述基板之法線方向觀察時，上述保護層之端部與上述汲極電極重疊。
  15. 如請求項1至8中任一項之半導體裝置，其中上述氧化物半導體層包含In-Ga-Zn-O系半導體。
  16. 如請求項9至14中任一項之半導體裝置之製造方法，其中上述氧化物半導體膜包含In-Ga-Zn-O系半導體。
TW102103813A 2012-01-31 2013-01-31 Semiconductor device and manufacturing method thereof TWI560879B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012018753 2012-01-31

Publications (2)

Publication Number Publication Date
TW201342617A true TW201342617A (zh) 2013-10-16
TWI560879B TWI560879B (en) 2016-12-01

Family

ID=48905093

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102103813A TWI560879B (en) 2012-01-31 2013-01-31 Semiconductor device and manufacturing method thereof

Country Status (7)

Country Link
US (1) US9276126B2 (zh)
JP (1) JP5824535B2 (zh)
CN (1) CN104094409B (zh)
MY (1) MY183237A (zh)
SG (1) SG11201404460QA (zh)
TW (1) TWI560879B (zh)
WO (1) WO2013115051A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9305939B2 (en) 2012-06-08 2016-04-05 Sharp Kabushiki Kaisha Semiconductor device with oxide layer as transparent electrode
CN104396019B (zh) 2012-06-19 2017-04-12 夏普株式会社 半导体装置及其制造方法
US20150155313A1 (en) 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI662330B (zh) 2018-04-19 2019-06-11 友達光電股份有限公司 主動元件基板及其製法
CN108646489A (zh) * 2018-06-06 2018-10-12 深圳市华星光电半导体显示技术有限公司 液晶显示器及移动终端
JP7305510B2 (ja) 2019-10-11 2023-07-10 株式会社ジャパンディスプレイ 表示装置及び半導体装置
JP2022180090A (ja) 2021-05-24 2022-12-06 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2991919B2 (ja) * 1994-03-04 1999-12-20 松下電器産業株式会社 薄膜トランジスタの製造方法
KR20070043098A (ko) * 2005-10-20 2007-04-25 삼성전자주식회사 어레이 기판 및 이의 제조방법
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4759598B2 (ja) * 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20090124527A (ko) * 2008-05-30 2009-12-03 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
CN101819363B (zh) * 2009-02-27 2011-12-28 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
BR112012001655A2 (pt) * 2009-07-24 2017-06-13 Sharp Kk método de fabricação de substrato de transistor de filme fino
JP5500712B2 (ja) 2009-09-02 2014-05-21 株式会社ジャパンディスプレイ 液晶表示パネル
US20130099227A1 (en) * 2009-09-11 2013-04-25 Sharp Kabushiki Kaisha Oxide semiconductor, thin film transistor, and display device
JP5629999B2 (ja) * 2009-09-29 2014-11-26 大日本印刷株式会社 Ｉｃタグ及びその製造方法
JP5599026B2 (ja) 2009-10-23 2014-10-01 キヤノン株式会社 薄膜トランジスタの製造方法
KR101093424B1 (ko) * 2009-11-10 2011-12-14 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
CN102148195B (zh) 2010-04-26 2013-05-01 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
WO2012053415A1 (ja) 2010-10-18 2012-04-26 シャープ株式会社 液晶表示装置
KR20120042029A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 표시 장치 및 그 제조 방법
KR102110496B1 (ko) 2010-12-03 2020-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
JP2013051328A (ja) * 2011-08-31 2013-03-14 Japan Display Central Co Ltd アクティブマトリックス型表示素子およびその製造方法

Also Published As

Publication number Publication date
CN104094409B (zh) 2016-11-16
CN104094409A (zh) 2014-10-08
WO2013115051A1 (ja) 2013-08-08
MY183237A (en) 2021-02-18
JP5824535B2 (ja) 2015-11-25
SG11201404460QA (en) 2014-11-27
US9276126B2 (en) 2016-03-01
TWI560879B (en) 2016-12-01
JPWO2013115051A1 (ja) 2015-05-11
US20150041800A1 (en) 2015-02-12

Similar Documents

Publication Publication Date Title
TWI550877B (zh) 半導體裝置之製造方法
TWI543371B (zh) 半導體裝置及其製造方法
TWI623101B (zh) 半導體裝置及其製造方法
TWI538210B (zh) 半導體裝置及其製造方法
JP5824535B2 (ja) 半導体装置およびその製造方法
TW201401523A (zh) 半導體裝置及其製造方法
WO2013183495A1 (ja) 半導体装置およびその製造方法
WO2013161738A1 (ja) 半導体装置およびその製造方法
TWI559554B (zh) 半導體裝置及其製造方法
TWI546965B (zh) 半導體裝置及其製造方法
TWI532188B (zh) 半導體裝置及其製造方法