CN104396019B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN104396019B
CN104396019B CN201380032605.2A CN201380032605A CN104396019B CN 104396019 B CN104396019 B CN 104396019B CN 201380032605 A CN201380032605 A CN 201380032605A CN 104396019 B CN104396019 B CN 104396019B
Authority
CN
China
Prior art keywords
electrode
oxide semiconductor
insulating barrier
film
transparency electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380032605.2A
Other languages
English (en)
Other versions
CN104396019A (zh
Inventor
内田诚
内田诚一
宫本忠芳
小川康行
高丸泰
伊东笃
伊东一笃
松尾拓哉
森重恭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN104396019A publication Critical patent/CN104396019A/zh
Application granted granted Critical
Publication of CN104396019B publication Critical patent/CN104396019B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/443—Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)

Abstract

TFT基板(100A)还具有：在基板(1)上形成的与栅极电极(3)由相同的导电膜形成的栅极连接层(3a)或与第一透明电极(2)由相同的导电膜形成的透明连接层(2a)；在绝缘层(4)上形成的包含至少1个导体区域(5a)的氧化物层(5z)；和在氧化物层(5z)上形成的与源极电极(6s)由相同的导电膜形成的源极连接层(6a)，源极连接层(6a)经由至少1个导体区域(5a)与栅极连接层(3a)或透明连接层(2a)电连接。

Description

半导体装置及其制造方法
技术领域
本发明涉及使用氧化物半导体形成的半导体装置及其制造方法，特别涉及液晶显示装置和有机EL显示装置的有源矩阵基板及其制造方法。此处，半导体装置包括有源矩阵基板和具备该有源矩阵基板的显示装置。
背景技术
液晶显示装置等所使用的有源矩阵基板按每个像素具备薄膜晶体管(Thin FilmTransistor：以下称为“TFT”)等开关元件。具备TFT作为开关元件的有源矩阵基板被称为TFT基板。
作为TFT，历来广泛使用以非晶硅膜为活性层的TFT(以下称为“非晶硅TFT”)和以多晶硅膜为活性层的TFT(以下称为“多晶硅TFT”)。
近年来，作为TFT的活性层的材料，提出了使用氧化物半导体代替非晶硅和多晶硅的技术。将这种TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此，与非晶硅TFT相比，氧化物半导体TFT能够高速地进行动作。此外，氧化物半导体膜能够通过比多晶硅膜简便的工艺形成。
专利文献1中公开了具备氧化物半导体TFT的TFT基板的制造方法。根据专利文献1中记载的制造方法，使氧化物半导体膜的一部分低电阻化而形成像素电极，由此能够削减TFT基板的制造工序数。
近年来，随着液晶显示装置等的高分辨率化不断发展，像素开口率的降低成为问题。其中，像素开口率是指像素(例如，在透射型液晶显示装置中，使有助于显示的光透射的区域)占显示区域的面积比率，以下简称为“开口率”。
特别是便携式用途的中小型的透射型液晶显示装置中，显示区域的面积小，所以当然各个像素的面积也小，由高分辨率化引起的开口率的下降变得显著。此外，当便携式用途的液晶显示装置的开口率下降时，为了得到所希望的亮度，需要使背光源的亮度增大，又产生导致耗电增大这样的问题。
为了得到高开口率，只要减小按每个像素设置的TFT和辅助电容等由不透明的材料形成的元件所占的面积即可，但TFT和辅助电容当然存在为了实现其功能所需的最低限度的尺寸。作为TFT，当使用氧化物半导体TFT时，与使用非晶硅TFT的情况相比，能得到能够使TFT小型化的优点。其中，辅助电容是为了保持施加到像素的液晶层(电学上也称为“液晶电容”)上的电压而与液晶电容在电学上并联地设置的电容，通常，辅助电容的至少一部分以与像素重叠的方式形成。
现有技术文献
专利文献
专利文献1：日本特开2011-91279号公报
发明内容
发明要解决的技术问题
但是，对于高开口率化的需求强烈，仅使用氧化物半导体TFT，并不能满足这种需求。此外，显示装置的低价格化也在升温，也需要开发能够廉价地制造出高分辨率且高开口率的显示装置的技术。
于是，本发明的实施方式的主要目的在于，提供能以简便的工艺来制造，并且能够实现与以往相比高分辨率且高开口率的显示装置的TFT基板及其制造方法。
解决技术问题的技术手段
本发明的实施方式的半导体装置是具有基板和在所述基板上形成的薄膜晶体管和第一透明电极的半导体装置，所述薄膜晶体管具有：在所述基板上形成的栅极电极；在所述栅极电极上形成的第一绝缘层；在所述第一绝缘层上形成的氧化物半导体层；和与所述氧化物半导体层电连接的源极电极和漏极电极，所述半导体装置还具有：在所述基板上形成的、与所述栅极电极由相同的导电膜形成的栅极连接层或与所述第一透明电极由相同的导电膜形成的透明连接层，在所述第一绝缘层上形成的包含至少1个导体区域的氧化物层；和在所述氧化物层上形成的、与所述源极电极由相同的导电膜形成的源极连接层，所述源极连接层经由所述至少1个导体区域与所述栅极连接层或所述透明连接层电连接。
在某实施方式中，所述导体区域以比所述氧化物半导体层高的浓度具有杂质。
在某实施方式中，上述半导体装置还具有以隔着所述第一绝缘层与所述第一透明电极的一部分重叠的方式形成的第二透明电极，所述氧化物半导体层、所述氧化物层和所述第二透明电极由相同的氧化物膜形成。
在某实施方式中，所述氧化物膜包含In、Ga和Zn。
在某实施方式中，所述漏极电极形成在所述第二透明电极上，所述第二透明电极与所述漏极电极直接接触。
在某实施方式中，上述半导体装置还具有在所述栅极电极与所述基板之间形成的第二绝缘层，所述第二绝缘层形成在所述第一透明电极上。
在某实施方式中，上述半导体装置还具有在所述栅极电极上形成的第二绝缘层，所述第一透明电极形成在所述第二绝缘层上。
本发明的实施方式的半导体装置的制造方法包含：工序(a)，准备基板；工序(b)，在所述基板上由相同的第一导电膜形成栅极电极和栅极连接层，由相同的透明导电膜形成第一透明电极和透明连接层；工序(c)，在所述栅极电极和所述第一透明电极上形成第一绝缘层；工序(d)，在所述第一绝缘层上形成氧化物半导体膜；工序(e)，在所述氧化物半导体膜上形成第二导电膜，由所述氧化物半导体膜形成相互分离的第一氧化物半导体膜和第二氧化物半导体膜，并且由所述第二导电膜形成源极电极、漏极电极和源极连接层；和工序(f)，通过进行使所述第二氧化物半导体膜的一部分低电阻化的低电阻化处理，形成包含导体区域的氧化物层，并且形成由所述第一氧化物半导体膜中的没有通过所述低电阻化处理被低电阻化的部分构成的氧化物半导体层，所述源极连接层经由所述导体区域与所述栅极连接层或所述透明连接层电连接。
在某实施方式中，所述工序(f)包含工序(f1)，通过对所述第一氧化物半导体膜的一部分进行所述低电阻化处理，形成第二透明电极，所述第二透明电极的至少一部分隔着第一绝缘层与所述第一透明电极重叠。
在某实施方式中，所述工序(f)包含对所述第一氧化物半导体膜和第二氧化物半导体膜注入杂质的工序。
在某实施方式中，所述工序(b)包含：在所述基板上形成所述第一透明电极，在所述第一透明电极上形成第二绝缘层的工序；和在所述第二绝缘层上形成所述栅极电极的工序。
在某实施方式中，所述工序(b)包含：在所述基板上形成所述栅极电极，在所述栅极电极上形成第二绝缘层的工序；和在所述第二绝缘层上形成所述第一透明电极的工序。
发明效果
根据本发明的实施方式，能够提供能以简便的工艺制造，能够实现与以往相比高分辨率且高开口率的显示装置的TFT基板及其制造方法。
附图说明
图1中，(a)是本发明的实施方式中的TFT基板100A的示意性俯视图，(b)是沿着(a)中的A-A’线的TFT基板100A的示意性俯视图。
图2中，(a)是说明栅极连接层3a或透明连接层2a与源极连接层6a的连接结构的示意性俯视图，(b)是沿着(a)中的B-B’线的示意性剖视图。
图3是TFT基板100A的示意性俯视图。
图4中，(a)是说明栅极连接层3a或透明连接层2a与源极连接层6a的另一个连接结构的示意性俯视图，(b)是沿着(a)中的B-B’线的示意性剖视图。
图5是沿着图1(a)中的C-C’线的端子部20A的示意性剖视图。
图6中，(a1)～(c1)、(a2)～(c2)和(a3)～(c3)分别是说明本发明的实施方式中的TFT基板100A的制造方法的示意性剖视图。
图7中，(a1)～(c1)、(a2)～(c2)和(a3)～(c3)分别是说明TFT基板100A的制造方法的示意性剖视图。
图8中，(a1)、(b1)、(a2)、(b2)、(a3)和(b3)分别是说明TFT基板100A的制造方法的示意性剖视图。
图9是本发明的另一个实施方式中的TFT基板100B的示意性剖视图。
图10中，(a)～(c)分别是说明TFT基板100B的制造方法的示意性剖视图。
具体实施方式
以下，参照附图对本发明的实施方式的半导体装置进行说明。本实施方式的半导体装置具备具有由氧化物半导体构成的活性层的薄膜晶体管(氧化物半导体TFT)。另外，本实施方式的半导体装置只要具备氧化物半导体TFT即可，广泛包括有源矩阵基板、各种显示装置、电子设备等。
在此，以液晶显示装置中使用的氧化物半导体TFT为例对本发明的实施方式的半导体装置进行说明。另外，以下说明的TFT基板具有与国际申请PCT/2013/051417号中公开的TFT基板相同的部分，因而将国际申请PCT/2013/051417的全部公开内容援引至本申请说明书中以供参考。
图1(a)和图3是本实施方式的半导体装置(TFT基板)100A的示意性俯视图，图1(b)是沿着图1(a)中的A-A’线的TFT基板100A的示意性剖视图。图2(a)是针对透明连接层2a或栅极连接层3a与源极连接层6a的电连接进行说明的示意性俯视图，图2(b)是沿着图2(a)中的B-B’线的示意性剖视图。
如图1(a)和图1(b)所示，TFT基板100A是具有基板1、在基板1上形成的薄膜晶体管(TFT)10A和透明电极2的半导体装置。TFT10A具有在基板1上形成的栅极电极3、在栅极电极3上形成的绝缘层(栅极绝缘层)4、在绝缘层4上形成的氧化物半导体层5和与氧化物半导体层5电连接的源极电极6s和漏极电极6d。
如图2(a)和图2(b)所示，TFT基板100A还具有：在基板1上形成的、与栅极电极3由相同的导电膜形成的栅极连接层3a或与透明电极2由相同的导电膜形成的透明连接层2a；在绝缘层4上形成的包含至少1个导体区域5a的氧化物层5z；和在氧化物层5z上形成的、与源极电极6s由相同的导电膜形成的源极连接层6a。源极连接层6a经由所述至少1个导体区域5a与栅极连接层3a或透明连接层2a电连接。
TFT基板100A以简便的制造方法制造，使源极连接层6a与栅极连接层3a或透明连接层2a经由导体区域5a电连接，详细情况将在后面叙述。由此，如图3所示，能够在基板1中的有助于显示的显示区域110形成TFT10A，在位于显示区域110的周边的驱动电路区域120形成源极连接层6a、栅极连接层3a或透明连接层2a，在同一基板1上一体地形成有助于显示的像素电路和驱动像素电路的驱动电路，能够实现高分辨率的显示装置。
如图2(a)和图2(b)所示，在栅极连接层3a或透明连接层2a上形成绝缘层4，在形成于绝缘层4的接触孔CH内，导体区域5a与栅极连接层3a或透明连接层2a电连接。进一步，在导体区域5a上形成源极连接层6a，导体区域5a与源极连接层6a电连接。源极连接层6a在接触孔CH内没有形成。在源极连接层6a上形成有保护层8。此外，还存在在栅极连接层3a或透明连接层2a上形成的绝缘层具有绝缘层4以外的绝缘层的情况。进一步，导体区域5a能够以比氧化物半导体层5高的浓度具有杂质(例如B(硼))，详细情况将在后面叙述。
此外，代替图2(a)和图2(b)所示的栅极连接层3a或透明连接层2a与源极连接层6a的连接结构，可以采用图4所示那样的连接结构。
图4(a)是针对透明连接层2a或栅极连接层3a与源极连接层6a的电连接进行说明的示意性俯视图，图4(b)是沿着图4(a)中的B-B’线的示意性剖视图。
图4所示的透明连接层2a或栅极连接层3a与源极连接层6a的连接结构中，导体区域5a与源极连接层6a的一部分在接触孔CH内电连接这一点，与图3所示的连接结构不同。
更加具体而言，在接触孔CH内形成源极连接层6a的一部分，在接触孔CH内形成的导体区域5a与源极连接层6a的一部分电连接。
TFT基板100A如图1(a)和图1(b)所示，还具有以隔着绝缘层4与透明电极2的一部分重叠的方式形成的透明电极7。氧化物半导体层5、氧化物层5z和透明电极7由相同的氧化物膜(例如含有In(铟)、Ga(镓)和Zn(锌)的In-Ga-Zn-O类半导体膜)形成。
在TFT基板100A中，透明电极2的至少一部分隔着绝缘层4与透明电极7重叠，由此形成辅助电容。因此，TFT基板100A所具有的辅助电容是透明的(使可见光透射)，因此不会使开口率下降。因而，TFT基板100A与如以往那样具备具有用金属膜(栅极金属层或源极金属层)形成的不透明的电极的辅助电容的TFT基板相比，能够得到高开口率。此外，开口率不会因辅助电容而下降，所以还能够获得能够根据需要使辅助电容的电容值(辅助电容的面积)变大这样的优点。
进一步，优选在透明电极7上形成漏极电极6d，并且透明电极7与漏极电极6d直接接触。采用这样的结构，能够将透明电极7形成至漏极电极6d的大致端部，因此，TFT基板100A能够具有比专利文献1中记载的TFT基板高的开口率。
在源极电极6s和漏极电极6d上形成有保护层8。
在TFT基板100A中，如图1(b)所示，在基板1上形成有透明电极2，在透明电极2上形成有绝缘层4a，在绝缘层4a上形成有栅极电极3。
接着，参照图5，说明TFT基板100A所具有的端子部20A。图5是沿着图1(a)中的C-C’线的端子部20A的示意性剖视图。
TFT基板100A具有多个端子部20A。通过使端子部20A例如与外部电路的端子(例如柔性端子)电连接，使外部电路与TFT10A电连接。
端子部20A具有栅极连接层3b、在栅极连接层3b上形成的包含至少1个导体区域5b的氧化物层5z、在氧化物层5z上形成的源极连接层6b，源极连接层6b经由导体区域5b与栅极连接层3b电连接。
在具有这样的结构的端子部20A中，与形成有导体区域5b的量相应地，例如柔性端子与源极连接层6b的电学上的接触面积增大，能够使接触电阻下降。进一步，以覆盖栅极连接层3b的方式形成有氧化物层5z，因此能够防止栅极连接层3b腐蚀。
端子部20A具有在栅极连接层3b上形成的绝缘层4。在绝缘层4形成有开口部4u。在开口部4u内，导体区域5b与栅极连接层3b电连接。进一步，源极连接层6b与导体区域5b电连接，其结果是源极连接层6b经由导体区域5b与栅极连接层3b电连接。导体区域5b也能够以比氧化物半导体层5高的浓度具有杂质(例如B(硼))。在源极连接层6b上形成有保护层8。
接着，详细说明TFT基板100A的各构成要素。
基板1典型的是透明基板，例如为玻璃基板。除了玻璃基板以外，也能够使用塑料基板。塑料基板包括由热固化性树脂或热可塑性树脂形成的基板，进一步包括这些树脂与无机纤维(例如玻璃纤维、玻璃纤维的无纺布)的复合基板。作为具有耐热性的树脂材料，能够例示聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、丙烯酸树脂、聚酰亚胺树脂。此外，在用于反射型液晶显示装置的情况下，基板1还能够使用硅基板。
透明电极2和透明连接层2a由透明导电膜(例如ITO(Indium Tin Oxide：铟锡氧化物)或IZO膜)形成。透明电极2和透明连接层2a的厚度优选分别例如为大约20nm以上大约200nm以下。透明电极2和透明连接层2a的厚度分别例如为大约100nm。
栅极电极3与栅极配线3’电连接。栅极电极3、栅极连接层3a和3b以及栅极配线3’例如是上层为W(钨)层下层为TaN(氮化钽)层的层叠结构。除此之外，栅极电极3、栅极连接层3a和3b以及栅极配线3’既可以具有由Mo(钼)/Al(铝)/Mo形成的层叠结构，也可以具有单层结构、2层结构、4层以上的层叠结构。进一步，栅极电极3、栅极连接层3a和3b以及栅极配线3’可以分别由选自Cu(铜)、Al、Cr(铬)、Ta(钽)、Ti(钛)、Mo和W的元素，或者以这些元素为成分的合金或金属氮化物等形成。栅极电极3、栅极连接层3a和栅极配线3’的厚度优选分别为大约50nm以上600nm以下。栅极电极3、栅极连接层3a和3b以及栅极配线3’的厚度分别例如为大约420nm。
绝缘层(栅极绝缘层)4具有绝缘层4b和绝缘层4c。绝缘层4c优选包含氧化物绝缘层，氧化物绝缘层优选与氧化物半导体层5直接接触。当氧化物绝缘层与氧化物半导体层5直接接触时，氧化物绝缘层所包含的氧被供给至氧化物半导体层5，能够防止氧化物半导体层5的氧缺损导致的半导体特性的劣化。绝缘层4c例如为SiO2(氧化硅)层。绝缘层4a和绝缘层4b例如为SiNx(氮化硅)层。在本实施方式中，绝缘层4a的厚度为大约100nm。绝缘层4b的厚度为大约325nm，绝缘层4c的厚度为大约50nm，栅极绝缘层4的厚度为大约375nm。作为绝缘层4a和栅极绝缘层4例如能够使用由SiO2(氧化硅)、SiNx(氮化硅)、SiOxNy(氧化氮化硅，x＞y)、SiNxOy(氮化氧化硅，x＞y)、Al2O3(氧化铝)或氧化钽(Ta2O5)形成的单层或叠层。栅极绝缘层4的厚度例如为大约50nm以上600nm以下。另外，为了防止来自基板1的杂质等的扩散，优选绝缘层4a和绝缘层4b由SiNx或SiNxOy(氮化氧化硅，x＞y)形成。从防止氧化物半导体层5的半导体特性劣化的观点出发，优选绝缘层4c由SiO2或SiOxNy(氧化氮化硅，x＞y)形成。进一步，为了以较低的温度形成栅极泄漏电流少的致密的栅极绝缘层4，一边使用Ar(氩)等稀有气体一边形成栅极绝缘层4即可。
氧化物半导体层5和氧化物层5是以例如1：1：1的比例包含In(铟)、Ga(镓)和Zn(锌)的In-Ga-Zn-O类氧化物层(以下，简称为“In-Ga-Zn-O类氧化物层”)。In、Ga和Zn的比例能够适当选择。另外，在本说明书中，将In-Ga-Zn-O类氧化物中示出半导体特性的氧化物简称为In-Ga-Zn-O类半导体。
氧化物半导体层5可以为In-Ga-Zn-O类半导体层。或者，可以代替In-Ga-Zn-O类半导体膜，使用其他氧化物半导体膜形成氧化物半导体层5。例如可以使用Zn-O类半导体(ZnO)膜、In-Zn-O类半导体(IZO(注册商标))膜、Zn-Ti-O类半导体(ZTO)膜、Cd-Ge-O类半导体膜、Cd-Pb-O类半导体膜、CdO(氧化镉)、Mg-Zn-O类半导体膜等。进一步，作为氧化物半导体层5，能够使用添加了1族元素、13族元素、14族元素、15族元素和17族元素等中的一种或多种杂质元素的非晶质(无定形)状态、多晶状态或非晶状态与多晶状态混合存在的微晶状态的ZnO，或者没有添加任何杂质元素的ZnO。氧化物半导体层5和氧化物层5z的厚度优选分别例如为大约30nm以上大约100nm以下。氧化物半导体层5和氧化物层5z的厚度分别例如为大约50nm。
源极电极6s与源极配线6电连接。源极连接层6a形成为岛状。源极电极6s、漏极电极6d、源极配线6和源极连接层6a例如具有由Ti/Al/Ti形成的层叠结构。除此之外，源极电极6s、漏极电极6d、源极配线6和源极连接层6a可以具有由Mo/Al/Mo形成的层叠结构，也可以具有单层结构、2层结构或4层以上的层叠结构。进一步，源极电极6s、漏极电极6d、源极配线6和源极连接层6a由选自Al、Cr、Ta、Ti、Mo和W的元素，或者以这些元素为成分的合金或金属氮化物等形成。源极电极6s、漏极电极6d、源极配线6和源极连接层6a的厚度优选分别为大约50nm以上600nm以下。源极电极6s、漏极电极6d、源极配线6和源极连接层6a的厚度分别例如为大约350nm。
保护层8以与氧化物半导体层5的沟道区域接触的方式形成。保护层8优选由氧化物(例如SiO2)形成。当保护层8由氧化物形成时，能够如上所述防止氧化物半导体层5的氧缺损导致的半导体特性的劣化。除此之外，保护层8例如能够由SiON(氧化氮化硅、氮化氧化硅)、Al2O3或Ta2O5形成。保护层8的厚度优选例如为大约50nm以上300nm以下。保护层8的厚度为例如大约150nm。
透明电极7例如由In-Ga-Zn-O层形成。透明电极7、氧化物半导体层5和氧化物层5z由相同的透明的氧化物膜(例如In-Ga-Zn-O膜)形成，详细情况将在后面叙述。当由相同的氧化物膜形成透明电极7、氧化物半导体层5和氧化物层5z时，能够简化制造工艺，能够削减制造成本。透明电极7的厚度优选例如为大约20nm以上大约200nm以下。透明电极7的厚度例如为大约50nm。
透明电极7以比氧化物半导体层5高的浓度包含p型杂质(例如B(硼))或n型杂质(例如P(磷))，详细后述。
TFT基板100A能够使用于例如边缘场开关(Fringe Field Switching，简称FFS)模式的液晶显示装置中。
在TFT基板100A中，透明电极(共用电极)2位于与透明电极(像素电极)7相比靠基板1侧的位置。由此，不仅在上述的FFS模式的液晶显示装置中，在各种液晶模式(例如TN(Twisted Nematic：扭转向列)模式、VA(Vertical Alignment：垂直取向)模式的液晶显示装置中也能够使用TFT基板100A。
接着，说明TFT基板100A的制造方法的一个例子。
本发明的实施方式中的半导体装置(TFT基板)100A的制造方法包括：准备基板1的工序(a)；在基板1上由相同的导电膜形成栅极电极3和栅极连接层3a，由相同的透明导电膜形成透明电极2和透明连接层2a的工序(b)；和在栅极电极3和透明电极2上形成绝缘层4的工序(c)。进一步，TFT基板100A的制造方法包括：在绝缘层4上形成氧化物半导体膜的工序(d)；和在氧化物半导体膜上形成导电膜，由氧化物半导体膜形成相互分离的第一氧化物半导体膜5i和第二氧化物半导体膜5ii，并且由导电膜形成源极电极6s、漏极电极6d和源极连接层6a的工序(e)。进一步，TFT基板100A的制造方法包含工序(f)，通过进行使第二氧化物半导体膜5ii的一部分低电阻化的低电阻化处理L，形成包含导体区域5a的氧化物层5z，并且形成由第一氧化物半导体膜5i中没有被低电阻化处理L低电阻化的部分构成的氧化物半导体层5，使源极连接层6a经由导体区域5a与栅极连接层3a或透明连接层2a电连接。
工序(f)优选包含工序(f1)，通过对氧化物半导体膜5i的一部分进行低电阻化处理L形成透明电极7，使透明电极7的至少一部分隔着绝缘层4与透明电极2重叠。
工序(f)能够包含对第一氧化物半导体膜5i和第二氧化物半导体膜5ii注入杂质的工序。
这样的半导体装置的制造方法是被简化的半导体装置的制造方法，能够削减制造成本。
接着，参照图6～图8详细地说明TFT基板100A的制造方法的一个例子。图6～图8分别是说明本发明的实施方式中的TFT基板100A的制造方法的示意性剖视图。图6～图8中(a1)～(c1)所示的图为与图1(b)对应的图，(a2)～(c2)和(a3)～(c3)所示的图为与图2(b)对应的图。
首先，如图6(a1)和图6(a3)所示，在基板1上由相同的透明导电膜形成透明电极2和透明连接层2a。透明电极2和透明连接层2a分离地形成，没有电连接。作为基板1，能够使用例如玻璃基板等的透明绝缘性的基板。透明电极2和透明连接层2a能够利用溅射法等公知的方法形成。透明电极2和透明连接层2a例如由ITO形成，其厚度为大约100nm。图6(a2)所示的区域，保持基板1露出的状态。
接着，如图6(b1)～图6(b3)所示，在透明电极2和透明连接层2a以及基板1上利用CVD(Chemical Vapor Deposition：化学气相沉积)法等形成绝缘层4a。绝缘层4a由例如SiNx形成。绝缘层4a的厚度为大约100nm。
接着，如图6(c1)和图6(c2)所示，在绝缘层4a上形成栅极电极3和栅极连接层3a。栅极电极3和栅极连接层3a通过利用溅射法在绝缘层4a上形成导电膜后，利用光刻法进行导电膜的图案化而形成。另外，在从基板1的法线方向看时，栅极电极3与透明电极2不重叠。栅极电极3和栅极连接层3a分离地形成。此处，作为导电膜，使用从基板1侧起依次具有TaN膜(厚度：大约50nm)和W膜(厚度：大约370nm)的2层结构的层叠膜。另外，作为导电膜，例如可以使用Ti、Mo、Ta、W、Cu、Al或Cr等的单层膜、包含它们的层叠膜、合金膜或它们的氮化金属膜等。图6(c3)所示的区域中没有形成栅极电极3和栅极连接层3a。
接着，如图7(a1)～图7(a3)所示，利用CVD法以覆盖栅极电极3和栅极连接层3a的方式形成绝缘层4b和绝缘层4c。此处，绝缘层4b由SiNx膜(厚度：大约325nm)形成，绝缘层4c由SiO2膜(厚度：大约50nm)形成。作为绝缘层4b和4c，例如能够由SiO2、SiNx、SiOxNy(氧化氮化硅，x＞y)、SiNxOy(氮化氧化硅，x＞y)、Al2O3或Ta2O5形成。
接着，如图7(b2)和图7(b3)所示，利用公知的方法在绝缘层4b和绝缘层4c形成接触孔CH1和CH2。栅极连接层3a通过接触孔CH1露出，透明连接层2a通过接触孔CH2露出。
接着，如图7(c1)～图7(C3)所示，在绝缘层4c上利用溅射法等形成氧化物半导体膜。作为氧化物半导体膜可以使用In-Ga-Zn-O类半导体膜。氧化物半导体膜的厚度例如为大约50nm。氧化物半导体膜的一部分在接触孔CH1和CH2内分别与栅极连接层3a和透明连接层2a接触。
接着，在氧化物半导体膜上利用溅射法形成用于形成后述的源极电极6s、漏极电极6d和源极连接层6a等的导电膜(不图示)。
接着，如图7(c1)～图7(c3)所示，通过使用半色调掩模的光刻法、干蚀刻法和灰化法对该导电膜和氧化物半导体膜同时进行图案化，由氧化物半导体膜形成相互分离的第一氧化物半导体膜5i和第二氧化物半导体膜5ii，并且由导电膜形成源极电极6s、漏极电极6d和源极连接层6a。像这样能够利用一个光掩模将源极电极6s等和氧化物半导体膜图案化为期望的形状，因此能够简化制造工艺，能够削减制造成本。此外，在源极连接层6a形成使第二氧化物半导体膜5ii的一部分露出的开口部6au。
源极电极6s、漏极电极6d和源极连接层6a例如具有Ti/Al/Ti的层叠结构。下层的Ti层的厚度为大约50nm，Al层的厚度为大约200nm，上层的Ti层的厚度为大约100nm。
接着，如图8(a1)所示，利用CVD法和光刻法以覆盖第一氧化物半导体膜5i的沟道区域的方式形成保护层8。保护层8例如由氧化物(例如SiO2)形成，其厚度例如为大约150nm。此外，在从基板1的法线方向看时，优选保护层8的端部与漏极电极6d重叠。由此，第一氧化物半导体膜5i中的位于漏极电极6d的端部的部分也能够进行后述的低电阻化处理L。
进一步，如图8(a2)和图8(a3)所示，保护层8也形成在源极连接层6a上，优选保护层8的端部形成在源极连接层6a上。
接着，如图8(a1)～图8(a3)所示，对第一氧化物半导体膜5i和第二氧化物半导体膜5ii的一部分实施低电阻化处理L。第一氧化物半导体膜5i和第二氧化物半导体膜5ii中的被源极电极6s、漏极电极6d、源极连接层6a和保护层8覆盖的部分不被进行低电阻化处理L。
通过上述低电阻化处理L，如图8(b1)所示，在第一氧化物半导体膜5i中的被实施了低电阻化处理L的部分形成透明电极7，在没有被实施低电阻化处理L的部分形成氧化物半导体层5。同样地，如图8(b2)和图8(b3)所示，在由第二氧化物半导体膜5ii形成的氧化物层5z中的被实施了低电阻化处理L的部分形成导体区域5a，没有被进行低电阻化处理L的部分作为半导体区域残留。通过导体区域5a的形成，源极连接层6a经由导体区域5a与透明连接层2a或栅极连接层3a电连接。当然，实施了低电阻化处理L的部分的电阻，比没有被实施低电阻化处理L的部分的电阻小。低电阻化处理L可以列举例如等离子体处理、p型杂质(例如B(硼))或n型杂质(例如P(磷))的掺杂等。作为低电阻化处理L，在使用了杂质的掺杂的情况下，透明电极7(或导体区域5a)的杂质的浓度变得比氧化物半导体层5的杂质的浓度大。此外，存在以下情况：通过杂质的扩散，位于漏极电极6d下的第一氧化物半导体膜5i的一部分也低电阻化，成为透明电极7的一部分。此外，作为低电阻化处理L，能够列举例如使用CVD装置的氢等离子体处理、使用蚀刻装置的氩等离子体处理、在还原气氛下进行的退火处理等。
接着，参照图9说明本发明的实施方式中的TFT基板100B。图9是TFT基板100B的示意性剖视图，与图1(b)的TFT基板100A的剖视图对应。对与TFT基板100A相同的构成要素标注相同的参照附图标记，避免重复的说明。另外，TFT基板100B也具有图2(a)和图2(b)所示的源极连接层6a与透明连接层2a或栅极连接层3a的连接部分，但由于与TFT基板100A相同，所以省略说明和图示。
在图9所示的TFT基板100B中，栅极电极3位于与透明电极2相比靠基板1侧的位置。具体而言，TFT基板100B具有在基板1上形成的栅极电极3、在栅极电极3上形成的绝缘层4a和在绝缘层4a上形成的透明电极2。在TFT基板100B中，绝缘层4a～4c作为栅极绝缘层4起作用。
接着，参照图10说明TFT基板100B的制造方法的一个例子。图10(a)～图10(c)是说明TFT基板100B的制造方法的示意性剖视图。
首先，如图10(a)所示，在基板1上利用上述的方法形成栅极电极3。另外，在基板1上也同时形成栅极连接层3a。
接着，如图10(b)所示，利用上述的方法在栅极电极3上形成绝缘层4a。
接着，如图10(c)所示，利用上述的方法形成透明电极2。另外，在从基板1的法线方向看时，栅极电极3与透明电极2不重叠。
接着，利用上述的方法，形成绝缘层4b和4c、氧化物半导体层5、导体区域5a、源极电极6s、漏极电极6d、源极连接层6a、透明电极7、以及保护层8(参照图7和图8)。由此，制造图9所示的TFT基板100B。
以上，根据本发明的实施方式，能够提供能以简便的工艺制造，能够实现与以往相比高分辨率且高开口率的显示装置的TFT基板及其制造方法。
产业上的可利用性
本发明的实施方式能够广泛适用于有源矩阵基板等电路基板、液晶显示装置、有机电致发光(EL)显示装置和无机电致发光显示装置等显示装置、摄像传感器装置等摄像装置、图像输入装置、指纹读取装置等电子装置等的具备薄膜晶体管的装置。
附图标记说明
1 基板
2 透明电极
3 栅极电极
3a 栅极连接层
3’ 栅极配线
4、4a、4b、4c 绝缘层
5 氧化物半导体层
5b 导体区域
6 源极配线
6a、6b 源极连接层
6d 漏极电极
6s 源极电极
7 透明电极
8 保护层
10A 薄膜晶体管
20A 端子部
100A TFT基板

Claims (13)

1.一种半导体装置，其具有基板和在所述基板上形成的薄膜晶体管和第一透明电极，该半导体装置的特征在于：
所述薄膜晶体管具有：
在所述基板上形成的栅极电极；
在所述栅极电极上形成的第一绝缘层；
在所述第一绝缘层上形成的氧化物半导体层；和
与所述氧化物半导体层电连接的源极电极和漏极电极，
所述半导体装置还具有：
在所述基板上形成的、与所述栅极电极由相同的导电膜形成的栅极连接层或者与所述第一透明电极由相同的导电膜形成的透明连接层，
在所述第一绝缘层上形成的包含至少1个导体区域和至少1个半导体区域的氧化物层；和
在所述氧化物层上形成的、与所述源极电极由相同的导电膜形成的源极连接层，
所述源极连接层与所述至少1个导体区域和所述至少1个半导体区域直接接触，并且经由所述至少1个导体区域与所述栅极连接层或所述透明连接层电连接。
2.如权利要求1所述的半导体装置，其特征在于：
所述导体区域以比所述氧化物半导体层高的浓度具有杂质。
3.如权利要求1所述的半导体装置，其特征在于：
还具有以隔着所述第一绝缘层与所述第一透明电极的一部分重叠的方式形成的第二透明电极，
所述氧化物半导体层、所述氧化物层和所述第二透明电极由相同的氧化物膜形成。
4.如权利要求3所述的半导体装置，其特征在于：
所述氧化物膜包含In、Ga和Zn。
5.如权利要求3所述的半导体装置，其特征在于：
所述漏极电极形成在所述第二透明电极上，
所述第二透明电极与所述漏极电极直接接触。
6.如权利要求1至5中任一项所述的半导体装置，其特征在于：
还具有在所述栅极电极与所述基板之间形成的第二绝缘层，
所述第二绝缘层形成在所述第一透明电极上。
7.如权利要求1至5中任一项所述的半导体装置，其特征在于：
还具有在所述栅极电极上形成的第二绝缘层，
所述第一透明电极形成在所述第二绝缘层上。
8.一种半导体装置的制造方法，其特征在于，包含：
工序(a)，准备基板；
工序(b)，在所述基板上由相同的第一导电膜形成栅极电极和栅极连接层，由相同的透明导电膜形成第一透明电极和透明连接层；
工序(c)，在所述栅极电极和所述第一透明电极上形成第一绝缘层；
工序(d)，在所述第一绝缘层上形成氧化物半导体膜；
工序(e)，在所述氧化物半导体膜上形成第二导电膜，由所述氧化物半导体膜形成相互分离的第一氧化物半导体膜和第二氧化物半导体膜，并且由所述第二导电膜形成源极电极、漏极电极和源极连接层；和
工序(f)，通过进行使所述第二氧化物半导体膜的一部分低电阻化的低电阻化处理，形成包含导体区域的氧化物层，并且形成由所述第一氧化物半导体膜中的没有通过所述低电阻化处理被低电阻化的部分构成的氧化物半导体层，所述源极连接层经由所述导体区域与所述栅极连接层或所述透明连接层电连接。
9.如权利要求8所述的半导体装置的制造方法，其特征在于：
所述工序(f)包含工序(f1)，通过对所述第一氧化物半导体膜的一部分进行所述低电阻化处理，形成第二透明电极，所述第二透明电极的至少一部分隔着第一绝缘层与所述第一透明电极重叠。
10.如权利要求8所述的半导体装置的制造方法，其特征在于：
所述工序(f)包含对所述第一氧化物半导体膜和第二氧化物半导体膜注入杂质的工序。
11.如权利要求8至10中任一项所述的半导体装置的制造方法，其特征在于：
所述工序(b)包含：在所述基板上形成所述第一透明电极，在所述第一透明电极上形成第二绝缘层的工序；和在所述第二绝缘层上形成所述栅极电极的工序。
12.如权利要求8至10中任一项所述的半导体装置的制造方法，其特征在于：
所述工序(b)包含：在所述基板上形成所述栅极电极，在所述栅极电极上形成第二绝缘层的工序；和在所述第二绝缘层上形成所述第一透明电极的工序。
13.如权利要求8所述的半导体装置的制造方法，其特征在于：
所述氧化物半导体膜包含In、Ga和Zn。
CN201380032605.2A 2012-06-19 2013-06-11 半导体装置及其制造方法 Active CN104396019B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012137699 2012-06-19
JP2012-137699 2012-06-19
PCT/JP2013/066056 WO2013191033A1 (ja) 2012-06-19 2013-06-11 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN104396019A CN104396019A (zh) 2015-03-04
CN104396019B true CN104396019B (zh) 2017-04-12

Family

ID=49768633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380032605.2A Active CN104396019B (zh) 2012-06-19 2013-06-11 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US9276127B2 (zh)
CN (1) CN104396019B (zh)
TW (1) TWI532188B (zh)
WO (1) WO2013191033A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170168333A1 (en) * 2015-12-11 2017-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device and separation method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102306650A (zh) * 2011-07-13 2012-01-04 友达光电股份有限公司 像素结构及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720095B1 (ko) * 2000-11-07 2007-05-18 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
WO2010116585A1 (ja) * 2009-04-10 2010-10-14 シャープ株式会社 アクティブマトリクス基板及びそれを備えた液晶表示装置並びにアクティブマトリクス基板の製造方法
WO2011010415A1 (ja) * 2009-07-24 2011-01-27 シャープ株式会社 薄膜トランジスタ基板の製造方法
JP5599026B2 (ja) 2009-10-23 2014-10-01 キヤノン株式会社 薄膜トランジスタの製造方法
KR101627136B1 (ko) * 2010-02-19 2016-06-07 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
US8507916B2 (en) * 2010-06-08 2013-08-13 Sharp Kabushiki Kaisha Thin film transistor substrate, LCD device including the same, and method for manufacturing thin film transistor substrate
US20130215370A1 (en) * 2010-08-18 2013-08-22 Sharp Kabushiki Kaisha Display device substrate, method for producing the same, and display device
CN104094409B (zh) 2012-01-31 2016-11-16 夏普株式会社 半导体装置及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102306650A (zh) * 2011-07-13 2012-01-04 友达光电股份有限公司 像素结构及其制作方法

Also Published As

Publication number Publication date
TW201413976A (zh) 2014-04-01
WO2013191033A1 (ja) 2013-12-27
TWI532188B (zh) 2016-05-01
CN104396019A (zh) 2015-03-04
US9276127B2 (en) 2016-03-01
US20150243790A1 (en) 2015-08-27

Similar Documents

Publication Publication Date Title
CN104094386B (zh) 半导体装置及其制造方法
CN104170069B (zh) 半导体器件及其制造方法
CN104081507B (zh) 半导体装置及其制造方法
CN104205341B (zh) 半导体器件及其制造方法
CN107636841A (zh) 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
CN108140675A (zh) 半导体装置及其制造方法
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN104285286A (zh) 半导体装置及其制造方法
CN104094409B (zh) 半导体装置及其制造方法
CN104620389B (zh) 半导体装置及其制造方法
CN110383493A (zh) 有源矩阵基板及其制造方法
CN104247031B (zh) 半导体装置及其制造方法
CN104380474B (zh) 半导体装置及其制造方法
CN104205310B (zh) 半导体装置及其制造方法
TW201405831A (zh) 半導體裝置及其製造方法
CN104396019B (zh) 半导体装置及其制造方法
KR20070031019A (ko) 표시 기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant