CN107636841A - 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置 - Google Patents

有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置 Download PDF

Info

Publication number
CN107636841A
CN107636841A CN201680032552.8A CN201680032552A CN107636841A CN 107636841 A CN107636841 A CN 107636841A CN 201680032552 A CN201680032552 A CN 201680032552A CN 107636841 A CN107636841 A CN 107636841A
Authority
CN
China
Prior art keywords
mentioned
active
matrix substrate
gate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680032552.8A
Other languages
English (en)
Other versions
CN107636841B (zh
Inventor
松木园广志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN107636841A publication Critical patent/CN107636841A/zh
Application granted granted Critical
Publication of CN107636841B publication Critical patent/CN107636841B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

有源矩阵基板(1001)具备：多个像素区域，其在基板(1)上在第1方向和第2方向上排列为矩阵状；多个栅极配线(G)，其在第1方向上延伸；以及多个源极配线(S)，其在第2方向上延伸，有源矩阵基板(1001)具有：显示区域(800)，其包含多个像素区域；以及非显示区域(900)，其位于显示区域的周边，各像素区域具备：薄膜晶体管(101)，其包含氧化物半导体层；以及像素电极(15)，其与漏极电极(9)一体地形成，栅极电极(3)和栅极配线(G)由第1透明导电膜形成，漏极电极(9)和像素电极(15)由第2透明导电膜形成，有源矩阵基板(1001)还具备：多个栅极信号线，其设置于非显示区域(900)，并且由金属膜形成；以及第1连接部，其将多个栅极配线(G)中的各栅极配线(G)连接到栅极信号线中的任意一个栅极信号线。

Description

有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
技术领域
本发明涉及使用氧化物半导体的有源矩阵基板及其制造方法。
背景技术
液晶显示装置等所使用的有源矩阵基板按每个像素具备薄膜晶体管(Thin FilmTransistor；以下称为“TFT”)等开关元件。作为这样的开关元件，以往广泛使用以非晶硅膜为活性层的TFT(以下称为“非晶硅TFT”)、以多晶硅膜为活性层的TFT(以下称为“多晶硅TFT”)。
近年来，已提出使用氧化物半导体代替非晶硅、多晶硅作为TFT的活性层的材料。将这样的TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体TFT能以比非晶硅TFT高的速度进行动作。另外，氧化物半导体膜利用比多晶硅膜简便的工艺形成，因此能适用于必需大面积的装置。具备氧化物半导体TFT的有源矩阵基板(以下称为“TFT基板”)例如公开于专利文献1和2中。
现有技术文献
专利文献
专利文献1：特开2003-86808号公报
专利文献2：特开2010-47458号公报
发明内容
发明要解决的问题
在例如专利文献1公开的现有的TFT基板中，设置于显示区域的栅极配线、源极配线、TFT的栅极电极、源极/漏极电极等电极和配线是使用金属膜形成的。因此，成为致使光透射区域在像素中所占的比例(以下称为“像素开口率”)降低的主要原因。
而另一方面，专利文献2公开了通过使用透明导电膜和金属薄膜的层叠膜形成TFT的栅极电极和源极/漏极电极，从而形成透明的TFT。然而，上述层叠膜包含金属薄膜，因此透明性差，难以实现具有充分高的光透射率的TFT。
本发明的一实施方式是鉴于上述情况而完成的，其目的在于提供具备氧化物半导体TFT并且能提高像素开口率和光透射率的有源矩阵基板和显示装置。
用于解决问题的方案
本发明的一实施方式的有源矩阵基板具备：基板；多个像素区域，其在上述基板上在第1方向和第2方向上排列为矩阵状；多个栅极配线，其在上述第1方向上延伸；以及多个源极配线，其在上述第2方向上延伸，上述有源矩阵基板具有：显示区域，其包含上述多个像素区域；以及非显示区域，其位于上述显示区域的周边，上述多个像素区域中的各像素区域具备：薄膜晶体管，其支撑于上述基板，包含：栅极电极；栅极绝缘层，其覆盖上述栅极电极；氧化物半导体层，其形成在上述栅极绝缘层上；以及源极电极和漏极电极，其以与上述氧化物半导体层接触的方式配置；以及像素电极，其与上述漏极电极一体地形成，上述栅极电极连接到上述多个栅极配线中的任意一个栅极配线，上述源极电极连接到上述多个源极配线中的任意一个源极配线，上述栅极电极和上述多个栅极配线由第1透明导电膜形成，上述漏极电极和上述像素电极由第2透明导电膜形成，上述有源矩阵基板还具备：多个栅极信号线，其设置于上述非显示区域，并且由金属膜形成；以及第1连接部，其将上述多个栅极配线中的各栅极配线连接到上述多个栅极信号线中的任意一个栅极信号线。
在某实施方式中，还具备覆盖上述多个栅极配线的层间绝缘层，上述多个栅极信号线形成在上述层间绝缘层上，在上述第1连接部中，上述多个栅极配线中的各栅极配线在设置于上述层间绝缘层的开口内与上述任意一个栅极信号线接触。
在某实施方式中，上述源极电极和上述多个源极配线由上述第2透明导电膜形成，上述有源矩阵基板还具备：多个源极信号线，其设置于上述非显示区域，并且由金属膜形成；以及第2连接部，其将上述多个源极配线中的各源极配线连接到上述多个源极信号线中的任意一个源极信号线。
在某实施方式中，上述源极电极由上述第2透明导电膜形成，上述多个源极配线由金属膜形成。
在某实施方式中，上述源极电极和上述多个源极配线由金属膜形成。
在某实施方式中，上述多个像素区域中的各像素区域还具备包含其它薄膜晶体管的电路，上述其它薄膜晶体管包含：其它栅极电极，其由上述第1透明导电膜形成；上述栅极绝缘层，其以覆盖上述其它栅极电极的方式延伸设置；其它氧化物半导体层，其形成在上述栅极绝缘层上；以及其它源极电极和其它漏极电极，其以与上述其它氧化物半导体层接触的方式配置，上述其它源极电极和上述其它漏极电极中的至少一方由上述第2透明导电膜形成。
在某实施方式中，还具备由上述第1透明导电膜形成的共用电极，上述共用电极隔着上述栅极绝缘层与上述像素电极的至少一部分重叠。
在某实施方式中，包含由上述第2透明导电膜一体地形成的上述漏极电极和上述像素电极的透明导电层按每个像素区域被分离，并且在延伸于上述第2方向的边缘部具有凹部，上述凹部以与上述氧化物半导体层重叠的方式配置。
在某实施方式中，上述氧化物半导体层含有铟和锡。
在某实施方式中，上述氧化物半导体层包含In-Sn-Zn-O系半导体。
在某实施方式中，上述第2透明导电膜是铟-锌氧化物。
本发明的一实施方式的显示装置具备：上述任意一个方式所述的有源矩阵基板；相对基板，其以与上述有源矩阵基板相对的方式配置；以及显示介质层，其设置在上述有源矩阵基板与上述相对基板之间。
在某实施方式中，上述有源矩阵基板和上述相对基板中的至少一方具有黑矩阵，从上述基板的法线方向观看时，上述黑矩阵包含：第1遮光部，其在上述第1方向上延伸；以及第2遮光部，其设置在与上述源极配线对应的位置，在上述第2方向上延伸，上述第1遮光部的宽度比上述栅极配线的宽度小，上述第2遮光部的宽度比上述源极配线的宽度大。
在某实施方式中，从上述基板的法线方向观看时，上述第1遮光部与上述栅极配线不重叠。
本发明的一实施方式的有源矩阵基板的制造方法是具有各自包含薄膜晶体管的多个像素区域的有源矩阵基板的制造方法，包含：(a)在基板上形成第1透明导电膜，通过上述第1透明导电膜的图案化，形成多个栅极配线和上述薄膜晶体管的栅极电极的工序；(b)形成覆盖上述多个栅极配线和上述栅极电极的栅极绝缘层的工序；(c)在上述栅极绝缘层上形成上述薄膜晶体管的氧化物半导体层的工序；(d)在上述氧化物半导体层上和上述栅极绝缘层上形成第2透明导电膜，通过上述第2透明导电膜的图案化，形成与上述氧化物半导体层接触的源极电极和漏极电极以及像素电极的工序，其中，上述像素电极与上述漏极电极一体地形成；(e)在上述源极电极和上述漏极电极上形成层间绝缘层，在上述层间绝缘层和上述栅极绝缘层形成将上述多个栅极配线中的任意一个栅极配线的一部分露出的第1开口的工序；以及(f)在上述层间绝缘层上和上述第1开口内形成金属膜，通过上述金属膜的图案化，形成在上述第1开口内与上述任意一个栅极配线接触的栅极信号线的工序。
在某实施方式中，上述氧化物半导体层包含含有铟和锡的氧化物半导体，上述第2透明导电膜包含氧化铟锡或氧化铟锌，在上述工序(d)中，将包含磷酸、硝酸以及乙酸的混合酸作为蚀刻液，进行上述第2透明导电膜的湿法蚀刻。
在某实施方式中，在上述工序(d)中，通过上述第2透明导电膜的图案化，与上述源极电极一体地形成多个源极配线，在上述工序(e)中，在上述层间绝缘层形成将上述多个源极配线中的任意一个源极配线的一部分露出的第2开口，在上述工序(f)中，通过上述金属膜的图案化，形成在上述第2开口内与上述任意一个源极配线接触的源极信号线。
在某实施方式中，在上述工序(f)中，通过上述金属膜的图案化，形成多个源极配线和源极信号线。
在某实施方式中，上述氧化物半导体层包含In-Sn-Zn-O系半导体。
发明效果
根据本发明的实施方式，能提供具备氧化物半导体TFT并且能提高像素开口率和光透射率的有源矩阵基板和显示装置。
附图说明
图1的(a)和(b)是示出第1实施方式的有源矩阵基板1001的显示区域800和非显示区域900的一部分的截面图。
图2是示出第1实施方式的有源矩阵基板1001的概略的俯视图。
图3是例示有源矩阵基板1001的显示区域800的一部分的俯视图。
图4的(a)是示出使用有源矩阵基板1001的液晶显示装置2001的一例的示意性截面图，(b)是示出液晶显示装置2001的黑矩阵的一例的俯视图。
图5是用于说明有源矩阵基板1001的制造方法的工序截面图，(a)示出显示区域800中的形成TFT101和共用电极4的区域，(b)示出非显示区域900中的形成第1连接部30和第2连接部40的区域。
图6是用于说明有源矩阵基板1001的制造方法的工序截面图，(a)是示出显示区域800中的形成TFT101和共用电极4的区域，(b)示出非显示区域900中的形成第1连接部30和第2连接部40的区域。
图7是用于说明有源矩阵基板1001的制造方法的工序截面图，(a)示出显示区域800中的形成TFT101和共用电极4的区域，(b)示出非显示区域900中的形成第1连接部30和第2连接部40的区域。
图8是例示第2实施方式的有源矩阵基板1002的截面图。
图9是示出有源矩阵基板1002的显示区域800的一部分的俯视图。
图10是示出使用有源矩阵基板1002的液晶显示装置所使用的黑矩阵的一例的俯视图。
图11是例示第3实施方式的有源矩阵基板1003的截面图。
图12是示出有源矩阵基板1003的显示区域800的一部分的俯视图。
图13是例示第3实施方式的另一有源矩阵基板的俯视图。
图14是例示第4实施方式的有源矩阵基板1004的图。
图15是示出有源矩阵基板1004的功能电路m所使用的电路用TFT的一例的截面图。
图16是示出采用有源矩阵基板1001的有机EL显示装置2002的概略的图。
具体实施方式
如上所述，在专利文献2所记载的透明的TFT(薄膜晶体管)中，使用了包括透明导电膜和金属薄膜的层叠膜的电极，因此实现透明性高的TFT是困难的。另外，透明导电膜具有比金属膜的电阻高2～3个数量级程度的电阻，因此上述层叠膜的电阻显著高于相同厚度的金属膜的电阻。因此，当将使用了上述层叠膜的电极/配线用于设置于边框区域(非显示区域)的栅极信号线、源极信号线等配线时，窄边框化是困难的。若为了形成更低电阻的电极/配线，将层叠膜中的金属膜加厚，则透明性会进一步降低。这样，光透射率的提高和低电阻化具有取舍选择(tradeoff)的关系。另外，由于形成透明导电膜和金属膜的层叠结构，因此有可能成膜工序变得复杂，致使生产性降低。
而另一方面，本发明的发明人发现，通过在要求透明性的显示区域与要求低电阻的配线的边框区域中采用不同的配线结构，能兼顾TFT的光透射率的提高和设置于边框区域的配线的低电阻化，从而想到了本申请发明。
在本申请发明的实施方式中，在显示区域内，栅极电极、栅极配线等电极/配线使用透明导电膜来提高透明性，并且在边框区域内，使用电阻比透明导电膜的电阻低的金属膜来设置信号线等配线。由此，在显示区域，能形成透明性高并且生产性优异的氧化物半导体TFT。另外，通过使用透明导电膜将漏极电极和像素电极一体地形成，能提高生产性。另一方面，在边框区域，能形成使用了低电阻的金属配线的信号线、驱动电路等。因此，用于应对大型化、高精细化、窄边框化的要求的设计自由度变大。
(第1实施方式)
以下，参照附图说明本发明的有源矩阵基板的第1实施方式。本实施方式的有源矩阵基板例如用于以VA(Vertical Alignment：垂直取向)模式进行显示的液晶显示装置。
图1的(a)和(b)是示出本实施方式的有源矩阵基板1001的显示区域800和非显示区域900的一部分的截面图。图2是示出有源矩阵基板1001的概略的俯视图。
如图2所示，有源矩阵基板1001具备：多个像素区域Pix，其在第1方向x和第2方向y上排列为矩阵状；多个栅极配线G，其在第1方向x上延伸；以及多个源极配线S，其在第2方向y上延伸。还可以具备在第1方向x上延伸的多个共用配线(未图示)。在图2中，仅示出多个栅极配线G中的第i条栅极配线G(i)、多个源极配线S中的第n条源极配线S(n)。像素区域Pix是与显示装置的多个像素对应的区域。
将有源矩阵基板1001中的包含多个像素区域Pix的区域800称为“显示区域”，将有源矩阵基板1001中的位于显示区域800的周边的区域900称为“非显示区域”(或“边框区域”)。在非显示区域900，能设置栅极信号线21、源极信号线23、共用信号线等信号线、端子部、驱动电路等。各信号线将来自驱动电路的信号供应给设置于像素区域Pix的TFT。在图2中，仅示出与栅极配线G(i)对应的栅极信号线21(i)、与源极配线S(n)对应的源极信号线23(n)。
在本实施方式中，栅极配线G和源极配线S分别由透明导电膜形成。另一方面，栅极信号线21和源极信号线23分别由金属膜形成。在非显示区域900，设置有将各栅极配线G连接到对应的栅极信号线21的多个第1连接部30和将各源极配线S连接到对应的源极信号线23的多个第2连接部40。虽然未图示，但是还可以设置有将由透明导电膜形成的共用配线连接到由金属膜形成的共用信号线的连接部。
此外，有时也将栅极配线G和栅极信号线21统称为“栅极总线”，有时也将源极配线S和源极信号线23统称为“源极总线”。即，在本申请说明书中，将栅极总线中的主要位于显示区域800内的部分(第1部分)称为“栅极配线”，将栅极总线中的主要位于非显示区域900内的部分(第2部分)称为“栅极信号线”。另外，将源极总线中的主要位于显示区域800内的部分(第1部分)称为“源极配线”，将源极总线中的主要位于非显示区域900内的部分(第2部分)称为“源极信号线”。
在图2所示的例子中，第1连接部30和第2连接部40配置在非显示区域900内，但是也可以配置在显示区域800内。在第1连接部30配置在非显示区域900的情况下，“栅极配线”也包含栅极总线中的从显示区域800延伸到第1连接部30的部分。在第1连接部30配置在显示区域800的情况下，“栅极信号线”也包含栅极总线中的从非显示区域900延伸到第1连接部30的部分。同样地，在第2连接部40配置在非显示区域900的情况下，“源极配线”也包含源极总线中的从显示区域800延伸到第2连接部40的部分。在第2连接部40配置在显示区域800的情况下，“源极信号线”也包含源极总线中的从非显示区域900延伸到第2连接部40的部分。
如图1的(a)所示，多个像素区域Pix各自具备基板1、支撑于基板1的氧化物半导体TFT(以下，简单称为“TFT”)101、以及像素电极15。
TFT101是具有支撑于基板1的栅极电极3、覆盖栅极电极3的栅极绝缘层5、形成在栅极绝缘层5上的氧化物半导体层7、以及配置为与氧化物半导体层7接触的源极电极8和漏极电极9的底栅结构的TFT。栅极电极3连接到多个栅极配线G中的任意一个栅极配线，源极电极8连接到多个源极配线S中的任意一个源极配线。漏极电极9与像素电极15一体地形成。在本说明书中，将包含像素电极15和漏极电极9的层17称为“透明导电层”。
在本实施方式中，栅极电极3、栅极配线G由第1透明导电膜形成。源极电极8、源极配线S、透明导电层17(漏极电极9和像素电极15)由第2透明导电膜形成。第1和第2透明导电膜例如可以是氧化铟锡(ITO)、氧化铟锌(IZO)等。
氧化物半导体层7配置为至少沟道区域隔着栅极绝缘层5与栅极电极3重叠。在本实施方式中，栅极配线G中的隔着栅极绝缘层5与氧化物半导体层7重叠的部分是栅极电极3。源极电极8和漏极电极9分别与氧化物半导体层7的沟道区域的两侧电连接。源极电极8和漏极电极9也可以分别与氧化物半导体层7直接接触。在本实施方式中，从源极配线S向第1方向x突出并与氧化物半导体层7接触的部分是源极电极8。
各像素区域Pix还可以具备共用电极4。共用电极4可以与共用配线C一体地形成。在本实施方式中，共用电极4和共用配线C使用第1透明导电膜形成在与栅极电极3和栅极配线G相同的层内。
像素电极15的至少一部分可以配置为隔着栅极绝缘层5与共用配线C重叠。由此，形成将共用配线C和像素电极15作为辅助电容电极的透明的辅助电容。辅助电容例如在液晶显示装置中与液晶电容并联地电连接。
TFT101由层间绝缘层(钝化膜)11覆盖。在该例子中，层间绝缘层11配置为覆盖TFT101，并且将像素电极15露出。
如图1的(b)所示，在非显示区域900，设置有多个栅极信号线21、多个源极信号线23、将各栅极配线G连接到对应的栅极信号线21的第1连接部30、将各源极配线S连接到对应的源极信号线23的第2连接部40等。虽然未图示，但是还可以设置有共用信号线和将共用配线C连接到共用信号线的共用连接部。
在图示的例子中，栅极信号线21、源极信号线23以及共用信号线使用共用的金属膜形成在层间绝缘层11上。在第1连接部30中，栅极信号线21在形成于层间绝缘层11和栅极绝缘层5的开口内与栅极配线G接触。在第2连接部40中，源极信号线23在形成于层间绝缘层11的开口内与源极配线S接触。虽然未图示，但是共用连接部也可以具有与第1连接部30同样的构成。
在本实施方式中，在显示区域800内，设置有透明性高的氧化物半导体TFT101。另外，源极配线S和栅极配线G也由透明导电膜形成。因此，与使用金属电极和金属配线的现有的有源矩阵基板相比，能提高像素区域在整个显示区域中所占的比例(像素开口率)。另外，与由透明导电膜和金属薄膜的层叠膜形成电极/配线的情况(专利文献2)相比，能提高光透射率，并且能使成膜工序和图案化工序更简便，因此能提高生产性。另一方面，在非显示区域中，由低电阻的金属膜形成源极信号线和栅极信号线。因此，能提供设计的自由度高，适于窄边框化和高精细化的有源矩阵基板。通过例如减小信号线的配线宽度，能实现进一步的窄边框化。
氧化物半导体层7的氧化物半导体例如可以含有In和Sn。作为这样的氧化物半导体，可列举In-Sn-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Al-Sn-Zn-O系半导体等。由此，如后所述，能通过湿法蚀刻进行用于将源极和漏极分离的第2透明导电膜的图案化。
接着，参照图3更具体地说明各像素区域Pix的平面结构的一例。图3是例示显示区域800的一部分的俯视图。
如图3所示，像素电极15(在此为透明导电层17)按每个像素区域Pix被分离。源极配线S在第1方向x上相邻的透明导电层17的间隔d1中在第2方向y上延伸。在本实施方式中，源极配线S和透明导电层17是通过将第2透明导电膜图案化而形成在同一层内的。源极配线S和透明导电层17的间隔设定为能将它们电分离。
栅极配线G和共用配线C在从基板1的法线方向观看时以横穿透明导电层17的在第2方向y上延伸的边缘部的方式延伸。在第2方向y上相邻的透明导电层17的间隔d2也可以配置为与栅极配线G和共用配线C均不重叠。
透明导电层17也可以在从基板1的法线方向观看时在延伸于第2方向y的边缘部具有凹部19。凹部19位于氧化物半导体层7上，与氧化物半导体层7重叠。透明导电层17中的凹部19的侧面附近的区域与氧化物半导体层7接触，作为漏极电极9发挥功能。另外，源极电极8在氧化物半导体层7上从源极配线S朝向凹部19的内部突出。氧化物半导体层7中的位于源极电极8与漏极电极9之间的U字状的区域是沟道区域。
在这样的构成中，栅极配线G和共用配线C是透明的配线，因此光透射率几乎不会根据这些配线的宽度、配置等而变化。因此，设计的自由度大。例如，如后所述，能与栅极配线G和共用配线C的宽度和配置无关地设定黑矩阵的遮光部的宽度和配置。
本实施方式的有源矩阵基板1001例如能适用于显示装置。显示装置可以具备：有源矩阵基板1001；相对基板，其以与有源矩阵基板1001相对的方式配置；显示介质层，其设置在有源矩阵基板1001与相对基板之间。显示介质层可以是液晶层、有机EL层等。
图4的(a)是示出使用有源矩阵基板1001的液晶显示装置2001的一例的示意性截面图。液晶显示装置2001具备：有源矩阵基板1001；相对基板950，其以与有源矩阵基板1001相对的方式配置；液晶层930，其配置在有源矩阵基板1001与相对基板950之间；以及背光源单元940，其将显示用的光朝向有源矩阵基板1001出射。在相对基板950上设置有相对电极910、彩色滤光片920以及黑矩阵(未图示)。虽然未图示，但是在有源矩阵基板1001和相对基板950各自的外侧配置有偏振板。液晶层930和背光源940配置在与有源矩阵基板1001的显示区域800对应的区域。虽然未图示，但是在有源矩阵基板1001的非显示区域900，配置有多个栅极信号线、多个源极信号线、栅极驱动电路、源极驱动电路等。在液晶显示装置2001中，根据相对电极910与像素电极15之间被赋予的电位差，液晶层930的液晶分子按每个像素取向而进行显示。
图4的(b)是示出液晶显示装置2001的黑矩阵的一例的俯视图。黑矩阵51能设置在有源矩阵基板1001和相对基板950中的任意一方。
黑矩阵51包含：第1遮光部53，其在第1方向x上延伸；第2遮光部55，其在第2方向y上延伸；以及多个开口部。各开口部设置在与像素区域Pix对应的位置。
第1遮光部53设置在与透明导电层17的第2方向y上的间隔d2对应的位置。第1遮光部53可以与栅极配线G不重叠。第1遮光部53的宽度只要设定为将透明导电层17的间隔d2遮光即可，例如由间隔d2和对准余量(alignment margin)决定。第1遮光部53的宽度可以比栅极配线G的宽度小。
另一方面，第2遮光部55设置在与源极配线S对应的位置。第2遮光部55的宽度比源极配线S的宽度大。第2遮光部55的宽度可以设定为将透明导电层17的第1方向x上的间隔d1(包含源极配线S)整体遮光。
在使用金属膜形成栅极配线G的现有的显示装置中，通常遮光部的宽度设定得比栅极配线G的宽度大，以可靠地将栅极配线G遮光。而另一方面，根据本实施方式，能使黑矩阵51的第1遮光部53的宽度比栅极配线G的宽度小，因此能提高像素开口率和光透射率。
氧化物半导体层7所包含的氧化物半导体可以是非晶氧化物半导体，也可以是具有晶质部分的晶质氧化物半导体。作为晶质氧化物半导体，可列举多晶氧化物半导体，微晶氧化物半导体，c轴与层面大致垂直地取向的晶质氧化物半导体等。
氧化物半导体层7也可以具有2层以上的层叠结构。在氧化物半导体层7具有层叠结构的情况下，氧化物半导体层7可以包含非晶质氧化物半导体层和晶质氧化物半导体层。或者，也可以包含晶体结构不同的多个晶质氧化物半导体层。在氧化物半导体层7具有包含上层和下层的2层结构的情况下，优选上层所包含的氧化物半导体的能隙比下层所包含的氧化物半导体的能隙大。不过，在这些层的能隙的差比较小的情况下，下层的氧化物半导体的能隙也可以比上层的氧化物半导体的能隙大。
非晶质氧化物半导体和上述各晶质氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体层的构成等例如已记载在特开2014-007399号公报中。为了参考，将特开2014-007399号公报的公开内容全部引用到本说明书中。
氧化物半导体层7例如可以含有In和Sn。作为这样的氧化物半导体，可列举In-Sn-Zn-O(例如In2O3-SnO2-ZnO)系半导体、In-Ga-Sn-O系半导体、In-Al-Sn-Zn-O系半导体等。在此，In-Sn-Zn-O系半导体是In(铟)、Sn(锡)以及Zn(锌)的三元系氧化物。In-Sn-Zn-O系半导体的组成不作特别限定，但是当将铟的原子数表示为[In]，将锡的原子数表示为[Sn]，将锌的原子数表示为[Zn]时，例如，优选满足下述式子。
0.2＜[In]/([In]+[Sn]+[Zn])＜0.4
0.1＜[Sn]/([In]+[Sn]+[Zn])＜0.4
0.2＜[Zn]/([In]+[Sn]+[Zn])＜0.7
另外，氧化物半导体层7也可以含有In、Ga以及Zn中的至少1种金属元素。在本实施方式中，氧化物半导体层7例如包含In-Ga-Zn-O系半导体。在此，In-Ga-Zn-O系半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，In、Ga以及Zn的比例(组成比)不作特别限定，例如包含In：Ga：Zn＝2：2：1，In：Ga：Zn＝1：1：1，In：Ga：Zn＝1：1：2等。这种氧化物半导体层7能由包含In-Ga-Zn-O系半导体的氧化物半导体膜形成。
In-Ga-Zn-O系半导体可以是非晶的，也可以是晶质的。作为晶质In-Ga-Zn-O系半导体，优选c轴与层面大致垂直地取向的晶质In-Ga-Zn-O系半导体。
此外，晶质In-Ga-Zn-O系半导体的晶体结构例如已公开于上述特开2014-007399号公报、特开2012-134475号公报、特开2014-209727号公报等。为了参考，将特开2012-134475号公报和特开2014-209727号公报的公开内容全部引用到本说明书中。具有In-Ga-Zn-O系半导体层的TFT具有高的迁移率(与a-SiTFT相比超过20倍)和低的漏电流(与a-SiTFT相比不到百分之一)，因此适合用作驱动TFT和像素TFT。
氧化物半导体层7也可以包含上述例示的氧化物半导体以外的氧化物半导体。例如可以包含In-Al-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体等。
＜有源矩阵基板1001的制造方法＞
然后，说明本实施方式的有源矩阵基板1001的制造方法的一例。
图5～图7是用于说明有源矩阵基板1001的制造方法的工序截面图。各图的(a)示出显示区域800中的形成TFT101和共用电极4的区域。各图的(b)示出非显示区域900中的形成第1连接部30和第2连接部40的区域。
首先，如图5的(a)和(b)所示，在基板1上形成第1透明导电膜后，通过公知的光刻工序将其图案化。由此，形成包含栅极电极3、栅极配线G、共用电极4以及共用配线C的栅极配线层。接着，以覆盖栅极配线层的方式形成栅极绝缘层5。
能使用透明且具有绝缘性的基板作为基板1。在此，使用玻璃基板。
例如能使用ITO(氧化铟锡)膜、IZO(氧化铟锌)膜、ZnO膜(氧化锌膜)等作为第1透明导电膜。在此，使用IZO膜(厚度：75nm)作为透明导电膜。
例如可以使用氧化硅(SiO2)层、氮化硅(SiNx)层作为栅极绝缘层5。在此，使用以氧化硅(SiO2)层(厚度：50nm)为上层，以氮化硅(SiNx)层(厚度：325nm))为下层的层叠膜作为栅极绝缘层5。
然后，在栅极绝缘层5上例如通过溅射法形成氧化物半导体膜，通过将其图案化得到氧化物半导体层7。氧化物半导体层7配置为隔着栅极绝缘层5与栅极电极3重叠。在此，例如使用In-Sn-Zn-O系半导体膜(厚度：50nm)作为氧化物半导体膜。氧化物半导体膜的厚度例如可以是10nm以上且70nm以下。在形成氧化物半导体层7后，可以进行N2O等离子体处理等氧化处理。
接着，如图6的(a)和(b)所示，以覆盖栅极绝缘层5和氧化物半导体层7的方式形成第2透明导电膜，通过第2透明导电膜的图案化，形成包含源极电极8、源极配线S以及透明导电层17的源极配线层。透明导电层17包含：像素电极15；以及与像素电极15一体地形成的漏极电极9。源极电极8和漏极电极9配置为与氧化物半导体层7接触。这样，形成TFT101。
例如能使用ITO(氧化铟锡)膜、IZO(氧化铟锌)膜、ZnO膜(氧化锌膜)等作为第2透明导电膜。在此，使用IZO膜(厚度：100nm)作为透明导电膜。
在该例子中，氧化物半导体层7是In-Sn-Zn-O系半导体层。In-Sn-Zn-O系半导体具有高的迁移率，但另一方面，当由于还原而产生氧缺陷时，阈值电压容易向负的方向偏移。因此，与氧化物半导体层7直接接触的源极电极8和漏极电极9优选由不含氢的透明导电膜(例如IZO膜)形成。
第2透明导电膜的图案化可以通过干法蚀刻进行，也可以通过湿法蚀刻进行。当使用湿法蚀刻时，能抑制对氧化物半导体层7的损害，并且能进行源极/漏极的分离，因此是有利的。
在使用ITO膜或IZO膜作为第2透明导电膜的情况下，这些氧化物膜的干法蚀刻是困难的，因此这些氧化物膜的图案化一般使用湿法蚀刻。然而，在使用In-Ga-Zn-O系半导体的现有的有源矩阵基板中，有时会由于将ITO膜或IZO膜图案化时的蚀刻液而导致In-Ga-Zn-O系半导体等氧化物半导体也被蚀刻。因此，需要形成蚀刻阻挡层以使氧化物半导体层不被蚀刻。
而另一方面，本发明的发明人经过研究发现，当使用含有In和Sn的氧化物半导体层作为氧化物半导体层7，并且使用包括例如磷酸、硝酸以及乙酸的混合酸(磷酸硝酸乙酸)作为蚀刻液时，就能解决上述问题。第2透明导电膜(ITO膜或IZO膜)溶于磷酸硝酸乙酸，包含In和Sn的氧化物半导体(In-Sn-Zn-O系半导体、In-Ga-Sn-O系半导体等)不溶于磷酸硝酸乙酸。因此，当使用磷酸硝酸乙酸时，能不用蚀刻阻挡层保护氧化物半导体层7而进行第2透明导电膜的图案化(源极漏极分离)，因此能提高生产性。
此外，也可以使用干法蚀刻进行第2透明导电膜的图案化。在该情况下，在干法蚀刻时，有如下可能：氧化物半导体层7的表面也被蚀刻(过蚀刻)，氧化物半导体层7的厚度变小，导通电流降低。因此，优选考虑到过蚀刻量而预先将成膜时的氧化物半导体层7的厚度设定得大。
接着，如图7的(a)和(b)所示，以覆盖源极配线层和氧化物半导体层7的方式形成层间绝缘层11。在层间绝缘层11，在显示区域800可以设置将像素电极15露出的开口部。另外，在非显示区域900，在层间绝缘层11和栅极绝缘层5形成将栅极配线G露出的第1开口CH1，在层间绝缘层11形成将源极配线S露出的第2开口CH2。
能使用氧化硅(SiO2)膜、氮化硅(SiNx)膜、氧化氮化硅(SiOxNy；x＞y)膜、氮化氧化硅(SiNxOy；x＞y)膜或它们的层叠膜作为层间绝缘层11。在此，使用例如包含氧化硅(SiO2)膜(厚度：300nm)和其上形成的氮化硅(SiNx)膜(厚度：150nm)的层叠膜作为层间绝缘层11。
之后，为了使第2透明导电膜的图案化时在氧化物半导体层7中产生的氧缺陷终止，也可以进行退火处理。退火处理的温度不作特别限定，但是可以是例如250℃以上且450℃以下，优选为300℃以上且400℃以下。当在300℃以上的高温进行处理时，能更有效地使缺陷能级终止，因此能进一步提高TFT的可靠性。
此外，在现有的有源矩阵基板中，一般使用对氧化物半导体表现出良好的接触特性的Ti等金属电极作为源极/漏极电极。然而，当如上所述进行高温(例如300℃以上)的退火处理时，在金属电极和氧化物半导体层接触的界面，会有如下可能：吸留在金属中的氢在退火处理时被放出，拉出氧化物半导体中的氧，致使氧化物半导体层的载流子浓度上升。其结果是，有如下可能：氧化物半导体层的沟道区域中的与源极/漏极电极接触的部分也被导体化，有效的沟道长度L变短。在载流子浓度的上升显著的情况下，还有如下可能：有效的沟道长度L变为零，晶体管变为导通状态。若为了避免这种情况而将退火处理的温度设定得低，则有可能得不到充分的可靠性。
而另一方面，在本实施方式中，使用ITO、IZO等金属氧化物作为源极电极8和漏极电极9。在退火处理时从这些金属氧化物放出的氢量比从Ti等金属放出的氢量少。因此，即使在高的温度进行退火处理，也不易产生有效的沟道长度L变短这样的问题。因此，根据本实施方式，通过在例如300℃以上的高的温度进行退火处理，能确保所希望的TFT特性，并且进一步提高TFT的可靠性。
接着，如图1的(b)所示，在层间绝缘层11上以及第1和第2开口内形成金属膜，并进行金属膜的图案化，从而形成栅极信号线21和源极信号线23。栅极信号线21在第1开口内与栅极配线G连接。源极信号线23在第2开口内与源极配线S连接。这样，得到第1连接部30和第2连接部40。
金属膜不作特别限定，但是例如可以使用含有铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金或其金属氮化物的膜。
(第2实施方式)
参照附图说明本发明的有源矩阵基板的第2实施方式。本实施方式的有源矩阵基板在由金属膜形成源极配线这一点上与图1～图3所示的有源矩阵基板1001不同。
图8是例示本实施方式的有源矩阵基板1002的截面图。图9是示出有源矩阵基板1002的显示区域800的一部分的俯视图。
在有源矩阵基板1002中，TFT102的源极电极8由第2透明导电膜形成，但是源极配线MS由金属膜形成。源极配线MS与对应的源极电极8电连接。在该例子中，源极配线MS形成在层间绝缘层11上，在设置于层间绝缘层11的开口内与源极电极8接触。源极配线MS也可以由与设置于非显示区域的栅极信号线和源极信号线相同的金属膜形成。在该情况下，源极配线MS也可以与源极信号线一体地形成。
虽然未图示，但是在非显示区域中，与前述的实施方式同样，设置栅极配线G与栅极信号线的连接部以及共用配线C与共用信号线的连接部。也可以不形成将源极配线MS和源极信号线连接的连接部。其它构成与图1～图3所示的构成相同。
本实施方式的有源矩阵基板1002能适用于液晶显示装置。液晶显示装置可以具有前面参照图4的(a)描述的构成。
图10是例示本实施方式的液晶显示装置所使用的黑矩阵的俯视图。黑矩阵51可以与前面参照图4的(b)描述的构成相同。在本实施方式中，能与栅极配线G的宽度无关地减小第1遮光部53的宽度，因此能提高像素开口率。另外，在本实施方式中，源极配线MS和透明导电层17(像素电极15)不形成在同一层内，因此与有源矩阵基板1001相比，能使透明导电层17的沿着第1方向x的间隔d1较小。而且，由低电阻的金属膜形成源极配线MS，因此与由透明导电膜形成源极配线MS相比，能减小源极配线MS的宽度。因此，能使第2遮光部55的宽度比图4的(b)所示的黑矩阵的第2遮光部55的宽度降低。
有源矩阵基板1002能由与前面参照例如图5～图7描述的方法同样的方法制造。但是，源极配线MS不是由第2透明导电膜形成，而是由金属膜形成。另外，在层间绝缘层11设置将源极电极8露出的开口，在该开口内将源极配线MS和源极电极8连接。根据本实施方式的制造方法，使用相同透明导电膜形成源极电极8、漏极电极9以及像素电极15，因此能提高生产性。另外，与前述的实施方式同样，由ITO或IZO形成与氧化物半导体层7接触的源极电极8和漏极电极9，因此与使用金属电极的情况相比，能以更高的温度进行退火处理，能得到可靠性高的TFT102。
(第3实施方式)
参照附图说明本发明的有源矩阵基板的第3实施方式。本实施方式的有源矩阵基板在使用金属膜形成源极配线和源极电极这一点上与图1～图3所示的有源矩阵基板1001不同。
图11是例示本实施方式的有源矩阵基板1003的截面图。图12是示出有源矩阵基板1003的显示区域800的一部分的俯视图。
在有源矩阵基板1003中，TFT103的源极电极8和源极配线MS由金属膜形成。在该例子中，源极电极8和源极配线MS形成在层间绝缘层11上，在设置于层间绝缘层11的开口内与氧化物半导体层7接触。源极电极8和源极配线MS也可以由与栅极信号线21和源极信号线23相同的金属膜形成。在该情况下，源极配线MS也可以与源极信号线(未图示)一体地形成。虽然未图示，但是在非显示区域中，与前述的实施方式同样，设置栅极配线G与栅极信号线的连接部以及共用配线C与共用信号线的连接部。也可以不形成将源极配线MS和源极信号线连接的连接部。其它构成与图1～图3所示的构成相同。
在本实施方式中，与前述的实施方式同样，可以将有源矩阵基板1003应用于液晶显示装置等显示装置。显示装置所使用的黑矩阵51的构成与前面参照图10描述的构成相同。在本实施方式中，也能与栅极配线G的宽度无关地减小第1遮光部53的宽度，因此能提高像素开口率。另外，源极电极8及源极配线MS与透明导电层17(像素电极15)不形成在同一层内。而且，由低电阻的金属膜形成源极配线MS，因此能减小源极配线MS的宽度。因此，能使第2遮光部55的宽度比图4的(b)所示的黑矩阵的第2遮光部55的宽度降低。
此外，如图13所示，源极电极8也可以是在第2方向y上延伸的源极配线MS的一部分。在这样的构成中，能使透明导电层17的第1方向x上的间隔d1更小，因此能进一步提高像素开口率。
有源矩阵基板1003能由与前面参照例如图5～图7描述的方法同样的方法制造。但是，源极电极8和源极配线MS不是由第2透明导电膜形成，而是由金属膜形成。另外，在层间绝缘层11设置将氧化物半导体层7的一部分露出的开口，在该开口内将源极电极8和氧化物半导体层7连接。
(第4实施方式)
参照附图说明本发明的有源矩阵基板的第4实施方式。
图14是例示本实施方式的有源矩阵基板1004的一部分的图。有源矩阵基板1004在像素内具有包含其它氧化物半导体TFT(此外“电路用TFT”)的功能电路m。其它结构可以与前述的有源矩阵基板1001～1003中的任意一个有源矩阵基板相同。
功能电路m可以是各种传感器电路、栅极驱动电路、源极驱动电路等。构成功能电路m的电路用TFT中的至少1个电路用TFT可以具有由第2透明导电膜形成的源极电极或漏极电极。电路用TFT中的至少1个电路用TFT可以是具有与例如前述的TFT101、102、103同样的构成的TFT。功能电路m所包含的配线可以是由第1透明导电膜或第2透明导电膜形成的透明的配线。由此，不需要用黑矩阵将功能电路m遮光，因此能提高像素开口率和光透射率。
在形成例如驱动电路作为功能电路m的情况下，也可以使用与非显示区域的信号线相同的金属膜形成功能电路m的配线。在该情况下，如图15例示，电路用TFT具有由第1透明导电膜形成的栅极电极83、氧化物半导体层87、以及由第2透明导电膜形成的源极电极88和漏极电极89，源极电极88和漏极电极89分别可以与金属配线91、92连接。此外，在使用金属配线的情况下，优选以将功能电路m遮光的方式配置黑矩阵。
(其它实施方式)
上述实施方式的有源矩阵基板不限于垂直取向模式(VA模式)液晶显示装置，例如也能适用于在TFT基板上具有像素电极和相对电极的例如面内开关(In-Plane Switching：IPS)模式、边缘场开关(Fringe Field Switching：FFS)模式这样的横电场模式的液晶显示装置。IPS模式、FFS模式的液晶显示装置的TFT的结构是众所周知的，因此省略说明。
此外，在FFS模式的液晶显示装置等，设置有2层的透明电极层，因此能形成利用它们的辅助电容。而另一方面，在VA模式的液晶显示装置中，通常仅设置有单一的透明电极层(像素电极)。因此，当将上述实施方式应用于VA模式的液晶显示装置时，不用另外追加透明电极层就能形成透明的辅助电容，因此能得到特别显著的效果。
而且，在上面描述中以液晶显示装置为例进行了说明，但是上述实施方式的有源矩阵基板也能应用于有机电致发光(EL)显示装置、无机电致发光显示装置、MEMS显示装置等其它显示装置中。特别是，当应用于有机EL显示装置时，能实现在有机EL显示装置的两面能显示图像的透明显示器。
图16是示出采用上述实施方式的有源矩阵基板的有机EL显示装置2002的概略的图。
有机EL显示装置2002具备：有源矩阵基板1001；透明的相对基板710，其以与有源矩阵基板1001相对的方式配置；以及显示介质层720，其配置在有源矩阵基板1001与相对基板710之间。在相对基板710的显示介质层720侧，形成有透明电极。显示介质层720包含与像素电极对应地配置的红色、绿色或蓝色的有机EL发光层730。由有机EL发光层730发出的光从有源矩阵基板1001侧和相对基板710侧这两侧出射，因此能在两面显示图像。也可以使用图8或图11所示的有源矩阵基板1002、1003作为有源矩阵基板。
在现有的有机EL显示装置中，由于形成在有源矩阵基板的TFT和金属配线而存在有源矩阵基板侧的像素开口率降低的问题。而另一方面，在有机EL显示装置2002中，有源矩阵基板1001具有透明的TFT101和透明的栅极配线，因此能抑制有源矩阵基板1001侧的像素开口率的降低。因此，能在有机EL显示装置2002的两面效率良好地利用光。
上述实施方式的TFT101、102、103也可以具有覆盖沟道区域的具有蚀刻阻挡物的蚀刻阻挡结构。例如能使用SiO2层等含有氧的绝缘层作为蚀刻阻挡层。在具有蚀刻阻挡结构的TFT中，源极/漏极电极的沟道侧的端部位于例如蚀刻阻挡层上。蚀刻阻挡型的TFT是通过例如在形成将半导体层的上表面中的成为沟道区域的部分覆盖的蚀刻阻挡层后，在半导体层和蚀刻阻挡层上形成源极/漏极电极用的导电膜，进行源极/漏极分离而形成的。
上述实施方式的TFT可以是源极/漏极电极与半导体层的上表面接触的顶接触结构，也可以是源极/漏极电极与半导体层的下表面接触的底接触结构。在底接触结构的情况下，在半导体层的图案化工序中，可以使用对半导体层的图案化所使用的蚀刻液具有耐性的导电膜形成源极/漏极电极，以使比半导体层先形成的源极/漏极电极不被蚀刻。在使用草酸作为蚀刻液的情况下，源极/漏极电极可以使用对草酸具有耐性的多晶金属氧化物导电膜(例如聚ITO等)来形成。
工业上的可利用性
本发明的实施方式能广泛适用于液晶显示装置、有机电致发光(EL)显示装置以及无机电致发光显示装置等显示装置、图像传感器装置等拍摄装置、图像输入装置、指纹读取装置等电子装置等。
附图标记说明
1 基板
3 栅极电极
4 共用电极
5 栅极绝缘层
7 氧化物半导体层(活性层)
8 源极电极
9 漏极电极
11 层间绝缘层
15 像素电极
17 透明导电层
21 栅极信号线
23 源极信号线
101、102、103 氧化物半导体TFT
S 源极配线
G 栅极配线
C 共用配线
1001、1002、1003、1004 有源矩阵基板
2001 液晶显示装置
2002 有机EL显示装置。

Claims (19)

1.一种有源矩阵基板，具备：基板；多个像素区域，其在上述基板上在第1方向和第2方向上排列为矩阵状；多个栅极配线，其在上述第1方向上延伸；以及多个源极配线，其在上述第2方向上延伸，上述有源矩阵基板的特征在于，具有：显示区域，其包含上述多个像素区域；以及非显示区域，其位于上述显示区域的周边，
上述多个像素区域中的各像素区域具备：
薄膜晶体管，其支撑于上述基板，包含：栅极电极；栅极绝缘层，其覆盖上述栅极电极；氧化物半导体层，其形成在上述栅极绝缘层上；以及源极电极和漏极电极，其以与上述氧化物半导体层接触的方式配置；以及
像素电极，其与上述漏极电极一体地形成，
上述栅极电极连接到上述多个栅极配线中的任意一个栅极配线，上述源极电极连接到上述多个源极配线中的任意一个源极配线，
上述栅极电极和上述多个栅极配线由第1透明导电膜形成，
上述漏极电极和上述像素电极由第2透明导电膜形成，
上述有源矩阵基板还具备：
多个栅极信号线，其设置于上述非显示区域，并且由金属膜形成；以及
第1连接部，其将上述多个栅极配线中的各栅极配线连接到上述多个栅极信号线中的任意一个栅极信号线。
2.根据权利要求1所述的有源矩阵基板，
还具备覆盖上述多个栅极配线的层间绝缘层，
上述多个栅极信号线形成在上述层间绝缘层上，
在上述第1连接部中，上述多个栅极配线中的各栅极配线在设置于上述层间绝缘层的开口内与上述任意一个栅极信号线接触。
3.根据权利要求1或2所述的有源矩阵基板，
上述源极电极和上述多个源极配线由上述第2透明导电膜形成，
上述有源矩阵基板还具备：
多个源极信号线，其设置于上述非显示区域，并且由金属膜形成；以及
第2连接部，其将上述多个源极配线中的各源极配线连接到上述多个源极信号线中的任意一个源极信号线。
4.根据权利要求1或2所述的有源矩阵基板，
上述源极电极由上述第2透明导电膜形成，
上述多个源极配线由金属膜形成。
5.根据权利要求1或2所述的有源矩阵基板，
上述源极电极和上述多个源极配线由金属膜形成。
6.根据权利要求1至5中的任意一项所述的有源矩阵基板，
上述多个像素区域中的各像素区域还具备包含其它薄膜晶体管的电路，
上述其它薄膜晶体管包含：
其它栅极电极，其由上述第1透明导电膜形成；
上述栅极绝缘层，其以覆盖上述其它栅极电极的方式延伸设置；
其它氧化物半导体层，其形成在上述栅极绝缘层上；以及
其它源极电极和其它漏极电极，其以与上述其它氧化物半导体层接触的方式配置，
上述其它源极电极和上述其它漏极电极中的至少一方由上述第2透明导电膜形成。
7.根据权利要求1至6中的任意一项所述的有源矩阵基板，
还具备由上述第1透明导电膜形成的共用电极，
上述共用电极隔着上述栅极绝缘层与上述像素电极的至少一部分重叠。
8.根据权利要求1至7中的任意一项所述的有源矩阵基板，
包含由上述第2透明导电膜一体地形成的上述漏极电极和上述像素电极的透明导电层按每个像素区域被分离，并且在延伸于上述第2方向的边缘部具有凹部，
上述凹部以与上述氧化物半导体层重叠的方式配置。
9.根据权利要求1至8中的任意一项所述的有源矩阵基板，
上述氧化物半导体层含有铟和锡。
10.根据权利要求9所述的有源矩阵基板，
上述氧化物半导体层包含In-Sn-Zn-O系半导体。
11.根据权利要求1至10中的任意一项所述的有源矩阵基板，
上述第2透明导电膜是铟-锌氧化物。
12.一种显示装置，其特征在于，具备：
权利要求1至11中的任意一项所述的有源矩阵基板；
相对基板，其以与上述有源矩阵基板相对的方式配置；以及
显示介质层，其设置在上述有源矩阵基板与上述相对基板之间。
13.根据权利要求12所述的显示装置，
上述有源矩阵基板和上述相对基板中的至少一方具有黑矩阵，
从上述基板的法线方向观看时，上述黑矩阵包含：第1遮光部，其在上述第1方向上延伸；以及第2遮光部，其设置在与上述源极配线对应的位置，在上述第2方向上延伸，
上述第1遮光部的宽度比上述栅极配线的宽度小，
上述第2遮光部的宽度比上述源极配线的宽度大。
14.根据权利要求13所述的显示装置，
从上述基板的法线方向观看时，上述第1遮光部与上述栅极配线不重叠。
15.一种有源矩阵基板的制造方法，是具有各自包含薄膜晶体管的多个像素区域的有源矩阵基板的制造方法，其特征在于，包含：
(a)在基板上形成第1透明导电膜，通过上述第1透明导电膜的图案化，形成多个栅极配线和上述薄膜晶体管的栅极电极的工序；
(b)形成覆盖上述多个栅极配线和上述栅极电极的栅极绝缘层的工序；
(c)在上述栅极绝缘层上形成上述薄膜晶体管的氧化物半导体层的工序；
(d)在上述氧化物半导体层上和上述栅极绝缘层上形成第2透明导电膜，通过上述第2透明导电膜的图案化，形成与上述氧化物半导体层接触的源极电极和漏极电极以及像素电极的工序，其中，上述像素电极与上述漏极电极一体地形成；
(e)在上述源极电极和上述漏极电极上形成层间绝缘层，在上述层间绝缘层和上述栅极绝缘层形成将上述多个栅极配线中的任意一个栅极配线的一部分露出的第1开口的工序；以及
(f)在上述层间绝缘层上和上述第1开口内形成金属膜，通过上述金属膜的图案化，形成在上述第1开口内与上述任意一个栅极配线接触的栅极信号线的工序。
16.根据权利要求15所述的有源矩阵基板的制造方法，
上述氧化物半导体层包含含有铟和锡的氧化物半导体，
上述第2透明导电膜包含氧化铟锡或氧化铟锌，
在上述工序(d)中，将包含磷酸、硝酸以及乙酸的混合酸作为蚀刻液，进行上述第2透明导电膜的湿法蚀刻。
17.根据权利要求15或16所述的有源矩阵基板的制造方法，
在上述工序(d)中，通过上述第2透明导电膜的图案化，与上述源极电极一体地形成多个源极配线，
在上述工序(e)中，在上述层间绝缘层形成将上述多个源极配线中的任意一个源极配线的一部分露出的第2开口，
在上述工序(f)中，通过上述金属膜的图案化，形成在上述第2开口内与上述任意一个源极配线接触的源极信号线。
18.根据权利要求15或16所述的有源矩阵基板的制造方法，
在上述工序(f)中，通过上述金属膜的图案化，形成多个源极配线和源极信号线。
19.根据权利要求15至18中的任意一项所述的有源矩阵基板的制造方法，
上述氧化物半导体层包含In-Sn-Zn-O系半导体。
CN201680032552.8A 2015-06-05 2016-06-02 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置 Active CN107636841B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-114701 2015-06-05
JP2015114701 2015-06-05
PCT/JP2016/066470 WO2016195039A1 (ja) 2015-06-05 2016-06-02 アクティブマトリクス基板およびその製造方法、ならびにアクティブマトリクス基板を用いた表示装置

Publications (2)

Publication Number Publication Date
CN107636841A true CN107636841A (zh) 2018-01-26
CN107636841B CN107636841B (zh) 2020-10-09

Family

ID=57441385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680032552.8A Active CN107636841B (zh) 2015-06-05 2016-06-02 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置

Country Status (3)

Country Link
US (1) US10276593B2 (zh)
CN (1) CN107636841B (zh)
WO (1) WO2016195039A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110310960A (zh) * 2018-03-20 2019-10-08 夏普株式会社 有源矩阵基板
CN110400521A (zh) * 2019-07-30 2019-11-01 武汉天马微电子有限公司 一种显示面板及显示装置
CN110534065A (zh) * 2019-09-03 2019-12-03 京东方科技集团股份有限公司 显示面板及其驱动方法、显示模组
CN110824756A (zh) * 2018-08-10 2020-02-21 夏普株式会社 显示装置
CN112054031A (zh) * 2019-06-06 2020-12-08 夏普株式会社 有源矩阵基板及其制造方法
CN112071860A (zh) * 2019-05-24 2020-12-11 夏普株式会社 有源矩阵基板以及其制造方法
CN112305819A (zh) * 2019-07-26 2021-02-02 夏普株式会社 液晶显示装置
CN112327553A (zh) * 2020-11-18 2021-02-05 武汉华星光电技术有限公司 阵列基板、其制造方法以及显示装置
CN113540122A (zh) * 2020-04-21 2021-10-22 夏普株式会社 有源矩阵基板及显示装置
CN115390305A (zh) * 2022-08-19 2022-11-25 苏州华星光电技术有限公司 显示面板及显示装置
CN113311623B (zh) * 2020-02-27 2023-11-21 夏普株式会社 显示面板
WO2024051323A1 (zh) * 2022-09-07 2024-03-14 武汉华星光电技术有限公司 显示面板和电子终端

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105575893A (zh) * 2016-01-05 2016-05-11 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
TWI656461B (zh) * 2016-07-31 2019-04-11 矽創電子股份有限公司 觸控顯示裝置
CN107195675B (zh) * 2017-04-27 2019-09-27 Oppo广东移动通信有限公司 显示屏、显示装置及移动终端
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
CN107402486B (zh) * 2017-08-31 2020-06-30 京东方科技集团股份有限公司 阵列基板及其驱动方法、显示装置
US10690920B2 (en) 2018-02-28 2020-06-23 X Display Company Technology Limited Displays with transparent bezels
US11189605B2 (en) * 2018-02-28 2021-11-30 X Display Company Technology Limited Displays with transparent bezels
US10910355B2 (en) 2018-04-30 2021-02-02 X Display Company Technology Limited Bezel-free displays
EP3846225A4 (en) * 2018-08-30 2021-10-13 Toppan Printing Co., Ltd. THIN LAYER TRANSISTOR NETWORK
JP7190729B2 (ja) 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
CN110970462B (zh) * 2018-09-29 2022-10-14 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
JP7190740B2 (ja) 2019-02-22 2022-12-16 三国電子有限会社 エレクトロルミネセンス素子を有する表示装置
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
CN111258141A (zh) * 2020-03-06 2020-06-09 Tcl华星光电技术有限公司 显示面板、显示装置
TWI759041B (zh) * 2020-12-28 2022-03-21 友達光電股份有限公司 顯示面板及其製作方法
CN112509975A (zh) * 2020-12-31 2021-03-16 信利(仁寿)高端显示科技有限公司 显示面板、显示面板的制造方法、及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101128939A (zh) * 2005-02-28 2008-02-20 卡西欧计算机株式会社 薄膜晶体管面板
CN102667897A (zh) * 2009-11-18 2012-09-12 夏普株式会社 配线基板和显示装置
CN103460270A (zh) * 2011-03-30 2013-12-18 夏普株式会社 有源矩阵基板、显示装置和有源矩阵基板的制造方法
CN103560112A (zh) * 2013-11-12 2014-02-05 深圳市华星光电技术有限公司 薄膜晶体管基板的制造方法及用该方法制造的薄膜晶体管基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0695150A (ja) * 1992-09-14 1994-04-08 Hitachi Ltd 薄膜トランジスタ基板及び液晶表示装置及びその製造方法
JPH09133927A (ja) * 1995-11-09 1997-05-20 Hitachi Ltd アクティブマトリックス基板およびその製造方法、並びに液晶表示装置
JP2000002892A (ja) * 1998-04-17 2000-01-07 Toshiba Corp 液晶表示装置、マトリクスアレイ基板およびその製造方法
JP2000150887A (ja) * 1998-11-09 2000-05-30 Matsushita Electric Ind Co Ltd 表示装置およびその製造方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
KR101182403B1 (ko) 2008-12-22 2012-09-13 한국전자통신연구원 투명 트랜지스터 및 그의 제조 방법
JP5671948B2 (ja) * 2010-11-04 2015-02-18 三菱電機株式会社 薄膜トランジスタアレイ基板、及び液晶表示装置
KR102637010B1 (ko) 2010-12-03 2024-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2013180040A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104576659A (zh) * 2015-02-09 2015-04-29 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101128939A (zh) * 2005-02-28 2008-02-20 卡西欧计算机株式会社 薄膜晶体管面板
CN102667897A (zh) * 2009-11-18 2012-09-12 夏普株式会社 配线基板和显示装置
CN103460270A (zh) * 2011-03-30 2013-12-18 夏普株式会社 有源矩阵基板、显示装置和有源矩阵基板的制造方法
CN103560112A (zh) * 2013-11-12 2014-02-05 深圳市华星光电技术有限公司 薄膜晶体管基板的制造方法及用该方法制造的薄膜晶体管基板

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110310960A (zh) * 2018-03-20 2019-10-08 夏普株式会社 有源矩阵基板
CN110824756A (zh) * 2018-08-10 2020-02-21 夏普株式会社 显示装置
CN112071860A (zh) * 2019-05-24 2020-12-11 夏普株式会社 有源矩阵基板以及其制造方法
CN112071860B (zh) * 2019-05-24 2023-08-29 夏普株式会社 有源矩阵基板以及其制造方法
CN112054031B (zh) * 2019-06-06 2023-06-27 夏普株式会社 有源矩阵基板及其制造方法
CN112054031A (zh) * 2019-06-06 2020-12-08 夏普株式会社 有源矩阵基板及其制造方法
CN112305819A (zh) * 2019-07-26 2021-02-02 夏普株式会社 液晶显示装置
CN112305819B (zh) * 2019-07-26 2024-04-02 夏普株式会社 液晶显示装置
CN110400521A (zh) * 2019-07-30 2019-11-01 武汉天马微电子有限公司 一种显示面板及显示装置
CN110400521B (zh) * 2019-07-30 2021-10-15 武汉天马微电子有限公司 一种显示面板及显示装置
CN110534065A (zh) * 2019-09-03 2019-12-03 京东方科技集团股份有限公司 显示面板及其驱动方法、显示模组
CN113311623B (zh) * 2020-02-27 2023-11-21 夏普株式会社 显示面板
CN113540122A (zh) * 2020-04-21 2021-10-22 夏普株式会社 有源矩阵基板及显示装置
CN113540122B (zh) * 2020-04-21 2023-08-15 夏普株式会社 有源矩阵基板及显示装置
CN112327553B (zh) * 2020-11-18 2022-04-26 武汉华星光电技术有限公司 阵列基板、其制造方法以及显示装置
CN112327553A (zh) * 2020-11-18 2021-02-05 武汉华星光电技术有限公司 阵列基板、其制造方法以及显示装置
CN115390305A (zh) * 2022-08-19 2022-11-25 苏州华星光电技术有限公司 显示面板及显示装置
CN115390305B (zh) * 2022-08-19 2024-02-23 苏州华星光电技术有限公司 显示面板及显示装置
WO2024051323A1 (zh) * 2022-09-07 2024-03-14 武汉华星光电技术有限公司 显示面板和电子终端

Also Published As

Publication number Publication date
US20180301472A1 (en) 2018-10-18
CN107636841B (zh) 2020-10-09
WO2016195039A1 (ja) 2016-12-08
US10276593B2 (en) 2019-04-30

Similar Documents

Publication Publication Date Title
CN107636841A (zh) 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
CN104170069B (zh) 半导体器件及其制造方法
KR101497425B1 (ko) 액정 표시 장치 및 그 제조 방법
CN104685635B (zh) 半导体装置
US8283666B2 (en) Thin film transistor array substrate and method of fabricating the same
TWI538210B (zh) 半導體裝置及其製造方法
TWI596741B (zh) 半導體裝置和其製造方法
CN108140675A (zh) 半导体装置及其制造方法
US9613990B2 (en) Semiconductor device and method for manufacturing same
CN104094386B (zh) 半导体装置及其制造方法
KR20130111874A (ko) 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
CN104011587A (zh) 有源矩阵基板
KR102188690B1 (ko) 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치
CN104620389B (zh) 半导体装置及其制造方法
CN107111179A (zh) 显示装置
CN105452949A (zh) 半导体装置、显示装置和半导体装置的制造方法
CN106876479A (zh) 薄膜晶体管及其制备方法、阵列基板及其制备方法、显示面板
TW201635555A (zh) 半導體裝置、顯示裝置以及半導體裝置的製造方法
CN109661729A (zh) 有源矩阵基板及其制造方法
CN107851668A (zh) 半导体装置及其制造方法
US10243083B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR20190072164A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN104247031B (zh) 半导体装置及其制造方法
CN106104810A (zh) 半导体器件及其制造方法
CN108780620A (zh) 有源矩阵基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant