CN110310960A - 有源矩阵基板 - Google Patents

有源矩阵基板 Download PDF

Info

Publication number
CN110310960A
CN110310960A CN201910210031.2A CN201910210031A CN110310960A CN 110310960 A CN110310960 A CN 110310960A CN 201910210031 A CN201910210031 A CN 201910210031A CN 110310960 A CN110310960 A CN 110310960A
Authority
CN
China
Prior art keywords
layer
active
matrix substrate
oxygen
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910210031.2A
Other languages
English (en)
Inventor
上田辉幸
原义仁
大东彻
今井元
北川英树
前田昌纪
川崎达也
平田义晴
菊池哲郞
伊藤俊克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN110310960A publication Critical patent/CN110310960A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供包括电阻低的栅极金属层的有源矩阵基板。有源矩阵基板包括包含多条源极总线SL的源极金属层及包含多条栅极总线GL的栅极金属层、与配置于各像素区域的薄膜晶体管(101)，薄膜晶体管包括：栅极电极(3)、隔着栅极绝缘层(5)而配置在栅极电极(3)上的氧化物半导体层(7)、源极电极(8)及漏极电极(9)，栅极电极(3)形成在栅极金属层内，且电连接于多条栅极总线GL中的对应的一条栅极总线GL，栅极金属层具有层叠构造，该层叠构造包含铜合金层(g1)、与配置在铜合金层(g1)上的铜层(g2)，铜合金层(g1)由包含Cu与至少一个添加金属元素的铜合金形成，添加金属元素包含Al，铜合金中的Al的含有量为2at％以上且为8at％以下。

Description

有源矩阵基板
技术领域
本发明涉及一种使用氧化物半导体形成的有源矩阵基板。
背景技术
使用于液晶显示装置等的有源矩阵基板在每个像素中包括薄膜晶体管(ThinFilm Transistor；以下，“TFT”)等开关元件。以往，广泛使用以非晶硅膜为活性层的TFT(以下，称为“非晶硅TFT”)或以多晶硅膜为活性层的TFT(以下，称为“多晶硅TFT”)作为此种TFT(以下，称为“像素TFT”)。
另一方面，已知有将驱动电路等周边电路集成地(一体地)设置在基板上的技术。通过集成地形成驱动电路，实现非显示区域的窄小化，或通过简化安装工序来降低成本。在本说明书中，将构成集成地形成于有源矩阵基板的周边电路的TFT称为“电路TFT”。
有时使用氧化物半导体代替非晶硅或多晶硅作为TFT的活性层的材料。将此种TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅更高的迁移率。因此，氧化物半导体TFT可比非晶硅TFT更高速地工作。因此，氧化物半导体TFT不仅可用作像素TFT，而且也可适当地用作电路TFT。
有源矩阵基板还包含多条栅极总线及多条源极总线，像素TFT的栅极电极电连接于对应的一条栅极总线，源极电极电连接于对应的一条源极总线。像素TFT的栅极电极大多由与栅极总线相同的导电膜形成，源极及漏极电极大多由与源极总线相同的导电膜形成。在本说明书中，将由与栅极总线相同的导电膜形成的层称为“栅极金属层”，将由与源极总线相同的导电膜形成的层称为“源极金属层”。例如使用铜(Cu)层、铝(Al)层等金属层作为栅极金属层及源极金属层。
近年来，特别是大型的显示面板正实现高解析度化。例如，也开发出了具有相当于“4K”(3840×2160像素)的4倍(或“全HD”(1920×1080像素)的16倍)的“8K”(7680×4320像素)的解析度的显示面板。
随着显示面板的大型化与高精细化，像素数增加，每个像素的写入时间Tg缩短。因此，需要减小栅极总线的时间常数，且要求进一步降低栅极金属层的电阻。
为了减小栅极金属层的薄层电阻，优选使用电阻比Al层更低的Cu层作为栅极金属层。例如专利文献1公开了如下技术：使用Cu层作为栅极金属层的主要层，且在Cu层的基板侧设置钛(Ti)层，以确保Cu层与基板表面(或基底表面)之间的密接性。在本说明书中，将此种层叠构造称为“Cu/Ti层叠金属构造”。
现有技术文献
专利文献
[专利文献1]日本专利第5685204号说明书
发明内容
本发明所要解决的技术问题
但是，经本发明人研究，即便使用Cu层，有时也无法将栅极金属层的薄层电阻减小至所期望的值。
例如，若将具有Cu/Ti层叠金属构造的栅极金属层应用于有源矩阵基板，则会产生如下所述的问题。
对于包括底部栅极型的像素TFT的有源矩阵基板，在基板上形成栅极金属层后，进行栅极绝缘层、半导体层及源极金属层的形成等TFT工序。在该TFT工序中，受到利用等离子化学气相沉积(Chemical Vapor Deposition，CVD)法的膜形成、对于氧化物半导体层的退火处理等的热的影响，栅极金属层的下层中所含的Ti有可能会向Cu层扩散。结果是Cu层的电阻升高，导致栅极金属层的薄层电阻升高。
这样，以往难以将栅极金属层的薄层电阻抑制得较低。
本发明的一实施方式是鉴于所述情况而成的实施方式，其目的在于提供包括电阻低的栅极金属层的有源矩阵基板，或者提供包括电阻低且密接性优异的栅极金属层的有源矩阵基板。
解决问题的方案
本说明书公开了以下的项目所记载的有源矩阵基板。
[项目1]
一种有源矩阵基板，其是具有多个像素区域的有源矩阵基板，其包括：基板；栅极金属层，其由所述基板支撑，且包含多条源极总线的源极金属层及包含多条栅极总线；以及薄膜晶体管及像素电极，其配置于所述多个像素区域中的每一个，所述薄膜晶体管包括：栅极电极、覆盖所述栅极电极的栅极绝缘层、配置在所述栅极绝缘层上的氧化物半导体层、电连接于所述氧化物半导体层的源极电极及漏极电极，所述栅极电极形成在所述栅极金属层内，且电连接于所述多条栅极总线中的对应的一条栅极总线，所述源极电极电连接于所述多条源极总线中的对应的一条源极总线，所述漏极电极与所述像素电极电连接，所述栅极金属层具有包含铜合金层与铜层的层叠构造，所述铜合金层是所述栅极金属层的最下层，所述铜层配置在所述铜合金层上，所述铜合金层由包含Cu与至少一个添加金属元素的铜合金形成，所述至少一个添加金属元素包含Al，所述铜合金中的Al的含有量为2at％以上且为8at％以下。
[项目2]
根据项目1所述的有源矩阵基板，所述至少一个添加金属元素还包含Mg。
[项目3]
根据项目1或2所述的有源矩阵基板，所述铜合金中的Mg的含有量为1at％以上且为3at％以下。
[项目4]
根据项目1至3中任一项目所述的有源矩阵基板，所述铜合金中的Cu的含有量为80at％以上。
[项目5]
根据项目1至4中任一项目所述的有源矩阵基板，所述至少一个添加金属元素不包含P。
[项目6]
根据项目1至5中任一项目所述的有源矩阵基板，所述栅极绝缘层包含与所述铜层的上表面直接接触的含氧硅层，所述含氧硅层是氧化硅层或氮氧化硅层。
[项目7]
根据项目6所述的有源矩阵基板，所述含氧硅层是由SiOxNy(2＞x＞0，4/3＞y＞0)表示的氮氧化硅层，x及y满足0.4≦x/(x+y)＜1。
[项目8]
根据项目7所述的有源矩阵基板，所述x及所述y满足x≧y。
[项目9]
根据项目6至8中任一项目所述的有源矩阵基板，所述栅极绝缘层具有层叠构造，该层叠构造包含所述含氧硅层、与所述氧化物半导体层直接接触的其他含氧硅层、及位于所述含氧硅层与所述其他含氧硅层之间的氮化硅层，所述其他含氧硅层是氧化硅层或氮氧化硅层。
[项目10]
根据项目9所述的有源矩阵基板，所述其他含氧硅层是氧化硅层，所述栅极绝缘层在所述其他含氧硅层与所述氮化硅层之间，还包含中间层，所述中间层由氮氧化硅形成。
[项目11]
根据项目1至10中任一项目所述的有源矩阵基板，所述铜合金层的厚度小于所述铜层的厚度。
[项目12]
根据项目1至11中任一项目所述的有源矩阵基板，所述铜合金层的厚度为30nm以上。
[项目13]
根据项目1至12中任一项目所述的有源矩阵基板，所述栅极金属层的整体厚度为550nm以下，所述栅极金属层的薄层电阻为0.05Ω/□以下。
[项目14]
根据项目1至13中任一项目所述的有源矩阵基板，所述基板是玻璃基板，所述铜合金层与所述玻璃基板的表面直接接触。
[项目15]
一种有源矩阵基板，其是具有多个像素区域的有源矩阵基板，其包括：基板；栅极金属层，其由所述基板支撑，且包含多条源极总线的源极金属层及包含多条栅极总线；以及薄膜晶体管及像素电极，其配置于所述多个像素区域中的每一个，所述薄膜晶体管包括：栅极电极、覆盖所述栅极电极的栅极绝缘层、配置在所述栅极绝缘层上的氧化物半导体层、电连接于所述氧化物半导体层的源极电极及漏极电极，所述栅极电极形成在所述栅极金属层内，且电连接于所述多条栅极总线中的对应的一条栅极总线，所述源极电极电连接于所述多条源极总线中的对应的一条源极总线，所述漏极电极与所述像素电极电连接，所述栅极金属层包含与所述栅极绝缘层直接接触的铜层，所述栅极绝缘层具有层叠构造，该层叠构造包含与所述氧化物半导体层直接接触的第一含氧硅层、与所述铜层的上表面直接接触的第二含氧硅层、及位于所述第一含氧硅层与所述第二含氧硅层之间的氮化硅层，所述第一含氧硅层及所述第二含氧硅层是氧化硅层或氮氧化硅层。
[项目16]
根据项目15所述的有源矩阵基板，所述第二含氧硅层是由SiOxNy(2＞x＞0，4/3＞y＞0)表示的氮氧化硅层，x及y满足0.4≦x/(x+y)＜1。
[项目17]
根据项目16所述的有源矩阵基板，所述x及所述y满足x≧y。
[项目18]
根据项目15至17中任一项目所述的有源矩阵基板，所述第一含氧硅层是氧化硅层。
[项目19]
根据项目18所述的有源矩阵基板，在所述第一含氧硅层与所述氮化硅层之间，还包含中间层，所述中间层由氮氧化硅形成。
[项目20]
根据项目1至19中任一项目所述的有源矩阵基板，所述氧化物半导体层包含In、Ga及Zn。
[项目21]
根据项目20所述的有源矩阵基板，所述氧化物半导体层包含In-Ga-Zn-O系半导体。
[项目22]
根据项目21所述的有源矩阵基板，所述氧化物半导体层包含晶态部分。
发明效果
根据本发明的一实施方式，能够提供包括电阻低的栅极金属层的有源矩阵基板，或者能够提供包括电阻低且密接性优异的栅极金属层的有源矩阵基板。
附图说明
图1是表示第一实施方式的有源矩阵基板1000的平面构造的一例的概略图。
图2的(a)是第一实施方式的有源矩阵基板中的TFT101的示意性俯视图，图2的(b)及图2的(c)分别是沿着TFT101的A-A'线及B-B'线的示意性剖视图。
图3是表示栅极金属层的厚度与薄层电阻之间的关系的图。
图4的(a)是表示实施例的有源矩阵基板的剖视SEM图像的图，
图4的(b)是表示比较例的有源矩阵基板的剖视SEM图像的图。
图5是表示实施例及比较例的显示面板相对于可见光的透射率的图。
图6是表示栅极的薄层电阻与时间常数之间的关系的图。
图7是用以对栅极绝缘层的构造进行说明的剖视图。
图8的(a)及图8的(b)分别是例示其他栅极绝缘层的剖视图。
图9的(a)及图9的(b)分别是例示第二实施方式的有源矩阵基板的剖视图。
具体实施方式
(第一实施方式)
本发明人反复研究了可兼顾低薄层电阻与高密接性的布线构造。结果发现通过在Cu层的基板侧设置具有规定组成的Cu合金层，能够确保低薄层电阻，并且能够改善与基板表面之间的密接性。在本说明书中，将此种构造称为“Cu/Cu合金层叠金属构造”。
以下，参照附图来对本发明的有源矩阵基板的一实施方式进行说明。
图1是表示本实施方式的有源矩阵基板1000的平面构造的一例的概略图。
有源矩阵基板1000包括显示区域DR、与显示区域DR以外的区域(非显示区域或边框区域)FR。显示区域DR由呈矩阵状排列的像素区域Pix构成。像素区域Pix是与显示装置的像素对应的区域，有时也仅称为“像素”。各像素区域Pix包括像素TFT即TFT101、与像素电极PE。虽未图示，但在将有源矩阵基板1000应用于边缘场开关(Fringe Field Switching，FFS)模式等横电场模式的显示装置的情况下，在有源矩阵基板1000上，以隔着绝缘层(电介质层)与像素电极PE相向的方式设置共用电极。
非显示区域FR是位于显示区域DR的周边且对显示无帮助的区域。非显示区域FR包含形成端子部的端子部形成区域、一体(集成)地设置驱动电路的驱动电路形成区域等。在驱动电路形成区域中，集成地设置有例如栅极驱动器GD、检查电路(未图示)等。源极驱动器SD例如安装于有源矩阵基板1000。
在显示区域DR中，形成有沿着第一方向(此处为列方向)延伸的多条源极总线SL、及沿着与第一方向交叉的第二方向(此处为行方向)延伸的多条栅极总线GL。各像素例如由栅极总线GL及源极总线SL规定。栅极总线GL分别连接于栅极驱动器GD的各端子。源极总线SL分别连接于安装于有源矩阵基板1000的源极驱动器SD的各端子。
＜像素区域Pix的结构＞
接着，对有源矩阵基板1000中的各像素区域Pix的结构进行说明。此处，以应用于FFS模式的液晶显示器(Liquid Crystal Display，LCD)面板的有源矩阵基板为例进行说明。
图2的(a)是有源矩阵基板1000中的一个像素区域Pix的俯视图，图2的(b)及图2的(c)分别是沿着图2的(a)中的A-A'线及B-B'线的剖视图。
像素区域Pix是由源极总线SL及栅极总线GL包围的区域。像素区域Pix包括基板1、由基板1支撑的TFT101、下部透明电极15、上部透明电极19。在该例子中，下部透明电极15是共用电极CE，上部透明电极19是像素电极PE。另外，下部透明电极15也可以是像素电极PE，上部透明电极19也可以是共用电极CE。
TFT101例如是沟道蚀刻型的底部栅极构造TFT。TFT101包括：栅极电极3、覆盖栅极电极3的栅极绝缘层5、配置在栅极绝缘层5上的氧化物半导体层7、电连接于氧化物半导体层7的源极电极8及漏极电极9。
栅极电极3形成在包含多条栅极总线GL的栅极金属层内。即，使用相同的导电膜形成栅极电极3与栅极总线GL。栅极电极3电连接于多条栅极总线GL中的对应的一条栅极总线GL。如图所示，也可一体地形成栅极电极3与对应的栅极总线GL。
在本实施方式中，栅极金属层具有从基板1侧包含铜合金层g1与铜层g2的层叠构造(Cu/Cu合金层叠金属构造)。
铜合金层g1是栅极金属层的最下层，其例如与基板1的表面直接接触。虽未图示，但在基板1与栅极金属层之间设置有基底绝缘膜的情况下，铜合金层g1与基底绝缘膜直接接触。铜层g2配置在铜合金层g1上。铜层g2也可与铜合金层g1的上表面接触。
铜合金层g1是由Cu合金形成的层，该Cu合金包含Cu与至少一种添加金属元素。Cu合金的添加金属元素包含Al，Cu合金中的Al的含有量为2at％以上且为8at％以下。因为包含2at％以上的Al，所以能够改善对于基板表面的密接性。另外，因为能够改善栅极金属层的耐腐蚀性，所以能够提高可靠性。另一方面，若Al的含有量为8at％以下，则能够抑制因Al使铜层g2氧化而引起的铜层g2的高电阻化。
Cu合金也可以是Cu-Al合金(二元系)。或者，Cu合金除了包含Al之外，还可包含Mg、Ca、Mo、Mn等其他金属元素作为添加金属元素。其他金属元素的种类、含有量等并无特别限定。但是，根据向半导体掺入的杂质的观点，Cu合金优选不包含磷(P)、钠(Na)、硼(B)等。
作为一例，Cu合金也可包含Al及Mg作为添加金属元素。除了添加Al之外，还添加Mg，由此，能够进一步提高耐腐蚀性等可靠性，从而能够提高Cu合金的稳定性。在此情况下，Mg的含有量例如也可为1at％以上且为3at％以下。Mg的含有量也可为Al的含有量以下。Cu合金也可以是Cu-Al-Mg合金(三元系)，还可包含其他金属元素。
再者，在本说明书中，“Cu合金”是指以Cu为主要金属元素的合金。Cu合金中的Cu的含有量例如为80at％以上且为98at％以下。
铜层g2是以Cu为主成分的层。铜层g2中的Cu的含有率例如也可为90％以上。优选铜层g2为纯Cu层(Cu的含有率：例如99.99％以上)。
铜合金层g1及铜层g2也可包含不可避免的杂质。
氧化物半导体层7是以使其至少一部分隔着栅极绝缘层5与栅极电极3重叠的方式配置。氧化物半导体层7例如是In-Ga-Zn-O系半导体层。
源极电极8及漏极电极9分别以与氧化物半导体层7的上表面的一部分接触的方式配置。氧化物半导体层7中的与源极电极8接触的部分称为源极接触区域，与漏极电极9接触的部分称为漏极接触区域。从基板1的法线方向观察时，位于源极接触区域及漏极接触区域之间且与栅极电极3重叠的区域成为“沟道区域”。源极电极8电连接于多条源极总线SL中的对应的一条源极总线SL。漏极电极9与像素电极PE电连接。
源极电极8及漏极电极9也可形成在包含多条源极总线SL的源极金属层内。即，也可使用相同的导电膜形成源极电极8、漏极电极9、源极总线SL。也可与对应的源极总线SL一体地形成源极电极8。
TFT101、栅极金属层及源极金属层由层间绝缘层13覆盖。层间绝缘层13虽无特别限定，但例如也可包含无机绝缘层(钝化膜)11、与配置在无机绝缘层11上的有机绝缘层12。无机绝缘层11也可与TFT101的沟道区域接触。再者，层间绝缘层13也可不包含有机绝缘层。
在层间绝缘层13上，设置成为共用电极CE的下部透明电极15、电介质层17及成为像素电极PE的上部透明电极19。像素电极PE及共用电极CE以隔着电介质层17部分地重叠的方式而配置在层间绝缘层13上。像素电极PE按像素分离。共用电极CE也可不按像素分离。此处，共用电极CE形成在层间绝缘层13上。像素电极PE形成在电介质层17上，并在设置于层间绝缘层13及电介质层17的接触孔CH内，与漏极电极9电连接。在该例子中，层间绝缘层13的开口部13p与电介质层17的开口部17p重叠的部分成为接触孔CH。虽未图示，但像素电极PE按像素，包括至少一个狭缝或缺口部。共用电极CE在形成有接触孔CH的区域中包括开口部15p。共用电极CE也可形成于除了该区域之外的整个像素区域Pix。
此种有源矩阵基板1000例如可应用于FFS模式的显示装置。FFS模式是在一个基板上设置一对电极(像素电极PE及共用电极CE)，沿着与基板面平行的方向(横方向)对液晶分子施加电场的横向电场方式的模式。
本实施方式的有源矩阵基板也可应用于VA模式等纵电场驱动方式的显示装置。在此情况下，共用电极CE形成于相向基板，该相向基板隔着液晶层而与有源矩阵基板相向地配置。
＜本实施方式的效果＞
在本实施方式的有源矩阵基板1000中，因为在栅极金属层的铜层g2的基板侧设置有铜合金层g1，所以能够提高对于基板1的表面的密接性。
如上所述，在具有Cu/Ti层叠金属构造的现有的栅极金属层中，Ti会因TFT工序中的热的影响而扩散至Cu层，由此，薄层电阻有可能会升高。相对于此，在本实施方式中，即使在进行了TFT工序后，栅极金属层仍可维持低薄层电阻。原因在于：栅极金属层的下层中的Cu以外的金属元素(Al等)的含有量受到抑制(例如在Cu的含有量为95％时，添加金属元素的总计含有量为5％)，因此，即使金属元素扩散至铜层g2，由该扩散引起的铜层g2的高电阻化也会受到抑制。因此，能够实现具有低薄层电阻且密接性优异的栅极金属层。
铜合金层g1中的Cu的含有量例如也可为80at％以上。由此，Al等添加金属元素的总计含有量会被抑制为20at％以下，因此，能够更有效地抑制由添加金属元素的扩散引起的铜层g2的高电阻化。
铜合金层g1的厚度例如优选为30nm以上。由此，能够进一步提高对于基板1的表面(或基底表面)的密接性。另一方面，铜合金层g1的厚度例如也可为100nm以下。由此，能够抑制整个栅极金属层的厚度的增大。铜合金层g1的厚度也可小于铜层g2的厚度。通过使电阻低的铜层g2变厚，能够更有效地降低栅极金属层的薄层电阻。
本实施方式还具有如下所述的优点。在形成具有Cu/Ti层叠金属构造的现有的栅极金属层时，例如使用包含氟化铵及/或酸性氟化铵的过氧化氢系蚀刻液来使栅极金属层图案化。由此，Cu层及Ti层这两个层受到蚀刻。但是，在直接在玻璃基板表面形成栅极金属层的情况下，基底即玻璃基板的表面部分也会沿着栅极图案而受到蚀刻，玻璃基板的强度有可能会下降。相对于此，在本实施方式中，可使用既不包含氟化铵也不包含酸性氟化铵的过氧化氢系蚀刻液来使栅极金属层图案化。铜层g2及铜合金层g1这两个层受到该蚀刻液蚀刻，但玻璃基板几乎不会受到蚀刻。因此，能够抑制玻璃基板的过蚀刻，所以能够确保玻璃基板的强度。
另外，通过使用既不包含氟化铵也不包含酸性氟化铵的过氧化氢系蚀刻液，还有如下优点，即，与使用包含氟化铵及/或酸性氟化铵的过氧化氢系蚀刻液的情况相比，能够减小栅极金属层的侧面的偏移量。
而且，使用了本实施方式的有源矩阵基板的显示面板可再次利用由Cu合金层的下表面反射的背光源光，因此，与包括Cu/Ti层叠金属构造的栅极金属层的现有的显示面板相比，能够提高对于可见光的透射率。
＜栅极绝缘层的构造＞
此处，对本实施方式中的栅极绝缘层5的构造的一例进行说明。
能够使用氧化硅(SiOx，0＜x≦2)层、氮化硅(SiNz，0＜z＜4/3)层、氮氧化硅(SiOxNy，2＞x＞0，4/3＞y＞0)层等作为栅极绝缘层5。栅极绝缘层5也可具有层叠构造。此处所谓的“氮氧化硅”包含氧比率x大于氮比率y的(x＞y)氧化氮化硅、及氮比率y大于氧比率x的(y＞x)氮化氧化硅。在本说明书中，像氧化硅及氮氧化硅这样的包含氧的硅层(绝缘层)总称为“含氧硅层”。
图7是用以对TFT101中的栅极绝缘层的构造进行说明的图，其表示沿着图2的(a)中的A-A'线的剖面构造。
如图7所例示，栅极绝缘层5也可具有层叠构造，该层叠构造包含氮化硅层n、与配置在氮化硅层n上的含氧硅层(以下，称为第一含氧硅层)a1。第一含氧硅层a1是栅极绝缘层5的最上层，其与氧化物半导体层7直接接触。第一含氧硅层a1优选为氧化硅层。第一含氧硅层a1也可以是氧化氮化硅(SiOxNy，x＞y)层。另外，也可使用氮化氧化硅(SiOxNy，y＞x)层来代替氮化硅层n。但是，优选使用非透湿性优异的氮化硅层n。
若使用第一含氧硅层(例如SiO2等的氧化物层)a1作为栅极绝缘层5的最上层(即与氧化物半导体层接触的层)，则在氧化物半导体层7产生了氧缺失的情况下，可利用氧化物层中所含的氧来弥补氧缺失，因此，能够减少氧化物半导体层7的氧缺失。另外，通过在第一含氧硅层a1的基板1侧设置阻障性优异的氮化硅层n，能够有效地防止来自基板1的杂质等扩散至氧化物半导体层7。
＜变形例＞
栅极绝缘层5也可包含与铜层g2的上表面接触的含氧硅层。含氧硅层是稳定性比氮化硅层更高的膜，含氧硅层中所含的杂质量也比氮化硅层更少。因此，若配置含氧硅层(以下，称为第二含氧硅层)作为栅极绝缘层5的最下层，则会抑制杂质从栅极绝缘层5向铜层g2扩散。因此，能够更有效地减小栅极金属层(铜层g2)的薄层电阻，另外，可抑制薄层电阻的不均。
图8的(a)及图8的(b)分别是用以对变形例1及变形例2的有源矩阵基板中的栅极绝缘层5进行说明的剖视图。以下，主要对与图7所示的栅极绝缘层5不同的方面进行说明，适当省略相同的说明。
如图8的(a)所示，变形例1的栅极绝缘层5与图7所示的栅极绝缘层5的不同点在于：在氮化硅层n的基板1侧，还包括第二含氧硅层a2。即，变形例1的栅极绝缘层5具有层叠构造，该层叠构造包含与氧化物半导体层7直接接触的第一含氧硅层a1、与铜层g2的上表面直接接触的第二含氧硅层a2、及位于第一含氧硅层a1与第二含氧硅层a2之间的氮化硅层n。
第二含氧硅层a2是氧化硅层(SiOx，2＞x＞0)或氮氧化硅层(SiOxNy，2＞x＞0，4/3＞y＞0)。其中，根据确保对于铜层g2的表面的密接性的观点，优选使用氮氧化硅层。例如可以满足0.4≦x/(x+y)＜1的方式设定第二含氧硅层a2中的氧比率x及氮比率y。以使x/(x+y)为0.4以上的方式提高含氧率，由此，能够确保第二含氧硅层a2的稳定性，因此，能够更有效地抑制杂质向铜层g2扩散。优选氧比率x为氮比率y以上(x≧y)，更优选氧比率x大于氮比率y(x＞y，即x/(x+y)＞0.5)。另一方面，若x/(x+y)为0.8以下(x/(x+y)≦0.8)，则能够更切实地提高对于铜层g2的表面的密接性。
再者，第二含氧硅层a2也可以是氧比率x及氮比率y在厚度方向上发生变化的倾斜层。在此情况下，第二含氧硅层a2的下表面(与栅极金属层接触的面)的组成(x，y)只要满足所述关系即可。
如图8的(b)所示，变形例2的栅极绝缘层5与变形例1的栅极绝缘层5的不同点在于：在第一含氧硅层a1与氮化硅层n之间，还包含中间层b，该中间层b由氮氧化硅形成。
通过在第一含氧硅层a1(折射率：例如1.4～1.5)及氮化硅层n(折射率：例如1.9～2.0)之间设置具有这些层的中间折射率的中间层b，界面反射减少。结果是能够更有效地抑制干扰色。
中间层b的组成并无特别限定。例如，也可以满足0.3≦x/(x+y)≦0.7的方式设定中间层b中的氧比率x及氮比率y。例如，也可以使x：y约为1：1的方式进行设定。再者，中间层b也可以是氧比率x及氮比率y在厚度方向上发生变化的倾斜层。
在变形例1、变形例2中，构成栅极绝缘层5的各层的厚度并无特别限定。
氮化硅层n优选比第一含氧硅层a1、第二含氧硅层a2及中间层b更厚。由此，能够进一步提高栅极绝缘层5的阻障性。氮化硅层n的厚度例如为100nm以上且为500nm以下。
第一含氧硅层a1的厚度例如也可为15nm以上，且不足氮化硅层n的厚度。若为15nm以上，则能够更切实地减少氧化物半导体层7的氧缺失。
第二含氧硅层a2的厚度例如也可为20nm以上，且不足氮化硅层n的厚度。若为20nm以上，则能够更切实地抑制杂质向铜层g2扩散。
中间层b的厚度并无特别限定，例如也可为100nm以上，且不足氮化硅层n的厚度。若为100nm以上，则可获得防透湿效果。
本实施方式中的栅极绝缘层5的层叠构造并不限定于图7～图9所例示的构造。栅极绝缘层5也可具有五层以上的层叠构造。例如，也可包含多个中间层b。或者，在第二含氧硅层a2与氮化硅层n之间，也可包含其他中间层。
＜TFT101的制造方法＞
以下，参照图2对TFT101的制造方法的一例进行说明。
首先，在基板1上形成包含栅极电极3及栅极总线GL的栅极金属层。
能够使用例如玻璃基板、硅基板、具有耐热性的塑料基板(树脂基板)等作为基板1。
以如下方式形成栅极金属层。首先，通过溅射法等，在基板(例如玻璃基板)1上依次形成Cu合金膜及Cu膜，由此，获得层叠金属膜。接着，对层叠金属膜进行湿式蚀刻。在湿式蚀刻中使用过氧化氢系蚀刻液(不包含氟化铵、酸性氟化铵)。由此，获得具有以铜合金层g1为下层，并以铜层g2为上层的层叠金属构造的栅极金属层。栅极金属层包含栅极电极3及栅极总线GL等。
再者，栅极金属层只要包含铜合金层g1及铜层g2即可，也可具有三层以上的层叠构造。例如，铜层g2上还可包括Cu合金层。但是，为了通过使用了过氧化氢系蚀刻液的湿式蚀刻进行图案化，栅极金属层优选不包含Ti层、W层或其合金等。
接着，以覆盖栅极金属层的方式形成栅极绝缘层5。栅极绝缘层5可通过CVD法等形成。
能够适当地使用氧化硅(SiO2)层、氮化硅(SiNz)层、氧化氮化硅(SiOxNy；x＞y)层、氮化氧化硅(SiNzOy；x＞y)层等作为栅极绝缘层5。这些层可通过众所周知的方法(例如CVD法、等离子CVD法等)形成。
栅极绝缘层5也可如参照图7所述，例如在基板侧(下层)形成氮化硅层、氮化氧化硅层等，以防止来自基板1的杂质等扩散，在其上方的层(上层)形成氧化硅层、氧化氮化硅层等，以确保绝缘性。此处，也可形成层叠膜，该层叠膜从基板1侧依次包含厚度为300nm的SiNz膜及厚度为50nm的SiO2膜(参照图7)。
或者，栅极绝缘层5也可如参照图8的(a)所述，形成层叠膜，该层叠膜依次包含作为第二含氧硅层a2的厚度为100nm的SiOxNy(例如x≧y)层、作为氮化硅层n的厚度为300nm的SiNz层、及作为第一含氧硅层a1的厚度为50nm的SiO2层。在使用等离子CVD法的情况下，能够通过调整原料气体(SiH4)与反应气体(NH3、N2及N2O)之间的流量比来控制SiOxNy层的组成。例如，也可以使x：y大致为1：1的流量比来形成SiOxNy层。再者，也可使流量比阶段性或连续地发生变化，以使x：y在SiOxNy层的厚度方向上发生变化。
或者，栅极绝缘层5也可如参照图8的(b)所述，形成层叠膜，该层叠膜依次包含作为第二含氧硅层a2的厚度为100nm的SiOxNy(例如x≧y)层、作为氮化硅层n的厚度为300nm的SiNz层、作为中间层b的厚度为100nm的SiOxNy(例如x：y＝约1：1)层、及作为第一含氧硅层a1的厚度为50nm的SiO2层。在使用等离子CVD法的情况下，能够通过调整原料气体及反应气体的流量比来控制成为第二含氧硅层a2及中间层b的SiOxNy层的组成。第二含氧硅层a2及中间层b的组成(x：y)可以相同，也可以不同。例如，也可以使x：y大致为1：1的流量比来形成SiOxNy层作为第二含氧硅层a2及中间层b。
接着，在栅极绝缘层5上，例如使用溅射法形成氧化物半导体膜(例如In-Ga-Zn-O系半导体膜)。氧化物半导体膜的厚度例如也可为30nm以上且为200nm以下。然后，也可对氧化物半导体膜进行退火处理。此处，在大气环境中，利用300℃以上、500℃以下的温度进行热处理。热处理时间例如为30分钟以上且为2小时以下。接着，使氧化物半导体膜图案化，获得氧化物半导体层7。
接着，形成包含源极电极8及漏极电极9、源极总线SL的源极金属层。
源极金属层可具有单层构造，也可具有层叠构造。此处，从氧化物半导体层7侧依次形成Ti膜(厚度：30nm)及Cu膜(厚度：300nm)，并使获得的层叠膜图案化，由此，获得源极金属层。也可在使用过氧化氢系蚀刻液，通过湿式蚀刻使上层的Cu膜图案化后，通过干式蚀刻使下层的Ti膜图案化。
再者，能够适当地使用例如铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金、或者其金属氮化物作为源极金属层的材料。然后，也可对氧化物半导体层7的沟道区域进行氧化处理例如使用了N2O气体的等离子处理。由此获得TFT101。
其次，以与TFT101的沟道区域接触的方式形成无机绝缘层11。无机绝缘层11例如也可以是氧化硅(SiO2)膜、氮化硅(SiNz)膜、氧化氮化硅(SiOxNy；x＞y)膜、氮化氧化硅(SiNzOy；x＞y)膜等。此处，通过CVD法形成厚度例如为300nm的SiO2层作为无机绝缘层。无机绝缘层的形成温度例如也可为200℃以上且为450℃以下。虽未图示，但也可在无机绝缘层11上形成有机绝缘层。例如也可形成厚度为2000nm的正型感光性树脂膜作为有机绝缘层。
在层间绝缘层13上，设置成为共用电极CE的下部透明电极15、电介质层17、及成为像素电极PE的上部透明电极19。像素电极PE及共用电极CE也可分别由例如ITO(铟锡氧化物)膜、In-Zn-O系半导体(铟锌氧化物)膜、ZnO膜(氧化锌膜)等形成。像素电极PE及共用电极CE的厚度也可分别例如为50nm以上且为200nm以下。电介质层17例如也可以是氮化硅(SiNz)膜、氧化硅(SiOx)膜、氧化氮化硅(SiOxNy；x＞y)膜、氮化氧化硅(SiNzOy；x＞y)膜等。电介质层17的厚度例如也可为70nm以上且为300nm以下。
(第二实施方式)
图9的(a)及图9的(b)分别是例示第二实施方式的有源矩阵基板的剖视图。
在本实施方式的有源矩阵基板中，栅极绝缘层5包含与氧化物半导体层7直接接触的第一含氧硅层a1、与铜层g2的上表面直接接触的第二含氧硅层a2、及位于第一含氧硅层a1与第二含氧硅层a2之间的氮化硅层n。栅极绝缘层5如图9的(b)所例示，在氮化硅层n与第一含氧硅层a1之间，还可包含氮氧化硅层(中间层)b。各层的具体的材料及厚度与参照图8的(a)及图8的(b)所述的材料及厚度相同，因此省略说明。
在本实施方式中，栅极金属层只要包含Cu层即可。如图所示，也可具有如下层叠构造，该层叠构造以铜层g2为上层，并以可具有高密接性的金属层(例如铜合金层、Ti层或Mo层)m1为最下层。成为栅极金属层的最下层的金属层m1也可以是包含Cu与至少一个添加金属元素的铜合金层。添加金属元素的种类及添加量并无特别限定。即，也可使用具有与所述实施方式中的铜合金层g1不同的组成的铜合金层作为金属层m1。另外，成为栅极金属层的最下层的金属层m1也可以是Ti层或Mo层。再者，栅极金属层也可以是单层的Cu层。
根据本实施方式，通过设置第二含氧硅层a2作为栅极绝缘层5的最下层，能够减少杂质从栅极绝缘层5向铜层g2扩散，因此，无论金属层m1的材料如何，均能够抑制由杂质扩散引起的栅极金属层的薄层电阻的上升及薄层电阻的不均。
(实施例及比较例)
＜栅极金属层的薄层电阻的评价＞
制作实施例1、实施例2及比较例的有源矩阵基板，对栅极金属层的薄层电阻进行比较。
·实施例1的有源矩阵基板的制作方法
首先，在玻璃基板(厚度：0.7mm)上形成具有Cu/Cu合金层叠金属构造的栅极金属层。
接着，以覆盖栅极金属层的方式，形成包含第二含氧硅层a2、氮化硅层n及第一含氧硅层a1的栅极绝缘层。在实施例1中，在栅极金属层上依次形成作为第二含氧硅层a2的氮氧化硅层(厚度：100nm)、氮化硅层n(厚度：300nm)、及作为第一含氧硅层a1的氧化硅层(厚度：50nm)。使用等离子CVD法来形成这些膜。形成氮氧化硅(SiOxNy)膜时，以使x：y大致为1：1的方式，设定原料气体(SiH4)与反应气体(NH3、N2及N2O)之间的流量比。
接着，通过形成包含源极及漏极电极的源极金属层以及像素TFT，各制作5个样本基板A1～样本基板C1。
·实施例2的有源矩阵基板的制作方法
在实施例2中，形成包含氮化硅层n及第一含氧硅层a1且不包含第二含氧硅层a2的栅极绝缘层。具体来说，在栅极金属层上依次形成氮化硅层n(厚度：400nm)、及作为第一含氧硅层a1的氧化硅层(厚度：50nm)。与实施例1同样地使用等离子CVD法来形成这些膜。除了栅极绝缘层以外，利用与实施例1相同的方法，各制作5个样本基板A2、样本基板C2。
·比较例的有源矩阵基板的制造方法
比较例的有源矩阵基板除了使用具有Cu/Ti层叠金属构造的栅极金属层的方面以外，利用与实施例2相同的方法制作样本基板D。
将各样本基板的栅极金属层及栅极绝缘层的厚度及组成表示于表1。
[表1]
接着，对各样本基板中的栅极金属层的薄层电阻(平均值)进行测定。将结果表示于图3。
根据图3所示的结果，已确认通过将栅极金属层的下层的材料从Ti改为Cu-Al合金，能够减小薄层电阻。以如下方式研究其理由。
当栅极金属层的下层为Ti层时(样本基板D)，受到TFT工序中的热的影响，Ti扩散至上层的Cu层。结果是Cu层的电阻升高，栅极金属层的薄层电阻升高。相对于此，具有Cu/Cu合金层叠金属构造的栅极金属层(样本基板A1～样本基板C1、样本基板A2、样本基板C2)抑制了由TFT工序引起的Cu层的高电阻化。认为原因在于：Cu合金层中所含的Al的含有量少(此处为3at％)，因此，即使Al的一部分扩散至Cu层，Cu层的电阻也不会像样本基板D那样升高。
已知例如当栅极金属层的厚度为550nm时，具有Cu/Cu合金层叠金属构造的栅极金属层的薄层电阻变为0.04Ω/□，其减小至具有Cu/Ti层叠金属构造的栅极金属层的薄层电阻的1/2左右。
另外，根据图3，也已知一般来说，栅极金属层(特别是Cu层)越厚，则能够使栅极金属层的薄层电阻越低。但是，若栅极金属层变得过厚，则有时基板会发生翘曲。若基板发生翘曲，则在制造工序中，玻璃基板的边缘会离开搬送装置的平台，因此，会产生搬送不良，量产性有可能会下降。作为一例，在使用厚度为0.7mm的玻璃基板的情况下，通过将栅极金属层的厚度例如抑制为560nm以下(优选为550nm以下)，能够抑制由翘曲引起的量产性的下降。另一方面，例如，对于具有8K解析度的液晶显示面板，写入时间Tg缩短至2μs左右，需要将栅极的时间常数例如抑制为2μs以下。因此，优选将栅极金属层的薄层电阻减小至例如0.05Ω/□以下(参照图6)。根据本实施方式，如图3所示，可抑制栅极金属层的厚度(例如抑制为550nm以下)而抑制基板的翘曲，并且可将栅极金属层的薄层电阻减小至0.05Ω/□以下。
而且，根据图3所示的结果，已知设置了氮氧化硅(SiOxNy)层作为栅极绝缘层的最下层的样本基板A1～样本基板C1与栅极绝缘层的最下层为氮化硅(SiNz)层的样本基板A2、样本基板C2相比，栅极金属层的薄层电阻进一步减小，且薄层电阻的不均也受到抑制。认为原因在于：从栅极绝缘层向栅极金属层的杂质的扩散受到抑制，结果是由杂质扩散引起的Cu层的电阻的增加受到抑制。另外，根据图3，也已确认Cu层越薄，则此种效果越显著。
＜栅极金属层的Cu合金层的密接性的评价＞
·Cu合金层的厚度与密接性之间的关系
使用JIS K5600中规定的划格法，调查Cu合金膜的厚度与密接性之间的关系。
具体来说，首先，在玻璃基板表面依次堆积Cu合金膜及Cu膜，形成层叠金属膜。使用Cu-Mg-Al合金膜(Mg：2at％，Al：3at％)作为Cu合金膜。另外，使Cu膜的厚度固定(500nm)，并改变Cu合金膜的厚度而制作多个评价用样本。
其次，对于各评价用样本，在层叠金属膜上，呈网格状地形成划痕，切割成10×10的100个方格的网格。接着，实施胶带测试。在剥离胶带后，对于面内的9个点，将层叠金属膜的剥离状态分类为6个阶段的等级(剥落等级)。将剥落等级Lv0～剥落等级Lv6的分类(依照划格法中的6个阶段的分类)表示于表2，将密接性的评价结果表示于表3。
[表2]
剥落等级 Cu合金膜的剥离状态
Lv0 无剥落
Lv1 剥落5％以下
Lv2 剥落超过5％且为15％以下
Lv3 剥落超过15％且为35％以下
Lv4 剥落超过35％且为65％以下
Lv5 剥落超过65％
[表3]
根据表3所示的结果，已确认若Cu合金膜的厚度为30nm以上，优选为35nm以上，则能够充分地确保与基板表面之间的密接性。
再者，可确保密接性的Cu合金膜的厚度的下限值会根据基底表面的材料而改变。此处，当虽在玻璃基板表面直接形成了层叠金属膜，但在玻璃基板与层叠金属膜之间形成了基底绝缘膜时，也可使Cu合金膜进一步变薄。
·Cu合金层中的Al的含有量与Cu合金层的密接性之间的关系使用所述划格法来调查Cu合金膜中的Al的含有量与密接性之间的关系。
具体来说，在玻璃基板表面形成Cu合金膜及Cu膜，获得层叠金属膜。此处，改变Cu合金膜(Cu-Mg-Al合金膜)的组成而制作多个评价用样本。将Cu膜的厚度设为500nm，将Cu合金膜的厚度设为45nm。再者，为了进行比较，也制作未形成Cu合金膜而在基板表面直接形成了Cu膜(厚度：500nm)的评价用样本。
其次，通过与所述相同的胶带测试，在各评价用基板的面内9个点处，对层叠金属膜的密接性(剥落等级)进行评价。将评价结果表示于表4。
[表4]
根据表4所示的结果，已确认由Cu合金形成的Cu合金膜与Cu膜相比，对于基板表面的密接性更高，该Cu合金包含Al。另外，已知若Al的组成比为2at％以上，则能够确保高密接性。
＜玻璃基板的蚀刻量及栅极金属层的剖面形状＞
制作实施例及比较例的观察用基板，并观察栅极金属层及玻璃基板的剖面形状。
在玻璃基板表面直接形成Cu合金膜(厚度：45nm)及Cu膜(厚度：500nm)，获得层叠金属膜。此处，形成Cu-Mg-Al合金膜(Mg：2at％，Al：3at％)作为Cu合金膜。接着，使用过氧化氢系蚀刻液(不包含氟化铵及酸性氟化铵)使层叠金属膜图案化，获得栅极金属层。接着，进行规定的TFT工序，制作实施例的观察用基板。
另外，为了进行比较，除了形成Ti膜(厚度：25nm)及Cu膜(厚度：500nm)作为层叠金属膜以外，以及除了使用不含有氟化铵的蚀刻液来使层叠金属膜图案化以外，使用与实施例相同的材料，利用相同的方法来制作比较例的观察用基板。
然后，观察实施例及比较例的观察用基板的剖面，并调查栅极金属层的剖面形状及玻璃基板的蚀刻量。
图4的(a)是表示实施例的观察用基板的剖视SEM图像的图，且是基板(玻璃基板)1与栅极电极3及栅极绝缘层5之间的界面附近的放大图。根据该图，对于实施例，已确认在层叠金属膜的图案化工序中，玻璃基板的表面几乎未受到蚀刻。
图4的(b)是表示比较例的观察用基板的剖视SEM图像的图，且是基板(玻璃基板)1与栅极电极3及栅极绝缘层5之间的界面附近的放大图。根据该图，对于比较例，已知在层叠金属膜的图案化工序中，玻璃基板的表面部分沿着栅极金属层的图案受到蚀刻。对玻璃基板的蚀刻量(受到蚀刻的部分的厚度)dx进行测定后，该蚀刻量dx为35nm。若玻璃基板受到蚀刻，则如上所述，会导致玻璃基板的强度下降，并使有源矩阵基板的可靠性下降。
＜光透射率＞
分别制作包括Cu/Cu合金层叠金属构造的栅极金属层的实施例的液晶面板、及包括Cu/Ti层叠金属构造的栅极金属层的比较例的液晶面板，对可见光的透射率进行比较。在实施例中，将Cu合金层的厚度设为45nm，将Cu层的厚度设为500nm。使用Cu-Mg-Al合金层(Mg：2at％，Al：3at％)作为Cu合金层。在比较例中，将Ti层的厚度设为350nm，将Cu层的厚度设为500nm。
接着，对实施例及比较例的液晶面板相对于可见光的透射率进行测定。在基板上的8个部位测定透射率。
将结果表示于图5。图5的纵轴所示的“透射率比”是将比较例的有源矩阵基板的平均透射率设为0.500时的透射率比。
根据该测定结果，已知实施例的液晶面板的平均透射率比为0.507，较比较例升高了1.4％左右。认为原因在于：若设置Cu合金层作为栅极金属层的下层，则射入至栅极金属层的下表面(Cu合金层的下表面)的背光源光会被反射而用于(再次用于)显示。相对于此，在比较例中，使用了反射率比Cu合金层更低的Ti层作为栅极金属层的下层，因此，射入至栅极金属层的下表面(Ti层的下表面)的背光源光中的再次被利用的光的比例小于实施例。因此，认为透射率低于实施例。
(关于TFT构造及氧化物半导体)
TFT构造并不限定于图2所例示的构造。例如，图2所示的TFT101具有源极及漏极电极与半导体层的上表面接触的顶部接触构造，但也可具有源极及漏极电极与半导体层的下表面接触的底部接触构造。
另外，图2所示的TFT101具有沟道蚀刻构造，但也可具有蚀刻停止构造。“沟道蚀刻型的TFT”在沟道区域上未形成蚀刻停止层，源极及漏极电极的沟道侧的端部下表面以与氧化物半导体层的上表面接触的方式配置。覆盖TFT的钝化膜与半导体层的沟道区域直接接触。另一方面，“蚀刻停止型TFT”在沟道区域上形成有蚀刻停止层。源极及漏极电极的沟道侧的端部下表面例如位于蚀刻停止层上。例如形成覆盖氧化物半导体层中的成为沟道区域的部分的蚀刻停止层后，在氧化物半导体层及蚀刻停止层上形成用于源极、漏极电极的导电膜，并将源极、漏极分离，由此，形成蚀刻停止型TFT。
＜氧化物半导体＞
氧化物半导体层7中所含的氧化物半导体可以是非晶氧化物半导体，也可以是具有晶态部分的晶态氧化物半导体。晶态氧化物半导体可列举多晶氧化物半导体、微晶氧化物半导体、c轴与层面大致垂直地取向的晶态氧化物半导体等。
氧化物半导体层7也可具有两层以上的层叠构造。在氧化物半导体层7具有层叠构造的情况下，氧化物半导体层7也可包含非晶态氧化物半导体层与晶态氧化物半导体层。或者，也可包含晶体构造不同的多个晶态氧化物半导体层。另外，还可包含多个非晶态氧化物半导体层。在氧化物半导体层7具有包含上层与下层的双层构造的情况下，上层中所含的氧化物半导体的能隙优选大于下层中所含的氧化物半导体的能隙。但是，在这些层的能隙之差较小的情况下，下层的氧化物半导体的能隙也可大于上层的氧化物半导体的能隙。
非晶态氧化物半导体及所述各晶态氧化物半导体的材料、构造、成膜方法、具有层叠构造的氧化物半导体层的结构等例如已记载于日本专利特开2014-007399号公报。将日本专利特开2014-007399号公报的全部公开内容引用于本说明书作为参考。
氧化物半导体层7例如也可包含In、Ga及Zn中的至少一种金属元素。在本实施方式中，氧化物半导体层7例如包含In-Ga-Zn-O系半导体(例如氧化铟镓锌)。此处，In-Ga-Zn-O系半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，In、Ga及Zn的比例(组成比)并无特别限定，例如包含In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。此种氧化物半导体层7可由包含In-Ga-Zn-O系半导体的氧化物半导体膜形成。
In-Ga-Zn-O系半导体可以是非晶态，也可以是晶态。晶态In-Ga-Zn-O系半导体优选为c轴与层面大致垂直地取向的晶态In-Ga-Zn-O系半导体。
再者，晶态In-Ga-Zn-O系半导体的晶体构造例如已公开于所述日本专利特开2014-007399号公报、日本专利特开2012-134475号公报、日本专利特开2014-209727号公报等。将日本专利特开2012-134475号公报及日本专利特开2014-209727号公报的全部公开内容引用于本说明书作为参考。具有In-Ga-Zn-O系半导体层的TFT具有高迁移率(超过a-SiTFT20倍)及低泄漏电流(不足a-SiTFT的百分之一)，因此，可适当地用作驱动TFT(例如在包含多个像素的显示区域的周边，设置在与显示区域相同的基板上的驱动电路中所含的TFT)及像素TFT(设置于像素的TFT)。
氧化物半导体层7也可包含其他氧化物半导体来代替In-Ga-Zn-O系半导体。例如也可包含In-Sn-Zn-O系半导体(例如IbO3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体是In(铟)、Sn(锡)及Zn(锌)的三元系氧化物。或者，氧化物半导体层7也可包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体、Al-Ga-Zn-O系半导体、Ga-Zn-O系半导体、In-Ga-Zn-Sn-O系半导体等。
所述实施方式可适当地适用于使用了氧化物半导体TFT的有源矩阵基板。有源矩阵基板可用于液晶显示装置、有机电致发光(Electroluminescence，EL)显示装置、无机EL显示装置等各种显示装置、及包括显示装置的电子设备等。在有源矩阵基板中，氧化物半导体TFT不仅能够用作设置于各像素的开关元件，而且还能够用作驱动器等周边电路的电路用元件(集成化)。在此种情况下，本发明中的氧化物半导体TFT使用了具有高迁移率(例如10cm2/Vs以上)的氧化物半导体层作为活性层，因此，也可适当地用作电路用元件。
产业上的可利用性
本发明的实施方式可广泛地适用于包括氧化物半导体TFT的各种半导体装置。例如也适用于有源矩阵基板等电路基板、液晶显示装置、有机电致发光(EL)显示装置及无机电致发光显示装置、微机电系统(Micro-Electro-Mechanical System，MEMS)显示装置等显示装置、图像传感器装置等拍摄装置、图像输入装置、指纹读取装置、半导体存储器等各种电子装置。
附图标记说明
1 基板
3 栅极电极
5 栅极绝缘层
7 氧化物半导体层
8 源极电极
9 漏极电极
11 无机绝缘层
12 有机绝缘层
13 层间绝缘层
15 下部透明电极
17 电介质层
19 上部透明电极
g1 铜合金层
g2 铜层
a1、a2 含氧硅层
n 氮化硅层
b 中间层
m1 金属层
101 TFT
1000 有源矩阵基板
DR 显示区域
FR 非显示区域
GL 栅极总线
SL 源极总线
PE 像素电极
Pix 像素区域

Claims (20)

1.一种有源矩阵基板，其是具有多个像素区域的有源矩阵基板，所述有源矩阵基板的特征在于，包括：
基板；
栅极金属层，其由所述基板支撑，且包含多条源极总线的源极金属层及包含多条栅极总线；以及
薄膜晶体管及像素电极，其配置于所述多个像素区域中的每一个，
所述薄膜晶体管包括：栅极电极、覆盖所述栅极电极的栅极绝缘层、配置在所述栅极绝缘层上的氧化物半导体层、电连接于所述氧化物半导体层的源极电极及漏极电极，所述栅极电极形成在所述栅极金属层内，且电连接于所述多条栅极总线中的对应的一条栅极总线，所述源极电极电连接于所述多条源极总线中的对应的一条源极总线，所述漏极电极与所述像素电极电连接，
所述栅极金属层包括包含铜合金层与铜层的层叠构造，所述铜合金层是所述栅极金属层的最下层，所述铜层配置在所述铜合金层上，
所述铜合金层由包含Cu与至少一个添加金属元素的铜合金形成，所述至少一个添加金属元素包含Al，所述铜合金中的Al的含有量为2at％以上且为8at％以下。
2.根据权利要求1所述的有源矩阵基板，其特征在于：
所述至少一个添加金属元素还包含Mg。
3.根据权利要求1或2所述的有源矩阵基板，其特征在于：
所述铜合金中的Mg的含有量为1at％以上且为3at％以下。
4.根据权利要求1至3中任一项所述的有源矩阵基板，其特征在于：
所述铜合金中的Cu的含有量为80at％以上。
5.根据权利要求1至4中任一项所述的有源矩阵基板，其特征在于：
所述至少一个添加金属元素不包含P。
6.根据权利要求1至5中任一项所述的有源矩阵基板，其特征在于：
所述栅极绝缘层包含与所述铜层的上表面直接接触的含氧硅层，所述含氧硅层是氧化硅层或氮氧化硅层。
7.根据权利要求6所述的有源矩阵基板，其特征在于：
所述含氧硅层是由SiOxNy(2＞x＞0，4/3＞y＞0)表示的氮氧化硅层，x及y满足0.4≦x/(x+y)＜1。
8.根据权利要求7所述的有源矩阵基板，其特征在于：
所述x及所述y满足x≧y。
9.根据权利要求6至8中任一项所述的有源矩阵基板，其特征在于：
所述栅极绝缘层包括层叠构造，所述层叠构造包含所述含氧硅层、与所述氧化物半导体层直接接触的其他含氧硅层、及位于所述含氧硅层与所述其他含氧硅层之间的氮化硅层，
所述其他含氧硅层是氧化硅层或氮氧化硅层。
10.根据权利要求9所述的有源矩阵基板，其特征在于：
所述其他含氧硅层是氧化硅层，
所述栅极绝缘层在所述其他含氧硅层与所述氮化硅层之间，还包含中间层，所述中间层由氮氧化硅形成。
11.根据权利要求1至10中任一项所述的有源矩阵基板，其特征在于：
所述铜合金层的厚度小于所述铜层的厚度。
12.根据权利要求1至11中任一项所述的有源矩阵基板，其特征在于：
所述铜合金层的厚度为30nm以上。
13.根据权利要求1至12中任一项所述的有源矩阵基板，其特征在于：
所述栅极金属层的整体厚度为550nm以下，所述栅极金属层的薄层电阻为0.05Ω/□以下。
14.根据权利要求1至13中任一项所述的有源矩阵基板，其特征在于：
所述基板是玻璃基板，所述铜合金层与所述玻璃基板的表面直接接触。
15.一种有源矩阵基板，其是具有多个像素区域的有源矩阵基板，所述有源矩阵基板的特征在于，包括：
基板；
栅极金属层，其由所述基板支撑，且包含多条源极总线的源极金属层及包含多条栅极总线；以及
薄膜晶体管及像素电极，其配置于所述多个像素区域中的每一个，
所述薄膜晶体管包括：栅极电极、覆盖所述栅极电极的栅极绝缘层、配置在所述栅极绝缘层上的氧化物半导体层、电连接于所述氧化物半导体层的源极电极及漏极电极，所述栅极电极形成在所述栅极金属层内，且电连接于所述多条栅极总线中的对应的一条栅极总线，所述源极电极电连接于所述多条源极总线中的对应的一条源极总线，所述漏极电极与所述像素电极电连接，
所述栅极金属层包含与所述栅极绝缘层直接接触的铜层，
所述栅极绝缘层包括层叠构造，所述层叠构造包含与所述氧化物半导体层直接接触的第一含氧硅层、与所述铜层的上表面直接接触的第二含氧硅层、及位于所述第一含氧硅层与所述第二含氧硅层之间的氮化硅层，
所述第一含氧硅层及所述第二含氧硅层是氧化硅层或氮氧化硅层。
16.根据权利要求15所述的有源矩阵基板，其特征在于：
所述第二含氧硅层是由SiOxNy(2＞x＞0，4/3＞y＞0)表示的氮氧化硅层，x及y满足0.4≦x/(x+y)＜1。
17.根据权利要求16所述的有源矩阵基板，其特征在于：
所述x及所述y满足x≧y。
18.根据权利要求15至17中任一项所述的有源矩阵基板，其特征在于：
所述第一含氧硅层是氧化硅层。
19.根据权利要求18所述的有源矩阵基板，其特征在于：
在所述第一含氧硅层与所述氮化硅层之间，还包含中间层，所述中间层由氮氧化硅形成。
20.根据权利要求1至19中任一项所述的有源矩阵基板，其特征在于：
所述氧化物半导体层包含In、Ga及Zn。
CN201910210031.2A 2018-03-20 2019-03-19 有源矩阵基板 Pending CN110310960A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018052824 2018-03-20
JP2018-052824 2018-03-20
JP2018174678A JP6706653B2 (ja) 2018-03-20 2018-09-19 アクティブマトリクス基板
JP2018-174678 2018-09-19

Publications (1)

Publication Number Publication Date
CN110310960A true CN110310960A (zh) 2019-10-08

Family

ID=68066335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910210031.2A Pending CN110310960A (zh) 2018-03-20 2019-03-19 有源矩阵基板

Country Status (2)

Country Link
JP (1) JP6706653B2 (zh)
CN (1) CN110310960A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112635496A (zh) * 2021-01-07 2021-04-09 Tcl华星光电技术有限公司 阵列基板及其制备方法、显示面板

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166757A (ja) * 2003-11-28 2005-06-23 Advanced Lcd Technologies Development Center Co Ltd 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
US20060110871A1 (en) * 2004-11-22 2006-05-25 Au Optronics Corp. Methods for fabricating thin film transistors
JP2008066678A (ja) * 2006-09-11 2008-03-21 Samsung Electronics Co Ltd 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
US20080105926A1 (en) * 2006-11-06 2008-05-08 Chunghwa Picture Tubes, Ltd. Thin film transistor and fabrication method thereof
US20110032467A1 (en) * 2004-08-31 2011-02-10 Tohoku University Copper alloy and liquid-crystal display device
JP2011192679A (ja) * 2010-03-11 2011-09-29 Hitachi Displays Ltd 表示装置及びその製造方法
CN103003860A (zh) * 2010-07-21 2013-03-27 株式会社神户制钢所 显示装置用Cu合金膜和显示装置
US20130285044A1 (en) * 2012-04-28 2013-10-31 Boe Technology Group Co., Ltd. Display device, array substrate, and thin film transistor
US20140145184A1 (en) * 2011-07-08 2014-05-29 Sharp Kabushiki Kaisha Thin film transistor substrate and method for producing same
CN107636841A (zh) * 2015-06-05 2018-01-26 夏普株式会社 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4667051B2 (ja) * 2004-01-29 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5541651B2 (ja) * 2008-10-24 2014-07-09 三菱マテリアル株式会社 薄膜トランジスター用配線膜形成用スパッタリングターゲット
KR20170085148A (ko) * 2009-10-09 2017-07-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9103724B2 (en) * 2010-11-30 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising photosensor comprising oxide semiconductor, method for driving the semiconductor device, method for driving the photosensor, and electronic device
WO2012102181A1 (en) * 2011-01-27 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2017123427A (ja) * 2016-01-08 2017-07-13 株式会社ジャパンディスプレイ 薄膜トランジスタ

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166757A (ja) * 2003-11-28 2005-06-23 Advanced Lcd Technologies Development Center Co Ltd 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
US20110032467A1 (en) * 2004-08-31 2011-02-10 Tohoku University Copper alloy and liquid-crystal display device
US20060110871A1 (en) * 2004-11-22 2006-05-25 Au Optronics Corp. Methods for fabricating thin film transistors
JP2008066678A (ja) * 2006-09-11 2008-03-21 Samsung Electronics Co Ltd 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
US20080105926A1 (en) * 2006-11-06 2008-05-08 Chunghwa Picture Tubes, Ltd. Thin film transistor and fabrication method thereof
JP2011192679A (ja) * 2010-03-11 2011-09-29 Hitachi Displays Ltd 表示装置及びその製造方法
CN103003860A (zh) * 2010-07-21 2013-03-27 株式会社神户制钢所 显示装置用Cu合金膜和显示装置
US20140145184A1 (en) * 2011-07-08 2014-05-29 Sharp Kabushiki Kaisha Thin film transistor substrate and method for producing same
US20130285044A1 (en) * 2012-04-28 2013-10-31 Boe Technology Group Co., Ltd. Display device, array substrate, and thin film transistor
CN107636841A (zh) * 2015-06-05 2018-01-26 夏普株式会社 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112635496A (zh) * 2021-01-07 2021-04-09 Tcl华星光电技术有限公司 阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
JP2019165192A (ja) 2019-09-26
JP6706653B2 (ja) 2020-06-10

Similar Documents

Publication Publication Date Title
JP7285302B2 (ja) 半導体装置
US7956947B2 (en) Thin film transistor array substrate having improved electrical characteristics and method of manufacturing the same
KR101489652B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN104685635B (zh) 半导体装置
CN104508808B (zh) 半导体装置及其制造方法
US10297694B2 (en) Semiconductor device and method for manufacturing same
CN106972027B (zh) 薄膜晶体管阵列基板的制造方法
KR101542840B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
CN101097948A (zh) 透明导电膜、半导体器件以及有源矩阵型显示装置
KR20080106900A (ko) 반사형 ｔｆｔ 기판 및 반사형 ｔｆｔ 기판의 제조 방법
KR100812954B1 (ko) 은 박막에 의하여 보호된 구리 배선 또는 구리 전극 및상기 전극 또는 배선을 갖는 액정 표시장치
JP2004273614A (ja) 半導体装置およびその製造方法
US10340392B2 (en) Semiconductor device including mark portion and production method for same
CN110246900B (zh) 半导体装置及其制造方法
US9508544B2 (en) Semiconductor device and method for manufacturing same
US10283645B2 (en) Semiconductor device and method for manufacturing same
JP2019091794A (ja) 半導体装置
US20200243568A1 (en) Active matrix substrate and method for producing same
WO2013105473A1 (ja) 半導体装置、表示装置および半導体装置の製造方法
CN101908478B (zh) 铜电极结构的制造方法及其应用
EP3480853A1 (en) Method for manufacturing thin-film transistor and thin-film transistor
CN110310960A (zh) 有源矩阵基板
KR20100075058A (ko) 박막 트랜지스터 기판 및 그 제조 방법
US11791345B2 (en) Active matrix substrate and method for manufacturing same
US10756116B2 (en) Active matrix substrate having thin film transistors that each include copper gate electrode and oxide semiconductor layer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191008

RJ01 Rejection of invention patent application after publication