CN101097948A - 透明导电膜、半导体器件以及有源矩阵型显示装置 - Google Patents

透明导电膜、半导体器件以及有源矩阵型显示装置 Download PDF

Info

Publication number
CN101097948A
CN101097948A CNA2007101273311A CN200710127331A CN101097948A CN 101097948 A CN101097948 A CN 101097948A CN A2007101273311 A CNA2007101273311 A CN A2007101273311A CN 200710127331 A CN200710127331 A CN 200710127331A CN 101097948 A CN101097948 A CN 101097948A
Authority
CN
China
Prior art keywords
film
itzo
electrode
boundary layer
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101273311A
Other languages
English (en)
Inventor
井上和式
石贺展昭
长山显祐
竹口彻
河濑和雅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN101097948A publication Critical patent/CN101097948A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/10—Screens on or from which an image or pattern is formed, picked up, converted or stored
    • H01J29/18—Luminescent screens
    • H01J29/28—Luminescent screens with protective, conductive or reflective layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/828—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80524—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physical Vapour Deposition (AREA)
  • Conductive Materials (AREA)
  • Non-Insulated Conductors (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种能够使由Al或者Al合金膜形成的电极或布线与透明电极层直接接触、且可靠性、生产率优越的半导体器件。本发明的透明导电膜是实质上由In2O3、SnO2以及ZnO构成的透明导电膜，摩尔比In/(In+Sn+Zn)为0.65～0.8，且摩尔比Sn/Zn为1以下。该透明导电膜具有与由Al或者Al合金膜形成的电极或布线良好的接触特性。另外，具有该透明导电膜和由Al或者Al合金膜形成的电极或布线的半导体器件可靠性、生产率优越。

Description

透明导电膜、半导体器件以及有源矩阵型显示装置
技术领域
本发明涉及透明导电膜、半导体器件以及有源矩阵型显示装置。
背景技术
近年来，在半导体器件之中也显示图像的显示器件的领域中，以节省能量、节省空间为特点的液晶显示装置、场致发光(EL：electroluminescence)显示装置等平板显示装置迅速地普及而取代以往的CRT。在这些显示器件中，广泛采用有源矩阵型的TFT阵列衬底，其在衬底上设置有多个电极或布线以及元件，具体地说，呈阵列状地设置有扫描布线或信号布线、具有栅电极和源、漏电极的薄膜晶体管(TFT)等开关元件，对各像素施加与电极独立的影像信号。
在专利文献1中公开了在液晶显示装置中所使用的有源矩阵型TFT阵列衬底。在该有源矩阵型TFT阵列衬底中，设置有形成电极或布线的金属膜以及形成像素电极或影像信号的输入输出端子部的透明电极层。在该透明电极层中采用ITO、IZO等。通常，设置将该金属膜和透明电极电连接的多个连接部。
另外，伴随着液晶显示装置的大型化或高精细化，而出现了由扫描布线或信号布线的长大化、布线宽度狭窄等引起的信号延迟的问题。为了防止这些问题，要求在电极、布线材料中使用像Al这样低电阻的材料。但是，在使用Al膜的情况下，不能获得和由ITO、IZO等构成的透明电极层的良好的电接触特性。因此，通常采用这样的方法，即，如专利文献2所公开的那样，在Al膜和透明电极层的连接部上形成Ti、Cr、Mo等高熔点金属膜，经由该高熔点金属膜而获得Al膜和透明电极层间的良好的电接触特性。
进而，还有这样的显示装置，即，作为用于使光反射来显示图像的反射电极，使用由Al或者Al合金膜构成的像素电极。例如，在反射型液晶显示装置中，为了与由ITO膜构成的对置电极的基准电位相适宜，在兼作反射电极的、由Al或者Al合金膜构成的像素电极上，形成有ITO膜或IZO膜(参照专利文献3)。在有机EL显示装置中，为了提高从阳极像素电极朝向有机EL发光元件的电荷注入的效率，在兼作反射板的、由Al或者Al合金膜构成的阳极像素电极上，形成功函数值较高的ITO膜或IZO膜。在这些显示装置的情况下，为了利用Al或者Al合金膜的较高的光反射率，需要在Al或者Al合金膜上直接形成ITO膜或IZO膜。
专利文献1：特开平10-268353号公报
专利文献2：特开2000-77666号公报
专利文献3：特开2004-294804号公报
但是，如专利文献2那样，在层叠Al和高熔点金属而形成的情况下，根据高熔点金属膜的种类，在用于构图的刻蚀步骤中，因在刻蚀液中的腐蚀电位的差，而存在层叠布线图形的端部变为倒锥形形状或者房檐形状的情况，从而产生形成在上层上的膜的覆盖性不良的问题。
另外，通常，在Al或者Al合金膜上直接形成的ITO膜是多晶。由于多晶ITO化学性稳定，所以，使用王水类的强酸性药液进行构图。但是，在使用这种强酸性药液的情况下，存在甚至下层的Al或者Al合金膜也被刻蚀的问题。另一方面，为了防止该问题，也有使用弱酸性药液的方法。此时，ITO膜为非晶质。通过在Ar中混合有H2O或者H2的气体中的溅射法形成非晶质ITO膜。但是，当混合H2O或者H2时，在溅射中产生灰尘并作为异物混入到ITO膜中，因此存在生产效率下降的问题。另外，非晶质ITO膜在约150℃的加热下进行结晶，因而在光刻工艺的抗蚀剂构图中的二次加热(postbake)步骤(通常为140～160℃)中部分地结晶。该ITO结晶颗类成为刻蚀残渣，从而存在生产率下降的问题。
另一方面，在Al或者Al合金膜上直接形成的IZO膜为非晶质。非晶质IZO膜通过未混合H2O或者H2而仅使用了Ar气的溅射法来形成，从而不会产生上述粉尘的问题。另外，由于二次加热步骤后也不会结晶，所以，不会产生上述刻蚀残渣的问题。但是，相反地由于IZO膜难以结晶，所以，耐酸性差。形成IZO膜图形后，在存在由酸性药液进行的刻蚀或清洗步骤的情况下，有可能被腐蚀，可靠性差，所以，存在显著地限制IZO膜应用于装置的问题。
发明内容
本发明是为解决上述问题而提出的，其目的在于提供一种能够使由Al或者Al合金膜形成的电极或布线与透明电极层直接接触且可靠性、生产率优越的半导体器件。
本发明的透明导电膜是实质上由In2O3、SnO2、ZnO构成的透明导电膜，其中，摩尔比In/(In+Sn+Zn)为0.65～0.8，且摩尔比Sn/Zn为1以下。
根据本发明，可提供一种能够使由Al或者Al合金膜形成的电极或布线与透明电极层直接接触且生产率优越的半导体器件。
附图说明
图1是表示本实施方式1的有源矩阵型TFT阵列衬底的平面图。
图2是表示本实施方式1的有源矩阵型TFT阵列衬底的剖面图。
图3是表示本实施方式1的有源矩阵型TFT阵列衬底的剖面图。
图4是表示本实施方式1的ITZO/Al-Mo合金层叠膜的利用X射线光电子分光分析得到的深度方向分布图的图。
图5是表示本实施方式1的ITZO/Al-Mo合金层叠膜的界面的X射线光电子光谱的图。
图6是示意性地表示本实施方式1的ITZO/Al-Mo合金层叠膜的界面结构的图。
图7是表示本实施方式2的有源矩阵型TFT阵列衬底的剖面图。
图8是表示本实施方式3的阴极像素电极的剖面图。
图9是表示本实施方式3的Al-Mo/ITZO/Al-Mo层叠膜的利用X射线光电子分光分析得到的深度方向分布图的图。
图10是表示本实施方式3的Al-Mo/ITZO/Al-Mo层叠膜的界面的X射线光电子光谱的图。
图11是示意性地表示本实施方式3的Al-Mo/ITZO/Al-Mo层叠膜的界面结构的图。
图12是表示本实施方式5的Mo-Nb/ITZO/Mo-Nb层叠膜的利用X射线光电子分光分析得到的深度方向分布图的图。
图13是表示本实施方式5的Mo-Nb/ITZO/Mo-Nb层叠膜的界面的X射线光电子光谱的图。
图14是示意性地表示本实施方式5的Mo-Nb/ITZO/Mo-Nb层叠膜的界面结构的图。
图15是IZTO膜的光透过率相对摩尔比Sn/Zn的变化的图表。
图16是IZTO膜的结晶温度相对摩尔比Sn/Zn的变化的图表。
具体实施方式
在以往的Al膜和ITO或者IZO膜的电连接部中不能获得良好的接触特性的主要理由是：在两者的界面形成有具有电绝缘性的Al氧化物(AlOx)(例如，“第47回応用物理学関係連合講演会講演予稿集(2000.3青山学院大学)31a-YA-9，pp866(2000).XPSによるITO/AlN界面反応層の評価”)。本发明的发明者们在试验上通过溅射法形成厚度约为200nm的Al膜和厚度约为100nm的ITO膜，并使用俄歇电子分光分析法、X射线光电子分光法以及透射型电子显微镜详细地对界面附近进行研究。其结果是，确认：厚度为5～10nm左右的AlOx形成为相同的层状，其阻碍了电导通。这种现象在将ITO膜换为IZO膜的情况也是相同的。
另一方面，可知ITZO膜和Al膜的接触电阻值较低。从研究两者的界面结构的结果可知，构成ITZO膜的金属元素因Zn的存在而作为未被氧化的金属单体存在，由这些金属元素形成导电路径(path)。此外可知，不限于ITZO膜和Al膜，在透明电极膜和金属的接触电阻较低的情况下，具有同样的界面结构。
另外，本发明的发明者们研究的结果是，发现，通过使ITZO中的In2O3、SnO2以及ZnO的配合比最优化，从而能够通过仅使用了Ar气的溅射法以非晶质成膜、且能够在比上述二次加热温度高、比半导体器件的耐热温度低的温度下结晶。
下面，对将本发明的半导体器件应用于在液晶显示装置中的有源矩阵型TFT阵列衬底的实施方式的一例进行说明。但是，本发明并不限于以下的实施方式。另外，为了使说明变得明确，以下的记载以及附图被适当地省略和简化。
实施方式1
图1是本实施方式1的有源矩阵型TFT阵列衬底的图像显示区域的一个像素部分的平面图。图2是沿图1的X-X’线的剖面图、以及在有源矩阵型TFT阵列衬底的图像显示区域的外侧所形成的信号输入端子部的剖面图(在图1中，该部分未图示)。作为信号输入端子，图示了输入扫描信号的栅极端子以及输入影像信号的源极端子。
图1和图2的有源矩阵型TFT阵列衬底具有透明绝缘衬底1、栅电极2、辅助电容共同电极3、栅极布线4、栅极端子5、栅极绝缘膜6、半导体有源膜7、欧膜接触膜8、源电极9、漏电极10、源极布线11、TFT沟道部12、层间绝缘膜13、像素漏极接触孔14、栅极端子接触孔15、源极端子接触孔16、像素电极17、栅极端子焊盘18、源极端子焊盘19。
作为透明绝缘衬底1，可以使用玻璃衬底、石英玻璃等透明的绝缘衬底。绝缘性衬底1的厚度可以为任意厚度，但是，为了使液晶显示装置的厚度变薄，优选为1.1mm以下的厚度。当绝缘性衬底1过于薄时，由于工艺的热履历而使衬底发生变形，从而导致构图精度下降。因此，对于绝缘性衬底1的厚度来说，需要考虑所使用的工艺来进行选择。另外，在绝缘性衬底1由玻璃等脆性材料构成的情况下，为了防止来自端面的碎屑引起的异物的混入，优选对衬底的端面进行倒角。进而，在工艺管理上，为了确定在各工艺中的衬底处理的方向，而优选在透明绝缘衬底1的一部分上设置缺口。
栅电极2、辅助电容电极3、栅极布线4以及栅极端子5形成在透明绝缘衬底1上。栅电极2、辅助电容电极3、栅极布线4以及栅极端子5由相同的金属膜构成。作为该金属膜，可以使用厚度为100～500nm左右的Al合金。
栅极绝缘膜6形成在透明绝缘衬底1以及栅电极2、辅助电容电极3、栅极布线4、栅极端子5上。作为栅极绝缘膜6，可以使用厚度为300～600nm左右的氮化硅膜(SiNx)、氧化硅膜(SiOx)、氮氧化硅膜(SiOxNy)或它们的层叠膜。在膜厚较薄的情况下，在栅极布线和源极布线的交叉部容易发生短路，所以，优选是栅极布线4或辅助电容电极3等的膜厚以上。另一方面，在膜厚较厚的情况下，TFT的ON电流变小，显示特性下降。
半导体有源膜7形成在栅极绝缘膜6上。作为半导体有源膜7，可以使用厚度为100～300nm左右的非晶硅(a-Si)膜或者多晶硅(p-Si)膜。在膜较薄的情况下，在后述的欧姆接触膜8的干法刻蚀时容易发生消失。另一方面，在膜较厚的情况下，TFT的ON电流变小。
此外，在使用a-Si膜作为半导体有源膜7的情况下，从TFT变为导通状态的栅极电压即TFT的阈值电压(Vth)的控制性和可靠性的角度考虑，优选栅极绝缘膜6的与a-Si膜的界面为SiNx或者SiOxNy。另一方面，在使用p-Si膜作为半导体有源膜7的情况下，从TFT的Vth的控制性和可靠性角度考虑，优选栅极绝缘膜6的与p-Si膜的界面为SiOx或者SiOxNy。
欧膜接触膜8形成在半导体有源膜7上。作为欧姆接触膜8，可以使用厚度为20～70nm左右的在a-Si或者p-Si中微量地掺杂有P的n型a-Si膜、n型p-Si膜。
源电极9和漏电极10形成在欧姆接触膜8上，经由它与半导体有源膜7相连接。另外，源电极9通过源极布线11延伸到源极端子(未图示)。源电极9、漏电极10以及源极布线11由相同金属膜构成。作为该金属膜，可以使用厚度为100～500nm左右的Al合金。
层间绝缘膜13形成在源电极9、漏电极10、源极布线11等上。作为层间绝缘膜13，可使用与栅极绝缘膜6相同的材料。
像素电极17、栅极端子焊盘18和源极端子焊盘19形成在层间绝缘膜13上。像素电极17、栅极端子焊盘18和源极端子焊盘19由相同透明导电薄膜构成。像素电极17通过像素漏极接触孔14与漏电极10电连接。栅极端子焊盘18通过栅极端子接触孔15与栅极端子5电连接。源极端子焊盘19通过源极端子接触孔16与源极端子11电连接。作为透明导电薄膜，根据后述的理由优选使用作为In2O3、SnO2、ZnO的混合物的ITZO。
接着，对本实施方式1的有源矩阵型TFT阵列衬底的制造方法进行说明。此外，以下所说明的例子是典型的例子，只要符合本发明的宗旨，当然可以采用其他的制造方法。
在对表面进行清洁后的绝缘性衬底1上，通过溅射、真空蒸镀等方法，形成第一Al合金膜，该第一Al合金膜用于形成栅电极2、辅助电容电极3、栅极布线4、栅极端子5等。
接着，通过第一光刻工艺(照相步骤)对上述Al合金膜进行构图，形成栅电极2、辅助电容电极3、栅极布线4以及栅极端子5等。光刻工艺如下。对有源矩阵型TFT阵列衬底进行清洗后，对感光性抗蚀剂进行涂敷并干燥。接着，通过形成有预定图形的掩模图形进行曝光、显影，由此，以照相制版的方式形成将刻蚀掩模转印在有源矩阵型TFT阵列衬底上的抗蚀剂。然后，使感光性抗蚀剂加热固化后进行刻蚀，剥离感光性抗蚀剂。在感光性抗蚀剂和有源矩阵型TFT阵列衬底的浸湿性较差的情况下，在涂敷前，进行UV清洗或者HMDS(六甲基二硅胺烷)的蒸气涂敷等的处理。
另外，在感光性抗蚀剂和有源矩阵型TFT阵列衬底的粘合性较差而产生剥离的情况下，适当地进行加热固化温度的高温化或者加热固化时间的长时间化等处理。对于上述Al合金膜的刻蚀来说，可使用刻蚀剂(etchant)进行刻蚀。另外，对于该Al合金膜的刻蚀来说，在防止与其他布线在台阶差的短路这点上，优选以图形边缘为锥形形状的方式进行刻蚀。此处，对于所谓锥形形状来说，对图形边缘进行刻蚀，使得剖面为台形形状。在该步骤中，对形成栅电极2、栅极布线4、辅助电容电极3、栅极端子部5进行说明，但是并不限于此，除此之外，也可以形成制造有源矩阵型TFT阵列衬底所需要的各种掩模类型或布线。
接着，通过等离子体CVD法连续地形成薄膜，该薄膜用于形成由SiNx、SiOx、SiOxNy等构成的栅极绝缘膜6、由a-Si或者p-Si构成的半导体有源膜7、由n型a-Si或者n型p-Si构成的欧姆接触膜8。在使用a-Si作为半导体有源膜7的情况下，使栅极绝缘膜6的界面附近的成膜速度较小而使上层部的成膜速度较大，由此，能够在较短的成膜时间内得到迁移率较大、且OFF时的漏电流较小的TFT。对于上述SiNx膜、SiOx膜、SiOxNy膜、a-Si膜、p-Si膜、n型a-Si膜、n型p-Si来说，可使用公知的气体(SiH4、NH3、H2、NO2、PH3、N2或它们的混合气体)，通过干法刻蚀法形成图形。
接着，以第二光刻工艺，在至少形成有TFT部的部分上，对半导体有源膜7和欧姆接触膜8进行构图。栅极绝缘膜6在整体上残留。对于导体能动膜7和欧姆接触膜8来说，除了形成有TFT部的部分之外，从在交叉部的耐电压变大的角度考虑，优选在源极布线、栅极布线4以及辅助电容电极3平面交叉的部分上也进行构图并使其残存。另外，由于源电极不会跨越半导体有源膜7以及欧姆接触膜8的台阶差而难以发生在台阶差部的源电极的断线，所以，优选使TFT部的半导体有源膜7以及欧姆接触膜8以连续形状残存至源极布线的下部为止。对于半导体有源膜7以及欧姆接触膜8的刻蚀来说，可利用公知的气体组成(例如SF6和O2的混合气体或者CF4和O2的混合气体)进行干法刻蚀。
接着，利用溅射等方法形成Al合金膜，该Al合金膜用于形成源电极9和漏电极10。利用第三光刻工艺，由该Al合金膜形成源极布线11(参照图1)、源极端子(未图示)、源电极9以及漏电极10。
接着，进行欧膜接触膜8的刻蚀。通过该工艺除去TFT部的欧姆接触膜8的中央部，半导体有源膜7露出。对于欧姆接触孔8的刻蚀来说，可利用公知的气体组成(例如SF6和O2的混合气体或者CF4和O2的混合气体)进行干法刻蚀。
接着，通过等离子体CVD法形成用于形成由SiNx、SiOx、SiOxNy等构成的层间绝缘膜13的膜。利用第四光刻工艺，由该膜形成层间绝缘膜13。使用对与图2所示的像素漏极接触孔14、栅极端子接触孔15、以及源极端子接触孔16对应的部分进行开口后的遮光掩模(未图示)，均匀地进行曝光。在上述曝光步骤后，使用显影液进行显影。然后，在与接触孔对应区域，通过刻蚀步骤形成开口部，漏电极10露出。
接着，通过溅射法、真空蒸镀法、涂敷法等形成透明导电薄膜，该透明导电薄膜用于形成像素电极17、栅极端子焊盘18以及源极端子焊盘19等。为了降低与Al合金膜的接触电阻，优选溅射法。利用第五光刻工艺，由透明导电薄膜形成像素电极17、栅极端子焊盘18以及源极端子焊盘19等。
这样制造的有源矩阵型TFT阵列衬底与具有滤色片或对置电极的对置衬底隔着隔离物进行贴合，作为一对衬底，并在其间隙注入液晶。将夹持该液晶层的液晶面板安装在背光灯单元上，从而制造出液晶显示装置。
当在上述一对衬底之间混入有金属等导电性异物时，像素电极17和对置电极通过该导电性异物而电短路，从而使相应的像素电极的像素显示产生不良(点缺陷)。为了防止该情况并提高生产率，如图3所示，也可以以至少覆盖该像素电极17的方式形成保护绝缘膜20。作为保护绝缘膜20的优选的实施例，有利用等离子体CVD法形成的SiOx膜或SiNx膜。
在以往的ITO膜上，利用上述等离子体CVD法形成SiOx膜或SiNx膜时，在残留于像素电极17的图形间的刻蚀残渣上，膜异常生长，表面凹凸变大。存在因该凹凸使显示白浊化而变得不良的问题。其原因在于，由于使用甲硅烷(SiH4)或氨(NH3)作为CVD法的反应气体，所以，在成膜初期，暴露在含氢的还原性气体的等离子体中的刻蚀残渣的ITO被还原，影响SiNx膜的生长。但是，在本实施例1的ITZO的情况下，几乎不产生刻蚀残渣，因而能够防止上述问题。此外，在上述保护绝缘膜20上层还可以通过涂敷法形成绝缘性的有机树脂膜。
(实施例1)
对本实施方式1的具体实施例进行说明。作为本实施例1的第一金属膜(栅电极2、辅助电容电极3、栅极布线4、栅极端子5)以及第二金属膜(漏电极9、源电极10)，使用了在纯Al中添加有5mol％Mo后的Al-Mo合金膜。作为透明导电膜(像素电极17、栅极端子焊盘18、源极端子焊盘19)，使用质量比为In2O3∶SnO2∶ZnO＝89∶7∶4的ITZO膜。该ITZO膜中的各元素的摩尔(mol)比为：In＝30.8mol％、Sn＝3.6mol％、Zn＝6.0mol％以及O＝59.6mol％。即，摩尔比In/(In+Sn+Zn)＝0.76、摩尔比Sn/Zn＝0.6。对于摩尔比来说，在成膜前的调配时测定各氧化物的质量，求出质量比，根据各元素的原子量计算出摩尔比。另外，ITZO膜中的金属元素的摩尔比也可通过ICP(Inductively CoupledPlasma：感应耦合等离子体)发光分光分析法来测定，确认根据成膜前的调配比计算出的摩尔比和根据利用ICP发光分光分析法所测定的结果获得的摩尔比大致一致。
ITZO膜是通过仅使用了Ar气的公知的溅射法而成膜的。通过X射线衍射法对所成膜的ITZO膜进行分析的结果是，无法确定衍射峰值，确认是非晶质。接着，通过光刻工艺形成抗蚀剂图形，并利用公知的草酸药液进行刻蚀。然后，除去抗蚀剂图形，形成像素电极17、栅极端子焊盘18以及源极端子焊盘19。并且，在大气中、在250℃的温度下进行约30分钟的热处理。通过X射线衍射法对该热处理后的ITZO膜进行分析的结果是，衍射峰值能够确定，确认结晶化。
本实施例1的作为透明导电膜的ITZO膜与ITO膜不同，可通过未混合H2O或H2而仅使用了Ar气的溅射法以非晶质成膜。因此，在溅射中不会产生灰尘，能够使向膜中混入的异物降低到1/10以下。另外，由于能够使用作为弱酸的草酸药液作为刻蚀液，所以，能够防止在刻蚀时腐蚀至下层的作为第一以及第二金属膜的Al合金膜而断线。进而，对于ITZO膜来说，由于在光刻工艺的抗蚀剂构图中的二次加热步骤中不会局部地结晶，所以，几乎不会产生刻蚀残渣。并且，在构图后，通过热处理使其结晶化，作成化学上稳定且耐酸性优越的膜，由此，可靠性也提高。
像素漏极接触孔14中的像素电极17与漏电极10的接触电阻值、栅极端子部接触孔15中的栅极端子焊盘18与栅极端子5的接触电阻值、以及源极端子部接触孔16中的源极端子焊盘19与源极端子11的连接部的接触电阻值都是每接触孔开口面积50μm2为约1kΩ。
以往的ITO膜和纯Al膜的接触电阻值是每接触孔开口面积50μm2为约100MΩ。本实施例1的ITZO膜和Al-5mol％Mo合金膜的接触电阻值为以往的1/105，是极其良好的值。
接着，详细研究Al-Mo膜和ITZO膜的界面结构。具体地说，使用X射线电子分光分析来研究调查深度方向分布图。作为X射线电子分光分析装置，使用ULVAC-PHI公司制造的Quantum2000。分析条件为：线源为Al-Kα线、电子束直径为100μm、输出为20kV-100W。下面，为了便于说明，将由上层的ITZO膜和下层的Al-Mo膜构成的薄膜记为ITZO/Al-Mo。
图4表示上述分析样品ITZO/Al-Mo的界面附近的Al(2p轨道成分)、O(1s轨道成分)、In(3d轨道成分)、Sn(3d轨道成分)以及Zn(2p轨道成分)的利用X射线光电子分光分析得到的深度方向分布图。此外，省略了Mo的分析。图4中的横轴表示溅射时间，纵轴表示上述元素的mol％浓度。在本实施例1的X射线光电子分光分析中，通过使用了Ar+离子的溅射法对样品进行刻蚀，并通过进行其表面分析得到深度方向分布图。因此，横轴的溅射时间与距离处于上层的ITZO表面的深度对应。
如图4所示，在溅射时间较短的区域，作为上层的ITZO膜的构成元素的O、In、Zn以及Sn存在较多，随着溅射时间变长，作为下层的Al-Mo膜的构成元素的Al存在较多。
将成为In的最大浓度的一半的深度(图中A)和成为Al最大浓度一半的深度(图中B)之间的区域定义为界面层。另外，将图中A的上层的区域定义为ITZO膜，将图中B的下层的区域定义为Al-Mo膜。另外，将界面层的ITZO膜侧的区域定义为ITZO附近界面层，同样地将界面层的Al-Mo膜侧的区域定义为Al-Mo附近界面层。
根据图4可知，在界面层O浓度增加。这说明在界面层存在有AlOx。由于AlOx是绝缘体，所以，若AlOx存在于整个界面，则应该会阻碍电导通。但是，实际上如上所述，本实施例1的像素漏极接触孔14中的像素电极17和漏电极10的连接部等的接触电阻值与现有例相比，能够得到格外低的接触电阻值。
因此，使用X射线光电子光谱研究深度方向的4点(ITZO膜、ITZO附近界面层、Al-Mo附近界面层以及Al-Mo膜)的Al(2p轨道成分)、Zn(2p轨道成分)、In(3d轨道成分)以及Sn(3轨道成分)的结合状态。将其结果表示在图5(a)～(d)中。图5(a)表示ITZO膜的所述各元素的结合状态，图5(b)表示ITZO附近界面层的所述各元素的结合状态，图5(c)表示Al-Mo附近界面层的所述各元素的结合状态，图5(d)表示Al-Mo膜的所述各元素的结合状态。
在ITZO膜中仅检测出ITZO膜(参照图5(a))。在ITZO附近界面层，检测出AlOx、Al、ITZO以及In(参照图5(b))。在Al-Mo附近界面层，检测出AlOx、Al、ITZO以及In(参照图5(c))。在Al-Mo膜中仅检测出Al(参照图5(d))。此外，在图5中，为了方便，将AlOx表示为AlO。
根据图5所示的结果，图6示意性地示出ITZO膜、ITZO附近界面层、Al-Mo附近界面层以及Al-Mo膜的结构。如图6所示，在使Al-Mo膜和ITZO膜接触的情况下，在界面层，除了作为绝缘体的AlOx以外，还存在具有导电性的Al、In、ITZO。即，AlOx不在整个界面存在，在不存在该AlOx的位置，上述导电性物质在界面层的深度方向连续存在，从而在ITZO膜和Al-Mo膜之间形成导电路径，得到良好的电接触特性。此外推测为：因Zn的存在，In2O3被还原，并且抑制AlOx的形成。
实施方式2
接着，使用图7对本发明的实施方式2进行说明。实施方式2是在构成使用了有机EL发光元件的有机电场发光型显示装置的有源矩阵型TFT阵列衬底中应用本发明的例子。该有机电场发光型显示装置具有上表面发光型(顶部发射型)结构的阳极像素电极。
图7是表示本实施方式2的构成有机电场发光型显示装置的有源矩阵型TFT阵列衬底和形成在其上部的有机EL元件的像素部的剖面图。本实施方式2的有源矩阵型TFT阵列衬底具有透明绝缘衬底101、栅电极102、栅极绝缘膜106、p-Si膜107、源电极109、漏电极110、层间绝缘膜113、像素漏极接触孔114、阳极像素电极117、透过性绝缘膜121、平坦化膜122、分离膜123、电场发光层124、阴极像素电极125、密封层126以及对置电极127。
由于透明绝缘衬底101、栅电极102、栅极绝缘膜106、源电极109、漏电极110与实施方式1的构成要素通用，故省略说明。
p-Si膜107形成在透过性绝缘膜121上。p-Si膜107具有沟道区域107a、源极区域107b、漏极区域107c。
层间绝缘膜113由第一层间绝缘膜113a和第二层间绝缘膜113b构成。第一层间绝缘膜113a以覆盖栅极绝缘膜106和形成在其上的栅电极102的方式形成。第二层间绝缘膜113b以覆盖第一层间绝缘膜113a、形成在该第一层间绝缘膜113a上的源电极109以及漏电极110的方式形成。作为层间绝缘膜113，可以使用和实施方式1的层间绝缘膜13相同的材料。通过贯穿该层间绝缘膜113的接触孔，源电极109和漏电极110分别与源极区域107b和漏极区域107c相连接。
阳极像素电极117由第一阳极117a和第二阳极117b构成。第一阳极117a形成在平坦化膜122上，第二阳极117b形成在第一阳极117a上。本实施方式2的第一阳极117a使用Al合金膜，第二阳极117b使用作为透明导电膜的ITZO膜。阳极像素电极117通过贯通平坦化膜122以及第二层间绝缘膜113b的像素漏极接触孔114与下层的漏电极110相连接。
透过性绝缘膜121由第一透过性绝缘膜121a以及第二透过性绝缘膜121b构成。第一透过性绝缘膜121a形成在透明绝缘衬底101上，优选是SiNx膜。第二透过性绝缘膜121b形成在该第一透过性绝缘膜121a上，优选是SiOx膜。
平坦化膜122形成在第二层间绝缘膜113b上。在平坦化膜122上，由于要求平坦，所以，可使用通过涂敷法等形成的绝缘性树脂。
分离膜123形成在平坦化膜122上，为了使相邻的像素(未图示)电分离，以框架的方式呈堤坝状地形成在阳极像素电极117的周围。
电场发光层124形成在被分离膜123包围周围的第二阳极117b上。电场发光层124是有机EL材料。电场发光层124基本上具有从阳极像素电极117侧开始依次层叠空穴输送层124a、有机EL层124b、电子输送层124c这三层。此外，也可以是追加夹持在空穴输送层124a和阳极像素电极117之间的空穴注入层(未图示)、层叠在电子输送层124c的正上方的电子注入层(未图示)中至少任意一层的公知结构。即，电场发光层124也可以是4层或者5层结构。
阴极像素电极125以覆盖电场发光层124以及分离膜123的方式形成。阴极像素电极125是由ITO、IZO、ITZO等构成的透明导电膜。另外，阴极像素电极125是利用与阳极像素电极117的电位差而在电场发光层124中流过电流的对置电极。
密封层126形成在阴极像素电极125上。密封层126是用于使电场发光层124与水分或杂质隔离的层。对置衬底127以与绝缘性衬底101对置的方式形成在密封层126上。
在图7所示的有机电场发光型显示装置中，从源电极109传送来的信号电压通过漏极像素电极110施加在阳极像素电极117上，利用与阴极像素电极125的电压差，电流流过电场发光层124，有机EL层124b发光。有机EL层124b发出的光被具有光反射性的阳极像素电极117反射，透过阴极像素电极125向衬底的上部放射并被识别。
因此，要求阳极像素电极117具有用于提高针对有机EL层124b的电荷注入效率的较高的功函数值和较高的光反射率。例如，公知的Cr(约4.5eV)膜或Mo(约4.6eV)膜具有较高的功函数，但是，光反射率较低。研究的结果是，对于波长550nm的光反射率来说，Cr为67％，Mo为60％。另一方面，例如，公知的Al膜具有90％以上的较高的光反射率，但是，功函数值低于理想的4.0eV。因此，作为公知技术，公知有如下层叠结构的阳极：在光反射率较高的Al膜的上层形成功函数较高(约4.7eV以上)且光透过性较高的ITO、IZO等透明导电膜。但是，如上所述，在Al膜和ITO膜的组合中，在界面形成AlOx，阻碍电导通，因此不能够实用化。
(实施例2)
说明本实施方式2的具体实施例。在本实施例2中，为了解决上述问题，使用在纯Al中添加有5mol％Mo后的Al-5mol％Mo合金膜作为第一阳极117a，使用质量比为In2O3∶SnO2∶ZnO＝89∶7∶4的ITZO膜作为第二阳极117b。该ITZO膜中的各元素的摩尔比为：In＝30.8mol％、Sn＝3.6mol％、Zn＝6.0mol％以及O＝59.6mol％。即，摩尔比In/(In+Sn+Zn)＝0.76、摩尔比Sn/Zn＝0.6。
阳极像素电极117可以通过以下步骤形成。首先，通过使用了Ar气的公知的溅射法，使成为第一阳极117a的Al-Mo合金膜以约50nm的厚度成膜。接着，同样通过使用了Ar气的公知的溅射法，使成为第二阳极117b的非晶质ITZO膜以约20nm的厚度成膜。然后，通过光刻法形成抗蚀剂图形，以公知的含有磷酸+硝酸+醋酸的药液同时对Al-Mo合金膜和ITZO膜一起进行刻蚀。然后，除去抗蚀剂图形，由此，形成阳极像素电极117。最后，在大气中、在250℃的温度下进行约30分钟的热处理，使作为第二阳极117b的ITZO膜结晶。
对于本实施例2中所使用的组成的非晶质ITZO膜来说，由于可利用公知的作为Al刻蚀液的磷酸+硝酸+醋酸类的药液进行刻蚀，所以，在与Al膜层叠的情况下，可同时与Al膜一起进行刻蚀，这一点是优选的。另外，由于在膜中没有结晶化的区域，所以，几乎不产生刻蚀残渣。并且，通过结晶化，提高ITZO膜针对药液的耐腐蚀性。因此，可防止在作为以后步骤的衬底的清洗、电场发光层124或阳极像素电极125的形成等中所使用的药液向ITZO膜浸透而进行腐蚀。
对于构成阳极像素电极117的作为第一阳极117a的Al-Mo合金膜和作为第二阳极117b的ITZO膜的接触电阻值来说，每50μm2为约1kΩ。这是以往的Al膜和ITO膜的接触电阻值的约1/105，是非常良好的值。
根据本发明，能够得到兼具Al合金膜所具有的较高的光反射率和ITZO膜所具有的较高的功函数值的阳极像素电极117。因此，能够得到发光效率较高且具有明亮的显示图像的有机电场发光型显示装置。
也利用X射线光电子分光分析法对构成本实施例2中的阳极像素电极117的作为第一阳极117a的Al-Mo合金膜和作为第二阳极117b的ITZO膜的界面进行分析，其结果是，形成了与上述实施例1相同的界面结构。
在本实施例2中，Al-Mo合金膜的厚度为50nm，但是，只要以10～200nm排列即可。若厚度小于10nm，则光的透过成分增加，成为所谓的半透过状态，所以反射率下降。另一方面，若厚度超过200nm，则结晶粒粗大化，阳极像素电极117的表面凹凸变大。具体地说，当阳极像素电极117的平均粗糙度Ra超过1.0nm时，容易产生形成在阳极像素电极117上的电场发光层124的覆盖不良，引起与阴极像素电极125的短路模式(short mode)故障等。
另外，ITZO膜的厚度为20nm，但是，只要以3.5nm以上的膜厚排列即可。若以3.5nm以上的膜厚排列，则能够形成呈层状生长的均匀的膜。即，能够防止由膜缺损引起的显示不良。
实施方式3
接着，对本发明的实施方式3进行说明。在上述实施方式2中，图7所示的有机电场发光型显示装置的阴极像素电极125使用了ITO膜、IZO膜、ITZO膜等。阴极像素电极125作为针对每个像素的阳极像素电极117的公用的对置电极，形成在整个显示区域，通过延伸形成的外部输入端子来提供公用的阴极电位。因此，显示画面越大型化，越期望低电阻的阴极像素电极125。
在本实施方式3中，作为阴极像素电极125，使用了图8所示的多层结构膜，该多层结构膜是交替地多次层叠作为第一阴极125a的Al合金膜和作为第二阴极125b的ITZO膜而成的。除阴极像素电极125以外的结构，与图7所示的上述实施方式2的结构相同。
使用了在纯Al中添加有5mol％Mo后的Al-5mol％Mo合金膜作为第一阴极125a，使用质量比为In2O3∶SnO2∶ZnO＝89∶7∶4的ITZO膜作为第二阴极125b。该ITZO膜中的各元素的摩尔比为：In＝30.8mol％、Sn＝3.6mol％、Zn＝6.0mol％以及O＝59.6mol％。即，摩尔比In/(In+Sn+Zn)＝0.76、摩尔比Sn/Zn＝0.6。
例如，可以通过以下步骤形成阴极像素电极125。首先，通过使用了Ar气的公知的溅射法，使作为第二阴极125b的非晶质ITZO膜以约5nm的厚度成膜。接着，通过该溅射法，使Al-Mo合金膜以约5nm的厚度连续地成膜。反复执行4次该成膜步骤后，在最上层形成ITZO膜119b，从而形成共计9层、整个膜厚为85nm的多层膜。接着，通过光刻法形成抗蚀剂图形，利用公知的含有磷酸+硝酸+醋酸的药液同时对上述ITZO膜与Al-Mo合金膜的多层膜一起进行刻蚀。然后，除去抗蚀剂图形，由此，形成阴极像素电极125。
对于本实施方式3中使用的组成的非晶质ITZO膜来说，由于能够利用公知的作为Al刻蚀液的磷酸+硝酸+醋酸类的药液进行刻蚀，所以，在与Al膜层叠的情况下，能够同时与Al膜一起进行刻蚀，这一点是优选的。另外，由于在膜中没有结晶化的区域，所以，几乎不产生刻蚀残渣。进而，可通过结晶化提高ITZO膜针对药液的耐腐蚀性。因此，能够防止在作为以后步骤的衬底的清洗中使用的药液向ITZO膜浸透而进行腐蚀。
如以上那样所形成的由多层膜构成的阴极像素电极125的光透过率在波长为550nm时约为85％，与ITZO膜单层膜的值相同。另外，与膜面平行的方向的电阻率值约为2μΩ·m，与ITZO膜单层膜的约5μΩ·m相比，下降至一半以下。另一方面，该多层膜结构中的Al-Mo合金膜和ITZO膜的接触界面的接触部的电阻值不能直接测定。但是，由于确认为良好的显示特性，因此推断为与上述实施方式1以及2大致相同的值。
详细研究了Al-Mo合金膜/ITZO膜/Al-Mo合金膜的层叠连接界面部的结构。下面，为了便于说明，将Al-Mo合金膜/ITZO膜/Al-Mo合金膜记为Al-Mo/ITZO/Al-Mo。
图9示出上述Al-Mo/ITZO/Al-Mo的界面附近的Al(2p轨道成分)、O(1s轨道成分)、In(3d轨道成分)、Zn(2p轨道成分)以及Sn(3d轨道成分)的利用X射线光电子分光分析得到的深度方向分布图。分析条件与实施例1相同。
如图9所示，在溅射时间较短的区域，作为上层的Al-Mo膜的构成要素的Al存在较多，随着溅射时间变长，作为中间层的ITZO膜的构成元素的O、In、Zn以及Sn存在较多，随着溅射时间进一步变长，下层的Al-Mo膜的构成要素的Al存在较多。
如图9所示，在上层Al-Mo膜和ITZO膜的界面，将成为In的最大浓度的一半的深度(图中A)和成为上层的Al-Mo膜中的Al最大浓度一半的深度(图中B)之间的区域定义为第一界面层。同样，在ITZO膜和下层Al-Mo膜的界面，也将成为In的最大浓度的一半的深度(图中A’)和成为下层的Al-Mo膜中的Al的最大浓度一半的深度(图中B’)之间的区域定义为第二界面层。另外，将图中B的上层以及图中B’的下层的区域分别定义为上层Al-Mo膜、下层Al-Mo膜，将图中A和A’之间的区域定义为ITZO膜。并且，将第一以及第二界面层的ITZO膜侧的区域分别定义为第一ITZO附近界面层、第二ITZO附近界面层，将第一以及第二界面层的Al-Mo侧的区域分别定义为上层Al-Mo附近界面层、下层Al-Mo附近界面层。
根据图9可知，在两个界面层，O浓度增加。这说明在界面层存在有AlOx。由于AlOx是绝缘体，所以，若AlOx存在于整个界面，则应该会阻碍电导通。但是，实际上如上所述，接触电阻值良好。
因此，使用X射线光电子光谱研究了深度方向的7点(上层Al-Mo膜、上层Al-Mo附近界面层、第一ITZO附近界面层、ITZO膜、第二ITZO附近界面层、下层Al-Mo附近界面层、以及下层Al-Mo膜)的Al(2p轨道成分)、In(3d轨道成分)、Sn(3d轨道成分)以及Zn(2p轨道成分)的结合状态。将其结果表示在图10(a)～(g)中。图10(a)表示上层Al-Mo膜的所述各元素的结合状态，图10(b)表示上层Al-Mo附近界面层的所述各元素的结合状态，图10(c)表示第一ITZO附近界面层的所述各元素的结合状态，图10(d)表示ITZO膜的所述各元素的结合状态，图10(e)表示第二ITZO附近界面层的所述各元素的结合状态，图10(f)表示下层Al-Mo附近界面层的所述各元素的结合状态，图10(g)表示下层Al-Mo膜的所述各元素的结合状态。
在上层Al-Mo膜中，检测出AlOx、Al、In以及Sn(参照图10(a))。在上层Al-Mo膜附近界面层，检测出AlOx、Al、In以及Sn(参照图10(b))。在第一ITZO附近界面层，检测出AlOx、Al、In、Sn以及ITZO(参照图10(c))。在ITZO膜中，仅检测出ITZO(参照图10(d))。在第二ITZO附近界面层，检测出AlOx、Al以及ITZO(参照图10(e))。在下层在Al-Mo附近界面层，检测出AlOx、Al、In以及ITZO(参照图10(f))。在下层Al-Mo膜中，仅检测出Al(参照图10(g))。此外，在图10中，为了方便，将AlOx表示为AlO。
根据图10所示的结果，图11示意性地示出上层Al-Mo膜、上层Al-Mo附近界面层、第一ITZO附近界面层、ITZO膜、第二ITZO附近界面层、下层Al-Mo附近界面层、以及下层Al-Mo膜的结构。如图11所示，在使Al-Mo膜和ITZO膜接触的情况下，在界面层，除了作为绝缘体的AlOx以外，还存在具有导电性的Al、In、Sn以及ITZO。即，AlOx不在整个界面存在，在不存在该AlOx的位置，上述导电性物质在界面层的深度方向连续地存在，由此，在ITZO膜和Al-Mo膜之间形成导电路径，得到良好的电接触特性。此外推测为，因Zn的存在，In2O3以及SnO2被还原，并且，抑制AlOx的形成。
本实施方式3的阴极像素电极125是交替地层叠作为第一阴极125a的Al-Mo合金膜和作为第二阴极125b的ITZO膜而成的9层的多层膜，但是不限于此，只要以2层以上排列即可。另外，层叠顺序也可以相反。但是，为了提高针对电场发光层124的电荷注入以及电荷输送效率，优选是ITZO膜与电场发光层124接触。并且，ITZO膜和Al-Mo合金膜的厚度分别为5nm，但是不限于此，可根据所要求的阴极像素电极125的电阻率值以及光透过率设定成任意值。但是，为了确保较高的光透过率，优选Al-Mo合金膜的厚度不超过10nm。
如上所述，根据本实施方式3，能够得到兼具低电阻和较高的光透过率的阴极像素电极125。通过低电阻化，即使显示画面大型化，也能够向整个画面提供均匀的阴极电位。因此能够获得发光效率较高且显示均匀的具有明亮的显示图像的有机电场发光型显示装置。
在上述实施方式1～3中，作为Al合金膜，使用添加有Mo作为杂质的Al-Mo膜。通过在Al中添加Mo，由此，在Al膜和ITZO膜电连接的状态下，也能够防止在光刻工艺的抗蚀剂显影时的有机碱显影液中因Al和ITZO发生电化学的反应(反应电池)而腐蚀的现象。另外，能够抑制由热处理时的应力引起的被称为小丘的表面凹凸的发生。抑制表面凹凸的发生，在向要求较高的平滑性的阳极像素电极的应用中特别有效。并且，还具有在和ITZO的界面部析出Mo而使界面部的接触电阻降低的效果。优选添加在Al中的Mo的组成比是2～10mol％。若小于2mol％，则防止在有机碱显影液中与ITZO膜的电池反应的效果不充分。另一方面，若超过10mol％，则有损Al合金膜所具有的低电阻以及高反射率。
添加在Al中的合金元素并不限于Mo，例如，W也能得到上述效果。另外，也可以添加从Fe、Co、Ni中选择的一种以上的合金元素。此时，除了上述抑制电池反应的效果之外，能够进一步降低与ITZO膜的界面部的接触电阻。
并且，除了从上述Mo、W、Fe、Co、Ni中选择的一种以上的合金元素之外，也可添加从Y、La、Ce、Nd、Sm、Gd、Tb、Dy等稀土类金属中选择的一种以上的元素。此时，上述小丘抑制效果提高。并且，还可以添加从N、C、Si中选择的一种以上的合金元素。此时，由于抑制在与ITZO膜的界面的AlOx的形成，所以，可进一步降低接触电阻。但是，为了得到Al所具有的低电阻和高反射率，优选这些合金元素的添加量总计在10mol％以下。
实施方式4
实施方式4是上述实施方式1的实施例1的第一金属膜以及/或者第二金属膜使用了Mo膜或Mo合金膜的方式。在该情况下也能够和使用Al膜或Al合金膜的情况相同地进行制造，能够获得同样的效果。
使用图1进行说明。使用纯Mo膜作为本实施方式的第一金属膜(栅电极2、辅助电容电极3、栅极布线4、栅极端子5)和第二金属膜(漏电极9、源电极10)。使用质量比为In2O3∶SnO2∶ZnO＝89∶7∶4的ITZO膜作为透明导电膜(像素电极17、栅极端子焊盘18、源极端子焊盘19)。该ITZO膜中的各元素的摩尔比为：In＝30.8mol％、Sn＝3.6mol％、Zn＝6.0mol％以及O＝59.6mol％。即，摩尔比In/(In+Sn+Zn)＝0.76、摩尔比Sn/Zn＝0.6。
通过仅使用Ar气的公知的溅射法形成ITZO膜。通过X射线衍射法对所形成的ITZO膜进行分析的结果是，衍射峰值无法确定，确认是非晶质。然后，通过光刻工艺形成抗蚀剂图形，并利用公知的草酸药液进行刻蚀。然后，除去抗蚀剂图形，形成像素电极17、栅极端子焊盘18以及源极端子焊盘19。并且，在大气中、在250℃的温度下进行约30分钟的热处理。通过X射线衍射法对该热处理后的ITZO膜进行分析的结果是，衍射峰值能够确定，确认结晶化。
本实施方式4的作为透明导电膜的ITZO膜与ITO膜不同，可通过未混合H2O或H2而仅使用Ar气的溅射法，以非晶质成膜。因此，在溅射中不会产生灰尘，能够将杂质向膜的混入降低到1/10以下。另外，作为刻蚀液，由于可使用作为弱酸的草酸药液，所以，能够防止在刻蚀时腐蚀到下层的作为第一以及第二金属膜的纯Mo膜而断线。并且，对于ITZO膜来说，由于在光刻工艺的抗蚀剂构图中的二次加热步骤中不会局部地结晶，所以，几乎不会产生刻蚀残渣。并且，在构图后，通过热处理使其结晶，作成化学上稳定且耐酸性优越的膜，由此，可靠性也提高。
像素漏极接触孔14中的像素电极17与漏电极10的接触电阻值、栅极端子部接触孔15中的栅极端子焊盘18与栅极端子5的接触电阻值、以及源极端子部接触孔16中的源极端子焊盘19与源极端子11的连接部的接触电阻值都是每接触孔开口面积50μm2为约10Ω。
以往的ITO膜和纯Al膜的接触电阻值是每接触孔开口面积50μm2为约100MΩ。本实施方式4的ITZO膜和纯Mo膜的接触电阻值为以往的1/107，是非常良好的值。
实施方式5
实施方式5是上述实施方式3的第一阴极125a使用Mo膜或Mo合金膜的方式(参照图8)。在该情况下也能够和使用Al膜或Al合金膜的情况同样地进行制造，能够获得同样的效果。
在本实施方式5中，使用图8所示的多层结构膜作为阴极像素电极125，该多层结构膜是交替地多次层叠作为第一阴极125a的Mo合金膜和作为第二阴极125b的ITZO膜而成的。除阴极像素电极125以外的结构和图7所示的上述实施方式2的结构相同。
使用在纯Mo中添加有5mol％Nb后的Mo-5mol％Nb合金膜作为第一阴极125a，使用质量比为In2O3∶SnO2∶ZnO＝89∶7∶4的ITZO膜作为第二阴极125b。该ITZO膜中的各元素的摩尔比为：In＝30.8mol％、Sn＝3.6mol％、Zn＝6.0mol％以及O＝59.6mol％。即，摩尔比In/(In+Sn+Zn)＝0.76、摩尔比Sn/Zn＝0.6。
例如，可以通过以下步骤形成阴极像素电极125。首先，通过使用了Ar气的公知的溅射法，使作为第二阴极125b的非晶质ITZO膜以约5nm的厚度成膜。接着，通过该溅射法，使Mo-Nb合金膜以约5nm的厚度连续地成膜。反复执行4次该成膜步骤后，在最上层形成ITZO膜119b，从而形成共计9层、整个膜厚约为85nm的多层膜。接着，通过光刻法形成抗蚀剂图形，利用公知的含有磷酸+硝酸+醋酸的药液同时对上述ITZO膜与Mo-Nb合金膜的多层膜一起进行刻蚀。然后，除去抗蚀剂图形，由此，形成阴极像素电极125。
对于本实施方式5中所使用的组成的非晶质ITZO膜来说，由于能够利用公知的作为Mo刻蚀液的磷酸+硝酸+醋酸类的药液进行刻蚀，所以，在与Mo膜层叠的情况下，能够同时与Mo膜一起进行刻蚀。另外，由于在膜中没有结晶化的区域，所以，几乎不产生刻蚀残渣。进而，可通过结晶化提高ITZO膜针对药液的耐腐蚀性。因此，能够防止作为以后步骤的衬底的清洗等中所使用的药液向ITZO膜浸透而进行腐蚀。
如以上那样所形成的由多层膜构成的阴极像素电极125的光透过率在波长为550nm时约为85％，与ITZO膜单层膜的值相同。另外，与膜面平行的方向的电阻率值约为2.5μΩ·m，与ITZO膜单层膜的约5μΩ·m相比，可下降至约一半。另一方面，该多层膜结构中的Mo-Nb合金膜与ITZO膜的接触界面的接触部的电阻值不能直接测定，但是，由于确认是良好的显示特性，因此，推断为与上述实施方式4大致相同的值。
详细研究了Mo-Nb合金膜/ITZO膜/Mo-Nb合金膜的层叠连接界面部的结构。下面，为了便于说明，将Mo-Nb合金膜/ITZO膜/Mo-Nb合金膜记为Mo-Nb/ITZO/Mo-Nb。
图12示出上述Mo-Nb/ITZO/Mo-Nb的界面附近的Mo(3d轨道成分)、O(1s轨道成分)、In(3d轨道成分)、Zn(2p轨道成分)以及Sn(3d轨道成分)的利用X射线光电子分光分析得到的深度方向分布图。分析条件与实施例1相同。
如图12所示，在溅射时间较短的区域，作为上层的Mo-Nb膜的构成要素的Mo存在较多，随着溅射时间变长，作为中间层的ITZO膜的构成元素的O、In、Zn以及Sn存在较多，随着溅射时间进一步变长，下层的Mo-Nb膜的构成要素的Mo存在较多。
如图12所示，在上层Mo-Nb膜和ITZO膜的界面，将成为In的最大浓度的一半的深度(图中A)与成为上层的Mo-Nb膜中的Mo最大浓度一半的深度(图中B)之间的区域定义为第一界面层。同样，在ITZO膜和下层Mo-Nb膜的界面，也将成为In的最大浓度的一半的深度(图中A’)和成为下层的Mo-Nb膜中的Mo最大浓度一半的深度(图中B’)之间的区域定义为第二界面层。另外，将图中B的上层以及图中B’的下层的区域分别定义为上层Mo-Nb膜、下层Mo-Nb膜，将图中A和A’之间的区域定义为ITZO膜。并且，将第一以及第二界面层的ITZO膜侧的区域分别定义为第一ITZO附近界面层、第二ITZO附近界面层，将第一以及第二界面层的Mo-Nb侧的区域分别定义为上层Mo-Nb附近界面层、下层Mo-Nb附近界面层。
根据图12可知，在两个界面层，由于Mo和O共存，所以，可存在Mo氧化物(MoOx)。由于MoOx是绝缘体，所以，若MoOx存在于整个界面，则应该会阻碍电导通。但是，实际上如上所述，接触电阻值良好。
因此，使用X射线光电子光谱研究深度方向的7点(上层Mo-Nb膜、上层Mo-Nb附近界面层、第一ITZO附近界面层、ITZO膜、第二ITZO附近界面层、下层Mo-Nb附近界面层、以及下层Mo-Nb膜)的Mo(3d轨道成分)、In(3d轨道成分)、Sn(3d轨道成分)以及Zn(2p轨道成分)的结合状态。将其结果表示在图13(a)～(g)中。图13(a)表示上层Mo-Nb膜的所述各元素的结合状态，图13(b)表示上层Mo-Nb附近界面层的所述各元素的结合状态，图13(c)表示第一ITZO附近界面层的所述各元素的结合状态，图13(d)表示ITZO膜的所述各元素的结合状态，图13(e)表示第二ITZO附近界面层的所述各元素的结合状态，图13(f)表示下层Mo-Nb附近界面层的所述各元素的结合状态，图13(g)表示下层Mo-Nb膜的所述各元素的结合状态。
在上层Mo-Nb膜中，仅检测出Mo(参照图13(a))。在上层Mo-Nb膜附近界面层，检测出Mo、In以及Sn(参照图13(b))。在第一ITZO附近界面层，检测出Mo以及ITZO，并稍微检测出MoOx(参照图13(c))。在ITZO膜中，仅检测出ITZO(参照图13(d))。在第二ITZO附近界面层，检测出Mo以及ITZO，并稍微检测出MoOx(参照图13(e))。在下层Mo-Nb附近界面层，检测出Mo以及ITZO(参照图13(f))。在下层Mo-Nb膜，仅检测出Mo(参照图13(g))。此外，在图13中，为了方便，将MoOx表示为MoO。
根据图13所示的结果，图14示意性地示出上层Mo-Nb膜、上层Mo-Nb附近界面层、第一ITZO附近界面层、ITZO膜、第二ITZO附近界面层、下层Mo-Nb附近界面层、以及下层Mo-Nb膜的结构。如图13所示，在使Mo-Nb膜和ITZO膜接触的情况下，在界面层，虽然稍微存在作为绝缘体的MoOx，但是，具有导电性的Mo、ITZO、In、Sn是大部分。即，MoOx不在整个界面存在，在不存在MoOx的位置，上述导电性物质在界面层的深度方向连续地存在，由此，在ITZO膜和Mo-Nb膜之间形成导电路径，可得到良好的电接触特性。
本实施方式5的阴极像素电极125是交替地层叠作为第一阴极125a的Mo-Nb合金膜和作为第二阴极125b的ITZO膜而成的9层的多层膜，但是不限于此，只要以2层以上排列即可。另外，层叠顺序也可以相反。但是，为了提高针对电场发光层124的电荷注入以及电荷输送效率，优选是ITZO膜与电场发光层124接触。并且，ITZO膜和Mo-Nb合金膜的厚度分别为5nm，但是不限于此，可根据所要求的阴极像素电极125的电阻率值以及光透过率设定成任意值。但是，为了确保较高的光透过率，优选Mo-Nb合金膜的厚度不超过10nm。
另外，作为第一阴极125a的Mo-Nb合金膜不限于此，也可以使用纯Mo膜或添加有其他合金元素的Mo合金膜。通过在Mo中添加Nb，由此，尤其能够改善针对水或湿气的耐腐蚀性，可靠性提高。也可以使用添加有Nb之外的Ti、Cr、W、Zr等作为合金元素的Mo合金膜。优选其添加量为0.5～25mol％。其原因在于，若小于0.5mol％，则耐腐蚀性不充分，若超过25at％，则在公知的磷酸+硝酸+醋酸类药液中的刻蚀变得困难。
如上所述，根据本实施方式5，能够得到兼具低电阻和较高的光透过率的阴极像素电极125。通过低电阻化，即使显示画面大型化，也能够向整个画面提供均匀的阴极电位。因此，能够获得发光效率较高且显示均匀的具有明亮的显示图像的有机电场发光型显示装置。
在上述的实施方式1～5中，使用质量比为In2O3∶SnO2∶ZnO＝89∶7∶4的ITZO膜作为透明导电膜。该ITZO膜中的各元素的摩尔比为：In＝30.8mol％、Sn＝3.6mol％、Zn＝6.0mol％以及O＝59.6mol％。即，摩尔比In/(In+Sn+Zn)＝0.76、摩尔比Sn/Zn＝0.6。
但是，本发明的ITZO膜的组成并不限于上述组成比。在本发明的ITZO膜中，要求具有较高的光透过率。因此，优选含有质量比为85～95mass％的In2O3。
另外，为了使本发明的ITZO膜的组成比最优化，对在上述质量比范围内改变组成比后的ITZO膜测定波长为550nm(绿色)的光透过率。将其结果表示在图15中。图15中的横轴表示摩尔比In/(In+Sn+Zn)，纵轴表示光透过率。具有以往的IZO膜所具有的光透过滤80％。要制成具有这以上的光透过率的ITZO膜，需要使摩尔比In/(In+Sn+Zn)处于0.65～0.8的范围内。
图16是表示ITZO膜从非晶质向结晶变化的温度即所谓的结晶化温度对摩尔比Sn/Zn的依赖性的曲线图。摩尔比Sn/Zn越小，结晶化温度就越高。光刻工艺中的抗蚀剂的烘培温度通常处于90～160℃的范围内。因此，在对需要光刻工艺的半导体器件的应用中，优选使用结晶化温度超过160℃的组成、即摩尔比Sn/Zn为1以下的ITZO膜。若使用该非晶质ITZO膜，则在光刻工艺中也不会局部结晶。因此，在使用草酸类的弱酸性药液的刻蚀中也几乎不会产生刻蚀残渣。另外，从图4、图9以及图12所示的深度方向分布图可知，在上述各实施方式中，摩尔比Sn/Zn从ITZO膜主体至与Al膜或Mo膜的界面附近为1以下(即，Zn的强度大于Sn的强度)。如上所述，在ITZO膜中所包含的Zn原子具有使Al或In不是以氧化物状态存在而是以金属状态存在的作用，从得到界面的良好的电接触特性角度考虑，优选使用摩尔比Sn/Zn为1以下的ITZO膜。
另一方面，在刻蚀后，为了提高针对药液的腐蚀性，需要使ITZO膜结晶化。如图16所示，通过在结晶化温度以上的温度下进行热处理，能够使ITZO膜结晶化。但是，热处理温度需要是半导体器件的耐热温度以下。例如，在实施方式2以及3的有机电场发光型显示装置的情况下，在至少形成本发明的阳极像素电极117后，不能够进行超过已形成在其下层的由绝缘性树脂构成的平坦化膜122的耐热温度的热处理。通常，公知的绝缘性树脂膜用材料的耐热温度最高为250℃左右。若在超过耐热温度的温度下进行热处理，则该树脂会炭化或热分解。因此，优选使ITZO膜在约250℃以下的温度下结晶。因此，如图16所示，优选ITZO膜的摩尔比Sn/Zn在0.3以上。
如上所述，若使用本发明的ITZO膜作为透明导电膜，则可通过未混合H2O或H2而仅使用了Ar气的溅射法制造非晶质ITZO膜。在该溅射法中，由于几乎不产生灰尘，所以，能够作成无异物混入且均匀的非晶质膜。另外，在光刻工艺的抗蚀剂构图中的二次加热步骤中，由于不会使ITZO膜局部结晶化，所以，即使是使用作为弱酸的草酸药液的刻蚀，也几乎不会产生残渣，能够良好地进行刻蚀。在刻蚀后，通过250℃左右的热处理进行结晶化，能够使其化学上稳定，从而提高可靠性。进而，能够降低与Al类合金膜的接触电阻值。
上述实施方式1～5的半导体器件是液晶显示装置以及有机EL显示装置用的有源矩阵型TFT阵列衬底，但是，本发明不限于此，也能够适用于具有金属膜和透明导电膜的电连接部的其他半导体器件。

Claims (9)

1.一种透明导电膜，其特征在于：
实质上由In2O3、SnO2以及ZnO构成，摩尔比In/(In+Sn+Zn)为0.65～0.8，并且，摩尔比Sn/Zn为1以下。
2.如权利要求1的透明导电膜，其特征在于：
摩尔比Sn/Zn为0.3以上。
3.如权利要求1的透明导电膜，其特征在于：
结晶化温度为160～250℃。
4.如权利要求2的透明导电膜，其特征在于：
结晶化温度为160～250℃。
5.一种半导体器件，其特征在于：
具有权利要求1～4中的任意一项的透明导电膜和与所述透明导电膜直接接触的金属膜。
6.如权利要求5的半导体器件，其特征在于：
所述透明导电膜和所述金属膜交替地层叠多次。
7.如权利要求5的半导体器件，其特征在于：
所述金属膜是以Al为主要成分的金属膜。
8.如权利要求5的半导体器件，其特征在于：
所述金属膜是以Mo为主要成分的金属膜。
9.一种有源矩阵型显示装置，其特征在于：
具有权利要求5的半导体器件。
CNA2007101273311A 2006-06-30 2007-07-02 透明导电膜、半导体器件以及有源矩阵型显示装置 Pending CN101097948A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006181061 2006-06-30
JP2006181061A JP5000937B2 (ja) 2006-06-30 2006-06-30 半導体デバイスの製造方法

Publications (1)

Publication Number Publication Date
CN101097948A true CN101097948A (zh) 2008-01-02

Family

ID=38948350

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101273311A Pending CN101097948A (zh) 2006-06-30 2007-07-02 透明导电膜、半导体器件以及有源矩阵型显示装置

Country Status (5)

Country Link
US (1) US7420215B2 (zh)
JP (1) JP5000937B2 (zh)
KR (1) KR100857482B1 (zh)
CN (1) CN101097948A (zh)
TW (1) TW200811882A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101800249A (zh) * 2009-02-05 2010-08-11 株式会社半导体能源研究所 晶体管及该晶体管的制造方法
CN102453869A (zh) * 2010-10-28 2012-05-16 海洋王照明科技股份有限公司 铝掺杂氧化锌导电膜制备方法和应用
CN102709156A (zh) * 2012-05-25 2012-10-03 中山大学 一种ZnO基透明导电薄膜湿法刻蚀方法
WO2014036783A1 (zh) * 2012-09-06 2014-03-13 广州新视界光电科技有限公司 一种复合透明导电薄膜
CN105296813A (zh) * 2015-11-03 2016-02-03 任静儿 一种用于液晶显示器配线铝合金
CN109119546A (zh) * 2017-06-26 2019-01-01 三星显示有限公司 发光器件以及制造具有该发光器件的显示面板的方法
CN110718194A (zh) * 2018-07-13 2020-01-21 三星显示有限公司 显示装置
CN111613634A (zh) * 2020-05-26 2020-09-01 深圳市华星光电半导体显示技术有限公司 显示面板
US11462711B2 (en) 2017-06-26 2022-10-04 Samsung Display Co., Ltd. Light-emitting device and method of fabricating display panel therewith

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5213458B2 (ja) * 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
WO2009119804A1 (ja) * 2008-03-28 2009-10-01 日立金属株式会社 電子部品用薄膜配線および薄膜配線形成用スパッタリングターゲット材
TWI491048B (zh) 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
KR101499227B1 (ko) 2008-08-20 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2011099343A1 (en) 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US20130020641A1 (en) * 2010-03-16 2013-01-24 Sharp Kabushiki Kaisha Substrate for display panel, manufacturing method of same, display panel, and display device
KR101056431B1 (ko) * 2010-06-04 2011-08-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 이를 구비한 표시 장치 및 그 제조 방법
KR101447638B1 (ko) 2010-08-26 2014-10-07 연세대학교 산학협력단 산화물 박막용 조성물, 산화물 박막용 조성물 제조 방법, 산화물 박막용 조성물을 이용한 산화물 박막 및 전자소자
WO2012089201A2 (de) 2010-12-27 2012-07-05 Uwe Zimmer Armbanduhr
JP5717546B2 (ja) * 2011-06-01 2015-05-13 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
US20130146875A1 (en) 2011-12-13 2013-06-13 Universal Display Corporation Split electrode for organic devices
KR20130126240A (ko) 2012-05-11 2013-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판
JP2014095795A (ja) * 2012-11-09 2014-05-22 Japan Display Inc 液晶表示装置およびその製造方法
WO2016063169A1 (en) * 2014-10-23 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
CN104618813B (zh) * 2015-01-20 2018-02-13 腾讯科技（北京）有限公司 弹幕信息处理方法、客户端及服务平台
JP6565517B2 (ja) * 2015-09-09 2019-08-28 凸版印刷株式会社 配線基板、半導体装置、および液晶表示装置
KR102491880B1 (ko) 2016-06-16 2023-01-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3179451B2 (ja) 1991-03-25 2001-06-25 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JPH06318406A (ja) * 1992-12-16 1994-11-15 Idemitsu Kosan Co Ltd 導電性透明基材およびその製造方法
JP3943617B2 (ja) * 1995-12-07 2007-07-11 出光興産株式会社 透明導電積層体およびこれを用いたタッチパネル
JP3208658B2 (ja) * 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
US6297519B1 (en) * 1998-08-28 2001-10-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
JP3288637B2 (ja) 1998-08-28 2002-06-04 富士通株式会社 Ｉｔｏ膜接続構造、ｔｆｔ基板及びその製造方法
WO2000012445A1 (fr) * 1998-08-31 2000-03-09 Idemitsu Kosan Co., Ltd. Cible pour film electroconducteur transparent, matiere electroconductrice transparente, verre electroconducteur transparent et film electroconducteur transparent
JP4233641B2 (ja) 1998-08-31 2009-03-04 出光興産株式会社 透明導電膜用ターゲットおよび透明導電ガラスならびに透明導電フィルム
JP2000185968A (ja) 1998-12-22 2000-07-04 Tosoh Corp 導電性金属酸化物焼結体およびその用途
JP4559553B2 (ja) 1999-03-05 2010-10-06 出光興産株式会社 スパッタリング、エレクトロンビーム、イオンプレーティング用焼結体、透明導電ガラス及び透明導電フィルム
JP4560149B2 (ja) 1999-03-05 2010-10-13 出光興産株式会社 透明導電材料、透明導電ガラス及び透明導電フィルム
JP4230594B2 (ja) * 1999-03-05 2009-02-25 出光興産株式会社 スパッタリング用ターゲット及び透明導電ガラス並びに透明導電フィルム
JP2000330134A (ja) 1999-03-16 2000-11-30 Furontekku:Kk 薄膜トランジスタ基板および液晶表示装置
JP3961172B2 (ja) 1999-11-26 2007-08-22 アルプス電気株式会社 酸化物透明導電膜と酸化物透明導電膜形成用ターゲットおよび先の酸化物透明導電膜を備えた基板の製造方法と電子機器および液晶表示装置
JP2001318389A (ja) 2000-05-11 2001-11-16 Idemitsu Kosan Co Ltd 透明電極基板とその製造法および液晶素子
JP2003107523A (ja) * 2001-09-28 2003-04-09 Hitachi Ltd 液晶表示装置
EP1443527A4 (en) * 2001-10-19 2007-09-12 Asahi Glass Co Ltd SUBSTRATE WITH TRANSPARENT CONDUCTIVE OXIDE FILM AND METHOD OF MANUFACTURING THEREOF AND PHOTOELECTRIC IMPLEMENTATION ELEMENT
TWI230304B (en) * 2002-03-04 2005-04-01 Sanyo Electric Co Display device with reflecting layer
JP2003255378A (ja) 2002-03-05 2003-09-10 Sanyo Electric Co Ltd 液晶表示装置
JP3940385B2 (ja) * 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
JP4219717B2 (ja) 2003-03-27 2009-02-04 三菱電機株式会社 表示装置の製造方法、液晶表示装置並びに金属膜のパターニング方法。
JP4293592B2 (ja) * 2003-03-28 2009-07-08 Ｔｄｋ株式会社 有機ｅｌ素子及び有機ｅｌディスプレイ
WO2005062678A2 (ja) * 2003-12-19 2005-07-07 Idemitsu Kosan Co 有機エレクトロルミネッセンス素子、導電積層体及び表示装置
JP4464715B2 (ja) * 2004-03-09 2010-05-19 三菱電機株式会社 液晶表示装置およびこれらの製造方法
JP2006134789A (ja) * 2004-11-09 2006-05-25 Idemitsu Kosan Co Ltd 非晶質透明導電膜及び非晶質透明導電膜積層体並びにこれらの製造方法
JP4596977B2 (ja) * 2005-05-20 2010-12-15 株式会社 日立ディスプレイズ 有機発光表示装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101800249B (zh) * 2009-02-05 2014-06-25 株式会社半导体能源研究所 晶体管及该晶体管的制造方法
US8822991B2 (en) 2009-02-05 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
CN101800249A (zh) * 2009-02-05 2010-08-11 株式会社半导体能源研究所 晶体管及该晶体管的制造方法
CN102453869A (zh) * 2010-10-28 2012-05-16 海洋王照明科技股份有限公司 铝掺杂氧化锌导电膜制备方法和应用
CN102709156B (zh) * 2012-05-25 2016-09-07 中山大学 一种ZnO基透明导电薄膜湿法刻蚀方法
CN102709156A (zh) * 2012-05-25 2012-10-03 中山大学 一种ZnO基透明导电薄膜湿法刻蚀方法
WO2014036783A1 (zh) * 2012-09-06 2014-03-13 广州新视界光电科技有限公司 一种复合透明导电薄膜
CN105296813A (zh) * 2015-11-03 2016-02-03 任静儿 一种用于液晶显示器配线铝合金
CN109119546A (zh) * 2017-06-26 2019-01-01 三星显示有限公司 发光器件以及制造具有该发光器件的显示面板的方法
US11462711B2 (en) 2017-06-26 2022-10-04 Samsung Display Co., Ltd. Light-emitting device and method of fabricating display panel therewith
CN109119546B (zh) * 2017-06-26 2023-07-07 三星显示有限公司 发光器件以及制造具有该发光器件的显示面板的方法
CN110718194A (zh) * 2018-07-13 2020-01-21 三星显示有限公司 显示装置
CN111613634A (zh) * 2020-05-26 2020-09-01 深圳市华星光电半导体显示技术有限公司 显示面板
CN111613634B (zh) * 2020-05-26 2023-05-02 深圳市华星光电半导体显示技术有限公司 显示面板

Also Published As

Publication number Publication date
US7420215B2 (en) 2008-09-02
KR100857482B1 (ko) 2008-09-08
US20080012016A1 (en) 2008-01-17
JP5000937B2 (ja) 2012-08-15
KR20080002659A (ko) 2008-01-04
JP2008010342A (ja) 2008-01-17
TW200811882A (en) 2008-03-01

Similar Documents

Publication Publication Date Title
CN101097948A (zh) 透明导电膜、半导体器件以及有源矩阵型显示装置
CN101552242B (zh) 薄膜晶体管阵列面板及其制造方法
KR101085271B1 (ko) 표시 디바이스용 Ａｌ 합금막, 표시 디바이스 및 스퍼터링 타깃
US7683370B2 (en) Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
US8218122B2 (en) Method for forming wiring film, transistor and electronic device
CN103400857B (zh) 半导体装置和及其制造方法
TWI445179B (zh) A wiring structure and a manufacturing method thereof, and a display device having a wiring structure
US8039852B2 (en) Thin film transistor for a liquid crystal device in which a sealing pattern is electrically connected to a common electrode wiring
CN106972027B (zh) 薄膜晶体管阵列基板的制造方法
CN106876327B (zh) 一种阵列基板及其制备方法、显示装置
US20130181218A1 (en) Wiring structure and display device
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
WO2007063991A1 (ja) 薄膜トランジスタ基板および表示デバイス
TW200910459A (en) Method for manufacturing display apparatus
JP2007081385A (ja) ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
KR20100127290A (ko) 표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃
JP2009105424A (ja) 薄膜トランジスタ基板および表示デバイス
US7910053B2 (en) Semiconductor device and active matrix display device
JP4763568B2 (ja) トランジスタ基板
CN110310960A (zh) 有源矩阵基板
TWI712502B (zh) 積層體及靶材
WO2018181296A1 (ja) チャネルエッチ型薄膜トランジスタの製造方法
CN103035737A (zh) 显示装置、其制造方法和电子单元
JP2008124483A (ja) 薄膜トランジスタ基板および表示デバイス
KR20110133900A (ko) 투명도전막용 산화아연계 박막 및 이를 이용한 평판 디스플레이와 조명소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20080102