TW200811882A

TW200811882A - Transparent conductive film, semiconductor device and active matrix display unit

Info

Publication number: TW200811882A
Application number: TW096119916A
Authority: TW
Inventors: Kazunori Inoue; Nobuaki Ishiga; Kensuke Nagayama; Toru Takeguchi; Kazumasa Kawase
Original assignee: Mitsubishi Electric Corp
Priority date: 2006-06-30
Filing date: 2007-06-04
Publication date: 2008-03-01
Also published as: KR20080002659A; JP5000937B2; US20080012016A1; JP2008010342A; US7420215B2; CN101097948A; KR100857482B1

Description

200811882 -·« 讀九、發明說明：【發明所屬之技術領域】本發明係關於一種透明導電膜、半導體裝置（device) 以及主動矩陣（active-matrix)型顯示裝置。【先前技術】在近年來，即使是在半導體裝置（device)中，也在顯示畫像之顯示裝置（device)之領域，為了取代習知之crt， _ 因此，以省能源（energy)、省空間（Space)作為特長之液晶顯示裝置、電致發光（EL: electro luminescence)顯示裝置等之平面板（panel)顯示器（flat-panel display)裝置係一直急速地普及。在這些顯示裝置（device)，在基板上，設置複數個之電極或配線和元件，具體地說，具有掃描配線或訊號配線、閘極（gate) (gate)電極或源極 (source)(source)·汲極（drain)(drain)電極之薄膜電晶 _ 體（TFT)等之開關（switching)元件係設置成為陣列（array) 狀’廣泛地使用在各個之顯示像素施加獨立於電極之影像訊號之主動矩陣（active-matrix)型之TFT陣列（array)基板0 在專利文獻1’揭示：使用在液晶顯示裝置之主動矩陣（active-matrix)型TFT陣列（81^3^〇基板。在該主動矩陣（active-matrix)型TFT陣列（array)基板，設置形成電極或配線之金屬膜以及形成像素電極或影像訊號之輸出入端子部之透明電極層。在透明電極層，使用IT0、IZ0等。 2185-8896-PF;Ahddub 5 200811882 ·， * ，—般而S，I電氣地連接該金屬膜和it明電極層之連接部係設置在複數個部位。此外，隨著液晶顯示裝置之大型化或高度精細化而使得由於掃描配線或訊號配線之長大化、狹窄配線幅寬化等之所造成之訊號延遲，成為問題。為了防止這個，因此，要求在電極.配線之材料，成為像A1之冑氣之低電阻。但疋，在使用A1膜之狀態下，並無得到和由IT〇、HQ等之所組成之透明電極層之間之良好之電接觸（c〇ntact)特性。因此，正如專利文獻2所揭示的，一般係使用在心膜和透明電極層之連接部’形成^卜亂等之高熔點金屬膜，透過該高熔點金屬膜而得到A1膜和透明電極層間之良好之電接觸（contact)特性之方法。此外，也有作為用以反射光而顯示晝像之反射電極係使用由A1或A1合金膜之所組成之像素電極之顯示裝置。例如在反射型液晶顯示裝置，為了適合於由ιτ〇膜之所組 _ 成之對向電極之基準電位，因此，在由兼具反射電極之^ 或Α1合金膜之所組成之像素電極上，形成ιτ〇膜或⑽膜 (參考專利文獻3)。在有機EL顯示裝置，纟了提高電荷由陽極（anode)像素電極注入至有機EL發光元件之電荷注入之放率口此纟由兼具反射板之A1或合金膜之所組成之陽極Unode)像素電極上，形成高卫作函數值之ιτ〇膜或ιζο膜。在這些顯示裝置之狀態下，利用αι或μ合金膜之高度之光反射率，因此，必須直接地形成m膜或ιζ〇膜。 2185-8896-PF;Ahddub 6 200811882 « # ^ 【專利文獻U日本特開平10 — 268353號公報【專利文獻2】日本特開2〇〇〇_ 77666號公報【專利文獻3】日本特開2〇〇4一 2948〇4號公報【發明内容】【發明所欲解決的課題】但是’正如專利文獻2所示，在層積及形成A1和高熔點金屬之狀態下，隨著高熔點金屬膜之種類而在圖案化着（patterninS)用之蝕刻（etching)製程，由於在蝕刻 (etching)液中之腐蝕電位之差異，因此，有層積配線圖案 (pattern)之端部成為逆錐形（taper)狀或屋簷形狀之狀態發生，有產生形成於上層之膜之有效覆蓋範圍（c〇verage) 不良之問題發生。此外’通常直接地形成於A1或A1合金膜上之ΙΤ0膜係多結晶。多結晶IT0係穩定於化學上，因此，使用王水 φ 系之強酸性藥液而進行圖案化（patterning)。但是，在使用此種強酸性藥液之狀態下，有蝕刻（etching)s下層之 A1或A1合金膜為止之問題發生。另一方面，為了防止這個’因此，也有使用弱酸性藥液之方法。在該狀態下，I τ〇膜係非結晶質。非結晶質ΙΤ0膜係藉由在Ar混合Η2〇或η2 之氣體（gas)中之濺鍍（30111^61^1^)法而形成。但是，在混合H2〇或H2時，在濺鍍（sputtering)中，產生粉塵（dust)，成為異物而混入至I TO膜，因此，有降低良品率之問題發生。此外’非結晶質IT 0膜係在大約15 0 °C之加熱，進行 2l85-8896-PF;Ahddub 7 200811882 ^ · >t 結晶化，因此，在光微影（photo 1 ithography process)之阻劑圖案化（resist patterning)之後烘乾（p〇stbake)製程（一般為140〜160°C)，呈部分地進行結晶化。該1刊結晶粒係成為蝕刻（etching)殘渣而有降低良品率之問題發生。

另一方面，直接地形成於A1或A1合金膜上之ιΖ0膜係非結晶質。非結晶質ΙΖ0膜係並無混合ho或H2，藉由僅使用Ar氣體（gas)之濺鍍（sputtering)&而形成，因此，並無產生前述之粉塵（dust)之問題。此外，在後烘乾 (postbake)製程後，也並無進行結晶化，因此，並無產生前述蝕刻（etching)殘渣之問題。但是，IZ〇膜係相反地不容易進行結晶化’因此，不良於耐酸性。在IZ〇膜圖案 (pattern)之形成後，在藉由酸性藥液之所造成之蝕刻 (etching)或洗淨製程之狀態下，恐怕會發生腐蝕，可靠性變差’因此，有顯著地限制IZQ膜對於裝置之適用之發生。本發明係為了解決前述之問題點而完成的，其目的係提供-種能夠直接地接觸由A1或M合金膜而形成之電極或配線和透明電極層並且具有良好之可靠性及生產性導體裝置（device)。【用以解決課題的手段】本發明之透明導電膜，係由1祕、s-及znG實質槿成之透明導電膜，莖爾 mn β )比 In/(In+Sn+Zn)成為 • ·,亚且，莫爾數（mol)比Sn/Zn成為1以下。 8 2185-8896-PF；Ahddub 200811882 ^ 【發明效果】如果藉由本發明的話，則可以提供一種能夠直接地接觸由A1或A1合金膜而形成之電極或配線和透明電極層並且具有良好之生產性之半導體裝置（device)。【實施方式】涊為在習知之A1膜和IT0或I zo膜之電接觸部，無法得到良好之接觸（contact)特性之理由係在兩者之界面形成具有電絕緣性之A1氧化物（AiOx)，成為主要之理由（例如「第47次應用物理學相關聯合演講會之演講預備稿集 (2000.3 青山學院大學）31a-YA—9，Pp866(2000)·藉由 XPS所造成之IT0/A1N界面反應層之評價」）。本發明人們係藉由濺鍍（sputtering)法而呈試驗性地成膜大約2〇〇nm 厚度之A1膜和厚度大約1〇〇11111之1了〇膜，使用奥格電子 (Auger)電子分光分析法、X射線光電子分光法以及穿透型電子顯微鏡而詳細地調查界面附近。結果，確認··厚度5 〜1 Onm程度之A1 Οχ係形成為相同之層狀，這個係妨礙電氣之導通。此種現象係即使是在ΙΤ0膜作為ΙΖ〇膜之狀態，也是相同的。另一方面，得知ΙΤΖ0膜和Α1膜之接觸電阻值係變低。調查兩者之界面構造，結果得知：構成ΙΤΖ〇膜之金屬元素係由於Ζη之存在而存在成為並無氧化之金屬單體，藉由這些金屬元素而形成電氣之導電通路（pMh)。此外，得知並無限定在IΤΖ0膜和A1膜，在透明性電極膜和金屬之接觸 2l85-8896-PF;Ahddub 9 200811882 ，電阻值變低之狀態下，具有相同之界面構造。此外’本發明人們係全心地進行研究，結果發現：可以藉由使得ΙΤΖ0之IruOs、Sn〇2及Zno之練合比，成為最適當化，藉由僅使用Ar氣體（gas)之濺鍍（sputtering) 法，而以非結晶質，來進行成膜，並且，可以在更加高於前述之後烘乾（postbake)溫度、更加低於半導體裝置 (device)耐熱溫度之溫度，來進行結晶化。在以下，就本發明之半導體裝置（device)適用於使用在液晶顯示裝置之主動矩陣彳狀^” —㈣化丨“型之^丁陣列（array )基板之實施形態之某一例子而進行說明。但是，本發明係並無限定在以下之實施形態。此外，為了使得說明變彳于明確，因此，以下之記載及圖式係適當地進行省略及簡化。 [實施形態1 ] 圖1係本實施形態1之主動矩陣（active_matrix)型 • TFT陣列（array)基板之畫像顯示區域之某一像素部分之俯視圖。圖2係圖1之X— X，剖面圖以及形成在主動矩陣 (active-matrix)型TFT陣列（array)基板之畫像顯示區域外側之訊號輸入端子部之剖面圖（在圖〗、該部分並未圖示）。作為訊號輪入端子部係圖示輸入掃描訊號之閘極 (gate)端子以及輸入影像訊號之源極（s〇urce)端子。圖1及圖2之主動矩陣（active_matrix)s 陣列 (array)基板係包括：透明絕緣基板卜閘極（gate)電極之、輔助電容共通電極3、閘極（gate)配線4、閘極（这以㊀）端子 2185-8896-PF;Ahddub 10 200811882 ， 5、閘極（83七6)絕緣膜6、半導體主動膜7、歐姆接觸（〇|1111卜 contact)膜 8、源極（source)電極 9、沒極（drain)電極 10、源極（source)配線11、TFT通道（channel )部12、層間絕緣膜13、像素汲極（drain)接觸孔（contact hole)14、閘極（gate) 子接觸孔（contact hole)15、源極（source)端子接觸孔（contact hoie)16、像素電極17、閘極（gate)端子襯墊（pad) 18以及源極（source)端子襯塾（pad) 1 9。作為透明絕緣基板1係可以使用玻璃（g 1 ass)基板、石 _ 英玻璃（glass)等之透明絕緣基板。絕緣性基板1之厚度係可以是任意，但是，為了使得液晶顯示裝置之厚度變薄，因此，最好是1 · 1mm厚度以下。在絕緣性基板1變得過度薄時，由於製程（process)之熱履歷而產生基板之歪斜，因此’降低圖案化（patterning)之精度。於是，絕緣性基板 1之厚度係必須考慮使用之製程（pr〇cess)而進行選擇。此外’在絕緣性基板1由玻璃（glass)等之脆性材料而組成之 φ 狀態下，為了防止由於來自端面之晶片化（chipping)所造成之異物混入，因此，最好是對於基板之端面，進行倒角。此外’為了特定在各個製程（process)之基板處理之方向，因此’在透明絕緣基板1之一部分設置切口係適合於製程 (process)之管理上。閘極（gate)電極2、輔助電容電極3、閘極（gate)配線 4以及閘極（gate)端子5係形成於透明絕緣基板1上。閘極（gate)電極2、輔助電容電極3、閘極（231:七）配線4以及閘極（gate)端子5係由相同之金屬膜而構成。做為該金屬 2185-8896-PF;Ahddub 11 200811882 膜係可以使用厚度100〜500nm程度之A1合金。

間極（gate)絕緣膜6係形成在透明絕緣基板1及閘極 (gate)電極2、辅助電容電極3、閘極（gate)配線4、閘極 (gate)端子5上。作為閘極（gate)絕緣膜6係可以使用厚度300〜600nm程度之矽氮化、矽氧化膜（以〇〇、矽氧化氮化膜（Si 〇xNy)或者是這些之層積膜。在膜厚變薄之狀態下，在閘極（gate)配線和源極（s〇urce)配線之交差部，容易產生短路，因此，最好是成為閘極（gate)配線4 或辅助電容電極3等之膜厚以上。另一方面，在膜厚變厚之狀態下，TFT之ON(導通）電流變小，降低顯示特性。半導體主動膜7係形成於閘極（gate)絕緣膜6上。作為半導體主動膜7係可以使用厚度1〇〇〜3〇〇nm程度之非結晶質矽(a-Si)膜或多結晶質矽(p—⑴膜。在膜變薄之狀態下，在後面敘述之歐姆接觸8之乾式蝕刻（dry 4吮〗謂）時，容易發生消失。另一方面，在膜變厚之狀悲下，TFT之0N(導通）電流變小。此外，在便呢个下句千導丁▼狐山初狀ί炙狀態下’由m成為導通狀態之閘極（gate)電壓之m臨限值電壓（vth)之控制性和可靠性之觀點來看的話，則最好是閑極（gate)絕緣膜6和a-Si膜之界面成為^或mu 另-方面，在使用p-Si膜來作為半導體主動膜7之狀離下，由m之Vth之控制性和可靠性之觀點來看的話，料好是閘極（gate)絕緣膜6和腊今田 P Sl膜之界面成為Si〇xst S i 0 X N y 〇 2185-8896-PF;Ahddub 12 200811882 、歐姆接觸（ohmic contact)膜8係形成於半導體主動膜 7上。作為歐姆接觸（ohmic con tact)膜8係可以使用在厚度20〜70nm程度之a—Si或p —Si摻雜（doping)微量之p 之η型a—Si膜、η型p —Si膜。源極（source)電極9及汲極（drain)電極1〇係形成於歐姆接觸（ohmic con tact)膜8上，透過這個而連接於半導體主動膜7。此外，源極（source)電極9係透過源極（source) _ 配線11而延伸至源極（source)端子（並未圖示）為止。源極 (source)電極9、汲極（drain)電極10及源極（source)配線11係由相同之金屬膜而構成。做為該金屬膜係可以使用厚度100〜500 nm程度之A1合金。層間絕緣膜13係形成於源極（source)電極9、汲極 (drain)電極1 〇及源極（source)配線11等之上。作為層間絕緣膜1 3係可以使用相同於閘極（gate)絕緣膜6之同樣材料0 • 像素電極17、閘極（gate)端子襯墊（pad)18以及源極 (source)端子襯墊（pad)l 9係形成於層間絕緣膜13上。像素電極17、閘極（gate)i^子概塾（pad)18以及源極（source) 端子襯墊（pad)19係由相同之透明導電性薄膜而構成。像素電極17係透過像素没極（drain)接觸孔（contact hole)14而呈電氣地連接於汲極（drain)電極1〇。閘極 (gate)端子襯墊（pad)18係透過閘極（gate)端子接觸孔 (contact hole)15而呈電氣地連接於閘極（gate)端子5。源極（source)端子襯墊（pad)19係透過源極（source)端子 2185-8896-PF;Ahddub 13 200811882 磉、接觸孔（C〇ntact h〇le)16而呈電氣地連接於源極（s〇urce) 端子11。由於後面敘述之理由，因此，作為透明導電性薄膜係最好是使用成為ImCh、Sn〇2和Zn〇之混合物之ιτζ〇。接著，就本實施形態i之主動矩陣（activeiatrix) 型TFT陣列（array)基板之製造方法而進行敘述。此外，以下說明之例子變得典型，當然不用說限定在符合於本發明之宗旨而可以採用其他之製造方法。 _ 在對於表面進行潔淨化之絕緣性基板1上，藉由濺鍍 (sputtering)、真空蒸鍍等之方法而將用以形成閘極（gate) 電極2、輔助電容電極3、閘極（gate)配線4、閘極（抑七^) 端子5等之第1之A1合金膜予以成膜。接著，在第1光微影製程（photolithography process)(照相製程），對於前述之A1合金膜，進行圖案化 (patterning)，形成閘極（gate)電極2、輔助電容電極3、閘極（gate)配線4及閘極（gate)端子5等。光微影製程 • (photolithograPhy Process)係正如以下。在洗淨主動矩陣（active-matrix)型TFT陣列（array)基板後，塗敷·乾

燥感光性阻劑（resist)。接著，藉由通過形成既定之圖案 (?81^七〇〇之遮罩圖案（111犯1^卯1：1^1^)，進行曝光及顯影，而在主動矩陣（active —matrix)型TFT陣列（array)基板上，呈照相製版地形成轉印遮罩圖案（mask pattern)之阻劑（resist)。接著。在對於感光性阻劑（resist)進行加熱硬化後，進行蝕刻（etching)，剝離感光性阻劑（resist)。在感光性阻劑（resist)和主動矩陣（active—matrix)型TFT 2185-8896-PF；Ahddub 14 200811882 « ，陣列（array )基板間之潤濕性變差之狀態下，在塗敷前，進行UV洗淨或HMDS (六甲基二碎氨烧）之蒸氣塗敷等之處理。此外，在感光性阻劑（resist)和主動矩陣 (active-matrix)型TFT陣列（array)基板間之密合性變差而產生剝離之狀態下’適度地進行加熱硬化溫度之高溫化或加熱硬化時間之長時間化等之處理。前述A1合金膜之姓刻（etching)係可以使用餘刻劑（etchant)而進行餘刻 (etching)。此外，在防止和其他配線之位差之短路之方 _ 面，該A1合金膜之蝕刻（etching)係最好是進行餘刻 (etching)而使得圖案邊緣（pattern edge)成為錐形 (taper)形狀。在此，所謂錐形（taper)形狀係指圖案邊緣 (pattern edge)進行蝕刻（etching)而使得剖面成為台座形狀。敘述在相同之製程，形成閘極（gate)電極2、閘極 (gate)配線4、輔助電容電極3和閘極（gate)端子部5，但是，並非限定於此，此外，也可以在製造主動矩陣 φ (狀1：1¥6_備1:]：1乂）型TFT陣列（array)基板之方面，形成必要之各種之標記（mark)類或配線。接著，藉由電漿（plasma)CVD(Chemical Vapor Dep〇Siti〇n(化學氣相蒸鍍））法而連續地成膜用以形成由 SiNx、Si〇x、Si〇xNy等之所組成之閘極（gate)絕緣膜6、由 a—Si或p— Si所組成之半導體主動膜7、由a一Si或 η型p—Si所組成之歐姆接觸（〇hmic c〇ntact)膜8之薄膜。在使用a —Si膜來作為半導體主動膜了之狀態下，可以藉由使得閘極（gate)絕緣膜6之界面附近之成膜速度變 2185-88 96-PF;Ahddub 15 200811882

A , 小，上層部之成膜速度變大，而在短暫之成膜時間，得到遷移率大且OFF(截止）時之漏電流小之TFT。前述之SiNx 膜、Si Οχ 膜、Si 0xNy 膜、a—Si 膜、p—Si 膜、η 型 a—Si 膜和11型P— Si膜係可以使用習知之氣體（gas)(SiH4、NH3、 H2、N〇2、PH3、N2或者是這些之混合氣體（gas))，藉由乾式蝕刻（dry etching)而形成圖案（pattern)。接著，在第2光微影製程（photolith〇graphy process)，至少在形成TFT部之部分，對於半導體主動膜 _ 7及歐姆接觸（〇hmic contact)膜8，進行圖案化 (patterning)。閘極（gate)絕緣膜6係涵蓋於整體而殘留。由在交差部之耐電壓變大之觀點來看的話，則最好是半導體主動膜7及歐姆接觸（ohmic contact)膜8係除了形成TFT部之部分以外，也在源極（source)配線和閘極（料。）配線4及輔助電容電極3呈平面地交差之部分，進行圖案化（patterning)而殘留。此外，TFT部之半導體主動膜7 _ 及歐姆接觸（ohmic contact)膜8以連續之形狀而殘留至源極（source)配線之下部為止係並無超過半導體主動膜7及歐姆接觸（ohmic contact)膜8之位差，不容易發生在位差部之源極（source)電極之斷線，因此，變得理想。半導體主動膜7及歐姆接觸（ohmic contact)膜8之钱刻（etching) 係可以藉由習知之氣體（gas)組成（例如SF6和〇2之混合氣體（gas)或者是CF4和〇2之混合氣體（gas))而進行乾式餘刻 (dry etching) 〇接著，藉由濺鍍（sputtering)等之方法而成膜用以形 2185-8896-PF;Ahddub 16 200811882 • 成源極（source)電極9及汲極（drain)電極1〇之A1合金膜。猎著第3光微影製程（photolithography process)而由該A1合金膜，來形成源極（source)配線ιι(參考圖1)、源極（source)端子（並未圖示）、源極（source)電極9及没極（drain)電極 1 〇。接著’進行歐姆接觸（ohmic contact)膜8之蚀刻 (etching)。藉由該製程（process)而除去TFT部之歐姆接觸（ohmic con tact)膜8之中央部，露出半導體主動膜7。 _ 歐姆接觸（ohmic contact)膜8之钱刻（etching)係可以藉由習知之氣體（gas )組成（例如SF6和〇2之混合氣體（gas )或者是CF4和〇2之混合氣體（gas))而進行乾式蝕刻（dry etching) 〇接著，藉著電漿（plasma)CVD法而形成用以形成由 SiNx、Si〇x、Si〇xNy等之所組成之層間絕緣膜13之膜。藉著第4光微影製程（photo 1 ithography process)，而由該 φ 膜，形成層間絕緣膜13。使用對於圖2所示之對應於像素沒極（drain)接觸孔（contact hole) 14、閘極（gate)端子接觸孔（contact hole)15及源極（source)端子接觸孔 (contact hole)16之部分進行開口之遮光遮罩（mask)(並未圖示）而均勻地進行曝光。在前述之曝光製程後，使用顯影液而進行顯影。然後，在對應於接觸孔（contae1： hQle) 之區域，藉由蝕刻（etching)製程而露出形成開口部之汲極 (drain)電極 10 等。接著，藉由濺鍍（sputtering)法、真空電鍍法、塗敷 218 5-8 8 9 6-PF;Ahddub 17 200811882 .‘法等而形成用以形成像素電極17、閘極（gate)端子概塾 (pad)18以及源極（source)端子襯墊（pad)19等之透明導電性薄膜。為了減低和A1合金膜間之接觸電阻，因此，最好是濺鍍（sputtering)法。藉著第5光微影製程 (photolithography process)，而由透明導電性薄膜，形成像素電極17、閘極（gate)端子概墊（pad) 18以及源極 (source)端子襯墊（pad)19 等。像這樣製造之主動矩陣（active-matrix)型TFT陣列 _ (array)基板係透過彩色濾光片（col〇r nHer)或者是具有對向電極之對向基板（並未圖示）和間隔件（spacer)而貼合成為一對之基板，在其間隙，注入液晶。藉由將夾住該液晶層之液晶面板（panel)安裝在背光單元（backlight unit)，而製造液晶顯示裝置。在前述之一對基板間而混入金屬等之導電性異物之時，像素電極17和對向電極係可以透過該導電性異物，呈 _ 電虱地發生短路，在適當之像素電極之像素顯示，發生不良（點缺陷）。為了防止這個而提高良品率，因此，正如圖 3所示，可以形成保護絕緣膜2〇而至少覆蓋該像素電極 17。作為保護絕緣膜20之適當之實施例係有藉由電漿 (plasma)CVD法之所造成之Si〇x膜或膜。在習知之ΙΤ0膜上而形成前述之藉由電漿 (plasma)CVD法之所造成之Si〇x膜或SiJx膜之狀態下，在歹成遠於像素電極17之圖案（pattern)間之姓刻殘邊上，膜係異常成長而使得表面凹凸變大。藉由該凹凸 2185-8896-PF;Ahddub 18 200811882 顯示呈白濁化，有成為不良之問題發生。認為這個 t岐用單ws叫或氨（_，來作為㈣法之反應孔々-伽），因此，在成膜之初期，將曝露在包含氣之還原性氣體（gas)之電漿（plasffia)之餘刻（etching)殘渣之ιτ〇予以還原’影響到SiNx膜之成長之緣故。但是，在本實施例1之ΙΤΖ0膜之狀態下，幾乎不發生敍刻（etching)殘潰，因此，可以防止前述之問題。此外，彳以在前述之保護絕

緣膜20之上層，藉由塗敷法而還形成絕緣性之有機樹脂膜。 (實施例1) 說明本實施形態1之具體之實施例。作為本實施例】之第1金屬膜（閘極（gate)電極2、辅助電容電極3、閘極 (gate)配線4、閘極（gate)端子5)以及第2金屬膜（汲極 (drain)電極9、源極（source)電極1〇)係使用在純A1添加 5莫爾〇之A1 — 5莫爾％Mo合金膜。作為透明導電性膜（像素電極17、閘極（gate)端子襯墊（pa(j)i8、源極（source) 端子襯墊（pad)19)係使用質量比成為in2〇3 : Sn〇2 : Zn〇 = 89 : 7 : 4之ΙΤΖ0膜。該ΙΤΖ0膜之各種元素之莫爾（111〇1) 比係I η — 30 · 8莫爾％、Sn = 3· 6莫爾％、Zn = 6 · 〇莫爾％以及 0 = 5 9. 6莫爾％。也就是說，成為莫爾（mo 1)比j n/ ( j n + Sn + Zn) = 0· 76、莫爾（mol)比 Sn/Zn = 0· 6。莫爾（m〇l)比係在成膜前之練合時，測定各種氧化物之質量，求出質量比，由各種元素之原子量，來算出莫爾（mol )比。此外，ITZ0 膜中之金屬元素之莫爾（mo 1)比係也藉由I CP( I nduct i ve 1 y 2185-8896~PF;Ahddub 19 200811882

Coupled Plasma :感應偶合電漿）發光分光分析法而進行測定，確認幾乎一致於藉著由成膜前之練合比之所算出之莫爾（mol)比和ICP發光分光分析法而測定之結果來得到之莫爾（mol)比。 ΙΤΖ0膜係藉由僅使用Ar氣體（gas)之習知之錢鑛 (sputtering)法而進行成膜。藉由X射線繞射法而分析成膜之IT Z 0膜’結果’並無§忍定繞射波峰（p e & k )，確認成為非結晶質。接著，藉由光微影製程（photolithography process)而形成阻劑圖案（resist pattern)，籍由習知之草酸（oxalic acid)藥液而進行蝕刻（etching)。然後，除去阻劑圖案（resist pattern)而形成像素電極π、閑極 (gate)知子概塾（pad)18以及源極（sourCg)端子襯墊 (pad)19。此外，在大氣中，於溫度250°C，進行大約30 分鐘之熱處理。藉由X射線繞射法而分析本熱處理後之 IT Z 0膜’結果’ $忍定繞射波峰（p g a k)，確認結晶化。成為本實施例1之透明導電膜之IΤΖ0膜係不同於I το 膜’並無此合Η2 0或Η2 ’可以錯由僅使用a r氣體（g a s )之濺鍍（sputtering)法，而以非結晶質，來進行成膜。因此，在錢鍍（sputtering)中，並無產生粉塵（dust)，可以減低異物混入至膜之混入至1 /10以下為止。此外，可以使用成為弱酸之草酸（oxalic acid)藥液，來作為蝕刻（etching) 液，因此，在蝕刻（etching)時，可以防止腐蝕至成為下層之第1及第2金屬膜之A1合金膜為止而斷線。此外，ITZ〇膜係在光微影製程（photol ithography process)之阻劑圖 2185-8896-PF;Ahddub 20 200811882 遨 # 案化（resi st patterning)之後烘乾（P〇stbake)製程，也並無呈部分地進行結晶化，因此，也幾乎並無發生蝕刻 (etching)殘渣。並且，在圖案化（patterning)後，藉由熱處理而進行結晶化，藉由成為化學穩定且耐酸性良好之膜而也提高可靠性。像素沒極（drain)接觸孔（contact hoie) 14之像素電極17和汲極（drain)電極10之接觸電阻值、閘極（gate) 端子部接觸孔（con tact hole) 15之閘極（gate)端子襯墊 ⑩ （Pad) 18和閘極（gate)端子5—之接觸電阻值、以及源極 (source)端子部接觸孔（contact h〇le)16 之源極（source) 端子襯墊（pad) 1 9和源極（source)端子11之連接部之接觸電阻值係皆接觸孔（contact hole)開口面積之每50//m2, 成為大約1 k Ω。向來之ΙΤ0膜和純^1膜之接觸電阻值係接觸孔 (contact hole)開口面積之每5〇//m2,成為大約1〇〇ΜΩ。

本實施例1之ΙΤΖ0膜和Α1— 5莫爾％Μ〇合金膜之接觸電阻值係向來之1/105而極為良好之值。接著，詳細地調查前述Α1 — Μ〇膜和πζ〇膜之界面構造。具體地說，制Χ射線光電子分光分析，調查深度方向輪廊（PrQfile)°作為Χ射線光電子分光分析裝置係使用 ULVAC—PHI公司製之Quantum2〇〇〇。分析條件係射線源 Κα射線、束直桂1GG“、輸出mv- ioow。在以下，為了 U兒月之方便上’因此’將由上層之阳〇膜和下層之 A1-Mo膜之所組成之薄膜，記載為麵Ai_M〇。 218 5-8 8 9 6-PF;Ahddub 21 200811882 * 在圖4，顯示藉由前述分析試料ITZ0/A1 — Mo之界面附近之Al(2p執道成分）、0(ls轨道成分）、In(3d執道成分）、Sn(3d轨道成分）以及Zn(2p執道成分）之X射線光電子为光分析之所造成之深度方向輪廊（profile)。此外，省略Mo之分析。圖4中之橫軸係表示藏鐘（sputtering)時間，縱軸係表示前述元素之莫爾％濃度。在本實施例1之χ 射線光電子分光分析，藉由使用Ar +離子之錢鑛 (sputtering)而蝕刻（etching)試料，藉由進行其表面分析而付到殊度方向輪廓（profile)。因此，橫轴之錢錄 (sputtering)時間係對應於由位處在上層之no表面開始之深度。正如圖4所示，在濺鍍（sputtering)時間短之區域，存在許多之成為上層ΙΤΖ0膜之構成元素之〇、in、Zn及

Sn，隨著濺鍍（sputtering)時間變長而存在許多之成為下層之A1 ~ Mo膜之構成元素之a 1。將成為In最大濃度之一半之深度（圖中之〇和成為Μ 最大濃度之一半之深度（圖中之B)之間之區域，定義成為界面層。此外，將由圖中之A開始之上層區域，定義成為 ιτζο膜，將由圖中之B開始之下層區域，定義成為μ —恥膜。此外，將界面層之ITZ0膜侧之區域，定義成為ιτζ〇附近界面層，將相同界面層之Α1 — Μ〇膜側之區域，定義成為Α1 — Mo附近界面層。由圖4而得知：在界面層，增加〇濃度。這個係顯示在界面層，存在Al〇x。絕緣體，因此，如果Αι〇χ存 2185-8896-PF；Ahddub 22 200811882 一在於界面整體的話，則應該會妨礙電導通。但是，在實際上，正如前面之敘述，本實施例〗之像素汲極^^丨幻接觸孔（C〇ntaCth〇le)14之像素電極17和汲極（dTain)電極1〇之連接部等之接觸電阻值係比較於習知例而得到非常低之接觸電阻值。於疋，使用X射線光電子光譜（spectrum)而調查深度方向之4點（ιτζο膜、ιτζο附近界面層、A1 — M〇m近界面層以及A1 —Mo膜）之A1(2P軌道成分）、Zn(2p執道成分）、 In(3d軌道成分）以及sn(3d軌道成分）之結合狀態。將該結果顯示在圖5(a)〜（d)。圖5(a)係顯示ΙΤΖ0膜之前述各種元素之結合狀態，圖5(b)係顯示ITZ〇附近界面層之前述各種元素之結合狀態，圖5(c)係顯示Α1_Μ〇附近界面層之鈾述各種元素之結合狀態，圖5 (d)係顯示a 1 — Mo膜之前述各種元素之結合狀態。在ΙΤΖ0膜，僅檢測到ITZ0(參考圖5(a))。在ITZ〇附 • 近界面層，檢測到Α10χ、Α卜ΙΤΖ0及Ιη(參考圖5(b))。在Al —Mo附近界面層，檢測到Α1〇χ、M、ITZ〇及In(參考圖5(c))。在A1 — M〇膜，僅檢測到A1(參考圖。此外’在圖5中，將A10x簡便地顯示成為A1〇。圖6係由圖5所示之結果而呈示意地顯示I τζ〇膜、 ιτζο附近界面層、Α1 — Μο附近界面層以及αι — μ〇膜之構造。正如圖6所示，在接觸Al —Mo膜和ΙΤΖ0膜之狀態下，在界面層，除了成為絕緣體之Α1〇χ以外，還存在具有導電性之Al、In、ΙΤΖ0。也就是說，認為△丨仏係並無存在於界 2185-8896-PF;Ahddub 23 200811882 . 面整體，藉由在並無存在該Al〇x之部位，使得前述之導電性物質，連續地存在於界面層之深度方向，而在IΤΖ0膜和 A1 — Mo膜之間，形成導電通路，得到良好之電接觸（contact) 特性。此外，推測由於Zn之存在而還原In2〇3，並且，抑制A10 X之形成。 [實施形態2 ] 接著，就本發明之實施形態2而言，使用圖7而進行說明。實施形態2係在構成使用有機EL發光元件之有機電 _ 场發光型顯示裝置之主動矩陣（act i ve-matr iX)型TFT陣列（array)基板，適用本發明。該有機電場發光型顯示裝置係具有上面發光型（頂發射型）構造之陽極（an〇de)像素電極0 圖7係顯示本實施形態2之構成有機電場發光型顯示裝置之主動矩陣（active-matrix)型TFT陣列（array)基板以及形成於其上部之有機EL元件之像素部之剖面圖。本實

施形態2之主動矩陣（active-matrix)型TFT陣列（array) 基板係包括透明絕緣基板1 〇1、閘極（gate)電極1 Μ、閘極 (gate)絕緣膜 l〇6、p—Si 膜 1〇7、源極（s〇urce)電極 1〇9、汲極（drain)電極11〇、層間絕緣膜113、像素汲極（drain) 接觸孔（contact 透過性絕緣膜121、平坦化膜122、分離膜123、電場發光層124、陰極（cathode)像素電極125、封裝層126以及對向基板12 7。 1 02、間極（gate) 透明絕緣基板1 〇 1、閘極（ga t e )電極 2185-8896-PF；Ahddub 24 200811882 . 絕緣膜106、源極（source)電極109、汲極（drain)電極110 係共通於實施形態1之構成要素，因此，省略說明。 P — S i膜10 7係形成於透過性絕緣膜121上。p 一 s i膜 107係具有通道（channel)區域l〇7a、源極（source)區域 107b、没極（drain)區域 l〇7c。層間絕緣膜113係由第1層間絕緣膜113a和第2層間絕緣膜113b所構成。形成第1層間絕緣膜π 3a而覆蓋閘極（gate)絕緣膜106以及形成於其上面之閘極（ga1:e)電極 _ 1〇2。形成第2層間絕緣膜113b而覆蓋第1層間絕緣膜u3a 以及形成於該第1層間絕緣膜11 3a上之源極（sour ce )電極 109和汲極（drain)電極110。作為層間絕緣膜113係可以使用相同於實施形態1之層間絕緣膜13之同樣材料。透過貫穿該層間絕緣膜11 3之接觸孔（contact hoi e)而使得源極（source)電極109和汲極（drain)電極110，連接於各個之源極（source)區域l〇7b及汲極（drain)區域l〇7c。 φ 陽極Unode)像素電極1Π係由第1陽極（anodeUna 和第2陽極（anode) 117b所構成。第1陽極（anode) 11 7a係形成於平坦化膜122之上，第2陽極（anode)117b係形成於第1陽極（anode) 117a之上。在本實施形態2之第1陽極（anode) 117a，使用A1合金膜，在第2陽極（anode) mb，使用成為透明導電膜之ITZ0膜。陽極（311〇(16)像素電極117 係透過平坦化膜122以及貫穿第2層間絕緣膜113b之像素汲極（dr a in)接觸孔（contact hole) 114而連接於下層之汲極（draiη)電極 11 0。 2185-8896-PF;Ahddub 25 200811882 ‘ 透過性絕緣膜121係由帛1透過性絕緣膜121a和第2 透過性絶緣膜121b所組成。帛i透過性絕緣膜ma係形成於透明絕緣基板1G1 ±，適合為㈣膜。第2透過性絕緣膜121b係形成於該帛丨透過性絕緣膜121上，適合為 Si Ox 膜。平坦化膜122係形成於第2層間絕緣膜113b上。要求在平坦化膜122成為平坦，因此，可以使用藉由塗敷 _ (c〇ating)法等而形成之絕緣性樹脂。分離膜123係形成於平坦化膜〗22上，呈電氣地分離鄰接之像素（並未圖示）之間，因此，在陽極（an〇de)像素電極117之周圍，形成土堤狀而成為框子。電場發光層124係在分離膜} 23，形成於包圍周圍之第2陽極（anode)117b上。電場發光層124係有機EL材料。電場發光層124係在基本上，包括由陽極（an〇de)像素電極 117之侧開始依序地層積電洞輸送層124a、有機EL層124b _ 和電子輸送層124c之3層。此外，可以是追加夾住於電洞輸送層124a和陽極（anode)像素電極in之間之電洞注入層（並未圖示）以及層積於電子輸送層l24c之正上方之電子注入層（並未圖示）之至少任何一層之習知之構造。也就是說’電場發光層124係可以是4層或5層構造。形成陰極（cathode)像素電極125而覆蓋電場發光層 124及分離膜123。陰極（cathode)像素電極125係由ΙΤ0、 ιζο、ιτζο等之所構成之透明導電膜。此外，陰極（cathode) 像素電極125係藉由和陽極（anode)像素電極117之間之電 2185-8896-PF;Ahddub 26 200811882 • 位差而使得電流流動至電場發光層124之對向電極。封裝層126係形成在陰極（cath〇de)像素電極125。封裝層126係用以由水分或不純物來遮斷電場發光層124之層對向基板127係形成在封裝層126上，對向於絕緣性基板101。在圖7所示之有機電場發光型顯示裝置，由源極 (source)電極1〇9開始傳送之訊號電壓係透過汲極（打ain) 電極11β而施加於陽極（anode)像素電極ιιγ，藉由和陰極 (cathode)像素電極125間之電壓差而在電場發光層124流動電流，發光有機EL層124b。藉由有機EL層124b所產生之光係藉由具有光反射性之陽極（an〇de)像素電極117 而進行反射，透過陰極（cath〇de)像素電極125而放射至基板之上部，進行辨識。因此，在陽極（anode)像素電極117，要求用以提高電荷注入至有機EL層124b之電荷注入效率之高工作函數值 φ 以及面度之光反射率。例如習知之Cr(大約4· 5eV)膜或 Mo(大約4· 6eV)膜係具有高工作函數值，但是，光反射率變低。進行調查，結果，波長550nm之光反射率係cr:67%、 Mo · 60%。另一方面，例如習知之Ai膜係具有9〇%以上之同度之光反射率’但是，工作函數值低於理想之4. 〇eV。於是’在南度之光反射率之A1膜之上層形成高工作函數 (大約4· 7eV以上）且高度之光透過性之IT〇、IZ〇等之透明導電膜之層積構造之陽極（an〇(je)係知道成為先前技術。但是，正如前面之敘述，在A1膜和1忉膜之組合，在界面， 2185-8896-PF;Ahddub 27 200811882 • 形成絶緣層A1 Οχ，妨礙電導通，因此，無法實用化。 (實施例2) 說明本實施形態2之具體之實施例。在本實施例2，為了解決前述之問題，因此，作為第1陽極（an〇de)117a 係使用在純A1添加5莫爾％Mo之A1 — 5莫爾〇合金膜，作為第2陽極（抓0(16)11713係使用質量比成為1112〇3:811〇2: Ζη0= 89 : 7 : 4之ΙΤΖ0膜。該ΙΤΖ0膜之各種元素之莫爾 (mol)比係 in = 30. 8 莫爾％、Sn= 3· 6 莫爾％、Zn= 6· 0 莫爾 /以及0 — 5 9 · 6莫爾％。也就是說，成為莫爾（m〇 1)ιιη/(ιη + Sn+ Zn) = 0· 76、莫爾（mol)比 Sn/Zn= 〇· 6。陽極（anode)像素電極117係可以藉由以下之製程而形成。首先，藉由使用Ar氣體（gas)之習知之濺鍍 (sputtering)法，而以大約50nm之厚度，來成膜成為第i 陽極（anode) 117a之A1 — Mo合金膜。接著，同樣地藉由使用Ar氣體（gas)之習知之錢錢（sputtering)法，而以大約 _ 20nm之厚度，來成膜成為第2陽極（anode) u 7b之非結晶貝ΙΤΖ0膜。接者’藉由光微影（photolithography)法而形成阻劑圖案（resist pattern)，藉由習知之包含鱗酸 (phosphoric acid) +硝酸+乙酸之藥液，而同時總括地钱刻（etching)A1 — Mo合金膜和ΙΤΖ0膜。然後，藉由除去阻劑圖案（resist pattern)而形成陽極（anode)像素電極 117。最後，在大氣中，於溫度250°C，進行大約30分鐘之熱處理’結晶化成為第2陽極（anode) 116b之IΤΖ0膜。使用在本實施例2之組成之非結晶質ιτζο膜係可以藉 2185-8896-PF;Ahddub 28 200811882 ' 由成為習知之A1蝕刻（etching)液之磷酸（phosphoric acid) +石肖酸+乙酸系之藥液而進行钱刻（e_^ching)，因此’在層積於A1膜之狀態下，適合於能夠同時總括地蝕刻 (etching)Al膜之方面。此外，在膜中，並無結晶化之區域’因此，幾乎並無發生蝕刻（etching)殘渣。此外，藉由進行結晶化而提高IΤΖ0膜對於藥液之耐腐蚀性。因此，可以防止使用在成為後製程之基板之洗淨、電場發光層 _ 或陰極（cathode)像素電極125之形成等之藥液浸透至 ΙΤΖ0膜而進行腐蝕。成為構成陽極（anode)像素電極117之第1陽極 (&11〇(^)1173之41-11〇合金膜和成為第2陽極（抓〇(16)1171) 之ΙΤΖ0膜之間之接觸電阻值係每5〇#m2成為大約ikQ。這個係向來之A1膜和IT〇膜之接觸電阻值之大約1/1〇5而成為極為良好之值。藉由本發明而得到兼具Α1合金膜之所具有之高度之 _ 光反射率和1ΤΖ0膜之所具有之高工作函數值之陽極 (anode)像素電極117。因此，得到發光效率高且具有明亮之顯不晝像之有機電場發光型顯示裝置。在即使是就成為構成本實施例2之陽極（an〇de)像素電極in之第1陽極（anode)117ai A1 — M〇合金膜和成為第^陽極（an〇de)ll7b之ITZ〇膜之界面而藉由χ射線光電子刀光刀析去來進行分析時，形成相同於前述實施例1之同樣之界面構造。在本實施例2，Al —Mo合金膜之厚度係5〇nm，但是， 218 5-8 8 9 β-PF;Ahddub 29 200811882 可以疋10〜200随之陣列（array)。在厚度未滿1〇nm，增加光透過成分，成為所謂光透過狀態，因此，降低反射率。另一方面，在厚度超過2〇〇nm時，結晶粒係粗大化，使得陽極（anode)像素電極117之表面凹凸變大。具體地說，在陽極（anode)像素電極117之平均粗糙度Ra超過1〇隨 %，谷易產生形成於陽極（an〇de)像素電極丨17上之電場發光層124之被覆不良，導致和陰極（cath〇(je)像素電極125 之短路模式（short mode)之故障等。此外，ιτζο膜之之厚度係20nm，但是，能夠以3· 5_ 以上之膜厚而成為陣列（array)。如果是以3·5ηπι以上之膜厚而成為陣列（array)的話，則能夠形成呈層狀地成長之均勻之膜。也就是說，可以防止由於膜缺損之所造成之顯示不良。 [實施形態3] 接著，就本發明之實施形態3而進行說明。在前述之實施形態2，在圖7所示之有機電場發光型顯示裝置之陰極（cathode)像素電極125，使用Π0膜、IZ〇膜、ITZ〇膜等。陰極（cathode)像素電極125係成為相對於每個像素之陽極（anode)像素電極117之共通之對向電極而形成於顯示區域整體，通過延長之所形成之外部輸入端子而供應共通之陰極（cathode)電位。因此，顯示畫面越加大型化而越加希望低電阻之陰極（cath〇de)像素電極125。於是，在本實施形態3,作為陰極（(^让〇心）像素電極 125係使用交互地層積複數次之圖8所示之成為第工陰極 2185-8896-PF;Ahddub 30 200811882 (cathode)像素電極125a之Ai合金膜和成為第2陰極 (cath〇de)125b《ΙΤΖ0膜之多層構造膜。除了陰極 (cathode)像素電極125以外之構造係相同於圖7所示之前述實施形態2之構造。作為第1陰極（cathode)像素電極125a係使用在純A1 添加5莫爾％Mo之A1 - 5莫爾·〇合金膜，作為第2陰極 (cath〇de)125b 係使用質量比成為 In2〇3: Sn〇2: Zn〇=89: 魯7:4之謂膜。該謂膜之各種元素之莫爾（111〇1)比係

In: 30. 8 莫爾％、Sn= 3. 6 莫爾％、Zn= 6. 0 莫爾％以及〇 = 59.6莫爾％。也就是說，成為莫爾（m〇i)比in/(in+sn+zn) =0· 76、莫爾（mol)比 Sn/Zn= 0· 6。例如陰極（cathode)像素電極125係可以藉由以下之製程而形成。首先，將使用Ar氣體（gas)之習知之濺鍍 (sputtering)法予以採用，以大約5nm之厚度，來成膜成為第2陰極（cathode) 125b之非結晶質ΙΤΖ0膜。接著，藉 _ 由相同之賤鍍（sputtering)法，而以大約5nm之厚度，來連續地成膜A1 — Mo合金膜。在重複地進行4次之該成膜步驟後，在最上層，形成ΙΤΖ0膜119b，以合計9層，來成膜全膜厚大約85nm之多層膜。接著，藉由光微影 (photolithography)法而形成阻劑圖案（resist pattern)，藉由習知之包含填酸（phosphoric acid) +石肖酸 +乙酸之藥液，而同時總括地蝕刻（etching)前述之ITZO 膜和A1 — Mo合金膜之多層膜。然後，藉由除去阻劑圖案 (resist pattern)而形成陰極（cathode)像素電極 125。 2185-8896-PF;Ahddub 31 200811882 - 使用在本實施形態3之組成之非結晶質ITZ0膜係可以藉由成為習知之Α1蝕刻（etching)液之磷酸（ph〇sph〇ric acid) +硝酸+乙酸系之藥液而進行蝕刻（etching)，因此，在層積於A1膜之狀態下，適合於能夠同時總括地蝕刻 (etChing)Al膜之方面。此外，在膜中，並無結晶化之區域’因此，幾乎並無發生蝕刻（etching)殘渣。此外，可以藉由進行結晶化而提高IΤΖ0膜對於藥液之耐腐餘性。因此，可以防止使用在成為後製程之基板之洗淨等之藥液浸透至ΙΤΖ0膜而進行腐蝕。由正如以上之所形成之多層膜而組成之陰極（cath〇de) 像素電極125之光透過率係在波長550nm，成為大約85%，同等於ΙΤΖ0膜之單層膜之值。此外，平行於膜面之方向之比電阻值係大約2 // Ω · m，比較於ΙΤΖ0膜之單層膜之大約5 μ Ω · m，還能夠更加減低至一半以下。另一方面，就該多層膜構造之Ai — Mo合金膜和ΙΤΖ0膜之接觸界面之接 φ 觸（contact)部之電阻值而言，並無直接地進行測定，但是，確認成為良好之顯示特性，因此，推測成為幾乎同等於前述實施形態1及2之值。於是，詳細地調查A1— M〇合金膜/ITZ〇膜/A1_M〇合金膜之層積連接界面部之構造。在以下，為了說明之便利上’因此，將Al —Mo合金膜/ΙΤΖ0膜/A1~Mo合金膜，記載為 A1-M〇/ITZO/A1 —Mo。在圖9’顯示藉由前述之Ai — Mo/ ITZ0/A1 — Mo之界面附近之Al(2p軌道成分）、〇(is執道成分）、in(3d軌道成 2185-8896-PF;Ahddub 32 200811882 分）、Zn(2p執道成分）以及Sn(3d執道成分）之X射線光電子分光分析之所造成之深度方向輪廓（prof i 1 e)。分析條件係相同於實施例1。正如圖9所示，在、濺鐘（sputtering)時間短之區域’ 存在許多之成為上層Al —Mo膜之構成元素之A1，隨著濺鍍（sputtering)時間變長而存在許多之成為中間層之ΙΤΖ0 膜之構成元素之0、In、Zn及Sn，並且，在濺鍍（sputtering) 時間變長時，存在許多之成為下層A1 — Mo膜之構成元素之 A卜

正如圖9所示，在上層Al-Mo膜和ΙΤΖ0膜之界面，將成為In最大濃度之一半之深度（圖中之人）和成為上層A1 —Mo膜中之A1最大濃度之一半之深度（圖中之B)之間之區域，定義成為第1界面層。同樣地，在ITZ〇膜和下層A1 _ Mo膜之界面，成為ιη最大濃度之一半之深度（圖中之a，、和成為下層Al —Mo膜中之A1最大濃度之一半之深度（圖中之B’ ）之間之區域係也定義成為第2界面層。此外，將由圖中之B開始之上層區域以及由圖中u，開始之下層區域’分別定義成為上層Al-Mo膜和下層A1 —M〇膜，將圖中之A和A’間之區域’定義成為m〇膜。此外，將第工及第2界面層之謂膜侧之區域，分別定義_ ^ ΙΤΖ0附近界面層、第2之ITZ〇附近界面層，將第i及第2 界面層之A卜膜側之區域，分別定義成為上層Ai — M〇附近界面層、下層Al - Mo附近界面層。由圖9而得知：在2個之見石昆之界面層’增加。濃度。這個 2185-8896-PF;Ahddub 33 200811882 ，係顯不在界面層，存在A10x。A1〇x係絕緣體，因此，如果 Α1 Οχ存在於界面整體的話，則應該會妨礙電導通。但是，在實際上’正如前面之敘述，接觸電阻值變得良好。於是，使用X射線光電子光譜（spectrum)而調查深度方向之7點（上層Al —Mo膜、上層A1 — Mo附近界面層、第 1之ΙΤΖ0附近界面層、ιΤΖ〇膜、第2之ITZ〇附近界面層、下層Al —Mo附近界面層以及下層△1一1^〇膜）之Α1(2Ρ執道成分）、In(3d軌道成分）、Sn(3d軌道成分）及Ζη(2ρ軌道 •成分）之結合狀態。將該結果顯示在圖l〇(a)〜（g)。圖l〇(a) 係顯示上層Al —Mo膜之前述各種元素之結合狀態，圖i〇(b) 係顯示上層Al —Mo附近界面層之前述各種元素之結合狀態’圖10(c)係顯示第1之ITZ〇附近界面層之前述各種元素之結合狀態，圖10(d)係顯示ΠΖ0膜之前述各種元素之結合狀態’圖1 〇 (e )係顯示第2之IΤΖ0附近界面層之前述各種元素之結合狀態，圖10(f)係顯示下層A1 — M〇附近界 φ 面層之前述各種元素之結合狀態，圖10(g)係顯示下層A1 一 Mo膜之前述各種元素之結合狀態。在上層A1 — Mo膜，檢測到AUK、Al、In及Sn(參考圖 10 (a ))。在上層A1 — Mo附近界面層，檢測到a 1 〇x、a 1、I η 及Sn(參考圖10(b))。在第1之ΙΤΖΟ附近界面層，檢測到 A1 Ox、A1、I η、Sn 及 I ΤΖ0(參考圖 i〇(c))。在 I τζο 膜，僅檢測到ΙΤΖ0(參考圖10(d))。在第2之ΙΤΖ0附近界面層，檢測到ΑΙΟχ、Α1及ΙΤΖ0(參考圖10(e))。在下層Α1 — Μ〇附近界面層，檢測到Α1〇χ、Α卜In及ΙΤΖ0(參考圖1〇(f))。 2185-8896-PF;Ahddub 34 200811882 在下層Al —Mo膜，僅檢測到A1 (參考圖1〇(g))。此外，在圖10中’將Al〇x簡便地顯示成為A1〇。圖11係由圖10所示之結果而呈示意地顯示上層A1 — Mo膜、上層Al — Mo附近界面層、第1之I τζο附近界面層、 ITZ0膜、第2之ITZ0附近界面層、下層A1 一 M〇附近界面層以及下層Al_Mo膜之構造。正如圖n所示，在接觸A1 — Mo膜和ΙΤΖ0膜之狀態下，在界面層，除了成為絕緣體之ΑΙΟχ以外，還存在具有導電性之A1、In、Sn及ITZ〇。也就是說’認為A1 Οχ係並無存在於界面整體，藉由在並無存在該Α1 Οχ之部位，使得前述之導電性物質，連續地存在於界面層之深度方向，而在ΙΤΖ〇膜和Α1 —Μ〇膜之間，形成電通路’付到良好之電接觸（c〇ntact)特性。此外，推测由於Zn之存在而還原In2〇3及gnQ2，並且，抑制aiqx之形成。本實施形態3之陰極（cathode)像素電極125係交互地層積成為第1陰極（cathode) 125a之A1 — Mo合金膜和成為第2陰極（cathode) 125b之ITZ0膜之9層之多層膜，但是，並非限定於此，能夠以2層以上而成為陣列（array)。此外，層積順序係也可以是相反。但是，為了提高電荷注入至電場發光層124之電荷注入以及電荷輸送效率，因此，更加理想是在電場發光層124,接觸到ITZ0膜。此外，ITz〇膜和Α1 — Mo合金膜之厚度係分別成為5nm，但是，並非限定於此，可以藉由要求之陰極（cathode)像素電極125之比電阻值以及光透過率而設定成為任意值。但是，為了確保 2185-8896-PF;Ahddub 35 200811882 * 咼度之光透過率，因此，Al —Mo合金膜之厚度係最好是不超過1 Onm。正如前面之敘述，藉由本實施形態3而得到兼具低電阻和高度之光透過率之陰極（cathode)像素電極125。可以藉由低電阻化而即使是顯示晝面呈大型化，也能夠在畫面整體’供應均勻之陰極（cath〇de)電位。因此，得到發光效率高且具有無顯示不均之明亮之顯示畫像之有機電場發光型顯示裝置。 ⑩ 在前述之實施形態1〜3，作為Λ1合金膜係使用添加

Mo來成為不純物之a 1 — Mo膜。即使是藉由在a 1添加Mo 而呈電氣地連接A1膜和ΙΤΖ0膜之狀態，也可以在光微影製寿王（photol ithography process)之阻劑（resist)顯影時之有機鹼（alkal i)顯影液中，防止由於電化學之反應（電池反應）而腐蝕A1和ΙΤΖ0之現象。此外，可以抑制由於熱處理時之應力之所造成之稱為突起（hin〇ck)之表面凹凸之 _ 發生。該表面凹凸之發生抑制係適用於要求高平滑性之陽極（anode)像素電極而變得極為有利。此外，在和ITZ〇膜之界面部，析出Mo，認為也有減低界面部之接觸電阻之效果。添加於A1之Mo組成比係最好是2〜1〇莫爾％。在未滿 2莫爾％，防止和在有機驗（aikaii)顯影液中之I τζο膜之電池反應之效果係變得不充分。另一方面，在超過丨〇莫爾 %時，損害A1合金膜之所具有之低電阻及高反射率。添加於A1之合金元素係並無限定在M〇，例如即使是 w，也得到前述之效果。此外，可以添加由Fe、c〇、Ni所 2185-889β-PF;Ahddub 36 200811882 - 選出之一種以上之合金元素。在該狀態下，除了前述之電池反應抑制效果以外，還可以更加減低和ITZ〇膜之界面部之接觸電阻。此外’除了由前述之Mo、W、Fe、Co、Ni所選出之一種以上之合金元素以外，也可以添加由γ、u、。、Μ、 Sm、Gd、Tb、Dy等之稀土類金屬之所選出之一種以上之元素。在該狀態下，提高前述之突起（hillock)抑制效果。此外，可以添加由N、C、Si所選出之一種以上之合金元素。在该狀恶下’抑制和在m〇膜之界面之Α1〇χ之形成，因此，可以更加地減低接觸電阻。但是，為了得到A1之所具有之低電阻及高反射率，因此，這些合金元素之添加量係最好是合計1 0莫爾％以下。 [實施形態4] 實施形態4係在前述實施形態丨之實施例丨之第丨金屬膜及/或第2金屬膜，使用膜或合金膜。在該狀態 φ 下’可以也相同於使用A1膜或A1合金膜之狀態而進行製造，得到相同之效果。使用圖1而進行說明。作為本實施形態4之第1金屬膜（閘極（gate)電極2、辅助電容電極3、閘極（gate)配線 4、閘極（gate)端子5)以及第2金屬膜（汲極（drain)電極 9、源極（source)電極1 〇)係使用純Μ〇膜。作為透明導電膜（像素電極17、閘極（gate)端子襯墊（pad)18、源極 (source)端子襯墊（pad) 19)係使用質量比成為ίη2〇3 ·· Sn〇2: Zn0=89: 7: 4之ΙΤΖ0膜。該ΙΤΖ0膜之各種元素之 2185-8896-PF;Ahddub 37 200811882 莫爾（mo1)比係 Ιη= 30· 8 莫爾％、Sn= 3· 6 莫爾％、Ζη= 6· 〇莫爾％以及0=59·6莫爾％。也就是說，成為莫爾（m〇i)比 Ir^(In+Sn+Zn)= 0.76、莫爾（m〇1)比 Sn/Zn=〇. 6。 ΙΤΖ0膜係藉由僅使用Ar氣體（gas)之習知之濺鍍 (sputtering)法而進行成膜。藉由χ射線繞射法而分析成膜之ΙΤΖ0膜，結果，並無認定繞射波峰（peak)，確認成為非結晶質。接著，藉由光微影製程（photolithography process)而形成阻劑圖案（resist pattern)，藉由習知之 ♦草酸（oxalic acid)藥液而進行餘刻（etching)。然後，除去阻劑圖案（resist pattern)而形成像素電極17、閘極 (gate)端子襯墊（pad)18以及源極（s〇urce)端子襯墊 (pad)19。此外，在大氣中，於溫度25(rc，進行大約3〇分鐘之熱處理。藉由X射線繞射法而分析本熱處理後之 ιτζο膜，結果，認定繞射波峰（peak)，域認結晶化。成為本實施例4之透明導電膜之ίτζ〇膜係不同於ΙΤ0 φ 膜，並無混合Η20或Η2，可以藉由僅使用Ar氣體（gas)之濺鍍（sputtering)法，而以非結晶質，來進行成膜。因此，在錢鍍（sputtering)中，並無產生粉塵^“”，可以減低異物混入至膜之混入至1 /1 〇以下為止。此外，可以使用成為弱酸之草酸（oxalic acid)藥液，來作為蝕刻（etching) 液，因此，在蝕刻（etching)時，可以防止腐蝕至成為下層之第1及第2金屬膜之純Mo膜為止而斷線。此外，IΤΖ0 膜係在光微影製程（photolithography process)之阻劑圖案化（resist patterning)之後烘乾（p0Stbake)製程，也並 2185-8896-PF；Ahddub 38 200811882 ' 無呈部分地進行結晶化，因此，也幾乎並無發生敍刻 (etching)殘渣。並且，在圖案化（patterning)後，藉由熱處理而進行結晶化，藉由成為化學穩定且耐酸性良好之膜而也提高可靠性。像素〉及極（drain)接觸孔（contact ho le)14之像素電極17和汲極（drain)電極10之接觸電阻值、閘極（gate) 端子部接觸孔（contact hole)15之閘極（gate)端子襯墊 (pad)18和閘極（gate)端子5之接觸電阻值、以及源極 _ (source)端子部接觸孔（contact h〇le)l6 之源極（source) 端子襯墊（pad)19和源極（source)端子11之連接部之接觸電阻值係皆接觸孔（contact hole)開口面積之每50 # m2，成為大約10 Ω。向來之IT0膜和純A1膜之接觸電阻值係接觸孔 (contact hole)開口面積之每50 # m2，成為大約100ΜΩ。本實施形態4之ITZ0膜和純Mo膜之接觸電阻值係向來之 1/107而極為良好之值。 [實施治態5 ] 實施形態5係在前述實施形態3之第丨陰極 (cathode)125a ’使用Mo膜或Mo合金膜（參考圖8)。在該狀態下’可以也相同於使用A1膜或a 1合金膜之狀態而進行製造，得到相同之效果。在本實施形態5，作為陰極（cath〇de)像素電極ι25係使用交互地層積複數次之圖8所示之成為第1陰極 ((^1±〇^)1253之此合金膜和成為第2陰極（(^化〇(^)1251) 2185-8896-PF;Ahddub 39 200811882 - 之1τζο膜之多層構造膜。除了陰極（cathode)像素電極125 以外之構造係相同於圖7所示之前述實施形態2之構造。作為第1陰極（cathode) 125a係使用在純Mo添加5莫爾％Nb之Mo - 5莫爾❾/〇Nb合金膜，作為第2陰極 (cathode)125b 係使用質量比成為 in2〇3 ·· Sn〇2 ·· Ζη0= 89 : 7 · 4之ΙΤΖ0膜。該ΙΤΖ0膜之各種元素之莫爾（111〇1)比係 Ιη= 30· 8 莫爾％、Sn= 3. 6 莫爾％、Ζη= 6. 0 莫爾％以及〇 = 59· 6莫爾％。也就是說，成為莫爾（，"比In/(In+ Sn + ζη) ⑩=〇· 76、莫爾（m〇l)比 Sn/Zn= 0. 6。例如陰極（cathode)像素電極125係可以藉由以下之製程而形成。首先，將使用Ar氣體（gas)之習知之錢鍍 (sputtering)法予以採用，以大約5nm之厚度，來成膜成為第2陰極（cathode) 125b之非結晶質ΙΤΖ0膜。接著，藉由相同之濺鍍（sputtering)法，而以大約5nm之厚度，來連續地成膜Mo — Nb合金膜。在重複地進行4次之該成膜步 φ 驟後，在最上層，形成ΙΤΖ0膜119b，以合計9層，來成膜全膜厚大約85nm之多層膜。接著，藉由光微影 (photolithography)法而形成阻劑圖案（resist pattern)，藉由習知之包含磷酸（phosphor ic acid) +硝酸十乙酸之藥液’而同時總括地钱刻（etch i ng)前述之I ΤΖΟ 膜和Mo — Nb合金膜之多層膜。然後，藉由除去阻劑圖案 (resist pattern)而形成陰極（cathode)像素電極 125。使用在本實施形態5之組成之非結晶質ΙΤΖ0膜係可以精由成為習知之Mo兹刻（etching)液之填酸（phosphoric 2185-8896-PF;Ahddub 40 200811882 ^ add) +石肖fee +乙酸系之藥液而進行餘刻（etching)，因此，在層積於Mo膜之狀態下，適合於能夠同時總括地蝕刻 (etching)Mo膜之方面。此外，在膜中，並無結晶化之區域，因此，幾乎並無發生蝕刻（etching)殘渣。此外，可以藉由進行結晶化而提尚IΤΖ0膜對於藥液之耐腐姓性。因此’可以防止使用在成為後製程之基板之洗淨等之藥液浸透至IΤΖ0膜而進行腐鍅。由正如以上之所形成之多層膜而組成之陰極（cathode) 春像素電極125之光透過率係在波長550nm，成為大約85%，同等於ΙΤΖ0膜之單層膜之值。此外，平行於膜面之方向之比電阻值係大約2 · 5 // Ω · m，比較於IΤΖ0膜之單層膜之大約5 // Ω · m，還能夠更加減低至一半以下。另一方面，就該多層膜構造之Mo—Nb合金膜和ΙΤΖ0膜之接觸界面之接觸（contact)部之電阻值而言，並無直接地進行測定，但是’確認成為良好之顯示特性，因此，推測成為幾乎同等 φ 於前述實施形態4之值。於是，詳細地調查Mo—Nb合金膜/ΙΤΖ0膜/M〇—Nb合金膜之層積連接界面部之構造。在以下，為了說明之便利上，因此，將Mo—Nb合金膜/ΙΤΖ0膜/Mo—Nb合金膜，記載為 Mo-Nb/ITZO/Mo-Nb。在圖12，顯示藉由前述之Mo-Nb/ITZO/Mo-Nb之界面附近之Mo(3d執道成分）、0(ls軌道成分）、111(3(1軌道成为）、Zn(2p軌道成分）以及Sn(3d執道成分）之X射線光電子分光分析之所造成之殊度方向輪廓（profile)。分析條 2l85-8896-PF;Ahddub 41 200811882 - 件係相同於實施例1。正如圖12所示，在濺鍍（sputtering)時間短之區域，存在許多之成為上層Mo — Nb膜之構成元素之Mo，隨著濺鍍（sputtering)時間變長而存在許多之成為中間層之ΠΖ0 膜之構成元素之0、Ιη、Ζη及Sn，並且，在濺鍍（sputtering) 時間變長時，存在許多之成為下層— Nb膜之構成元素之 Mo ° 正如圖12所示，在上層Mo — Nb膜和ΙΤΖ0膜之界面，馨將成為In最大濃度之一半之深度（圖中之A)和成為上層Mo — Nb膜中之Mo最大濃度之一半之深度（圖中之趵之間之區域，定義成為第1界面層。同樣地，在ITZ0膜和下層M〇 _Nb膜之界面，成為1〇最大濃度之一半之深度（圖中之^ ) 和成為下層Mo-Nb膜中之Mo最大濃度之一半之深度（圖中之B’ ）之間之區域係也定義成為第2界面層。此外，將由圖中之B開始之上層區域以及由圖中之8，開始之下層區 # 域，分別定義成為上層Mo—Nb膜和下層Mo—Nb膜，將圖中之A和A，間之區域’定義成為^如膜❶此外’將第】及第2界面層之！ τζ〇膜侧之區域，分別定義成為第1之 ιτζο附近界面層、第2之ΙΤΖ〇附近界面層，將第}及第2 界面層之Mo-Nb膜側之區域，分別定義成為上| m〇—肋附近界面層、下層Mo—Nb附近界面層。由圖12而得知：在2個之界面層，共存如和〇，因此可以存在氧化物（Mo〇x)。ΜοΟχ係絕緣體，因此，如果ΜοΟχ存在於界面整體的話，則應該會妨礙電導通。但是， 2185-8896-PF/Ahddub 42 200811882 在實際上，正如前面之敘述，接觸電阻值變得良好。於是，使用X射線光電子光譜（spectrum)而調查深度方向之7點（上層Mo — Nb膜、上層Mo — Nb附近界面層、第 1之ΙΤΖ0附近界面層、ΙΤΖ0膜、第2之ΙΤΖ0附近界面層、下層Mo—Nb附近界面層以及下層—Nb膜）之Mo(3d轨道成分）、In(3d軌道成分）、Sn(3d執道成分）及Zn(2p軌道成分）之結合狀態。將該結果顯示在圖12(a)〜（g)。圖i2(a)

係顯示上層Mo — Nb膜之前述各種元素之結合狀態，圖12(b) 係顯示上層Mo—Nb附近界面層之前述各種元素之結合狀態，圖12(c)係顯示第1之ιΤΖ〇附近界面層之前述各種元素之結合狀態，圖12(d)係顯示ιτζϋ膜之前述各種元素之結合狀態，圖12(e)係顯示第2之ΙΤΖ0附近界面層之前述各種兀素之結合狀態，圖12(f)係顯示下層Μ〇—肋附近界面層之刖述各種元素之結合狀態，圖12(g)係顯示下層 -Nb膜之前述各種元素之結合狀態。在上層Mo — Nb膜，僅檢測到M〇(參考圖12(a))。在上層Mo-Nb附近界面層，檢測到M〇、匕及Sn(參考圖 12(b))。在第1之ΙΤΖ0附近界面層，檢測到M〇及ITZ〇，檢測到些微之Μ〇0χ(參考圖i 2 (c))。在丨τζ〇膜，僅檢測到 mo(參考圖12⑷）。在第2之觸附近界面層，檢測到 Mo及謂，檢測到些微之Μ〇〇χ(參考圖12(〇)。在下層 — Nb附近界面層，檢測到軋及ITZ〇(參考圖i2(f))。在下層Mo- Nb膜，僅檢測到M〇(參考目l2(g))。此外，在圖 12中，將Mo〇x簡便地顯示成為M〇〇。 2185-8896-PF;Ahddub 43 200811882 - 圖13係由圖12所示之結果而呈示意地顯示上層Mo ~

Nb膜、上層Mo— Nb附近界面層、第1之ITZ〇附近界面層、 ΙΤΖ0膜、第2之ΙΤΖ0附近界面層、下層M〇_ Nb附近界面層以及下層Mo- Nb膜之構造。正如圖13所示，在接觸M〇 —Nb膜和ΙΤΖ0膜之狀態下，在界面層，存在些微之成為絕緣體之ΜοΟχ，具有導電性之M〇、ITZ0、In及Sn成為大部分。也就是說，認為Mo〇x係並無存在於界面整體，藉由在並無存在該ΜοΟχ之部位，使得前述之導電性物質，連續籲地存在於界面層之深度方向，而在ΙΤΖ0膜和Mo—Nb膜之間，形成導電通路，得到良好之電接觸（c〇ntact)特性。本實施形態5之陰極（cathode)像素電極125係交互地層積成為第1陰極（cathode ) 125a之Mo — Nb合金膜和成為第2陰極（cathode) 125b之ΙΤΖ0膜之9層之多層膜，但是，並非限定於此，能夠以2層以上而成為陣列（array)。此外，層積順序係也可以是相反。但是，為了提高電荷注入參至電場發光層124之電荷注入以及電荷輸送效率，因此，更加理想是在電場發光層124,接觸到ITZ0膜。此外，ITZ〇膜和Mo-Nb合金膜之厚度係分別成為5舰，但是，並非限疋於此’可以藉由要求之陰極（cath〇de)像素電極125之比電阻值以及光透過率而設定成為任意值。但是，為了確保尚度之光透過率，因此，Mo — Nb合金膜之厚度係最好是不超過1 Onm。此外，並非限定於這個之成為第丄陰極（cathode)125a 之Mo- Nb合金膜，可以使用純Mo膜或者是添加其他合金 2185-88 96-PF;Ahddub 44 200811882 • 元素之Mo合金膜。藉由在Mo添加Nb而特別3 s 寸别疋改善對於水或濕氣之耐腐蝕性，提高可靠性。除了 Nb以从 A外，也可以使用添加1^、（：1*、^[、21'等來作為合金元素之亂合金膜。其添加量係最好是0.5〜25莫爾％。因為在未滿〇 5莫爾/，' 耐腐蝕性變得不充分，在超過25at%時，不六p a 卜谷易進行在習知之磷酸（phosphoric acid) +硝酸+乙酴备溢★ 叹尔樂液之钱刻 (etching)之緣故。正如前面之敘述，藉由本實施形態5而得到兼具低電籲阻和高度之光透過率之陰極（cathode)像素電極125。可以藉由低電阻化而即使是顯示畫面呈大型化，也能夠在書面整體，供應均勻之陰極（cathode)電位。因此，得到發光效率高且具有無顯示不均之明亮之顯示畫像之有機電場發光型顯示裝置。在前述之實施形態1〜5，作為透明導電膜係使用質量比成為 Iii2〇3 : Sn〇2 : Ζη0= 89 : 7 : 4 之 ΙΤΖ0 膜。該 ΠΖ0 φ 膜之各種元素之莫爾（mol)比係In = 30· 8莫爾％、Sn= 3· 6 莫爾％、Ζη=6·0莫爾％以及〇=59·6莫爾％。也就是說，成為莫爾（mol)比 ln/(ln+ Sn+ Ζη) = 〇· 76、莫爾（m〇i)比 Sn/Zn = 0·6 〇但疋，本發明之IΤΖ0膜之組成比係並無限定在前述之組成比。在本發明之IΤΖ0膜，要求具有高度之光透過率特性。因此’最好是以質量比，來含有85〜95質量％之ιη2〇3。此外’為了使得本發明之ΙΤΖ0膜之組成比，成為最適當化’因此’對於在前述之質量比範圍來改變組成比之ΙΤΖ〇 2185-8896-PF;Ahddub 45 200811882 膜’測疋波長55〇nffl(綠色）之光透過率。將其結果，顯示在圖15。圖15中之橫軸係表示莫爾（瓜〇1)比In/(In+Sn + Zn) ’縱軸係表不光透過率。包括習知之！ z〇膜之所具有之光透過率8〇义。為了成為具有這個以上之光透過率之 ΙΤΖ0膜，因此，莫爾（111〇1)比In/(In+Sn+Zn)係必須位處在0 · 6 5〜0 · 8之範圍。圖16係顯不ΙΤΖ0膜由非結晶質開始相變化至結晶之溫度、所谓結晶化溫度相對於莫爾（m〇1)比Sn/Zn之依附性之圖形（graph)。莫爾（m〇i)比Sn/Zn越小而結晶化溫度越面光说〜製程（Photolithography process)之阻劑 (resist)之烘乾（bake)溫度係一般位處在9〇〜16〇〇c之範圍内。因此’為了適用在需要光微影製程 (photolithography process)之半導體裝置（device)，因此，最好是使用結晶化溫度超過1 6(rc之組成、也就是莫爾（mol)比Sn/Zn成為1以下之ITZ〇膜。如果使用該非結晶質ιτζο膜的話，則也在光微影製程（ph〇t〇Hth〇graphy process)，並無呈部分地進行結晶化。因此，即使是使用草酸（oxalic acid)系之弱酸性藥液之蝕刻（etching)，也幾乎並無發生蝕刻（etching)殘渣。並且，由圖4、圖9及圖12所示之深度方向輪廓（profi ie)而得知：在前述之各個實施形態，莫爾（m〇l)比Sn/Zn係由ΙΤΖ0膜本身開始到達至和A1膜或Mo膜之界面附近為止而成為1以下（也就是 Zn之強度比較大於Sn之強度）。認為包含於ΙΤΖ0膜之Zn 原子係正如前面之敘述，A1或In並非氧化物狀態而是發 2185-8896-PF;Ahddub 46 200811882 ^ 揮以金屬狀態來存在之作用，由得到界面之良好之電接觸 (contact)特性之方面來看的話，則最好是使用莫爾（瓜〇工）比Sn/Zn成為1以下之ιΤΖ〇膜。另一方面，在蝕刻（etching)後，提高對於藥液之腐蝕性，因此，必須使得ITZ0膜呈結晶化。正如圖16所示， ΙΤΖ0膜係可以藉由在結晶化溫度以上之溫度，進行熱處理，而進行結晶化。但是，熱處理溫度係必須是半導體裝置（dev ice)之耐熱溫度以下。例如在實施形態2及3之有馨機電場發光型顯示裝置之狀態下，在至少形成本發明之陽極（anode)像素電極117之後，無法在其下層，進行超過由已經形成之絕緣性樹脂所組成之平坦化膜122之耐熱溫度之熱處理。一般而言，習知之絕緣性樹脂膜用材料之耐熱溫度係即使是最高，也是25(rc程度。如果是在超過耐熱溫度之溫度來進行熱處理的話，則該樹脂係可以進行碳化或熱分解。因此，ΙΤΖ0膜係最好是在大約25〇〇c以下之溫 ⑩ 度，進行結晶化。因此，正如圖1 6所示，、IΤΖ0膜之莫爾 (mol)比Sn/Zn係最好是〇. 3以上。正如以上，如果使用本發明之ITZ0膜來作為透明導電膜的話，則並無混合LO或I，可以藉由僅Ar氣體（gas) 之賤鍍（sputtering)法而製造非結晶質ΙΤΖ0膜。在該濺鍍 (sputtering)法，幾乎並無產生粉塵（dust)，因此，可以成為無異物混入之均勻之非結晶質膜。此外，在光微影製程（photolithography process)之阻劑圖案化（resist patterning)之後烘乾（postbake)製程，ΙΤΖ0膜係也並無 2185-8896-PF;Ahddub 47 200811882 • 呈部分地進行結晶化，因此，即使是使用成為弱酸之草酸 (oxal ic acid)藥液之餘刻（etching)，也幾乎並無發生餘刻（etching)殘渣，能夠良好地進行蝕刻（etchingh在蝕刻（etching)後，可以藉由25(rc程度之熱處理而進行結晶化，在化學上，進行穩定化，因此，提高可靠性。此外，可以減低和A1系合金膜之接觸電阻值。前述實施形態1〜5之半導體裝置（device)係液晶顯示裝置及有機EL顯示裝置用之主動矩陣（active_matrix) 型TFT陣列（array)基板，但是，本發明係並非限定於此，也可以適用在具有金屬膜和透明導電膜之電連接部之其他之半導體裝置（device)。【圖式簡單說明】圖1係顯示本實施形悲1之主動矩陣（active—matrix) 型TFT陣列（array)基板之俯視圖。 φ 圖2係顯示本實施形態1之主動矩陣（active-matrix) 型TFT陣列（array)基板之剖面圖。圖3係顯示本實施形悲1之主動矩陣（act丨ve_mafrιχ) 型TFT陣列（array)基板之剖面圖。圖4係顯示藉由本實施形態1之uzo/ai — M〇合金層積膜之X射線光電子分光分析之所造成之深度方向輪廓 (prof i 1 e)之圖。圖5(a)至圖5(d)係顯示本實施形態1之ITZ0/A1 — Mo 合金層積膜之界面之X射線光電子光譜（spectrum)之圖。 2185-8896-PF;Ahddub 48 200811882 • 圖6係呈示意地顯示本實施形態1之ΙΤΖ0/Α1 — Μο合金層積膜之界面構造之圖。圖7係顯示本實施形態2之主動矩陣（active-matrix) 型TFT陣列（array)基板之剖面圖。圖8係顯示本實施形態3之陰極（cathode)像素電極之剖面圖。圖9係顯示藉由本實施形態3之Al - Mo/ITZO/Al — Mo 層積膜之X射線光電子分光分析之所造成之深度方向輪廓 _ (prof i le)之圖。圖10(a)至圖l〇(g)係顯示本實施形態3之A1 — Mo/ITZO/Al - Mo層積膜之界面之X射線光電子光譜 (spectrum)之圖 ° 圖11係呈示意地顯示本實施形態3之Al — Mo/ITZO/Al 一 Mo層積膜之界面構造之圖。圖12係顯示藉由本實施形態5之Mo - Nb/ITZO/Mo — φ Nb層積膜之X射線光電子分光分析之所造成之深度方向輪廓（prof i le)之圖。圖13(a)至圖13(g)係顯示本實施形態5之Mo —

Nb/ITZO/Mo -Nb層積膜之界面之X射線光電子光譜 (spectrum)之圖。圖14係呈示意地顯示本實施形態5之M〇 — Nb/ITZ〇/M〇一 Nb層積膜之界面構造之圖。圖15係顯不ΙΤΖ0膜之光透過率相對於莫爾數（m〇1) 比Sn/Zn之變化之圖形（graph)。 2185-8896-PF;Ahddub 49 200811882 圖16係顯示ιτζο膜之結晶化溫度相對於莫爾數（m〇1) 比Sn/Zn之變化之圖形（graph)。【主要元件符號說明】

1 ' 101〜透明絕緣基板； 2、102〜閘極（gate)電極； 3〜辅助電容共通電極； 4〜閘極（gate)配線； 5〜閘極（gate)端子； 7〜半導體主動膜； 11〜源極（source)配線； 12〜TFT 通道（channel)部； 13、113〜層間絕緣膜； 17〜像素電極； 20〜保護絕緣膜； 107〜p- Si 膜； 113a〜第1層間絕緣膜； 107c〜沒極（drain)區域； 113b〜第2層間絕緣膜； 117a〜第 1 陽極（anocje); 121〜透過性絕緣膜； 117b〜第 2 陽極（anode); 122〜平坦化膜； 121a〜第1透過性絕緣膜； 123〜分離膜； 121b〜第2透過性絕緣膜； 124〜電場發光層； 124a〜電洞輸送層； 124b〜有機EL層； 124c〜電子輸送層； 12 6〜封裝層； 12 7〜對向基板； 107b〜源極（source)區域； 107a〜通道（channel)區域； 6、106〜閘極（gate)絕緣膜 9、 109〜源極（source)電極 10、 110〜汲極（drain)電極 11 7〜陽極（anode)像素電極 2185-8896-PF/Ahddub 50 200811882 - 125〜陰極（cathode)像素電極； 18〜閘極（gate)端子襯墊（pad); 8〜歐姆接觸（ohmic contact)膜； 19〜源極（source)端子襯墊（pad); 125 a〜第1陰極（cathode)像素電極； 125b〜第2陰極（cathode)像素電極； 15〜閘極（gate)端子接觸孔（contact hole); 16〜源極（source)端子接觸孔（contact hole); _ 14、114〜像素汲極（drain)接觸孔（contact hole)。

218 5-8 8 9 6 二 P F;Ahddub 51

Claims

200811882 . 十、申請專利範圍： 1· 一種透明導電膜，由In2〇3、Sn〇2及ΖιιΟ實質構成，其特徵在於：莫爾數（mol)比 In/(In+ Sn+ Zn)係〇· 65 〜0· 8，並且’莫爾數（mol)比Sn/Zn成為1以下。 2.如申請專利範圍第1項之透明導電膜，其中，莫爾數（mol)比Sn/Zn係〇· 3以上。 Φ 3·如申請專利範圍第1項之透明導電膜，其中，結晶化溫度係16 0〜2 5 0 °c。 4·如申請專利範圍第2項之透明導電膜，其中，結晶化溫度係160〜250。〇。 5· 一種半導體裝置（device)，其特徵在於包括：如申明專利範圍第1至4項中任一項所述之透明導電膜以及直接地接觸到前述透明導電膜之金屬膜。 6.如申請專利範圍第5項之半導體裝置（device)，其鲁巾，别述之透明導電膜和前述之金屬膜係交互地層積複數次。 ^如申請專利範圍第5項之半導體裝置（⑽⑶），立中，前述之金屬膜係以A1作為主成分之金屬膜β 8. 如申請專利範圍第5項之半導體裝置（device)，苴中，前述之金屬膜係以Mo作為主成分之金屬膜。 '、 9. 種主動矩陣（active-matrix)型顯示裝置，其特徵在於.包括如申请專利範圍第5項所述之半導體裝置 (device) ° 2185-8896-PF;Ahddub 52