CN1577017A - 薄膜晶体管阵列衬底的制造方法 - Google Patents

薄膜晶体管阵列衬底的制造方法 Download PDF

Info

Publication number
CN1577017A
CN1577017A CNA2004100586847A CN200410058684A CN1577017A CN 1577017 A CN1577017 A CN 1577017A CN A2004100586847 A CNA2004100586847 A CN A2004100586847A CN 200410058684 A CN200410058684 A CN 200410058684A CN 1577017 A CN1577017 A CN 1577017A
Authority
CN
China
Prior art keywords
mentioned
film
thin film
array substrate
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100586847A
Other languages
English (en)
Other versions
CN1323319C (zh
Inventor
后藤文弘
石贺展昭
荒木利夫
井上和式
伊藤宽泰
柴田英次
锅岛正直
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1577017A publication Critical patent/CN1577017A/zh
Application granted granted Critical
Publication of CN1323319C publication Critical patent/CN1323319C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种可以高生产率地制造没有点缺陷和显示模糊等的高品质的TFT阵列衬底的液晶显示装置用TFT阵列衬底的制造方法。包含从第1金属薄膜通过照相制版和蚀刻形成栅极配线以及栅极电极的工序A；形成栅极绝缘膜后用照相制版和蚀刻形成半导体膜和欧姆接触膜的工序B；从第2金属薄膜通过照相制版和蚀刻形成源极配线、源极电极以及漏极电极的工序C；在形成层间绝缘膜厚后用照相制版和蚀刻形成接触孔的工序D；从透明导电膜通过照相制版和蚀刻形成象素电极的工序E，上述第2金属薄膜由以Mo为主的合金构成。上述工序B以及C也可以是在形成栅极膜和第2金属薄膜后、用第1次照相制版和蚀刻形成TFT的工序。

Description

薄膜晶体管阵列衬底的制造方法
技术领域
本发明涉及液晶显示装置用薄膜晶体管阵列衬底的制造方法。详细地说涉及把薄膜晶体管(Thin Film Transistor，以下简单地称为TFT)用于开关元件的有源矩阵型液晶显示装置(Liquid CrystalDisplay：以下简单地称为LCD)的制造方法。更详细地说，本发明是用4次或者5次照相制版以及蚀刻形成点缺陷不良少，没有显示不均匀等的TFT阵列衬底，使用了显示特性以及生产性得到改善的TFT阵列衬底的有源矩阵型液晶显示装置(TFT-LCD)的制造方法，涉及在栅极配线以及源极配线材料中使用了低电阻配线材料时的制造方法。
背景技术
作为代替CRT的平版显示器之一，使用了液晶的显示器用电光学元件在有效利用低消耗电力和薄型这一特征的产品上得到积极的应用。
在使用了液晶的显示器用电光学元件中有单纯的矩阵型液晶显示装置，和把TFT作为开关元件使用的TFT-LCD。在便携性以及显示品位方面具有比单纯矩阵型液晶显示装置优异的特征的TFT-LCD在笔记本型个人电脑等中已广泛使用。在TFT-LCD中，一般是在TFT阵列衬底和相对衬底之间夹持着液晶层。在TFT阵列衬底上把TFT形成阵列状。在这样的TFT阵列衬底以及相对衬底的外侧上分别设置偏光板，进而在一方的衬底外侧上设置背灯。通过这样的构造可以得到良好的彩色显示。
但是，在TFT-LCD中需要使用半导体技术制造在玻璃衬底上把TFT形成阵列状的TFT阵列衬底，由于在实际的制造工艺中产生的图案不良，在容易发生配线的断线和配线间的短路等各种不良缺陷而导致生产率下降的同时，存在制造中需要的装置数多、制造成本高的问题。
作为解决这样的问题的方法，例如在特开平10-268353号公报中揭示了用5次照相制版以及蚀刻形成TFT阵列衬底的有源矩阵型液晶显示装置的制造方法。另外，在特开2001-250958号公报、特开2001-339072号公报、特开2002-26333号公报以及特开2003-59939号公报中揭示了用4次照相制版以及蚀刻形成TFT衬底的有源矩阵型液晶显示装置的制造方法。在特开2001-339072号公报、特开2002-26333号公报以及特开2003-59939号公报中，揭示了进一步通过半调色的曝光方法形成不同膜厚度的光刻胶图案的方法。
图11～图13是被揭示在特开2003-59939号公报中的以往的TFT阵列衬底的主要部分的说明图，展示绝缘衬底(未图示)上的要素。图11是平面图，图12是示意地展示在图11所示的A-A剖面线上的断面构造的截面图。图13是示意地展示被设置在显示区域的外侧的、用于和TCP(Tape Carrier Package)连接的端子部分截面构造的图。TCP分别把栅极配线、源极配线、辅助电容配线以及提供输入到相对衬底的共用电极的信号电位的信号电位源和栅极配线、源极配线、辅助电容配线以及共用电极连接起来。
在图11～13中，1是栅极电极，2是辅助电容电极，3是栅极绝缘膜，4是半导体有源膜，5是欧姆接触，6是漏极电极，7是源极电极，8是层间绝缘膜，9是象素接触孔，11是象素电极，13是栅极端子电极，14是作为第1接触孔的栅极端子节点孔，20是辅助电容配线，21是栅极配线，22是源极配线，23是显现在欧姆接触膜5的平面图上的部分。
栅极电极1是栅极配线21的一部分，或者是从栅极配线21分支后成为与各TFT连接的端子的电极。在图11中用符号23表示的部分在图12中是欧姆接触膜5以及半导体有源膜4的上下2层构造。
在以往的技术中展示了用4次照相制版以及蚀刻制造TFT阵列衬底的制造方法，因为源极配线22以及源极电极7在显示部分内并不会超过半导体有源膜以及欧姆接触膜23的高差，所以其效果是可以去掉因半导体有源膜以及欧姆接触膜23的高差引起的源极配线22以及源极电极7的断线，并且因为源极电极、漏极电极的图案内包在半导体图案中不交叉，所以可以把漏电流抑制得很低。另外，如果采用特开平10-268353号公报，则进一步叙述了不管在象素电极11的周边附近上残留的半导体有源膜以及欧姆接触膜23的形状如何，由于象素电极11和半导体有源膜以及欧姆接触膜23和源极配线22都设置成用层间绝缘膜8分隔的构造，因而可以去除因半导体有源膜以及欧姆接触膜23及源极配线22的图案缺陷引起的、在源极配线22和象素电极11之间的单纯短路和光照射下半导体有源膜4被低电阻化时发生的短路。
同时，在TFT-LCD领域中，为了避免随着近年的TV和监视器的平板尺寸的大型化，以及进而随着高精细化趋势而因配线长度增加、配线宽度减少等的趋势引起的配线电阻增大，要求配线材料低电阻化。作为以往一般使用的配线材料，使用钛(Ti)、铬(Cr)、钽(Ta)、钨(W)以及以它们为主要成分的合金。这其中Cr得到广泛使用，它可以用生产性高的湿法蚀刻比较简单地加工，并且表现出低的电阻率值以及高耐腐蚀性。但是，目前正在逐渐希望今后使用比它们的电阻率更低的铝(Al)、锰(Mo)以及它们的合金系列的产品。
可是，在揭示于特开平10-268353号公报中的以往的TFT阵列衬底结构中，当在栅极配线21以及源极配线22的金属薄膜材料中使用Al作为低电阻配线材料的情况下，由于加热在Al膜表面上产生被称为小丘的微小突起，产生了层间绝缘的缺陷。此外，在栅极配线21以及源极配线22和电连接的象素电极11之间能形成氧化层，产生了在栅极配线21/象素电极11以及源极配线22/象素电极11的连接部分上的接触电阻增加而显示不良的问题。当在源极配线22的金属薄膜材料上使用了Al膜的情况下，存在着在和源极配线22电连接的欧姆接触膜23的连接部分上产生接触电阻高因而产生显示不良的问题。
另外，当在栅极配线21和源极配线22的金属薄膜材料中使用Mo膜的情况下，虽然和象素电极11的接触电阻以及和欧姆接触膜23的接触电阻良好，但存在着缺乏耐水性、可靠性差的问题，和在层间绝缘膜8上形成象素接触孔9的干法蚀刻工艺中Mo膜被过度蚀刻而产生因接触孔开口部分的Mo膜消失引起的接触不良的问题。此外，当为了弥补Al和Mo膜的上述缺点而设置成组合了Al和Mo的多层叠层构造的情况下，例如如果要用包含公知的磷酸+硝酸系列的溶液蚀刻Al，则因为被叠层的Mo层被过度蚀刻，因而存在不能蚀刻加工的重大问题。
即在上述制造方法中，在配线材料中实现直接使用Mo那样的低电阻金属膜的TFT-LCD这种方法实际上是不可能的。
发明内容
本发明就是鉴于上述的情况提出的，其目的在于提供一种能够以高的生产率制造不会发生点缺陷和显示不均匀等的显示缺陷的高品质液晶显示装置用TFT阵列衬底的液晶显示装置用薄膜晶体管阵列衬底的制造方法。
本发明的液晶显示装置用薄膜晶体管阵列衬底的制造方法中，所述液晶显示装置用晶体管阵列衬底把具有与薄膜晶体管电连接的象素电极的显示象素在第1绝缘衬底上形成阵列形状，并且在把线顺序扫描选择各上述薄膜晶体管的栅极配线和给予写入象素电极的信号电位的源极配线以正交状态形成为矩阵形状的TFT阵列衬底，和由第2绝缘衬底上形成彩色滤光器以及共用电极构成的相对衬底之间夹着液晶层，粘合上述TFT阵列衬底和相对衬底，并且在上述TFT阵列衬底的外侧和上述相对衬底的外侧上分别设置有偏光板，所述制造方法的特征在于至少包括下列步骤：(A)在上述第1绝缘衬底上形成第1金属薄膜后，用第1次的照相制版以及蚀刻图案使上述第1金属薄膜形成图形，由此形成上述栅极配线以及上述薄膜晶体管的栅极电极；(B)在顺序形成栅极绝缘膜、半导体膜、欧姆接触膜以及第2金属膜后进行第2次照相制版，把感光性抗蚀剂图案形成为位于与形成薄膜晶体管的半导体有源层相应的部分上的第1部分、至少比上述第1部分厚的第2部分、比该第1部分以及第2部分还厚的第3部分，在蚀刻上述第2金属膜、欧姆接触膜以及半导体膜的同时，薄膜化上述抗蚀剂，除去位于与上述半导体活性膜相应部分上的上述第1部分的抗蚀剂，进一步通过蚀刻除去位于与上述半导体有源层相应部分上的第1部分上的第2金属膜，其后除去与半导体有源层相应部分的欧姆接触膜以形成具有半导体有源层的薄膜晶体管；(C)在形成层间绝缘膜后通过第3次照相制版以及蚀刻，使上述层间绝缘膜以及上述栅极绝缘膜形成图形，至少形成贯通至上述漏极电极表面的象素接触孔、贯通至上述第1金属薄膜表面的第1接触孔，和贯通至上述第2金属膜表面的第2接触孔；(D)在形成透明导电性膜后通过第4次照相制版以及蚀刻形成具有经由上述象素接触孔与上述漏极电极连接的部分的象素电极、经由上述第1接触孔与上述栅极配线连接的栅极端子、经由上述第2接触孔与该源极配线连接的源极端子，上述第2金属薄膜由把钼作为主要成分的合金组成。
附图说明
图1是本发明的实施例1、3～5的液晶显示装置用TFT阵列衬底的平面图。
图2是沿图1的X-X线截面图。
图3是本发明的实施例1、3～5的液晶显示装置用TFT阵列衬底的制造工序的流程图。
图4是展示本发明的实施例1～5的ITO/AlN接触电阻值对氮元素组成依赖关系的图。
图5是展示本发明的实施例1～5的Mo合金的电阻率值对添加元素组成依赖关系的图。
图6是展示本发明的实施例1～5的Mo合金的湿法蚀刻速率对添加元素组成依赖关系的图。
图7是展示本发明的实施例2～5的液晶显示装置用TFT衬底的平面图。
图8是沿图7的Y-Y线截面图。
图9是本发明的实施例2～5的液晶显示装置用TFT阵列衬底的制造工序的流程图。
图10是展示本发明的实施例2的第2次照相制版以及蚀刻的抗蚀剂图案的图。
图11是展示以往的液晶显示装置用TFT阵列衬底的平面图。
图12是沿图11的A-A线截面图。
图13是展示图11的液晶显示装置用TFT阵列衬底的第1TCP端子连接部分(栅极端子部分)的截面图。
具体实施方式
本发明者们为了解决在Al膜和Mo膜中的上面所述的问题，进行了各种研究。图4是展示与在Al中把氮元素(N)作为杂质添加时的透明象素电极ITO膜的接触电阻值的结果，把为了不产生显示缺陷的接触电阻的基准值设置为1的图。在栅极配线21的至少和ITO膜直接连接的Al合金的上层面上，把氮元素(N)作为杂质添加5～26重量％，由此看出在可以降低栅极配线21和象素电极11的接触电阻的同时，可以同时抑制小丘的发生。除了氮元素(N)以外，在至少把碳(C)以及氧(O)中的一种元素作为杂质添加进去也可以使栅极配线21和象素电极11的接触电阻下降。另外，表1展示AlNd合金膜的小丘耐热性、使用包含公知的磷酸+硝酸+醋酸的溶液用2倍于刚刚好的蚀刻时间(过蚀刻100％)进行湿法蚀刻时的从抗蚀剂图案端部的侧面蚀刻量，以及AlNd膜的电阻率值和小丘特性对Nd的组成依赖性的关系。小丘个数密度的单位是个/500μm2。
表1
 实施例编号      取样               小丘密度/退火温度(保持时间：60分)   电阻率值(μΩcm)  两侧的侧面蚀刻量(μm)
 300℃  325℃   350℃   400℃    450℃
    1234  Al-0.8重量％NdAl-2重量％NdAl-5重量％NdAl-10重量％Nd    0000    0000     8000     1411120     1814120～1     3.64.54.78.3     1.61.62.63.2
 比较例      纯Al    9    -     10     17     -     3.3     1.0
如表1所示可知，通过在栅极配线21的Al中把钕(Nd)作为杂质添加0.8重量％以上，如果工艺加温温度至少是至325℃，则抑制在膜表面上产生被称为小丘的微小突起，由此可以降低层间绝缘的不良。另一方面，也可以知道，如果添加量超过5重量％，湿法蚀刻加工时的侧面蚀刻量极其大，图案形状难以控制，以及300℃退火后的电阻率值超过5μΩcm，低电阻的Al系列合金膜原本的优点就减小了。因此，在抑制小丘发生的同时，为了把湿法蚀刻加工时的侧面蚀刻引起的配线宽度减少限制在最小，已知的是最好使用在Al中添加有0.8～5重量％的Nd的合金。进而，为了在直至300℃的温度范围中防止小丘的发生，只要至少添加大于、等于0.1重量％的Nd即可。对于小丘的抑制，除了Nd以外，已经确认通过添加钛(Ti)、钒(V)、铬(Cr)、锆(Zr)、铌(Nb)、锰(Mo)、铪(Hf)、钽(Ta)、钨(W)、镧(La)、钐(Sm)、钆(Gd)以及铱(Y)中的至少一种可以得到效果，但添加Nd，与添加了其他元素的情况相比可以把电阻率值的增加抑制在最小。
表2是归纳展示纯Mo以及在纯Mo中添加有其他元素时的电学电阻率值、耐水性、ITO/Mo合金接触电阻以及干法蚀刻速率的相对SiN选择比(以下，称为干法蚀刻选择比)的结果(Mo合金添加元素特性)。
表2
    电学电阻率        耐水(纯水浸泡)     ITO接触电阻  干法蚀刻选择比(相对SiN)
  纯Mo     ○   ×(1个月膜消失)     ○     ×(0.5)
添加元素 V     ×   ○(1个月膜消失)     -     ◎
Cr     ×   -     -     ◎
Zr     ×   -     -     ◎
Nb     ○   ◎(1个月没有变化)     ◎     ◎(0.25)
W     ○   ○(1个月膜消失)     ○     ◎
如果和比较例子的纯Cr比较，则纯Mo在电学电阻率以及和ITO的接触电阻特性方面优异，而在耐水性、SiN干法蚀刻选择比的方面差，现实是难以适用于TFT阵列衬底。对于SiN干法蚀刻选择比来说，知道可以通过在纯Mo中添加各种元素，例如V、Cr、Zr、Nb、W，可以得到改善。
图5是展示Mo合金膜相对纯Mo膜的电阻率值(把纯Mo的电阻率值设置为1时的值)的图。在添加了Nb或者W的情况下，知道可以抑制电阻率值的增大。图6是展示作为Al系列的标准蚀刻溶液使用了公知的磷酸+硝酸+醋酸的溶液情况下的Mo合金膜的蚀刻速率的图。蚀刻速率在把纯Al设置为1的情况下，知道在Mo合金中作为添加剂包含添加约2.5重量％Nb的Mo合金膜，或者在Mo合金中作为添加剂包含约30重量％W的Mo合金中和纯Al膜大致相等，可以在1步中蚀刻Al和Mo的叠层膜。当把Mo合金膜和Al合金膜叠层时，为了使Al的低电阻率有效，理想的是Mo合金膜的膜厚度比Al膜还薄。因而，如果考虑Mo合金/Al叠层膜的各层的体积比，则因为为了使此蚀刻断面平滑，理想的是Mo合金膜的相对于Al的湿法蚀刻速率比在1以下，所以理想的是假设在Mo中添加的Nb的浓度为2.5重量％或以上，而后在W的情况下假设是在30重量％或以上。另一方面，当添加了超过20重量％的Nb的情况下，或者添加了超过50重量％的W的情况下，因为不可能进行生产性高的湿法蚀刻加工，所以这种情况不适宜本发明的金属薄膜材料。通过以上的评价结果，在本发明中，可以知道最好使用在Mo中把Nb作为添加剂包含2.5～20重量％的Mo合金膜，或者在Mo中把W作为添加剂包含30～50重量％的合金膜。
表3展示把Mo合金膜在23℃的纯水中浸泡放置试验中进行耐水性评价的结果(Mo合金的耐水性对添加元件组成的依赖性)。在Mo合金膜中，在Mo中添加Nb的合金的结果1个月后膜也没有腐蚀消失，因为展示了和比较例的Cr膜大致相等的耐水性，所以在本发明中使用在Mo中包含2.5～20重量％Nb的合金膜更理想。
表3
  实施例编号      金属   经过1星期后     经过1个月后
     567891011   Mo-5重量％NbMo-20重量％NbMo-18重量％WMo-50重量％WMo-6重量％VMo-12重量％V纯Mo   ○(没有变化)○(没有变化)△(有变色)△(有变色)△(有变色)△(有变色)△(有变色)   ○(没有变化)○(没有变化)×(膜几乎消失)×(膜几乎消失)×(膜几乎消失)×(膜几乎消失)×(膜几乎消失)
  比较例子      纯Cr   ○(没有变化)     ○(没有变化)
根据以上得到的知识，本发明者们，通过提供以下的液晶显示装置用TFT阵列衬底的方法，完成了本发明。该方法是：用包括Al或者把Al作为主要成分的合金和在其上层形成的、在Al中添加有N、C以及O中的至少一种的Al合金的至少2层构造膜作为上述第1金属薄膜，用特别是添加有Nb或者W中的Nb的Mo合金单层膜作为上述第2金属薄膜，或者用Al合金和Mo合金的叠层构造以供进行湿法蚀刻加工，构成上述第1和第2金属薄膜。如此构成的阵列衬底可以实现栅极配线以及源极配线电阻的极小化、象素电极和漏极电极的接触电阻的极小化，可以高生产力地制造没有点缺陷不良和显示模糊的、具有高显示品质的液晶显示装置用TET阵列衬底。
以下，用附图说明本发明的实施例的液晶显示装置用TFT阵列装置。
实施例1
图1是展示本发明的实施例1的液晶显示装置的TFT阵列衬底的平面图，图2是沿图1的X-X线截面图。在图1、2中，101是玻璃衬底等的透明绝缘衬底，1是由被形成在透明绝缘衬底101上的第1金属薄膜组成的栅极电极，21是与该栅极电极1连接的栅极配线，2是同样被形成在由第1金属薄膜组成的透明绝缘衬底101上的辅助电容电极，3是形成在栅极电极1、栅极配线21以及辅助电容电极20上的栅极绝缘膜，4是经由栅极绝缘膜3由形成在栅极电极1上的非晶硅膜组成的半导体能动层，5是由形成在半导体层4上的n+非晶硅膜组成的欧姆接触层，7是由形成在欧姆接触层5上的第2金属薄膜组成的源极电极，22是连接在该源极电极7上的源极配线，6是同样被形成在同样由第2金属薄膜组成的欧姆接触层5上的漏极电极，24是除去了欧姆接触层的TFT的沟道部分(与半导体有源层相应的部分)，8是由钝化膜组成的层间绝缘膜，9是贯通到漏极电极表面的象素接触孔，11由透明导电性膜组成的、与下层的漏极电极6电连接的象素电极。
以下，根据图3说明本发明的实施例1的液晶显示装置用TFT阵列衬底的制造方法的顺序。
在图3所示的工序A中，首先用纯水或者热硫酸洗净玻璃衬底等的透明绝缘衬底101，在该透明绝缘衬底101上形成第1金属薄膜后，用第1次的照相制版以及蚀刻使上述第1金属薄膜形成图案以形成栅极电极1、栅极配线21以及辅助电容电极2。作为第1金属薄膜，理想的是使用电学电阻率低的Al、Mo和把它们作为主要成分的合金。作为适宜的实施例，在此首先用使用公知的Ar气体的溅射法、以200nm厚度形成Al膜1a。溅射条件是DC磁控管溅射方式，设成膜功率密度为3W/cm2，Ar气体流量为40sec。接着通过使用了在公知的Ar气体中混合了N2气体的气体的反应性溅射法，把添加了氮元素(N)的AlN合金1b形成为50nm厚度的膜。溅射条件是设成膜功率密度为3W/cm2，Ar气体流量为40sccm，N2气体流量为20sccm。通过以上步骤，形成具有200nm厚的Al膜1a和在其上层的50nm厚的AlN膜1b的2层膜。进而，上层AIN膜1b以及2b的N元素组成是约18重量％。其后，使用包含公知的磷酸+硝酸的溶液在一并蚀刻2层膜1a以及2a、1b以及2b后，除去抗蚀剂图案后形成栅极电极1、栅极配线21以及辅助电容电极2。
接着在图3所示的工序B中，首先顺序形成由氮化硅(SiN)组成的栅极绝缘膜3和由非晶硅组成的半导体有源膜4和由添加有杂质的n+的非晶硅组成的欧姆接触膜5。之后，通过第2次照相制版以及蚀刻，对上述半导体有源膜、上述欧姆接触膜、形成薄膜晶体管的部分进行刻图，形成比在此后的工序中形成的源极电极7、源极配线22以及漏极电极6的图案大、并且连续的图形。作为适宜的实施例，在此使用化学气相淀积(CVD)法顺序形成作为栅极绝缘膜的400nm厚的SiN膜、作为半导体膜的150nm厚的非晶硅膜、作为欧姆接触膜的30nm厚、掺杂了磷(P)的n+非晶硅膜，其后通过使用公知的氟元素气体的干法蚀刻法使上述的非晶硅膜和欧姆接触膜形成图案，其后除去抗蚀剂图案、形成半导体图案4、5。
接着，在图3所示的工序C中，首先形成第2金属薄膜之后，通过第3次照相制版以及蚀刻将源极电极7、源极配线22以及漏极电极6形成图案。作为第2金属薄膜，在此理想的是使用在Mo中添加有Nb或者W的合金膜。这种膜具有如上所述的电学电阻率低、表现出与欧姆接触膜5良好的接触特性，以及和象素电极11的电学接触电阻优异等优点的。作为适宜的实施例，用使用了公知的Ar气体的溅射蚀刻法把在Mo中添加有5重量％的Nb的MoNb合金形成为200nm厚的膜，之后，使用包含公知的磷酸+硝酸的溶液进行蚀刻，再用使用了公知的氟系列气体的干法蚀刻法除去源极电极7以及漏极电极6之间的欧姆接触层后，除去抗蚀剂图案，形成源极电极7、源极配线22、漏极电极6以及TFT沟道部分24。
接着，在图3所示的工序D中，首先形成由SiN构成的钝化膜作为层间绝缘膜8，之后，用第4次照相制版以及蚀刻使其形成图案，同时形成至少在上述第2金属薄膜中贯通至漏极电极表面的象素接触孔、贯通到上述第1金属薄膜的栅极配线端子部分表面的第1接触孔、贯通至上述第2金属薄膜的源极配线端子表面的第2接触孔。作为适宜的实施例，使用化学气相淀积(CVD)法，以300nm的厚度形成氮化硅膜作为层间绝缘膜，用使用了公知的氟系列气体的干法蚀刻法进行蚀刻，其后除去抗蚀剂图案，形成象素漏极电极接触孔9、栅极端子部分接触孔(未图示)以及源极端子部分接触孔(未图示)。
最后在图3所示的工序E中，在形成了透明导电性膜后，用第5次照相制版以及蚀刻进行刻图以形成象素电极11，以便经由上述象素漏极电极接触孔9和下层的漏极电极6电连接，以及形成经由接触孔和下层栅极端子部分以及下层源极端子部分电连接的端子焊盘图案。如此完成了本发明的实施例1的液晶显示用TFT阵列衬底。作为适宜的实施例，用使用了公知的Ar气体的溅射法以100nm的厚度形成把氧化铟(In2O3)和氧化锡(SnO2)混合起来的ITO膜作为透明导电性膜，在用包含公知的盐酸+硝酸的溶液进行蚀刻后，除去抗蚀剂图案，形成象素电极11以及栅极端子焊盘、源极端子焊盘(未图示)。
根据表4所示的液晶显示装置用TFT阵列衬底和以往的TFT阵列衬底(比较例)的特性，把这样完成的TFT阵列衬底和使用Cr或者Al膜作为第1金属薄膜、使用Cr膜作为第2金属薄膜完成的以往的TFT阵列衬底(比较例子1、2)相比，由于把第1金属薄膜设置为AlN/Al的2层膜，因为在可以降低栅极配线电阻以及和端子焊盘的ITO膜的接触电阻的同时，可以防止小丘的发生，所以可以把插入有绝缘膜的第1金属薄膜和第2金属薄膜的层间短路缺陷的发生抑制在很低。由于把第2金属薄膜设置为MoNb，可以在降低源极配线电阻的同时特别降低和象素ITO的接触电阻，所以可以实现没有显示模糊的良好的显示品质。
在本实施例1中，采用纯Al膜1a、2a，以及在其上层的添加有氮元素的AlN膜1b、2b的2层膜作为第1金属薄膜，在上层的Al中添加了约18重量％的氮元素。但本发明并不限于此，如图4所示，可以在5～26重量％的范围内添加氮元素。或者也可以不添加氮元素而添加C和O。添加的元素和添加量可以通过只任意改变混合在Ar气体中的气体种类和其流量简单地改变。例如，代替氮气可以在Ar气体中混合氧气、二氧化碳气体或者大气来进行反应性溅射。另外，代替纯Al膜，也可以设置成使用了添加有0.5～1.5重量％Nd的AlNd合金膜的AlNd-N/AlNd的2层膜。这种情况下，除了栅极配线电阻的降低以及ITO膜的接触电阻降低的效果外，还可以提高在加工时的加热工序中的防止发生小丘的极限。因为可以提高产品的成品率、可靠性，所以更理想。
作为第2金属薄膜，除了MoNb合金膜以外，还可以使用添加了30～50重量％W的MoW合金膜。这种情况下，与ITO膜的接触电阻和MoNb相比稍高一些，但和比较例1相比还是可以降低源极配线电阻以及与ITO膜的接触电阻。
表4
                                       实施例         比较例
    1、2     1、2     3     4     5   1(参考)    2
第1金属薄膜(栅极配线)     AlN/Al     AlN/Al     MoNb     AlN/Al     MoNb/(AlN)/Al     Cr    Al
第2金属薄膜(源极配线) MoNb MoW MoNb     MoNb/Al/MoNb或者AlN/Al/MoNb     MoNb/Al/MoNb或者AlN/Al/MoNb Cr Cr
象素电极/端子焊盘ITO膜     ITO     ITO     ITO     ITO     ITO     ITO    ITO
栅极配线电阻(相对Cr配线)     0.2     0.2     0.6     0.2     0.2     1    0.2
源极配线电阻(相对Cr配线)     0.6     0.6     0.6     0.2     0.2     1    1
ITO/栅极配线接触电阻     1     1     0.4     1     0.4     1    1000000
ITO/源极配线接触电阻     0.4     0.6     0.4     0.4     0.4     1    1
实施例2
图7是展示本发明的实施例2的液晶显示装置的TFT阵列衬底的平面图，图8是沿图7的Y-Y线的截面图。在图7、8中，101是玻璃衬底等的透明绝缘衬底，1是由被形成在透明绝缘衬底101上的第1金属薄膜组成的栅极电极，21是与该栅极电极1连接的栅极配线，2是同样被形成在由第1金属薄膜组成的透明绝缘衬底101上的辅助电容电极，3是形成在栅极电极1、栅极配线21以及辅助电容电极20上的栅极绝缘膜，4是经由栅极绝缘膜3由形成在栅极电极1上的非晶硅膜组成的半导体能动层，5是由形成在半导体层4上的n+非晶硅膜组成的欧姆接触层，7是形成在欧姆接触层5上的由第2金属薄膜组成的源极电极，22是与该源极电极7连接的源极配线，6是同样形成在由第2金属薄膜组成的欧姆接触层5上的漏极电极，24是除去欧姆接触层5的TFT的沟道部分(与半导体有源层相应的部分)，8是层间绝缘膜，9是贯通到漏极电极表面的象素接触孔，10是形成辅助电容的部分(以下，简单地称为补助容量)，11是由透明电极膜组成的、与下层的漏极电极6电连接的象素电极。另外，辅助电容电极2是从辅助电容配线20分支出来的、其一部分在与象素电极11重叠的位置上延伸的电极。在辅助电容电极2和象素电极11之间形成有把由栅极绝缘膜3以及层间绝缘膜组成的叠层膜作为电介质的辅助电容10。辅助电容10在电路上和在象素电极11和共用电极之间经由液晶形成的液晶容量并联形成。
以下，根据图9以及图10说明本发明的实施例2的液晶显示装置TFT阵列衬底的制造方法的顺序。
在图9所示的工序A中，首先用纯水或者热硫酸洗净玻璃衬底等的透明绝缘衬底101，在该透明绝缘衬底101上形成第1金属薄膜后，用第1次的照相制版以及蚀刻使上述第1金属薄膜形成图案，形成栅极电极1、栅极配线21以及辅助电容电极2。
作为第1金属薄膜，理想的是使用电学电阻率低的Al、Mo和把它们作为主要成分的合金。作为适宜的实施例，首先，用使用了公知的Ar气体的溅射法、以200nm厚度形成Al膜1a以及2a。溅射条件是DC磁控管溅射方式，设成膜功率密度为3W/cm2，Ar气体流量为40sccm。接着通过使用了在公知的Ar气体中混合了氮气的气体的反应性溅射法，把添加了氮元素(N)的AlN合金1b以及2b形成为50nm厚的膜。溅射条件是设成膜功率密度为3W/cm2，Ar气体流量为40sccm，氮气流量20sccm。通过以上步骤，形成具有200nm厚度的Al膜1a以及2a和在其上层具有50nm厚度的AlN膜1b以及2b的2层膜。上层AIN膜1b以及2b的氮元素组分是约18重量％。其后，使用包含公知的磷酸+硝酸的溶液在一并蚀刻2层膜1a以及2a、1b以及2b后，除去蚀刻图案，形成栅极电极1、栅极配线21以及辅助电容电极2。
接着，在图9所示的工序B中，首先顺序形成由氮化硅(SiN)组成的栅极绝缘膜3和由非晶硅组成的半导体有源膜4和由添加有杂质的n+非晶硅组成的欧姆接触膜5和第2金属膜之后，在第2次照相制版以及蚀刻中，对感光性的抗蚀剂形成图案，使之包含位于与形成薄膜晶体管的半导体有源层相应部分上的第1部分、至少比上述第1部分厚的第2部分，和比上述第1部分以及第2部分还厚的第3部分。
作为适宜的实施例，在此使用化学气相淀积(CVD)法顺序形成作为栅极绝缘膜的400nm厚的SiN膜、作为半导体膜的150nm厚的非晶硅膜，和作为欧姆接触膜的掺磷的、30nm厚的n+非晶硅膜。
接着，形成用于形成源极电极以及漏极电极的第2金属膜6、7。作为第2金属膜，理想的是使用在Mo中添加有Nb，或者W的合金膜，这种合金膜具有电学电阻率低、表现出和欧姆接触膜5良好的接触特性，以及与象素电极11的电学接触电阻优异等优点。
作为适宜的实施例，在此用公知的Ar气体的溅射法把在Mo中添加有5重量％Nb的MoNb合金形成200nm厚的膜。接着作为用第2次照相制版以及蚀刻形成的抗蚀剂图案的适宜的实施例，首先如图10(a)所示，在用旋转器涂抹约1.6μm厚的酚醛树脂系列的正性抗蚀剂，在120℃下进行约90秒钟的预烘焙后，首先进行形成用于形成TFT部分半导体膜4、5、源极配线22、漏极电极6图案的抗蚀剂图案25的第1曝光，接着进行形成用于形成TFT的源极电极7以及通道单元24的抗蚀剂图案25b的第2曝光。为了不完全除去抗蚀剂图案25b、使得剩下薄的膜厚，第2曝光以第1曝光的约40％的曝光量进行半曝光。
进行此二阶段曝光用有机碱性系列的显影液进行显影后，在120℃下进行约180秒的后烘烤，如图10(b)所示，形成具有TFT的沟道形式的第1部分25b、比此第1部分还厚的、位于上述栅极电极图案1的上部的第2部分25a、比此第2部分还厚的部分25c的至少3个以上的不同膜厚度的抗蚀剂图案。在本实施例中形成的抗蚀剂图案第1部分25b的膜厚是约0.4μm，第2部分25a的膜厚是约1.4μm，第3部分25c的膜厚是约1.6μm。而且，在本实施例中如上所述设置成二段曝光，但例如通过使用了设置成位于25b上的图案部分的透过量为约40％那样的半色调的光掩膜的一并曝光，也可以形成具有25a、25b、25c的抗蚀剂图案。半色调图案掩膜可以把在曝光中使用的波长区域(通常是350nm～450nm)的光的透过量减少到40％左右的滤光膜形成为位于光掩膜25b上的图案部分，或者作为条形的图案可以利用光衍射现象形成。在使用此半色调掩膜的情况下，因为可以在1次曝光中一并形成图10(b)所示的抗蚀剂图案25a、25b、25c，所以可以简化工艺。
接着，首先用图10(b)所示的抗蚀剂图案25a、25c、使用公知的包含磷酸+硝酸的溶液对由MoNb合金组成的第2金属薄膜6、7进行第1次蚀刻。进而，使用采用了公知的氮气的干法蚀刻法，蚀刻由非晶硅组成的半导体膜和由n+非晶硅组成的欧姆接触膜23，形成TFT部分的半导体膜4、5、源极配线22以及漏极电极6的图案。
以下通过使用了公知的氧等离子的抗蚀剂灰化法，在除去上述第1部分的抗蚀剂25b的同时，蚀刻抗蚀剂图案25以使第3部分25c残留下来，由此使位于半导体有源层相应部分24上的抗蚀剂25b的部分形成开口的如图10(c)所示的抗蚀剂图案25a、25c。
以下使用公知的包含磷酸+硝酸的溶液对由25b部分的MoNb合金组成的第2金属薄膜进行第2次蚀刻。进而，使用采用了公知的氟元素系列气体的干法蚀刻法除去欧姆接触层，之后除去抗蚀剂图案25a、25c以形成源极电极7、源极配线22、漏极电极6以及TFT的沟道部分24。
接着在图9所示的工序C中，首先形成由SiN组成的层间绝缘膜8，之后，用第3次照相制版以及蚀刻进行图案形成，同时形成在上述第2金属薄膜中至少贯通至漏极电极表面的象素接触孔、贯通至上述第1金属薄膜的栅极配线端子表面的第1接触孔，以及贯通至上述第2金属薄膜的源极配线端子表面的第2接触孔。
作为适宜的实施例，在此用化学气相淀积(CVD)法以300nm的厚度形成SiN膜作为层间绝缘膜，用采用了公知的氟元素系列气体的干法蚀刻法蚀刻，其后除去蚀刻图案形成象素漏极电极接触孔9、栅极端子部分接触孔(未图示)以及源极端子部分接触孔(未图示)。
最后在图9所示的工序D中，在形成透明导电膜后，用第4次照相制版以及蚀刻进行图案形成，以形成象素电极11，以便经由上述象素电极接触孔9与下层的漏极电极6电连接，以及形成经由第1和第2接触孔与下层栅极端子部分以及下层源极端子部分电连接的栅极端子以及源极端子，如此完成了本发明的实施例1的液晶显示用TFT阵列衬底。
作为适宜的实施例，在此用采用了公知的Ar气体的溅射法以100nm的厚度形成把氧化铟(In2O3)和氧化锡(SnO2)混合起来的ITO膜作为透明导电膜，在用包含公知的包含盐酸+硝酸的溶液进行蚀刻后，除去抗蚀剂图案，形成象素电极11、栅极端子(未图示)以及源极端子(未图示)。
根据表4所示的液晶显示装置用TFT阵列衬底和以往的TFT阵列衬底(比较例)的特性，把这样完成的TFT阵列衬底和使用Cr或者Al膜作为第1金属薄膜、使用Cr膜作为第2金属薄膜完成的以往的TFT阵列衬底(比较例子1、2)相比，由于把第1金属薄膜设置为AlN/Al的2层膜，因为在可以降低栅极配线电阻以及和端子焊盘的ITO膜的接触电阻的同时，可以防止小丘的发生，所以可以把插入有绝缘膜的第1金属薄膜和第2金属薄膜的层间短路缺陷的发生抑制在很低。由于把第2金属薄膜设置为MoNb，可以在降低源极配线电阻的同时特别降低和象素ITO的接触电阻，所以可以实现没有显示模糊的良好的显示品质。
在本实施例2中，采用纯Al膜1a、2a，以及其上层添加有氮元素的AlN膜1b、2b的2层膜作为第1金属薄膜，在上层的Al中添加了约18重量％的氮元素。但本发明并不限于此，如图4所示，可以在5～26重量％的范围内添加氮元素。或者也可以不添加氮元素而添加C和O。添加的元素和添加量可以通过只任意改变混合在Ar气体中的气体种类和其流量简单地改变。例如，代替氮气可以在Ar气体中混合氧气、二氧化碳气体或者大气来进行反应性溅射。另外，代替纯Al膜，也可以设置成使用添加有0.5～5重量％Nd的AlNd合金膜的AlNd-N/AlNd的2层膜。这种情况下，除了栅极配线电阻的降低以及ITO膜的接触电阻降低的效果外，还可以提高在加工时的加热工序中的防止发生小丘的极限。因为可以提高产品的成品率和可靠性，所以更理想。
作为第2金属薄膜，除了MoNb合金膜以外还可以使用添加了30～50重量％W的MoW合金膜。这种情况下，与ITO膜的接触电阻和MoNb相比稍高一些，但和比较例1相比还是可以降低源极配线电阻以及与ITO膜的接触电阻。
实施例3
在实施例1或者2中，作为第1金属膜，代之以AlN/Al的2层膜使用添加了2.5～20重量％Nb的MoNb合金膜。作为适宜的实施例，在图3或者图9所示的工序A的步骤(b)中，通过采用了公知的Ar气体的溅射法以200nm的厚度形成Mo-5重量％Nb膜，在第1次照相制版以及蚀刻中进行图案形成，形成栅极电极1、栅极电极21以及辅助电容电极2。以下的工序和实施例1或者2一样，完成了本发明实施例3的液晶显示装置用TFT阵列衬底。这种情况下，与实施例1或者2相比虽然栅极配线电阻值增大，但因为和ITO氧化膜的接触电阻值减小到比实施例1或者2还小，所以可以提高针对显示缺陷的容限。
实施例4
该实施例的目的在于在实施例1或者2中，作为第2金属薄膜使用AlN/Al膜代替MoNb单层膜，以降低源极配线电阻。但是，Al膜因为难以取得和由下层的n+非晶硅组成的欧姆接触层5良好的电接触特性，所以首先形成添加了2.5～20重量％的Nb的MoNb膜，需要设置成在其上层形成了AlN/Al膜的至少3层膜。作为适宜的实施例，在此，在和实施例1一样在流程到了图3所示的工序C中的步骤(k)为止之后的工序C的步骤(1)，或者在流程到了在实施例2中的图9所示的工序B的步骤(h)为止之后的工序B的步骤(i)中，首先把添加有5重量％的Nb的Mo-5重量％Nb合金膜用采用了公知的Ar气体的溅射法以50nm的厚度成膜。接着用采用了Ar气体的溅射法以200nm的厚度形成添加有2重量％的Nb的Al-2重量％Nd合金膜，之后，用在Ar气体中混合有氮气的反应性溅射法以50nm厚度形成AlNd-N膜，形成了AlNd-N/AlNd/MoNb的3层膜。其后，在实施例1中用第3次照相制版以及蚀刻进行图案形成，形成源极电极7、源极配线22以及漏极电极6，或者对于实施例2，实施了第2次照相制版以后的工序。这种情况下，因为使用了在最下层的MoNb中添加有5重量％的Nb的Mo-5重量％Nb膜，所以可以如图6所示那样，用包含公知的磷酸+硝酸系列的溶液一并蚀刻上述3层膜。以下，经过和实施例1或者2一样的工序完成实施例4的液晶显示装置用TFT阵列衬底。这种情况下，与实施例1或者2相比，虽然与由ITO膜和第2金属膜组成的源极配线的接触电阻增大，但可以使源极配线电阻比实施例1或者2还低。
在上述实施例4中，虽然把AlNd-N/AlNd/MoNb的3层膜作为第2金属膜，但也可以代替最上层的AlNd-N膜50nm用和最下层一样的约50nm厚的MoNb。这种情况下，由于作为最上层和最下层膜适宜使用添加有2.5～20重量％的Nb的MoNb膜，因此在可以使用公知的包含磷酸+硝酸系列的溶液蚀刻一并形成源极电极7、源极配线22以及漏极电极6的同时，如表2所示，因为和SiN的干法蚀刻选择比与纯Mo膜相比得到改善，所以在使用了图3所示的工序D的步骤(t)、或者在图9所示的工序C的步骤(t)中的使用公知的氟元素系列气体的SiN干法蚀刻工艺形成象素接触孔9时，可以防止接触开口部分的下层漏极电极6的消失。进而，最下层和最上层的MoNb的膜厚度并不限定为50nm，可以任意设定，但为了形成均匀的膜，理想的是至少在10nm以上。为了把配线电阻抑制在很低，理想的是在不超过中间层的AlNd膜的膜厚度的范围中设定。如果采用本实施例4，则与实施例1或者2相比可以进一步降低源极配线电阻。
实施例5
在实施例1或者2中，使用添加Nb2.5～20重量％的MoNb合金膜作为第1金属膜来代替AlNd-N/AlNd的2层膜的上层AlNd-N。作为适宜的实施例，在此在图3或者图9所示的工序A的步骤(b)中，在用公知的Ar气体的溅射法以200nm的厚度形成添加有2重量％的Nb的Al-2重量％Nd膜后，把Mo-5重量％Nb膜用采用公知的Ar气体的溅射法形成50nm的厚度，用第1次的光蚀刻加工形成图案，形成栅极电极1、栅极配线21以及辅助电容电极2。此后的工艺和实施例4一样，完成了本发明的实施例5的液晶显示装置用TFT阵列衬底。这种情况下，虽然成膜工序增加，但因为与实施例1或者2相比可以减少源极电阻配线，以及降低ITO/栅极配线接触电阻，所以可以制造实现进一步提高针对显示模糊的极限的显示质量良好的液晶显示装置用TFT阵列衬底。
在实施例1～5中，作为透明导电性膜使用了ITO(氧化铟+氧化锡)膜，但本发明并不限于此，也可以使用氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)或者混合它们的膜。例如当使用在氧化铟中混合有氧化锌的IZO膜的情况下，不使用在上述实施例中使用的盐酸+硝酸系列那样的强酸，可以把草酸系列那样的弱酸作为蚀刻液使用，所以如本发明所示当在第1以及第2金属薄膜上使用缺乏耐酸性的Al或者Mo合金的情况下，因为使用弱酸可以防止因药液渗入引起的Al合金以及Mo合金膜的断线腐蚀，所以更理想。另外在氧化铟、氧化锡、氧化锌各自的溅射膜的氧的组分小于化学计量组分时，透过率和电阻率等的特性不良，这时，作为溅镀气体理想的是不只是使用Ar气体，而是使用混合了氧气和H2O气体的气体来形成膜。
如果采用本发明，则可以高生产率地制造不会发生点缺陷不良和显示模糊等的显示不良的高品质的液晶显示装置用TFT阵列衬底。

Claims (12)

1.一种液晶显示装置用薄膜晶体管阵列衬底的制造方法，所述液晶显示装置用晶体管阵列衬底把具有与薄膜晶体管电连接的象素电极的显示象素在第1绝缘衬底上形成阵列形状，并且在把线顺序扫描选择各上述薄膜晶体管的栅极配线和给予写入象素电极的信号电位的源极配线以正交状态形成为矩阵形状的TFT阵列衬底，和由第2绝缘衬底上形成彩色滤光器以及共用电极构成的相对衬底之间夹着液晶层，粘合上述TFT阵列衬底和相对衬底，并且在上述TFT阵列衬底的外侧和上述相对衬底的外侧上分别设置偏光板，所述制造方法的特征在于至少包含以下步骤：
(A)在上述第1绝缘衬底上形成第1金属薄膜，之后，用第1次的照相制版以及蚀刻图案使上述第1金属薄膜形成图形，从而形成上述栅极配线以及上述薄膜晶体管的栅极电极；
(B)形成栅极绝缘膜、半导体膜和欧姆接触膜，之后，通过第2次照相制版以及蚀刻把上述半导体膜和上述欧姆接触膜，用干法蚀刻图案形成为比形成上述源极配线以及上述薄膜晶体管的部分大、并且连续的形状；
(C)形成第2金属膜，之后用第3次照相制版以及蚀刻图案使上述第2金属膜形成图形，从而形成上述源极配线以及上述薄膜晶体管的源极电极以及漏极电极，进而，通过干法蚀刻蚀刻除去从上述源极配线、上述源极电极以及上述漏极电极中溢出部分的上述欧姆接触膜；
(D)形成层间绝缘膜，之后，用第4次照相制版以及蚀刻图案使上述层间绝缘膜以及上述栅极绝缘膜形成图形，从而形成至少贯通至上述漏极电极表面的象素接触孔和贯通至上述第1金属薄膜表面的第1接触孔和贯通至上述第2金属薄膜表面的第2接触孔的工序；以及
(E)形成透明导电膜，之后，用第5次照相制版以及蚀刻图案使上述透明导电膜形成图形，从而形成象素电极，
其中，上述第2金属薄膜由把钼作为主要成分的合金组成。
2.如权利要求1所述的液晶显示装置用薄膜晶体管阵列衬底的制造方法，其特征在于：
把上述(B)步骤和(C)步骤合并在一起形成具有半导体有源层的薄膜晶体管，
在顺序形成栅极绝缘膜、半导体膜、欧姆接触膜以及第2金属膜后进行第2次照相制版，形成感光抗蚀剂膜，使其包含位于与形成薄膜晶体管的半导体有源层相应部分的第1部分、至少比上述第1部分厚的第2部分、比该第1部分以及第2部分还厚的第3部分；在蚀刻上述第2金属薄膜、上述欧姆接触膜以及上述半导体膜的同时，使上述抗蚀剂薄膜化，除去位于与上述半导体活性膜相应部分的上述第1部分的抗蚀剂，进而用蚀刻除去在位于与该半导体有源层相应部分的第1部分上的第2金属薄膜，其后除去与半导体有源层相应部分的欧姆接触膜。
3.如权利要求1或者2所述的液晶显示装置用薄膜晶体管阵列衬底的制造方法，其中，上述第1金属薄膜为由铝或者铝合金组成的第1层、在其上层把在铝或者铝合金中将氮元素、碳元素以及氧元素中的至少1种元素作为杂质添加进去的第2层的至少2层构造构成。
4.如权利要求3所述的液晶显示装置用薄膜晶体管阵列衬底的制造方法，其中，上述铝合金以铝作为主要成分，添加钛、钒、铬、锆、铌、锰、铪、钽、钨、镧、钕、钐、钆以及铱中的至少1种。
5.如权利要求3所述的液晶显示装置用薄膜晶体管阵列衬底的制造方法，其中，上述铝合金由包含钕0.1～5重量％的合金组成。
6.如权利要求3所述的液晶显示装置用薄膜晶体管阵列衬底的制造方法，其中，上述第1金属薄膜的上层的添加氮元素的第2层是使用铝或者铝合金靶、通过在氩气中混合了氮气的反应性溅射形成的。
7.如权利要求3所述的液晶显示装置用薄膜晶体管阵列衬底的制造方法，其中，上述第1金属薄膜的上层的添加氧元素的第2层是使用铝或者铝合金靶、通过在氩气中混合了氧气的反应性溅射形成的。
8.如权利要求3所述的液晶显示装置用薄膜晶体管阵列衬底的制造方法，其中，上述第1金属薄膜的上层的添加碳元素的第2层是使用铝或者铝合金靶、通过在氩气中混合了二氧化碳气体的反应性溅射形成的。
9.如权利要求3所述的液晶显示装置用薄膜晶体管阵列衬底的制造方法，其中，上述第1金属薄膜的上层的添加氮元素或者氧元素或者碳元素的第2层是使用铝或者铝合金靶、通过在氩气中混合了空气的反应性溅射形成的。
10.如权利要求1～9中任一项所述的液晶显示装置用薄膜晶体管阵列衬底的制造方法，其中，上述第2金属薄膜为把钼作为主要成分，添加有钛、钒、铬、锆、铌、钽以及钨中的至少1种的合金。
11.如权利要求1～9中任一项所述的液晶显示装置用薄膜晶体管阵列衬底的制造方法，其中，上述第2金属薄膜把钼作为主要成分，由包含2.5～20重量％的铌的钼合金组成。
12.如权利要求1～11中任一项所述的液晶显示装置用薄膜晶体管阵列衬底的制造方法，其中，上述透明导电膜由氧化铟、氧化锡、氧化锌或者混合它们之中的2个或2个以上组成。
CNB2004100586847A 2003-07-28 2004-07-28 薄膜晶体管阵列衬底的制造方法 Expired - Fee Related CN1323319C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP280771/2003 2003-07-28
JP2003280771 2003-07-28
JP7261/2004 2004-01-14
JP2004007261A JP2005062802A (ja) 2003-07-28 2004-01-14 薄膜トランジスタアレイ基板の製法

Publications (2)

Publication Number Publication Date
CN1577017A true CN1577017A (zh) 2005-02-09
CN1323319C CN1323319C (zh) 2007-06-27

Family

ID=34106911

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100586847A Expired - Fee Related CN1323319C (zh) 2003-07-28 2004-07-28 薄膜晶体管阵列衬底的制造方法

Country Status (5)

Country Link
US (1) US7400365B2 (zh)
JP (1) JP2005062802A (zh)
KR (1) KR100698950B1 (zh)
CN (1) CN1323319C (zh)
TW (1) TWI285784B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102549636A (zh) * 2010-09-21 2012-07-04 松下电器产业株式会社 薄膜晶体管阵列装置、薄膜晶体管阵列装置的制造方法
CN109300981A (zh) * 2018-10-29 2019-02-01 佛山科学技术学院 一种薄膜晶体管

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461886B1 (en) * 2000-05-13 2002-10-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2002200936A (ja) * 2000-11-06 2002-07-16 Semiconductor Energy Lab Co Ltd 表示装置及び車両
JP4093147B2 (ja) * 2003-09-04 2008-06-04 三菱電機株式会社 エッチング液及びエッチング方法
KR101219038B1 (ko) * 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20060081470A (ko) * 2005-01-07 2006-07-13 삼성전자주식회사 박막트랜지스터 기판과 그 제조방법
KR20070000025A (ko) * 2005-06-24 2007-01-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4772395B2 (ja) 2005-06-24 2011-09-14 三菱電機株式会社 電気光学表示装置およびその製造方法
US7408190B2 (en) * 2005-07-05 2008-08-05 Chunghwa Picture Tubes, Ltd. Thin film transistor and method of forming the same
JP2007109916A (ja) * 2005-10-14 2007-04-26 Mitsui Mining & Smelting Co Ltd 素子の製造方法
JP4868821B2 (ja) * 2005-10-21 2012-02-01 京セラ株式会社 窒化ガリウム系化合物半導体及び発光素子
US8212953B2 (en) 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI327257B (en) 2006-03-03 2010-07-11 Chi Mei Optoelectronics Corp Exposing method for manufacturing flat panel display
TWI764143B (zh) 2006-05-16 2022-05-11 日商半導體能源研究所股份有限公司 液晶顯示裝置
JP5214858B2 (ja) * 2006-06-22 2013-06-19 三菱電機株式会社 Ｔｆｔアレイ基板及びその製造方法
US8440646B1 (en) 2006-10-11 2013-05-14 Paratek Pharmaceuticals, Inc. Substituted tetracycline compounds for treatment of Bacillus anthracis infections
US9645457B2 (en) * 2006-11-22 2017-05-09 Mitsubishi Electric Corporation Array substrate, display device, and method for manufacturing the array substrate
KR100987840B1 (ko) * 2007-04-25 2010-10-13 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011061035A (ja) * 2009-09-10 2011-03-24 Renesas Electronics Corp 半導体装置の製造方法及びマスク
KR101368608B1 (ko) * 2009-12-01 2014-02-27 샤프 가부시키가이샤 액티브 매트릭스 기판 및 표시 장치
KR101454190B1 (ko) * 2012-12-07 2014-11-03 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
CN103400802B (zh) * 2013-07-30 2016-04-13 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN103474396B (zh) * 2013-09-24 2015-09-02 深圳市华星光电技术有限公司 Tft-lcd阵列基板的制造方法
CN103779358A (zh) * 2014-01-27 2014-05-07 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104238215A (zh) * 2014-08-28 2014-12-24 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
KR20200024382A (ko) * 2018-08-27 2020-03-09 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP7344851B2 (ja) * 2018-11-28 2023-09-14 株式会社半導体エネルギー研究所 液晶表示装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615371A (en) * 1967-04-08 1971-10-26 Furukawa Electric Co Ltd Aluminum alloy for electric conductor
JPS6395983A (ja) * 1986-10-14 1988-04-26 Mitsubishi Kasei Corp 光学的記録用媒体の製造方法
US5051812A (en) * 1989-07-14 1991-09-24 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
TW336317B (en) * 1996-02-28 1998-07-11 Asahi Chemical Ind Design method of phase change type recording medium and the phase change optical recording medium
US6081308A (en) * 1996-11-21 2000-06-27 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
TW400556B (en) * 1997-02-26 2000-08-01 Samsung Electronics Co Ltd Composition for a wiring, a wiring using the composition, a manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US6333518B1 (en) 1997-08-26 2001-12-25 Lg Electronics Inc. Thin-film transistor and method of making same
US6372535B1 (en) * 1998-02-02 2002-04-16 Samsung Electronics Co., Ltd. Manufacturing method of a thin film transistor
JPH11258625A (ja) * 1998-03-12 1999-09-24 Toshiba Corp 表示装置用アレイ基板及びその製造方法
JP4663829B2 (ja) * 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
US6420758B1 (en) * 1998-11-17 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity region overlapping a gate electrode
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
JP2000284326A (ja) * 1999-03-30 2000-10-13 Hitachi Ltd 液晶表示装置とその製造方法
JP2001077366A (ja) * 1999-08-20 2001-03-23 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ、液晶表示装置、及び薄膜トランジスタの製造方法
JP4190118B2 (ja) * 1999-12-17 2008-12-03 三菱電機株式会社 半導体装置、液晶表示装置および半導体装置の製造方法
KR100540246B1 (ko) * 1999-12-22 2006-01-12 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100635946B1 (ko) * 1999-12-22 2006-10-18 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100351440B1 (ko) * 1999-12-31 2002-09-09 엘지.필립스 엘시디 주식회사 엑스-선 검출소자 및 그의 제조방법
JP3771456B2 (ja) * 2001-03-06 2006-04-26 株式会社日立製作所 液晶表示装置及び薄膜トランジスタの製造方法
KR100750922B1 (ko) * 2001-04-13 2007-08-22 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
CN1170196C (zh) * 2001-06-04 2004-10-06 友达光电股份有限公司 薄膜晶体管液晶显示器的制作方法
JP2005506575A (ja) * 2001-09-26 2005-03-03 サムスン　エレクトロニクス　カンパニー　リミテッド 薄膜トランジスタ基板及びその製造方法と液晶表示装置
CN1267780C (zh) * 2002-11-11 2006-08-02 Lg.飞利浦Lcd有限公司 用于液晶显示器的阵列基板及其制造方法
KR100936954B1 (ko) * 2002-12-31 2010-01-14 엘지디스플레이 주식회사 반사투과형 액정표시장치와 그 제조방법
JP4729661B2 (ja) * 2003-07-11 2011-07-20 奇美電子股▲ふん▼有限公司 ヒロックが無いアルミニウム層及びその形成方法
US7105896B2 (en) * 2003-07-22 2006-09-12 Nec Lcd Technologies, Ltd. Thin film transistor circuit device, production method thereof and liquid crystal display using the think film transistor circuit device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102549636A (zh) * 2010-09-21 2012-07-04 松下电器产业株式会社 薄膜晶体管阵列装置、薄膜晶体管阵列装置的制造方法
CN102549636B (zh) * 2010-09-21 2016-08-03 株式会社日本有机雷特显示器 薄膜晶体管阵列装置、薄膜晶体管阵列装置的制造方法
CN109300981A (zh) * 2018-10-29 2019-02-01 佛山科学技术学院 一种薄膜晶体管

Also Published As

Publication number Publication date
US7400365B2 (en) 2008-07-15
CN1323319C (zh) 2007-06-27
TWI285784B (en) 2007-08-21
KR100698950B1 (ko) 2007-03-23
TW200508757A (en) 2005-03-01
JP2005062802A (ja) 2005-03-10
KR20050013953A (ko) 2005-02-05
US20050024549A1 (en) 2005-02-03

Similar Documents

Publication Publication Date Title
CN1323319C (zh) 薄膜晶体管阵列衬底的制造方法
KR101085271B1 (ko) 표시 디바이스용 Ａｌ 합금막, 표시 디바이스 및 스퍼터링 타깃
JP4663829B2 (ja) 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP4117002B2 (ja) 薄膜トランジスタ基板および表示デバイス
US7816693B2 (en) Thin film transistor in which an interlayer insulating film comprises two distinct layers of insulating material
TW200811882A (en) Transparent conductive film, semiconductor device and active matrix display unit
CN1727977A (zh) 薄膜晶体管阵列衬底及其制造方法
CN1897269A (zh) 布线结构、布线形成方法、薄膜晶体管基板及其制造方法
WO2010018864A1 (ja) 表示装置、これに用いるＣｕ合金膜およびＣｕ合金スパッタリングターゲット
JP2007017926A (ja) 表示デバイス
KR20020079155A (ko) 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
JPH0715017A (ja) 平板表示装置およびその製造方法
JP2007081385A (ja) ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
JP2009105424A (ja) 薄膜トランジスタ基板および表示デバイス
JP2006191013A (ja) 薄膜トランジスタ基板、その製造方法及び液晶表示装置
WO2019214440A1 (zh) 薄膜晶体管及其制备方法、显示基板和显示装置
JP4763568B2 (ja) トランジスタ基板
JPH06138487A (ja) 半導体装置と液晶表示装置
JP2009088049A (ja) 液晶表示装置
JP4472745B2 (ja) 薄膜トランジスタが含まれるｔｆｔアレイ基板を有する液晶表示装置およびその製法
JP5368717B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
JPH06160877A (ja) 薄膜配線構造及びそれを用いた液晶表示装置
KR101182013B1 (ko) 박막 트랜지스터 기판 및 박막 트랜지스터 기판을 구비한 표시 디바이스
KR100777706B1 (ko) 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
JP4885914B2 (ja) 表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070627

Termination date: 20200728

CF01 Termination of patent right due to non-payment of annual fee