JP2011061035A - 半導体装置の製造方法及びマスク - Google Patents

半導体装置の製造方法及びマスク Download PDF

Info

Publication number
JP2011061035A
JP2011061035A JP2009209640A JP2009209640A JP2011061035A JP 2011061035 A JP2011061035 A JP 2011061035A JP 2009209640 A JP2009209640 A JP 2009209640A JP 2009209640 A JP2009209640 A JP 2009209640A JP 2011061035 A JP2011061035 A JP 2011061035A
Authority
JP
Japan
Prior art keywords
bump
semiconductor device
region
manufacturing
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009209640A
Other languages
English (en)
Inventor
Fumihiro Betsumiya
史浩 別宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009209640A priority Critical patent/JP2011061035A/ja
Priority to US12/876,763 priority patent/US20110059606A1/en
Priority to CN2010102791451A priority patent/CN102024698A/zh
Publication of JP2011061035A publication Critical patent/JP2011061035A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

【課題】樹脂製のバンプコアの上に導電膜を形成したバンプを有する半導体装置の歩留まりを高くしつつ、バンプピッチを狭くする。
【解決手段】保護絶縁膜１２０上に感光性樹脂膜２１０を形成する。次いで、感光性樹脂膜２１０を露光及び現像することにより、保護絶縁膜１２０上に、第１の直線に沿って複数のバンプコアを形成する。次いで、複数のバンプコア上、複数の電極パッド１３０上、及び保護絶縁膜１２０上に導電膜を選択的に形成することにより、複数のバンプ、及び複数のバンプそれぞれをいずれかの電極パッド１３０に接続する複数の配線を形成する。そして複数のバンプコアを形成する工程において、多階調マスク５０を使用して感光性樹脂膜２１０を１回のみ露光することにより、バンプコアの側面のうち配線に面する領域を、第１の直線と交わる領域より傾斜を緩やかにする。
【選択図】図１

Description

本発明は、樹脂製のバンプコアの上に導電膜を形成したバンプを有する半導体装置の製造方法及びマスクに関する。
半導体装置には、半導体装置を実装基板に実装するためにバンプが形成されている。半導体装置が有する回路は、このバンプを介して実装基板のランドなどの電極に接続する。近年は、バンプのコアを樹脂で形成し、このコアの上に導電膜を形成することによりバンプを形成する技術が開発されている。この技術において、バンプピッチを狭くし、かつバンプコアに対する導電膜の被覆性を維持するためには、バンプコアの電極パッド側の側面を他の側面より緩やかにすることが望ましい。
例えば特許文献１には、第１の樹脂層の上に、第１の樹脂層より面積が狭い第２の樹脂層を形成し、その後熱処理すると、バンプコアの電極パッド側の側面が他の側面より緩やかに形成される、と記載されている。
また特許文献２には、保護絶縁膜上に、第１の樹脂部と、第１の樹脂部より小さい第２の樹脂部とを形成し、熱処理時の流動性を利用してこれら２つの樹脂部を一体化することが記載されている。この文献には、第１の樹脂部の周囲のうち電極パッド側に第２の樹脂部を位置させると、バンプコアの電極パッド側の側面を他の側面より緩やかにすることができる、と記載されている。
特開２００６−３５１８７３号公報 特開２００７−０１９１０２号公報
しかし特許文献１に記載の技術では、第１の樹脂層と第２の樹脂層を別々に露光及び現像する必要がある。この場合、第１の樹脂層と第２の樹脂層の間でマスクずれに起因した位置ずれが生じてしまい、バンプコアの電極パッド側の側面を他の側面より緩やかに形成できないことがある。
また特許文献２に記載の技術では、バンプコアを形成するための樹脂は、熱処理時に流動性を有する必要がある。この場合、バンプコアを形成する樹脂が広がってしまい、バンプピッチを狭くすることが逆に難しくなることがある。
このように、樹脂製のバンプコアの上に導電膜を形成したバンプを有する半導体装置において、高い歩留まりでバンプピッチを狭くすることは難しかった。
本発明によれば、基板に複数の電極パッドを形成する工程と、
前記複数の電極パッド及びその周囲に、前記電極パッドそれぞれの上に位置する複数の開口を有する保護絶縁膜を形成する工程と、
前記保護絶縁膜上に感光性樹脂膜を形成する工程と、
前記感光性樹脂膜を露光及び現像することにより、前記保護絶縁膜上に、第１の直線に沿って複数のバンプコアを形成する工程と、
前記複数のバンプコア上、前記複数の電極パッド上、及び前記保護絶縁膜上に導電膜を選択的に形成することにより、複数のバンプ、及び前記複数のバンプそれぞれをいずれかの前記電極パッドに接続する複数の配線を形成する工程と、
を備え、
前記複数のバンプコアを形成する工程において、多階調マスクを使用して前記感光性樹脂膜を１回のみ露光することにより、前記バンプコアの側面のうち前記配線に面する領域を、前記第１の直線と交わる領域より傾斜を緩やかにする半導体装置の製造方法が提供される。
本発明によれば、バンプコアは、感光性樹脂膜を露光することにより形成されている。そしてこの露光に多階調マスクを用いることにより、バンプコアの側面のうち配線に面する領域を、第１の直線と交わる領域より傾斜を緩やかにしている。このため、露光は一回のみでよくなり、マスクずれによる誤差は生じない。従って、バンプコアの側面のうち傾斜させる領域を精度よく位置決めすることができる。このため、半導体装置の歩留まりを高くしつつ、バンプピッチを狭くすることができる。
本発明によれば、感光性樹脂膜を露光して、複数のバンプそれぞれのバンプコアを形成するためのマスクであって、
第１の直線に沿って設けられ、バンプコアを形成するための複数のパターンを有しており、
前記パターンは、
露光用の光を遮光する全遮光領域と、露光用の光を透過する全透過領域の組み合わせによって形成され
さらに前記全遮光領域と前記全透過領域の境界のうち前記第１の直線とは交わらない方向に延伸している部分に繋がっており、露光用の光を半透過する半透過領域を有しているマスクが提供される。
本発明によれば、半導体装置の歩留まりを高くしつつ、バンプピッチを狭くすることができる。
第１の実施形態に係る半導体装置の製造方法を示す断面図である。 第１の実施形態に係る半導体装置の製造方法を示す断面図である。 第１の実施形態に係る半導体装置の製造方法を示す断面図である。 図３（ａ）の状態における半導体装置の平面図である。 多階調マスクの構成を示す平面図である。 第２の実施形態に係る半導体装置の平面図である。 第３の実施形態に係る半導体装置の断面図である。 （ａ） は第４の実施形態に係る半導体装置の構成を示す断面図であり、（ｂ）は本実施形態に用いる多階調マスクの構成を示す平面図である。 図８に示した半導体装置の平面図である。 第５の実施形態に係る半導体装置の構成を示す平面図である。 第５の実施形態に用いる多階調マスクの構成を示す平面図である。 第６の実施形態に係る半導体装置の構成を示す平面図である。 第６の実施形態に用いる多階調マスクの構成を示す平面図である。 第７の実施形態に係る半導体装置の構成を示す平面図である。 第７の実施形態に用いる多階調マスクの構成を示す平面図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１〜図３の各図は、第１の実施形態に係る半導体装置の製造方法を示す断面図である。この半導体装置の製造方法は、以下の工程を有している。まず、基板１００に複数の電極パッド１３０を形成する。次いで、複数の電極パッド１３０及びその周囲に保護絶縁膜１２０を形成する。保護絶縁膜１２０は複数の開口１２２を有している。複数の開口１２２は、それぞれ互いに異なる電極パッド１３０の上に位置している。すなわち複数の開口１２２のそれぞれは、底部に電極パッド１３０が位置している。次いで、保護絶縁膜１２０上に感光性樹脂膜２１０を形成する。次いで、感光性樹脂膜２１０を露光及び現像することにより、保護絶縁膜１２０上に、第１の直線４００（図４に図示：図１〜図３においては紙面手前から奥に伸びる方向）に沿って複数のバンプコア２２０を形成する。次いで、複数のバンプコア２２０上、複数の電極パッド１３０上、及び保護絶縁膜１２０上に導電膜を選択的に形成することにより、複数のバンプ２００、及び複数のバンプ２００それぞれをいずれかの電極パッド１３０に接続する複数の配線２４０（図３参照）を形成する。そして複数のバンプコア２２０を形成する工程において、多階調マスク５０を使用して感光性樹脂膜２１０を１回のみ露光することにより、バンプコア２２０の側面のうち配線２４０に面する領域２２２を、第１の直線４００と交わる領域２２４（図４参照）より傾斜を緩やかにする。感光性樹脂膜２１０は、例えば絶縁性を有しているが、導電性の粒子が混入されていてもよい。以下、詳細に説明する。
まず図１（ａ）に示すように、基板１００にトランジスタなどの素子（図示せず）を形成し、さらに基板１００に多層配線層１１０を形成する。多層配線層１１０の最上層に位置する配線層には、電極パッド１３０が形成される。次いで、多層配線層１１０上に保護絶縁膜１２０を形成する。次いで、保護絶縁膜１２０を選択的に除去することにより、開口１２２を形成する。開口１２２は電極パッド１３０上に位置しており、保護絶縁膜１２０から電極パッド１３０を露出している。
次いで、保護絶縁膜１２０上及び電極パッド１３０上に、感光性樹脂膜２１０を形成する。感光性樹脂膜２１０は、例えばフェノール樹脂、エポキシ樹脂、ポリイミド樹脂、アミノ樹脂、不飽和ポリエステル樹脂、ケイ素樹脂、又はアリル樹脂などの熱硬化性の樹脂である。
次いで図１（ｂ）に示すように、多階調マスク５０を用いて感光性樹脂膜２１０を一回のみ露光する。これにより、感光性樹脂膜２１０は、バンプコア２２０（図２参照）が形成される領域２１２を除いて露光され、変質層２１４になる。感光性樹脂膜２１０がポジ型である場合、多階調マスク５０は、バンプコア２２０が形成される領域に、露光用の光を遮光する全遮光領域５２と、露光用の光を半透過する半透過領域５４を有する。半透過領域５４は、バンプコア２２０のうち配線２４０が延伸する側に対応して設けられている。すなわち多階調マスク５０は、バンプコア２２０の側面のうち配線に面する領域２２２（図２又は図４参照）に対応する領域の光の透過量が、バンプコア２２０の側面のうち第１の直線４００と交わる領域２２４（図４参照）に対応する領域の光の透過量より多い。このため、感光性樹脂膜２１０のうち半透過領域５４の下方に位置する領域、すなわちバンプコア２２０が形成される領域２１２のうち配線２４０が延伸する側は、上層が変質層２１４になる。
次いで図２（ａ）に示すように、感光性樹脂膜２１０を現像する。これにより、感光性樹脂膜２１０のうち変質層２１４は除去され、バンプコア２２０が形成される。この状態において、バンプコア２２０の側面のうち配線２４０が延伸する領域２２２は、略階段状の形状を有している。
次いで図２（ｂ）に示すように、バンプコア２２０を熱処理することにより、バンプコア２２０を硬化させる。この工程においてバンプコア２２０の側面は変形する。上記したように、加熱前の状態において、バンプコア２２０の側面のうち配線２４０に面する領域２２２（図４参照）は階段状になっている。熱処理することにより、階段状の領域２２２の樹脂のうち表面近くに位置する部分が流動し、その結果、領域２２２はおおむね傾斜した平面形状になる。このため、領域２２２は、加熱後の状態において、他の領域と比較して傾斜が緩やかになる。
次いで図３（ａ）に示すように、バンプコア２２０上、保護絶縁膜１２０上、及び電極パッド１３０上に、導電膜、例えばＡｕ膜を、例えばスパッタリング法により形成する。次いで導電膜上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして導電膜をエッチングする。これにより、導電膜は選択的に除去され、バンプ２００を形成する導電膜２３０、及び配線２４０が形成される。バンプ２００はバンプコア２２０上に導電膜２３０を形成した構成である。配線２４０は、バンプ２００の導電膜２３０から保護絶縁膜１２０上に延伸しており、バンプ２００を電極パッド１３０に接続する。その後、レジストパターンを除去する。
この状態において、半導体装置は、保護絶縁膜１２０、保護絶縁膜１２０に形成された開口１２２、開口１２２の底面に位置している電極パッド１３０、保護絶縁膜１２０上に形成されたバンプ２００、及び配線２４０を備えている。バンプ２００は、バンプコア２２０及び導電膜２３０を有している。バンプコア２２０は、配線２４０に面する領域２２２が他の領域、例えば第１の直線４００と交わる領域と比較して傾斜が緩やかになっている。導電膜２３０は、バンプコア２２０の少なくとも上面上に形成されている。配線２４０は、バンプ２００の導電膜２３０と電極パッド１３０とを接続している。
その後、図３（ｂ）に示すように、半導体装置を実装基板３００にＣＯＧ（Chip On Glass）実装又はＣＯＦ（Chip On Film）実装する。半導体装置が液晶のドライバである場合、実装基板３００はガラス基板又はＣＯＦのベースフィルムである。この状態において、半導体装置のバンプ２００は実装基板３００の電極３１０に接続している。電極３１０は、例えばランドであるが、ランドに限定されない。
図４は、図３（ａ）の状態における半導体装置の平面図である。なお図３（ａ）は、図４のＡ−Ａ´断面図である。図４に示すように、複数のバンプ２００は、第１の直線４００（図中上下方向）に沿って配置されている。そして配線２４０は、第１の直線４００とは異なる第２の方向、例えば第１の直線４００とは直交する方向（図中左右方向）に延伸している。そして複数のバンプ２００は、互いに離れているが、互いに近接して配置されている。またバンプ２００の導電膜２３０は、バンプコア２２０の側面のうち上記した第１の直線４００が延伸している方向に向いている部分には形成されていない。
そしてバンプコア２２０の側面のうち、配線２４０に面する領域２２２は、第１の直線４００と交わる領域２２４よりも傾斜が緩やかになっている。言い換えると、領域２２４の傾斜を急峻に保ちながら、領域２２２の傾斜を緩やかにすることができる。従って、第１の直線４００に沿ってバンプコア２２０を狭ピッチで配置して、例えば互いに隣り合うバンプコア２２０の中心間距離を５０μｍ以下にすることができる。また、領域２２２の傾斜が緩やかであるため、領域２２２において導電膜２３０が断線することを抑制できる。
図５は、多階調マスク５０の構成を示す平面図である。多階調マスク５０は、バンプコアを形成するための複数のパターンを有している。複数のパターンは、第１の直線４００（図中上下方向）に沿って設けられている。各パターンは、露光用の光を透過する全透過領域５６と、露光用の光を遮光する全遮光領域５２との組み合わせによって形成されている。また各パターンは、露光用の光を半透過する半透過領域５４を有している。半透過領域５４は、全遮光領域５２と全透過領域５６の境界のうち、第１の直線４００とは交わらない方向に延伸している部分に繋がっている。また半透過領域５４の形成方法としては、遮光膜の材質を全遮光領域５２と異ならせる方法、及び解像度以下のスリットを配置する方法など、複数ある。前者の場合、半透過領域５４における光の透過量を調節する方法としては、半透過領域５４における遮光膜の膜厚を調節する方法がある。また後者の場合、半透過領域５４における光の透過量を調節する方法としては、解像度以下のスリットの密度を調節する方法がある。
次に、本実施形態の作用及び効果について説明する。本実施形態によれば、多階調マスク５０を用いて感光性樹脂膜２１０を一回のみ露光し、その後現像することによりバンプコア２２０を形成している。多階調マスク５０は、バンプコア２２０のうち配線２４０が延伸する側に対応して、半透過領域５４を有している。このため、露光を複数回行わなくても、バンプコア２２０の側面のうち配線に面する領域２２２を、第１の直線４００と交わる領域２２４より傾斜を緩やかにすることができる。従って、バンプコア２２０の側面のうち傾斜させる領域を精度よく位置決めすることができる。このため、半導体装置の歩留まりを高くしつつ、バンプピッチを狭くすることができる。
図６は、第２の実施形態に係る半導体装置の平面図である。この半導体装置は、第１の直線４００に沿った方向におけるバンプ２００のピッチが狭く、隣り合うバンプコア２２０の下部が互いにつながっている点を除いて、第１の実施形態によって製造される半導体装置と同様の構成であり、図６のＡ−Ａ´断面図は、図３（ａ）と同様になる。また、この半導体装置の製造方法も第１の実施形態と同様である。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
図７は、第３の実施形態に係る半導体装置の断面図である。この半導体装置は、バンプコア２２０の一部が電極パッド１３０上に位置している点を除いて、第１の実施形態に係る半導体装置と同様の構成である。また本実施形態に係る半導体装置の製造方法は、第１の実施形態と同様である。
本実施形態によっても第１の実施形態と同様の効果を得ることができる。また、保護絶縁膜１２０に設けられた開口１２２の縁のうちバンプ２００に面する領域を、バンプコア２２０で覆っている。このため、導電膜２３０及び配線２４０を構成する導電膜は、開口１２２の縁を直接跨ぐことはなく、バンプコア２２０の領域２２２上を延伸した後に直接電極パッド１３０上を延伸する。このため、導電膜２３０及び配線２４０を構成する導電膜に、開口１２２の縁に起因した段差が生じることが防止される。従って、この部分で導電膜２３０又は配線２４０が断線することを抑制できる。
図８（ａ）は、第４の実施形態に係る半導体装置の構成を示す断面図であり、図８（ｂ）は本実施形態の半導体装置の製造に用いる多階調マスク５０の構成を示す平面図である。図９は、図８（ａ）に示した半導体装置の平面図である。図８（ａ）は図９のＢ−Ｂ´断面図に相当している。この半導体装置は、一つの配線２４０に対して複数のバンプ２００が設けられている点を除いて、第１の実施形態に係る半導体装置と同様の構成である。各バンプ２００の大きさは、第１の実施形態にかかるバンプ２００より小さい。すなわち本実施形態では、ひとつのバンプを複数の小さいバンプ２００に分割した構成を有している。ただし図８及び図９においては、説明のため、バンプ２００の大きさを第１の実施形態と略同じ大きさにしている。
複数のバンプ２００及び電極パッド１３０は、同一直線状に沿って配置されている。そして複数のバンプ２００は、導電膜２３０が一体に形成されている。すなわち複数のバンプ２００の導電膜２３０は、一本の配線形状を有しており、配線２４０と一体の配線として形成されている。そしてバンプコア２２０の側面は、導電膜２３０と接する領域２２２，２２３が、いずれも第１の直線４００（図中上下方向）と交わる領域２２４と比較して傾斜が緩やかになっている。バンプコア２２０の形状をこのようにするためには、図８（ｂ）に示すように、多階調マスク５０のうち領域２２３に対応する部分に、半透過領域５４を追加すればよい。このとき、全遮光領域５２は、平面視において、バンプコア２２０の頭頂部、及び領域２２２，２２３のうち頭頂部に隣接する領域に重なっている。そして半透過領域５４は、領域２２２，２２３のうち全遮光領域５２が形成されていない部分と重なる部分に設けられている。
本実施形態によっても第１の実施形態と同様の効果を得ることができる。また、ひとつのバンプを複数の小さいバンプ２００に分割している。このため、バンプコア２２０の頭部の体積に対して、頭部の周囲に位置する空きスペースの体積が多くなる。従って、バンプ２００を実装基板３００の電極３１０に押し付けて接続するときに、バンプコア２２０の変形の自由度が大きくなる。このため、バンプ２００と実装基板３００の電極３１０との密着性が良くなり、バンプ２００と電極３１０の接続信頼性を向上させることができる。
図１０は、第５の実施形態に係る半導体装置の構成を示す平面図である。図１１は、本実施形態の半導体装置の製造に用いる多階調マスク５０の構成を示す平面図である。この半導体装置は、バンプ２００のバンプコア２２０に溝２１６が形成されている点を除いて、第４の実施形態に係る半導体装置と同様の構成であり、図１０のＢ−Ｂ´断面図は、図８（ａ）と同様になる。溝２１６は、バンプ２００が並んでいる方向と略平行に延伸している。この半導体装置の製造方法は、図１１に示すように、多階調マスク５０において溝２１６に対応する領域に半透過領域５４を設ける点を除いて、第４の実施形態に係る半導体装置の製造方法と同様である。
本実施形態によっても第４の実施形態と同様の効果を得ることができる。また、バンプコア２２０に溝２１６が形成されているため、バンプコア２２０の頭部の体積に対して、頭部の周囲に位置する空きスペースの体積がさらに多くなる。従って、バンプ２００を実装基板３００の電極３１０に押し付けて接続するときに、バンプコア２２０の変形量をさらに多くすることができる。
また、溝２１６はバンプ２００が並んでいる方向と略平行、すなわちバンプ２００の導電膜２３０と同じ方向に延伸している。スパッタリングなどの気相法により導電膜２３０を形成する場合、バンプコア２２０と保護絶縁膜１２０の境界部分、すなわちバンプコア２２０の裾の部分において、導電膜２３０の被覆性が低下する。溝２１６を形成していない場合、この被覆性が低下する領域が増大し、導電膜２３０の抵抗が増大する可能性がある。一部のバンプ２００において導電膜２３０の抵抗が増大すると、最も電極パッド１３０から離れているバンプ２００と電極パッド１３０との間の電気的な接続が安定しなくなる。これに対して本実施形態のように溝２１６を導電膜２３０と同じ方向に延伸させると、少なくとも溝２１６が形成されている領域においては導電膜２３０の被覆性が低下することが抑制される。従って、最も電極パッド１３０から離れているバンプ２００と電極パッド１３０との間の電気的な接続を安定化することができる。また、溝２１６内の導電膜２３０は実装時にストレスを受けにくいため、導電膜２３０の他の部分に実装時のストレスに起因した断線が生じた場合でも、溝２１６内の導電膜２３０によって各バンプ２００の電気的な接続を維持することができる。従って実装の信頼性をさらに高くすることができる。
図１２は、第６の実施形態に係る半導体装置の構成を示す平面図である。図１３は、本実施形態の半導体装置の製造に用いる多階調マスク５０の構成を示す平面図である。この半導体装置は、一つの配線２４０に対してバンプ２００が一つのみ形成されている点を除いて、第５の実施形態に係る半導体装置と同様の構成である。すなわちこの半導体装置は、図１０において複数に分かれていたバンプ２００が配線２４０ごとに一つにまとまり、かつバンプコア２２０に溝２１６が形成された構成を有している。溝２１６は、配線２４０の延伸方向と同一方向に延伸している。この半導体装置の製造方法は、図１３に示すように、多階調マスク５０において溝２１６に対応する領域に半透過領域５４を設ける点を除いて、第１の実施形態に係る半導体装置の製造方法と同様である。
本実施形態によっても、バンプコア２２０に溝２１６が形成されているため、バンプコア２２０の頭部の体積に対して、頭部の周囲に位置する空きスペースの体積が多くなる。従って、バンプ２００を実装基板３００の電極３１０に押し付けて接続するときに、バンプコア２２０の変形量を多くすることができる。この場合、バンプ２００と実装基板３００の電極３１０との密着性が良くなるため、バンプ２００と電極３１０の接続信頼性を向上させることができる。また第５の実施形態と同様に、溝２１６を導電膜２３０と同じ方向に延伸させているため、少なくとも溝２１６が形成されている領域においては導電膜２３０の被覆性が低下することが抑制される。従って、バンプ２００のうち最も電極パッド１３０から離れている領域と電極パッド１３０との間の電気的な接続を安定化することができる。
図１４は、第７の実施形態に係る半導体装置の構成を示す平面図である。図１５は、本実施形態の半導体装置の製造に用いる多階調マスク５０の構成を示す平面図である。この半導体装置は、溝２１６がさらに深くなってバンプコア２２０を分割している点を除いて、第５の実施形態に係る半導体装置と同様の構成であり、図１４のＢ−Ｂ´断面図は、第４の実施形態と同様、すなわち図８（ａ）と同様になる。この半導体装置の製造方法は、図１５に示すように、多階調マスク５０において、溝２１６に対応する領域に半透過領域５４ではなく全遮光領域５６を設ける点を除いて、第５の実施形態に係る半導体装置の製造方法と同様である。
本実施形態によっても、第５の実施形態と同様の効果を得ることができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。例えば上記した各実施形態では、多階調マスク５０を全遮光領域５２、半透過領域５４、及び全透過領域５６の３階調にしたが、半透過領域５４をさらに多階調にして、連続的なグラデーションにしてもよい。
５０ 多階調マスク
５２ 全遮光領域
５４ 半透過領域
５６ 全透過領域
１００ 基板
１１０ 多層配線層
１２０ 保護絶縁膜
１２２ 開口
１３０ 電極パッド
２００ バンプ
２１０ 感光性樹脂膜
２１２ 領域
２１４ 変質層
２１６ 溝
２２０ バンプコア
２２２ 領域
２２３ 領域
２２４ 領域
２３０ 導電膜
２４０ 配線
３００ 実装基板
３１０ 電極
４００ 第１の直線

Claims (6)

  1. 基板に複数の電極パッドを形成する工程と、
    前記複数の電極パッド及びその周囲に、前記電極パッドそれぞれの上に位置する複数の開口を有する保護絶縁膜を形成する工程と、
    前記保護絶縁膜上に感光性樹脂膜を形成する工程と、
    前記感光性樹脂膜を露光及び現像することにより、前記保護絶縁膜上に、第１の直線に沿って複数のバンプコアを形成する工程と、
    前記複数のバンプコア上、前記複数の電極パッド上、及び前記保護絶縁膜上に導電膜を選択的に形成することにより、複数のバンプ、及び前記複数のバンプそれぞれをいずれかの前記電極パッドに接続する複数の配線を形成する工程と、
    を備え、
    前記複数のバンプコアを形成する工程において、多階調マスクを使用して前記感光性樹脂膜を１回のみ露光することにより、前記バンプコアの側面のうち前記配線に面する領域を、前記第１の直線と交わる領域より傾斜を緩やかにする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記感光性樹脂膜はポジ型であり、
    前記多階調マスクは、前記バンプコアの側面のうち前記配線に面する領域に対応する部分の光の透過量が、前記バンプコアの側面のうち第１の直線と交わる領域に対応する部分の光の透過量より多い半導体装置の製造方法。
  3. 請求項１または２に記載の半導体装置の製造方法において、
    互いに隣に位置する前記バンプコアの中心間距離は、５０μｍ以下である半導体装置の製造方法。
  4. 請求項１〜３のいずれか一つに記載の半導体装置の製造方法において、
    前記感光性樹脂膜は、フェノール樹脂、エポキシ樹脂、ポリイミド樹脂、アミノ樹脂、不飽和ポリエステル樹脂、ケイ素樹脂、又はアリル樹脂である半導体装置の製造方法。
  5. 請求項１〜４のいずれか一つに記載の半導体装置の製造方法において、
    前記複数のバンプコアは、下部が互いにつながっている半導体装置の製造方法。
  6. 感光性樹脂膜を露光して、複数のバンプそれぞれのバンプコアを形成するためのマスクであって、
    第１の直線に沿って設けられ、バンプコアを形成するための複数のパターンを有しており、
    前記パターンは、
    露光用の光を遮光する全遮光領域と、露光用の光を透過する全透過領域の組み合わせによって形成され
    さらに前記全遮光領域と前記全透過領域の境界のうち前記第１の直線とは交わらない方向に延伸している部分に繋がっており、露光用の光を半透過する半透過領域を有しているマスク。
JP2009209640A 2009-09-10 2009-09-10 半導体装置の製造方法及びマスク Pending JP2011061035A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009209640A JP2011061035A (ja) 2009-09-10 2009-09-10 半導体装置の製造方法及びマスク
US12/876,763 US20110059606A1 (en) 2009-09-10 2010-09-07 Method of manufacturing semiconductor device and mask
CN2010102791451A CN102024698A (zh) 2009-09-10 2010-09-08 制造半导体器件的方法和掩模

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009209640A JP2011061035A (ja) 2009-09-10 2009-09-10 半導体装置の製造方法及びマスク

Publications (1)

Publication Number Publication Date
JP2011061035A true JP2011061035A (ja) 2011-03-24

Family

ID=43648113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009209640A Pending JP2011061035A (ja) 2009-09-10 2009-09-10 半導体装置の製造方法及びマスク

Country Status (3)

Country Link
US (1) US20110059606A1 (ja)
JP (1) JP2011061035A (ja)
CN (1) CN102024698A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120056051A (ko) * 2010-11-24 2012-06-01 삼성전자주식회사 반도체 패키지의 제조 방법 및 반도체 패키지
JP6219696B2 (ja) * 2013-11-27 2017-10-25 株式会社ジャパンディスプレイ 発光表示装置及び発光表示装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW324847B (en) * 1996-12-13 1998-01-11 Ind Tech Res Inst The structure of composite bump
US6250933B1 (en) * 2000-01-20 2001-06-26 Advantest Corp. Contact structure and production method thereof
JP2005062802A (ja) * 2003-07-28 2005-03-10 Advanced Display Inc 薄膜トランジスタアレイ基板の製法
JP2005101527A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法
JP4281656B2 (ja) * 2004-09-22 2009-06-17 セイコーエプソン株式会社 電子部品の実装構造、電子部品の実装方法、電気光学装置および電子機器
JP4165495B2 (ja) * 2004-10-28 2008-10-15 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、回路基板、電気光学装置、電子機器
JP4221606B2 (ja) * 2005-06-28 2009-02-12 セイコーエプソン株式会社 半導体装置の製造方法
JP4235834B2 (ja) * 2005-07-12 2009-03-11 セイコーエプソン株式会社 半導体装置の製造方法
TWI317164B (en) * 2006-07-28 2009-11-11 Taiwan Tft Lcd Ass Contact structure having a compliant bump and a testing area and manufacturing method for the same
JP4353289B2 (ja) * 2007-08-20 2009-10-28 セイコーエプソン株式会社 電子デバイス及び電子機器
JP4645635B2 (ja) * 2007-11-02 2011-03-09 セイコーエプソン株式会社 電子部品
TWI397130B (zh) * 2008-06-10 2013-05-21 Chunghwa Picture Tubes Ltd 畫素結構的製作方法以及畫素結構
KR101237096B1 (ko) * 2008-08-21 2013-02-25 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판의 제조방법

Also Published As

Publication number Publication date
CN102024698A (zh) 2011-04-20
US20110059606A1 (en) 2011-03-10

Similar Documents

Publication Publication Date Title
KR100477908B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US8037596B2 (en) Method for manufacturing a wiring board
KR20070120449A (ko) 배선 기판, 그 제조 방법 및 반도체 장치
JP2010027961A (ja) 半導体装置およびその製造方法
TWI501369B (zh) 銲料安裝基板及其製造方法，以及半導體裝置
JP2008311538A (ja) 回路基板及び半導体装置
US9408313B2 (en) Packaging substrate and method of fabricating the same
TWI601251B (zh) 包含不同佈線圖案的覆晶薄膜、包含其之可撓性顯示裝置以及可撓性顯示裝置之製造方法
JP2011061035A (ja) 半導体装置の製造方法及びマスク
JP5454605B2 (ja) 配線基板及び半導体装置
KR20120009702A (ko) 필름 회로 기판의 제조 방법 및 칩 패키지의 제조 방법
JP4899548B2 (ja) 半導体装置の製造方法
JP5386302B2 (ja) 半導体装置及び半導体装置の製造方法
JP2005109377A (ja) 半導体装置およびその製造方法
US20120153506A1 (en) Wiring substrate and semiconductor device, and method of manufacturing semiconductor device
JP5320264B2 (ja) 半導体装置の製造方法
JP4973513B2 (ja) 半導体装置用テープキャリア、半導体装置用テープキャリアの製造方法及び半導体装置
KR101688081B1 (ko) Ｅｔｓ 구조
US20200107439A1 (en) Printed wiring board and method for manufacturing printed wiring board
TWI484572B (zh) 導電凸塊的製造方法及線路基板
TWI384603B (zh) 基板結構及應用其之封裝結構
JP2007208303A (ja) 半導体素子の製造方法
JP2005183745A (ja) 半導体装置およびその製造方法
JP2006310388A (ja) フリップチップ実装基板
JP2010278477A (ja) 半導体装置の製造方法