JP2008311538A - 回路基板及び半導体装置 - Google Patents

回路基板及び半導体装置 Download PDF

Info

Publication number
JP2008311538A
JP2008311538A JP2007159631A JP2007159631A JP2008311538A JP 2008311538 A JP2008311538 A JP 2008311538A JP 2007159631 A JP2007159631 A JP 2007159631A JP 2007159631 A JP2007159631 A JP 2007159631A JP 2008311538 A JP2008311538 A JP 2008311538A
Authority
JP
Japan
Prior art keywords
circuit board
opening
solder
electrode pad
resist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007159631A
Other languages
English (en)
Other versions
JP5243735B2 (ja
Inventor
Tadahiro Morifuji
忠洋 森藤
Shigeyuki Ueda
茂幸 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2007159631A priority Critical patent/JP5243735B2/ja
Priority to TW097122732A priority patent/TW200919679A/zh
Priority to PCT/JP2008/061099 priority patent/WO2008156100A1/ja
Publication of JP2008311538A publication Critical patent/JP2008311538A/ja
Application granted granted Critical
Publication of JP5243735B2 publication Critical patent/JP5243735B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体チップをフリップチップ実装する回路基板において、半田バンプの高さを十分に高くできる構造を有する回路基板を提供する。
【解決手段】半導体チップがフリップチップ実装される回路基板１は、基板本体２の表面に形成される電極パッド３と、基板本体２の表面を覆い、電極パッド３を露出させる開口部４ａを有するソルダレジスト層４と、を備える。ソルダレジスト層４は、電極パッド３と接しないように形成され、且つ、前記電極パッドの最大幅をＬ、前記ソルダレジスト層の厚みをＨとした場合に、Ｈ／Ｌが１．０≦Ｈ／Ｌ≦１．５を満たすように形成される。
【選択図】図１

Description

本発明は、半導体チップをフリップチップ実装する回路基板、及び半導体チップを回路基板にフリップチップ実装した半導体装置に関する。
従来においては、半導体チップを回路基板に実装する場合、半導体チップの電極パッドと回路基板上の電極パッドとを金属細線で導電接続するワイヤボンディング方式が採用されていた。しかし、近年においては、電気製品の小型化、高密度化に伴い、半導体チップの高密度実装の要請がますます高くなっており、半田バンプを用いたフリップチップ方式による実装方法が重視される傾向にある。
このフリップチップ方式の実装方法においては、例えば半導体チップに形成した半田バンプと回路基板に形成した半田バンプとの接合によって半導体チップが回路基板上に固定される。
ところで、回路基板に半田バンプを形成する方法としては、一般的に次のような方法が行われる。半田バンプが形成される位置（回路基板上の電極パッドが設けられる位置が該当する）において、回路基板上に設けられるソルダレジスト層に開口部を形成する。そして、開口部にソルダペーストを印刷により供給し、リフロー処理を経て半田バンプが形成される。
このように半田バンプを形成する場合、回路基板に形成される半田バンプの高さは、ソルダレジスト層に形成される開口の容積によって制約を受ける。そして、ＬＳＩが小型化される近年の状況下においては、半導体チップが実装される回路基板に設けられる電極パッドのピッチが狭くなってソルダレジスト層に形成される開口部分の面積が減少し、その容積も小さくなっている。このために、従来のソルダペーストの印刷方法では、半田バンプの高さを十分な高さとできない場合が生じている。
そして、半田バンプの高さを十分な高さとできない場合、半導体チップの接合時の信頼性が低下したり、半田バンプに発生する応力の分散を十分に行うことができないために熱処理（半導体チップとの接合時等）を行った後に、半田にクラックが発生したりするといった問題があった。
この点、例えば特許文献１に、複数のパッドが形成された表面と、該表面上に設けられたソルダレジストとを有し、パッドがソルダレジストから露出する回路基板に対して、高さのあるソルダバンプ（半田バンプ）を形成する方法が開示されている。この特許文献１の方法では、回路基板に対して第１の型板印刷及び第１のリフロー処理を行うことにより、複数の第１のソルダバンプをパッド上に形成する。そして、回路基板に第２の型板印刷を及び第２のリフロー処理を行うことにより、第１のソルダバンプ上にソルダペーストを形成し、このソルダペースト及び第１のソルダバンプを一体化させて、パッド上に高さのあるソルダバンプを形成することとされている。
特開２００６−２２２３２３号公報
しかしながら、特許文献１に示される半田バンプの形成方法の場合、厚み等の構成が異なる２つのマスクを用意する必要があるために、コスト面で不利である。また、マスクに形成される開口に充填されるソルダペーストのみを利用して半田バンプを形成する構成であるために、特許文献１で紹介されている半田バンプの高さ（２０ｎｍ又は２０ｎｍ以上）よりもずっと高さが高い半田バンプ（例えば、数十μｍ〜１００μｍ程度）を形成しようとする場合に、必ずしも十分な技術とは言えない。
この点について、マスクの厚みを厚くして、マスクに形成される開口に充填されるソルダペーストの充填量を増やすことも考えられるが、マスクの厚みを厚くしすぎるとマスク除去時にマスクの開口に残るソルダペーストが増加する。このために、マスクの厚みを厚くして、ソルダペーストの充填量を増加させるのは容易ではない。
以上の点を考慮して、本発明の目的は、半導体チップをフリップチップ実装する回路基板において、半田バンプの高さを十分に高くできる構造を有する回路基板を提供することである。また、本発明の他の目的は、そのような回路基板を用いて半導体チップを実装することにより、信頼性の高い半導体装置を提供することである。
本発明は上記目的を達成するために、基板本体の表面に形成される電極パッドと、前記基板本体の表面を覆い、前記電極パッドを露出させる開口部を有するソルダレジスト層と、を備え、前記電極パッド上に形成される半田バンプを用いて半導体チップがフリップチップ実装される回路基板であって、前記ソルダレジスト層は、前記電極パッドと接しないように形成され、且つ、前記電極パッドの最大幅をＬ、前記ソルダレジスト層の厚みをＨとした場合に、Ｈ／Ｌが１．０≦Ｈ／Ｌ≦１．５を満たすように形成されることを特徴としている。
この構成によれば、印刷によってソルダペーストを充填し、その後リフロー処理によって電極パッド上に半田バンプを形成する場合に、半田バンプの高さが、半導体チップを実装した際に半田バンプに対して発生する応力を緩和できる十分な高さとなるように（充填されるソルダレジストの量が目的を達成するための十分な量となるように）、ソルダレジスト層の厚みが決定されている。従って、本発明の回路基板を用いれば、回路基板上に形成される半田バンプの高さを十分に高くでき、半導体チップのフリップチップ実装後に、半田バンプにクラック等の損傷が発生する可能性を低くできる。
また、本発明は、上記構成の回路基板において、前記電極パッドは、平面視略円形状に設けられ、前記最大幅は前記電極パッドの直径であることとしても構わない。
また、本発明は上記目的を達成するために、基板本体の表面に形成される電極パッドと、前記基板本体の表面を覆い、前記電極パッドを露出させる第１の開口部を有するソルダレジスト層と、を備え、前記電極パッド上に形成される半田バンプを用いて半導体チップがフリップチップ実装される回路基板であって、前記ソルダレジスト層の上に、前記第１の開口部と連通する第２の開口部を有するフィルム層が更に形成され、前記第１の開口部と前記第２の開口部とのうち、少なくとも一方は、その開口幅が厚み方向に変化することを特徴としている。
この構成によれば、開口部のソルダペーストを充填できる空間を大きくすることができるために、印刷によって充填できるソルダペーストの量を増やすことができる。このために、回路基板の電極パッド状に形成される半田バンプの高さを高くすることが可能となる。
また、本発明は、上記構成の回路基板において、前記第１の開口部の開口幅は、前記基板本体から離れる方向に向けて拡がるように形成され、前記第２の開口部の開口幅は、前記基板本体に近づく方向に向けて拡がるように形成されることとしても良い。
また、本発明は、上記構成の回路基板において、前記ソルダレジスト層及び前記フィルム層は、前記電極パッドと接しないように形成され、前記電極パッドの最大幅をＬ、前記ソルダレジスト層と前記フィルム層との厚みの合計をＨとした場合に、Ｈ／Ｌが１．０≦Ｈ／Ｌ≦１．５を満たすように形成されることとしても良い。このように構成すれば、電極パッドに形成される半田バンプの高さを、半導体チップのフリップチップ実装後に、半田バンプにクラック等の損傷が発生する可能性が低い高さとできる。
また、本発明は、上記構成の回路基板と、前記回路基板にフリップチップ実装される半導体チップと、を備える半導体装置であることを特徴としている。
この構成によれば、半導体装置を構成する回路基板に形成する半田バンプについて、十分な高さを有する半田バンプとできる。このために、この回路基板に半導体チップをフリップチップ実装する場合、半田バンプに発生する応力を緩和することが可能となり、半田バンプにクラック等の損傷が発生し難い。従って、本発明の半導体装置は、損傷が発生し難く、装置信頼性を高いものとできる。
本発明の半導体チップをフリップチップ実装する回路基板は、半田バンプの高さを高くできる構造を有する。このために、本発明の回路基板を用いれば半田バンプの高さを高く形成できる。従って、本発明の回路基板を用いて半導体チップをフリップチップ実装した半導体装置においては、半田バンプに加わる応力を緩和して半田バンプにクラック等の損傷が発生する可能性が低くでき、信頼性の高い半導体装置を提供できる。
以下、本発明の実施形態について図面を参照しながら説明する。なお、ここで示す実施形態は一例であって、本発明はここに示す実施形態に限定される趣旨ではない。
（第１実施形態）
まず、第１実施形態の半導体チップがフリップチップ実装される回路基板の構成について、主に、図１、図２、及び図３を参照しながら説明する。なお、図１は、第１実施形態の回路基板の構成を示す概略断面図である。図２及び図３は、回路基板に形成される電極パッド周辺の構成を示す概略平面図である。
図１に示すように、回路基板１は、基板本体２と、基板本体２の表面に形成される電極パッド３と、基板本体２の表面を覆うソルダレジスト層４と、を備える。基板本体２は、例えばガラス・エポキシ等の絶縁基板からなっており、基板本体２には、図示しない複数の配線パターンや電極パッド３が形成されている。
電極パッド３は、例えばＣｕパッドからなっており、本実施形態ではその形状は平面視略円形（例えば直径１００μｍ程度、厚さは２０μｍ程度）となっている。ただし、電極パッド３を構成する素材、その形状及び大きさは特に限定されるものではなく、その必要に応じて適宜変更可能である。この電極パッド３は、図２に示す場合のように、ビアホール（図示せず）と電気的に接続される場合と、図３に示すように、基板本体２の表面に形成される配線５と電気的に接続される場合と、の２通りの場合があり、これらはその仕様に応じて適宜選択される。
本実施形態では、基板本体２の表面に形成されるソルダレジスト層４は、電極パッド３の厚み（例えば２０μｍ程度）よりも厚く形成されている。また、ソルダレジスト層４には開口部４ａが形成されており、これにより電極パッド３が露出される。また、ソルダレジスト層４と電極パッド３とは接しない構成となっている。なお、ソルダレジスト層４に設けられる開口部４ａは、例えばソルダレジスト層４を感光性のソルダレジスト層とし、周知の技術であるフォトリソグラフィ法によって形成することができる。
本実施形態においては、ソルダレジスト層４の厚みＨ（図１参照）は、電極パッド３の直径Ｌ（図１参照）との関係で、１．０≦Ｈ／Ｌ≦１．５を満たすように構成されている。本実施形態においては、電極パッド３の直径を１００μｍ程度としているために、ソルダレジスト層４の厚みは、１００〜１５０μｍ程度とされている。
ソルダレジスト層４の厚みＨを上述のように構成する理由について説明する。この理由を説明するに先立って、本実施形態の回路基板１に、半導体チップをフリップチップ実装する際に用いられる半田バンプを形成する方法について、図４を参照しながら説明しておく。なお、図４は、本実施形態の回路基板１に半田バンプを形成する手順を説明するための説明図である。
まず、図４（ａ）に示すように印刷マスク７（例えばメタルマスク）がソルダレジスト層４の上部に密着される。なお、印刷マスク７には、ソルダレジスト層４の開口部４ａと対応するように開口穴７ａが形成され、この開口穴７ａは、ソルダレジスト層４の開口部４ａと同一又は略同一の大きさの開口を有している。
次に、図４（ｂ）に示すように、例えば図示しないスキージを用いてソルダペースト８が、ソルダレジスト層４の開口部４ａ及び印刷マスク７の開口穴７ａによって形成されるスペースに充填される。ソルダペースト８の充填が終了すると、印刷マスク７が取り除かれる。図４（ｃ）は、ソルダペースト８が充填された後、印刷マスク７が取り除かれた状態を示す。
印刷マスク７が取り除かれると、回路基板１は所定の温度（使用するソルダペースト８の種類によって、適宜決定される）とされたリフロー炉内に導入されて、リフロー処理が行われる。これにより、ソルダペースト８が溶融し、溶融したソルダペースト８には表面張力が発生して、略球状の半田バンプ９が形成される。図４（ｄ）は、回路基板１に半田バンプ９が形成された状態を示している。
回路基板１の電極パッド３上に形成される半田バンプ９は、以上のように形成されるが、前述したように、半導体チップを回路基板１にフリップチップ実装した後に半田バンプ９に加わる応力を緩和するために、形成される半田バンプ９は、その高さを十分高くする必要がある。このためには、図４（ｂ）で示されるソルダペースト８の充填量を多くすれば良い。
この場合、ソルダレジスト層４の厚みＨを厚くし、更にソルダレジスト層４に形成される開口部４ａの開口面積を大きくすることが考えられる。しかし、高密度に実装する要請から開口部４ａの開口面積は小さくされる傾向である。さらに、開口面積を極端に大きくして、電極パッド３とソルダレジスト層４までの距離ｄ（図１参照）を極端に大きくすると、リフロー処理時に溶融した半田が電極パッド３に寄り切らず、半田バンプ９を構成しない半田が発生する場合がある。
このような点から、本発明者らはソルダレジスト層４の厚みＨを厚くすることに注目し、回路基板１に形成される半田バンプ９について、回路基板１に半導体チップをフリップチップ実装した場合にクラック等の損傷を発生しない高さとできるように、ソルダレジスト層４の厚みＨについて検討を行った。検討にあたっては、電極パッド３のサイズによって形成される半田バンプ９の大きさも変化するために、この点も考慮して検討を行った。
なお、従来においては、回路基板１に半導体チップをフリップチップ実装した場合に、実装時に用いられる半田バンプ９についてクラック等の損傷を発生しない高さとできるように、ソルダレジスト層４の厚みＨを検討した例は見られない。しかし、信頼性の高い半導体装置を得るためにはこの点重要であり、その検討を行った。
また、検討にあたっては、ソルダレジスト層４を電極パッド３と接しない（すなわち、図１におけるｄ＞０）ことを前提とした。これは、開口部４ａの開口面積を狭くしすぎて、ソルダペースト８の充填量を必要以上に少なくしないためである。また、ソルダレジスト層４と電極パッド３との距離ｄは、ソルダレジスト層４と接しないという前提の下で、調整し得る範囲で最小となるようにした。このような方法でソルダレジスト層４の厚みＨの下限値を決定するようにすれば、前述の距離ｄが検討時の値より大きくなった場合にも、印刷されるソルダペーストの量が多くなって半田バンプ９の高さが大きくなる方向であり、これは半田バンプ９に加わる応力を緩和するには良い方向となる。すなわち、このようにソルダレジスト層４の厚みＨの下限値を決定するようにすれば、前述の距離ｄによらず、回路基板に形成される半田バンプ９に加わる応力を十分に緩和できる高さを有する半田バンプ９が形成できる回路基板１を提供できることとなる。
また、図４に示す方法で半田バンプ９を形成する場合、印刷マスク７の厚みを十分厚くできれば、これによりソルダペースト８の充填量を増加できるが、上述のように、印刷マスク７の厚みを厚くしすぎるとソルダペースト８が印刷マスク７から抜けなくなる。このような点も考慮して、上記検討にあたっては、印刷マスク７の厚みはできる限り薄くし、その厚みによる充填量への影響は、ほとんど出ないようにした。
そして、検討の結果、Ｈ／Ｌが１．０以上１．５以下となるようにソルダレジスト層４を形成した場合に、半田バンプにクラックが発生する割合が低くなって望ましいことがわかった。
なお、以上においては、電極パッド３が、平面視略円形状の場合について説明した。しかし、これについては必ずしも電極パッドが略円形状の場合に限定される趣旨ではなく、例えば、電極パッド３が平面視略正多角形状の場合等にも適用される。この場合、Ｈ／ＬのおけるＬは、電極パッド３の最大幅が該当する。
以上に示した第１実施形態の回路基板１を用いれば、半導体チップをフリップチップ実装する場合に用いる半田バンプ９の高さについて、半導体チップ実装後において半田バンプ９にクラック等の損傷が発生する可能性の低い高さ（半田バンプ９に加わる応力を十分緩和できる高さ）にできる。なお、更に半田バンプ９の高さを高くしたい場合には、例えば、半田バンプ９が形成された回路基板１について、１回目よりも厚みの厚いマスク（同じ厚さでも良い場合もある）を使用する等の方法によって、再度ソルダペースト８を印刷処理し、その後リフロー処理を再度行うという方法を用いることもできる。そして、場合によっては、更にこのような処理を複数回行っても良い。
次に、このように半田バンプ９が形成された回路基板１に、半導体チップをフリップチップ実装して成る半導体装置の構成について説明する。図５は、本実施形態の半導体装置２０の構成を説明するための説明図で、図５（ａ）は、回路基板１に半導体チップ２１がフリップチップ実装される前の状態を示し、図５（ｂ）は、回路基板１に半導体チップ２１がフリップチップ実装された後の状態を示す。
半導体チップ２１には、そのアクティブ面（図５においては、下面側が相当する）を被覆する図示しないパッシベーション膜が形成される。そして、パッシベーション膜に設けられた開口に、これまた図示しないチップパッドと電気的に接続される半田バンプ２２が形成されている。なお、本実施形態では、チップパッドと電気的に接続されるバンプを半田バンプとしているが、これに限らず、例えば金バンプ等であっても、もちろん構わない。
回路基板１に設けられる半田バンプ９と、半導体チップ２１に設けられる半田バンプ２２とが、接合されることによって、半導体チップ２１が回路基板１に実装される。回路基板１の表面と半導体チップ２１の表面との隙間は、例えばエポキシ樹脂から成るアンダーフィル膜２３で埋められる。
本実施形態の半導体装置２０は、半導体チップ２１をフリップチップ実装する回路基板１の半田バンプ９の高さが十分に高く形成されているために、半導体チップ２１の実装の際に半田バンプ９が受ける応力を緩和できる。従って、本実施形態の半導体装置２０は、半導体チップ２１の実装時に半田バンプ９にクラック等の損傷が生じる可能性を低減でき、装置信頼性の高い半導体装置と言える。
（第２実施形態）
次に、第２実施形態の半導体チップがフリップチップ実装される回路基板について説明する。なお、第１実施形態の回路基板１と重複する部分については同一の符号を付し、特に必要がない場合はその説明を省略する場合がある。
図６は、第２実施形態の回路基板の構成を示す概略断面図である。図６に示すように、第２実施形態の回路基板１１は、基板本体２と、基板本体２の表面に形成される電極パッド３と、基板本体２の表面を覆うソルダレジスト層４と、ソルダレジスト層４の上に形成されるフィルム層１４と、を備える。
ここで、基板本体２及び電極パッド３の構成については、第１実施形態の場合と同様であるために、その説明は省略する。
ソルダレジスト層４には、第１実施形態の場合と同様に開口部４ａが形成されており、これにより電極パッド３がソルダレジスト層４に覆われることなく露出されている。ただし、本実施形態においては、ソルダレジスト層４に形成される開口部４ａは、その開口幅Ｗ１が厚み方向に変化するように形成されており、基板本体２から離れる方向（図６の上方向）に向けて、その開口幅Ｗ１が拡がるようになっている。
このような開口部４ａの形状は、開口部４ａを形成する際に湿式のエッチング処理を用いれば形成可能である。すなわち、湿式のエッチングは等方的に進行するために、開口部４ａの形成を湿式のエッチングによれば、開口部４ａの形状は図６に示すような断面視略台形状にできる。
フィルム層１４は、例えば、ソルダレジスト層４と同一の素材によって形成される。ただし、これに限定されず、例えばポリイミド等によって構成しても構わない。フィルム層１４には、ソルダレジスト層４の開口部４ａと連通するように開口部１４ａが形成されている。本実施形態では、フィルム層１４に形成される開口部１４ａについても、ソルダレジスト層４に形成される開口部４ａと同様に開口幅Ｗ２が厚み方向に変化するように形成されている。ただし、フィルム層１４に形成される開口部１４ａは、ソルダレジスト層４に形成される開口部４ａの構成とは反対に、基板本体２に近づく方向（図６の下方向）に向けて、その開口幅Ｗ２が広がるように形成されている。
なお、本実施形態においては、フィルム層１４はソルダレジスト層４に貼り付けられる構成となっている。そして、貼り付けられる前に湿式のエッチング処理によって、ソルダレジスト層４と同形状（断面視略台形状であって、上底に対して下底の方が短い形状）の開口部を形成し、貼り付ける際にひっくり返すことによって、図６に示すよう形状（断面視略台形状であって、上底に対して下底の方が長い形状）の開口部１４ａとなるようにしている。また、本実施形態では、開口部４ａと開口部１４ａとが連通する境界では、互いの開口幅は同じ（Ｗ１＝Ｗ２）となっている。
本実施形態の回路基板１１についても、第１実施形態の場合と同様の方法で半田バンプ９が形成される（図４参照）。なお、本実施形態の場合には、印刷マスク７（図４参照）を使用しても良いが、印刷マスク７を用いずにフィルム層１４を印刷マスク７の代わりとして使用しても良い。
本実施形態の場合、回路基板１１がソルダレジスト層４とフィルム層１４とを有する構成であるために、半田バンプ９形成時において、ソルダペースト８が充填される体積を稼ぎやすい。そして、ソルダレジスト層４に形成される開口部４ａとフィルム層１４に形成される開口部１４ａの構成について、ソルダペースト８が充填される体積を稼げるような構成となっている。このため、本実施形態の回路基板１１を用いれば、形成される半田バンプ９の高さを高くしやすい。
なお、本実施形態の場合、ソルダレジスト層４及びフィルム層１４に形成される開口部４、１４の開口幅４ａ、１４ａを厚み方向に変化させてソルダペースト８の充填体積を稼ぐ構成となっているが、電極パッド３とソルダレジスト層４の間隔ｄは、それほど大きくならない構成とでき、且つ電極パッド３に向けて開口部４ａの開口幅Ｗ１が狭まるようになっているために、ソルダペースト８が電極パッド３に寄り切らずに残る可能性が低い。
以上より、例えば、ソルダレジスト層４とフィルム層１４とを合わせた厚みＨについて、第１実施形態で示したＨ／Ｌの条件を満たすようにすれば、半導体チップを回路基板１１にフリップチップ実装した後においても、半田バンプ９にクラック等の損傷が発生しないような十分な高さを有する半田バンプ９とできる。なお、本実施形態では、Ｈ／Ｌを同一とした場合に、ソルダペースト４の充填体積を第１実施形態の場合より稼ぐことが可能となるために、第１実施形態に示したＨ／Ｌの条件の下限値よりもＨ／Ｌの値が小さい場合にも、半田バンプ９の高さが十分となる場合もある。
なお、本実施形態においては、ソルダレジスト層４及びフィルム層１４の両方について、その開口部の開口幅を厚み方向に変化させる構成としているが、いずれか一方についてのみ開口幅が厚み方向に変化する構成としても構わない。すなわち、例えば、ソルダレジスト層４の開口部４ａを本実施形態のように構成し、フィルム層１４の開口部１４ａについては、その開口幅Ｗ２を開口部４ａの上部の開口幅と同じ値で一定とする構成等しても構わない。
また、開口部４ａ、１４ａの開口幅が厚み方向に変化する構成として、本実施形態では連続的に開口幅が変化する構成となっているが、これに限定される趣旨ではなく、例えば階段状に開口幅が変化する構成であっても構わない。
次に、本実施形態の回路基板１１に、半導体チップをフリップチップ実装して成る半導体装置の構成について説明する。図７は、本実施形態の半導体装置３０の構成を示す概略断面図である。
回路基板１１と半導体チップ２１とが、半田バンプ９、２２を用いて接続されて、フリップチップ実装される構成の詳細は、第１実施形態の回路基板１への半導体チップ２１のフリップチップ実装の場合と同様であるため、その説明は省略する。
本実施形態では、半導体装置３０は、回路基板１１に形成されるフィルム層１４が残された状態で半導体チップ２１と接続されているが、半田バンプ９を形成した段階でフィルム層１４を取り除き、その後半導体チップ２１をフリップチップ実装する構成としても構わない。ただし、本実施形態のように、フィルム層１４を残した場合には、半導体チップ２１を回路基板１１に実装する場合に、フィルム層１４の開口部１４ａを、半導体チップ２１を配置する場所のガイドとして機能させることも可能となるという利点を有する。
そして、このガイド機能を発揮させるという立場によれば、本実施形態のように、フィルム層１４の開口部１４ａについて、基板本体２から離れる方向に向かって開口幅Ｗ２が狭くなるのが好ましい。
本発明の半導体チップをフリップチップ実装する回路基板を用いれば、回路基板に形成される半田バンプの高さを、半導体チップのフリップチップ実装後に半田バンプに加わる応力を緩和できる高さとできる。このために、本発明の回路基板を用いれば、半導体チップをフリップチップ実装して成る半導体装置について、信頼性の高い装置とできる。従って、本発明は半導体チップをフリップチップ実装して成る半導体装置の分野で非常に有用である。
は、第１実施形態の回路基板の構成を示す概略断面図である。 は、第１実施形態の回路基板に形成される電極パッド周辺の構成を示す概略平面図である。 は、第１実施形態の回路基板に形成される電極パッド周辺の構成を示す概略平面図で、図２とは別形態を示す図である。 は、第１実施形態の回路基板に半田バンプを形成する手順を説明するための説明図である。 は、第１実施形態の半導体装置の構成を説明するための説明図である。 は、第２実施形態の回路基板の構成を示す概略断面図である。 は、第２実施形態の半導体装置の構成を示す概略断面図である。
符号の説明
１ 回路基板
２ 基板本体
３ 電極パッド
４ ソルダレジスト層
４ａ 開口部（第１の開口部）
９ 半田バンプ
１４ フィルム層
１４ａ 開口部（第２の開口部）
２０、３０ 半導体装置
２１ 半導体チップ
Ｌ 電極パッドの直径（電極パッドの最大幅）
Ｈ ソルダレジスト層（又はソルダレジスト層及びフィルム層）の厚み
Ｗ１ ソルダレジスト層の開口部の開口幅（第１の開口部の開口幅）
Ｗ２ フィルム層の開口部の開口幅（第２の開口部の開口幅）

Claims (6)

  1. 基板本体の表面に形成される電極パッドと、
    前記基板本体の表面を覆い、前記電極パッドを露出させる開口部を有するソルダレジスト層と、
    を備え、前記電極パッド上に形成される半田バンプを用いて半導体チップがフリップチップ実装される回路基板であって、
    前記ソルダレジスト層は、前記電極パッドと接しないように形成され、且つ、前記電極パッドの最大幅をＬ、前記ソルダレジスト層の厚みをＨとした場合に、Ｈ／Ｌが１．０≦Ｈ／Ｌ≦１．５を満たすように形成されることを特徴とする回路基板。
  2. 前記電極パッドは、平面視略円形状に設けられ、前記最大幅は前記電極パッドの直径であることを特徴とする請求項１に記載の回路基板。
  3. 基板本体の表面に形成される電極パッドと、
    前記基板本体の表面を覆い、前記電極パッドを露出させる第１の開口部を有するソルダレジスト層と、
    を備え、前記電極パッド上に形成される半田バンプを用いて半導体チップがフリップチップ実装される回路基板であって、
    前記ソルダレジスト層の上に、前記第１の開口部と連通する第２の開口部を有するフィルム層が更に形成され、
    前記第１の開口部と前記第２の開口部とのうち、少なくとも一方は、その開口幅が厚み方向に変化することを特徴とする回路基板。
  4. 前記第１の開口部の開口幅は、前記基板本体から離れる方向に向けて拡がるように形成され、
    前記第２の開口部の開口幅は、前記基板本体に近づく方向に向けて拡がるように形成されることを特徴とする請求項３に記載の回路基板。
  5. 前記ソルダレジスト層及び前記フィルム層は、前記電極パッドと接しないように形成され、前記電極パッドの最大幅をＬ、前記ソルダレジスト層と前記フィルム層との厚みの合計をＨとした場合に、Ｈ／Ｌが１．０≦Ｈ／Ｌ≦１．５を満たすように形成されることを特徴とする請求項３又は４に記載の回路基板。
  6. 請求項１から５のいずれかに記載の回路基板と、
    該回路基板にフリップチップ実装された半導体チップと、
    を備えることを特徴とする半導体装置。
JP2007159631A 2007-06-18 2007-06-18 回路基板及び半導体装置 Expired - Fee Related JP5243735B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007159631A JP5243735B2 (ja) 2007-06-18 2007-06-18 回路基板及び半導体装置
TW097122732A TW200919679A (en) 2007-06-18 2008-06-18 Circuit board and semiconductor device
PCT/JP2008/061099 WO2008156100A1 (ja) 2007-06-18 2008-06-18 回路基板及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007159631A JP5243735B2 (ja) 2007-06-18 2007-06-18 回路基板及び半導体装置

Publications (2)

Publication Number Publication Date
JP2008311538A true JP2008311538A (ja) 2008-12-25
JP5243735B2 JP5243735B2 (ja) 2013-07-24

Family

ID=40156259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007159631A Expired - Fee Related JP5243735B2 (ja) 2007-06-18 2007-06-18 回路基板及び半導体装置

Country Status (3)

Country Link
JP (1) JP5243735B2 (ja)
TW (1) TW200919679A (ja)
WO (1) WO2008156100A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156257A (ja) * 2011-01-25 2012-08-16 Fujitsu Ltd 回路基板及び電子装置
US20140158751A1 (en) * 2012-08-10 2014-06-12 Panasonic Corporation Method and system for producing component mounting board

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5422236B2 (ja) * 2009-03-23 2014-02-19 株式会社東芝 撮像装置
TWI464847B (zh) * 2009-12-07 2014-12-11 Xintec Inc 電子元件封裝體及其製造方法
US9263378B1 (en) 2014-08-04 2016-02-16 International Business Machines Corporation Ball grid array and land grid array assemblies fabricated using temporary resist
CN111276471B (zh) * 2020-02-27 2022-11-18 京东方科技集团股份有限公司 一种背光模组及其制作方法、显示装置
CN111668125B (zh) * 2020-06-19 2022-03-15 绍兴同芯成集成电路有限公司 一种晶圆锡球印刷工艺
CN114365584A (zh) * 2020-06-29 2022-04-15 庆鼎精密电子（淮安）有限公司 线路板及其制作方法
CN117855182A (zh) * 2022-09-30 2024-04-09 长鑫存储技术有限公司 半导体结构和半导体结构的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06267964A (ja) * 1993-03-17 1994-09-22 Rohm Co Ltd バンプの形成法
JPH11191670A (ja) * 1997-12-25 1999-07-13 Victor Co Of Japan Ltd プリント配線基板及びその製造方法
JP2000277898A (ja) * 1999-03-24 2000-10-06 Nippon Avionics Co Ltd ボールグリッドアレイパッケージ実装用基板
JP2005038932A (ja) * 2003-07-16 2005-02-10 Sharp Corp 半導体装置および半導体装置の製造方法
JP2006202881A (ja) * 2005-01-19 2006-08-03 Ibiden Co Ltd プリント配線板及びその製法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3854213B2 (ja) * 2002-09-20 2006-12-06 富士通株式会社 バンプ電極付き電子部品の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06267964A (ja) * 1993-03-17 1994-09-22 Rohm Co Ltd バンプの形成法
JPH11191670A (ja) * 1997-12-25 1999-07-13 Victor Co Of Japan Ltd プリント配線基板及びその製造方法
JP2000277898A (ja) * 1999-03-24 2000-10-06 Nippon Avionics Co Ltd ボールグリッドアレイパッケージ実装用基板
JP2005038932A (ja) * 2003-07-16 2005-02-10 Sharp Corp 半導体装置および半導体装置の製造方法
JP2006202881A (ja) * 2005-01-19 2006-08-03 Ibiden Co Ltd プリント配線板及びその製法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156257A (ja) * 2011-01-25 2012-08-16 Fujitsu Ltd 回路基板及び電子装置
US8958211B2 (en) 2011-01-25 2015-02-17 Fujitsu Limited Circuit board and electronic device
US9148958B2 (en) 2011-01-25 2015-09-29 Fujitsu Limited Circuit board and electronic device
US20140158751A1 (en) * 2012-08-10 2014-06-12 Panasonic Corporation Method and system for producing component mounting board
US9237686B2 (en) * 2012-08-10 2016-01-12 Panasonic Intellectual Property Management Co., Ltd. Method and system for producing component mounting board

Also Published As

Publication number Publication date
TW200919679A (en) 2009-05-01
WO2008156100A1 (ja) 2008-12-24
JP5243735B2 (ja) 2013-07-24

Similar Documents

Publication Publication Date Title
JP5243735B2 (ja) 回路基板及び半導体装置
US9111818B2 (en) Packaging substrate
JP4438006B2 (ja) 半導体装置及び半導体装置の製造方法
JP4803844B2 (ja) 半導体パッケージ
US7132742B2 (en) Semiconductor device, method of manufacturing the same, circuit board, and electronic instrument
JP2009302500A (ja) ウエハレベルパッケージ及びその製造方法
KR100455387B1 (ko) 반도체 칩의 범프의 제조방법과 이를 이용한 ｃｏｇ 패키지
WO2012035688A1 (ja) 半導体装置、半導体装置ユニット、および半導体装置の製造方法
JP4963998B2 (ja) 回路基板、半導体装置、及び半田バンプの形成方法
JP5393986B2 (ja) 半導体装置の配線基板、半導体装置、電子装置及びマザーボード
US9524944B2 (en) Method for fabricating package structure
KR20090034713A (ko) 반도체 소자 및 범프 형성방법
US8274150B2 (en) Chip bump structure and method for forming the same
WO2015198838A1 (ja) 半導体装置およびその製造方法
KR20130126171A (ko) 범프 구조물 및 이의 형성 방법
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP2008118129A (ja) フリップチップ接続用基板及びその製造方法
TWI418007B (zh) 覆晶封裝基板
JP5280650B2 (ja) 半導体装置
JP2007059530A (ja) 配線基板
JP4352263B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006013205A (ja) 半導体装置及びその製造方法
JPH10284846A (ja) ボールグリッドアレイパッケージ形半導体部品の実装構造
JP2006108182A (ja) 半導体装置およびその実装体およびその製造方法
JP2006202882A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5243735

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees