JPH06267964A - バンプの形成法 - Google Patents
バンプの形成法Info
- Publication number
- JPH06267964A JPH06267964A JP5698993A JP5698993A JPH06267964A JP H06267964 A JPH06267964 A JP H06267964A JP 5698993 A JP5698993 A JP 5698993A JP 5698993 A JP5698993 A JP 5698993A JP H06267964 A JPH06267964 A JP H06267964A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- substrate
- bumps
- chip
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000000463 material Substances 0.000 claims description 25
- 229910000679 solder Inorganic materials 0.000 abstract description 28
- 230000002950 deficient Effects 0.000 abstract 2
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 15
- 230000007547 defect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000007650 screen-printing Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 230000008018 melting Effects 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 238000002161 passivation Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 238000007598 dipping method Methods 0.000 description 3
- 230000005496 eutectics Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910001220 stainless steel Inorganic materials 0.000 description 3
- 239000010935 stainless steel Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4867—Applying pastes or inks, e.g. screen printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 安定したバンプ高さがえられるバンプの形成
法を提供すると共に、前記形成法によってバンプを形成
し、バンプの高さのバラつきに起因するオープン不良や
ショート不良を防止する電子部品の実装法を提供する。 【構成】 基板１上の電極パッド２における絶縁膜３の
開口部４をマスク５の孔６より小さく形成し、ついで該
開口部４に対応させて該マスク５を前記基板１上に配設
し、スクリーン印刷を行い、焼成することによりハンダ
などからなるバンプ８を形成する。
法を提供すると共に、前記形成法によってバンプを形成
し、バンプの高さのバラつきに起因するオープン不良や
ショート不良を防止する電子部品の実装法を提供する。 【構成】 基板１上の電極パッド２における絶縁膜３の
開口部４をマスク５の孔６より小さく形成し、ついで該
開口部４に対応させて該マスク５を前記基板１上に配設
し、スクリーン印刷を行い、焼成することによりハンダ
などからなるバンプ８を形成する。
Description
【０００１】
【産業上の利用分野】本発明はバンプの形成法および電
子部品の実装法に関する。さらに詳しくは、半導体チッ
プなどの電子部品またはプリント基板などの配線基板の
電極パッド上に、外部リードなどとの接続用に設けられ
た金属突起物であるバンプを形成するバンプ形成法およ
び該形成法を用いた電子部品の実装法に関する。
子部品の実装法に関する。さらに詳しくは、半導体チッ
プなどの電子部品またはプリント基板などの配線基板の
電極パッド上に、外部リードなどとの接続用に設けられ
た金属突起物であるバンプを形成するバンプ形成法およ
び該形成法を用いた電子部品の実装法に関する。
【０００２】
【従来の技術】最近、電子機器の小型化に伴ない、たと
えば集積回路（ＩＣ）などを組み込んだ半導体装置も、
樹脂でモールドしてリード線を導出したものではなく、
ＣＯＢ（チップオンボード）やＣＯＧ（チップオングラ
ス）などにみられるように、半導体チップ（以下、チッ
プという）の電極パッドにバンプが形成されたいわゆる
ベアチップの状態で直接プリント基板などの配線基板
（以下、基板という）の電極パッドに接続する方法が増
えつつある。この方式では、一般にチップの電極パッド
上にバンプが形成され、基板の電極パッドが直接バンプ
に接続される。また、他の方法として基板側の電極パッ
ドにバンプを形成したり、または双方の電極パッドに形
成する方法も行われている。バンプの形成法として、従
来は主として、ディップ（浸漬）法で形成されたり、ス
クリーン印刷により形成する方法が検討されている。
えば集積回路（ＩＣ）などを組み込んだ半導体装置も、
樹脂でモールドしてリード線を導出したものではなく、
ＣＯＢ（チップオンボード）やＣＯＧ（チップオングラ
ス）などにみられるように、半導体チップ（以下、チッ
プという）の電極パッドにバンプが形成されたいわゆる
ベアチップの状態で直接プリント基板などの配線基板
（以下、基板という）の電極パッドに接続する方法が増
えつつある。この方式では、一般にチップの電極パッド
上にバンプが形成され、基板の電極パッドが直接バンプ
に接続される。また、他の方法として基板側の電極パッ
ドにバンプを形成したり、または双方の電極パッドに形
成する方法も行われている。バンプの形成法として、従
来は主として、ディップ（浸漬）法で形成されたり、ス
クリーン印刷により形成する方法が検討されている。
【０００３】また、スクリーン印刷などの方法でバンプ
を形成した基板とチップの電極パッドを接続してチップ
を基板上に実装するばあい、図４（ａ）に示されるよう
に、まずチップ21と基板22との各々の電極パッド24、25
上にハンダなどからなるバンプ23ａ、23ｂを形成する。
基板22は、図４（ｂ）に示されるように、銅などからな
る電極パッド25が設けられ、基板22の表面にソルダーレ
ジスト26が塗布され、電極パッド25上に開口部27が形成
されている。電極パッド25上にバンプ23ｂを形成するば
あい、基板22の表面に前記開口部27と同一形状の孔28を
有するマスク29を開口部27と孔28とが一致するように位
置合わせをして配置したのち、スクリーン印刷または蒸
着法などによりバンプ材料32を付着させ、そののち焼成
することにより開口部27内にバンプ23ｂを形成する。バ
ンプ材料を付着したのちまたはバンプ形成後、マスク29
は除去される。また、他の方法として、ディップ法など
でも形成される。
を形成した基板とチップの電極パッドを接続してチップ
を基板上に実装するばあい、図４（ａ）に示されるよう
に、まずチップ21と基板22との各々の電極パッド24、25
上にハンダなどからなるバンプ23ａ、23ｂを形成する。
基板22は、図４（ｂ）に示されるように、銅などからな
る電極パッド25が設けられ、基板22の表面にソルダーレ
ジスト26が塗布され、電極パッド25上に開口部27が形成
されている。電極パッド25上にバンプ23ｂを形成するば
あい、基板22の表面に前記開口部27と同一形状の孔28を
有するマスク29を開口部27と孔28とが一致するように位
置合わせをして配置したのち、スクリーン印刷または蒸
着法などによりバンプ材料32を付着させ、そののち焼成
することにより開口部27内にバンプ23ｂを形成する。バ
ンプ材料を付着したのちまたはバンプ形成後、マスク29
は除去される。また、他の方法として、ディップ法など
でも形成される。
【０００４】また、図４（ａ）に示されるようにチップ
21の表面には電極パッド24の周辺にチッ化ケイ素膜など
からなるパッシベーション膜30が形成されており、パッ
シベーション膜30に設けられた電極コンタクト用の開口
部31内にスクリーン印刷、蒸着法などでバンプ23ａが形
成される。ついでそれぞれのバンプを位置合わせし、そ
れを突き合わせるように基板22とチップ21を平行に向か
い合わせ、リフローすることにより基板側のバンプ23ｂ
を溶かして基板22とチップ21を接続させる。このときチ
ップ側のバンプ23ａとして高融点（290 〜300 ℃）のハ
ンダを用い、基板側のバンプ23ｂとして共晶ハンダ（融
点183 ℃程度）を用いることによって基板側のバンプ23
ｂのみを溶かし、接着する。
21の表面には電極パッド24の周辺にチッ化ケイ素膜など
からなるパッシベーション膜30が形成されており、パッ
シベーション膜30に設けられた電極コンタクト用の開口
部31内にスクリーン印刷、蒸着法などでバンプ23ａが形
成される。ついでそれぞれのバンプを位置合わせし、そ
れを突き合わせるように基板22とチップ21を平行に向か
い合わせ、リフローすることにより基板側のバンプ23ｂ
を溶かして基板22とチップ21を接続させる。このときチ
ップ側のバンプ23ａとして高融点（290 〜300 ℃）のハ
ンダを用い、基板側のバンプ23ｂとして共晶ハンダ（融
点183 ℃程度）を用いることによって基板側のバンプ23
ｂのみを溶かし、接着する。
【０００５】
【発明が解決しようとする課題】しかしながらチップ21
および基板22に形成されるバンプ23ａ、23ｂにはバンプ
材料の体積にしたがって高さのバラつきが20％程度発生
する。一般にチップおよび基板側の電極はともに一辺約
100 μｍ程度の正方形であり、バンプの高さとしてはチ
ップ側に約50μｍ、基板側に20μｍ程度のバンプを形成
する。これに20％程度のバラつきを考慮するとチップ側
のバンプは最大60μｍ程度の高さであり、したがってチ
ップと基板間隔（図５（ａ）中のｘ）も最大60μｍ以上
になると考えられる。
および基板22に形成されるバンプ23ａ、23ｂにはバンプ
材料の体積にしたがって高さのバラつきが20％程度発生
する。一般にチップおよび基板側の電極はともに一辺約
100 μｍ程度の正方形であり、バンプの高さとしてはチ
ップ側に約50μｍ、基板側に20μｍ程度のバンプを形成
する。これに20％程度のバラつきを考慮するとチップ側
のバンプは最大60μｍ程度の高さであり、したがってチ
ップと基板間隔（図５（ａ）中のｘ）も最大60μｍ以上
になると考えられる。
【０００６】このとき他のバンプで図５（ａ）のよう
に、チップ側と基板側のバンプの高さ（図５（ａ）の
ｙ、ｚ）がともに最小値（各々約40μｍ、16μｍ）をと
ると、この箇所においてチップと基板のバンプは接続さ
れない（オープン）状態となる。
に、チップ側と基板側のバンプの高さ（図５（ａ）の
ｙ、ｚ）がともに最小値（各々約40μｍ、16μｍ）をと
ると、この箇所においてチップと基板のバンプは接続さ
れない（オープン）状態となる。
【０００７】一方、オープン状態の発生を防止するため
ハンダの量を増加させてバンプを高くすると図５（ｂ）
のように隣接するバンプ同士が連結してショート不良が
発生するという問題がある。
ハンダの量を増加させてバンプを高くすると図５（ｂ）
のように隣接するバンプ同士が連結してショート不良が
発生するという問題がある。
【０００８】本発明では、かかる問題を解消し、オープ
ンやショートの不良が発生せず、かつ、通常のバンプ材
料のバラツキがあってもバンプを接続できるようなバン
プの形成法およびそれを用いた電子部品の実装法を提供
することを目的とする。
ンやショートの不良が発生せず、かつ、通常のバンプ材
料のバラツキがあってもバンプを接続できるようなバン
プの形成法およびそれを用いた電子部品の実装法を提供
することを目的とする。
【０００９】
【課題を解決するための手段】本発明のバンプ形成法
は、電極パッド上に設けられた絶縁膜の開口部に対応す
る孔を有するマスクを前記基板上に位置合わせして配設
し、該マスク上からバンプ材料を供給したのち焼成する
ことによりバンプを形成するバンプの形成法であって、
前記絶縁膜の開口部を前記マスクの孔より小さく形成す
ることを特徴とするものである。
は、電極パッド上に設けられた絶縁膜の開口部に対応す
る孔を有するマスクを前記基板上に位置合わせして配設
し、該マスク上からバンプ材料を供給したのち焼成する
ことによりバンプを形成するバンプの形成法であって、
前記絶縁膜の開口部を前記マスクの孔より小さく形成す
ることを特徴とするものである。
【００１０】また、本発明の電子部品の実装法は、本発
明の配線基板上に設けられた電極パッドと電子部品のチ
ップに設けられた電極パッドとを接続する配線基板への
電子部品の実装法であって、前記配線基板の電極パッド
または電子部品のチップの電極パッドの少なくとも一方
に前記バンプ形成法によるバンプを形成し、該バンプを
介して電子部品を接続するものである。
明の配線基板上に設けられた電極パッドと電子部品のチ
ップに設けられた電極パッドとを接続する配線基板への
電子部品の実装法であって、前記配線基板の電極パッド
または電子部品のチップの電極パッドの少なくとも一方
に前記バンプ形成法によるバンプを形成し、該バンプを
介して電子部品を接続するものである。
【００１１】
【作用】本発明のバンプ形成法によれば、バンプを形成
するため電極パッド上に設ける絶縁膜の開口部を、それ
に対応するマスクの孔の大きさより小さくすることによ
って、従来のバンプ形成材料と同じ量のバンプ材料が各
開口部およびその周囲の絶縁膜上にも供給され、バンプ
材料を付着したのちに焼成することにより、開口部およ
び絶縁膜上のバンプ材料が表面張力により開口部上に盛
り上がり嵩高いバンプがえられる。すなわち、バンプ材
料の絶対量を増すことなく、背の高いバンプがえられ
る。
するため電極パッド上に設ける絶縁膜の開口部を、それ
に対応するマスクの孔の大きさより小さくすることによ
って、従来のバンプ形成材料と同じ量のバンプ材料が各
開口部およびその周囲の絶縁膜上にも供給され、バンプ
材料を付着したのちに焼成することにより、開口部およ
び絶縁膜上のバンプ材料が表面張力により開口部上に盛
り上がり嵩高いバンプがえられる。すなわち、バンプ材
料の絶対量を増すことなく、背の高いバンプがえられ
る。
【００１２】また、本発明の電子部品の実装法によれ
ば、バンプ材料を増やすことなく背の高いバンプを介し
て接続しているため、接触不良とかバンプ材料の過剰に
よる短絡などがなく、確実に各電極端子を接続すること
ができる。
ば、バンプ材料を増やすことなく背の高いバンプを介し
て接続しているため、接触不良とかバンプ材料の過剰に
よる短絡などがなく、確実に各電極端子を接続すること
ができる。
【００１３】
【実施例】つぎに図面を参照しながら本発明について説
明する。
明する。
【００１４】図１は本発明のバンプの形成法の工程断面
説明図であり、図２は本発明の電子部品の実装法の一工
程を示す断面説明図であり、図３は同じ量のバンプ材料
により底面積を変えたときのバンプの高さの変化を示し
た説明図である。
説明図であり、図２は本発明の電子部品の実装法の一工
程を示す断面説明図であり、図３は同じ量のバンプ材料
により底面積を変えたときのバンプの高さの変化を示し
た説明図である。
【００１５】本発明のバンプの形成法の一実施例を図１
を参照しながら説明する。まずプリント基板など表面に
電気回路が形成された基板１に図１（ａ）のように配線
の保護および絶縁のため80μｍ程度の厚さのソルダーレ
ジスト３などの絶縁膜が全面に塗布されており、これを
電極パッド２のバンプ形成部分にエッチングを施して開
口部４を設ける。さらに前記開口部４に対応した孔６を
有するマスク５を図１（ｂ）のように、基板１上に位置
合わせをして配設する。開口部４は従来の大きさより1/
4 程度以下と小さくし、マスク５の孔は従来と同程度の
ままとする。基板とか電子部品などの種類によっても異
なるが、通常は開口部の直径の大きさを50〜60μｍφ、
マスク５の孔の径を100 〜110 μｍ程度とする。
を参照しながら説明する。まずプリント基板など表面に
電気回路が形成された基板１に図１（ａ）のように配線
の保護および絶縁のため80μｍ程度の厚さのソルダーレ
ジスト３などの絶縁膜が全面に塗布されており、これを
電極パッド２のバンプ形成部分にエッチングを施して開
口部４を設ける。さらに前記開口部４に対応した孔６を
有するマスク５を図１（ｂ）のように、基板１上に位置
合わせをして配設する。開口部４は従来の大きさより1/
4 程度以下と小さくし、マスク５の孔は従来と同程度の
ままとする。基板とか電子部品などの種類によっても異
なるが、通常は開口部の直径の大きさを50〜60μｍφ、
マスク５の孔の径を100 〜110 μｍ程度とする。
【００１６】ついでハンダペーストなどのバンプ材料と
なる金属ペーストをスクリーン印刷、蒸着法などの方法
により孔６の内部に形成させる。たとえば、バンプ用材
料のハンダペースト７を図１（ｃ）のようにスクリーン
印刷する。なお９はスキージである。ついで、マスク５
を取り外したのち基板１をオーブン炉または環状炉など
によって220 〜230 ℃に加熱することによりハンダペー
スト７の焼成を行う。加熱後、基板１全体を約30分間放
置し冷却する。その結果、図１（ｄ）のようにバンプ８
が開口部４の上に表面張力のため球形状にもりあがった
形状で形成される。
なる金属ペーストをスクリーン印刷、蒸着法などの方法
により孔６の内部に形成させる。たとえば、バンプ用材
料のハンダペースト７を図１（ｃ）のようにスクリーン
印刷する。なお９はスキージである。ついで、マスク５
を取り外したのち基板１をオーブン炉または環状炉など
によって220 〜230 ℃に加熱することによりハンダペー
スト７の焼成を行う。加熱後、基板１全体を約30分間放
置し冷却する。その結果、図１（ｄ）のようにバンプ８
が開口部４の上に表面張力のため球形状にもりあがった
形状で形成される。
【００１７】前記ハンダペースト７は、ソルダーレジス
ト３に対してなじまないため、図１（ｄ）のごとくソル
ダーレジスト３上のハンダペースト７はすべて開口部４
の上方に引き寄せられる。したがって嵩高いバンプ８を
形成することができる。
ト３に対してなじまないため、図１（ｄ）のごとくソル
ダーレジスト３上のハンダペースト７はすべて開口部４
の上方に引き寄せられる。したがって嵩高いバンプ８を
形成することができる。
【００１８】ここで、マスク５はステンレス、ニッケル
やタングステンなどの薄板からなり、バンプを形成すべ
き基板１に設けられた電極パッド２に対応して孔６が形
成されている。このマスク５は通常50〜300 μｍの厚さ
で形成されている。あまり厚すぎると孔６が垂直に形成
されなくなり、薄すぎるとバンプの形成高さが低くな
り、他の膜などから突出させることができなくなるから
である。
やタングステンなどの薄板からなり、バンプを形成すべ
き基板１に設けられた電極パッド２に対応して孔６が形
成されている。このマスク５は通常50〜300 μｍの厚さ
で形成されている。あまり厚すぎると孔６が垂直に形成
されなくなり、薄すぎるとバンプの形成高さが低くな
り、他の膜などから突出させることができなくなるから
である。
【００１９】また、叙上のごとくバンプ８が形成された
基板１に半導体チップなどの電子部品のチップを実装す
るばあい、該チップの電極パッドと基板の電極パッドが
嵩高いバンプを介して接続されるため、オープン不良は
発生しない。このばあい、本発明によるバンプは基板側
の電極パッドに形成されることに限定されず、チップ側
の電極パッドに形成してもよく、さらに双方の電極パッ
ドにバンプを形成すれば、バンプの高さのバラツキを吸
収しオープン不良の低減のため好ましい。
基板１に半導体チップなどの電子部品のチップを実装す
るばあい、該チップの電極パッドと基板の電極パッドが
嵩高いバンプを介して接続されるため、オープン不良は
発生しない。このばあい、本発明によるバンプは基板側
の電極パッドに形成されることに限定されず、チップ側
の電極パッドに形成してもよく、さらに双方の電極パッ
ドにバンプを形成すれば、バンプの高さのバラツキを吸
収しオープン不良の低減のため好ましい。
【００２０】つぎに本発明のバンプの形成法を用いた電
子部品の実装法の具体例として、基板表面に半導体チッ
プ（以下、チップという）をチップ表面の能動領域が基
板側を向くように（フェイスダウン）実装する例につい
て説明する。
子部品の実装法の具体例として、基板表面に半導体チッ
プ（以下、チップという）をチップ表面の能動領域が基
板側を向くように（フェイスダウン）実装する例につい
て説明する。
【００２１】図２に示されるように、まずチップ10側に
前述のバンプ形成法によりバンプ11を形成する。バンプ
材料としては高融点（たとえば290 〜300 ℃）のハンダ
を材料としたハンダペーストを用いる。チッ化ケイ素
膜、酸化ケイ素膜などからなる絶縁膜13の開口部14は10
0 ×100 μｍ程度で形成される。
前述のバンプ形成法によりバンプ11を形成する。バンプ
材料としては高融点（たとえば290 〜300 ℃）のハンダ
を材料としたハンダペーストを用いる。チッ化ケイ素
膜、酸化ケイ素膜などからなる絶縁膜13の開口部14は10
0 ×100 μｍ程度で形成される。
【００２２】前記パッシベーション膜13の表面にステン
レス、ニッケルやタングステンなどからなる厚さ約50μ
ｍで、かつ110 ×110 μｍ程度の孔が前記チップ10の電
極パッド12と同じ間隔で設けられたマスクを載置し、前
述の高融点のハンダペーストをスクリーン印刷により各
電極パッド12上に供給する。ついで、330 〜340 ℃で約
３分間焼成して高さが50±10μｍのバンプを形成した。
レス、ニッケルやタングステンなどからなる厚さ約50μ
ｍで、かつ110 ×110 μｍ程度の孔が前記チップ10の電
極パッド12と同じ間隔で設けられたマスクを載置し、前
述の高融点のハンダペーストをスクリーン印刷により各
電極パッド12上に供給する。ついで、330 〜340 ℃で約
３分間焼成して高さが50±10μｍのバンプを形成した。
【００２３】つぎに、基板側のバンプを形成する。バン
プ材料として融点が約183 ℃である共晶ハンダのペース
トを用いた。
プ材料として融点が約183 ℃である共晶ハンダのペース
トを用いた。
【００２４】基板１の電極パッド２の上部のソルダーレ
ジスト３の開口部を約50μｍφで形成する。前記ソルダ
ーレジスト３の表面にステンレス、ニッケルやタングス
テンなどからなる厚さ約30μｍで、かつ直径が約100 μ
ｍφ程度の孔が前記基板の電極パッドと同じ間隔で設け
られたマスクを載置し、共晶ハンダからなるハンダペー
ストをスクリーン印刷により各電極パッドに塗布した。
ついで前述のようにバンプを形成した基板１とチップ10
とを図２のようにバンプ同士が接着するように位置あわ
せし、基板１とチップ10とを平行に保持しながら圧着す
る。圧着は、バンプの温度が220 ℃程度になるようリフ
ロー炉の温度を設定し１〜２分間加熱すると共に、１チ
ップあたり20〜100 ｇｆで加圧して基板１側のバンプの
みを融解させ接着する。以上の操作により基板へのチッ
プの実装が完了する。
ジスト３の開口部を約50μｍφで形成する。前記ソルダ
ーレジスト３の表面にステンレス、ニッケルやタングス
テンなどからなる厚さ約30μｍで、かつ直径が約100 μ
ｍφ程度の孔が前記基板の電極パッドと同じ間隔で設け
られたマスクを載置し、共晶ハンダからなるハンダペー
ストをスクリーン印刷により各電極パッドに塗布した。
ついで前述のようにバンプを形成した基板１とチップ10
とを図２のようにバンプ同士が接着するように位置あわ
せし、基板１とチップ10とを平行に保持しながら圧着す
る。圧着は、バンプの温度が220 ℃程度になるようリフ
ロー炉の温度を設定し１〜２分間加熱すると共に、１チ
ップあたり20〜100 ｇｆで加圧して基板１側のバンプの
みを融解させ接着する。以上の操作により基板へのチッ
プの実装が完了する。
【００２５】本発明によるバンプの形成法によれば、高
いバンプを形成でき、しかも材料の量のバラつきがあっ
ても余り高さが変動しない理由について説明する。
いバンプを形成でき、しかも材料の量のバラつきがあっ
ても余り高さが変動しない理由について説明する。
【００２６】たとえば従来の浸漬法で図３（ａ）〜
（ｂ）のように100 ×100 μｍの電極パッド16に高さ20
μｍのバンプ15を形成すると、上部のほとんどは球の一
部のような形状のバンプとなるがそれと同量のバンプ材
料で、本発明の方法により基板およびチップの電極パッ
ドにバンプを形成すると、理論的には図３（ｃ）〜
（ｄ）に示されるように上半分は半球状、下半分は開口
部に一致する50μｍφの底部をもつ、円柱状であり、4
7.8μｍの高さとなる。また、ハンダの量（形成される
バンプの体積）には20％程度のバラつきが発生するとす
れば本発明の方法により形成されたバンプの高さは42〜
56μｍの範囲であり、これは従来の方法によるバンプの
高さのバラつきと比べると極めて小さなバラツキであ
る。その結果、オープン不良が発生しなくなる。またバ
ンプ材料全体の量は従来と変わっていないため、バラツ
キによりバンプが高く形成されても隣り同士のバンプで
接触することもない。
（ｂ）のように100 ×100 μｍの電極パッド16に高さ20
μｍのバンプ15を形成すると、上部のほとんどは球の一
部のような形状のバンプとなるがそれと同量のバンプ材
料で、本発明の方法により基板およびチップの電極パッ
ドにバンプを形成すると、理論的には図３（ｃ）〜
（ｄ）に示されるように上半分は半球状、下半分は開口
部に一致する50μｍφの底部をもつ、円柱状であり、4
7.8μｍの高さとなる。また、ハンダの量（形成される
バンプの体積）には20％程度のバラつきが発生するとす
れば本発明の方法により形成されたバンプの高さは42〜
56μｍの範囲であり、これは従来の方法によるバンプの
高さのバラつきと比べると極めて小さなバラツキであ
る。その結果、オープン不良が発生しなくなる。またバ
ンプ材料全体の量は従来と変わっていないため、バラツ
キによりバンプが高く形成されても隣り同士のバンプで
接触することもない。
【００２７】また、本実施例中ではスクリーン印刷によ
りバンプ材料を供給したがマスクを用いた蒸着法によっ
ても同様である。すなわち、本発明では、ハンダなどの
金属ペーストをマスキングを施すことにより電極パッド
およびその周辺部に選択的に形成することができる薄膜
形成法であればいかなる方法も適用できる。また、基板
１上のバンプ８は接続前に一度リフローを行い半球状に
しておいてもよい。
りバンプ材料を供給したがマスクを用いた蒸着法によっ
ても同様である。すなわち、本発明では、ハンダなどの
金属ペーストをマスキングを施すことにより電極パッド
およびその周辺部に選択的に形成することができる薄膜
形成法であればいかなる方法も適用できる。また、基板
１上のバンプ８は接続前に一度リフローを行い半球状に
しておいてもよい。
【００２８】また、本実施例では半導体チップを実装す
る例で説明したが、本発明は半導体チップに限られず、
リードレスで回路基板などに接続されるリードレスの抵
抗、コンデンサー、配線などの他の電子部品にバンプを
形成したり、実装するばあいにも適用することができ
る。さらに、バンプは電子部品以外にも回路基板などの
接続部などにも形成されるばあいがあり、いずれのバン
プの形成のばあいにも本発明を適用することができる。
る例で説明したが、本発明は半導体チップに限られず、
リードレスで回路基板などに接続されるリードレスの抵
抗、コンデンサー、配線などの他の電子部品にバンプを
形成したり、実装するばあいにも適用することができ
る。さらに、バンプは電子部品以外にも回路基板などの
接続部などにも形成されるばあいがあり、いずれのバン
プの形成のばあいにも本発明を適用することができる。
【００２９】
【発明の効果】本発明によれば、同量のハンダで水平方
向に拡がらずに嵩高い、しかもバラツキの少ないバンプ
を形成することができる。そのため従来のディップ法に
比べて電極間隔を大幅に縮小（1/4 程度）することがで
き、近年のＣＯＢの小型化、高密度化に対応できる。
向に拡がらずに嵩高い、しかもバラツキの少ないバンプ
を形成することができる。そのため従来のディップ法に
比べて電極間隔を大幅に縮小（1/4 程度）することがで
き、近年のＣＯＢの小型化、高密度化に対応できる。
【００３０】また、上述のバンプ形成法を用いればオー
プン不良、ショート不良がほとんど発生しないため、歩
留りよく電子部品の実装を行うことができ、コストダウ
ンに寄与する。
プン不良、ショート不良がほとんど発生しないため、歩
留りよく電子部品の実装を行うことができ、コストダウ
ンに寄与する。
【図１】本発明のバンプの形成法を説明する工程断面説
明図である。
明図である。
【図２】本発明の電子部品の実装法を説明する断面説明
図である。
図である。
【図３】同じ量のバンプ材料により、底面積を変えたと
きのバンプの高さの変化を説明する図である。
きのバンプの高さの変化を説明する図である。
【図４】（ａ）は従来の電子部品の実装法の説明図であ
り、（ｂ）は基板にバンプ材料を供給する工程の断面説
明図である。
り、（ｂ）は基板にバンプ材料を供給する工程の断面説
明図である。
【図５】従来の電子部品の実装例を示す図で、（ａ）は
オープン不良の説明図、（ｂ）はショート不良の説明図
である。
オープン不良の説明図、（ｂ）はショート不良の説明図
である。
１ 基板 ２ 電極パッド ３ ソルダーレジスト ４ 開口部 ５ マスク ６ 孔 ７ ハンダペースト ８ バンプ 10 チップ 11 バンプ 12 電極パッド 13 パッシベーション膜 14 開口部
Claims (2)
- 【請求項１】 電極パッド上に設けられた絶縁膜の開口
部に対応する孔を有するマスクを前記基板上に位置合わ
せして配設し、該マスク上からバンプ材料を供給したの
ち焼成することによりバンプを形成するバンプの形成法
であって、前記絶縁膜の開口部を前記マスクの孔より小
さく形成することを特徴とするバンプの形成法。 - 【請求項２】 配線基板上に設けられた電極パッドと電
子部品のチップに設けられた電極パッドとを接続する配
線基板への電子部品の実装法であって、前記配線基板の
電極パッドまたは電子部品のチップの電極パッドの少な
くとも一方に請求項１記載の方法によるバンプを形成
し、該バンプを介して前記両電極パッドを接続する電子
部品の実装法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5698993A JP3364266B2 (ja) | 1993-03-17 | 1993-03-17 | バンプの形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5698993A JP3364266B2 (ja) | 1993-03-17 | 1993-03-17 | バンプの形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06267964A true JPH06267964A (ja) | 1994-09-22 |
| JP3364266B2 JP3364266B2 (ja) | 2003-01-08 |
Family
ID=13042909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5698993A Ceased JP3364266B2 (ja) | 1993-03-17 | 1993-03-17 | バンプの形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3364266B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2724526A1 (fr) * | 1994-09-14 | 1996-03-15 | Peugeot | Procede de formation de plots de brasure sur des portions conductrices d'un circuit imprime |
| WO1998009321A1 (de) * | 1996-08-27 | 1998-03-05 | Pac Tech - Packaging Technologies Gmbh | Verfahren zur selektiven belotung |
| EP0844809A3 (en) * | 1996-11-20 | 1999-12-01 | Ibiden Co, Ltd. | Solder resist composition and printed circuit boards |
| EP0818811B1 (en) * | 1996-07-05 | 1999-12-15 | Hewlett-Packard Company | Method of making solder bumps |
| WO2001020676A1 (en) * | 1999-09-14 | 2001-03-22 | Alpha Metals, Inc. | Flip chip having integral mask and underfill providing two-stage bump formation |
| US6461953B1 (en) | 1998-08-10 | 2002-10-08 | Fujitsu Limited | Solder bump forming method, electronic component mounting method, and electronic component mounting structure |
| EP1022774A3 (en) * | 1999-01-21 | 2003-08-06 | Lucent Technologies Inc. | Flip chip assembly of semiconductor IC chips |
| US7004376B2 (en) | 2002-09-20 | 2006-02-28 | Seiko Epson Corporation | Solder printing mask, wiring board and production method thereof, electrooptical apparatus and production method thereof and electronic device and production method thereof |
| US7378296B2 (en) | 2003-02-25 | 2008-05-27 | Kyocera Corporation | Print mask and method of manufacturing electronic components using the same |
| KR100871031B1 (ko) * | 2007-06-01 | 2008-11-27 | 삼성전기주식회사 | 인쇄회로기판의 범프 형성방법 |
| WO2008156100A1 (ja) * | 2007-06-18 | 2008-12-24 | Rohm Co., Ltd. | 回路基板及び半導体装置 |
| JP2013520011A (ja) * | 2010-02-16 | 2013-05-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 基板上にはんだバンプを形成するためのマスクを用いない直接ｉｍｓ（射出成形はんだ） |
| JP2015106617A (ja) * | 2013-11-29 | 2015-06-08 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 基板接合方法、バンプ形成方法及び半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2788694B2 (ja) | 1992-09-25 | 1998-08-20 | ローム株式会社 | 電子部品におけるバンプ電極の形成方法 |
-
1993
- 1993-03-17 JP JP5698993A patent/JP3364266B2/ja not_active Ceased
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2724526A1 (fr) * | 1994-09-14 | 1996-03-15 | Peugeot | Procede de formation de plots de brasure sur des portions conductrices d'un circuit imprime |
| EP0818811B1 (en) * | 1996-07-05 | 1999-12-15 | Hewlett-Packard Company | Method of making solder bumps |
| WO1998009321A1 (de) * | 1996-08-27 | 1998-03-05 | Pac Tech - Packaging Technologies Gmbh | Verfahren zur selektiven belotung |
| EP1802186A3 (en) * | 1996-11-20 | 2007-09-19 | Ibiden Co., Ltd. | Solder resist composition and printed circuit boards |
| EP0844809A3 (en) * | 1996-11-20 | 1999-12-01 | Ibiden Co, Ltd. | Solder resist composition and printed circuit boards |
| US6217987B1 (en) | 1996-11-20 | 2001-04-17 | Ibiden Co. Ltd. | Solder resist composition and printed circuit boards |
| US6461953B1 (en) | 1998-08-10 | 2002-10-08 | Fujitsu Limited | Solder bump forming method, electronic component mounting method, and electronic component mounting structure |
| EP1022774A3 (en) * | 1999-01-21 | 2003-08-06 | Lucent Technologies Inc. | Flip chip assembly of semiconductor IC chips |
| WO2001020676A1 (en) * | 1999-09-14 | 2001-03-22 | Alpha Metals, Inc. | Flip chip having integral mask and underfill providing two-stage bump formation |
| US7004376B2 (en) | 2002-09-20 | 2006-02-28 | Seiko Epson Corporation | Solder printing mask, wiring board and production method thereof, electrooptical apparatus and production method thereof and electronic device and production method thereof |
| US7378296B2 (en) | 2003-02-25 | 2008-05-27 | Kyocera Corporation | Print mask and method of manufacturing electronic components using the same |
| US7638420B2 (en) | 2003-02-25 | 2009-12-29 | Kyocera Corporation | Print mask and method of manufacturing electronic components using the same |
| KR100871031B1 (ko) * | 2007-06-01 | 2008-11-27 | 삼성전기주식회사 | 인쇄회로기판의 범프 형성방법 |
| WO2008156100A1 (ja) * | 2007-06-18 | 2008-12-24 | Rohm Co., Ltd. | 回路基板及び半導体装置 |
| JP2008311538A (ja) * | 2007-06-18 | 2008-12-25 | Rohm Co Ltd | 回路基板及び半導体装置 |
| JP2013520011A (ja) * | 2010-02-16 | 2013-05-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 基板上にはんだバンプを形成するためのマスクを用いない直接ｉｍｓ（射出成形はんだ） |
| JP2015106617A (ja) * | 2013-11-29 | 2015-06-08 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 基板接合方法、バンプ形成方法及び半導体装置 |
| US9508594B2 (en) | 2013-11-29 | 2016-11-29 | International Business Machines Corporation | Fabricating pillar solder bump |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3364266B2 (ja) | 2003-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705858A (en) | Packaging structure for a hermetically sealed flip chip semiconductor device | |
| US6077725A (en) | Method for assembling multichip modules | |
| US20060278997A1 (en) | Soldered assemblies and methods of making the same | |
| US7279409B2 (en) | Method for forming multi-layer bumps on a substrate | |
| JP3364266B2 (ja) | バンプの形成法 | |
| US6989606B2 (en) | BGA substrate via structure | |
| US7036712B2 (en) | Methods to couple integrated circuit packages to bonding pads having vias | |
| WO2012073417A1 (ja) | 電子部品実装体、電子部品、基板 | |
| JPH09326416A (ja) | 半導体素子の実装方法およびその製品 | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| JP2715793B2 (ja) | 半導体装置及びその製造方法 | |
| KR100726242B1 (ko) | 플립칩 실장용 기판의 제조방법 | |
| JP3180041B2 (ja) | 接続端子及びその形成方法 | |
| US20080212301A1 (en) | Electronic part mounting board and method of mounting the same | |
| KR100221654B1 (ko) | 스크린 프린팅을 이용한 금속 범프의 제조 방법 | |
| JP2001230537A (ja) | ハンダバンプの形成方法 | |
| KR100746365B1 (ko) | 플립칩 실장용 기판의 제조방법 | |
| KR100746362B1 (ko) | 패키지 온 패키지 기판 및 그 제조방법 | |
| JPH08274211A (ja) | 半導体装置 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JP2001085558A (ja) | 半導体装置およびその実装方法 | |
| JPH09246273A (ja) | バンプ構造 | |
| JP2002164473A (ja) | 半導体装置及びその製造方法 | |
| JP2741611B2 (ja) | フリップチップボンディング用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RVOP | Cancellation by post-grant opposition |