KR100746362B1 - 패키지 온 패키지 기판 및 그 제조방법 - Google Patents

패키지 온 패키지 기판 및 그 제조방법 Download PDF

Info

Publication number
KR100746362B1
KR100746362B1 KR1020050122291A KR20050122291A KR100746362B1 KR 100746362 B1 KR100746362 B1 KR 100746362B1 KR 1020050122291 A KR1020050122291 A KR 1020050122291A KR 20050122291 A KR20050122291 A KR 20050122291A KR 100746362 B1 KR100746362 B1 KR 100746362B1
Authority
KR
South Korea
Prior art keywords
package substrate
package
solder
substrate
metal bump
Prior art date
Application number
KR1020050122291A
Other languages
English (en)
Other versions
KR20070062645A (ko
Inventor
위유금
히데유키 니시다
강명삼
허석환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050122291A priority Critical patent/KR100746362B1/ko
Publication of KR20070062645A publication Critical patent/KR20070062645A/ko
Application granted granted Critical
Publication of KR100746362B1 publication Critical patent/KR100746362B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

패키지 온 패키지 기판 및 그 제조방법이 개시된다. 바텀(bottom) 패키지 기판과, 바텀 패키지 기판의 상면에 결합되는 메탈 범프와, 바텀 패키지 기판의 상부에 적층되며, 하면에 솔더볼이 결합되는 탑(top) 패키지 기판을 포함하되, 메탈 범프는 솔더볼의 위치에 대응하여 형성되는 패키지 온 패키지 기판은, 바텀 패키지의 상면에 솔더볼 또는 솔더 페이스트를 사용하여 메탈 범프를 형성하고 탑 패키지의 하면에 결합되는 솔더볼을 메탈 범프에 접합함으로써, 탑 패키지와 바텀 패키지 간의 간격을 원하는 높이로 설정할 수 있으며, 이에 따라 바텀 패키지에 실장할 수 있는 전자소자의 수를 증가시킬 수 있다.
패키지 온 패키지 기판, PoP, 메탈 범프, 리플로우, 코이닝

Description

패키지 온 패키지 기판 및 그 제조방법{Package on package substrate and the manufacturing method thereof}
도 1은 PoP 기판에 있어서 패키지 간의 간격의 증가에 따른 솔더볼의 크기의 증가를 나타낸 도면.
도 2는 본 발명의 바람직한 일 실시예에 따른 PoP 기판을 나타낸 단면도.
도 3은 본 발명의 바람직한 일 실시예에 따른 PoP 기판의 메탈범프의 형성과정을 나타낸 흐름도.
도 4는 도 2의 'A'에 대한 확대도.
도 5는 본 발명의 바람직한 일 실시예에 따른 PoP 기판의 제조방법을 나타낸 순서도.
도 6은 본 발명의 바람직한 일 실시예에 따른 PoP 기판의 제조공정을 나타낸 흐름도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 전자소자 3 : 와이어 본딩
5 : 몰딩 10 : 탑 패키지 기판
12 : 솔더볼 20 : 바텀 패키지 기판
22 : 메탈 범프
본 발명은 기판에 관한 것으로, 보다 상세하게는 패키지 온 패키지 기판 및 그 제조방법에 관한 것이다.
전자산업의 발달에 따라 전자 부품의 고기능화, 소형화 요구가 급증하고 있다. 이러한 요구에 대응하고자 기존의 인쇄회로기판 상에 하나의 전자소자가 실장되는 추세에서 하나의 기판 상에 여러 개의 전자소자를 중첩하여 실장하는 스택(Stack) 패키지 기판까지 등장하는 실정이다.
패키지 기판의 설계의 진화 과정에서 고속도화와 고집적화의 요구에 부응하여 SiP(System in Package)가 탄생하였으며, 이러한 SiP는 PiP(Package in Package), PoP(Package on Package) 등 여러 가지 형태로 발전되어 가고 있다.
나아가, 시장에서 요구되는 고성능, 고밀도 패키지 기판을 실현하기 위한 방안에 대한 연구개발과 그에 대한 수요가 증가함에 따라 패키지 기판을 형성하는 여러 가지 방법 중에 패키지 기판 위에 패키지 기판을 적층하는 패키지 온 패키지(Package on Package, 이하, PoP라 한다.)가 대안으로 떠오르게 되었다.
PoP를 구현하는 데에는 패키지의 전체 두께가 관건인데, PoP의 성능을 더욱 높이기 위해 하부에 위치하는 바텀(Bottom) 패키지에 한 개의 IC를 실장하는 상황에서 나아가 2개 이상의 IC를 적층하여 실장하고자 하는 요구가 발생하였으며, 이에 따라 바텀 패키지에 2개 이상의 IC를 실장할 경우 패키지의 전체 두께가 증가하 여 PoP의 구현에 있어서 한계에 도달하게 되었다.
즉, 지금까지의 PoP는 상부에 위치하는 탑(Top) 패키지에 1개 내지 4개의 IC를 적층(stack)하여 패키지를 형성하고, 하부에 위치하는 바텀 패키지에는 1개의 IC를 와이어 본딩에 의해 실장한 후, 바텀 패키지에 탑 패키지를 적층함으로써 하나의 PoP 구조를 이루어 왔다.
그러나, 최근 점점 고밀도화가 진행되면서 탑 패키지는 4개 이상의, 바텀 패키지에는 2개 이상의 IC를 적층하고자 하는 멀티 스택(multi-stack)이 요구되고 있는 실정이다. 이는 PoP의 전체 두께를 증가시키는 결과를 초래하였고, 특히 탑 패키지와 바텀 패키지 간의 간격을 증가시켜야 하는 문제를 야기시키고 있다.
또한, 실장되는 IC의 증가로 인해 I/O 접속단자의 수가 증가되었으며, 이에 따라 미세한 피치 범프(pitch bump)로의 요구도 동시에 증가되고 있다.
탑 패키지와 바텀 패키지 간의 간격을 증가시키기 위해서는 탑 패키지의 하면에 결합되는 솔더볼(Solder Ball)의 크기를 증가시켜야 하나, 이는 전술한 미세 피치에 대한 요구와 상반되는 결과를 초래한다는 문제가 있다.
즉, 종래의 PoP 기술은 바텀 패키지에 2개 이상의 IC를 적층하기 위해 IC 두께에 상당하는 패키지 간의 간격을 확보함과 동시에, 미세 피치를 구현하는 데에는 이르지 못했다는 한계가 있다.
본 발명은 바텀 패키지의 상면에 메탈 범프를 형성하고, 탑 패키지의 하면 에 결합되는 솔더볼을 메탈 범프에 접합함으로써, 바텀 패키지에 전자소자를 적층함에 따라 요구되는 패키지 간의 간격을 확보함과 동시에 미세 피치에 대응할 수 있는 패키지 온 패키지 기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 바텀(bottom) 패키지 기판과, 바텀 패키지 기판의 상면에 결합되는 메탈 범프와, 바텀 패키지 기판의 상부에 적층되며, 하면에 솔더볼이 결합되는 탑(top) 패키지 기판을 포함하되, 메탈 범프는 솔더볼의 위치에 대응하여 형성되는 패키지 온 패키지 기판이 제공된다.
바텀 패키지 기판의 상면의 메탈 범프가 결합되지 않은 위치에 전자소자가 실장되며, 메탈 범프의 높이는 전자소자의 높이와 솔더볼의 높이의 차이보다 크거나 같은 것이 바람직하다. 메탈 범프는 솔더볼보다 융점이 높거나 같은 재질로 형성되는 것이 바람직하다.
메탈 범프는 볼 형태의 솔더(solder)를 리플로우(reflow)한 후 코이닝(coinning)하여 형성될 수 있다. 메탈 범프는 바텀 패키지 기판의 상면에 인쇄되는 솔더 페이스트를 리플로우(reflow)한 후 코이닝(coinning)하여 형성될 수 있다.
탑 패키지 기판은 솔더볼을 메탈 범프에 접합시킴으로써 바텀 패키지 기판에 결합될 수 있다. 솔더볼은 메탈 범프에 융착되어 접합되는 것이 바람직하다.
또한, (a) 바텀 패키지 기판 상에 메탈 범프를 형성하는 단계, (b) 바텀 패키지 기판 상의 메탈 범프가 형성되지 않은 위치에 전자소자를 실장하는 단계, 및 (c) 바텀 패키지 기판의 상부에, 하면에 솔더볼이 결합되는 탑(top) 패키지 기판을 적층하는 단계를 포함하되, 메탈 범프는 솔더볼의 위치에 대응하여 형성되는 패키지 온 패키지 기판의 제조방법이 제공된다.
단계 (a) 이전에 바텀(bottom) 패키지 기판의 상면에 플럭스(flux)를 도포하는 단계를 더 포함할 수 있다.
단계 (a)는, (d) 바텀(bottom) 패키지 기판의 상면에 솔더(solder)를 결합하는 단계, (e) 솔더를 리플로우(reflow)하는 단계, 및 (f) 솔더를 코이닝(coinning)하는 단계를 포함할 수 있다.
단계 (d)는 볼 형상의 솔더를 마운팅하는 단계를 포함할 수 있다. 단계 (d)는 마스크를 이용하여 솔더 페이스트를 인쇄한 후, 마스크를 제거하는 단계를 포함할 수 있다.
단계 (e)는 상기 플럭스를 제거하는 단계를 더 포함할 수 있다. 단계 (f)는 메탈 범프의 높이가 균일하게 되도록 솔더를 코이닝(coinning)하는 단계를 포함할 수 있다.
메탈 범프의 높이는 전자소자의 높이와 솔더볼의 높이의 차이보다 크거나 같은 것이 바람직하다.
단계 (c)는 솔더볼을 메탈 범프에 접합시킴으로써 탑 패키지 기판을 바텀 패키지 기판에 결합하는 단계를 포함할 수 있다. 단계 (c) 이후에 솔더볼 또는 메탈 범프를 가열하여 솔더볼과 메탈 범프를 융착시키는 단계를 더 포함할 수 있다.
이하, 본 발명에 따른 패키지 온 패키지 기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 또한, 본 발명의 바람직한 실시예들을 상세히 설명하기에 앞서 PoP 기판에 있어서 패키지 간의 간격의 증가에 따른 솔더볼의 크기의 증가에 대해서 먼저 설명하기로 한다.
도 1의 (a)는 하나의 전자소자가 실장된 바텀 패키지 기판(20)에 탑 패키지 기판(10)을 적층하여 PoP 기판을 형성한 경우를 나타낸 것이며, 도 1의 (b)는 2개의 전자소자가 중첩하여 실장된 바텀 패키지 기판(20')에 탑 패키지 기판(10)를 적층하여 PoP 기판을 형성한 경우를 나타낸 것이다.
도 1에 도시된 바와 같이 바텀 패키지 기판에 실장되는 전자소자의 수가 증가하게 되면, 도 1의 (a)에서 도 1의 (b)와 같이 탑 패키지 기판(10)와 바텀 패키지 기판(20') 간의 간격이 h1에서 h2로 증가하게 된다.
이에 따라 탑 패키지 기판(10)와 바텀 패키지 기판(20') 간의 연결을 위한 솔더볼(12')의 크기가 도 1의 (a)보다 도 1의 (b)에서 더 커지게 된다. 솔더볼의 크기가 증가함에 따라 패키지 간의 간격이 높아질 수는 있으나, 더 많은 전자소자가 실장됨에 따라 패키지 기판 상에 형성되는 접속단자의 수 또한 증가하여, 결국 보다 미세한 피치 간격의 접속단자가 형성되어야 한다는 상반된 결과를 낳게 된다.
본 발명은 이러한 상반된 결과를 모두 만족시키기 위한 기술로써, 후술하는 바와 같이 바텀 패키지 기판의 상면에 메탈 범프를 형성하고 여기에 탑 패키지의 솔더볼을 접속함으로써, 패키지 간의 간격을 확보하면서 미세한 피치의 접속단자를 형성할 수 있도록 하는 것을 그 특징으로 한다.
도 2는 본 발명의 바람직한 일 실시예에 따른 PoP 기판을 나타낸 단면도이고, 도 3은 본 발명의 바람직한 일 실시예에 따른 PoP 기판의 메탈범프의 형성과정을 나타낸 흐름도이고, 도 4는 도 2의 'A'에 대한 확대도이다. 도 2 내지 도 4를 참조하면, 전자소자(1), 와이어 본딩(3), 몰딩(5), 탑 패키지 기판(10), 솔더볼(12), 바텀 패키지 기판(20), 메탈 범프(22)가 도시되어 있다.
본 발명은 PoP 기판에 있어서 바텀 패키지 기판(20) 상에 솔더 범프 등의 메탈 범프(22)를 형성하고, 탑 패키지 기판(10)의 솔더볼(12)이 메탈 범프(22)와 접합되도록 함으로써 패키지 간의 간격을 조절하고, 미세한 피치의 범프 형성이 가능하도록 한 PoP 기판에 관한 것이다.
즉, 본 실시예에 따른 PoP 기판은 바텀(bottom) 패키지 기판과, 바텀 패키지 기판(20)의 상부에 적층되는 탑 패키지 기판(10)으로 구성되며, 바텀 패키지 기판(20)의 상면에는 탑 패키지 기판(10)의 하면에 결합되는 솔더볼(12)의 위치에 대응하여 메탈 범프(22)가 형성된다.
PoP 기판의 경우 각 패키지 기판에는 전자소자(1)가 실장되며, 실장된 전자소자(1)는 와이어 본딩(3) 등에 의해 기판과 전기적으로 연결되며 실장 후 몰딩(5)에 의해 패키지 기판에 고정된다.
바텀 패키지 기판(20)의 상면에 결합되는 전술한 메탈 범프(22)가 형성되지 않은 위치에 하나 이상의 전자소자(1)가 실장되며, 바텀 패키지 기판(20) 상에 실장된 전자소자(1)가 패키지 기판 사이의 공간에 수용될 수 있도록 바텀 패키지 기 판(20)의 상면에 형성되는 메탈 범프(22)의 높이가 조절된다.
즉, PoP 기판에서 패키지 기판 간의 접속은, 하부는 메탈 범프(22), 상부는 솔더볼(solder ball) 또는 코어볼(core ball)을 이용하여 결합하므로, 탑 패키지 기판(10)과 바텀 패키지 기판(20)의 연결수단이 되는 솔더볼(12)과 메탈 범프(22)의 결합체의 높이가 바텀 패키지 기판(20)에 실장되는 전자소자(1)(몰딩(5) 포함)의 높이보다 크도록 해야 바텀 패키지 기판(20)에 실장되는 전자소자(1)가 패키지 기판 사이의 공간에 수용되게 된다.
따라서 본 발명에 따른 메탈 범프(22)의 높이는 바텀 패키지 기판(20) 상에 실장되는 전자소자(1)의 높이에서 탑 패키지 기판(10)의 하면에 결합되는 솔더볼(12)의 높이를 뺀 값보다 크거나 같도록 형성해야 한다. 이와 같이 메탈 범프(22)의 높이를 조절함으로써 바텀 패키지 기판(20) 상에 실장되는 전자소자(1)가 패키지 기판 사이의 공간에 수용되도록 할 수 있으며, 나아가 메탈 범프(22)의 높이에 따라 바텀 패키지 기판(20) 상에 실장할 수 있는 전자소자(1)의 수를 조절할 수 있게 된다.
도 3은 솔더(solder)를 이용하여 메탈 범프(22)를 형성하는 예를 도시한 것으로서, 본 실시예에 다른 메탈 범프(22)는 바텀 패키지 기판(20) 상에 솔더를 결합시킨 후, 도 3의 (a)와 같이 솔더(21)를 가열하여 유동성을 가지는 상태로 리플로우(reflow)한 후, 리플로우된 구형의 솔더(21)를 도 3의 (b)와 같이 코이닝(coinning)하여 상면이 평평한 원기둥 형태의 메탈범프(22)로 성형한다.
바텀 패키지 기판(20) 상에 솔더를 결합하기 위해서는, 솔더볼과 같이 볼 형상의 솔더를 기판의 상면에 마운팅(mounting)하는 방법과, 메탈 마스크를 이용하여 기판의 상면에 솔더 페이스트를 인쇄(squeeze)한 후 마스크를 제거하는 방법이 사용될 수 있다. 다만, 본 발명이 기판의 상면에 솔더를 결합하는 방법으로서 전술한 방법에 한정되는 것은 아니며 당업자에게 자명한 범위 내에서 다른 방법도 사용될 수 있음은 물론이다.
바텀 패키지 기판(20) 상에 형성되는 메탈 범프(22)의 위치는 탑 패키지 기판(10)의 하면에 결합되는 솔더볼(12)의 위치에 대응한다. 이로써 바텀 패키지 기판(20) 상에 메탈 범프(22)를 형성한 후, 도 4와 같이 탑 패키지 기판(10)의 솔더볼(12)이 메탈 범프(22)에 접합되도록 함으로써 탑 패키지 기판(10)이 바텀 패키지 기판(20)에 적층된다.
솔더볼(12)과 메탈 범프(22)의 접합은 열융착에 의한다. 즉, 솔더볼(12)과 메탈범프를 접촉시킨 상태에서 열을 가하면 솔더볼(12)이 메탈범프에 융착되어 전기적으로 연결됨과 동시에 구조적으로도 접합된다. 따라서, 솔더볼(12)과 메탈 범프(22)의 융착과정에서 메탈 범프(22)의 높이가 낮아지는 등의 변형을 방지하기 위해서는 메탈 범프(22)를 솔더볼(12)보다 융점이 높거나 같은 융점을 갖는 재질로 형성하는 것이 좋다.
다만, 본 발명이 솔더볼(12)과 메탈 범프(22)의 접합방법으로서 반드시 전술한 열융착에 한정되는 것은 아니며, 전기적 연결 및 구조적 접합이 이루어지는 다른 방법이 사용될 수 있음은 당업자에게 자명하다.
도 5는 본 발명의 바람직한 일 실시예에 따른 PoP 기판의 제조방법을 나타 낸 순서도이고, 도 6은 본 발명의 바람직한 일 실시예에 따른 PoP 기판의 제조공정을 나타낸 흐름도이다. 도 6을 참조하면, 전자소자(1), 와이어 본딩(3), 몰딩(5), 탑 패키지 기판(10), 솔더볼(12), 바텀 패키지 기판(20), 메탈 범프(22), 솔더(23), 바텀 기판(24), 플럭스(26)가 도시되어 있다.
바텀 패키지 기판(20) 상에 메탈 범프(22)를 형성하여 패키지 기판 간의 간격을 조절할 수 있는 본 발명 PoP 기판을 제조하기 위해, 먼저, 도 6의 (a)와 같이 바텀 기판(24)의 상면에 스퀴즈(squeeze)를 사용하여 플럭스(flux)(26)를 도포한다(90). 플럭스(26)는 바텀 기판(24) 상에 솔더(23)를 마운팅할 때, 솔더(23)를 기판에 접착시키는 역할을 한다.
다음으로, 도 6의 (b)와 같이 볼 형상의 솔더(23)를 바텀 기판(24)의 상면에 마운팅한다(102). 솔더(23)가 마운팅 되는 위치, 즉 메탈 범프(22)가 형성되는 위치는 나중에 탑 패키지 기판(10)이 적층될 때 탑 패키지 기판(10)의 하면에 결합되는 솔더볼(12)과의 접합을 위해 솔더볼(12)의 위치에 대응하도록 결정된다.
다음으로, 도 6의 (c)와 같이 볼 형상의 솔더(23)가 마운팅 된 바텀 기판(24)을 가열하여 솔더(23)를 리플로우(reflow)시키고 솔더(23)의 마운팅을 위해 기판 상에 도포한 플럭스(26)를 제거한다. 플럭스(26)는 솔더(23)를 기판에 접착시키는 역할을 하지만, 회로간의 연결을 차단할 수 있으므로, 솔더(23)가 마운팅된 부분을 제외한 나머지 부분에서는 플럭스(26)를 제거하는 것이 좋다(104).
이와 같이 바텀 기판(24)의 상면에 솔더(23)를 결합하고, 솔더(23)를 리플로우(106)하여 메탈 범프(22)를 형성하기 위한 준비를 완료한다.
한편, 본 발명이 바텀 기판(24) 상에 솔더(23)를 결합하기 위해 반드시 볼 형상의 솔더(23)를 마운팅 하는 것에 한정되는 것은 아니며, 메탈 마스크를 이용하여 솔더 페이스트를 인쇄한 후, 메탈 마스크를 제거함으로써 볼 형상의 솔더(23)를 마운팅하는 것과 동일한 결과를 얻을 수 있다. 이후의 리플로우, 플럭스 제거(deflux) 및 코이닝 공정은 전술한 공정과 동일하다.
다음으로, 도 6의 (d)와 같이 리플로우에 의해 유동성을 갖는 솔더(23)를 코이닝(coinning)하여 메탈 범프(22)의 높이가 균일하게 형성되도록 그 상면을 평평하게 한다(108). 전술한 바와 같이 바텀 패키지 기판(20)에 실장되는 전자소자(1)가 패키지 기판 사이의 공간에 수용되도록 하기 위해서는, 코이닝 공정에서 메탈 범프(22)의 높이를 전자소자(1)의 높이에서 솔더볼(12)의 높이를 뺀 값보다 크거나 같게 되도록 형성한다.
이와 같은 공정을 통해 바텀 기판(24) 상에 메탈 범프(22)가 형성된다(100). 전술한 바와 같이 메탈 범프(22)가 형성되는 위치는 탑 패키지 기판(10)의 하면에 결합되는 솔더볼(12)의 위치와 대응되도록 한다. 이에 따라, 솔더볼(12)을 메탈 범프(22)에 접합함으로써 탑 패키지 기판(10)이 바텀 패키지 기판(20)에 적층된다.
다음으로, 도 6의 (e)와 같이 바텀 기판(24) 상에 전자소자(1)를 실장하여 바텀 패키지 기판(20)을 형성한다(110). 전자소자(1)는 메탈 범프(22)와 간섭되지 않도록 메탈 범프(22)가 형성되지 않은 위치에 실장되며, 바텀 패키지 기판(20)의 하면에는 솔더볼(12)을 접합시켜 전기적 연결을 위한 접점을 형성한다.
전술한 바와 같이 전자소자(1)의 실장은 기판 상에 전자소자(1)를 위치시키고, 와이어 본딩(3)에 의해 전자소자(1)를 기판에 형성된 회로와 전기적으로 연결한 후, 몰딩(5)에 의해 그 위치를 고정시킴으로써 이루어진다.
마지막으로, 도 6의 (f)와 같이 바텀 패키지 기판(20)의 상부에, 탑 패키지 기판(10)을 적층하여 PoP 기판을 완성한다(120). 탑 패키지 기판(10)의 하면에는 바텀 패키지 기판(20)과의 연결을 위한 솔더볼(12)이 결합되어 있다.
탑 패키지 기판(10)과 바텀 패키지 기판(20)의 적층은, 탑 패키지 기판(10)의 하면에 결합된 솔더볼(12)을 바텀 패키지 기판(20)의 상면에 형성된 메탈 범프(22)에 접합시킴으로써 구현된다. 솔더볼(12)은 플럭스(26) 또는 솔더 페이스트를 사용하여 메탈 범프(22)에 접합될 수 있으며, 보다 견고한 결합을 위해서는 열을 가하여 솔더볼(12)이 메탈 범프(22)에 융착되도록 하는 것이 좋다(130).
이 때 바텀 패키지 기판(20)에 형성되어 있는 메탈 범프(22)가 가열에 의해 변형됨으로써 그 높이가 달라지는 것을 방지하기 위해서는 메탈범프를 솔더볼(12)의 융점보다 높거나 같은 융점을 가지는 재질로 형성하는 것이 좋다.
본 발명의 기술 사상이 상술한 실시예에 따라 구체적으로 기술되었으나, 상술한 실시예는 그 설명을 위한 것이지 그 제한을 위한 것이 아니며, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같은 구성을 갖는 본 발명에 의하면, 바텀 패키지의 상면에 솔더볼 또는 솔더 페이스트를 사용하여 메탈 범프를 형성하고 탑 패키지의 하면에 결합되는 솔더볼을 메탈 범프에 접합함으로써, 탑 패키지와 바텀 패키지 간의 간격을 원하는 높이로 설정할 수 있으며, 이에 따라 바텀 패키지에 실장할 수 있는 전자소자의 수를 증가시킬 수 있다.
또한, 바텀 패키지에 실장되는 전자소자의 수가 증가하더라도 솔더볼의 크기를 증가시킬 필요가 없으므로, 전자소자의 수의 증가로 인한 미세 피치 범프의 요구에 부응할 수 있다.

Claims (17)

  1. 상면에 전자소자가 실장되는 바텀(bottom) 패키지 기판과;
    상기 바텀 패키지 기판의 상면에 결합되는 메탈 범프와;
    상기 바텀 패키지 기판의 상부에 적층되며, 하면에 솔더볼이 결합되는 탑(top) 패키지 기판을 포함하되,
    상기 메탈 범프는 상기 솔더볼의 위치에 대응하여 형성되며, 상기 메탈 범프의 높이는 상기 전자소자의 높이와 상기 솔더볼의 높이의 차이보다 크거나 같은 패키지 온 패키지 기판.
  2. 삭제
  3. 제1항에 있어서,
    상기 메탈 범프는 상기 솔더볼보다 융점이 높거나 같은 재질로 형성되는 패키지 온 패키지 기판.
  4. 제1항에 있어서,
    상기 메탈 범프는 볼 형태의 솔더(solder)를 리플로우(reflow)한 후 코이닝(coinning)하여 형성되는 패키지 온 패키지 기판.
  5. 제1항에 있어서,
    상기 메탈 범프는 상기 바텀 패키지 기판의 상면에 인쇄되는 솔더 페이스트를 리플로우(reflow)한 후 코이닝(coinning)하여 형성되는 패키지 온 패키지 기판.
  6. 제1항에 있어서,
    상기 탑 패키지 기판은 상기 솔더볼을 상기 메탈 범프에 접합시킴으로써 상기 바텀 패키지 기판에 결합되는 패키지 온 패키지 기판.
  7. 제6항에 있어서,
    상기 솔더볼은 상기 메탈 범프에 융착되어 접합되는 패키지 온 패키지 기판.
  8. (a) 바텀 패키지 기판 상의 소정의 위치에 메탈 범프를 형성하는 단계;
    (b) 상기 바텀 패키지 기판 상의 상기 메탈 범프가 형성되지 않는 위치에 전자소자를 실장하는 단계; 및
    (c) 상기 바텀 패키지 기판의 상부에, 하면에 솔더볼이 결합되는 탑(top) 패키지 기판을 적층하는 단계를 포함하되,
    상기 메탈 범프는 상기 솔더볼의 위치에 대응하여 형성되며, 상기 메탈 범프의 높이는 상기 전자소자의 높이와 상기 솔더볼의 높이의 차이보다 크거나 같은 것을 특징으로 하는 패키지 온 패키지 기판의 제조방법.
  9. 제8항에 있어서,
    상기 단계 (a) 이전에 상기 바텀(bottom) 패키지 기판의 상면에 플럭스(flux)를 도포하는 단계를 더 포함하는 패키지 온 패키지 기판의 제조방법.
  10. 제9항에 있어서,
    상기 단계 (a)는,
    (d) 상기 바텀(bottom) 패키지 기판의 상면에 솔더(solder)를 결합하는 단계;
    (e) 상기 솔더를 리플로우(reflow)하는 단계; 및
    (f) 상기 솔더를 코이닝(coinning)하는 단계를 포함하는 패키지 온 패키지 기판의 제조방법.
  11. 제10항에 있어서,
    상기 단계 (d)는 볼 형상의 솔더를 마운팅하는 단계를 포함하는 패키지 온 패키지 기판의 제조방법.
  12. 제10항에 있어서,
    상기 단계 (d)는 마스크를 이용하여 솔더 페이스트를 인쇄한 후, 상기 마스크를 제거하는 단계를 포함하는 패키지 온 패키지 기판의 제조방법.
  13. 제10항에 있어서,
    상기 단계 (e)는 상기 플럭스를 제거하는 단계를 더 포함하는 패키지 온 패키지 기판의 제조방법.
  14. 제10항에 있어서,
    상기 단계 (f)는 상기 메탈 범프의 높이가 균일하게 되도록 상기 솔더를 코이닝(coinning)하는 단계를 포함하는 패키지 온 패키지 기판의 제조방법.
  15. 삭제
  16. 제8항에 있어서,
    상기 단계 (c)는 상기 솔더볼을 상기 메탈 범프에 접합시킴으로써 상기 탑 패키지 기판을 상기 바텀 패키지 기판에 결합하는 단계를 포함하는 패키지 온 패키지 기판의 제조방법.
  17. 제8항에 있어서,
    상기 단계 (c) 이후에 상기 솔더볼 또는 상기 메탈 범프를 가열하여 상기 솔더볼과 상기 메탈 범프를 융착시키는 단계를 더 포함하는 패키지 온 패키지 기판의 제조방법.
KR1020050122291A 2005-12-13 2005-12-13 패키지 온 패키지 기판 및 그 제조방법 KR100746362B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050122291A KR100746362B1 (ko) 2005-12-13 2005-12-13 패키지 온 패키지 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050122291A KR100746362B1 (ko) 2005-12-13 2005-12-13 패키지 온 패키지 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070062645A KR20070062645A (ko) 2007-06-18
KR100746362B1 true KR100746362B1 (ko) 2007-08-06

Family

ID=38362897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050122291A KR100746362B1 (ko) 2005-12-13 2005-12-13 패키지 온 패키지 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100746362B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101013545B1 (ko) * 2007-07-26 2011-02-14 주식회사 하이닉스반도체 스택 패키지 및 그의 제조방법
US7960822B2 (en) 2008-11-17 2011-06-14 Samsung Electro-Mechanics Co., Ltd. Package on package substrate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050009846A (ko) * 2003-07-18 2005-01-26 삼성전자주식회사 스택 반도체 칩 비지에이 패키지 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050009846A (ko) * 2003-07-18 2005-01-26 삼성전자주식회사 스택 반도체 칩 비지에이 패키지 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101013545B1 (ko) * 2007-07-26 2011-02-14 주식회사 하이닉스반도체 스택 패키지 및 그의 제조방법
US7960822B2 (en) 2008-11-17 2011-06-14 Samsung Electro-Mechanics Co., Ltd. Package on package substrate
KR101198411B1 (ko) * 2008-11-17 2012-11-07 삼성전기주식회사 패키지 온 패키지 기판

Also Published As

Publication number Publication date
KR20070062645A (ko) 2007-06-18

Similar Documents

Publication Publication Date Title
US9263426B2 (en) PoP structure with electrically insulating material between packages
US5477419A (en) Method and apparatus for electrically connecting an electronic part to a circuit board
US6624004B2 (en) Flip chip interconnected structure and a fabrication method thereof
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
US7091064B2 (en) Method and apparatus for attaching microelectronic substrates and support members
JP4864810B2 (ja) チップ内蔵基板の製造方法
JP2018056234A (ja) プリント回路板、電子機器及びプリント回路板の製造方法
US6657313B1 (en) Dielectric interposer for chip to substrate soldering
JP2011171427A (ja) 積層型半導体装置
JPH06267964A (ja) バンプの形成法
JP5036397B2 (ja) チップ内蔵基板の製造方法
KR100746362B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
JPH0817972A (ja) 部品の接続構造及びその製造方法
JP2005340230A (ja) プリント配線板および部品実装体の製造方法
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
JP2001230537A (ja) ハンダバンプの形成方法
JP2008091650A (ja) フリップチップ実装方法、および半導体パッケージ
JP2001257229A (ja) バンプを有する電子部品及びその実装方法
JP2006066811A (ja) はんだ印刷用マスク、部品実装方法
KR101133126B1 (ko) 반도체 패키지 및 그 제조 방법
KR20070119790A (ko) 폴리머 범프를 갖는 적층 패키지, 그의 제조 방법 및 모기판 실장 구조
JPH09326412A (ja) ハンダボールの取り付け方法
JP2751897B2 (ja) ボールグリッドアレイ実装構造及び実装方法
JP2005005358A (ja) 半導体モジュールの積層基板間接続構造
JP2007035870A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
LAPS Lapse due to unpaid annual fee