KR20070119790A - 폴리머 범프를 갖는 적층 패키지, 그의 제조 방법 및 모기판 실장 구조 - Google Patents

폴리머 범프를 갖는 적층 패키지, 그의 제조 방법 및 모기판 실장 구조 Download PDF

Info

Publication number
KR20070119790A
KR20070119790A KR1020060054162A KR20060054162A KR20070119790A KR 20070119790 A KR20070119790 A KR 20070119790A KR 1020060054162 A KR1020060054162 A KR 1020060054162A KR 20060054162 A KR20060054162 A KR 20060054162A KR 20070119790 A KR20070119790 A KR 20070119790A
Authority
KR
South Korea
Prior art keywords
package
wiring board
polymer
unit
solder balls
Prior art date
Application number
KR1020060054162A
Other languages
English (en)
Inventor
김평완
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060054162A priority Critical patent/KR20070119790A/ko
Publication of KR20070119790A publication Critical patent/KR20070119790A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 폴리머 범프를 갖는 적층 패키지, 그의 제조 방법 및 모 기판 실장 구조에 관한 것으로, 종래의 경우, 솔더 볼의 미세 피치가 구현된 소형의 솔더 볼들을 사용하여 단위 패키지들을 적층하는 과정에서 솔더 접합 불량이 발생된다. 본 발명은 상기한 문제를 해소하기 위해서, 하부 단위 패키지의 배선 기판과 상부 단위 패키지의 솔더 볼 사이에 개재된 폴리머 범프를 갖는 적층 패키지, 그의 제조 방법 및 모 기판 실장 구조를 제공한다. 본 발명에 따르면, 폴리머 범프가 솔더 볼 내에 삽입되면서 솔더 볼과 폴리머 범프의 부피가 더해지기 때문에, 솔더 볼이 하부 및 상부 단위 패키지의 배선 기판들 사이의 간격보다 낮더라도 단위 패키지들 사이에서 솔더 접합 불량이 발생되는 것을 억제할 수 있다. 또한, 폴리머 범프가 기계적 연결 뿐만 아니라 전기적 연결 기능을 수행하는 경우, 단위 패키지들 사이의 솔더 접합 불량이 발생하더라도 단위 패키지들 사이에서 전기적 연결 불량이 발생되는 것을 억제할 수 있다. 이로 인하여, 솔더 볼의 미세 피치를 구현하는 동시에, 적층 패키지의 솔더 접합 신뢰성 또는 전기적 연결 신뢰성을 확보할 수 있다.
COB, 솔더 볼, 미세 피치, 폴리머 범프, 삽입

Description

폴리머 범프를 갖는 적층 패키지, 그의 제조 방법 및 모 기판 실장 구조{STACK PACKAGE HAVING POLYMER BUMP, MANUFACTURING METHOD THEREOF, AND STRUCTURE MOUNTED ON MOTHER BOARD THEREOF}
도 1은 종래기술에 따른 적층 패키지를 나타내는 단면도이다.
도 2는 본 발명의 제 1 실시예에 따른 폴리머 범프를 갖는 적층 패키지를 나타내는 분해 사시도이다.
도 3은 도 2의 적층 패키지를 나타내는 단면도이다.
도 4 내지 도 7은 도 2의 적층 패키지의 제조 방법에 따른 각 단계를 나타내는 단면도들이다.
도 8은 도 2의 적층 패키지의 모 기판 실장 구조를 나타내는 단면도이다.
도 9는 본 발명의 제 2 실시예에 따른 폴리머 범프를 갖는 적층 패키지를 나타내는 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
110 : COB 패키지(chip on board package)
120 : 배선 기판(circuit board)
121 : 상부면(top surface)
123 : 하부면(bottom surface)
125 : 윈도우(window)
130 : 반도체 칩(semiconductor chip)
131 : 센터 패드(center pad)
140 : 본딩 와이어(bonding wire)
150 : 수지 봉합부(resin molding part)
160 : 솔더 볼(solder ball)
170 : 폴리머 범프(polymer bump)
191 : 도포기(applier)
193 : 열압착기(thermal-compressor)
200, 300 : 적층 패키지(stack package)
320 : 모 기판(mother board)
400 : 모기판 실장 구조(structure mounted on mother board)
본 발명은 적층 패키지, 그의 제조 방법 및 모 기판 실장 구조에 관한 것으로, 더욱 상세하게는 칩 온 보드(Chip On Board; COB) 패키지가 3차원으로 적층된 폴리머 범프를 갖는 적층 패키지, 그의 제조 방법 및 모 기판 실장 구조에 관한 것이다.
전자기기들의 경박단소화 추세에 따라 그의 핵심 소자인 패키지의 고밀도, 고실장화가 중요한 요인으로 대두되고 있으며, 또한, 칩의 크기는 자연적으로 증대되지만 패키지는 상기의 요건에 따라 소형화되는 경향으로 연구되고 있다.
여기서, 패키지의 크기를 줄이기 위해서 제안되어 온 여러 가지 방안, 예를 들면 복수 개의 반도체 패키지가 적층된 적층 패키지 등이 있다.
단위 패키지로서 칩 온 보드(Chip On Board; COB) 패키지를 사용한 종래기술에 따른 적층 패키지가 도 1에 도시되어 있다. 도 1을 참조하면, 종래기술에 따른 적층 패키지(100)는 두 개의 COB 패키지(10)가 3차원으로 적층된 2층 구조를 갖는다. 이 때, 상대적으로 아래쪽에 위치하는 COB 패키지(10)를 하부 COB 패키지(10a)라 하고, 상대적으로 위쪽에 위치하는 COB 패키지(10)를 상부 COB 패키지(10b)라 한다.
COB 패키지(10)는 배선 기판(20) 상부면(21)에 반도체 칩(30)이 실장되고, 배선 기판(20) 하부면(23)의 가장자리 부분에 솔더 볼(60)이 형성된 팬-아웃(fan-out) 타입의 반도체 패키지이다. 즉, COB 패키지(10)는 배선 기판(20) 상에 반도체 칩(30)이 접착되고, 배선 기판(20)과 반도체 칩(30)이 본딩 부재(40)에 의해 연결된 구조를 갖는다. 본딩 부재(40)를 포함하여 배선 기판(20)과 반도체 칩(30) 사이의 연결 영역은 수지 봉합부(50)에 의해 보호된다. 그리고 수지 봉합부(50) 외측의 배선 기판(20) 하부면(23)에 솔더 볼(60)들이 형성되어 있다.
이와 같은 COB 패키지(10)의 적층은 솔더 볼(60)을 이용한 솔더 접합 공정에 의해 이루어진다. 즉, 상부 COB 패키지(10b)의 솔더 볼(60)에 플럭스(flux)를 도포한 상태에서 하부 COB 패키지(10a)의 배선 기판(20)에 상부 COB 패키지(10b)의 솔 더 볼(60)이 위치하도록 탑재한 다음, 상부 COB 패키지(10b)의 솔더 볼(60)을 용융시켜 하부 COB 패키지(10a)의 배선 기판(20)에 접합시킨다.
그리고, 이와 같은 과정을 반복적으로 진행하여, COB 패키지(10)들을 아래쪽에서부터 순차적으로 적층함에 따라서, 3층 이상으로 COB 패키지(10)가 적층된 적층 패키지(100)가 제조될 수 있다.
그런데, 종래의 적층 패키지가 제조되는 과정에 있어서, COB 패키지의 적층이 이루어질 때마다, COB 패키지들 사이에서 솔더 볼을 용융시키기 위하여 고온의 열이 가해진다. 이에 따라, 적층 패키지의 구성 부품들에 열적 스트레스(thermal stress)가 가해져 구성 부품이 손상되는 경우가 많이 발생되고 있다.
예를 들어, 솔더 볼이 떨어지거나 이웃하는 솔더 볼 간의 단락이 발생하는 등의 문제가 발생된다. 이와 같은 문제는 사용하는 솔더 볼의 크기가 솔더 볼 피치와 비교하여 클수록, 그리고 적층되는 단위 패키지의 개수가 많을수록 더욱 더 심하게 나타난다.
이와 같은 문제를 해결하기 위하여, COB 패키지는, 솔더 볼의 미세 피치(fine pitch)를 구현하기 위하여, 소형화된 솔더 볼들을 사용하여 제조된다. 이로 인하여, COB 패키지의 배선 기판 하부면의 솔더 볼이 배선 기판 상부면의 반도체 칩 및 수지 봉합부 보다 낮게 형성된다. 이에 따라, 종래의 적층 패키지를 구현함에 있어서, 상부 COB 패키지의 솔더 볼과 하부 COB 패키지의 배선 기판이 연결되지 않는 솔더 접합 불량이 발생되고 있다.
따라서, 본 발명의 목적은 COB 패키지를 적층하는 과정에서, 솔더 볼의 미세 피치를 구현함에 있어서 발생되는 불량을 억제할 수 있는 폴리머 범프를 갖는 적층 패키지, 그의 제조 방법 및 모 기판 실장 구조를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 폴리머 범프를 갖는 적층 패키지를 제공한다.
본 발명에 따른 적층 패키지는, 배선 기판의 상부면에 반도체 칩이 실장되고, 반도체 칩 외측으로 배선 기판 하부면에 솔더 볼들이 형성된 단위 패키지들이 솔더 볼을 매개로 3차원으로 적층된 적층 패키지에 있어서, 하부 단위 패키지의 배선 기판으로부터 상부 단위 패키지의 솔더 볼 내부에 일정 부분 삽입되어 하부 단위 패키지의 배선 기판과 상부 단위 패키지의 솔더 볼 사이의 연결을 매개하는 폴리머 범프를 포함한다.
이 때, 폴리머 범프는 상부 단위 패키지의 솔더 볼에 대응하여 하부 단위 패키지의 배선 기판 상부면에 형성된다. 또한, 폴리머 범프는 단위 패키지의 배선 기판 하부면으로부터 솔더 볼 내부에 일정 부분 삽입되도록 단위 패키지의 배선 기판 하부면에 더 형성될 수 있다.
본 발명에 따른 적층 패키지는, 폴리머 범프의 외주면에 형성된 전기 전도층을 포함할 수 있다.
한편, 본 발명은 폴리머 범프를 갖는 적층 패키지의 모 기판 실장 구조를 제공한다.
본 발명에 따른 모 기판 실장 구조는, 모 기판으로부터 적층 패키지의 최하부 단위 패키지의 솔더 볼 내부에 일정 부분 삽입되어 모 기판과 적층 패키지의 솔더 볼 사이의 연결을 매개하는 폴리머 범프를 포함한다.
한편, 본 발명은 폴리머 범프를 갖는 적층 패키지의 제조 방법을 제공한다.
본 발명에 따른 적층 패키지의 제조 방법은, (a) 배선 기판의 상부면에 반도체 칩이 실장되고, 반도체 칩 외측의 배선 기판 하부면에 솔더 볼들이 형성된 단위 패키지들을 준비하는 단계와, (b) 최상부 단위 패키지를 제외한 단위 패키지들의 상부면의 솔더 볼들에 대응되는 위치에 폴리머 범프를 형성하는 단계와, (c) 솔더 볼 각각에 폴리머 범프를 대응시켜 단위 패키지들을 3차원으로 탑재하고, 단위 패키지들을 압착시켜 솔더 볼 내부에 폴리머 범프를 일정 부분 삽입하는 단계와, (d) 단위 패키지들을 열압착시켜 솔더 볼을 매개로 단위 패키지들을 솔더 접합시키는 단계를 포함한다.
본 발명에 따른 적층 패키지의 제조 방법에 있어서, (b) 단계는, (b1) 단위 패키지들의 상부면의 솔더 볼들에 대응되는 위치에 폴리머 물질을 도포하는 단계와, (b2) 도포된 폴리머 물질을 경화시키는 단계를 포함한다. 이 때, (b1) 단계는, 디스펜싱(dispensing) 방식, 제팅(jetting) 방식 또는 도팅(dotting) 방식 중 어느 하나의 방식에 의해 진행된다.
본 발명에 따른 적층 패키지의 제조 방법은, (b) 단계와 (c) 단계 사이에, 폴리머 범프의 외주면에 전기 전도층을 형성하는 단계를 더 포함할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
제 1 실시예
도 2는 본 발명의 제 1 실시예에 따른 폴리머 범프를 갖는 적층 패키지를 나타내는 분해 사시도이다. 도 3은 도 2의 단면도이다.
도 2 및 도 3을 참조하면, 제 1 실시예에 따른 적층 패키지(200)는 두 개의 COB 패키지(110)가 폴리머 범프(170)를 매개로 3차원으로 적층된 구조를 갖는다.
COB 패키지(110)는 배선 기판(120)의 상부면(121)에 반도체 칩(130)이 실장되고, 배선 기판(120) 하부면(123)의 가장자리 부분에 솔더 볼(160)이 형성된 팬-아웃 타입의 반도체 패키지이다. 즉, COB 패키지(110)는 배선 기판(120)의 중심 부분에 형성된 윈도우(125)에 반도체 칩(130)의 센터 패드(131)가 노출되게 배선 기판(120)의 상부면(121)에 반도체 칩(130)의 활성면이 접착된 구조를 갖는다. 배선 기판(120)의 윈도우(125)를 통하여 센터 패드(131)와 배선 기판(120)은 본딩 와이어(140)로 연결된다. 윈도우(125)에 노출된 센터 패드(131)와 본딩 와이어(140)는 배선 기판(120)의 하부면(123)에 연질의 실리콘(Si) 계열의 성형 수지로 형성된 수지 봉합부(150)에 의해 보호된다. 그리고, 수지 봉합부(150) 외측의 배선 기판(120) 하부면(123)에 외부 접속용 솔더 볼(160)들이 형성되어 있다.
이 때, 배선 기판(120)의 상부면(121)에 접착된 반도체 칩(130)은 외부에 노출되어 있으며, 솔더 볼(160)은 솔더 볼의 미세 피치를 구현할 수 있는 소형화된 크기를 가질 수 있다.
특히, 폴리머 범프(170)는 상부 COB 패키지(110b)의 솔더 볼(160)에 대응하 여 하부 COB 패키지(110a)의 배선 기판(120) 상부면(121)에 형성되며, 하부 COB 패키지(110a)의 배선 기판(120)으로부터 상부 COB 패키지(110b)의 솔더 볼(160) 내부에 완전히 삽입되어 하부 COB 패키지(110a)의 배선 기판(120)과 상부 COB 패키지(110b)의 솔더 볼(160) 사이의 연결을 매개한다. 한편, 도시되지는 않았으나, 폴리머 범프는 하부 및 상부 패키지(110a, 110b)의 배선 기판(120) 하부면(123)으로부터 솔더 볼(160) 내부에 완전히 삽입되도록 배선 기판(120)의 하부면(123)에 더 형성될 수 있다.
이 때, 폴리머 범프(170)의 소재로는, 솔더 볼(160)과 반응하여 새로운 금속간 화합물(intermetallic compound)을 형성하지 않도록, 금속 파티클(metal particle), 예컨대 은(Ag) 파티클이 에폭시(epoxy) 물질 내에 분포하고 있는 은-에폭시 등이 사용될 수 있다. 또한, 폴리머 범프(170)의 기계적 연결 매개체로서의 기능이 향상되도록, 폴리머 범프(170)는, 은-에폭시 내에 세라믹 파티클(ceramic particle), 예컨대 실리카(silica), 이산화규소(SiO2) 등의 파티클을 더 포함할 수 있다. 또는, 폴리머 범프(170)가 기계적 연결 뿐만 아니라 하부 및 상부 COB 패키지(110a, 110b) 사이의 전기적 연결 매개체로서의 기능을 수행하도록, 폴리머 범프(170)는 보다 증가된 양의 은 파티클을 포함하는 은-에폭시 물질일 수 있으며, 폴리머 범프(170)의 외주면에 전기 전도성이 높은 금속 성분의 전기 전도층(도시되지 않음)이 더 형성될 수도 있다.
그리고, 이러한 폴리머 범프(170)는, 상부 및 하부 COB 패키지(110a, 110b) 적층시, 폴리머 범프(170)가 솔더 볼(160)에 원활하게 삽입될 수 있는 형태, 예컨대 원뿔형인 것이 바람직하다.
한편, 제 1 실시예에서는 두 개의 COB 패키지(110)가 적층된 예를 개시하였으나, 이에 한정되는 것은 아니며, COB 패키지(110)들 사이에 폴리머 범프(170)를 개재하여 3층 이상으로 COB 패키지(110)들을 적층할 수 있음은 물론이다.
이와 같은 제 1 실시예에 따른 적층 패키지의 제조 방법을 도 4 내지 도 7을 참조하여 설명하면 다음과 같다. 여기서 도면을 통틀어 동일한 도면 부호는 동일한 구성요소를 나타낸다.
먼저, 본 실시예에 따른 적층 패키지(200)의 제조 방법은, 적층 공정을 진행할 하부 COB 패키지(110a), 상부 COB 패키지(110b)를 준비하는 단계로부터 출발한다.
다음으로, 도 4에 도시된 바와 같이, 하부 COB 패키지(110a)의 상부면(121)에 폴리머 물질(polymer material)을 도포하는 단계를 진행한다. 하부 COB 패키지(110a)의 반도체 칩(130) 외측의 배선 기판(120) 상부면(121)에 도포기(191)로 폴리머 물질을 도포한다. 폴리머 물질의 도포 공정은 디스펜싱 방식, 제팅 방식 또는 도팅 방식 중 어느 하나의 방식에 의해 진행된다. 이 때, 폴리머 물질은 하부 COB 패키지(110a)에 적층될 상부 COB 패키지(110b)의 솔더 볼(160)에 대응하는 위치에 도포된다.
다음으로, 도 5에 도시된 바와 같이, 폴리머 물질을 경화시켜 폴리머 범프(170)를 형성하는 단계를 진행한다. 즉, 하부 COB 패키지(110a)의 배선 기 판(120) 상부면(121)에 도포된 폴리머 물질을 경화시킨다. 폴리머 물질의 경화 공정은 폴리머 범프(170)의 소재에 따라 다른 방식, 예컨대 오븐 경화(oven cure), 스냅 경화(snap cure) 또는 자외선 경화(UV cure) 중 어느 하나의 방식에 의해 진행된다.
이와 같이, 하부 COB 패키지(110a)의 배선 기판(120)에 폴리머 물질을 도포한 다음, 경화시킴에 따라서, 폴리머 범프(170)가 형성된다.
이어서, 도 6에 도시된 바와 같이, 하부 COB 패키지(110a)의 상부에 상부 COB 패키지(110b)를 정렬하여 탑재한 다음, 압착시켜 상부 COB 패키지(110a)의 솔더 볼(160) 내부에 폴리머 범프(170)를 일정 부분 삽입하는 단계를 진행한다. 즉, 상부 COB 패키지(110b)의 솔더 볼(160) 각각을 하부 COB 패키지(110a)의 폴리머 범프(170) 각각에 대응시켜 하부 COB 패키지(110a)의 상부에 상부 COB 패키지(110b)를 정렬하여 탑재시킨다. 그리고, 열압착기(193)로 하부 및 상부 COB 패키지(110a, 110b)를 압착시켜 폴리머 범프(170)의 일정 부분을 솔더 볼(160) 내부에 삽입시킨다. 이로 인하여, 하부 및 상부 COB 패키지(110a, 110b)가 기계적으로 연결되며, 하부 및 상부 COB 패키지(110a, 110b)가 사이의 유동성이 억제된다.
계속해서, 도 7에 도시된 바와 같이, 열압착으로 하부 및 상부 COB 패키지(110a, 110b)를 적층하는 단계를 진행한다. 즉, 하부 COB 패키지(110a)의 폴리머 범프(170)가 상부 COB 패키지(110b)의 솔더 볼(160)에 일정 부분 삽입된 반제품을 에어 챔버(도시되지 않음)에 로딩(loading)한다. 그리고, 에어 챔버 내부를 솔더 볼(160)의 용융 온도 이상으로 가열하여 솔더 볼(160)을 변형 가능한 상태로 가열 한 다음, 일정 온도로 가열된 열압착기(193)로 하부 및 상부 COB 패키지(110a, 110b)를 열압착시켜, 폴리머 범프(170)를 솔더 볼(160) 내에 완전하게 삽입하는 동시에 하부 및 상부 COB 패키지(110a, 110b)를 솔더 접합시킨다.
그리고, 하부 및 상부 COB 패키지(110a, 110b)를 솔더 접합시키기 위해서 열압착기(193)로 열압착하는 과정에서 폴리머 범프(170)가 솔더 볼(160) 내에 완전하게 삽입되면서 솔더 볼(160)의 부피에 폴리머 범프(170)의 부피가 더해지기 때문에, 솔더 볼(160)이 하부 및 상부 COB 패키지(110a, 110b)의 배선 기판(120)들 사이의 간격보다 낮더라도 하부 및 상부 COB 패키지(110a, 110b) 사이에서 솔더 접합 불량이 발생되는 것을 억제할 수 있다.
마지막으로, 에어 챔버에서 열압착 공정이 완료된 반제품을 언로딩(unloading)함으로써, 도 3에 도시된 바와 같은 적층 패키지(200)를 얻을 수 있다.
한편, 제 1 실시예에서는 COB 패키지가 적층된 예를 개시하였으나, 이에 한정되는 것은 아니며, 도 8에 도시된 바와 같이, 적층 패키지(200)의 모 기판 실장 구조(400)를 구현할 수 있음은 물론이다. 즉, 적층 패키지(200)의 하부 COB 패키지(110a)와 모 기판(320) 사이에 폴리머 범프(170)를 개재하여 적층 패키지(200)를 모 기판(320) 상에 실장할 수 있다.
한편, 제 1 실시예에서는 본딩 부재로 본딩 와이어를 이용하고, 윈도우가 형성되어 있는 배선 기판을 이용한 COB 패키지를 예를 들어 설명하였지만, 이에 한정되는 것은 아니며 윈도우가 형성되지 않는 배선 기판 상에 반도체 칩이 플립 칩 본 딩되거나 와이어 본딩된 COB 패키지들을 적층하여 본 발명에 따른 적층 패키지를 구현할 수 있다.
제 2 실시예
본 발명의 제 1 실시예에서는 하부 COB 패키지의 폴리머 범프가 상부 COB 패키지의 솔더 볼 내에 완전하게 삽입된 예를 개시하였지만, 도 9에 도시된 바와 같이, 하부 COB 패키지(110a)의 폴리머 범프(170)를 상부 COB 패키지(110b)의 솔더 볼(160) 내에 부분적으로 삽입하여 본 발명에 따른 적층 패키지(300)를 구현할 수 있다. 제 2 실시예에 따른 적층 패키지(300)는 하부 COB 패키지(110a)의 폴리머 범프(170)를 상부 COB 패키지(110b)의 솔더 볼(160) 내에 부분적으로 삽입된 것을 제외하면 제 1 실시예와 동일한 구조를 갖기 때문에, 이를 중심으로 설명하도록 하겠다.
폴리머 범프(170)는 솔더 볼(160) 내에 부분적으로 삽입되며, 솔더 볼(160)은 하부 COB 패키지(110a)의 배선 기판(120)에 직접적으로 접합되지 않는다. 이 때, 폴리머 범프(170)는 보다 증가된 양의 금속 파티클을 포함하여 전기 전도성을 갖는 소재일 수 있으며, 폴리머 범프(170)의 외주면에 전기 전도층(도시되지 않음)이 더 형성되어 있을 수 있다. 따라서, 폴리머 범프(170)의 금속 파티클 또는 폴리머 범프(170) 외주면의 전기 전도층에 의하여, 폴리머 범프(170)가 기계적 연결 매개체로서의 기능 뿐만 아니라 하부 및 상부 COB 패키지(110a, 110b) 사이의 전기적 연결 매개체로서의 기능을 수행하며, 상부 COB 패키지(110b)의 솔더 볼(160)이 하부 COB 패키지(110a)에 솔더 접합되지 않더라도 하부 및 상부 COB 패키지(110a, 110b) 사이에서 전기적 연결 불량이 발생되는 것을 억제할 수 있다.
한편, 본 발명의 실시예들에서는 단위 패키지로 COB 패키지를 예를 들어 설명하였지만, 이에 한정되는 것은 아니며 팬-아웃 타입의 볼 그리드 어레이 패키지(ball grid array package)가 단위 패키지로 사용될 수 있다.
따라서, 본 발명에 따르면 폴리머 범프는 하부 단위 패키지의 배선 기판에 형성되어 열압착으로 상부 단위 패키지의 솔더 볼 내에 삽입되기 때문에, 솔더 볼의 부피에 폴리머 범프의 부피가 더해짐으로써, 솔더 볼이 하부 및 상부 단위 패키지의 배선 기판들 사이의 간격보다 낮더라도 단위 패키지들 사이에서 솔더 접합 불량이 발생되는 것을 억제할 수 있다. 또한, 폴리머 범프가 기계적 연결 매개체로서의 기능 뿐만 아니라 전기적 연결 매개체로서의 기능을 수행할 수 있는 경우, 단위 패키지들 사이의 솔더 접합 불량이 발생하더라도 단위 패키지들 사이에서 전기적 연결 불량이 발생되는 것을 억제할 수 있다. 이로 인하여, 솔더 볼의 미세 피치를 구현하는 동시에, 적층 패키지의 솔더 접합 신뢰성 또는 전기적 연결 신뢰성을 확보할 수 있다.

Claims (11)

  1. 배선 기판의 상부면에 반도체 칩(chip)이 실장되고, 상기 반도체 칩 외측의 상기 배선 기판 하부면에 솔더 볼(solder ball)들이 형성된 단위 패키지들이 상기 솔더 볼을 매개로 3차원으로 적층된 적층 패키지에 있어서,
    하부 단위 패키지의 배선 기판으로부터 상부 단위 패키지의 솔더 볼 내부에 일정 부분 삽입되어 상기 하부 단위 패키지의 배선 기판과 상기 상부 단위 패키지의 솔더 볼 사이의 연결을 매개하는 폴리머 범프(polymer bump);를 포함하는 것을 특징으로 하는 폴리머 범프를 갖는 적층 패키지.
  2. 제 1항에 있어서, 상기 단위 패키지는,
    배선 기판;
    상기 배선 기판의 상부면에 접착되는 반도체 칩;
    상기 배선 기판과 상기 반도체 칩을 전기적으로 연결하는 본딩(bonding) 부재;
    상기 본딩 부재를 포함하여 상기 배선 기판과 상기 반도체 칩 사이의 연결 영역을 보호하는 수지 봉합부; 및
    상기 반도체 칩 외측의 상기 배선 기판 하부면에 형성된 복수 개의 솔더 볼;을 포함하며,
    상기 폴리머 범프는 상기 상부 단위 패키지의 솔더 볼에 대응하여 상기 하부 단위 패키지의 배선 기판 상부면에 형성된 것을 특징으로 하는 폴리머 범프를 갖는 적층 패키지.
  3. 제 2항에 있어서, 상기 폴리머 범프는 상기 단위 패키지의 상기 배선 기판 하부면으로부터 상기 솔더 볼 내부에 일정 부분 삽입되도록 상기 단위 패키지의 상기 배선 기판 하부면에 더 형성된 것을 특징으로 하는 폴리머 범프를 갖는 적층 패키지.
  4. 제 1항에 있어서, 상기 폴리머 범프의 외주면에 형성된 전기 전도층을 포함하는 것을 특징으로 하는 폴리머 범프를 갖는 적층 패키지.
  5. 제 1항 내지 제 4항 중 어느 한 항에 기재된 적층 패키지의 모 기판 실장 구조에 있어서,
    상기 모 기판으로부터 적층 패키지의 최하부 단위 패키지의 솔더 볼 내부에 일정 부분 삽입되어 상기 모 기판과 상기 적층 패키지의 솔더 볼 사이의 기계적 연결을 매개하는 폴리머 범프;를 포함하는 것을 특징으로 하는 폴리머 범프를 갖는 적층 패키지의 모 기판 실장 구조.
  6. 제 5항에 있어서, 상기 폴리머 범프의 외주면에 형성된 전기 전도층을 더 포함하는 것을 특징으로 하는 폴리머 범프를 갖는 적층 패키지의 모 기판 실장 구조.
  7. (a) 배선 기판의 상부면에 반도체 칩이 실장되고, 상기 반도체 칩 외측의 상기 배선 기판 하부면에 솔더 볼들이 형성된 단위 패키지들을 준비하는 단계;
    (b) 상기 최상부 단위 패키지를 제외한 상기 단위 패키지들의 상부면의 상기 솔더 볼들에 대응되는 위치에 폴리머 범프를 형성하는 단계;
    (c) 상기 솔더 볼 각각에 상기 폴리머 범프를 대응시켜 상기 단위 패키지들을 3차원으로 탑재하고, 상기 단위 패키지들을 압착시켜 상기 솔더 볼 내부에 상기 폴리머 범프를 일정 부분 삽입하는 단계; 및
    (d) 상기 단위 패키지들을 열압착시켜 상기 솔더 볼을 매개로 상기 단위 패키지들을 솔더 접합시키는 단계;를 포함하는 것을 특징으로 하는 폴리머 범프를 갖는 적층 패키지의 제조 방법.
  8. 제 7항에 있어서, 상기 (b) 단계는,
    (b1) 상기 단위 패키지들의 상부면의 상기 솔더 볼들에 대응되는 위치에 폴리머 물질을 도포하는 단계; 및
    (b2) 도포된 상기 폴리머 물질을 경화시키는 단계;를 포함하는 것을 특징으로 하는 폴리머 범프를 갖는 적층 패키지의 제조 방법.
  9. 제 8항에 있어서, 상기 (b1) 단계는,
    디스펜싱(dispensing) 방식, 제팅(jetting) 방식 또는 도팅(dotting) 방식 중 어느 하나의 방식에 의해 진행되는 것을 특징으로 하는 폴리머 범프를 갖는 적층 패키지의 제조 방법.
  10. 제 7항에 있어서, 상기 폴리머 범프는 상기 단위 패키지의 상기 배선 기판 하부면으로부터 상기 솔더 볼 내부에 일정 부분 삽입되도록 상기 단위 패키지의 상기 배선 기판 하부면에 더 형성된 것을 특징으로 하는 폴리머 범프를 갖는 적층 패키지의 제조 방법.
  11. 제 7항에 있어서, 상기 (b) 단계와 상기 (c) 단계 사이에,
    상기 폴리머 범프의 외주면에 전기 전도층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 폴리머 범프를 갖는 적층 패키지의 제조 방법.
KR1020060054162A 2006-06-16 2006-06-16 폴리머 범프를 갖는 적층 패키지, 그의 제조 방법 및 모기판 실장 구조 KR20070119790A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060054162A KR20070119790A (ko) 2006-06-16 2006-06-16 폴리머 범프를 갖는 적층 패키지, 그의 제조 방법 및 모기판 실장 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060054162A KR20070119790A (ko) 2006-06-16 2006-06-16 폴리머 범프를 갖는 적층 패키지, 그의 제조 방법 및 모기판 실장 구조

Publications (1)

Publication Number Publication Date
KR20070119790A true KR20070119790A (ko) 2007-12-21

Family

ID=39137863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060054162A KR20070119790A (ko) 2006-06-16 2006-06-16 폴리머 범프를 갖는 적층 패키지, 그의 제조 방법 및 모기판 실장 구조

Country Status (1)

Country Link
KR (1) KR20070119790A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891517B1 (ko) * 2007-06-18 2009-04-06 주식회사 하이닉스반도체 플립 칩 패키지 및 그의 제조방법
US10153193B2 (en) 2016-06-15 2018-12-11 Samsung Display Co., Ltd. Integrated circuit for a stable electrical connection and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891517B1 (ko) * 2007-06-18 2009-04-06 주식회사 하이닉스반도체 플립 칩 패키지 및 그의 제조방법
US10153193B2 (en) 2016-06-15 2018-12-11 Samsung Display Co., Ltd. Integrated circuit for a stable electrical connection and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
JP3916854B2 (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
US8383456B2 (en) Semiconductor device and manufacturing method therefor
US8575763B2 (en) Semiconductor device and method of manufacturing the same
US7242081B1 (en) Stacked package structure
KR100851072B1 (ko) 전자 패키지 및 그 제조방법
US20070020811A1 (en) Method and apparatus for attaching microelectronic substrates and support members
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
KR101245454B1 (ko) 비대칭적으로 배열된 다이 및 몰딩을 포함하는 멀티패키지 모듈
US7807510B2 (en) Method of manufacturing chip integrated substrate
JP2007324354A (ja) 半導体装置
JP2006196709A (ja) 半導体装置およびその製造方法
JP2010010301A (ja) 半導体装置及びその製造方法
JP2009278064A (ja) 半導体装置とその製造方法
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
KR20120058118A (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
US20130307145A1 (en) Semiconductor package and method of fabricating the same
US7660130B2 (en) Semiconductor device
JP4626445B2 (ja) 半導体パッケージの製造方法
JP5547703B2 (ja) 半導体装置の製造方法
US8059422B2 (en) Thermally enhanced package structure
CN109427725B (zh) 中介基板及其制法
KR20070119790A (ko) 폴리머 범프를 갖는 적층 패키지, 그의 제조 방법 및 모기판 실장 구조
JP2008277457A (ja) 積層型半導体装置および実装体
TWI720851B (zh) 晶片封裝結構及其製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid