JP2001257229A - バンプを有する電子部品及びその実装方法 - Google Patents
バンプを有する電子部品及びその実装方法Info
- Publication number
- JP2001257229A JP2001257229A JP2000072495A JP2000072495A JP2001257229A JP 2001257229 A JP2001257229 A JP 2001257229A JP 2000072495 A JP2000072495 A JP 2000072495A JP 2000072495 A JP2000072495 A JP 2000072495A JP 2001257229 A JP2001257229 A JP 2001257229A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- bumps
- electronic component
- chip
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
- H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 一面側に突出して形成されたバンプを有し該
バンプを介して基板上に実装される電子部品において、
基板の反りが発生しても、全てのバンプを基板の導体部
に接触させる。 【解決手段】 電子部品としてのＩＣチップ１０は、一
面１０ａ側に突出して形成されたバンプ１１を有し、こ
のバンプ１１を介して基板のランド上に実装される。こ
こで、バンプ１１は、一面１０ａ側からに突出方向に２
個のバンプ部１２、１３を積み重ねてなるものであり、
隣接するバンプ部１２、１３間は、くびれた形状となっ
ている。
バンプを介して基板上に実装される電子部品において、
基板の反りが発生しても、全てのバンプを基板の導体部
に接触させる。 【解決手段】 電子部品としてのＩＣチップ１０は、一
面１０ａ側に突出して形成されたバンプ１１を有し、こ
のバンプ１１を介して基板のランド上に実装される。こ
こで、バンプ１１は、一面１０ａ側からに突出方向に２
個のバンプ部１２、１３を積み重ねてなるものであり、
隣接するバンプ部１２、１３間は、くびれた形状となっ
ている。
Description
【０００１】
【発明の属する技術分野】本発明は、一面側に突出して
形成されたバンプを有し該バンプを介して基板上に実装
される電子部品、及び、その製造方法、並びに、該電子
部品の基板上への実装方法に関する。
形成されたバンプを有し該バンプを介して基板上に実装
される電子部品、及び、その製造方法、並びに、該電子
部品の基板上への実装方法に関する。
【０００２】
【従来の技術】従来、この種の電子部品の実装に係るも
のとしては、例えば、スタッドバンプによるＩＣ実装が
ある。これは、半導体チップ（電子部品）のパッド上に
ワイヤボンディング手法を用いてバンプを複数個形成
し、このバンプに導電性接着剤を転写した後、半導体チ
ップを基板上に搭載し、基板上に形成された導体部（ラ
ンド）とバンプとを、導電性接着剤を介して電気的に接
続するようにしたものである。
のとしては、例えば、スタッドバンプによるＩＣ実装が
ある。これは、半導体チップ（電子部品）のパッド上に
ワイヤボンディング手法を用いてバンプを複数個形成
し、このバンプに導電性接着剤を転写した後、半導体チ
ップを基板上に搭載し、基板上に形成された導体部（ラ
ンド）とバンプとを、導電性接着剤を介して電気的に接
続するようにしたものである。
【０００３】
【発明が解決しようとする課題】しかしながら、チップ
サイズの大型化、チップを搭載する基板の積層化等によ
って、基板の反りが最大４０μｍ程度発生する状況とな
っている。現状では、図６に示す様に、このような大き
な反りＤが発生したとき、バンプＪ１の高さＨが低い
（例えば約５０μｍ程度）ため、基板Ｊ２にチップＪ３
を搭載しようとすると、基板Ｊ２上のランドＪ４及び導
電性接着剤Ｊ５とバンプＪ１とが接触できない部分が発
生する。
サイズの大型化、チップを搭載する基板の積層化等によ
って、基板の反りが最大４０μｍ程度発生する状況とな
っている。現状では、図６に示す様に、このような大き
な反りＤが発生したとき、バンプＪ１の高さＨが低い
（例えば約５０μｍ程度）ため、基板Ｊ２にチップＪ３
を搭載しようとすると、基板Ｊ２上のランドＪ４及び導
電性接着剤Ｊ５とバンプＪ１とが接触できない部分が発
生する。
【０００４】本発明は上記問題に鑑み、一面側に突出し
て形成されたバンプを有し該バンプを介して基板上に実
装される電子部品において、基板の反りが発生しても、
全てのバンプを基板の導体部に接触させることを目的と
する。
て形成されたバンプを有し該バンプを介して基板上に実
装される電子部品において、基板の反りが発生しても、
全てのバンプを基板の導体部に接触させることを目的と
する。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、請求項１または請求項２記載の発明は電子部品に係
るものであり、一面側に突出して形成されたバンプ（１
１）を有し、このバンプを介して基板（２０）上に実装
される電子部品において、該バンプを、該一面側から突
出方向に複数のバンプ部（１２、１３）を積み重ねてな
るものとし、更に、隣接するバンプ部間のうち少なくと
も１箇所をくびれた形状としたことを特徴としている。
め、請求項１または請求項２記載の発明は電子部品に係
るものであり、一面側に突出して形成されたバンプ（１
１）を有し、このバンプを介して基板（２０）上に実装
される電子部品において、該バンプを、該一面側から突
出方向に複数のバンプ部（１２、１３）を積み重ねてな
るものとし、更に、隣接するバンプ部間のうち少なくと
も１箇所をくびれた形状としたことを特徴としている。
【０００６】基板に反りが発生した場合、上記図６に示
したように、電子部品と基板との距離が広い部分と狭い
部分とが存在する。ここで、本発明によれば、バンプを
複数のバンプ部を積み重ねた構成とすることにより、バ
ンプの高さを十分に稼げるから、上記距離が広い部分で
もバンプと導体部との接触を確保できる。
したように、電子部品と基板との距離が広い部分と狭い
部分とが存在する。ここで、本発明によれば、バンプを
複数のバンプ部を積み重ねた構成とすることにより、バ
ンプの高さを十分に稼げるから、上記距離が広い部分で
もバンプと導体部との接触を確保できる。
【０００７】また、実装時には、バンプは適切に変形し
て潰れなければならないが、本発明では、隣接するバン
プ部間のうち少なくとも１箇所をくびれた形状としてい
るため、このくびれ部がバンプのうち他の部位よりも変
形しやすい変形部となり、バンプの適切な潰れを実現で
きる。従って、本発明の電子部品を用いれば、変形基板
に大きな反りが発生しても、全てのバンプを基板の導体
部に接触させることができる。
て潰れなければならないが、本発明では、隣接するバン
プ部間のうち少なくとも１箇所をくびれた形状としてい
るため、このくびれ部がバンプのうち他の部位よりも変
形しやすい変形部となり、バンプの適切な潰れを実現で
きる。従って、本発明の電子部品を用いれば、変形基板
に大きな反りが発生しても、全てのバンプを基板の導体
部に接触させることができる。
【０００８】ここで、請求項２の発明のように、複数の
バンプ部（１２、１３）のうち、一面に接続されるバン
プ部（１２）即ち１段目のバンプ部を、他のバンプ部
（１３）よりも柔らかい材質により構成することが好ま
しい。それにより、電子部品側である１段目のバンプが
潰れやすくなるため、バンプが潰れる際の荷重により電
子部品に与える損傷を、１段目のバンプの潰れが緩衝す
ることによって極力低減することができる。
バンプ部（１２、１３）のうち、一面に接続されるバン
プ部（１２）即ち１段目のバンプ部を、他のバンプ部
（１３）よりも柔らかい材質により構成することが好ま
しい。それにより、電子部品側である１段目のバンプが
潰れやすくなるため、バンプが潰れる際の荷重により電
子部品に与える損傷を、１段目のバンプの潰れが緩衝す
ることによって極力低減することができる。
【０００９】また、請求項３及び請求項４の発明は、請
求項１または２に記載の電子部品の製造方法に係るもの
であり、複数のバンプ部（１２、１３）を、ボールボン
ディング法により、電子部品（１０）の一面側から、各
々順次形成していくことを特徴としている。それによ
り、請求項１又は２の電子部品を適切に製造することが
できる。
求項１または２に記載の電子部品の製造方法に係るもの
であり、複数のバンプ部（１２、１３）を、ボールボン
ディング法により、電子部品（１０）の一面側から、各
々順次形成していくことを特徴としている。それによ
り、請求項１又は２の電子部品を適切に製造することが
できる。
【００１０】ここで、請求項４の発明のように、電子部
品（１０）の一面上に積み重ねられる複数のバンプ部
（１２、１３）のうち、２段目以降のバンプ部（１３）
を形成するためのボールの径を、１段目のバンプ部（１
２）を形成するためのボールの径よりも大きくすること
が好ましい。これは、電子部品とバンプ部との接合性
と、バンプ部同士の接合性とを比べた場合、構成される
材質等によって、通常、後者の方が接合性に優れること
による。
品（１０）の一面上に積み重ねられる複数のバンプ部
（１２、１３）のうち、２段目以降のバンプ部（１３）
を形成するためのボールの径を、１段目のバンプ部（１
２）を形成するためのボールの径よりも大きくすること
が好ましい。これは、電子部品とバンプ部との接合性
と、バンプ部同士の接合性とを比べた場合、構成される
材質等によって、通常、後者の方が接合性に優れること
による。
【００１１】例えば、１段目バンプ部と２段目バンプ部
との接合性は、１段目バンプ部と電子部品との接合性よ
りも優れる。そのため、ボールボンディング法における
バンプ部形成時のボールの加圧力は、２段目バンプ部を
１段目バンプ部上に形成するときの方が、１段目バンプ
部を電子部品の一面上に形成するときよりも、弱いもの
で済む。
との接合性は、１段目バンプ部と電子部品との接合性よ
りも優れる。そのため、ボールボンディング法における
バンプ部形成時のボールの加圧力は、２段目バンプ部を
１段目バンプ部上に形成するときの方が、１段目バンプ
部を電子部品の一面上に形成するときよりも、弱いもの
で済む。
【００１２】そのため、もし、１段目のボールを２段目
以降よりも大きな外径とすると、１段目バンプ部の加圧
力が大きいので、せっかく１段目のボール径を大きくし
ても、その潰れが大きく、１段目バンプ部の高さを稼ぐ
には不利である。その点、請求項４の発明によれば、２
段目以降のボール径の方を大きくすることにより、バン
プ全体の高さを、適切に稼ぐことができ、好ましい。
以降よりも大きな外径とすると、１段目バンプ部の加圧
力が大きいので、せっかく１段目のボール径を大きくし
ても、その潰れが大きく、１段目バンプ部の高さを稼ぐ
には不利である。その点、請求項４の発明によれば、２
段目以降のボール径の方を大きくすることにより、バン
プ全体の高さを、適切に稼ぐことができ、好ましい。
【００１３】また、請求項５の発明は、バンプを有する
電子部品の基板上への実装方法に係るものであり、請求
項１または２に記載の電子部品（１０）と、一面側にバ
ンプ（１１）に対応して形成された導体部（２１）を有
する基板（２０）とを用意し、基板の導体部上に導電性
接着剤（４０）を配設した後、バンプを、導電性接着剤
を介して導体部に電気的に接続することを特徴としてい
る。
電子部品の基板上への実装方法に係るものであり、請求
項１または２に記載の電子部品（１０）と、一面側にバ
ンプ（１１）に対応して形成された導体部（２１）を有
する基板（２０）とを用意し、基板の導体部上に導電性
接着剤（４０）を配設した後、バンプを、導電性接着剤
を介して導体部に電気的に接続することを特徴としてい
る。
【００１４】本実装方法によれば、導電性接着剤の配設
を基板側に行っているため、基板に搭載される電子部品
が複数個ある場合であっても、導電性接着剤の配設が、
印刷等を用いて１回の工程で済むという利点がある。も
し、導電性接着剤の配設を電子部品側に行うと、複数の
電子部品毎に、転写等による導電性接着剤配設工程を複
数回行わなければならない。
を基板側に行っているため、基板に搭載される電子部品
が複数個ある場合であっても、導電性接着剤の配設が、
印刷等を用いて１回の工程で済むという利点がある。も
し、導電性接着剤の配設を電子部品側に行うと、複数の
電子部品毎に、転写等による導電性接着剤配設工程を複
数回行わなければならない。
【００１５】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示す一
例である。
する実施形態に記載の具体的手段との対応関係を示す一
例である。
【００１６】
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。図１は、本発明の実施形態に係るバ
ンプ１１を有する電子部品１０を示す概略断面図、図２
は、電子部品１０のバンプ１１の製造方法を示す工程図
（概略断面図）、図３は、電子部品１０の基板２０への
実装方法を示す工程図（概略断面図）である。限定され
るものではないが、本例では、電子部品としてＩＣチッ
プ１０を採用している。
について説明する。図１は、本発明の実施形態に係るバ
ンプ１１を有する電子部品１０を示す概略断面図、図２
は、電子部品１０のバンプ１１の製造方法を示す工程図
（概略断面図）、図３は、電子部品１０の基板２０への
実装方法を示す工程図（概略断面図）である。限定され
るものではないが、本例では、電子部品としてＩＣチッ
プ１０を採用している。
【００１７】図１に示す様に、シリコン（Ｓｉ）等の半
導体よりなるＩＣチップ（半導体チップ）１０の一面
（回路面）１０ａ上には、複数個のバンプ１１が突出し
て設けられている。このバンプ１１は例えばＡｕ等より
なり、ＩＣチップ１０の一面１０ａに設けられた図示し
ないアルミ等よりなるパッド上に、ボールボンディング
法により、形成されている。
導体よりなるＩＣチップ（半導体チップ）１０の一面
（回路面）１０ａ上には、複数個のバンプ１１が突出し
て設けられている。このバンプ１１は例えばＡｕ等より
なり、ＩＣチップ１０の一面１０ａに設けられた図示し
ないアルミ等よりなるパッド上に、ボールボンディング
法により、形成されている。
【００１８】バンプ１１は、上記一面１０ａ側から突出
方向（図１中の上方）に複数のバンプ部１２、１３を積
み重ねて高さを稼ぐと共に、隣接するバンプ部間のうち
少なくとも１箇所が、くびれた形状となって高さ方向に
潰れやすくなっている。本例では、一面１０ａ側より、
１段目バンプ部１２、２段目バンプ部１３と２個のバン
プ部が積み重ねられており、これら両バンプ部１２、１
３の間に、くびれ部１４が形成されている。
方向（図１中の上方）に複数のバンプ部１２、１３を積
み重ねて高さを稼ぐと共に、隣接するバンプ部間のうち
少なくとも１箇所が、くびれた形状となって高さ方向に
潰れやすくなっている。本例では、一面１０ａ側より、
１段目バンプ部１２、２段目バンプ部１３と２個のバン
プ部が積み重ねられており、これら両バンプ部１２、１
３の間に、くびれ部１４が形成されている。
【００１９】これら両バンプ部１２、１３は、後述する
ように、ボールボンディング法により、一面１０ａ側か
ら各々順次形成していくものであり、例えば、ＩＣチッ
プ１０の上記パッドとの接合性を確保するための１段目
バンプ部１２の高さは、４０〜５０μｍ、バンプ１１全
体の高さＨは、１００〜１５０μｍ（好ましくは１３０
μｍ以上）とすることができる。
ように、ボールボンディング法により、一面１０ａ側か
ら各々順次形成していくものであり、例えば、ＩＣチッ
プ１０の上記パッドとの接合性を確保するための１段目
バンプ部１２の高さは、４０〜５０μｍ、バンプ１１全
体の高さＨは、１００〜１５０μｍ（好ましくは１３０
μｍ以上）とすることができる。
【００２０】また、このバンプ１１は、後述するチップ
１０の実装の際にＩＣチップ１０に与える損傷を極力低
減し、ＩＣチップ１０との確実な接合を確保するため
に、１段目バンプ部（一面１０ａに接続されるバンプ
部）１２を、２段目バンプ部１３よりも柔らかい材質に
より構成することが好ましい。例えば、１段目バンプ部
１２は、純度９９．９９％のＡｕ、２段目バンプ部１３
は、Ｃｕやベリリウム等の不純物の量を変えて１段目よ
りも硬くしたＡｕ、とすることができる。
１０の実装の際にＩＣチップ１０に与える損傷を極力低
減し、ＩＣチップ１０との確実な接合を確保するため
に、１段目バンプ部（一面１０ａに接続されるバンプ
部）１２を、２段目バンプ部１３よりも柔らかい材質に
より構成することが好ましい。例えば、１段目バンプ部
１２は、純度９９．９９％のＡｕ、２段目バンプ部１３
は、Ｃｕやベリリウム等の不純物の量を変えて１段目よ
りも硬くしたＡｕ、とすることができる。
【００２１】かかるＩＣチップ１０におけるバンプ１１
の製造方法について、図２を参照して説明する。まず、
図２（ａ）に示す様に、第１のワイヤボンディング装置
を用い、キャピラリ９０の貫通孔９１にＡｕワイヤ９２
を挿通した状態で、トーチ電極９３からの放電によりキ
ャピラリ９０から突出したＡｕワイヤ９２の先端にボー
ル９４を形成する。次に、図２（ｂ）に示す様に、キャ
ピラリ９０を、ＩＣチップ１０の一面１０ａの上記パッ
ド上に位置させてボールボンディングを行うことによっ
て、１段目バンプ部１２を形成する。
の製造方法について、図２を参照して説明する。まず、
図２（ａ）に示す様に、第１のワイヤボンディング装置
を用い、キャピラリ９０の貫通孔９１にＡｕワイヤ９２
を挿通した状態で、トーチ電極９３からの放電によりキ
ャピラリ９０から突出したＡｕワイヤ９２の先端にボー
ル９４を形成する。次に、図２（ｂ）に示す様に、キャ
ピラリ９０を、ＩＣチップ１０の一面１０ａの上記パッ
ド上に位置させてボールボンディングを行うことによっ
て、１段目バンプ部１２を形成する。
【００２２】次に、図２（ｃ）に示す様に、第２のワイ
ヤボンディング装置を用い、上記と同様、トーチ電極９
３からの放電によりキャピラリ９０から突出したＡｕワ
イヤ９２の先端にボール９４を形成し、続いて、図２
（ｄ）に示す様に、キャピラリ９０を、１段目バンプ部
１２上に位置させてボールボンディングを行うことによ
って、２段目バンプ部１３を形成する。このように、複
数（本例では２個）のバンプ部１２、１３を、複数のワ
イヤボンディング装置を用いて、ボールボンディング法
により、ＩＣチップ１０の一面１０ａ側から、各々順次
形成していくことで、バンプ１１が形成される。
ヤボンディング装置を用い、上記と同様、トーチ電極９
３からの放電によりキャピラリ９０から突出したＡｕワ
イヤ９２の先端にボール９４を形成し、続いて、図２
（ｄ）に示す様に、キャピラリ９０を、１段目バンプ部
１２上に位置させてボールボンディングを行うことによ
って、２段目バンプ部１３を形成する。このように、複
数（本例では２個）のバンプ部１２、１３を、複数のワ
イヤボンディング装置を用いて、ボールボンディング法
により、ＩＣチップ１０の一面１０ａ側から、各々順次
形成していくことで、バンプ１１が形成される。
【００２３】ここで、上記バンプの製造方法において、
２段目バンプ部１３を形成するためのボール９４（１段
目ボール）の径を、１段目バンプ部１２を形成するため
のボール９４（２段目ボール）の径よりも大きくするこ
とが好ましい。このことは、第１、第２のワイヤボンデ
ィング装置として同じものを用いてはできないため、ワ
イヤボンディング装置において、トーチ電極９３から放
電される電圧を可変とできるように制御プログラムに改
良を加え、その放電エネルギーを、１段目ボール形成時
よりも２段目ボール形成時で高くするようにした。
２段目バンプ部１３を形成するためのボール９４（１段
目ボール）の径を、１段目バンプ部１２を形成するため
のボール９４（２段目ボール）の径よりも大きくするこ
とが好ましい。このことは、第１、第２のワイヤボンデ
ィング装置として同じものを用いてはできないため、ワ
イヤボンディング装置において、トーチ電極９３から放
電される電圧を可変とできるように制御プログラムに改
良を加え、その放電エネルギーを、１段目ボール形成時
よりも２段目ボール形成時で高くするようにした。
【００２４】例えば、ボンディング条件は次のようにで
きる。ボールの径（イニシャルボール径）は、１段目が
１００μｍ、２段目が１４０μｍ、ボンディング荷重
は、１段目が４０ｇ、２段目が３０ｇ以下、パワーは、
１段目を５０（設定値）とすると２段目が３０（設定
値）、ボンディングのタイムは、１段目、２段目ともに
２０ｍｓｅｃとした。この条件例では、出来上がった状
態において、１段目バンプ部１２の高さが６０μｍ、２
段目バンプ部１３の高さが８０μｍとなった。
きる。ボールの径（イニシャルボール径）は、１段目が
１００μｍ、２段目が１４０μｍ、ボンディング荷重
は、１段目が４０ｇ、２段目が３０ｇ以下、パワーは、
１段目を５０（設定値）とすると２段目が３０（設定
値）、ボンディングのタイムは、１段目、２段目ともに
２０ｍｓｅｃとした。この条件例では、出来上がった状
態において、１段目バンプ部１２の高さが６０μｍ、２
段目バンプ部１３の高さが８０μｍとなった。
【００２５】１段目ボールの径を、２段目ボールの径よ
りも大きくすることは、次のような利点がある。共にＡ
ｕよりなる１段目バンプ部１２と２段目バンプ部１３と
の接合性は、１段目バンプ部１２とシリコン等よりなる
ＩＣチップ１０との接合性よりも優れる。そのため、ボ
ールボンディング法におけるバンプ部形成時のボールの
加圧力（ボンディング荷重）は、２段目バンプ部１３を
形成するときの方が、１段目バンプ部１２を形成すると
きよりも、弱いもので済む。
りも大きくすることは、次のような利点がある。共にＡ
ｕよりなる１段目バンプ部１２と２段目バンプ部１３と
の接合性は、１段目バンプ部１２とシリコン等よりなる
ＩＣチップ１０との接合性よりも優れる。そのため、ボ
ールボンディング法におけるバンプ部形成時のボールの
加圧力（ボンディング荷重）は、２段目バンプ部１３を
形成するときの方が、１段目バンプ部１２を形成すると
きよりも、弱いもので済む。
【００２６】もし、１段目ボールを２段目ボールよりも
大きな外径とすると、１段目バンプ部１２形成時の加圧
力が大きいので、せっかく１段目ボールの径を大きくし
ても、その潰れが大きく、１段目バンプ部１２の高さを
稼ぐには不利である。その点、２段目ボールの径の方を
大きくすることにより、バンプ１１全体の高さを、適切
に稼ぐことができ、好ましい。
大きな外径とすると、１段目バンプ部１２形成時の加圧
力が大きいので、せっかく１段目ボールの径を大きくし
ても、その潰れが大きく、１段目バンプ部１２の高さを
稼ぐには不利である。その点、２段目ボールの径の方を
大きくすることにより、バンプ１１全体の高さを、適切
に稼ぐことができ、好ましい。
【００２７】また、ボンディング荷重が、２段目バンプ
部１３形成時の方が弱くても済むということは、そもそ
も、２段目ボールの方が１段目ボールよりも潰し量が小
さいということである。よって、上記のように、ボール
径を２段目の方を大きくせずに、例えば１段目と２段目
の両ボール径が同じ場合でも、２段目バンプ部１３の方
が高く形成することができる。
部１３形成時の方が弱くても済むということは、そもそ
も、２段目ボールの方が１段目ボールよりも潰し量が小
さいということである。よって、上記のように、ボール
径を２段目の方を大きくせずに、例えば１段目と２段目
の両ボール径が同じ場合でも、２段目バンプ部１３の方
が高く形成することができる。
【００２８】また、２段目ボールの径の方を大きくし、
１段目ボールの径を小さくできるため、ＩＣチップ１０
の上記パッドと接続される１段目バンプ部１２のサイズ
を小さくできる。そのため、ＩＣチップ１０における上
記パッドのピッチの狭化に対応するものとして、有利で
ある。
１段目ボールの径を小さくできるため、ＩＣチップ１０
の上記パッドと接続される１段目バンプ部１２のサイズ
を小さくできる。そのため、ＩＣチップ１０における上
記パッドのピッチの狭化に対応するものとして、有利で
ある。
【００２９】次に、ＩＣチップ１０の基板２０への実装
方法について、図３を参照して述べる。まず、図３
（ａ）、（ｂ）に示す様に、ＩＣチップ１０となるウェ
ハ（ＩＣチップとするために切断される前のウェハ）３
０上に、上記図２に示したボールボンディング法によ
り、順次、１段目バンプ部１２、２段目バンプ部１３を
形成していく。しかる後、ダイシング等により、ウェハ
３０をカットし、図１に示すＩＣチップ１０を作製す
る。なお、ウェハ状態でなく、チップに対して１段目及
び２段目バンプ部１２、１３を形成するようにしても良
い。
方法について、図３を参照して述べる。まず、図３
（ａ）、（ｂ）に示す様に、ＩＣチップ１０となるウェ
ハ（ＩＣチップとするために切断される前のウェハ）３
０上に、上記図２に示したボールボンディング法によ
り、順次、１段目バンプ部１２、２段目バンプ部１３を
形成していく。しかる後、ダイシング等により、ウェハ
３０をカットし、図１に示すＩＣチップ１０を作製す
る。なお、ウェハ状態でなく、チップに対して１段目及
び２段目バンプ部１２、１３を形成するようにしても良
い。
【００３０】一方、図３（ｃ）に示す様に、一面側にバ
ンプ１１に対応して形成されたランド（導体部）２１を
有する基板２０を用意する。この基板２０は、例えば９
６％アルミナよりなるセラミック基板上を用い、該基板
上において、ＩＣチップ１０の上記パッドに相当する位
置に、Ａｇ等の厚膜導体よりなる３００μｍ□のランド
２１が形成されたものを用いることができる。
ンプ１１に対応して形成されたランド（導体部）２１を
有する基板２０を用意する。この基板２０は、例えば９
６％アルミナよりなるセラミック基板上を用い、該基板
上において、ＩＣチップ１０の上記パッドに相当する位
置に、Ａｇ等の厚膜導体よりなる３００μｍ□のランド
２１が形成されたものを用いることができる。
【００３１】そして、基板２０のランド２１上に、スク
リーン印刷手法を用いて、導電性接着剤４０を転写して
配設する。例えば、スクリーンマスク５０は、厚さ７０
μｍで２７５μｍの開口径を有するものを使用し、荷
重：１Ｎ、印刷速度（スキージ５１の移動速度）：３０
ｍｍ、オフセット：０ｍｍの印刷条件で行うことができ
る。また、導電性接着剤４０としては、ビスフェノール
型封止樹脂を主剤成分とし、硬化剤成分をアミン−フェ
ノール混合型とした材料を使用できる。
リーン印刷手法を用いて、導電性接着剤４０を転写して
配設する。例えば、スクリーンマスク５０は、厚さ７０
μｍで２７５μｍの開口径を有するものを使用し、荷
重：１Ｎ、印刷速度（スキージ５１の移動速度）：３０
ｍｍ、オフセット：０ｍｍの印刷条件で行うことができ
る。また、導電性接着剤４０としては、ビスフェノール
型封止樹脂を主剤成分とし、硬化剤成分をアミン−フェ
ノール混合型とした材料を使用できる。
【００３２】この基板への導電性接着剤印刷工程の後、
作製されたＩＣチップ１０を、その一面（回路面）１０
ａを下向きにして、バンプ１１を導電性接着剤４０を介
してランド２１に接するように加圧しながら、基板２０
の一面上に搭載する（図３（ｄ））。搭載条件は、ＩＣ
搭載機（図示せず）を用いて、例えば、荷重：１Ｎ、搭
載時間：１秒の条件にて行うことができる。また、この
搭載工程では、コンデンサ６０等の他の部品も基板２０
の一面上に搭載する。
作製されたＩＣチップ１０を、その一面（回路面）１０
ａを下向きにして、バンプ１１を導電性接着剤４０を介
してランド２１に接するように加圧しながら、基板２０
の一面上に搭載する（図３（ｄ））。搭載条件は、ＩＣ
搭載機（図示せず）を用いて、例えば、荷重：１Ｎ、搭
載時間：１秒の条件にて行うことができる。また、この
搭載工程では、コンデンサ６０等の他の部品も基板２０
の一面上に搭載する。
【００３３】しかる後、チップ１０等が搭載された基板
２０を、硬化炉（図示せず、例えば、１５０℃、１０分
ピークを有する連続型のもの）に入れ、導電性接着剤４
０の硬化を行う。この硬化工程により、ＩＣチップ１０
が基板２０に固定され、チップ１０及びバンプ１１とラ
ンド２１とが電気的に接続される。こうして、ＩＣチッ
プ１０の実装が終了する。
２０を、硬化炉（図示せず、例えば、１５０℃、１０分
ピークを有する連続型のもの）に入れ、導電性接着剤４
０の硬化を行う。この硬化工程により、ＩＣチップ１０
が基板２０に固定され、チップ１０及びバンプ１１とラ
ンド２１とが電気的に接続される。こうして、ＩＣチッ
プ１０の実装が終了する。
【００３４】なお、その後、図３（ｅ）に示す様に、Ｉ
Ｃチップ１０と共に基板２０に実装された他の部品のう
ち、ワイヤボンディングする部品６１についてワイヤボ
ンディングを行ったり、さらに、基板２０上の実装部品
を保護するために、モールドする等により、パッケージ
化を行っても良い。
Ｃチップ１０と共に基板２０に実装された他の部品のう
ち、ワイヤボンディングする部品６１についてワイヤボ
ンディングを行ったり、さらに、基板２０上の実装部品
を保護するために、モールドする等により、パッケージ
化を行っても良い。
【００３５】ところで、本実施形態によれば、バンプ１
１を有するＩＣチップ１０において、バンプ１１を、チ
ップ１０の一面１０ａ側からに突出方向に複数のバンプ
部１２、１３が積み重ねてなるものとし、更に、隣接す
るバンプ部１２、１３間のうち少なくとも１箇所にくび
れ部１４を形成したことを特徴としている。それによれ
ば、バンプ１１の高さが十分であるため、反りが発生し
た基板２０においてチップ−基板間距離が広い部分で
も、バンプ１１とランド２１との接触を確保できる。
１を有するＩＣチップ１０において、バンプ１１を、チ
ップ１０の一面１０ａ側からに突出方向に複数のバンプ
部１２、１３が積み重ねてなるものとし、更に、隣接す
るバンプ部１２、１３間のうち少なくとも１箇所にくび
れ部１４を形成したことを特徴としている。それによれ
ば、バンプ１１の高さが十分であるため、反りが発生し
た基板２０においてチップ−基板間距離が広い部分で
も、バンプ１１とランド２１との接触を確保できる。
【００３６】また、くびれ部１４がバンプ１１のうち他
の部位よりも変形しやすい変形部となるため、実装時に
おけるバンプ１１が適切な潰れ、基板２０の反りによる
やバンプ１１の高さばらつきを吸収できる。もし、くび
れ部１４が無く、バンプ１１全体に応力が加わる場合に
は、最悪、ＩＣチップ１０とバンプ１１との接合が破壊
される恐れがある。
の部位よりも変形しやすい変形部となるため、実装時に
おけるバンプ１１が適切な潰れ、基板２０の反りによる
やバンプ１１の高さばらつきを吸収できる。もし、くび
れ部１４が無く、バンプ１１全体に応力が加わる場合に
は、最悪、ＩＣチップ１０とバンプ１１との接合が破壊
される恐れがある。
【００３７】図４は、本実施形態におけるバンプ１１の
潰れの様子を示す概略断面図であるが、くびれ部１４に
おいては、（ａ）→（ｂ）のように、２段目バンプ部１
３が主として変形したり、（ａ）→（ｃ）のように、１
段目バンプ部１２が主として変形する。従って、本実施
形態のＩＣチップ１０を用いれば、基板２０に大きな反
りが発生しても、全てのバンプ１１を基板２０のランド
２１に接触させることができる。
潰れの様子を示す概略断面図であるが、くびれ部１４に
おいては、（ａ）→（ｂ）のように、２段目バンプ部１
３が主として変形したり、（ａ）→（ｃ）のように、１
段目バンプ部１２が主として変形する。従って、本実施
形態のＩＣチップ１０を用いれば、基板２０に大きな反
りが発生しても、全てのバンプ１１を基板２０のランド
２１に接触させることができる。
【００３８】ここで、本実施形態の好ましい形態として
上述した様に、１段目バンプ部１２を、２段目バンプ部
１３よりも柔らかい材質により構成した場合、図４
（ｂ）に示す様に、１段目バンプ部１２が潰れやすくな
る。これにより、バンプ１１が潰れる際の荷重によって
ＩＣチップ１０に与える損傷が、ＩＣチップ１０側の１
段目バンプ部１２が変形することで緩衝され、極力低減
される。
上述した様に、１段目バンプ部１２を、２段目バンプ部
１３よりも柔らかい材質により構成した場合、図４
（ｂ）に示す様に、１段目バンプ部１２が潰れやすくな
る。これにより、バンプ１１が潰れる際の荷重によって
ＩＣチップ１０に与える損傷が、ＩＣチップ１０側の１
段目バンプ部１２が変形することで緩衝され、極力低減
される。
【００３９】また、１段目バンプ部１２を、２段目バン
プ部１３よりも柔らかい材質により構成した場合には、
上記製造方法において、次のような利点もある。この利
点について、図５に示す説明図を参照して述べる。図５
に示す様に、２段目バンプ部１３を形成する際、図中の
矢印Ｙ１に示す様に、超音波による振動が印加され、バ
ンプ全体が左右に振られる。
プ部１３よりも柔らかい材質により構成した場合には、
上記製造方法において、次のような利点もある。この利
点について、図５に示す説明図を参照して述べる。図５
に示す様に、２段目バンプ部１３を形成する際、図中の
矢印Ｙ１に示す様に、超音波による振動が印加され、バ
ンプ全体が左右に振られる。
【００４０】ここで、１段目バンプ部１２を構成するワ
イヤ９２として硬いものを用いると、１段目バンプ部１
２直下のチップ１０（Ｓｉ等）に応力が加わり、クラッ
クＫ１が発生する可能性がある。そのため、１段目バン
プ部１２の形成には、極力柔らかいワイヤを用い、２段
目のワイヤボンディング時におけるチップ１０へのダメ
ージを低減する必要がある。よって、１段目バンプ部１
２を、２段目バンプ部１３よりも柔らかい材質により構
成することは、有利である。
イヤ９２として硬いものを用いると、１段目バンプ部１
２直下のチップ１０（Ｓｉ等）に応力が加わり、クラッ
クＫ１が発生する可能性がある。そのため、１段目バン
プ部１２の形成には、極力柔らかいワイヤを用い、２段
目のワイヤボンディング時におけるチップ１０へのダメ
ージを低減する必要がある。よって、１段目バンプ部１
２を、２段目バンプ部１３よりも柔らかい材質により構
成することは、有利である。
【００４１】また、上記実装方法によれば、基板２０の
ランド（導体部）２１上に導電性接着剤４０を配設した
後、ＩＣチップ１０のバンプ１１を、導電性接着剤４０
を介してランド２１に電気的に接続している。それによ
り、基板２０に搭載されるチップ１０が複数個ある場合
であっても、導電性接着剤４０の配設が、スクリーン印
刷を１回行うだけで済むという利点がある。もし、導電
性接着剤４０の配設をＩＣチップ１０に転写するとした
場合、複数のチップ１０毎に、転写を行わなければなら
ないため、手間がかかる。
ランド（導体部）２１上に導電性接着剤４０を配設した
後、ＩＣチップ１０のバンプ１１を、導電性接着剤４０
を介してランド２１に電気的に接続している。それによ
り、基板２０に搭載されるチップ１０が複数個ある場合
であっても、導電性接着剤４０の配設が、スクリーン印
刷を１回行うだけで済むという利点がある。もし、導電
性接着剤４０の配設をＩＣチップ１０に転写するとした
場合、複数のチップ１０毎に、転写を行わなければなら
ないため、手間がかかる。
【００４２】なお、ＩＣチップ１０の基板２０への搭載
時において、バンプ１１を潰した際に、導電性接着剤４
０の這い上がりによるショートを防止する必要がある。
そのためには、導電性接着剤４０の厚み、導電性接着剤
４０とバンプ１１との最低接触深さ、チップ１０と這い
上がった導電性接着剤４０とのクリアランス等を考慮し
て、バンプ１１の高さを決定する必要がある。
時において、バンプ１１を潰した際に、導電性接着剤４
０の這い上がりによるショートを防止する必要がある。
そのためには、導電性接着剤４０の厚み、導電性接着剤
４０とバンプ１１との最低接触深さ、チップ１０と這い
上がった導電性接着剤４０とのクリアランス等を考慮し
て、バンプ１１の高さを決定する必要がある。
【００４３】ちなみに、上記実装方法によって出来上が
った構造において、導電性接着剤４０とバンプ１１と
は、全て確実に接触しており（３０μｍ以上）、且つ、
ＩＣチップ１０への導電性接着剤４０の付着や、ランド
２１間への導電性接着剤４０の付着等によるショート等
の不具合は、確認されなかった。
った構造において、導電性接着剤４０とバンプ１１と
は、全て確実に接触しており（３０μｍ以上）、且つ、
ＩＣチップ１０への導電性接着剤４０の付着や、ランド
２１間への導電性接着剤４０の付着等によるショート等
の不具合は、確認されなかった。
【００４４】（他の実施形態）なお、バンプ１１の１段
目バンプ部１２、２段目バンプ部１３の材質を変えない
場合、１台のワイヤボンディング装置でも、１段目、２
段目のボール径は上述のように変えることが可能であ
る。ただし、この場合でも生産性向上のため、複数台の
ワイヤボンディング装置を用いることが好ましい。
目バンプ部１２、２段目バンプ部１３の材質を変えない
場合、１台のワイヤボンディング装置でも、１段目、２
段目のボール径は上述のように変えることが可能であ
る。ただし、この場合でも生産性向上のため、複数台の
ワイヤボンディング装置を用いることが好ましい。
【００４５】また、バンプ１１の材質（ボールの材質）
としては、Ａｕ以外にも、導電性接着剤４０との接続が
可能である他の材質を用いても良い。この様な材質とし
ては、例えば、Ａｕ、Ａｇ、Ｐｄ、Ｃｕ及びこれらの合
金等が挙げられる。また、基板側に導電性接着剤４０を
配設する場合の上記効果は無いが、導電性接着剤の配設
は、ＩＣチップ（電子部品）側に転写することで行って
も良い。
としては、Ａｕ以外にも、導電性接着剤４０との接続が
可能である他の材質を用いても良い。この様な材質とし
ては、例えば、Ａｕ、Ａｇ、Ｐｄ、Ｃｕ及びこれらの合
金等が挙げられる。また、基板側に導電性接着剤４０を
配設する場合の上記効果は無いが、導電性接着剤の配設
は、ＩＣチップ（電子部品）側に転写することで行って
も良い。
【００４６】また、バンプ１１は、３段以上であっても
良いことは、上述の通りである。この場合、隣接する各
バンプ部間のうち少なくとも１箇所をくびれた形状とす
ればよい。勿論、隣接する各バンプ部間の全てをくびれ
た形状としても良い。また、電子部品としては、フリッ
プチップ等でも良い。
良いことは、上述の通りである。この場合、隣接する各
バンプ部間のうち少なくとも１箇所をくびれた形状とす
ればよい。勿論、隣接する各バンプ部間の全てをくびれ
た形状としても良い。また、電子部品としては、フリッ
プチップ等でも良い。
【図１】本発明の実施形態に係る電子部品を示す概略断
面図である。
面図である。
【図２】図１に示す電子部品のバンプの製造方法を示す
工程図である。
工程図である。
【図３】図１に示す電子部品の基板への実装方法を示す
工程図である。
工程図である。
【図４】上記実施形態におけるバンプの潰れの様子を示
す概略断面図である。
す概略断面図である。
【図５】バンプ形成時におけるＩＣチップへのクラック
発生の様子を示す図である。
発生の様子を示す図である。
【図６】基板の反りによる問題を説明するための概略断
面図である。
面図である。
１０…ＩＣチップ、１１…バンプ、１２…１段目バンプ
部、１３…２段目バンプ部、２０…基板、２１…ラン
ド、４０…導電性接着剤。
部、１３…２段目バンプ部、２０…基板、２１…ラン
ド、４０…導電性接着剤。
Claims (5)
- 【請求項１】 一面側に突出して形成されたバンプ（１
１）を有し、このバンプを介して基板（２０）上に実装
される電子部品において、 前記バンプは、前記一面側から突出方向に複数のバンプ
部（１２、１３）を積み重ねてなるものであり、 隣接する前記バンプ部間のうち少なくとも１箇所が、く
びれた形状となっていることを特徴とするバンプを有す
る電子部品。 - 【請求項２】 前記複数のバンプ部（１２、１３）のう
ち、前記一面に接続されるバンプ部（１２）は、他のバ
ンプ部（１３）よりも柔らかい材質により構成されてい
ることを特徴とする請求項１に記載のバンプを有する電
子部品。 - 【請求項３】 請求項１または２に記載のバンプを有す
る電子部品を製造する方法であって、 前記複数のバンプ部（１２、１３）を、ボールボンディ
ング法により、前記一面側から、各々順次形成していく
ことを特徴とするバンプを有する電子部品の製造方法。 - 【請求項４】 前記一面上に積み重ねられる前記複数の
バンプ部（１２、１３）のうち、２段目以降のバンプ部
（１３）を形成するためのボールの径を、１段目のバン
プ部（１２）を形成するためのボールの径よりも大きく
することを特徴とする請求項３に記載のバンプを有する
電子部品の製造方法。 - 【請求項５】 請求項１または２に記載の電子部品（１
０）と、一面側に前記バンプ（１１）に対応して形成さ
れた導体部（２１）を有する基板（２０）とを用意し、 前記基板の導体部上に導電性接着剤（４０）を配設した
後、 前記バンプを、前記導電性接着剤を介して前記導体部に
電気的に接続することを特徴とするバンプを有する電子
部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000072495A JP4126840B2 (ja) | 2000-03-10 | 2000-03-10 | バンプを有する電子部品及びその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000072495A JP4126840B2 (ja) | 2000-03-10 | 2000-03-10 | バンプを有する電子部品及びその実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001257229A true JP2001257229A (ja) | 2001-09-21 |
| JP4126840B2 JP4126840B2 (ja) | 2008-07-30 |
Family
ID=18590892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000072495A Expired - Fee Related JP4126840B2 (ja) | 2000-03-10 | 2000-03-10 | バンプを有する電子部品及びその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4126840B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003100791A (ja) * | 2001-09-26 | 2003-04-04 | Sony Corp | 多段バンプ形成方法 |
| JP2004047772A (ja) * | 2002-07-12 | 2004-02-12 | Matsushita Electric Ind Co Ltd | 電子部品の接合材料および電子部品実装方法 |
| JP2008066363A (ja) * | 2006-09-05 | 2008-03-21 | Nec Tokin Corp | 非接触ｉｃ媒体およびその製造方法 |
| WO2009041044A1 (ja) * | 2007-09-26 | 2009-04-02 | Sanyo Electric Co., Ltd. | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
| US8080884B2 (en) | 2008-06-27 | 2011-12-20 | Panasonic Corporation | Mounting structure and mounting method |
| US10629556B2 (en) | 2017-05-16 | 2020-04-21 | Fujitsu Limited | Composite bump, method for forming composite bump, and substrate |
-
2000
- 2000-03-10 JP JP2000072495A patent/JP4126840B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003100791A (ja) * | 2001-09-26 | 2003-04-04 | Sony Corp | 多段バンプ形成方法 |
| JP2004047772A (ja) * | 2002-07-12 | 2004-02-12 | Matsushita Electric Ind Co Ltd | 電子部品の接合材料および電子部品実装方法 |
| JP2008066363A (ja) * | 2006-09-05 | 2008-03-21 | Nec Tokin Corp | 非接触ｉｃ媒体およびその製造方法 |
| WO2009041044A1 (ja) * | 2007-09-26 | 2009-04-02 | Sanyo Electric Co., Ltd. | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
| JP2009081310A (ja) * | 2007-09-26 | 2009-04-16 | Sanyo Electric Co Ltd | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
| US8362611B2 (en) | 2007-09-26 | 2013-01-29 | Sanyo Electric Co., Ltd. | Semiconductor module, method for manufacturing semiconductor module, and portable device |
| US8080884B2 (en) | 2008-06-27 | 2011-12-20 | Panasonic Corporation | Mounting structure and mounting method |
| US10629556B2 (en) | 2017-05-16 | 2020-04-21 | Fujitsu Limited | Composite bump, method for forming composite bump, and substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4126840B2 (ja) | 2008-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7750466B2 (en) | Microelectronic assembly having second level interconnects including solder joints reinforced with crack arrester elements and method of forming same | |
| JP2001338947A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JP2003243436A (ja) | バンプの形成方法、バンプ付き半導体素子及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2000036518A (ja) | ウェハスケールパッケージ構造およびこれに用いる回路基板 | |
| JP2001094003A (ja) | 半導体装置及びその製造方法 | |
| US6396155B1 (en) | Semiconductor device and method of producing the same | |
| JPH1154552A (ja) | 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法 | |
| JP2907188B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
| JPH10233463A (ja) | 半導体装置およびその製造方法 | |
| JP4956643B2 (ja) | 単層ボードオンチップパッケージ基板の製造方法 | |
| JP2001257229A (ja) | バンプを有する電子部品及びその実装方法 | |
| JPH0855875A (ja) | 半導体装置 | |
| JP3339881B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2000150560A (ja) | バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| JP3496569B2 (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JP2002026073A (ja) | 半導体装置およびその製造方法 | |
| US9373526B2 (en) | Chip package and method for forming the same | |
| KR100650728B1 (ko) | 스택 패키지 및 그 제조방법 | |
| TWI234213B (en) | Chip package structure and process for fabricating the same | |
| JP2713879B2 (ja) | 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ | |
| JP3623641B2 (ja) | 半導体装置 | |
| JPH06268141A (ja) | 電子回路装置の実装方法 | |
| JP2008091650A (ja) | フリップチップ実装方法、および半導体パッケージ | |
| JPH11274372A (ja) | 半導体装置及びその半導体パッケージ | |
| JP2001185642A (ja) | 半導体実装用パッケージ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060427 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071219 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080324 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080505 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |