JP2001257229A - バンプを有する電子部品及びその実装方法 - Google Patents
バンプを有する電子部品及びその実装方法Info
- Publication number
- JP2001257229A JP2001257229A JP2000072495A JP2000072495A JP2001257229A JP 2001257229 A JP2001257229 A JP 2001257229A JP 2000072495 A JP2000072495 A JP 2000072495A JP 2000072495 A JP2000072495 A JP 2000072495A JP 2001257229 A JP2001257229 A JP 2001257229A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- bumps
- electronic component
- chip
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
- H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
バンプを介して基板上に実装される電子部品において、
基板の反りが発生しても、全てのバンプを基板の導体部
に接触させる。 【解決手段】 電子部品としてのICチップ10は、一
面10a側に突出して形成されたバンプ11を有し、こ
のバンプ11を介して基板のランド上に実装される。こ
こで、バンプ11は、一面10a側からに突出方向に2
個のバンプ部12、13を積み重ねてなるものであり、
隣接するバンプ部12、13間は、くびれた形状となっ
ている。
Description
形成されたバンプを有し該バンプを介して基板上に実装
される電子部品、及び、その製造方法、並びに、該電子
部品の基板上への実装方法に関する。
のとしては、例えば、スタッドバンプによるIC実装が
ある。これは、半導体チップ(電子部品)のパッド上に
ワイヤボンディング手法を用いてバンプを複数個形成
し、このバンプに導電性接着剤を転写した後、半導体チ
ップを基板上に搭載し、基板上に形成された導体部(ラ
ンド)とバンプとを、導電性接着剤を介して電気的に接
続するようにしたものである。
サイズの大型化、チップを搭載する基板の積層化等によ
って、基板の反りが最大40μm程度発生する状況とな
っている。現状では、図6に示す様に、このような大き
な反りDが発生したとき、バンプJ1の高さHが低い
(例えば約50μm程度)ため、基板J2にチップJ3
を搭載しようとすると、基板J2上のランドJ4及び導
電性接着剤J5とバンプJ1とが接触できない部分が発
生する。
て形成されたバンプを有し該バンプを介して基板上に実
装される電子部品において、基板の反りが発生しても、
全てのバンプを基板の導体部に接触させることを目的と
する。
め、請求項1または請求項2記載の発明は電子部品に係
るものであり、一面側に突出して形成されたバンプ(1
1)を有し、このバンプを介して基板(20)上に実装
される電子部品において、該バンプを、該一面側から突
出方向に複数のバンプ部(12、13)を積み重ねてな
るものとし、更に、隣接するバンプ部間のうち少なくと
も1箇所をくびれた形状としたことを特徴としている。
したように、電子部品と基板との距離が広い部分と狭い
部分とが存在する。ここで、本発明によれば、バンプを
複数のバンプ部を積み重ねた構成とすることにより、バ
ンプの高さを十分に稼げるから、上記距離が広い部分で
もバンプと導体部との接触を確保できる。
て潰れなければならないが、本発明では、隣接するバン
プ部間のうち少なくとも1箇所をくびれた形状としてい
るため、このくびれ部がバンプのうち他の部位よりも変
形しやすい変形部となり、バンプの適切な潰れを実現で
きる。従って、本発明の電子部品を用いれば、変形基板
に大きな反りが発生しても、全てのバンプを基板の導体
部に接触させることができる。
バンプ部(12、13)のうち、一面に接続されるバン
プ部(12)即ち1段目のバンプ部を、他のバンプ部
(13)よりも柔らかい材質により構成することが好ま
しい。それにより、電子部品側である1段目のバンプが
潰れやすくなるため、バンプが潰れる際の荷重により電
子部品に与える損傷を、1段目のバンプの潰れが緩衝す
ることによって極力低減することができる。
求項1または2に記載の電子部品の製造方法に係るもの
であり、複数のバンプ部(12、13)を、ボールボン
ディング法により、電子部品(10)の一面側から、各
々順次形成していくことを特徴としている。それによ
り、請求項1又は2の電子部品を適切に製造することが
できる。
品(10)の一面上に積み重ねられる複数のバンプ部
(12、13)のうち、2段目以降のバンプ部(13)
を形成するためのボールの径を、1段目のバンプ部(1
2)を形成するためのボールの径よりも大きくすること
が好ましい。これは、電子部品とバンプ部との接合性
と、バンプ部同士の接合性とを比べた場合、構成される
材質等によって、通常、後者の方が接合性に優れること
による。
との接合性は、1段目バンプ部と電子部品との接合性よ
りも優れる。そのため、ボールボンディング法における
バンプ部形成時のボールの加圧力は、2段目バンプ部を
1段目バンプ部上に形成するときの方が、1段目バンプ
部を電子部品の一面上に形成するときよりも、弱いもの
で済む。
以降よりも大きな外径とすると、1段目バンプ部の加圧
力が大きいので、せっかく1段目のボール径を大きくし
ても、その潰れが大きく、1段目バンプ部の高さを稼ぐ
には不利である。その点、請求項4の発明によれば、2
段目以降のボール径の方を大きくすることにより、バン
プ全体の高さを、適切に稼ぐことができ、好ましい。
電子部品の基板上への実装方法に係るものであり、請求
項1または2に記載の電子部品(10)と、一面側にバ
ンプ(11)に対応して形成された導体部(21)を有
する基板(20)とを用意し、基板の導体部上に導電性
接着剤(40)を配設した後、バンプを、導電性接着剤
を介して導体部に電気的に接続することを特徴としてい
る。
を基板側に行っているため、基板に搭載される電子部品
が複数個ある場合であっても、導電性接着剤の配設が、
印刷等を用いて1回の工程で済むという利点がある。も
し、導電性接着剤の配設を電子部品側に行うと、複数の
電子部品毎に、転写等による導電性接着剤配設工程を複
数回行わなければならない。
する実施形態に記載の具体的手段との対応関係を示す一
例である。
について説明する。図1は、本発明の実施形態に係るバ
ンプ11を有する電子部品10を示す概略断面図、図2
は、電子部品10のバンプ11の製造方法を示す工程図
(概略断面図)、図3は、電子部品10の基板20への
実装方法を示す工程図(概略断面図)である。限定され
るものではないが、本例では、電子部品としてICチッ
プ10を採用している。
導体よりなるICチップ(半導体チップ)10の一面
(回路面)10a上には、複数個のバンプ11が突出し
て設けられている。このバンプ11は例えばAu等より
なり、ICチップ10の一面10aに設けられた図示し
ないアルミ等よりなるパッド上に、ボールボンディング
法により、形成されている。
方向(図1中の上方)に複数のバンプ部12、13を積
み重ねて高さを稼ぐと共に、隣接するバンプ部間のうち
少なくとも1箇所が、くびれた形状となって高さ方向に
潰れやすくなっている。本例では、一面10a側より、
1段目バンプ部12、2段目バンプ部13と2個のバン
プ部が積み重ねられており、これら両バンプ部12、1
3の間に、くびれ部14が形成されている。
ように、ボールボンディング法により、一面10a側か
ら各々順次形成していくものであり、例えば、ICチッ
プ10の上記パッドとの接合性を確保するための1段目
バンプ部12の高さは、40〜50μm、バンプ11全
体の高さHは、100〜150μm(好ましくは130
μm以上)とすることができる。
10の実装の際にICチップ10に与える損傷を極力低
減し、ICチップ10との確実な接合を確保するため
に、1段目バンプ部(一面10aに接続されるバンプ
部)12を、2段目バンプ部13よりも柔らかい材質に
より構成することが好ましい。例えば、1段目バンプ部
12は、純度99.99%のAu、2段目バンプ部13
は、Cuやベリリウム等の不純物の量を変えて1段目よ
りも硬くしたAu、とすることができる。
の製造方法について、図2を参照して説明する。まず、
図2(a)に示す様に、第1のワイヤボンディング装置
を用い、キャピラリ90の貫通孔91にAuワイヤ92
を挿通した状態で、トーチ電極93からの放電によりキ
ャピラリ90から突出したAuワイヤ92の先端にボー
ル94を形成する。次に、図2(b)に示す様に、キャ
ピラリ90を、ICチップ10の一面10aの上記パッ
ド上に位置させてボールボンディングを行うことによっ
て、1段目バンプ部12を形成する。
ヤボンディング装置を用い、上記と同様、トーチ電極9
3からの放電によりキャピラリ90から突出したAuワ
イヤ92の先端にボール94を形成し、続いて、図2
(d)に示す様に、キャピラリ90を、1段目バンプ部
12上に位置させてボールボンディングを行うことによ
って、2段目バンプ部13を形成する。このように、複
数(本例では2個)のバンプ部12、13を、複数のワ
イヤボンディング装置を用いて、ボールボンディング法
により、ICチップ10の一面10a側から、各々順次
形成していくことで、バンプ11が形成される。
2段目バンプ部13を形成するためのボール94(1段
目ボール)の径を、1段目バンプ部12を形成するため
のボール94(2段目ボール)の径よりも大きくするこ
とが好ましい。このことは、第1、第2のワイヤボンデ
ィング装置として同じものを用いてはできないため、ワ
イヤボンディング装置において、トーチ電極93から放
電される電圧を可変とできるように制御プログラムに改
良を加え、その放電エネルギーを、1段目ボール形成時
よりも2段目ボール形成時で高くするようにした。
きる。ボールの径(イニシャルボール径)は、1段目が
100μm、2段目が140μm、ボンディング荷重
は、1段目が40g、2段目が30g以下、パワーは、
1段目を50(設定値)とすると2段目が30(設定
値)、ボンディングのタイムは、1段目、2段目ともに
20msecとした。この条件例では、出来上がった状
態において、1段目バンプ部12の高さが60μm、2
段目バンプ部13の高さが80μmとなった。
りも大きくすることは、次のような利点がある。共にA
uよりなる1段目バンプ部12と2段目バンプ部13と
の接合性は、1段目バンプ部12とシリコン等よりなる
ICチップ10との接合性よりも優れる。そのため、ボ
ールボンディング法におけるバンプ部形成時のボールの
加圧力(ボンディング荷重)は、2段目バンプ部13を
形成するときの方が、1段目バンプ部12を形成すると
きよりも、弱いもので済む。
大きな外径とすると、1段目バンプ部12形成時の加圧
力が大きいので、せっかく1段目ボールの径を大きくし
ても、その潰れが大きく、1段目バンプ部12の高さを
稼ぐには不利である。その点、2段目ボールの径の方を
大きくすることにより、バンプ11全体の高さを、適切
に稼ぐことができ、好ましい。
部13形成時の方が弱くても済むということは、そもそ
も、2段目ボールの方が1段目ボールよりも潰し量が小
さいということである。よって、上記のように、ボール
径を2段目の方を大きくせずに、例えば1段目と2段目
の両ボール径が同じ場合でも、2段目バンプ部13の方
が高く形成することができる。
1段目ボールの径を小さくできるため、ICチップ10
の上記パッドと接続される1段目バンプ部12のサイズ
を小さくできる。そのため、ICチップ10における上
記パッドのピッチの狭化に対応するものとして、有利で
ある。
方法について、図3を参照して述べる。まず、図3
(a)、(b)に示す様に、ICチップ10となるウェ
ハ(ICチップとするために切断される前のウェハ)3
0上に、上記図2に示したボールボンディング法によ
り、順次、1段目バンプ部12、2段目バンプ部13を
形成していく。しかる後、ダイシング等により、ウェハ
30をカットし、図1に示すICチップ10を作製す
る。なお、ウェハ状態でなく、チップに対して1段目及
び2段目バンプ部12、13を形成するようにしても良
い。
ンプ11に対応して形成されたランド(導体部)21を
有する基板20を用意する。この基板20は、例えば9
6%アルミナよりなるセラミック基板上を用い、該基板
上において、ICチップ10の上記パッドに相当する位
置に、Ag等の厚膜導体よりなる300μm□のランド
21が形成されたものを用いることができる。
リーン印刷手法を用いて、導電性接着剤40を転写して
配設する。例えば、スクリーンマスク50は、厚さ70
μmで275μmの開口径を有するものを使用し、荷
重:1N、印刷速度(スキージ51の移動速度):30
mm、オフセット:0mmの印刷条件で行うことができ
る。また、導電性接着剤40としては、ビスフェノール
型封止樹脂を主剤成分とし、硬化剤成分をアミン−フェ
ノール混合型とした材料を使用できる。
作製されたICチップ10を、その一面(回路面)10
aを下向きにして、バンプ11を導電性接着剤40を介
してランド21に接するように加圧しながら、基板20
の一面上に搭載する(図3(d))。搭載条件は、IC
搭載機(図示せず)を用いて、例えば、荷重:1N、搭
載時間:1秒の条件にて行うことができる。また、この
搭載工程では、コンデンサ60等の他の部品も基板20
の一面上に搭載する。
20を、硬化炉(図示せず、例えば、150℃、10分
ピークを有する連続型のもの)に入れ、導電性接着剤4
0の硬化を行う。この硬化工程により、ICチップ10
が基板20に固定され、チップ10及びバンプ11とラ
ンド21とが電気的に接続される。こうして、ICチッ
プ10の実装が終了する。
Cチップ10と共に基板20に実装された他の部品のう
ち、ワイヤボンディングする部品61についてワイヤボ
ンディングを行ったり、さらに、基板20上の実装部品
を保護するために、モールドする等により、パッケージ
化を行っても良い。
1を有するICチップ10において、バンプ11を、チ
ップ10の一面10a側からに突出方向に複数のバンプ
部12、13が積み重ねてなるものとし、更に、隣接す
るバンプ部12、13間のうち少なくとも1箇所にくび
れ部14を形成したことを特徴としている。それによれ
ば、バンプ11の高さが十分であるため、反りが発生し
た基板20においてチップ−基板間距離が広い部分で
も、バンプ11とランド21との接触を確保できる。
の部位よりも変形しやすい変形部となるため、実装時に
おけるバンプ11が適切な潰れ、基板20の反りによる
やバンプ11の高さばらつきを吸収できる。もし、くび
れ部14が無く、バンプ11全体に応力が加わる場合に
は、最悪、ICチップ10とバンプ11との接合が破壊
される恐れがある。
潰れの様子を示す概略断面図であるが、くびれ部14に
おいては、(a)→(b)のように、2段目バンプ部1
3が主として変形したり、(a)→(c)のように、1
段目バンプ部12が主として変形する。従って、本実施
形態のICチップ10を用いれば、基板20に大きな反
りが発生しても、全てのバンプ11を基板20のランド
21に接触させることができる。
上述した様に、1段目バンプ部12を、2段目バンプ部
13よりも柔らかい材質により構成した場合、図4
(b)に示す様に、1段目バンプ部12が潰れやすくな
る。これにより、バンプ11が潰れる際の荷重によって
ICチップ10に与える損傷が、ICチップ10側の1
段目バンプ部12が変形することで緩衝され、極力低減
される。
プ部13よりも柔らかい材質により構成した場合には、
上記製造方法において、次のような利点もある。この利
点について、図5に示す説明図を参照して述べる。図5
に示す様に、2段目バンプ部13を形成する際、図中の
矢印Y1に示す様に、超音波による振動が印加され、バ
ンプ全体が左右に振られる。
イヤ92として硬いものを用いると、1段目バンプ部1
2直下のチップ10(Si等)に応力が加わり、クラッ
クK1が発生する可能性がある。そのため、1段目バン
プ部12の形成には、極力柔らかいワイヤを用い、2段
目のワイヤボンディング時におけるチップ10へのダメ
ージを低減する必要がある。よって、1段目バンプ部1
2を、2段目バンプ部13よりも柔らかい材質により構
成することは、有利である。
ランド(導体部)21上に導電性接着剤40を配設した
後、ICチップ10のバンプ11を、導電性接着剤40
を介してランド21に電気的に接続している。それによ
り、基板20に搭載されるチップ10が複数個ある場合
であっても、導電性接着剤40の配設が、スクリーン印
刷を1回行うだけで済むという利点がある。もし、導電
性接着剤40の配設をICチップ10に転写するとした
場合、複数のチップ10毎に、転写を行わなければなら
ないため、手間がかかる。
時において、バンプ11を潰した際に、導電性接着剤4
0の這い上がりによるショートを防止する必要がある。
そのためには、導電性接着剤40の厚み、導電性接着剤
40とバンプ11との最低接触深さ、チップ10と這い
上がった導電性接着剤40とのクリアランス等を考慮し
て、バンプ11の高さを決定する必要がある。
った構造において、導電性接着剤40とバンプ11と
は、全て確実に接触しており(30μm以上)、且つ、
ICチップ10への導電性接着剤40の付着や、ランド
21間への導電性接着剤40の付着等によるショート等
の不具合は、確認されなかった。
目バンプ部12、2段目バンプ部13の材質を変えない
場合、1台のワイヤボンディング装置でも、1段目、2
段目のボール径は上述のように変えることが可能であ
る。ただし、この場合でも生産性向上のため、複数台の
ワイヤボンディング装置を用いることが好ましい。
としては、Au以外にも、導電性接着剤40との接続が
可能である他の材質を用いても良い。この様な材質とし
ては、例えば、Au、Ag、Pd、Cu及びこれらの合
金等が挙げられる。また、基板側に導電性接着剤40を
配設する場合の上記効果は無いが、導電性接着剤の配設
は、ICチップ(電子部品)側に転写することで行って
も良い。
良いことは、上述の通りである。この場合、隣接する各
バンプ部間のうち少なくとも1箇所をくびれた形状とす
ればよい。勿論、隣接する各バンプ部間の全てをくびれ
た形状としても良い。また、電子部品としては、フリッ
プチップ等でも良い。
面図である。
工程図である。
工程図である。
す概略断面図である。
発生の様子を示す図である。
面図である。
部、13…2段目バンプ部、20…基板、21…ラン
ド、40…導電性接着剤。
Claims (5)
- 【請求項1】 一面側に突出して形成されたバンプ(1
1)を有し、このバンプを介して基板(20)上に実装
される電子部品において、 前記バンプは、前記一面側から突出方向に複数のバンプ
部(12、13)を積み重ねてなるものであり、 隣接する前記バンプ部間のうち少なくとも1箇所が、く
びれた形状となっていることを特徴とするバンプを有す
る電子部品。 - 【請求項2】 前記複数のバンプ部(12、13)のう
ち、前記一面に接続されるバンプ部(12)は、他のバ
ンプ部(13)よりも柔らかい材質により構成されてい
ることを特徴とする請求項1に記載のバンプを有する電
子部品。 - 【請求項3】 請求項1または2に記載のバンプを有す
る電子部品を製造する方法であって、 前記複数のバンプ部(12、13)を、ボールボンディ
ング法により、前記一面側から、各々順次形成していく
ことを特徴とするバンプを有する電子部品の製造方法。 - 【請求項4】 前記一面上に積み重ねられる前記複数の
バンプ部(12、13)のうち、2段目以降のバンプ部
(13)を形成するためのボールの径を、1段目のバン
プ部(12)を形成するためのボールの径よりも大きく
することを特徴とする請求項3に記載のバンプを有する
電子部品の製造方法。 - 【請求項5】 請求項1または2に記載の電子部品(1
0)と、一面側に前記バンプ(11)に対応して形成さ
れた導体部(21)を有する基板(20)とを用意し、 前記基板の導体部上に導電性接着剤(40)を配設した
後、 前記バンプを、前記導電性接着剤を介して前記導体部に
電気的に接続することを特徴とするバンプを有する電子
部品の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000072495A JP4126840B2 (ja) | 2000-03-10 | 2000-03-10 | バンプを有する電子部品及びその実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000072495A JP4126840B2 (ja) | 2000-03-10 | 2000-03-10 | バンプを有する電子部品及びその実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001257229A true JP2001257229A (ja) | 2001-09-21 |
JP4126840B2 JP4126840B2 (ja) | 2008-07-30 |
Family
ID=18590892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000072495A Expired - Fee Related JP4126840B2 (ja) | 2000-03-10 | 2000-03-10 | バンプを有する電子部品及びその実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4126840B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003100791A (ja) * | 2001-09-26 | 2003-04-04 | Sony Corp | 多段バンプ形成方法 |
JP2004047772A (ja) * | 2002-07-12 | 2004-02-12 | Matsushita Electric Ind Co Ltd | 電子部品の接合材料および電子部品実装方法 |
JP2008066363A (ja) * | 2006-09-05 | 2008-03-21 | Nec Tokin Corp | 非接触ic媒体およびその製造方法 |
WO2009041044A1 (ja) * | 2007-09-26 | 2009-04-02 | Sanyo Electric Co., Ltd. | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
US8080884B2 (en) | 2008-06-27 | 2011-12-20 | Panasonic Corporation | Mounting structure and mounting method |
US10629556B2 (en) | 2017-05-16 | 2020-04-21 | Fujitsu Limited | Composite bump, method for forming composite bump, and substrate |
-
2000
- 2000-03-10 JP JP2000072495A patent/JP4126840B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003100791A (ja) * | 2001-09-26 | 2003-04-04 | Sony Corp | 多段バンプ形成方法 |
JP2004047772A (ja) * | 2002-07-12 | 2004-02-12 | Matsushita Electric Ind Co Ltd | 電子部品の接合材料および電子部品実装方法 |
JP2008066363A (ja) * | 2006-09-05 | 2008-03-21 | Nec Tokin Corp | 非接触ic媒体およびその製造方法 |
WO2009041044A1 (ja) * | 2007-09-26 | 2009-04-02 | Sanyo Electric Co., Ltd. | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
JP2009081310A (ja) * | 2007-09-26 | 2009-04-16 | Sanyo Electric Co Ltd | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
US8362611B2 (en) | 2007-09-26 | 2013-01-29 | Sanyo Electric Co., Ltd. | Semiconductor module, method for manufacturing semiconductor module, and portable device |
US8080884B2 (en) | 2008-06-27 | 2011-12-20 | Panasonic Corporation | Mounting structure and mounting method |
US10629556B2 (en) | 2017-05-16 | 2020-04-21 | Fujitsu Limited | Composite bump, method for forming composite bump, and substrate |
Also Published As
Publication number | Publication date |
---|---|
JP4126840B2 (ja) | 2008-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7750466B2 (en) | Microelectronic assembly having second level interconnects including solder joints reinforced with crack arrester elements and method of forming same | |
JP2001338947A (ja) | フリップチップ型半導体装置及びその製造方法 | |
JP2003243436A (ja) | バンプの形成方法、バンプ付き半導体素子及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2000036518A (ja) | ウェハスケールパッケージ構造およびこれに用いる回路基板 | |
JP2003243441A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2001094003A (ja) | 半導体装置及びその製造方法 | |
US6396155B1 (en) | Semiconductor device and method of producing the same | |
JPH1154552A (ja) | 半導体装置、半導体装置用tabテープ及びその製造方法、並びに半導体装置の製造方法 | |
JP2907188B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
JPH10233463A (ja) | 半導体装置およびその製造方法 | |
JP4956643B2 (ja) | 単層ボードオンチップパッケージ基板の製造方法 | |
JP2001257229A (ja) | バンプを有する電子部品及びその実装方法 | |
JPH0855875A (ja) | 半導体装置 | |
JP3339881B2 (ja) | 半導体集積回路装置およびその製造方法 | |
JP2000150560A (ja) | バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
JP3496569B2 (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
JP2002026073A (ja) | 半導体装置およびその製造方法 | |
US9373526B2 (en) | Chip package and method for forming the same | |
TWI234213B (en) | Chip package structure and process for fabricating the same | |
JP2713879B2 (ja) | 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ | |
KR20060072985A (ko) | 스택 패키지 및 그 제조방법 | |
JP3623641B2 (ja) | 半導体装置 | |
JPH06268141A (ja) | 電子回路装置の実装方法 | |
JP2008091650A (ja) | フリップチップ実装方法、および半導体パッケージ | |
JPH11274372A (ja) | 半導体装置及びその半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071219 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080324 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080505 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |