JP2006202882A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006202882A
JP2006202882A JP2005011359A JP2005011359A JP2006202882A JP 2006202882 A JP2006202882 A JP 2006202882A JP 2005011359 A JP2005011359 A JP 2005011359A JP 2005011359 A JP2005011359 A JP 2005011359A JP 2006202882 A JP2006202882 A JP 2006202882A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
layer
solder
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005011359A
Other languages
English (en)
Inventor
Koji Munakata
浩次 宗像
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2005011359A priority Critical patent/JP2006202882A/ja
Publication of JP2006202882A publication Critical patent/JP2006202882A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 はんだバンプにおけるボイド形成を抑制することができる半導体装置およびこの半導体装置を容易に製造できる製造方法を提供する。
【解決手段】 電極21が形成された半導体基板1と、半導体基板1上に形成された樹脂製突起23と、樹脂製突起23の上面24aに形成された再配線層25と、再配線層25上に搭載されたはんだバンプ26とを備え、樹脂製突起23の上面24aが半導体基板1の表面に対して一定の角度θ1で傾斜している。
【選択図】 図1

Description

本発明は、ウエハレベル(WL)のCSP(Chip Size/Scale Package)等の半導体装置およびその製造方法に関する。
従来、半導体装置、例えばデュアル・インライン・パッケージ(Dual Inline Package)やクァド・フラット・パッケージ(Quad Flat Package)では、側面部や周辺部に金属リードを配置した周辺端子配置型が主流である。この半導体装置では、端子数が増加するとサイズが大きくなるという問題がある。
これに対し、チップ・サイズ/スケール・パッケージ(CSP:Chip Size/Scale Package)、特に、「ウエハレベル(WL)CSP」と称される半導体装置では、その占有面積を狭くすることができ、高密度実装が可能である(例えば特許文献1、2を参照)。
WLCSPは、半導体基板上に、絶縁層、再配線層、封止樹脂層等を形成し、再配線層上にはんだバンプを形成し、これを所定の寸法に切断することにより、パッケージ構造の半導体チップとしたものである。WLCSPは、はんだバンプを介して他の回路基板に実装される。
図10は、従来のWLCSPの一例の要部を示す断面図である。
このWLCSPは、半導体ウエハ61上に絶縁樹脂層62が設けられ、その上に再配線層63が設けられ、再配線層63の一部である電極64上に、はんだバンプ65が設けられている。符号67は封止樹脂層である。
はんだバンプ65を形成するには、はんだ材料を電極64上に配置した後、リフロー工程において、はんだ材料を加熱し溶融させる。
はんだ材料を電極64上に配置する方法としては、電解はんだめっき法、はんだボール搭載法、はんだペースト印刷法、はんだペーストディスペンス法、はんだ蒸着法がある。溶融したはんだ材料(以下、溶融はんだという)は、表面張力により略球状となり、はんだバンプ65が形成される。
特開2003−124244号公報 国際公開第00/77843号パンフレット
上記半導体装置では、はんだバンプ65の内部にボイド66(空隙)が形成されることがあった。ボイド66は、例えばはんだペーストのはんだ粒子間の空隙に存在する空気や、フラックス成分の加熱によって発生した気体などからなる気泡がはんだバンプ65内に残留することによって形成される。
ボイド66は、はんだバンプ65と電極64との界面に形成されやすい。特に、CSPのように、比較的大きなはんだバンプ65を有する半導体装置では、リフロー工程において溶融はんだ内の気泡が外部に放出されにくくなるため、ボイド66が形成されやすい。なかでも、WLCSPでは、電子機器の回路基板に実装されて再度リフロー工程が施された場合でも、ボイド66が除去されにくく、問題となっていた。
ボイドは、次に示す問題の原因となるおそれがある。
(1)ボイドの有無や大きさによって、はんだバンプの高さにばらつきが生じる。
(2)ボイドが形成されるとその部分ではんだバンプの強度が低くなる。
このため、半導体チップを他の回路基板に実装した状態において、半導体チップと回路基板との熱膨張係数の差異に起因する力によってはんだバンプが破損しやすくなる。
これらの問題は、電子機器の製造工程における工程不良の発生頻度の増大、電子機器の使用時の信頼性の低下等を招くおそれがある。
本発明は、上記事情に鑑みてなされたものであって、はんだバンプでのボイド形成を抑制することができる半導体装置およびその製造方法を提供することを目的とする。
本発明の請求項1に係る半導体装置は、電極が形成された半導体基板と、この半導体基板上に形成された絶縁性の樹脂製突起と、この樹脂製突起の上面に形成され、前記電極に電気的に接続された再配線層と、この再配線層上に搭載されたはんだバンプとを備え、前記樹脂製突起の上面が、前記半導体基板の表面に対して一定の角度で傾斜していることを特徴とする。
本発明の請求項2に係る半導体装置は、請求項1において、前記樹脂製突起の上面の傾斜角度が2〜45度であることを特徴とする。
本発明の請求項3に係る半導体装置の製造方法は、電極が形成された半導体基板と、この半導体基板上に形成された絶縁性の樹脂製突起と、この樹脂製突起の上面に形成され、前記電極に電気的に接続された再配線層と、この再配線層上に搭載されたはんだバンプとを備えた半導体装置の製造方法であって、ポジ型感光性樹脂からなる樹脂層を形成し、この樹脂層の一部を、半導体基板の表面に対し傾斜する方向の光で露光させることによって、上面が半導体基板の表面に対し一定の角度で傾斜した樹脂製突起を形成することを特徴とする。
本発明の請求項4に係る電子機器は、請求項1または2に記載の半導体装置を備えていることを特徴とする。
本発明の半導体装置によれば、次に示す効果が得られる。
(1)樹脂製突起の上面が一定の角度で傾斜しているので、はんだ材料は、リフロー工程において溶融すると、対流などにより前記上面に沿って一方向に流動しやすくなる。
溶融はんだと再配線層との界面にある気泡は、溶融はんだの流動によって、界面から離れて浮上し、速やかに溶融はんだから放出される。
よって、はんだバンプ内にボイドが形成されるのを防ぐことができる。
従って、実装した状態における接続信頼性を高めるとともに、この半導体装置を実装した電子機器の製造における歩留まり向上を図ることができる。
(2)樹脂製突起の上面が一定の角度で傾斜しているので、樹脂製突起の上面を半導体基板に平行とした場合と比較して、再配線層とはんだバンプとの間の接触面積が大きくなる。このため、再配線層とはんだバンプとの間の接合強度を高めることができる。
従って、上記半導体装置を実装した状態において、はんだバンプに力が加えられた場合でも、はんだバンプが再配線層から剥離するのを防ぐことができる。
本発明の半導体装置の製造方法によれば、上記樹脂製突起を有する半導体装置を容易に製造することができる。
以下、図面を参照して本発明の半導体装置の第1の例を詳細に説明する。
図1は、本発明の半導体装置の第1の例であるウエハレベル・チップ・サイズ/スケール・パッケージ(WLCSP)を示す断面図である。
符号1はシリコンウエハ等の半導体ウエハ(半導体基板)である。符号21は半導体ウエハ1の一方の面に形成された電極、符号22は絶縁層、符号23は樹脂ポスト(樹脂製突起)、符号25は再配線層(導電部)、符号26は再配線層25上に形成されたはんだバンプ、符号27は封止樹脂層である。
電極21は、半導体ウエハ1上に形成されたIC等の集積回路(図示略)に電気的に接続される電極であり、例えば、アルミニウム、銅、クロム、チタン、金等の金属からなる。
絶縁層22は、電極21を除く半導体ウエハ1の表面に全面にわたって形成されており、例えば、酸化物(酸化ケイ素(SiO)など)、窒化物(窒化ケイ素(SiN)など)、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂等により構成され、その厚みは、例えば5〜50μmとすることができる。
樹脂ポスト23は、絶縁層22上の所定位置に形成された突起であり、例えば平面視円形に形成することができる。樹脂ポスト23は、例えば、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂、ノボラック樹脂等の絶縁性樹脂により構成され、特に、ポジ型感光性樹脂からなるのが好ましい。
樹脂ポスト23の上面24aは、半導体ウエハ1の表面に対して一定の角度θ1で傾斜している。上面24aは、その全面が角度θ1で傾斜している。
この傾斜角度θ1は、小さすぎれば、ボイド形成を抑制する効果が低くなり、大きすぎれば、はんだバンプ26の形状が乱れやすい。
このため、傾斜角度θ1は、2〜45度(好ましくは5〜20度)とするのが好適である。
樹脂ポスト23の側面24bは、半導体ウエハ1の表面に対して、ほぼ垂直に形成することができる。
樹脂ポスト23の高さh(頂部24cまでの高さ)は、例えば10〜100μmとすることができる。
なお、側面24bは半導体ウエハ1の表面に対して傾斜していてもよい。
再配線層25は、樹脂ポスト23を覆うように形成され、一端部が電極21に電気的に接続されている。
再配線層25は、例えば、銅、クロム、アルミニウム、チタン、チタン−タングステン合金、金等の導電性金属が用いられ、その厚みは3〜50μmが好ましい。
はんだバンプ26は、樹脂ポスト23上に相当する位置の再配線層25上に形成されている。はんだバンプ26には、共晶はんだ、鉛フリータイプのはんだ等を用いることができる。
封止樹脂層27は、電極21、絶縁層22および再配線層25を保護するためのもので、例えば、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂等により構成され、その厚みは5〜50μmとすることができる。
次に、上記WLCSPの製造方法の一例について説明する。
図2に示すように、一方の面に電極21を形成した半導体ウエハ1を用意する。
次いで、スピンコート法、キャスティング法、ディスペンス法等により、半導体ウエハ1全面にポリイミド系樹脂等の液状樹脂を塗布し、この樹脂層を、電極21に相当する部分に開口22aが形成されるように露光、現像し硬化させることなどにより、絶縁層22を形成する。
絶縁層22は、スクリーン印刷法によって形成することもできる。また、ポリイミド系樹脂などからなる樹脂シートによって形成してもよい。
図3に示すように、スピンコート法、キャスティング法、ディスペンス法等により、電極21及び絶縁層22の全面に、ポリイミド系樹脂等のポジ型感光性樹脂を塗布することなどによって樹脂層41を形成する。
次いで、半導体ウエハ1にほぼ垂直な方向の照射光を、パターニング用フォトマスク31を介して樹脂層41に照射する。樹脂層41は、フォトマスク31の下に位置する柱状部42を除いて露光される。
図4に矢印で示すように、半導体ウエハ1の表面に対し傾斜した方向の照射光を、フォトマスク33を介して柱状部42の上面42aに照射することによって柱状部42を露光、現像する。
照射光の照射角θ2は、樹脂ポスト23の上面24aの傾斜角度θ1に応じて定めることができる。露光方法としては、等倍投影露光を採用してもよいし、縮小投影露光を採用してもよい。
図5に示すように、照射光によって露光した柱状部42上部、および柱状部42以外の部分は可溶化し除去される。
一方、照射光がフォトマスク33で遮られるため露光しなかった柱状部42下部は、加熱により硬化され、傾斜角度θ1で傾斜した上面24aを有する樹脂ポスト23となる。
このように、樹脂層41を露光することによって樹脂ポスト23を形成する工程を樹脂製突起形成工程という。
図6に示すように、電極21、絶縁層22及び樹脂ポスト23上に、シード層53を形成する。シード層53は、厚み10nm〜100nmの密着層53aと、厚み100nm〜500nmの給電層53bとの2層構造とすることができる。
密着層53aに用いられる金属としては、クロム、ニッケル、チタン、チタン−タングステン合金等が用いられる。給電層53bには、銅、クロム、アルミニウム、チタン、チタン−タングステン合金、金等が用いられる。
次いで、シード層53上にレジスト54を形成する。レジスト54は、再配線層25となる領域が露出するようにシード層53上に形成される。
図7に示すように、電解めっき法、無電解めっき法などのめっき法により、露出した部分のシード層53上に再配線層25を形成する。再配線層25はレジスト54より薄く形成することができる。
図8に示すように、レジスト54を除去し、不要なシード層53をエッチングで除去した後、絶縁層22上および再配線層25上に、例えば厚み5〜50μmの封止樹脂層27を形成する。
封止樹脂層27は、スピンコート法、キャスティング法、ディスペンス法等により形成することができる。例えば、再配線層25全体を覆う様に封止樹脂層を形成した後、マスクを用いて封止樹脂層を露光、現像することにより、はんだバンプ26を搭載する部分の再配線層25を露出させる方法をとることができる。
封止樹脂層27は、スクリーン印刷法によって所定領域にのみ形成することもできる。
なお、図1および図8ではシード層53の図示を省略した。
次いで、露出した再配線層25上に、はんだ材料を配置する。
はんだ材料を再配線層25上に配置するには、はんだボール搭載法、電解はんだめっき法、はんだボール搭載法、はんだペースト印刷法、はんだペーストディスペンス法、はんだ蒸着法等が採用できる。
次いで、リフロー工程において、はんだ材料を加熱し溶融させる。
溶融したはんだ材料(溶融はんだ)は、表面張力により略球状となり、はんだバンプ26が形成され、図1に示すWLCSPが得られる。
上記WLCSPによれば、次に示す効果が得られる。
(1)樹脂ポスト23の上面24aが一定の角度θ1で傾斜しているので、上面24aに相当する位置の再配線層25に配置されたはんだ材料は、リフロー工程において溶融すると、対流などにより上面24aに沿って一方向に流動しやすくなる。
溶融はんだと再配線層25との界面にある気泡は、溶融はんだの流動によって、界面から離れて浮上し、速やかに溶融はんだから放出される。
よって、はんだバンプ26内にボイドが形成されるのを防ぐことができる。
従って、実装した状態における接続信頼性を高めるとともに、このWLCSPを実装した電子機器の製造における歩留まり向上を図ることができる。
(2)樹脂ポスト23の上面24aが一定の角度θ1で傾斜しているので、樹脂ポスト23の上面24aを半導体ウエハ1に対して平行とした場合と比較して、再配線層25とはんだバンプ26との間の接触面積が大きくなる。このため、再配線層25とはんだバンプ26との間の接合強度を高めることができる。
従って、上記WLCSPを実装した状態において、はんだバンプ26に力が加えられた場合でも、はんだバンプ26が再配線層25から剥離するのを防ぐことができる。
上記製造方法によれば、ポジ型感光性樹脂からなる樹脂層41を形成し、その一部である柱状部42の上面42aを、半導体ウエハ1に対し傾斜する方向の光で露光させることによって樹脂ポスト23を形成するので、上面24aが傾斜した樹脂ポスト23を容易に形成することができる。従って、WLCSPを容易に製造することができる。
(実施例)
図1に示すWLCSPを次のようにして製造した。
図2に示すように、半導体ウエハ1上に、酸化ケイ素(SiO)からなる絶縁層22を形成した。
図3に示すように、電極21及び絶縁層22上に、ポジ型感光性樹脂であるポリイミド系樹脂からなる樹脂層41を形成し、半導体ウエハ1に垂直な方向の照射光を、フォトマスク31を介して樹脂層41に照射した。
図4および図5に示すように、照射角θ2が10度である照射光を、フォトマスク33を介して照射し、柱状部42を露光、現像した。
これによって、上面24aの傾斜角度θ1が10度である樹脂ポスト23を得た。樹脂ポスト23の高さhは50μm、上面24aの直径は250μm、底部の直径は230μmとした。
図6および図7に示すように、シード層53を形成した後、所定位置に再配線層25を形成した。
図8に示すように、絶縁層22上および再配線層25上にポリイミド系樹脂からなる封止樹脂層27を形成した。
次いで、はんだボール搭載法により配線層25上にはんだボールを配置し、はんだボールを加熱し溶融させることによってはんだバンプ26を形成し、図1に示すWLCSPを得た。
(比較例)
図9に示すように、円錐台状の樹脂ポスト13(高さ50μm、上面13aの直径230μm、底部の直径250μm)を有し、上面13a上にはんだバンプ26を設けたWLCSPを形成した。その他の構造は実施例と同様とした。
(1)はんだバンプ内部構造の観察
実施例および比較例のWLCSPのはんだバンプの内部構造をX線顕微鏡により観察した。
比較例のWLCSPでは、はんだバンプ26内に、直径比(はんだバンプの直径に対するボイドの直径の比)が15%以上のボイドが観察された。
これに対し、実施例のWLCSPでは、はんだバンプ26内に、直径比5%以上のボイドは形成されていなかった。
(2)ヒートサイクル試験
実施例および比較例のWLCSPを、他の回路基板にはんだバンプ26を介して実装した後、BLR試験に供した。
BLR試験では、30分間の低温条件(−40℃)と、30分間の高温条件(125℃)とを1サイクルとする処理を繰り返し、電気抵抗増大などの異常が発生した時点での前記処理の回数を記録した。
この試験の結果、比較例のWLCSPでは、平均1200回の処理で異常が見られたのに対し、実施例のWLCSPでは、処理回数が1400回を越えても異常が見られなかった。
本発明の半導体装置では、はんだバンプ内部のボイドを減少させ、このボイドに起因するはんだバンプの破壊等の不具合を防止することができる。
このため、WLCSP等のチップサイズの半導体装置に対して適用可能である。
本発明の半導体装置は、フレキシブルプリント基板(Flexible Printed Circuit)などの回路基板に実装でき、例えばPDA(Personal Digital Assistants)、携帯電話機、パーソナルコンピュータ、光送受信機器などのように、半導体装置が実装された回路基板を備えた各種電子機器に適用できる。
本発明の半導体装置の第1の例を示す断面図である。 図1に示す半導体装置の製造方法を示す工程図である。 図1に示す半導体装置の製造方法を示す工程図である。 図1に示す半導体装置の製造方法を示す工程図である。 図1に示す半導体装置の製造方法を示す工程図である。 図1に示す半導体装置の製造方法を示す工程図である。 図1に示す半導体装置の製造方法を示す工程図である。 図1に示す半導体装置の製造方法を示す工程図である。 比較例のWLCSPのバンプ部を示す断面図である。 従来の半導体装置の一例の要部を示す断面図である。
符号の説明
1…半導体ウエハ(半導体基板)、21…電極、22…絶縁層、23…樹脂ポスト(樹脂製突起)、24a…上面、25…再配線層、26…はんだバンプ、θ1…樹脂ポスト(樹脂製突起)上面の傾斜角度

Claims (4)

  1. 電極が形成された半導体基板と、この半導体基板上に形成された絶縁性の樹脂製突起と、この樹脂製突起の上面に形成され、前記電極に電気的に接続された再配線層と、この再配線層上に搭載されたはんだバンプとを備え、
    前記樹脂製突起の上面が、半導体基板の表面に対して一定の角度で傾斜していることを特徴とする半導体装置。
  2. 前記樹脂製突起の上面の傾斜角度が2〜45度であることを特徴とする請求項1記載の半導体装置。
  3. 電極が形成された半導体基板と、この半導体基板上に形成された絶縁性の樹脂製突起と、この樹脂製突起の上面に形成され、前記電極に電気的に接続された再配線層と、この再配線層上に搭載されたはんだバンプとを備えた半導体装置の製造方法であって、
    ポジ型感光性樹脂からなる樹脂層を形成し、この樹脂層の一部を、半導体基板の表面に対し傾斜する方向の光で露光させることによって、上面が半導体基板の表面に対し一定の角度で傾斜した樹脂製突起を形成することを特徴とする半導体装置の製造方法。
  4. 請求項1または2に記載の半導体装置を備えていることを特徴とする電子機器。
JP2005011359A 2005-01-19 2005-01-19 半導体装置およびその製造方法 Withdrawn JP2006202882A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005011359A JP2006202882A (ja) 2005-01-19 2005-01-19 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005011359A JP2006202882A (ja) 2005-01-19 2005-01-19 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006202882A true JP2006202882A (ja) 2006-08-03

Family

ID=36960623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005011359A Withdrawn JP2006202882A (ja) 2005-01-19 2005-01-19 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2006202882A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100873A (ja) * 2009-11-06 2011-05-19 Renesas Electronics Corp 半導体装置の製造方法
CN113113388A (zh) * 2021-04-09 2021-07-13 颀中科技(苏州)有限公司 一种晶圆再布线双重验证结构、制造方法及验证方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100873A (ja) * 2009-11-06 2011-05-19 Renesas Electronics Corp 半導体装置の製造方法
CN102082104A (zh) * 2009-11-06 2011-06-01 瑞萨电子株式会社 用于制造半导体器件的方法
CN113113388A (zh) * 2021-04-09 2021-07-13 颀中科技(苏州)有限公司 一种晶圆再布线双重验证结构、制造方法及验证方法
CN113113388B (zh) * 2021-04-09 2023-04-07 颀中科技(苏州)有限公司 一种晶圆再布线双重验证结构、制造方法及验证方法

Similar Documents

Publication Publication Date Title
JP2008047652A (ja) 半導体装置および半導体装置の製造方法
JP6458801B2 (ja) 半導体装置およびその製造方法
JP5249080B2 (ja) 半導体装置
JP2009289849A (ja) 配線基板及び半導体パッケージ
TW200832641A (en) Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof
JP2009177072A (ja) 半導体装置及びその製造方法
JP2012004505A (ja) 半導体装置及びその製造方法
JP2002203869A (ja) バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
US20100221910A1 (en) Method of producing semiconductor device
JP2007220959A (ja) 半導体装置及びその製造方法
JP4503462B2 (ja) 半導体装置の製造方法
JP2004281898A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006278417A (ja) 半導体装置及び半導体装置の製造方法
JP2006202882A (ja) 半導体装置およびその製造方法
JP4728079B2 (ja) 半導体装置用基板および半導体装置
JP4324573B2 (ja) 半導体装置及び実装構造体
JP2004079797A (ja) 電解めっきを用いた配線の形成方法
JP2010157544A (ja) 半導体装置及びその製造方法、並びに電子機器
JP2008244218A (ja) 半導体装置
JP2010092974A (ja) 半導体装置及びその製造方法、並びに電子装置
JP2009147106A (ja) 半導体装置
JP2009135345A (ja) 半導体装置及びその製造方法
JP4741201B2 (ja) 半導体装置及びそれを備えた電子機器並びに半導体装置の製造方法
JP2004172163A (ja) 半導体装置及びその製造方法
JP2011228579A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080401