CN102082104A - 用于制造半导体器件的方法 - Google Patents
用于制造半导体器件的方法 Download PDFInfo
- Publication number
- CN102082104A CN102082104A CN2010105371885A CN201010537188A CN102082104A CN 102082104 A CN102082104 A CN 102082104A CN 2010105371885 A CN2010105371885 A CN 2010105371885A CN 201010537188 A CN201010537188 A CN 201010537188A CN 102082104 A CN102082104 A CN 102082104A
- Authority
- CN
- China
- Prior art keywords
- resin
- film
- resin core
- core
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明涉及用于制造半导体器件的方法。所述方法包括:在形成有电极焊盘的衬底上形成保护绝缘膜,所述保护绝缘膜具有曝光所述电极焊盘的开口;形成感光性树脂膜;通过使用多等级掩模曝光所述感光性树脂膜并且将所述感光性树脂膜显影,一次性地形成由所述感光性树脂膜构成的树脂保护膜和由具有的厚度比所述树脂保护膜的厚度大的所述感光性树脂膜构成的树脂核心;以及从所述树脂核心的上侧到所述电极焊盘的上侧形成互连。
Description
本申请基于日本专利申请No.2009-255037,其内容通过引用结合于此。
技术领域
本发明涉及一种用于制造半导体器件的方法。
背景技术
传统上,在半导体元件上形成树脂保护膜,以保护被切块的半导体芯片免受在它们被拾取时产生的划伤,或者减轻从安装密封树脂施加到由二氧化硅膜或硅氮化物膜形成的保护绝缘膜的热应力。
可以形成通过使用树脂作为核心并且用导电膜涂覆核心表面而构造的树脂核心凸块作为半导体器件的凸电极。
如果采用树脂核心凸块作为需要树脂保护膜的半导体元件的凸电极,则在晶片上形成具有不同目的的两种树脂,即,树脂保护膜和树脂核心。
同样地,在例如日本特开专利公布No.2001-298120中公开了用于形成树脂保护膜和树脂核心的技术。
根据日本特开专利公布No.2001-298120中公开的该技术,在设置有保护膜的硅芯片的保护膜上设置绝缘层,通过掩模来选择性地曝光绝缘层的表面,将该表面显影,对具有所期望图案的绝缘层执行半蚀刻工艺并且形成突起(树脂核心)。在这种情况下,绝缘层中的突起之外的部分对应于树脂保护膜。
然后,通过掩模再次选择性地曝光绝缘层的表面,将该表面显影,去除器件端上的绝缘层,并且曝光器件端。也就是说,在绝缘层中形成通过其曝光器件端的开口。
发明内容
本发明的发明人认识到以下内容。根据日本特开专利公布No.2001-298120中公开的技术,由于曝光和显影中的每个需要执行两次,因此工艺数目多。
同样地,难以以较少数目的工艺来形成树脂核心和树脂保护膜。
在一个实施例中,提供了一种制造半导体器件的方法,其包括:在形成有电极焊盘的衬底上形成保护绝缘膜,所述保护绝缘膜具有曝光所述电极焊盘的开口;形成感光性树脂膜;通过使用多等级掩模曝光所述感光性树脂膜并且将所述感光性树脂膜显影,一次性地形成树脂保护膜和树脂核心,所述树脂保护膜由所述感光性树脂膜构成,所述树脂核心由具有的厚度比所述树脂保护膜的厚度大的所述感光性树脂膜构成;以及从所述树脂核心的上侧到所述电极焊盘的上侧形成互连。
根据制造半导体器件的方法,可以通过一次曝光和显影形成树脂保护膜和树脂核心,该树脂核心具有的厚度大于树脂保护膜的厚度。因此,工艺数目可以减少。
另外,用于形成树脂保护膜和树脂核心所执行的曝光过程中使用的掩模可以只是一种类型。
另外,由于可以用一次曝光和显影来形成树脂保护膜和树脂核心,因此可以减少化学制品的使用。
此外,由于用一次显影来形成树脂保护膜和树脂核心,因此将需要高准确度和高精确度的树脂核心曝光于显影溶液的次数可以减少,并且可以抑制树脂核心由于膜减少而产生的高度变形。
同样地,可以以较少的工艺数目、以高准确度和高精确度来形成树脂核心和树脂保护膜。
根据本发明,可以以较少数目的工艺来形成树脂核心和树脂保护膜。
附图说明
从以下结合附图的某些优选实施例的描述中,本发明的以上和其他目的、优点和特征将更清楚,其中:
图1A至图1E是示出根据实施例的制造半导体器件的方法中的一系列工艺的横截面图;
图2A和图2B是示出根据实施例的制造半导体器件的方法中的一系列工艺的平面图;
图3A至图3C是示出根据实施例的制造半导体器件的方法中的一系列工艺的平面图;
图4是示出半导体器件的安装实例的横截面图;
图5A和图5B是示出根据第一修改形式的通过用于制造半导体器件的方法制造的半导体器件的示意图;
图6A和图6B是示出根据第二修改形式的通过用于制造半导体器件的方法制造的半导体器件的示意图;
图7A至图7D是示出根据第三修改形式的用于制造半导体器件的方法的示意图;以及
图8A和图8B是示出根据第三修改形式的制造半导体器件的方法中的一系列工艺的平面图。
具体实施方式
以下,将参照附图来说明本发明的实施例。注意的是,在所有附图中,将给任何类似的组件赋予相同的附图标记或符号,因此将不再重复对其的说明。
在平面图中附上阴影线,以便有助于理解本发明的实施例。图1A至图1E是示出根据实施例的制造半导体器件的方法中的一系列工艺的横截面图,图2A至图3C是示出根据实施例的制造半导体器件的方法中的一系列工艺的平面图。图1A至图1E是沿着图2A至图3C中的A-A线截取的横截面图。
在根据实施例制造半导体器件的方法中,顺序地执行以下第一工艺至第四工艺。
首先,在第一工艺中,在形成有电极焊盘2的衬底(半导体衬底1)上形成具有开口3a的保护绝缘膜3,通过开口3a曝光电极焊盘2。
接着,在第二工艺中,形成感光性树脂膜4。
接着,在第三工艺中,使用多等级掩模5曝光感光性树脂膜4并且将其显影。由此,同时形成由感光性树脂膜4构成的树脂保护膜7和由具有的厚度比树脂保护膜7的厚度大的感光性树脂膜4构成的树脂核心6。
接着,在第四工艺中,从树脂核心6的上侧到电极焊盘2的上侧形成互连8。
下文中,将详细描述该构造。
首先,将描述根据实施例的通过用于制造半导体器件的方法制造的半导体器件100的构造。
如图1E和图3C所示,半导体器件100包括其中形成了构成电路的诸如晶体管的元件(附图中未示出)和电极焊盘2的半导体衬底1。在半导体衬底1上形成具有开口3a的保护绝缘膜3,通过该开口3a曝光电极焊盘2。
半导体器件100包括在保护绝缘膜3上形成的多个树脂核心6以及在保护绝缘膜3和电路(晶体管等)上形成的树脂保护膜7。
例如,树脂核心6被线性地布置。在图1E和图3C的实例中,树脂核心6沿着与半导体元件的长边相对应的两边被线性地布置。然而,树脂核心6可以沿着半导体元件的四边被线性地布置。在这种情况下,该线性布置包括其中树脂核心6沿着直线呈Z字形设置的布置以及其中树脂核心6线性设置的布置。
另外,树脂核心6被布置成彼此分隔开。
此外,树脂核心6和树脂保护膜7被布置成彼此分隔开。
半导体器件100还包括互连8,所述互连8被形成为从树脂核心6的上侧延伸到电极焊盘2的上侧。
另外,树脂核心6以及互连8的存在于树脂核心6上的部分构成树脂核心凸块9。因此,半导体器件100具有多个树脂核心凸块9。
接着,将描述根据实施例的用于制造半导体器件的方法。
首先,在半导体衬底1上形成构成电路的诸如晶体管的元件(附图中未示出),并且在半导体衬底1上形成多层互连(附图中未示出)。多层互连在其最上层上具有电极焊盘2。
接下来,在多层互连上形成保护绝缘膜3。可以使用例如硅氧化物膜、硅氧化物膜和硅氮化物膜的层压膜或者硅氮化物膜来构造保护绝缘膜3。
接着,通过选择性地去除保护绝缘膜3来形成开口3a。开口3a设置在电极焊盘2上并且从保护绝缘膜3中曝光电极焊盘2(参照图1A和图2A)。
接下来,如图1B和图2B所示,涂覆树脂,在保护绝缘膜3和电极焊盘2上形成感光性树脂膜4。
在这种情况下,可以使用例如诸如酚醛树脂、环氧树脂、聚酰亚胺树脂、氨基树脂、未饱和的聚酯树脂、硅树脂或烯丙基树脂的热固性树脂作为感光性树脂膜4的形成材料。
接着,如图1C和图3A所示,通过多等级掩模5来曝光感光性树脂膜4。
这里,将描述其中感光性树脂膜4是正型的情况。
多等级掩模5具有遮光部5a、半透射部5b和全透射部5c。
在感光性树脂膜4中,透过全透射部5c的曝光光线所照射的曝光部4c的曝光量变成最大。在感光性树脂膜4中,透过半透射部5b的曝光光线所照射的半曝光部4b被曝光的曝光量小于曝光部4c的曝光量。在感光性树脂膜4中,没有曝光变成遮光部5a的负极的非曝光部4a。
同样地,通过使用多等级掩模5,曝光量被设置成多个级别并且感光性树脂膜4被曝光。
多等级掩模5的遮光部5a被构造成具有与树脂核心6相对应的形状和布局(参照图1D和图3B)。半透射部5b被构造成具有与树脂保护膜7相对应的形状和布局(参照图1D和图3B)。全透射部5c被构造成具有与保护绝缘膜3的至少开口3a相对应的形状和布局。
设置多等级掩模5,使得遮光部5a被转印到感光性树脂膜4中树脂核心6的形成位置,半透射部5b被转印到感光性树脂膜4中树脂保护膜7的形成位置,并且透过全透射部5c的曝光被照射到与保护绝缘膜3的至少开口3a相对应的位置上。树脂保护膜7的形成位置包括使用晶体管构造的电路的上侧。
相对于半透射部5b设定透光量,使得树脂保护膜7具有所期望的厚度。使用多种方法,例如使用与遮光部5a的材料不同的光遮蔽膜的材料的方法或者设置比分辨率小的隙缝的方法,作为用于形成半透射部5b的方法。
在该实施例中,形成多个树脂核心6,使得树脂核心6彼此分隔开。出于这个原因,多等级掩模5的全透射部5c被构造成具有如下的形状和布局:穿透全透射部5c的曝光光线被照射到树脂核心6的形成位置之间的间隙。
在该实施例中,例如,树脂核心6和树脂保护膜7被形成为彼此分隔开。出于这个原因,多等级掩模5的全透射部5c被构造成具有如下的形状和布局:穿透全透射部5c的曝光光线被照射到树脂核心6的形成位置与树脂保护膜7的形成位置之间的间隙。
接着,将感光性树脂膜4显影。在去除感光性树脂膜4中的曝光部4c之前,执行该显影的步骤。在这种状态下,保持感光性树脂膜4中的非曝光部4a,并且保持半曝光部4b,同时使半曝光部4b的厚度小于非曝光部4a的厚度。
通过热处理使感光性树脂膜4硬化。
这样,可以通过一次曝光和显影来形成树脂核心6和树脂保护膜7(参照图1D和图3B)。
使用感光性树脂膜4的图案来构造树脂保护膜7,并且将树脂保护膜7设置在使用晶体管构造的电路上。
使用感光性树脂膜4的图案来构造树脂核心6,所述感光性树脂膜4的图案具有的厚度大于树脂保护膜7的厚度并且具有凸的形状。
接着,如图1E和图3C所示,从树脂核心6的上侧到电极焊盘2的上侧形成互连8。
也就是说,通过使用溅射法在树脂核心6、树脂保护膜7、保护绝缘膜3和电极焊盘2上形成导电膜(例如,Au膜(附图中未示出))之后,在导电膜上形成抗蚀剂图案(附图中未示出)。接着,使用抗蚀剂图案作为掩模来蚀刻导电膜,选择性地去除导电膜,并且将导电膜处理成互连8的形状。然后,去除抗蚀剂图案。
这样,可以制造出半导体器件100。
如图4所示,半导体器件100可以安装在安装衬底150上。
也就是说,通过将半导体器件100的树脂核心凸块9连接到安装衬底150的电极151以及将半导体器件100安装在安装衬底150上,半导体器件100和安装衬底150可以彼此电连接。电极151是岛形,但不限于岛形。
在将半导体器件100安装在安装衬底150上之后,可以将安装密封树脂(附图中未示出)填充到安装衬底150和半导体器件100之间的间隙中,并且可以将其硬化。
在这种情况下,当半导体器件100是用于液晶显示装置的驱动器时,使用COG(玻璃上芯片)技术,将半导体器件100安装在与玻璃衬底相对应的安装衬底150上。
可替选地,可以使用COF(膜上芯片)技术,将半导体器件100安装在用作安装衬底150的互连衬底上,或者将其安装在膜衬底上。
根据上述的实施例,由于通过使用多等级掩模执行曝光并且执行显影,来形成树脂保护膜7和具有的厚度比树脂保护膜7的厚度更厚的树脂核心6,因此可以通过一次曝光和显影来形成树脂保护膜7和树脂核心6。因此,可以减少工艺数目。
另外,用于形成树脂保护膜7和树脂核心6所执行的曝光中使用的多等级掩模5可以只是一种类型。
此外,由于可以减少工艺数目,因此涂覆到晶片上的树脂或清洗剂的量可以降低,并且可以减少显影步骤中使用的化学制品。因此,可以减小环境负担。
此外,由于可以用于一次显影形成树脂保护膜7和树脂核心6,因此将需要高准确度和高精确度的树脂核心6曝光于显影溶液的次数可以减少,所以可以抑制由于膜减少导致的树脂核心6的高度变化。
同样地,可以以较少的工艺数目、以高准确度和高精确度来形成树脂核心6和树脂保护膜7。
根据当前通常使用的安装技术,如在实施例中的一样,多个树脂核心6被形成为彼此分隔开,并且树脂核心6和树脂保护膜7被形成为彼此分隔开,从而得到以下效果。
首先,即使在树脂核心6由于安装步骤而变形的情况下,可以充分确保安装密封树脂(NCF(非导电膜))或NCP(非导电膏)的流动通道。因此,由于填充安装密封树脂时的流动变得优良,因此可以抑制在安装密封树脂中产生空隙。由此,可以提高半导体器件100和安装衬底150的粘附性。
由于在树脂核心6的裙部周围没有树脂,因此可以充分确保在树脂核心6被按压的情况下的变形量。因此,可以稳定地执行用作外部电极的电极151和树脂核心凸块9的电连接。
在具有优良粘附性的保护绝缘膜3上,可以形成从电极焊盘2到树脂核心6的互连。因此,可以抑制互连8被去除。
<第一修改形式>
图5A和图5B示出根据第一修改形式的通过用于制造半导体器件的方法制造的半导体器件200的构造。图5A是沿着图5B中的A-A线截取的横截面图,图5B是平面图。
在以上的实施例中,描述了其中树脂核心6(树脂核心凸块9)和树脂保护膜7被形成为彼此分隔开的实例。然而,如在图5A和图5B所示的半导体器件200中,树脂保护膜7和树脂核心6的至少一部分可以被一体化地形成。
可以通过如下步骤实现制造方法:将图1C所示的多等级掩模5中的半透射部5b与遮光部5a的一部分之间设置的全透射部5c变为半透射部5b。
<第二修改形式>
图6A和图6B示出根据第二修改形式的通过用于制造半导体器件的方法制造的半导体器件300的构造。图6A是沿着图6B中的B-B线截取的横截面图,以及图6B是平面图。
在以上的实施例中,描述了其中多个树脂核心6被形成为彼此分隔开的情况的实例。然而,如在图6A和图6B所示的半导体器件300中,多个树脂核心6可以一体化地形成。也就是说,树脂核心6的裙部可以被连接。
可以通过以下步骤实现制造方法:改变多等级掩模5中每个遮光部5a的布局,使得树脂核心6的布置(感光性树脂膜4中的非曝光部4a的布置)变得密集。
也就是说,如果感光性树脂膜4中的非曝光部4a被密集布置,则在显影时在非曝光部4a的底部生成显影剩余物。结果,多个树脂核心6可以彼此连接于其裙部中。
<第三修改形式>
图7A至图7D是示出根据第三修改形式的用于制造半导体器件的方法中的一系列工艺的横截面图。图8A和图8B是示出根据第三修改形式的用于制造半导体器件的方法中的一系列工艺的平面图。图7A至图7D是沿着图8A和图8B中的A-A线截取的横截面图。
在第三修改形式中,树脂核心6的形成区域中的曝光量被设定成多个级别。如图7C和图8B所示,在树脂核心6的侧面之中,侧面6a在互连8的引出方向上的倾斜度比侧面6b在树脂核心6的对准方向上的倾斜度更缓和。
即使在第三修改形式的情况下,图1A和图2A中的工艺以及图1B和图2B中的工艺与实施例的相同。
接下来,在第三修改形式中,如图7A和图8A中所示,通过多等级掩模50对感光性树脂膜4进行曝光,其中树脂核心6的形成区域中的曝光量可以被设定为多个级别。
也就是说,多等级掩模50与多等级掩模5的不同之处在于,多等级掩模50具有与遮光部5a相邻的第二半透射部5d。
在感光性树脂膜4中,透过第二半透射部5d的曝光光线所照射的第二半曝光部4d被曝光的曝光量小于曝光部4c的曝光量。
遮光部5a和第二半透射部5d被构造成具有与树脂核心6相对应的形状和布局。第二半透射部5d相对于遮光部5a被设置在电极焊盘2侧上。
接着,与以上实施例相类似,对感光性树脂膜4进行显影。在这种状态下,如图7B所示,保持感光性树脂膜4中的非曝光部4a,并且保持第二半曝光部4d,同时使第二半曝光部4d具有的厚度小于非曝光部4a的厚度。
出于这个原因,通过使用非曝光部4a和第二半曝光部4d构造的树脂核心6被形成为向着电极焊盘2侧下降的阶梯形状。
接着,与以上实施例类似的,将感光性树脂膜4硬化。通过这个硬化步骤,如图7C和图8B所示,树脂核心6的侧面通过树脂流动而变形并且变成倾斜表面。
如上所述,在硬化之前的步骤中的树脂核心6被形成为向着电极焊盘2侧下降的阶梯形状。出于这个原因,在硬化之后,电极焊盘2侧处的树脂核心6的侧面的倾斜度,即,在互连8的引出方向上的侧面6a的倾斜度比其他侧面(包括在树脂核心6的对准方向上的侧面6b)的倾斜度更缓和。
在多等级掩模50中,与树脂核心6的形成位置相对应的部分被构造为两个层次部,即遮光部5a和第二半透射部5d。然而,第二半透射部5d的层次可以被设定成多个级别,使得从遮光部5a到第二半透射部5d构造连续层次部,并且相应部分中的层次的数目可以增大。
接着,如图7D所示,与以上实施例相类似,可以形成互连8并且可以制造半导体器件400。
根据第三修改形式,在树脂核心6的侧面之中,由于在互连8的引出方向上的侧面6a的倾斜度更缓和,因此可以抑制互连8在侧面6a上断开。
由于侧面6a的倾斜度比在树脂核心6的对准方向上的侧面6b的倾斜度更缓和,即,侧面6b的倾斜比侧面6a的倾斜更陡峭,因此树脂核心6的布置间隔可以变窄并且可以改进树脂核心6的布置密度。
即使在第三修改形式中,由于可以通过一次曝光来形成树脂保护膜7和树脂核心6,因此对准余量变成不必要,并且可以容易地控制最终的形状。出于这个原因,由于侧面6b和6c的额外区域(参照图7C和图7D)变成不必要,因此可以改进树脂核心6的布置密度。
虽然描述的是其中感光性树脂膜4是正型的情况的实例,但是感光性树脂膜4也可以是负型。在这种情况下,多等级掩模5中的全透射部5c和遮光部5a的布置可以改变。可替选地,多等级掩模50中的全透射部5c和遮光部5a的布置可以改变,并且半透射部5b和第二半透射部5d的布置可以改变。
描述了其中保护绝缘膜3被形成在树脂核心6和电极焊盘2之间的区域中的情况的实例。然而,如果在互连8的粘附性没有问题,则可以不在树脂核心6和电极焊盘2之间的区域中形成保护绝缘膜3。
明显的是,本发明不限于以上的实施例,在不脱离本发明的范围和精神的情况下,可以将本发明进行变形和改变。
Claims (4)
1.一种制造半导体器件的方法,包括:
在形成有电极焊盘的衬底上,形成保护绝缘膜,所述保护绝缘膜具有用以曝光所述电极焊盘的开口;
形成感光性树脂膜;
通过使用多等级掩模来曝光所述感光性树脂膜并且将所述感光性树脂膜显影,一次性地形成由所述感光性树脂膜构成的树脂保护膜和由具有的厚度比所述树脂保护膜的厚度大的所述感光性树脂膜构成的树脂核心;以及
从所述树脂核心的上侧到所述电极焊盘的上侧形成互连。
2.根据权利要求1所述的方法,其中,在所述的形成树脂保护膜和树脂核心中,多个所述树脂核心被形成为彼此分隔开。
3.根据权利要求1所述的方法,其中,在所述的形成树脂保护膜和树脂核心中,所述树脂核心和所述树脂保护膜被形成为彼此分隔开。
4.根据权利要求1所述的方法,其中,在所述的形成树脂保护膜和树脂核心中,多个所述树脂核心被线性地布置,所述树脂核心的形成区域中的曝光量被设定为多个级别,并且在所述树脂核心的侧面之中,在所述互连的引出方向上的侧面的倾斜度比在所述树脂核心的对准方向上的侧面的倾斜度缓和。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009255037A JP5320264B2 (ja) | 2009-11-06 | 2009-11-06 | 半導体装置の製造方法 |
JP2009-255037 | 2009-11-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102082104A true CN102082104A (zh) | 2011-06-01 |
CN102082104B CN102082104B (zh) | 2014-12-10 |
Family
ID=44087981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010537188.5A Expired - Fee Related CN102082104B (zh) | 2009-11-06 | 2010-11-05 | 用于制造半导体器件的方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5320264B2 (zh) |
CN (1) | CN102082104B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11251348A (ja) * | 1998-03-03 | 1999-09-17 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
JP2006100505A (ja) * | 2004-09-29 | 2006-04-13 | Seiko Epson Corp | 半導体装置、実装構造体、電気光学装置、電気光学装置の製造方法及び電子機器 |
JP2006202882A (ja) * | 2005-01-19 | 2006-08-03 | Fujikura Ltd | 半導体装置およびその製造方法 |
JP2007165744A (ja) * | 2005-12-16 | 2007-06-28 | Epson Imaging Devices Corp | 半導体装置、実装構造体、電気光学装置、半導体装置の製造方法、実装構造体の製造方法、電気光学装置の製造方法、及び、電子機器 |
-
2009
- 2009-11-06 JP JP2009255037A patent/JP5320264B2/ja not_active Expired - Fee Related
-
2010
- 2010-11-05 CN CN201010537188.5A patent/CN102082104B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11251348A (ja) * | 1998-03-03 | 1999-09-17 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
JP2006100505A (ja) * | 2004-09-29 | 2006-04-13 | Seiko Epson Corp | 半導体装置、実装構造体、電気光学装置、電気光学装置の製造方法及び電子機器 |
JP2006202882A (ja) * | 2005-01-19 | 2006-08-03 | Fujikura Ltd | 半導体装置およびその製造方法 |
JP2007165744A (ja) * | 2005-12-16 | 2007-06-28 | Epson Imaging Devices Corp | 半導体装置、実装構造体、電気光学装置、半導体装置の製造方法、実装構造体の製造方法、電気光学装置の製造方法、及び、電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP2011100873A (ja) | 2011-05-19 |
CN102082104B (zh) | 2014-12-10 |
JP5320264B2 (ja) | 2013-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101053221B1 (ko) | 반도체 장치 및 그 제조방법 | |
JP4551913B2 (ja) | 半導体装置の製造方法 | |
US20040201097A1 (en) | Semiconductor device and method for manufacturing the same | |
CN110178209B (zh) | 半导体封装件的制造方法 | |
CN111477593A (zh) | 覆晶薄膜及其制造方法 | |
CN104602459A (zh) | 布线基板及其制造方法 | |
JP4726744B2 (ja) | 半導体装置およびその製造方法 | |
KR100616051B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
CN102082104B (zh) | 用于制造半导体器件的方法 | |
US8436482B2 (en) | Semiconductor device, and method of fabricating semiconductor device | |
JP3988679B2 (ja) | 半導体基板 | |
TW201415591A (zh) | 半導體裝置及其製造方法 | |
TWI728410B (zh) | 電路板結構及其製作方法 | |
US20040238973A1 (en) | Semiconductor device having alignment post electrode and method of manufacturing the same | |
CN112291940A (zh) | 电路板结构及其制作方法 | |
US9735097B1 (en) | Package substrate, method for making the same, and package structure having the same | |
JP2011061035A (ja) | 半導体装置の製造方法及びマスク | |
CN100541753C (zh) | 电子器件及其制造方法 | |
JP2007287901A (ja) | 半導体装置およびその製造方法 | |
JP2005109377A (ja) | 半導体装置およびその製造方法 | |
US20110221066A1 (en) | Method for manufacturing a semiconductor device and a semiconductor device | |
JP4341694B2 (ja) | 半導体素子の製造方法 | |
JP4987910B2 (ja) | 半導体素子の半田層の製造方法、半導体素子のマークの製造方法及び半導体素子のダイシング方法 | |
JP4506780B2 (ja) | 半導体基板の製造方法 | |
KR0122516B1 (ko) | 반도체 소자의 금속배선 콘택 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP02 | Change in the address of a patent holder |
Address after: Tokyo, Japan Patentee after: Renesas Electronics Corporation Address before: Kanagawa Patentee before: Renesas Electronics Corporation |
|
CP02 | Change in the address of a patent holder | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141210 Termination date: 20191105 |
|
CF01 | Termination of patent right due to non-payment of annual fee |