TWI728410B - 電路板結構及其製作方法 - Google Patents

電路板結構及其製作方法 Download PDF

Info

Publication number
TWI728410B
TWI728410B TW108125490A TW108125490A TWI728410B TW I728410 B TWI728410 B TW I728410B TW 108125490 A TW108125490 A TW 108125490A TW 108125490 A TW108125490 A TW 108125490A TW I728410 B TWI728410 B TW I728410B
Authority
TW
Taiwan
Prior art keywords
layer
circuit
forming
opening
sacrificial
Prior art date
Application number
TW108125490A
Other languages
English (en)
Other versions
TW202106137A (zh
Inventor
林建辰
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW108125490A priority Critical patent/TWI728410B/zh
Priority to US16/579,812 priority patent/US11011458B2/en
Publication of TW202106137A publication Critical patent/TW202106137A/zh
Priority to US17/234,826 priority patent/US11315865B2/en
Application granted granted Critical
Publication of TWI728410B publication Critical patent/TWI728410B/zh
Priority to TW111105897A priority patent/TWI794016B/zh
Priority to CN202210161006.1A priority patent/CN115226301A/zh
Priority to US17/654,405 priority patent/US11637060B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs

Abstract

一種製作電路板結構的方法，包含形成犧牲層於基板上；形成金屬層於犧牲層的側壁及頂表面上；形成具有第二開口的圖案化光阻層於犧牲層上方，第二開口連通第一開口，並暴露出金屬層的一部分；形成第一線路層填充於第二開口及第一開口中，並覆蓋金屬層的一部分；形成第一介電層於犧牲層上方並覆蓋金屬層，其中第一介電層具有第三開口暴露出第一線路層；形成第二線路層填充於第三開口中並覆蓋第一介電層的一部分；移除基板，從而暴露犧牲層、金屬層的一部分及第一線路層的一部分；以及移除犧牲層及金屬層。

Description

電路板結構及其製作方法
本發明係關於一種電路板結構及其製作方法，特別係關於一種不需額外形成導電凸塊之步驟的製作電路板結構的方法。
傳統製造電路板的方法包含在電路板的晶片連接側(die side)上形成導電凸塊，其中包括設置具有開口的遮罩，再將導電凸塊的材料形成於遮罩的開口中，接著移除遮罩以獲得導電凸塊。然而由上述方法所形成的導電凸塊的周邊容易出現孔環(annular ring)，從而降低電路板的晶片連接側的面積利用率。此外，由於傳統製法中係以不同的製程分別形成導電凸塊與其下方直接接觸的線路層，因此導電凸塊與其下方直接接觸的線路層之間將存在一斷面。因此目前需要一種新的製造電路板的方法來解決上述問題。
本發明的一態樣係提供一種製作電路板結構的方法。上述方法包含下列步驟：形成犧牲層於基板上，其中 犧牲層具有第一開口暴露出基板的一部份；形成金屬層於犧牲層的側壁及頂表面上；形成圖案化光阻層於犧牲層上方，其中圖案化光阻層具有第二開口，第二開口連通第一開口，並暴露出金屬層的一部分；形成第一線路層填充於第二開口及第一開口中，並覆蓋金屬層的一部分；形成第一介電層於犧牲層上方並覆蓋金屬層，其中第一介電層具有第三開口暴露出第一線路層；形成第二線路層填充於第三開口中並覆蓋第一介電層的一部分；移除基板，從而暴露犧牲層、金屬層的一部分及第一線路層的一部分；以及移除犧牲層及金屬層。
在本發明的一實施方式中，其中第一線路層具有第一部分及第二部分。第一部分位於第一開口中，第二部分位於第二開口中。第一部分及第二部分為一體成形。
在本發明的一實施方式中，其中形成金屬層於犧牲層上的步驟包含保形地形成金屬層於犧牲層上。
在本發明的一實施方式中，其中形成圖案化光阻層於犧牲層上方的步驟包含：形成光阻層於犧牲層上方；使用第一曝光源對光阻層進行曝光，其中第一曝光源與犧牲層位在基板的相對兩側；使用第二曝光源對光阻層進行曝光，其中第二曝光源設置在基板上之犧牲層的一側；以及進行顯影步驟，以形成圖案化光阻層。
在本發明的一實施方式中，其中光阻層包含正型光阻材料。
在本發明的一實施方式中，其中基板為光可穿 透的材料所製成。
在本發明的一實施方式中，其中在形成第二線路層的步驟後及移除基板的步驟前，方法更包含：形成第二介電層於第一介電層上方並覆蓋第一介電層及第二線路層，其中第二介電層中具有第四開口暴露出第二線路層；以及形成第三線路層填充於第四開口中並覆蓋第二介電層的一部分。
在本發明的一實施方式中，其中在形成第二線路層的步驟後及移除基板的步驟前，方法更包含形成阻銲層於第一介電層上。
本發明的另一態樣係提供一種電路板結構。電路板結構包含至少一介電層、第一線路層及第二線路層。第一線路層具有第一部分及第二部分。第一部分突出於介電層的一頂表面。第二部分嵌設於介電層中，並外露於頂表面。第一部分及第二部分為一體成形。第一部分及第二部分之間不存在一斷面。第二線路層設置於介電層上方並電性連接於第一線路層。
在本發明的一實施方式中，上述至少一介電層為多個介電層。
100‧‧‧電路板結構
110‧‧‧基板
120‧‧‧犧牲材料層
122a‧‧‧第一開口
122b‧‧‧側壁
122c‧‧‧頂表面
122‧‧‧犧牲層
130‧‧‧金屬層
130a‧‧‧暴露部分
140‧‧‧光阻層
140a‧‧‧第一曝光區域
140b‧‧‧第一未曝光區域
142a‧‧‧第二曝光區域
144‧‧‧圖案化光阻層
144a‧‧‧第二開口
LS1‧‧‧第一曝光源
LS2‧‧‧第二曝光源
D1‧‧‧第一方向
D2‧‧‧第二方向
MS‧‧‧第二遮罩
150‧‧‧第一線路層
160(150a)‧‧‧導電凸塊(第一部分)
150b‧‧‧第二部分
220‧‧‧第二前驅介電層
222‧‧‧第一介電層
222a‧‧‧第三開口
222b‧‧‧頂表面
250‧‧‧第二線路層
322‧‧‧第二介電層
322a‧‧‧第四開口
350‧‧‧第三線路層
400‧‧‧阻銲層
R1‧‧‧區域
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖係繪示本發明一實施方式之電路板結構的製造 方法的流程圖。
第2~17圖繪示本發明一實施方式之製造方法中各製程階段的剖面示意圖。
第18圖繪示第17圖中區域R1的上視圖。
第19圖繪示第18圖中位於區域R1內的第一線路層150的立體圖。
為了使本揭示內容的敘述更加詳盡與完備，下文針對了本發明的實施態樣與具體實施例提出了說明性的描述；但這並非實施或運用本發明具體實施例的唯一形式。以下所揭露的各實施例，在有益的情形下可相互組合或取代，也可在一實施例中附加其他的實施例，而無須進一步的記載或說明。
在以下描述中，將詳細敘述許多特定細節以使讀者能夠充分理解以下的實施例。然而，可在無此等特定細節之情況下實踐本發明之實施例。在其他情況下，為簡化圖式，熟知的結構與裝置僅示意性地繪示於圖中。
另外，本發明在各實施例中可重複元件符號及/或字母。此重複是為了簡化及清楚之目的，且本身不指示所論述各實施方式及/或配置之間的關係。此外，在後續的本發明中，一個特徵形成於另一特徵上、連接至及/或耦合至另一特徵，可包括這些特徵直接接觸的實施方式，亦可包括有另一特徵可形成並中介於這些特徵之間，使得這些特徵可 不直接接觸的實施方式。
此外，本文中使用空間性相對用詞，例如「上」、「下」、「上方」、「下方」及其類似用語，係利於敘述圖式中一個元件或特徵與另一個元件或特徵的關係。這些空間性相對用詞本意上涵蓋除了圖中所繪示的位向之外，也涵蓋使用或操作中之裝置的不同位向。裝置也可被轉換成其他位向(旋轉90度或其他位向)，因此本文中使用的空間性相對描述以應做類似的解釋。
本發明之一態樣是提供一種製作電路板結構的方法。此方法能夠避免電路板結構的晶片連接側(die side)上的導電凸塊周邊出現孔環(annular ring)，從而提高電路板的晶片連接側的面積利用率。此外，由上述方法所得到的導電凸塊與其直接接觸的線路層為一體成形的，兩者之間並不存在一斷面。第1圖係繪示本發明一實施方式之電路板結構的製造方法的流程圖。第2~17圖繪示本發明一實施方式之製造方法中各製程階段的剖面示意圖。如第1圖所示，方法10包含步驟S10至步驟S80。
在步驟S10中，形成犧牲層於基板上。第2圖至第3圖是根據本發明一實施方式之實現步驟S10的細部流程。首先，參照第2圖，形成犧牲材料層120於基板110上。在一實施方式中，基板為光可穿透的材料所製成，例如玻璃或其他適合的材料。在一實施方式中，犧牲材料層120的材料包括但不限於酚醛樹脂、環氧樹脂、聚亞醯胺樹脂或聚四氟乙烯。在一實施方式中，形成犧牲材料層120的方法例如 可為層壓(lamination)、塗佈或其他合適的製程。接著，參照第3圖，形成多個第一開口122a於犧牲材料層120中，從而獲得犧牲層122。在一些實施方式中，形成第一開口122a的方法包括但不限於使用雷射燒蝕(laser ablation)或傳統的黃光蝕刻製程。第一開口122a暴露出基板110的一部份。犧牲層122具有一側壁122b及一頂表面122c。
在步驟S20中，形成金屬層於犧牲層的側壁及頂表面上。參照第4圖，在一些實施方式中，保形地形成金屬層130於犧牲層122的側壁122b及頂表面122c上。在一些實施方式中，金屬層130的材料包括但不限於銅，而形成金屬層130的方式包括但不限於無電鍍銅(electroless deposition)製程。
在步驟S30中，形成圖案化光阻層於犧牲層上方。第5圖至第8圖是根據本發明一實施方式之實現步驟S30的細部流程。首先參照第5圖，形成光阻層140於犧牲層122上方。光阻層140填入犧牲層122的第一開口122a中，並完全覆蓋金屬層130。在一實施方式中，光阻層140包含正型光阻材料。
接著，參照第6圖，使用第一曝光源LS1對光阻層140進行曝光，並以犧牲層122(或金屬層130)作為第一遮罩，從而在光阻層140中形成第一曝光區域140a及第一未曝光區域140b。值得注意的是，第一曝光源LS1設置在基板110另一側，且第一曝光源LS1所發出的光線沿著第一方向D1前進。換言之，第一曝光源LS1所發出的光線將沿著第 一方向D1穿透基板110並通過第一開口122a。因此，沒有被犧牲層122(或金屬層130)所遮蔽之光阻層140的部分將會接收到來自第一曝光源LS1所發出的光線，從而形成第一曝光區域140a。此外，受到犧牲層122(或金屬層130)所遮蔽之光阻層140的部分將不會接收到來自第一曝光源LS1所發出的光線，從而形成第一未曝光區域140b。
接著，參照第7圖，設置第二遮罩MS於基板110上之犧牲層122的一側，並使用第二曝光源LS2對第一未曝光區域140b的一部份進行曝光，從而在第一未曝光區域140b中形成第二曝光區域142a。值得注意的是，第二曝光源LS2設置在基板110上之犧牲層122的一側，且第二曝光源LS2所發出的光線沿著第二方向D2前進，其中第二方向D2與第一方向D1相反。換言之，第一曝光源LS1及第二曝光源LS2係設置在基板110的相反側，且第二曝光源LS2所發出的光線並沒有穿透基板110。
接著，參照第8圖，進行顯影步驟，以移除第一曝光區域140a及第二曝光區域142a，從而形成圖案化光阻層144。換言之，在進行顯影步驟後，第一曝光區域140a及第二曝光區域142a同時被移除，而殘留之光阻層即為圖案化光阻層144。值得注意的是，圖案化光阻層144具有第二開口144a，其中第二開口144a連通第一開口122a，並暴露出基板110的一部分及金屬層130的一部分130a。
執行步驟S40，形成第一線路層填充於第二開口中，並覆蓋金屬層的暴露部分。參照第9圖，形成第一線 路層150填充於第二開口144a中。第一線路層150覆蓋基板的暴露部分及金屬層130的外露於圖案化光阻層144的部分130a。第一線路層150包括任何導電材料，例如銅、鎳或銀等金屬。第一線路層150的形成方式包括電鍍製程，但不限於此。如第9圖所示，第一線路層150嵌置於金屬層130中，且第一線路層150的上表面突出於金屬層130的上表面。
執行步驟S50，形成第一介電層於犧牲層上方並覆蓋金屬層。第10圖至第11圖繪示本發明一實施方式之實現步驟S50的細部流程。首先參照第10圖，形成第二前驅介電層220於犧牲層122上方並覆蓋金屬層130及第一線路層150。第二前驅介電層220的形成方式及材料類似於犧牲材料層120，在此不再贅述。接著參照第11圖，在第二前驅介電層220中形成具有多個第三開口222a，以形成第一介電層222。第三開口222a暴露出第一線路層150。第三開口222a的形成方式類似於第一開口122a，在此不再贅述。
執行步驟S60，形成第二線路層填充於第二開口中並覆蓋第一介電層的一部分。參照第12圖，形成第二線路層250填充於第三開口222a中並覆蓋第一介電層222的一部分。第二線路層250的形成方式及材料類似於第一線路層150，在此不再贅述。
應理解的是，第12圖中所繪示的介電層數目及線路層數目僅為示意性的，本領域中具有通常知識者可根據實際需要適當選擇所欲的介電層數目及線路層數目。舉例而言，參照第13圖，在本發明的另一些實施方式中，在形成 第二線路層250後，方法10更包含形成第二介電層322於第一介電層222上方。第二介電層322位於第一介電層222及第二線路層250上，並具有多個第四開口322a。繼續參照第13圖，在本發明的另一些實施方式中，在形成第二介電層322後，方法10更包含形成第三線路層350填充於第四開口322a中，且第三線路層350覆蓋第二介電層322的一部分。第二介電層322及第三線路層350的形成方式及材料分別類似於第一介電層222及第二線路層250，在此不再贅述。
參照第14圖，在本發明的一實施方式中，在達到所欲的介電層數目及線路層數目後，方法10更包含形成阻銲層400於最外層介電層上。舉例而言，可形成阻銲層400於第二介電層322上，如第14圖所示。阻銲層400的形成方法可例如為貼合、網板印刷或塗佈等方式。
接著執行步驟S70，移除基板，從而暴露出犧牲層、金屬層的一部分及第一線路層的一部分。如第15圖所示，移除基板110，從而暴露犧牲層122、金屬層130的一部分及第一線路層150的一部分。接下來，執行步驟S80，依序移除犧牲層及金屬層，從而暴露出全部的第一線路層。如第16圖所示，在本發明的一實施方式中，首先移除犧牲層122，從而露出全部的金屬層130。接下來，如第17圖所示，移除金屬層130，從而暴露出第一線路層150被金屬層130覆蓋的部分。
值得注意的是，相較於傳統製法以不同的製程分別形成導電凸塊與其下方直接接觸的線路層的方式，本發 明所提供之電路板結構的製作方法能夠在形成第一線路層150的同時形成導電凸塊160。詳細而言，第一線路層150具有第一部分150a及第二部分150b。第一部分150a突出於第一介電層222外而作為導電凸塊160。因此由上述方法所獲得之電路板結構中，導電凸塊160的周邊不會出現孔環，從而提高電路板的晶片連接側的面積利用率。此外，相較於傳統製法，本發明的方法不需要額外形成導電凸塊的步驟，從而減少製程時間及成本。再者，依本發明的方法所形成的導電凸塊160與其直接接觸的第二部分150b為一體成形的，意即導電凸塊160與第二部分150b之間並不存在一斷面。
本發明的另一態樣係提供一種電路板結構。參照第17圖，在本發明的一實施方式中，電路板結構100包含第一介電層222、第二介電層322、第一線路層150、第二線路層250、第三線路層350及阻銲層400。值得注意的是，第一線路層150具有第一部分150a及第二部分150b。第一部分150a突出於第一介電層222的頂表面222b外，而第二部分150b嵌設於第一介電層222中，並外露於頂表面222b。第一部分150a及第二部分150b為一體成形。第一部分150a及第二部分150b之間不存在一斷面。第二線路層250位於第一介電層222上，並嵌設於第二介電層322中。第三線路層350位於第二介電層322上，並覆蓋第二介電層322的一部分。阻銲層400覆蓋局部的第三線路層350，阻銲層400具有開口暴露出第三線路層350的一部分。第一線 路層150、第二線路層250及第三線路層350互為電性連接。應理解的是，第17圖中所繪示的介電層數目及線路層數目僅為示意性的，並非用於限制本發明。
值得注意的是，第17圖中所示的第一線路層150的第一部分150a及第二部分150b為一體成形的。請同時參照第18圖及第19圖。第18圖繪示第17圖中區域R1的上視圖。第19圖繪示第18圖中位於區域R1內的第一線路層150的立體圖。具體而言，在第18圖及第19圖中，第一線路層150包含第一部分150a及第二部分150b。第一部分150a突出於第一介電層222之上。第二部分150b嵌設於第一介電層222中。第一部分150a及第二部分150b為一體成形。換言之，本發明的電路板結構不同於傳統電路板，第一部分150a及第二部分150b之間並不存在任何斷面或粗糙接觸面。
綜合以上，本發明提供了一種電路板結構及其製造方法。相較於傳統的電路板結構製造方法，本發明的製造方法不需要額外形成導電凸塊的步驟，從而減少製程時間及成本。此外由本發明的方法所獲得之電路板結構中，導電凸塊的周邊不會出現孔環，從而提高電路板的晶片連接側的面積利用率。再者，依本發明的方法所形成的電路板結構中，導電凸塊與其直接接觸的線路層為一體成形的，意即導電凸塊與其直接接觸的線路層之間並不存在一斷面。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧電路板結構
150‧‧‧第一線路層
160(150a)‧‧‧導電凸塊(第一部分)
150b‧‧‧第二部分
222‧‧‧第二介電層
222b‧‧‧頂表面
250‧‧‧第二線路層
322‧‧‧第二介電層
350‧‧‧第三線路層
400‧‧‧阻銲層
R1‧‧‧區域

Claims (10)

  1. 一種製作電路板結構的方法，包含下列步驟：形成一犧牲層於一基板上，其中該犧牲層具有一第一開口暴露出該基板的一部份；形成一金屬層於該犧牲層的一側壁及一頂表面上；形成一圖案化光阻層於該犧牲層上方，其中該圖案化光阻層具有一第二開口，該第二開口連通該第一開口，並暴露出該金屬層的一部分；形成一第一線路層填充於該第二開口及該第一開口中，並覆蓋該金屬層的該部分；形成一第一介電層於該犧牲層上方並覆蓋該金屬層，其中該第一介電層具有一第三開口暴露出該第一線路層；形成一第二線路層填充於該第三開口中並覆蓋該第一介電層的一部分；移除該基板，從而暴露該犧牲層、該金屬層的一部分及該第一線路層的一部分；以及移除該犧牲層及該金屬層。
  2. 如請求項1所述的方法，其中該第一線路層具有一第一部分及一第二部分，該第一部分位於該第一開口中，該第二部分位於該第二開口中，且該第一部分及該第二部分為一體成形。
  3. 如請求項1所述的方法，其中形成該金屬 層於該犧牲層上的步驟包含保形地形成該金屬層於該犧牲層上。
  4. 如請求項1所述的方法，其中形成該圖案化光阻層於該犧牲層上方的步驟包含：形成一光阻層於該犧牲層上方；使用一第一曝光源對該光阻層進行曝光，其中該第一曝光源與該犧牲層位在該基板的相對兩側；使用一第二曝光源對該光阻層進行曝光，其中該第二曝光源設置在該基板上之該犧牲層的一側；以及進行一顯影步驟，以形成該圖案化光阻層。
  5. 如請求項4所述的方法，其中該光阻層包含一正型光阻材料。
  6. 如請求項1所述的方法，其中該基板為光可穿透的材料所製成。
  7. 如請求項1所述的方法，其中在形成該第二線路層的步驟後及移除該基板的步驟前，更包含：形成一第二介電層於該第一介電層上方並覆蓋該第一介電層及該第二線路層，其中該第二介電層中具有一第四開口暴露出該第二線路層；以及形成一第三線路層填充於該第四開口中並覆蓋該第二介電層的一部分。
  8. 如請求項1所述的方法，其中在形成該第二線路層的步驟後及移除該基板的步驟前，更包含：形成一阻銲層於該第一介電層上。
  9. 一種電路板結構，包含：至少一介電層；一第一線路層，具有一第一部分及一第二部分，其中該第一部分突出於該介電層的一頂表面，而該第二部分嵌設於該介電層中，並外露於該頂表面，且該第一部分及該第二部分為一體成形，該第一部分及該第二部分之間不存在一斷面；以及一第二線路層，設置於該介電層上方並電性連接於該第一線路層。
  10. 如請求項9所述的電路板結構，其中該至少一介電層為多個介電層。
TW108125490A 2019-07-18 2019-07-18 電路板結構及其製作方法 TWI728410B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
TW108125490A TWI728410B (zh) 2019-07-18 2019-07-18 電路板結構及其製作方法
US16/579,812 US11011458B2 (en) 2019-07-18 2019-09-23 Circuit board structure and manufacturing method thereof
US17/234,826 US11315865B2 (en) 2019-07-18 2021-04-20 Circuit board structure and manufacturing method thereof
TW111105897A TWI794016B (zh) 2019-07-18 2022-02-17 線路板及其製造方法
CN202210161006.1A CN115226301A (zh) 2019-07-18 2022-02-22 线路板及其制造方法
US17/654,405 US11637060B2 (en) 2019-07-18 2022-03-11 Wiring board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108125490A TWI728410B (zh) 2019-07-18 2019-07-18 電路板結構及其製作方法

Publications (2)

Publication Number Publication Date
TW202106137A TW202106137A (zh) 2021-02-01
TWI728410B true TWI728410B (zh) 2021-05-21

Family

ID=74344032

Family Applications (2)

Application Number Title Priority Date Filing Date
TW108125490A TWI728410B (zh) 2019-07-18 2019-07-18 電路板結構及其製作方法
TW111105897A TWI794016B (zh) 2019-07-18 2022-02-17 線路板及其製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW111105897A TWI794016B (zh) 2019-07-18 2022-02-17 線路板及其製造方法

Country Status (3)

Country Link
US (2) US11011458B2 (zh)
CN (1) CN115226301A (zh)
TW (2) TWI728410B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11637060B2 (en) 2019-07-18 2023-04-25 Unimicron Technology Corp. Wiring board and method of manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW466895B (en) * 1997-06-30 2001-12-01 Matsushita Electric Ind Co Ltd Printed-circuit board having projection electrodes and method for producing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5246817A (en) 1985-08-02 1993-09-21 Shipley Company, Inc. Method for manufacture of multilayer circuit board
JP2003059971A (ja) * 2001-08-20 2003-02-28 Nec Kansai Ltd 配線基板及びその製造方法並びに半導体装置
TW502392B (en) 2001-09-28 2002-09-11 Taiwan Semiconductor Mfg Manufacturing method of solder bumps
CN101902884B (zh) 2009-05-26 2012-11-07 欣兴电子股份有限公司 形成复合材料电路板结构的方法
TWI393233B (zh) 2009-08-18 2013-04-11 Unimicron Technology Corp 無核心層封裝基板及其製法
TWI556382B (zh) 2014-08-26 2016-11-01 矽品精密工業股份有限公司 封裝基板及其製法
CN107424973B (zh) * 2016-05-23 2020-01-21 凤凰先驱股份有限公司 封装基板及其制法
CN107872929B (zh) 2016-09-27 2021-02-05 欣兴电子股份有限公司 线路板与其制作方法
TWI644598B (zh) 2017-04-21 2018-12-11 南亞電路板股份有限公司 電路板結構及其形成方法
JP2019062113A (ja) 2017-09-27 2019-04-18 日立化成株式会社 配線層の製造方法
JP7378910B2 (ja) 2017-10-31 2023-11-14 株式会社アドテックエンジニアリング 両面露光装置及び両面露光方法
TWI693872B (zh) * 2018-10-29 2020-05-11 欣興電子股份有限公司 電路板製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW466895B (en) * 1997-06-30 2001-12-01 Matsushita Electric Ind Co Ltd Printed-circuit board having projection electrodes and method for producing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11637060B2 (en) 2019-07-18 2023-04-25 Unimicron Technology Corp. Wiring board and method of manufacturing the same

Also Published As

Publication number Publication date
US11315865B2 (en) 2022-04-26
TWI794016B (zh) 2023-02-21
US20210242123A1 (en) 2021-08-05
TW202245566A (zh) 2022-11-16
TW202106137A (zh) 2021-02-01
US11011458B2 (en) 2021-05-18
CN115226301A (zh) 2022-10-21
US20210020561A1 (en) 2021-01-21

Similar Documents

Publication Publication Date Title
TWI473552B (zh) 具有元件設置區之基板結構及其製程
US9684237B2 (en) Circuit board formation using organic substrates
TWI615071B (zh) 封裝基板之線路製作方法及利用該方法製作之封裝基板
JP2009123863A (ja) バンプ構造形成方法及びバンプ構造
US9324580B2 (en) Process for fabricating a circuit substrate
CN108538801B (zh) 半导体衬底及半导体封装装置，以及用于形成半导体衬底的方法
US10879167B2 (en) Chip packaging structure and manufacturing method thereof
JP2018073849A (ja) 配線基板及びその製造方法と電子部品装置
TW201732959A (zh) 導線架、電子零件裝置及其製造方法
TWI556382B (zh) 封裝基板及其製法
TWI728410B (zh) 電路板結構及其製作方法
TWI671864B (zh) 半導體封裝基板及其製造方法
TW201720247A (zh) 線路板結構及其製作方法
JP2001251042A (ja) プリント基板のランド形成方法
CN112291940A (zh) 电路板结构及其制作方法
TWI605741B (zh) 線路板及其製作方法
TWI607681B (zh) 線路基板的製作方法
TWI577248B (zh) 線路載板及其製作方法
TW200427046A (en) Substrate and process for fabricating the same
JP2008085238A (ja) 貫通電極付き基板の製造方法、及び貫通電極付き基板
KR20150081146A (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
CN107680942B (zh) 线路载板及其制作方法
TWI554172B (zh) 線路板的製作方法
US8312624B1 (en) Method for manufacturing a heat dissipation structure of a printed circuit board
TWI437942B (zh) 線路板及其製作方法